KR101164026B1

KR101164026B1 - 질화물계 반도체 발광소자 및 그 제조방법

Info

Publication number: KR101164026B1
Application number: KR1020070070107A
Authority: KR
Inventors: 강상원; 김용천; 조동현; 오정탁; 김동준
Original assignee: 삼성전자주식회사
Priority date: 2007-07-12
Filing date: 2007-07-12
Publication date: 2012-07-18
Also published as: US20090014713A1; US8129711B2; US8440996B2; US20130230938A1; US20120119187A1; US8866167B2; KR20090006609A

Abstract

본 발명은 정전기(Electrostatic Discharge:ESD) 내성(내압특성)을 개선한 GaN 기반 질화물 발광소자 및 그 제조방법에 관한 것으로, 기판; 상기 기판 상에, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어지며, 상기 n형 질화물 반도체층을 기준으로 형성된 V-모양의 왜곡층을 포함하여 구성된 질화물 반도체 발광소자 및 그 제조방법을 제공한다.

LED, 질화물, GaN, 정전기, ESD, 관통전위, V-모양의 왜곡구조

Description

질화물계 반도체 발광소자 및 그 제조방법{NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND FABRICATION METHOD THEREOF}

본 발명은 질화물 반도체 발광소자에 관한 것으로, 특히, GaN 기반 질화물 발광소자의 정전기(Electrostatic Discharge(ESD)) 내성(내압특성)을 개선하도록 한 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.

GaN계 발광소자는 일반적으로 다른 화합물 발광소자에 비해서 정전기 특성이 나쁜 것으로 알려져 있다. 이는 격자부정합이 큰 사파이어 기판 위에 GaN 발광 소자가 형성되므로 기판과 성장되는 박막 사이의 큰 격자 불일치(16%)로 인하여 GaN 박막에 많은 결정결함이 형성되기 때문이다.

이런 결정결함은 소자의 누설전류를 증가시키고 외부 정전기가 들어왔을 경우 많은 결정결함을 가지고 있는 발광소자의 활성층이 강한 필드에 의해서 파괴된다. 일반적으로 GaN박막에는 10 ¹⁰~ 10 ¹²/cm² 정도의 결정결함(관통결함)이 존재하는 것으로 알려져 있다.

발광소자의 정전기 파괴 특성은 GaN계 발광소자의 응용 범위와 관련하여 매우 중요한 사안이다. 특히 발광소자의 패키지 장비 및 작업자로부터 발생되는 정전기를 견디게 소자를 설계하는 것은 최종적인 소자의 수율을 개선하기 위해서 매우 중요한 변수이다.

특히 최근 들어 GaN계 발광소자가 옥외 간판 및 자동차 조명등 환경이 열악한 조건에 응용되어 사용되고 있는 추세이므로 정전기 특성이 더욱 중요하게 여겨지고 있다.

일반적으로 기존의 GaN 발광소자의 ESD는 Human Body Mode(HBM) 조건에서 순방향으로는 수천 볼트까지 견디나 역방향으로는 수백 볼트를 견디기가 힘들다. 그 이유는 앞에서 언급했듯이 소자의 결정 결함이 주요 이유이며, 또한 소자의 전극 설계도 매우 중요하다. 특히 GaN 발광소자는 부도체인 사파이어 기판을 보편적으로 채택하고 있으므로 소자의 구조상 N-전극과 P-전극이 동일면에 형성되면서 실제 소자동작시 N-전극 주변으로 전류의 모임 현상이 심해져서 ESD 특성을 더욱 나쁘게 한다.

이러한, ESD 특성을 개선하기 위해서 기존의 방법은 소자 외적인 측면에서 접근을 많이 하고 있다. 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED와 쇼트키 다이오드를 병렬로 연결시켜 ESD 로부터 발광소자를 보호하는 기술을 개시하고 있다. 이외에도, ESD 내성을 개선 시키기 위해, LED 를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다. 그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 시켜야 하는 번거로움을 초래하고, 소자의 제조비용을 증가시키게 되므로, 비용적인 면에서나 수율적인 면에서 바람직하지는 않다.

가장 바람직한 방법은 발광소자의 박막 특성 또는 구조를 개선하여서 발광소자 자체적으로 ESD 특성을 개선하는 것이다. 일본특허 3622562 는 n측 콘택층 위에 언도프 질화인듐갈륨, 언도프 질화갈륨을 이용한 다층박막구조를 이용해 ESD 특성을 향상시키는 방법을 제시하고 있으며, 이외에, 일본특허 3063756, 일본특허 3424629, 일본특허 2006-237254, 미국특허 6677619 에서는 발광소자의 각 층에서 발생할 수 있는 결함의 밀도 및 크기를 줄여서 결정성이 좋은 층구조를 만들어 누설 전류를 줄이고 ESD 내성을 향상시키고자 시도하였다.

이와 같이, ESD 특성의 향상을 위해 근본적으로 GaN 박막의 품질은 높이는 것이 바람직하나 결함을 없애기에는 한계가 있으며, 현재까지 GaN 소자의 ESD 특성을 개선하기 위한 박막의 성장 방법에 대한 연구가 계속되고 있다.

따라서, 본 발명은 상기한 바와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은, 종래 누설전류의 원인이 되었던 결정결함(관통결함)을 역(逆)으로 이용하여, 누설전류를 줄일 수 있는 요인으로 바꾸어줌으로써, ESD 효과를 향상시킬 수 있는 질화물 반도체 발광소자 및 그 제조방법을 제공하는 데 있다.

상기한 목적을 달성하기 위해, 본 발명은, 기판; 상기 기판 상에, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어지며, 상기 n형 질화물 반도체층, 활성층 또는 p형 질화물 반도체층을 관통하는 관통전위(threading dislocation)을 가지는 발광 구조물; 및 상기 관통전위를 기준으로 형성된 V-모양의 왜곡구조층을 포함하여 구성된 질화물 반도체 발광소자를 제공한다.

상기 기판은, 사파이어, 스피넬(MgA1204), SiC, Si, ZnO, GaAs, GaN 기판 중 어느 하나로부터 선택될 수 있다.

상기 기판과 n형 반도체층 사이에 버퍼층을 더 포함할 수 있으며, 상기 버퍼층은, 질화물 반도체계, 카바이드계 중 어느 하나로부터 선택되는 것이 바람직하다.

상기 n형 질화물 반도체층은, n형 GaN계 반도체층과, n형 초격자층을 포함하 여 구성된다.

이때, 상기 n형 초격자층은, AlGaN/GaN/InGaN계의 다층구조로 구성될 수 있으며, 상기 n형 GaN계 반도체층 상에 n형 전극을 더 포함하여 구성된다. 그리고, 상기 V-모양의 왜곡구조층은, 상기 n형 GaN계 반도체층 표면에 형성된 것이 바람직하다.

상기 활성층은, 적어도 하나 이상의 양자우물 구조를 가지며, 상기 양자우물 구조는, InGaN/GaN 로 구성될 수 있다.

상기 p형 질화물 반도체층은, p형 초격자층과, p형 GaN계 반도체층을 포함하여 구성되며, 상기 p형 초격자층은, AlGaN/GaN/InGaN계의 다층구조로 구성될 수 있다.

그리고, 상기 p형 질화물 반도체층 상에 투명전극 및 본딩 전극을 더 포함하여 구성된다.

상기 V-모양의 왜곡 구조층은, 기판 면과 동일한 평평한 성장 면((0001)면)과 기판 면에 대해 경사진 성장 면((1-101)면, (11-22)면, 혹은 다른 경사 결정 면)이 함께 존재하는 것이 바람직하다. 상기 평평한 성장 면이라고 하는 것은 기판 면과 평행한 면을 말하며, 경사진 성장 면이라고 하는 것은 기판 면을 기준으로 그 위에 성장된 결정 면의 어느 한 면의 기울기가 경사진( 0°이상 90°이하)것을 말한다.

또한, 본 발명은, 기판; 상기 기판 상에 형성된 n형 반도체층; 상기 n형 반도체층 상에 형성된 활성층; 상기 활성층 상에 형성된 p형 반도체층; 상기 p형 반도체층 상에 형성된 투명전극; 노출된 상기 n형 반도체층 상에 형성된 n형 전극; 및 상기 투명전극 상에 형성된 본딩전극 을 포함하여 구성되며, 상기 n형 반도체층, 활성층 또는 p형 반도체층을 관통하는 관통전위가 형성되고, 상기 관통전위를 기준으로 V-모양의 왜곡 구조층이 형성된 질화물 반도체 발광소자를 제공한다.

상기 V-모양의 왜곡 구조층은, 상기 n형 반도체층에서부터 형성되며, 평평한 성장 면과 경사진 성장 면이 함께 존재한다. 그리고, 상기 n형 반도체층에서 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태, 왜곡 형태)가 완만해져, 상기 p형 반도체층의 표면은 평평한 면을 이루게 된다.

상기 기판과 n형 반도체층 사이에 버퍼층을 더 포함할 수 있다.

또한, 상기 n형 반도체층과 활성층 사이에 n형 초격자층을 더 포함할 수 있으며, 상기 n형 초격자층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 갖는 것이 바람직하다.

상기 활성층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 적어도 하나 이상의 양자우물구조를 갖는다.

상기 활성층과 p형 반도체층 사이에 p형 초격자층을 더 포함하여 구성되며, 상기 p형 초격자층은, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 갖는 것이 바람직하다.

또한, 본 발명은, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어진 발광 구조물을 포함하는 질화물 반도체 발광소자에 있어서, 상기 발광 구조물을 관통하는 관통전위가 형성되고, 상기 관통전위 주변에 V-모양의 왜곡구조를 가지는 질화물 반도체 발광소자를 제공한다.

상기 V-모양의 왜곡구조는, 평평한 성장면과, 경사진 성장면이 함께 존재한다.

상기 n형 질화물 반도체층은, 언도프(un-dopped) GaN 층; n형 GaN 콘택층; n형 GaN 콘택층 상의 n형 GaN 층; 및 상기 n형 GaN 층 상의 n형 초격자층을 포함하여 구성된다.

상기 p형 질화물 반도체층은, p형 초격자층; 상기 p형 초격자층 상의 p형 GaN 층; 및 상기 p형 GaN 층 상의 p형 GaN 콘택층을 포함하여 구성된다.

그리고, 상기 n형 GaN 콘택층 상에 형성된 n형 전극; 및 상기 p형 GaN 콘택층 상에 형성된 p형 전극을 더 포함하여 구성된다.

상기 V-형태의 왜곡구조는, 상기 n형 반도체층, 활성층, p형 반도체층 중 적어도 어느 한 층에 형성될 수 있다.

또한, 본 발명은, 기판을 준비하는 단계; 상기 기판 상에 V-형태의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계; 상기 n형 반도체층 상에 활성층을 형성하는 단계; 및 상기 활성층 상에 p형 반도체층을 형성하는 단계; 를 포함하여 이루어지는 질화물 반도체 발광소자의 제조방법을 제공한다.

상기 V-형태의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계는, 상기 기판 상에, 버퍼층을 형성하는 단계; 상기 버퍼층 상에 n형 GaN 콘택층을 형성하는 단계; 상기 n형 GaN 콘택층 상에 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계; 및 상기 n형 GaN 층 상에 n형 초격자층을 형성하는 단계를 포함하여 이루어진다.

상기 버퍼층을 형성하는 단계는, 질화물 반도체계 또는 카바이드계 물질중 어느 하나로부터 형성할 수 있으며, 상기 질화물 반도체계의 버퍼층을 형성하는 경우, 200 ~ 900 ℃의 성장온도에서 이루어지고, 상기 카바이드계의 버퍼층을 형성하는 경우, 500 ~ 1500 ℃의 성장온도에서 이루어진다.

상기 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계는, 질소를 캐리어 가스로 하는 분위기에서, 700℃ ~ 950℃ 의 성장온도에서 이루어진다.

또는, 상기 V-형태의 왜곡구조를 갖는 n형 GaN 층을 형성하는 단계는, n형 GaN 층을 형성하는 단계; 및 상기 n형 GaN 층의 표면에 화학적 식각을 통해 V-형태의 결함을 형성하는 단계로 이루어지는 것도 가능하다.

상기 n형 GaN 층 상에 n형 초격자층을 형성하는 단계는, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 형성하는 단계로 이루어질 수 있다.

상기 활성층을 형성하는 단계는, AlxInyGazN/AlxInyGazN (0≤x,y,z≤1) 을 교대로 적층하여 적어도 하나 이상의 양자우물 구조를 형성하는 단계를 포함하여 이루어진다.

상기 p형 반도체층을 형성하는 단계는, p형 초격자층을 형성하는 단계; 상기 p형 초격자층 상에 p형 GaN 층을 형성하는 단계; 및 상기 p형 GaN층 상에 p+형 GaN 층을 형성하는 단계를 포함하여 이루어진다.

상기 p형 초격자층을 형성하는 단계는, AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조를 형성하는 단계를 포함한다.

그리고, 상기 p형 반도체층 상에 투명전극을 형성하는 단계; 상기 n형 반도체층을 노출시키는 단계; 및 상기 p형 반도체층 및 노출된 n형 반도체층 상에 p형 전극 및 n형 전극을 형성하는 단계를 더 포함하여 이루어질 수 있다.

상기한 바와 같이 이루어지는 본 발명의 질화물 반도체 발광소자는, 격자부정합으로 인해 발생되는 관통전위의 주위에 V-형태의 왜곡구조를 형성하여, 이 영역의 저항을 높임으로써, 상기 관통전위에 의한 누설전류를 막아, ESD 효과를 향상시키고자 한다.

즉, 사파이어 기판과 그 상부에 형성되는 GaN 반도체와의 격자부정합에 의해 관통전위(threading dislocation)가 발생되고, 상기 관통전위는 정전기가 인가될 때, 전류가 집중되어 누설전류의 원인이 된다. 따라서, 종래에는 누설전류의 원인이 되는 관통전위를 줄여 ESD 에 의한 파손을 줄이고자 다양한 연구들이 연구가 진행되어 왔다.

그러나, 본 발명에서는 상기 관통전위를 역(逆)으로 이용하여, 누설전류를 줄이고, ESD 로 인한 발광소자의 손상을 방지한다. 즉, 본 발명에서는, 상기 관통전위의 주위에 임의로 V-모양의 왜곡구조층을 형성하여, 상기 관통전위가 존재하는 영역의 저항을 높여줌으로써, 이영역에 집중되는 전류를 차단함으로써, ESD 의 내성을 향상시키고자 한다. 이때, 상기 V-모양의 왜곡구조층은, 성장온도 또는 화학적 에칭을 통해 형성할 수 있다.

상술한 바와 같이, 본 발명에 따른 질화물 반도체 발광소자는 격자부정합으로 발생되는 관통전위 주위에 V-모양의 왜곡구조층을 형성함으로써, 정전기 인가에 따른 소자의 파괴를 막아, 소자의 특성 및 수명을 더욱 향상시킬 수 있는 효과가 있다.

이하, 첨부한 도면을 통해 상기한 본 발명의 질화물 반도체 발광소자 및 그 제조방법에 대해 더욱 상세하게 설명하도록 한다.

도 1은 본 발명에 따른 질화물 반도체 발광소자를 나타낸 단면도이다.

도면에 도시된 바와 같이, 본 발명에 따른 질화물 반도체 발광소자(100)는, 기판(110); 상기 기판(110) 상에 버퍼층(111); 상기 버퍼층(111) 상에 순차적으로 적층되며, n형 질화물 반도체층(113,115), 활성층(120), p형 질화물 반도체층(135,133)으로 이루어진 발광 구조물; 및 상기 발광 구조물의 적어도 일부를 관통하는 관통 결함, 그 관통 결함을 기준으로 V-모양의 왜곡 구조 층(160)을 포함한다. 이때, 상기 버퍼층(211)과 n형 질화물 반도체층(113) 사이에 도핑이 이루어지지 않은 언도프(un-dopped) GaN 층(112)을 더 포함할 수 있다.

상기 p형 질화물 반도체층(133,135)과 활성층(120)이 메사식각(mesa etching) 공정에 의하여 그 일부 영역이 제거되어, n형 질화물 반도체층(113)의 일부 상면을 노출시키며, 노출된 n형 질화물 반도체층(113) 상에는 n형 전극(117)이 형성되어 있다.

그리고, 상기 p형 질화물 반도체층(133) 상에는 ITO(Indium-Tin oxide) 등으로 이루어진 투명전극(140)이 형성되어 있으며, 그 위에는 본딩전극(137)이 형성되어 있다.

상기 기판(110)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 아세나이드(gallium asenide, GaAs), 실리콘(silicon), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다.

상기 버퍼층(111)은, 상기 기판(110) 상에 n형 질화물 반도체층(113)을 성장시키기 전에 상기 사파이어를 포함하여 형성된 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 도핑되지 않은 GaN, InGaN, AlN, InN, AlInGaN, SiC, ZnO중 적어도 하나 이상의 물질로 형성될 수 있으며, 이는 상기 기판(110)의 종류 및 성장방법 등에 따라 생략될 수도 있다.

상기 n형 질화물 반도체층(113)은, Si, Ge, Sn등과 같은 n형 불순물이 도핑된 n형 GaN 콘택층(113a)과, 상기 n형 GaN 콘택층(113a) 상에 V- 모양의 왜곡 형태 구조(160)을 가지는 n형 GaN 층(113b), 및 n형 초격자층(super lattice layer, 115)로 구성되어 있다.

상기 n형 초격자층(115)은, AlxInyGazN (0≤x,y,z≤1)로 이루어진 3개층 이상이 반복하여 적층된 구조를 가지며, 바람직하게는, AlGaN층, GaN층, InGaN층으로 이루어진 3개층의 반복 구조를 가질 수 있으며, AlGaN층, GaN층, InGaN층의 적어도 한 층은 두께가 20nm이하이다.

또한, 상기 n형 GaN층 혹은 n형 초격자층은 n형 불순물 농도 또는 각 층의 두께 또는 각 층의 성분을 변화시킨 다층막층으로 형성할 수도 있다. 예를 들며 GaN 성분의 도핑 농도를 변화시켜 여러 층으로 만들 수도 있고, 또는 GaN, InGaN, AlGaN의 성분이 서로 다른 층을 2층 이상 적층 하거나 불순물 농도가 서로 다른 층을 반복하거나, 두께가 서로 다른 층을 반복하거나 하여 n측의 다층막 층을 형성 할 수 있다. 상기 n측 다층막 층은 n형 콘택층 과 활성층 사이에 위치 할 수 있다.

한편, 상기 V- 모양의 왜곡 구조층(160)은, 상기 발광 구조물을 관통하는 관통전위(150)의 주위에 형성되어, 상기 관통전위(150)로 전류가 집중되는 현상을 방지한다.

도 2 및 도 3은 V-형태의 왜곡구조(160)를 나타낸 것으로, 도 2는 단면도이고, 도 3은 사시도이다.

도면에 도시된 바와 같이, 상기 V-형태의 왜곡구조(160)는, 일반적인 성장면(0001)과 경사진 성장면(1-101)이 함께 존재하는 표면 형태를 보이며, 상기 경사진 성장면(1-101)은 위에서 보면 정육각형 모양이고, 단면으로 보면 V-모양이다.

그리고, 앞서 언급한 바와 같이, V-모양의 왜곡구조가 형성되는 위치는 관통전위(150)가 형성된 곳에 선택적으로 발생하게 되며, 관통전위(150)가 V-형태의 왜곡층 중에서 끝나는 경우도 있다(도 2b, 도 2c 참조).

상기 V-모양의 왜곡구조(160)는 각 층의 두께 방향, 즉 n형 GaN 층(113b)에서 활성층(120) 및 p형 질화물 반도체층(133)으로 갈수록 V-모양의 계곡 형태가 완만 해지며, p형 GaN 층(133b)을 지나 p형 GaN 컨택층(133a) 부근에서는 V-모양의 계곡이 점차 평평하게 되어 균일한 층구조를 형성하게 된다(도 2 참조).

이때, 상기 n형 초격자층(115)과 활성층(120)이 형성될 때, V- 모양이 유지되는 이유는, 성장온도가 900℃ 이하이기 때문이며, p형 GaN 층(133b)이 형성될 때, V-모양이 메워지는 이유는 성장온도가 1000℃ 이상이기 때문이다.

이와 같이, 본 발명은, 반도체층의 성장온도를 조절하여, V-모양의 왜곡구조를 제어하며, 본 발명에 따른 질화물 반도체 발광소자의 제조방법에 대해서는 이후에 더욱 상세하게 설명하도록 한다.

상기한 바와 같이, 경사진 성장면이 존재하는 상태에서 형성된 p형 질화물 반도체층(133)은, V-모양의 왜곡구조(160)이 있는 부위에 전도성이 낮은 반부도체(semi-insulator) 특성의 p형 GaN 층이 형성되어 전류가 차단되는 효과가 있다.

이와 같이, V-모양의 왜곡 구조이 있는 부위의 전류가 차단되는 특성은, 정전기가 인가될 때 결함(관통전위)을 통해 집중되는 전류가 차단되어 소자의 ESD 내성이 현저히 좋아지게 된다. 특히, 본 발명에서 ESD 내압치는 역방향 기준으로 6kV 이상으로 높아지게 된다.

ESD 내성에 대한 평가는 절대적인 내압치보다 특정 전압에서의 생존율(ESD 인가후 양품의 수/인가전 양품의 수 × 100)이 더 중요한데 역방향 2kV 에서의 생존율을 기준으로 할 때, 본 발명에서 제안하는 구조를 적용함으로써, 기존구조에서의 ESD 생존율 60%가 95%로 대폭 개선되는 효과를 볼 수 있었다.

일반적으로, 가로, 세로의 크기가 수백 마이크로미터 이상인 발광소자에 있어 서, V-모양 왜곡의 수는 한 개 이상이고, 관통하는 전위(150)의 분포보다는 같거나 적게 생성된다. 예를 들어, 5×10⁸/cm² 개의 전위가 있다면 5×10⁸/cm² 이하의 V-모양의 왜곡이 존재하게 되며, 모든 전위에 V- 모양 왜곡이 생성되어 전위와 V-모양 왜곡이 동일한 분포와 개수를 갖는 것이 가장 이상적이며, 본 발명의 구조에서는 거의 모든 전위에 V-모양 왜곡이 형성되었다.

계속해서, 도 1을 통해, 본 발명의 질화물 반도체 발광소자(100)의 구성을 설명하면, 상기 n형 초격자층(115) 상에 형성된 활성층(120)은, AlxInyGazN (0≤x,y,z≤1)으로 이루어진 다중 양자우물구조로 구성될 수 있으며, 예를 들어, InGaN계 양자우물층과 GaN계 양자장벽층이 교대로 적층된 구조를 갖는 다중양자우물(Multi-Quantum Well) 구조로 형성될 수 있다.

이때, 상기 활성층(120)은 양자장벽층의 높이나 양자우물층의 두께, 조성 및 양자우물의 개수를 조절하여 파장이나 양자효율을 조절할 수 있다.

한편, 상기 활성층(120)은 하나의 양자우물층 또는 더블헤테(duble-hetero)로 구조로 구성될 수도 있다.

상기 p형 질화물 반도체층(133)은, Mg, Zn, Be등의 p형 불순물이 도핑된 반도체층으로, p형 초격자층(super lattice layer, 135)과, p형 (Al)GaN 층(133b), 및 p형 (In)GaN 콘택층(133a)으로 이루어진다.

상기 p형 초격자층(135)은, AlxInyGazN (0≤x,y,z≤1)로 이루어진 3개층 이상이 반복하여 적층된 구조를 가지며, 대표적으로, 적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개층의 반복 구조를 예로 들 수 있다.

또한, 상기 p형 (Al)GaN층 혹은 p형 초격자층은 p형 불순물 농도 또는 각 층의 두께 또는 각 층의 성분을 변화시킨 다층막층으로 형성할 수도 있다. 예를 들며 GaN 성분의 도핑 농도를 변화시켜 여러 층으로 만들 수도 있고, 또는 GaN, InGaN, AlGaN의 성분이 서로 다른 층을 2층 이상 적층 하거나 불순물 농노가 서로 다른 층을 반복 하거나, 두께가 서로 다른 층을 반복하거나 하여 p측의 다층막 층을 형성 할 수 있다. 상기 p측 다층막 층은 p형 콘택층과 활성층 사이에 위치할 수 있다.

특히, 상기 p형 GaN 층(133b)의 두께는 순방향 ESD 특성에 영향을 미치게 되는데, 본 발명에서는 활성층 상의 p형 GaN계 물질층(p형 초격자층, p형 GaN층, p형 GaN콘택층)의 두께를 250 ㎚ 이상으로 하여, 순방향 ESD 값이 6kV 이상의 높은 내압치를 달성하도록 한다.

상기한 바와 같이 구성된 본 발명의 질화물 반도체 발광소자(100)는, 발광 구조물을 관통하는 관통전위의 주변에 V-형태의 왜곡이 형성되도록 하여, 이 부위의 저항을 높여줌으로써, 정전기가 인가될 때 결함(관통전위)을 통해 집중되는 전류를 차단하여 ESD 내성을 향상시킨다. 즉, 종래 관통전위는 누설전류의 원인이 되어, 정전기 인가시 전류의 집중으로 인해, 소자의 손상을 초래하였으나, 본 발명에서는, 상기 관통전위를 역이용하여, V-왜곡구조를 통해 관통전위 주변의 저항을 높여줌으로써, 역방향 기준으로 6kV 이상의 ESD 레벨을 향상시킨다.

이하, 상기한 바와 같이 구성된 본 발명의 질화물 반도체 발광소자의 제조방법을 도면을 통해 설명하도록 한다.

도 4a ~ 도 4c는 본 발명에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 공정 순서도이다.

먼저, 도 4a에 도시된 바와 같이, 기판(210)을 준비한 다음, 상기 기판(210) 상에 버퍼층(211)을 형성한다.

상기 기판(210)은 앞서 언급한 바와 같이, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 아세나이드(gallium acenide, GaAs), 실리콘(silicon), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 등으로 형성될 수 있다. 또한 기판의 표면에 하나 이상의 요철을 형성하여 사용 할 수도 있다. 요철의 형상은 원형, 삼각형, 사각형, 오각형, 육각형, 팔각형, 등 다양한 형상을 사용 할 수 있으며, 요철의 단면 형상에 있어서도 원형(타원형), 삼각형, 사각형 등 다양한 형상의 기판 표면 구조를 사용하여 발광 소자의 휘도를 향상시키고 결정 결함을 줄일 수 있다.

상기 버퍼층(211)은, n형 질화물 반도체층을 성장시키기 전에 상기 사파이어를 포함하여 형성된 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 질화물 반도체계(GaN, AlN 등) 또는 카바이드계(SiC 등) 물질로 형성할 수 있다.

질화물 반도체계 물질을 버퍼로 사용할 경우, 그 형성온도(성장온도)는 200℃ ~ 900℃ 이고, 카바이드계 물질을 버퍼로 사용할 경우, 그 형성온도(성장온도)는 500℃ ~ 1500℃ 범위에서 조정될 수 있다. 그러나, 상기 버퍼층(211)은 상기 기판(110)의 종류 및 성장방법 등에 따라 생략할 수도 있다.

이어서, 상기 버퍼층(211) 상에, n형 불순물을 첨가하지 않은 상태에서 언도프 GaN 층(212)을 0.01 ㎛ 이상 수 ㎛ 이내의 범위에서 성장시키고, 그 상부에 Si, Ge, Sn등과 같은 n형 불순물이 도핑된 n형 GaN 콘택층(213a)을 형성한다.

이때, 상기 n형 불순물의 농도는 3×10¹⁸/cm³ 이상이 바람직하며, n형 불순물의 농도가 증가할수록 결정성이 저하되지 않는 범위에서 문턱전압(Vf)이 감소되는 효과를 얻을 수 있다. 그러나, n형 불순물의 농도가 5×10²¹/cm³로 과도하게 되면 결정성이 저하되므로, 결정성이 저하되지 않는 범위(3×10¹⁸/cm³ ~ 5×10²¹/cm³) 내에서 n형 불순물의 농도를 결정하는 것이 바람직하다.

계속해서, 상기 n형 GaN 콘택층(213a) 상에 V-모양의 왜곡구조층(260)을 가지는 n형 GaN 층(213b)을 형성한다. 상기 V-모양의 왜곡구조층(260)의 형성방법은, 성장온도의 조절에 의한 방법과, 화학적 식각에 의한 방법이 있다.

성장온도의 조절에 의한 방법은, 질소를 캐리어 가스로 하는 분위기에서, 온도를 700 ~ 950℃ 로 하여 n형 또는 언도핑 GaN 를 성장시키는 방법으로, GaN 층(213b)에 V-모양의 왜곡구조층 (260)이 형성된다.

도 5a 및 도 5b는, 성장온도의 조절을 통해 얻은 p형층-활성층-n형층 GaN계 발광소자 구조(213b)의 V-모양의 왜곡 구조를 보여주는 현미경 사진으로, 사진에서 보여지는 바와 같이, 일반적인 성장면(0001)과 경사진 상장면(1-101)이 함께 존재 하는 표면의 형태가 나타나는 V-모양의 층 구조를 관찰할 수 있다.

화학적 식각에 의한 방법은, n형 GaN 층(213b)까지 형성된 기판을 반응기에서 꺼내어서 인산용액을 사용해, 상기 n형 GaN 층(213b)의 표면을 화학적으로 식각(etching)해 내는 것으로, 이때에도, 유사한 V- 모양의 층 구조를 만들 수 있다.

또한, 상기 V-모양의 층 구조는 대체적으로, 관통전위가 형성된 부분에 존재하게 되며, 상기 관통전위는 이후에 형성될 반도체층을 관통하여 여전히 존재할 수도 있으나 대체로 층 중간에서 멈추는 경우가 많다(도 5b 참조).

일반적으로, 가로,세로의 크기가 수백 마이크로미터 이상인 발광소자에 있어서, V-모양 왜곡(결함)의 수는 한개 이상이고, 관통하는 전위(150)의 분포보다는 같거나 적게 생성된다. 예를 들어, 5×10⁸/cm² 개의 전위가 있다면 5×10⁸/cm² 이하의 V-모양의 왜곡(결함)이 존재하게 되며, 모든 전위에 V- 모양 왜곡이 생성되어 전위와 V-모양 왜곡이 동일한 분포와 개수를 갖는 것이 가장 이상적이며, 본 발명의 구조에서는 거의 모든 전위에 V-모양 왜곡이 형성되었다.

상기한 바와 같이, V-모양의 왜곡구조(260)를 갖는 n형 GaN 층(213b)을 형성한 후, 도 4b에 도시된 바와 같이, 상기 n형 GaN 층(213b) 상에, AlxInyGazN (0≤x,y,z≤1)로 이루어진 서로 다른 조성의 3개층 이상을 반복하여 적층시킴으로써, n형 초격자층(215)을 형성한다.

그리고, 그 상부에 AlxInyGazN/ AlxInyGazN (0≤x,y,z≤1)을 교대로 적층하여 적어도 하나 이상의 양자우물 구조를 갖는 활성층(220)을 형성한다. 이때, 상기 활성층(220)의 양자우물의 장벽의 높이나, 우물층의 두께, 조성, 양자우물의 개 수를 조절하여 파장이나 양자효율을 조절할 수 있다.

한편, 상기 n형 초격자층(215) 및 활성층(220)의 성장온도는 900℃ 이하에서 이루어지며, 이는 상기 n형 GaN 층(213b)에 형성된 V-모양의 왜곡구조를 유지시키기 위한 것이다.

계속해서, 상기 활성층(220) 상에, p형 불순물이 도핑된 또는 부분적으로 도핑되지 않은 AlxInyGazN (0≤x,y,z≤1)로 이루어진 서로 조성이 다른 3개층 이상을 반복하여 적층시킴으로써, p형 초격자층(235)을 형성한다. 대표적으로는, AlGaN/GaN/InGaN 을 순차적으로 반복시켜 형성할 수 있다.

p형 불순물로는 Mg, Zn 또는 Be 등이 있으며, 이중 Mg 이 대표적으로 사용될 수 있다.

이어서, 상기 p형 초격자층(235) 상에 p형 GaN 층(233b)을 형성하고, p형 불순불의 도핑농도를 상기 p형 GaN 층(233b) 보다 높게하여, 상기 p형 GaN 층(233b) 상에 p형 GaN 콘택층(233a)을 형성한 다음, 그 상부에 ITO 또는 IZO 와 같은 투명한 전도성물질이 증착하여 투명전극(240)을 형성한다.

상기 p형 GaN 층(233b)의 두께는 순방향의 ESD 특성에 영향을 미치게 되는데, 상기 활성층 상의 p형 GaN계 물질층의 두께가 250 nm 이상이 되면 순방향 ESD 값이 6kV 이상의 높은 내압치를 달성하게 된다.

한편, 상기 p형 초격자층(235), p형 GaN 층(233b) 및 p형 GaN 콘택층(233a)은 1000℃ 이상의 온도에서 성장되며, 상기의 성장온도에서는, V-모양의 계곡이 메워져, p형 GaN 콘택층(233a) 상의 표면이 평평한 면을 형성하게 된다.

계속해서, 도 4c에 도시된 바와 같이, 상기 투명전극(240), p형 GaN 콘택층(233a), p형 GaN 층(233b), p형 초격자층(235), 활성층(220) 및 n형 GaN 층(213b) 및 n형 GaN 콘택층(213a)을 메사식각(mesa etching) 하여, 상기 n형 GaN 콘택층(213a)의 일부영역을 노출시킨다.

그리고, 상기 노출된 n형 GaN 콘택층(213a) 상에 n형 전극(217)을 형성하고, 상기 투명전극(240) 상에 p형 전극(237)을 형성함으로써, 본 발명에 따른 질화물 반도체 발광소자(200)를 제작한다.

발광소자 제작에 있어서는 성장용 기판을 제거하여 p형 상측과 n형 하측에 전극을 각각 형성하여 수직형 소자로도 제작 가능하다.

또한, p형 또는 n형 반도체의 적어도 한쪽 또는 발광 소자의 노출 면에 적어도 하나 이상의 요철 구조를 형성하여 빛의 추출 효율을 향상시킬 수도 있다.

본 발명에서는 MOCVD 방법을 통해 반도체층을 형성할 수 있으며, 이외 MBE 방법과 같이 이미 공지된 다양한 방법들을 이용할 수도 있다.

상기한 바와 같은 방법을 통해 제작된 본 발명의 질화물 반도체 발광소자는, n형 질화물 반도체층, 활성층 또는 p형 질화물 반도체층 중 적어도 어느 한 영역 중 관통전위가 위치하는 부분에 V-모양의 왜곡 구조를 인위적으로 형성함으로써, ESD 효과를 향상시킨다.

본 발명의 기본 개념은, 상기한 바와 같이, 관통전위 주위에 V-모양의 왜곡 구조를 형성하여, 정전기 인가시 이 영역에 전류가 집중되는 현상을 막아, 발광소자의 손상을 방지하는 것으로, 상기 V-모양의 왜곡 구조는, 관통전위가 있는 위치 라면, 발광 구조물 내부의 어느 층에든지 형성될 수 있다.

아울러, 본 발명의 실시예에서 예시한 발광소자의 구조외에도, 관통전위 주변에 V-모양의 왜곡 구조를 형성하며, 이로 인해, 누설전류를 방지할 수 있다면, 공지된 어떠한 구조라도 포함할 수 있을 것이다.

따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 본 발명에 따른 질화물 반도체 발광소자(LED)의 구조를 나타낸 단면도.

도 2a ~ 도 2c는 본 발명에 따른 V-모양의 왜곡구조을 보여주는 단면도.

도 3은 n형 GaN 층의 표면에 형성된 V-모양의 결함을 보여주는 사시도.

도 4a ~ 도 4c는 본 발명에 따른 질화물 반도체 발광소자의 제조방법을 나타낸 공정 순서도.

도 5a 및 도 5b는 성장온도의 조절을 통해 얻은 n형 GaN 층 상의 V-모양의 왜곡구조를 보여주는 현미경 사진.

<도면의 주요 부분에 대한 부호의 설명>

100, 200 : 발광소자 110, 210 : 기판

111, 211 : 버퍼층 112, 212 : 언도프 GaN 층

113a, 213a : n형 GaN 콘택층 113b, 213b : n형 GaN 층

115, 215 : n형 초격자층 120, 220 : 활성층

135, 235 : p형 초격자층 133a, 233a : p형 GaN 콘택층

133b, 233b : p형 GaN 층 140, 240 : 투명전극

150, 250 : 관통전위 160, 260 : V-모양의 왜곡구조

117, 217 : n형 전극 137, 237 : p형 전극

Claims

기판;

상기 기판 상에, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어지며, 상기 n형 질화물 반도체층을 기준으로 형성된 V-모양의 왜곡층;을 포함하며,

상기 V-모양의 왜곡구조는 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태)가 완만해지는 것을 특징으로 하는 반도체 발광소자.
청구항 2은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 기판은,

사파이어, 스피넬(MgA1204), SiC, Si, ZnO, GaAs, GaN 기판 중 어느 하나로부터 선택되며, 표면에 적어도 하나 이상의 요철 구조를 가지는 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 기판이 제거되고, n형 또는 p형 반도체 혹은 발광소자의 적어도 어느 한쪽 노출 면에 요철 구조를 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
제1항에 있어서,

상기 활성층은 V-모양의 왜곡 층을 포함하며,

상기 p형 반도체층의 표면이 평평한 것을 특징으로 하는 반도체 발광소자.
제1항에 있어서,

상기 n형 질화물 반도체층은,

n형 GaN계 반도체층; 및

n형 초격자층 또는 다층막층;

을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 6은(는) 설정등록료 납부시 포기되었습니다.

제5항에 있어서,

상기 n형 초격자층은,

적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개 층의 반복 구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
제1항에 있어서,

상기 p형 질화물 반도체층은,

p형 초격자층 또는 다층막층; 및

p형 GaN계 반도체층;

을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 8은(는) 설정등록료 납부시 포기되었습니다.

제7항에 있어서,

상기 p형 초격자층은,

적어도 한 층의 두께가 20nm이하인 AlGaN층, GaN층, InGaN층으로 이루어진 3개 층의 반복 구조로 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 9은(는) 설정등록료 납부시 포기되었습니다.

제1항에 있어서,

상기 V-모양의 왜곡층은,

평평한 면과 경사진 면이 함께 존재하는 것을 특징으로 하는 질화물 반도체 발광소자.
기판;

상기 기판 상에 형성된 n형 반도체층;

상기 n형 반도체층 상에 형성된 활성층;

상기 활성층 상에 형성된 p형 반도체층;

상기 p형 반도체층 상에 형성된 투명전극;

노출된 상기 n형 반도체층 상에 형성된 n형 전극; 및

상기 투명전극 상에 형성된 p형 본딩 전극;을 포함하며,

상기 n형 반도체층 및 p형 반도체층 중 적어도 어느 하나는 초격자층 또는 다층막층을 포함하고,

상기 n형 반도체층을 기준으로 활성층, p형 반도층의 적어도 일부에 V-모양의 왜곡구조가 형성되되,

상기 V-모양의 왜곡구조는 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태)가 완만해지는 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 11은(는) 설정등록료 납부시 포기되었습니다.

제10항에 있어서,

상기 기판이 제거되고, n형 또는 p형 반도체 혹은 발광 소자의 적어도 어느 한쪽 노출 면에 요철 구조를 더 포함하는 것을 특징으로 하는 반도체 발광 소자
청구항 12은(는) 설정등록료 납부시 포기되었습니다.

제10항에 있어서,

상기 V-모양의 왜곡구조는,

평평한 면과 경사진 면이 함께 존재하는 것을 특징으로 하는 질화물 반도체 발광소자.
삭제
청구항 14은(는) 설정등록료 납부시 포기되었습니다.

제10항에 있어서,

상기 p형 반도체층의 표면이 평평한 것을 특징으로 하는 반도체 발광소자.
제10항에 있어서,

상기 초격자층은,

AlxInyGazN (0≤x,y,z≤1) 로 이루어진 조성이 서로 다른 3층 이상의 반복구조로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층으로 이루어진 발광 구조물을 포함하는 질화물 반도체 발광소자에 있어서,

상기 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층에 형성된 V-모양의 왜곡구조를 포함하되,

상기 V-모양의 왜곡구조는 상기 n형 반도체층에서 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태)가 완만해지는 것을 특징으로 하는 질화물 반도체 발광소자.
제16항에 있어서,

상기 V-모양의 왜곡구조는,

평평한 성장면과, 경사진 성장면이 함께 존재하는 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 18은(는) 설정등록료 납부시 포기되었습니다.

제16항에 있어서,

상기 n형 질화물 반도체층은,

n형 GaN 콘택층; 및

상기 n형 GaN 콘택층 상의 n형 초격자층 또는 다층막층;

을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
청구항 19은(는) 설정등록료 납부시 포기되었습니다.

제16항에 있어서,

상기 p형 질화물 반도체층은,

p형 초격자층 또는 다층막층; 및

을 포함하여 구성된 것을 특징으로 하는 질화물 반도체 발광소자.
기판을 준비하는 단계;

상기 기판 상에 V-모양의 왜곡구조를 갖는 n형 반도체층을 형성하는 단계;

상기 n형 반도체층 상에 활성층을 형성하는 단계; 및

상기 활성층 상에 p형 반도체층을 형성하는 단계;를 포함하며,

상기 V-모양의 왜곡구조는 상기 n형 반도체층에서 상기 활성층 및 p형 반도체층으로 갈수록 그 형태(계곡 형태)가 완만해지는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.