[go: up one dir, main page]

KR102142709B1 - 발광 소자 및 이를 구비한 조명 장치 - Google Patents

발광 소자 및 이를 구비한 조명 장치 Download PDF

Info

Publication number
KR102142709B1
KR102142709B1 KR1020130150702A KR20130150702A KR102142709B1 KR 102142709 B1 KR102142709 B1 KR 102142709B1 KR 1020130150702 A KR1020130150702 A KR 1020130150702A KR 20130150702 A KR20130150702 A KR 20130150702A KR 102142709 B1 KR102142709 B1 KR 102142709B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
feet
layer
light emitting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130150702A
Other languages
English (en)
Other versions
KR20150065412A (ko
Inventor
정종필
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130150702A priority Critical patent/KR102142709B1/ko
Priority to PCT/KR2014/009361 priority patent/WO2015083932A1/ko
Priority to US15/101,844 priority patent/US9647175B2/en
Publication of KR20150065412A publication Critical patent/KR20150065412A/ko
Application granted granted Critical
Publication of KR102142709B1 publication Critical patent/KR102142709B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10H20/8252—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 발광 소자 및 이를 구비한 조명 장치에 관한 것이다.
실시 예에 따른 발광소자는, 상면으로부터 제1깊이를 갖는 제1피트 및 상기 제1피트의 제1깊이보다 작은 깊이를 갖고 상기 제1피트에 연결된 제2피트를 포함하는 제1반도체층; 상기 제1반도체층 위에 배치된 제2반도체층; 상기 제2반도체층 위에 배치된 활성층; 및 상기 활성층 위에 배치된 제3반도체층을 포함하며, 상기 제2반도체층은 AlGaN계 제1질화물층 및 상기 제1질화물층 위에 상기 제1질화물층과 다른 반도체를 갖는 제2질화물층을 포함하며, 상기 제1반도체층의 상면에 배치된 상기 제2피트의 밀도는 상기 제2반도체층의 상면에 배치된 제2피트의 밀도보다 높고, 상기 제2반도체층의 상면에서 상기 제1피트는 상기 제1반도체층의 상면에서의 제1피트의 밀도와 동일한 밀도로 형성된다.

Description

발광 소자 및 이를 구비한 조명 장치{LIGHT EMITTING DEVICE AND LIGHTIHNG DEVICE HAVING THE SAME}
실시 예는 발광 소자 및 이를 구비한 조명 장치에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 균일한 크기의 피트들을 갖는 발광 소자를 제공한다.
실시 예는 활성층에서의 발광 효율을 개선시켜 줄 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광소자는, 상면으로부터 제1깊이를 갖는 제1피트 및 상기 제1피트의 제1깊이보다 작은 깊이를 갖고 상기 제1피트에 연결된 제2피트를 포함하는 제1반도체층; 상기 제1반도체층 위에 배치된 제2반도체층; 상기 제2반도체층 위에 배치된 활성층; 및 상기 활성층 위에 배치된 제3반도체층을 포함하며, 상기 제2반도체층은 AlGaN계 제1질화물층 및 상기 제1질화물층 위에 상기 제1질화물층과 다른 반도체를 갖는 제2질화물층을 포함하며, 상기 제1반도체층의 상면에 배치된 상기 제2피트의 밀도는 상기 제2반도체층의 상면에 배치된 제2피트의 밀도보다 높고, 상기 제2반도체층의 상면에서 상기 제1피트는 상기 제1반도체층의 상면에서의 제1피트의 밀도와 동일한 밀도로 형성된다.
실시 예는 활성층에서의 결함을 줄여줄 수 있다.
실시 예는 피트들의 크기를 균일하게 제공할 수 있다.
실시 예는 비발광 영역으로 작용된 피트들을 제거할 수 있다.
실시 예는 활성층의 하부에서 비발광 영역으로 작용된 피트들을 차단하여 발광효율 저하를 감소시켜 줄 수 있다.
실시 예는 활성층의 하부에서 비발광 영역으로 작용된 피트들을 차단하여, 전기적인 특성의 저하를 억제할 수 있다.
실시 예는 정전압 방출(ESD: elecrosatic discharge)에 대한 내성이 강한 소자를 제공할 수 있다.
실시 예는 균일한 크기의 피트들을 구비하여, 발광 소자 및 이를 구비한 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 부분 확대도이다.
도 3은 도 1의 발광 소자의 제1반도체층에서의 피트를 나타낸 사시도이다.
도 4는 도 1의 발광 소자의 제2반도체층에서의 피트를 나타낸 사시도이다.
도 5는 제2실시 예에 따른 발광 소자의 측 단면도이다.
도 6은 도 1의 발광 소자에 전극을 배치한 제1예를 나타낸 도면이다.
도 7은 도 1의 발광 소자에 전극을 배치한 제2예를 나타낸 도면이다.
도 8 및 도 9는 비교 예와 실시 예의 발광 소자에서의 AFM(Atomic force microscopy) 이미지를 나타낸 도면이다.
도 10 및 도 11은 비교 예와 실시 예의 발광 소자에서의 CL(cathodoluminescence) 이미지를 나타낸 도면이다.
도 12는 도 6의 발광 소자를 갖는 발광 소자 패키지의 측 단면도이다.
도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시장치를 나타낸 도면이다.
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시장치의 다른 예를 나타낸 도면이다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 제1실시 예에 따른 발광소자를 나타낸 사시도이며, 도 2는 도 1의 부분 확대도이며, 도 3은 도 1의 발광 소자의 제1반도체층의 피트를 나타낸 사시도이고, 도 4는 도 1의 발광 소자의 제2반도체층의 피트를 나타낸 사시도이다.
도 1 내지 도 4를 참조하면, 발광 소자는 기판(111), 상기 기판(111) 상에 배치된 버퍼층(113), 상기 버퍼층(113) 상에 배치된 제1반도체층(115), 상기 제1반도체층(115)에 복수의 피트(71,72,73), 상기 제1반도체층(115) 상에 배치된 제2반도체층(116), 상기 제2반도체층(116) 상에 배치된 활성층(117), 상기 활성층(117) 상에 배치된 제3반도체층(119), 및 상기 제3반도체층(119) 상에 배치된 제4반도체층(121)을 포함한다.
상기 기판(111)은 반도체 단결정, 예컨대 질화물 단결정 성장을 위한 성장용 기판으로서, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)은 투광성, 절연성 또는 도전성 기판일 수 있다. 상기 사파이어는 육각 룸보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서, c축 및 a축 방향의 격자 상수가 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체의 성장용 기판으로 주도 사용된다.
상기 기판(111)의 두께는 120㎛~500㎛ 범위를 포함하며, 그 굴절률은 2.4 이하 예컨대, 2 이하의 물질로 형성될 수 있다.
상기 기판(111)은 인접한 변들의 길이가 서로 동일하거나 다를 수 있으며, 적어도 한 변의 길이는 0.3mm×0.3mm 이상이거나, 대면적 예컨대, 1mm×1mm 또는 그 이상의 면적을 갖는 크기로 제공될 수 있다. 상기 기판(111)은 위에서 볼 때, 사각형, 육각형과 같은 다각형 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113)은 상기 기판(111) 상에 형성되며, II족 내지 VI족 화합물 반도체를 선택적으로 이용하여 한 층 또는 복수의 층으로 형성될 수 있다. 상기 버퍼층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, AlxInyGa(1-x-y)N 조성식(0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 화합물 반도체로 형성될 수 있으며, 대표적으로, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 버퍼층(113)은 기판(111)의 성장면(0001)을 통해 주로 성장이 되고, 격자 상수에 의해 전위가 발생되면 상기 전위는 대부분 성장 방향으로 전파된다.
상기 버퍼층(113)과 상기 제1반도체층(115) 사이에는 불순물이 도핑되지 않는 반도체층(undoped semiconductor layer)이 더 형성될 수 있으며, 이러한 언도프드 반도체층은 n형 반도체층보다 낮은 전도성을 갖는 저 전도층으로 형성될 수 있다. 상기 버퍼층(113) 및 언도프드 반도체층 중 적어도 한 층에는 전위가 발생될 수 있다.
상기 제1반도체층(115)은 상기 버퍼층(113) 위에 형성되며, 제1도전형 도펀트가 첨가될 수 있다. 상기 제1도전형 도펀트는 N형 도펀트일 수 있으며, Si, Ge, Sn, Se, Te를 포함한다. 상기 제1반도체층(115)은 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제1반도체층(115)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 형성될 수 있다.
상기 제1반도체층(115)은 상기 제1반도체층(115)의 상면으로부터 오목하게 리세스된 복수의 피트(71,72,73)를 포함한다. 상기 각 피트(71,72,73)는 측 단면이 V형상으로 형성되며, 평면 형상이 육각 형상으로 형성될 수 있다. 즉, 상기 각 피트(71,72,73)는 상기 제1반도체층(115)의 두께가 증가함에 따라 더 커지게 된다. 상기 각 피트(71,72,73)의 경사 면은 35도 내지 60도의 범위를 가질 수 있다. 상기 각 피트(71,72,73)에는 전파되는 하나 또는 복수의 전위들이 연결될 수 있다.
상기 복수의 피트(71,72,73)는 제1깊이(D1)를 갖는 제1피트(71)와, 상기 제1피트(71)보다 작은 제2깊이(D2)를 갖는 제2피트(72) 및 제3피트(73)를 포함한다. 상기 제1깊이(D1)는 상기 제1반도체층(115)의 상면으로부터 15nm 이상의 깊이를 가지며, 예컨대 15nm 내지 100nm 범위로 형성될 수 있으며, 또한 상기 제1깊이(D1) 범위 내에서 서로 동일한 깊이이거나 다른 깊이를 가질 수 있다. 상기 제2깊이(D2)는 상기 제1반도체층(115)의 상면으로부터 15nm 미만의 깊이를 가지며, 예컨대 2nm 이상 15nm 미만으로 형성될 수 있으며, 또한 제2깊이(D2) 범위 내에서 서로 동일한 깊이이거나 서로 다른 깊이일 수 있다.
도 3 및 도 4를 참조하면, 상기 제2피트(72)는 상기 제1피트(71)와 접촉하거나 연결되며, 상기 제1피트(71)의 영역 내에 하나 또는 복수의 제2피트(72)의 일부가 오버랩되게 배치될 수 있다. 상기 제2피트(72)와 상기 제1피트(71)가 병합된 경우, 병합된 피트의 너비(D3)는 상기 제1피트(71)의 너비(D4)보다는 크게 형성될 수 있다. 또한 병합된 피트 내에는 복수의 저점(75,76)이 서로 이격되어 배치될 수 있다. 상기 제1피트(71)와 상기 제2피트(72)는 경사 면과 경사면이 서로 연결되거나, 경사면과 모서리가 서로 연결될 수 있다. 또한 상기 제1피트(71)와 상기 제2피트(72)가 연결되는 부분의 깊이는 상기 제1반도체층(115)의 상면보다 낮은 위치에 있을 수 있으며, 예컨대 상기 제1 및 제2피트(71,72)의 저점(75,76)의 위치보다 높게 위치하고, 상기 제1반도체층(115)의 상면보다 낮게 위치할 수 있다. 이러한 병합 피트들은 2개 이상의 피트들의 집합으로서, 위에서 볼 때 길이가 긴 형상의 결함으로 나타난다.
또한 제1반도체층(115) 내에는 제1깊이(D1)를 갖는 제1피트(71)들이 병합된 피트 형태로 제공될 수 있으며, 이러한 병합된 피트는 두 저점 사이의 경계 부분이 상기 제1반도체층(115)의 상면보다 낮게 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3피트(73)는 상기 제1 및 제2피트(71,72)와 이격된 위치에 형성될 수 있다. 상기 제3피트(73)는 상기 제2피트(72)와 동일한 깊이를 갖거나 다른 깊이를 가질 수 있다. 상기 제1반도체층(115)은 500도 내지 1000도 범위에서 성장할 경우, 상기 피트들(71-73)이 형성될 수 있고, 상기 피트들(71-73)은 하나 또는 복수의 전위(미도시)들과 연결될 수 있다. 또한 상기 피트들(71-73)은 마스크 패턴을 이용하여 형성할 수 있다.
상기 제1반도체층(115)의 두께는 상기 제1깊이(D1)보다 두껍게 형성될 수 있으며, 예컨대 50nm 이상으로 형성되거나, 상기 제1깊이(D1)의 2배 내지 50배의 두께로 형성될 수 있다. 상기 제1반도체층(115)은 피트 제어층 또는 결함 제어층으로 정의될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2반도체층(116)은 상기 제1반도체층(115) 위에 형성될 수 있다. 상기 제2반도체층(116)은 복수의 반도체층 예컨대, 제1질화물층(61)과 제2질화물층(62)을 포함한다. 상기 제1질화물층(61)과 상기 제2질화물층(62)은 두 층이 하나의 주기를 갖고 반복적으로 적층될 수 있으며, 예컨대 2 내지 5주기로 형성될 수 있다. 상기 제1반도체층(115) 위에는 제1질화물층(61)이 접촉되거나, 상기 제2질화물층(62)이 접촉될 수 있다.
상기 제1질화물층(61)은 알루미늄(Al)을 갖는 질화물 반도체 예컨대, AlGaN 또는 InAlGaN와 같은 AlGaN계 반도체로 형성될 수 있다. 상기 상기 제1질화물층(61)의 알루미늄의 조성비는 5% 내지 20% 범위일 수 있다. 상기 InAlGaN인 경우, 상기 알루미늄 조성비는 5% 내지 20% 범위이며, 상기 인듐(In)의 조성비는 상기 알루미늄의 조성비보다 작은 조성비 예컨대, 5% 이하로 형성될 수 있다. 상기 제1질화물층(61)은 제1도전형 도펀트 예컨대, N형 도펀트를 포함한다. 상기 제1질화물층(61)은 0.5nm 내지 5nm 범위의 두께 예컨대, 0.5nm 내지 2nm 범위로 형성될 수 있으며, 상기 제1피트(71)의 제1깊이(D1)보다 작은 두께 예컨대, 1/3배 이하의 두께로 형성될 수 있다.
상기 제2질화물층(62)은 상기 제1질화물층(61)과 다른 질화물 반도체로 형성될 수 있다. 상기 제2질화물층(62)은 InGaN 또는 GaN으로 형성될 수 있으며, 상기 InGaN인 경우, 인듐(In)의 조성비는 7% 이하로 형성될 수 있다.
상기 제2질화물층(62)은 0.5nm 내지 5nm 범위의 두께 예컨대, 0.5nm 내지 2nm 범위로 형성될 수 있으며, 상기 제1피트(71)의 제1깊이(D1)보다 작은 두께 예컨대, 1/3배 이하의 두께로 형성될 수 있다. 상기 제2질화물층(62)은 상기 제1질화물층(61)의 두께와 동일한 두께이거나 더 얇은 두께로 형성될 수 있다.
상기 제1질화물층(61)은 상기 제1반도체층(115) 위에 성장될 때, 상기 제1 내지 제3피트(71,72,73) 상에 형성되며, 이때 제2 및 제3피트(72,73)의 일부를 메워 성장하게 된다. 즉, 상기 제1질화물층(61)은 깊이 즉, 크기가 작은 피트들을 메워 성장함으로써, 제2 및 제3피트(72,73)는 점차 작은 크기의 피트가 될 수 있다.
상기 제2질화물층(62)은 수직 성장이 촉진되는 모드로 성장되므로, 상기 제2질화물층(62) 내에 존재하는 제1내지 제3피트(71,72,73)들을 유지시켜 준다. 여기서, 상기 제1 및 제2질화물층(61,62)은 상기 제1반도체층(115)의 상면 위에 적층되는 두께가 상기 제1 내지 제3피트(71,72,73) 상에 적층되는 두께보다 두껍게 형성될 수 있다.
상기 제1질화물층(61)과 상기 제2질화물층(62)을 반복하여 성장함으로써, 상기 복수의 제1질화물층(61)에 의해 상대적으로 작은 크기의 피트들 예컨대, 제2 및 제3피트(72,73)은 메워져 제거될 수 있으며, 제1피트(71)들은 남아있게 된다. 상기 제1 및 제2질화물층(61,62)의 주기는 2내지 5주기로 적층될 수 있으며, 상기 제1 및 제2질화물층(61,62) 중 어느 하나는 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2반도체층(116)내에서 제2 및 제3피트(72,73)를 제거함으로써, 균일한 크기의 피트들만 제공할 수 있다. 또한 상기 제1피트(71)에 연결된 제2피트(72)가 제거됨으로써, 상기 병합된 피트를 개별 피트로 제공하여 병합 피트에 의한 영역 예컨대, 골짜기와 같은 영역이 줄어들 수 있다. 이에 따라 도 4와 같이, 상기 제2반도체층(116)의 표면에는 제1피트(71) 또는 균일한 크기를 갖는 피트들이 노출될 수 있다. 상기 균일한 크기의 피트들은 15nm 이상의 깊이를 갖는 피트들을 포함하며, 상기 제거되는 피트들은 15nm 미만의 깊이를 갖는 피트들을 포함한다.
상기 제2반도체층(116)의 상면 전체의 피트 밀도는 상기 제2반도체층(116)의 하면 전체의 피트 밀도보다 작게 된다. 예컨대, 상기 제2반도체층(116)의 하면 또는 제1반도체층(115)의 상면에서의 제2피트(72) 또는 제3피트(73)의 밀도는 상기 제2반도체층(116)의 상면의 제2피트(72) 또는 제3피트(73)의 밀도보다 높으며, 예컨대 70% 이상 예컨대, 80% 이상의 차이로 높게 형성될 수 있다. 또한 상기 제2반도체층(116)의 제1피트(71)의 밀도는 상기 상기 제2반도체층(116)의 하면 또는 제1반도체층(115)의 상면의 제1피트(71)의 밀도와 동일한 밀도를 갖는다.
상기 제2반도체층(116)과 상기 활성층(117) 사이에는 제1클래드층이 형성될 수 있다. 상기 제1클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭보다 넓게 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 하며, N형 도펀트를 포함할 수 있다.
상기 제2반도체층(116)과 활성층(117) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다.
상기 활성층(117)은 제2반도체층(116) 위에 형성되며, 상기 제1피트(71)들이 배치된다. 상기 활성층(117) 내에는 균일한 크기의 제1피트(71)가 배치되고, 상기 제3피트(73)와 제2피트(72)의 제거로 인해 상기 활성층(117) 내에서의 비 발광 영역을 줄여줄 수 있다. 또한 상기 활성층(117)의 품질을 높여줄 수 있다. 상기 활성층(117)에서의 제2피트 또는 제3피트의 밀도는 상기 제1반도체층(115)에서의 제2피트 또는 제3피트의 밀도보다 낮은 예컨대, 80% 이상의 차이로 낮을 수 있다.
상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InGaN/InAlGaN, GaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 넓은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다.
상기 활성층(117) 위에는 제3반도체층(119)이 형성된다. 상기 제3반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제3반도체층(119)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖는 p형 반도체층으로 형성될 수 있으며, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제3반도체층(119)은 전자 블록킹층으로 형성될 수 있으며, 예컨대 P-AlGaN 또는 P-InAlGaN으로 형성될 수 있다. 상기 제3반도체층(119)은 상기 피트들이 전파되는 것을 억제할 수 있다. 상기 피트들이 반도체 소자의 표면에 노출될 경우, ESD에 영향을 줄 수 있다. 따라서, 피트들을 제거하는 수평 성장 모드로 형성할 수 있다. 상기 제3반도체층(119)에는 상기 피트의 일부가 전파될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제3반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
상기 제4반도체층(121)은 상기 제3반도체층(119) 위에 상기 제3반도체층(119)과 다른 반도체를 형성될 수 있으며 제2도전형 도펀트를 포함한다. 상기 제4반도체층(121)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제4반도체층(121)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖는 p형 반도체층, 예컨대 P-GaN 또는 P-InGaN으로 형성될 수 있다. 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. 상기 제4반도체층(121)은 상기 피트들을 차단하여 피트들이 노출되지 않게 형성될 수 있다.
또한 상기 제1 및 제2반도체층(115,116)은 p형 반도체층, 상기 제3 및 제4반도체층(119,121)은 n형 반도체층으로 구현될 수 있다. 상기 제4반도체층(121) 위에는 상기 제2도전형과 반대의 극성을 갖는 반도체층이 형성할 수도 있다.
상기 발광소자는 n형 반도체층(115,116), 활성층(117) 및 p형 반도체층(119,121)의 적층 구조를 발광 구조물로 정의될 수 있으며, 상기 발광 구조물은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 p는 p형 반도체층이며, 상기 n은 n형 반도체층이며, 상기 -은 p형 반도체층과 n형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물의 최 상층은 제4반도체층(121) 즉, 제2도전형의 반도체층으로 설명하기로 한다.
여기서, 도 8 및 도 9에 도시된 발광 소자의 AFM 이미지를 보면, 도 8에 도시된 비교 예의 발광 소자는 제2반도체층이 없는 구조로서, 소자의 탑면에서 보면 다수의 골짜기와 같은 영역(A1)이 나타나며, 이러한 골짜기 영역은 비 발광 영역으로 작용하게 된다. 따라서, 전체적인 광 추출 효율을 저하시킬 수 있다. 도 9에 도시된 실시 예의 발광 소자는, 도 8과 비교할 때 골짜기와 같은 영역이 거의 제거된 상태이다. 이에 따라 비교 예에 비해 발광 소자의 광 추출 효율은 개선될 수 있다. 도 8 및 도 9의 AFM 이미지의 크기는 10㎛ⅹ10㎛ 크기를 나타낸 도면이다.
도 10 및 도 11에 도시된 발광 소자의 CL 이미지를 보면, 도 10에 도시된 비교 예의 CL 이미지에는 연속되는 결함 영역(A2)이 존재하게 되며, 이러한 결함 영역(A2)에 의해 광 추출 효율은 저하된다. 도 11에 도시된 실시 예의 CL 이미지는 연속되는 결함 영역이 비교 예에 비해 현저하게 감소됨을 알 수 있으며, 이러한 실시 예의 발광 소자의 광 추출 효율은 비교 예에 비해 개선될 수 있다.
다른 예로서, 도 1에 도시된, 상기 제1 및 제2질화물층(61,62)를 갖는 제2반도체층(116)은 상기 활성층(117)과 제3반도체층(119) 사이 또는 상기 제3반도체층(119)와 상기 제4반도체층(121) 사이의 영역 중 적어도 하나에 더 배치될 수 있다.
도 5는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예의 설명을 참조하기로 한다.
도 5를 참조하면, 발광 소자는 복수의 볼록부(112)를 갖는 기판(111), 버퍼층(113), 제1반도체층(115), 제2반도체층(116), 활성층(117), 제3반도체층(119) 및 제4반도체층(121)의 적층 구조를 포함한다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 두께는 120㎛~500㎛ 범위를 포함하며, 그 굴절률은 2.4 이하 예컨대, 2 이하의 물질로 형성될 수 있다. 사파이어 기판의 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 기판(111)은 복수의 볼록부(112)를 포함한다. 상기 복수의 볼록부(112)는 상기 기판(111)에서 활성층(117) 방향으로 돌출되며, 그 형상은 반구형 형상, 볼록한 돔형 렌즈 형상, 또는 볼록 렌즈 형상이 3차원 형상으로 형성될 수 있다. 상기 볼록부(112)의 다른 형상은 3차원 구조물인 다각형 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 볼록부(112)는 복수개가 서로 이격되어 배치되며, 위에서 볼 때, 격자 형태 또는 매트릭스 형태 또는 스트라이프 형태로 배열될 수 있다. 상기 복수의 볼록부(112) 간의 간격은 일정한 주기로 형성되거나, 불규칙한 간격 또는 랜덤한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 복수의 볼록부(112)는 입사되는 광의 임계각을 변환시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
상기 볼록부(112)의 가장 하부에 너비와, 상기 볼록부들 사이의 간격의 비율은 1:1~4:2 정도일 수 있으며, 상기 볼록부(112)의 너비는 3㎛±0.5㎛ 범위를 포함하며, 상기 볼록부들 사이의 간격은 예컨대, 2㎛±0.5㎛ 범위를 포함하며, 상기 각 볼록부의 높이는 0.8㎛~2.5㎛ 범위로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)의 평탄한 상면 위에 배치되며, 상기 볼록부(112)의 곡면에도 접촉될 수 있다. 상기 버퍼층(113)의 일부는 도시하지 않았지만, 상기 볼록부(112)의 정점 위에도 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 제1반도체층(115)이 형성되며, 상기 제1반도체층(115)은 상기 볼록부(112)의 위에서 합쳐지게 된다. 이때 상기 볼록부(112)와 오버랩되는 영역에는 전위(51)가 형성될 수 있으며, 상기 제1반도체층(115)의 상면 방향으로 전파되며, 각 전위(51)들은 제1피트들(71)과 연결된다. 상기 볼록부(112) 상에 배치된 전위들(51)은 상기 볼록부(112)가 아닌 영역에서 생성된 전위들(미도시)과 병합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1반도체층(115) 상에 배치된 복수의 피트(71,72,73)는 제1피트(71), 제2피트(72) 및 제3피트(73)를 포함한다. 상기 제1내지 제3피트(71,72,73) 중 제2 및 제3피트(72,73)는 상기 제2반도체층(116)의 제1질화물층(61)/제2질화물층(62)의 적층 구조에 의해 제거될 수 있다. 이에 따라 상기 제2반도체층(116)의 표면에는 제1피트(71) 또는 균일한 크기를 갖는 피트들이 노출될 수 있다. 상기 균일한 크기의 피트들은 15nm 이상의 깊이를 갖는 피트들을 포함하며, 상기 제거되는 피트들은 15nm 미만의 깊이를 갖는 피트들을 포함한다.
도 6은 도 1의 발광 소자에 전극을 배치한 구조이다.
도 6을 참조하면, 발광 소자(101)는 기판(111), 제1 및 제2반도체층(115,116), 활성층(117), 제3 및 제4반도체층(119,121), 상기 제4반도체층(121) 위에 전류 확산층(151), 제1 및 제2반도체층(115,116) 중 적어도 하나의 위에 배치된 제1전극(153), 상기 전류 확산층(151) 위에 제2전극(155)을 포함한다.
상기 전류 확산층(141)은 제4반도체층(121)의 상면 전 영역의 70% 이상을 커버하며, 전류를 확산시켜 공급하게 된다. 상기 전류 확산층(151)은 금속 또는 투명한 금속을 포함할 수 있다. 상기 전류 확산층(151)은 예컨대, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전류 확산층(151)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 제2전극(155)은 상기 제4반도체층(121) 및/또는 상기 전류 확산층(151) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(155)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(155)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2전극(155)은 상기 제4반도체층(121)의 상면 면적의 40% 이하 예컨대, 20% 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1전극(153)은 제1 및 제2반도체층(115,116) 중 적어도 하나의 위에 배치된다. 상기 제1전극(153)과 상기 제2전극(155)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 반도체층들(113-121)의 표면에는 절연층(미도시)이 더 형성될 수 있으며, 상기 절연층은 반도체층들 간의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 7은 도 1의 발광 소자의 다른 전극 배치 예를 나타낸 도면이다. 도 7의 일부 구성 요소의 설명은 도 1 및 도 6의 설명을 참조하기로 한다.
도 7을 참조하면, 발광 소자(102)는 제1반도체층(115)의 상부에 제1전극(181) 및 하부에 제2전극(170)을 포함한다.
도 1의 기판(111) 및 버퍼층(113)은 물리적 또는/및 화학적 방법으로 제거할 수 있다. 상기 제1반도체층(115)은 도전형 반도체층 예컨대, n형 반도체층을 포함한다. 상기 기판(111)의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 다른 버퍼층도 제거하여 상기 제1반도체층(115)을 노출시켜 준다. 상기 기판(111)이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1반도체층(115) 상에 제1전극(181)을 형성하게 된다. 상기 제1전극(181)은 서로 다른 영역에 배치될 수 있으며, 암(arm) 패턴 또는 브리지 패턴을 갖고 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(181)의 일부 영역은 와이어(미도시)가 본딩되는 패드로 사용될 수 있다.
상기 제4반도체층(121) 아래에 제2전극(170)이 배치된다. 상기 제2전극(170)은 복수의 전도층을 포함할 수 있으며, 예컨대 접촉층(165), 반사층(167), 본딩층(169) 및 전도성 지지부재(173)를 포함한다.
상기 접촉층(165)은 투과성 전도물질 또는 금속 물질로서, 예컨대 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO와 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)의 일부는 상기 제4반도체층(121) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 전도성 지지 부재(173)가 형성되며, 상기 전도성 지지 부재(173)는 금속 또는 캐리어 기판일 수 있으며, 예컨대 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제1반도체층(115)의 상면에는 러프니스와 같은 광 추출 구조(59)가 형성될 수 있다. 상기 반도체층들(113-121)의 표면에는 절연층(미도시)이 형성될 수 있으며, 상기 절연층은 상기 광 추출 구조(59) 위에 더 형성될 수 있다.
상기 제2전극(170)과 상기 제4반도체층(121) 사이의 영역 중 상기 제1전극(181)과 대응되는 영역에는 전류 블록킹층(161)이 배치되며, 상기 제2전극(170)과 상기 제4반도체층(121) 사이의 영역 중 외측 둘레에는 보호층(163)이 배치될 수 있다. 상기 전류 블록킹층(161)과 상기 보호층(163)은 절연 물질 또는 투명한 전도성 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 전류 블록킹층(161)과 상기 보호층(163)은 동일한 물질이거나 다른 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
<발광 소자 패키지>
도 12은 도 6의 발광 소자를 갖는 발광소자 패키지를 나타낸 도면이다.
도 12를 참조하면, 발광소자 패키지(200)는 몸체(221)와, 상기 몸체(221)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(213)과, 상기 몸체(221) 상에 상기 제1 리드전극(211) 및 제2 리드전극(213)과 전기적으로 연결되는 상기 발광 소자(241)와, 상기 몸체(221) 상에 상기 발광 소자(241)를 덮는 몰딩부재(231)를 포함한다.
상기 몸체(221)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(221)는 위에서 볼 때 내부에 캐비티(cavity)(225) 및 상기 캐비티(225)의 둘레에는 캐비티 바닥에 대해 경사진 면으로 형성될 수 있다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(213)은 서로 전기적으로 분리되며, 상기 몸체(221) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(213)은 일부는 상기 캐비티(225) 내부에 배치되고, 다른 부분은 상기 몸체(221)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(213)은 상기 발광 소자(241)에 전원을 공급하고, 상기 발광 소자(241)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(241)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다. 상기 제1 및 제2리드 전극(211,213)은 금속 재질로 형성될 수 있으며, 간극부(223)에 의해 분리된다.
상기 발광 소자(241)는 상기 몸체(221) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(213) 상에 설치될 수 있다.
상기 발광 소자(221)는 제1와이어(242)로 상기 제1 리드전극(211)과 연결되며, 제2와이어(243)로 제2 리드전극(213)과 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(231)는 상기 발광 소자(241)를 포위하여 상기 발광 소자(241)를 보호할 수 있다. 또한, 상기 몰딩부재(231)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(241)에서 방출된 광의 파장이 변화될 수 있다.
<조명 시스템>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 조명 시스템에 적용될 수 있다. 상기 조명 시스템은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 13 및 도 14에 도시된 표시 장치, 도 15에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 13은 실시 예에 따른 표시 장치의 분해 사시도이다.
도 13을 참조하면, 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 보드(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 보드(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 보드는 인쇄회로기판(printed circuit board)일 수 있지만, 이에 한정하지 않는다. 또한 상기 보드(1033)은 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 보드(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 보드(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 14는 실시 예에 따른 발광소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 14를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자 패키지(200)가 어레이된 보드(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 보드(1120)과 상기 발광소자 패키지(200)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
상기 바텀 커버(1152) 내에는 복수의 보드(1120)가 배치될 수 있으며, 상기 복수의 보드(1120) 상에는 실시 예의 발광소자 패키지(200) 또는 발광소자(즉, LED 칩)가 어레이될 수 있다.
도 15는 실시 예에 따른 발광 소자 패키지를 갖는 조명 장치를 나타낸 도면이다.
도 15를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 돌출부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 돌출부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 돌출부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 돌출부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
51: 전위 61,62: 질화물층
71-73: 피트 101, 102: 발광소자
111: 기판 112: 볼록부
113: 버퍼층 115: 제1반도체층
117: 제2반도체층 117: 활성층
119: 제3반도체층 121: 제4반도체층

Claims (13)

  1. 상면으로부터 제1깊이를 갖는 복수의 제1피트, 상기 제1피트의 제1깊이보다 작은 깊이를 갖는 복수의 제2피트, 및 상기 제1피트와 상기 제2피트로부터 이격된 복수의 제3피트를 갖는 제1반도체층;
    상기 제1반도체층 위에 배치된 제2반도체층;
    상기 제2반도체층 위에 배치된 활성층; 및
    상기 활성층 위에 배치된 제3반도체층을 포함하며,
    상기 제2반도체층은 AlGaN계 제1질화물층 및 상기 제1질화물층 위에 상기 제1질화물층과 다른 반도체를 갖는 제2질화물층을 포함하며,
    상기 복수의 제2피트 중 적어도 하나는 상기 복수의 제1피트 중 적어도 하나에 연결되며,
    상기 제3피트는 상기 제2피트의 깊이와 동일한 깊이이거나 다른 깊이를 가지며,
    상기 제1피트, 상기 제2피트 및 상기 제3피트는 상기 제2반도체층 내에 연장되며,
    상기 제1반도체층의 상면에서의 상기 제2피트의 밀도는 상기 제2반도체층의 상면에서의 제2피트의 밀도보다 높고,
    상기 제2반도체층의 상면에서의 제1피트의 밀도는 상기 제1반도체층의 상면에서의 제1피트의 밀도와 동일한 발광 소자.
  2. 제1항에 있어서,
    상기 제1반도체층 아래에 배치되는 기판을 포함하고,
    상기 기판은 상기 기판에서 상기 활성층의 방향으로 돌출되고 서로 이격되어 배치된 복수의 볼록부를 포함하고,
    상기 복수의 볼록부 각각과 상기 복수의 제1피트 각각은 수직방향으로 중첩되는 발광 소자.
  3. 제1항에 있어서,
    상기 복수의 제1피트 각각의 영역에는 상기 복수의 제2피트의 일부가 수직 방향으로 오버랩되게 배치되는 발광 소자.
  4. 제1항에 있어서,
    상기 제1피트의 경사면과 상기 제2피트의 경사면이 서로 연결되며,
    상기 제1피트와 상기 제2피트가 서로 연결되는 부분은 상기 제1피트 및 상기 제2피트의 저점보다 높게 위치하고 상기 제1반도체층의 상면보다는 낮게 위치한 발광 소자.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서,
    상기 제1질화물층은 AlGaN 또는 InAlGaN 반도체를 포함하고,
    상기 제2질화물층은 GaN 또는 InGaN 반도체를 포함하며,
    상기 제1 및 제2질화물층은 교대로 적층되며, 상기 제1 및 제2질화물층의 주기는 2 내지 5주기로 적층되는 발광 소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1020130150702A 2013-12-05 2013-12-05 발광 소자 및 이를 구비한 조명 장치 Expired - Fee Related KR102142709B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130150702A KR102142709B1 (ko) 2013-12-05 2013-12-05 발광 소자 및 이를 구비한 조명 장치
PCT/KR2014/009361 WO2015083932A1 (ko) 2013-12-05 2014-10-06 발광 소자 및 이를 구비한 조명 장치
US15/101,844 US9647175B2 (en) 2013-12-05 2014-10-06 Light emitting element and lighting device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130150702A KR102142709B1 (ko) 2013-12-05 2013-12-05 발광 소자 및 이를 구비한 조명 장치

Publications (2)

Publication Number Publication Date
KR20150065412A KR20150065412A (ko) 2015-06-15
KR102142709B1 true KR102142709B1 (ko) 2020-08-07

Family

ID=53273654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130150702A Expired - Fee Related KR102142709B1 (ko) 2013-12-05 2013-12-05 발광 소자 및 이를 구비한 조명 장치

Country Status (3)

Country Link
US (1) US9647175B2 (ko)
KR (1) KR102142709B1 (ko)
WO (1) WO2015083932A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722160B2 (en) * 2014-10-31 2017-08-01 Nichia Corporation Light emitting device and adaptive driving beam headlamp system
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN105355741B (zh) * 2015-11-02 2017-09-29 厦门市三安光电科技有限公司 一种led外延结构及制作方法
KR102569461B1 (ko) * 2015-11-30 2023-09-04 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 포함하는 조명장치
KR102542228B1 (ko) * 2016-01-18 2023-06-14 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 질화물계 반도체층 및 그 성장 방법
JP6500239B2 (ja) * 2016-01-26 2019-04-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
US20190229230A1 (en) * 2016-05-02 2019-07-25 Sang Jeong An Template for growing group iii-nitride semiconductor layer, group iii-nitride semiconductor light emitting device, and manufacturing method therefor
JP6719600B2 (ja) 2016-06-24 2020-07-08 クロミス，インコーポレイテッド 多結晶セラミック基板およびその製造方法
WO2018128419A1 (ko) * 2017-01-04 2018-07-12 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 발광소자 패키지
JP6666626B2 (ja) * 2017-01-31 2020-03-18 株式会社日立ハイテク 荷電粒子検出器及び荷電粒子線装置
CN112259655B (zh) * 2020-08-31 2021-08-06 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7535031B2 (en) 2005-09-13 2009-05-19 Philips Lumiled Lighting, Co. Llc Semiconductor light emitting device with lateral current injection in the light emitting region
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20100093872A (ko) 2009-02-17 2010-08-26 삼성엘이디 주식회사 질화물 반도체 발광소자 및 그 제조방법
US8183577B2 (en) * 2009-06-30 2012-05-22 Koninklijke Philips Electronics N.V. Controlling pit formation in a III-nitride device
US8525221B2 (en) 2009-11-25 2013-09-03 Toshiba Techno Center, Inc. LED with improved injection efficiency
DE102009060750B4 (de) 2009-12-30 2025-04-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
US8110484B1 (en) * 2010-11-19 2012-02-07 Sumitomo Electric Industries, Ltd. Conductive nitride semiconductor substrate and method for producing the same
US8975165B2 (en) * 2011-02-17 2015-03-10 Soitec III-V semiconductor structures with diminished pit defects and methods for forming the same
US20140103359A1 (en) 2011-07-28 2014-04-17 Samsung Electronics Co., Ltd. Semiconductor light-emitting device and method for manufacturing same
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
KR20130039169A (ko) * 2011-10-11 2013-04-19 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR20150065412A (ko) 2015-06-15
US20160380155A1 (en) 2016-12-29
US9647175B2 (en) 2017-05-09
WO2015083932A1 (ko) 2015-06-11

Similar Documents

Publication Publication Date Title
KR102142709B1 (ko) 발광 소자 및 이를 구비한 조명 장치
JP6210800B2 (ja) 発光素子
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR102098110B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
JP6039590B2 (ja) 発光素子
JP5816242B2 (ja) 発光素子
KR102181381B1 (ko) 발광소자
KR102131319B1 (ko) 발광 소자 및 이를 구비한 조명 장치
JP5709949B2 (ja) 発光素子
KR20140106946A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20140078250A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102476036B1 (ko) 발광 소자
KR102098923B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102199998B1 (ko) 발광소자
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102169826B1 (ko) 발광소자
KR102055794B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101976466B1 (ko) 발광소자
KR101959756B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102119731B1 (ko) 발광소자
KR102086115B1 (ko) 발광소자
KR101826980B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131205

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131205

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200630

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200803

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200804

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20250514