[go: up one dir, main page]

JP5816242B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP5816242B2
JP5816242B2 JP2013215177A JP2013215177A JP5816242B2 JP 5816242 B2 JP5816242 B2 JP 5816242B2 JP 2013215177 A JP2013215177 A JP 2013215177A JP 2013215177 A JP2013215177 A JP 2013215177A JP 5816242 B2 JP5816242 B2 JP 5816242B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
light emitting
layer
pit
metal compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013215177A
Other languages
English (en)
Other versions
JP2014082496A (ja
Inventor
イ,スンキュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2014082496A publication Critical patent/JP2014082496A/ja
Application granted granted Critical
Publication of JP5816242B2 publication Critical patent/JP5816242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/819Bodies characterised by their shape, e.g. curved or truncated substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018Bonding of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子及びこれを備えた照明装置に関するものである。
III−V族窒化物半導体(group III−V nitride emiconductor)は、物理的、化学的特性により発光ダイオード(LED)またはレーザーダイオード(LD)などの発光素子の核心素材として脚光を浴びている。III−V族窒化物半導体は、通常InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体物質からなっている。
発光ダイオード(Light Emitting Diode:LED)は、化合物半導体の特性を用いて電気を赤外線または光に変換させて信号をやり取りしたり、光源に使われる半導体素子の一種である。
このような窒化物半導体材料を用いたLEDあるいはLDは、光を得るための発光素子に多く使われており、携帯電話のキーパッド発光部、表示装置、電光板、照明装置など、各種の製品の光源に応用されている。
本発明の目的は、複数のピット(pit)に金属化合物を有する半導体層を含む発光素子を提供することにある。
本発明の他の目的は、基板の凸部に対応する複数の第1ピット、前記複数の第1ピットの間に第2ピット、前記第1及び第2ピットの内に金属化合物が配置された半導体層を含む発光素子を提供することにある。
本発明の更に他の目的は、半導体層のピットに配置された金属化合物の上面が半導体層の上面と等しいか深く配置された発光素子を提供することにある。
本発明の更に他の目的は、半導体層のピットに配置された金属化合物の周り面は傾斜した面を有する発光素子を提供することにある。
本発明の更に他の目的は、半導体層の内の第1ピットの体積が第2ピットの体積より大きい発光素子を提供することにある。
本発明の更に他の目的は、発光素子を有する照明装置を提供することにある。
本発明の一実施形態に従う発光素子は、基板、前記基板の上面から突出した複数の凸部、前記基板の上面の上に配置された第1半導体層、前記第1半導体層の上面からリセスされ、前記各凸部の一部を開放する複数の第1ピット、前記第1半導体層の上面からリセスされ、前記複数の凸部の間の領域に配置された複数の第2ピット、前記第1ピットに配置され、前記凸部の上部に接触している第1金属化合物、前記第2ピットに配置された第2金属化合物、前記第1半導体層の上に配置された第2半導体層、及び前記第2半導体層の上に配置された発光構造物を含み、前記発光構造物は、前記第2半導体層の上に配置された第1導電型半導体層、前記第1導電型半導体層の上に配置された活性層、及び前記活性層の上に配置された第2導電型半導体層を含み、前記第1及び第2金属化合物は前記第1及び第2半導体層の物質と異なる物質を含む。
本発明の一実施形態に従う発光素子は、透光性材質を含む基板、前記基板の上面から突出した複数の凸部、前記基板の上面の上に配置された第1半導体層、前記第1半導体層の上面からリセスされ、前記各凸部の一部を開放する複数の第1ピット、前記第1半導体層の上面からリセスされ、前記複数の凸部の間の領域に配置された複数の第2ピット、前記第1ピットに配置され、前記凸部の上部に接触している第1金属化合物、前記第2ピットに配置された第2金属化合物、前記第1半導体層の上に配置された第2半導体層、及び前記第2半導体層の上に配置された発光構造物を含み、前記発光構造物は、前記第2半導体層の上に配置された第1導電型半導体層、前記第1導電型半導体層の上に配置された活性層、及び前記活性層の上に配置された第2導電型半導体層を含み、前記第1及び第2金属化合物は前記第1及び第2半導体層の物質と異なる物質を含み、前記各第1金属化合物は前記各第2金属化合物の体積より大きい体積を含む。
本発明の一実施形態に従う発光素子は、透光性材質を含む基板、前記基板の上面から突出した複数の凸部、前記基板の上面の上に配置された第1半導体層、前記第1半導体層の上面からリセスされ、前記各凸部の一部を開放する複数の第1ピット、前記第1半導体層の上面からリセスされ、前記複数の凸部の間の領域に配置された複数の第2ピット、前記第1ピットに配置され、前記凸部の上部に接触している第1金属化合物、前記第2ピットに配置された第2金属化合物、前記第1半導体層の上に配置された第2半導体層、及び前記第2半導体層の上に配置された発光構造物を含み、前記発光構造物は、前記第2半導体層の上に配置された第1導電型半導体層、前記第1導電型半導体層の上に配置された活性層、及び前記活性層の上に配置された第2導電型半導体層を含み、前記第1及び第2金属化合物は前記第1及び第2半導体層の物質と異なる物質を含み、前記各第1金属化合物は前記各第2金属化合物の体積より大きい体積を有し、前記第1及び第2金属化合物は前記第1半導体層の上面と同一な水平面を有する上面と、互いに同一な傾斜面を有する側面を含む。
本発明の様々な実施形態によれば、活性層での欠陥を減らすことができる。
本発明の様々な実施形態によれば、静電圧放出(ESD:elecrosatic discharge)に対する耐性の強い素子を提供することができる。
本発明の様々な実施形態によれば、半導体の内部で光吸収が最小化し、乱反射を発生させて光抽出効率を改善させることができる。
本発明の様々な実施形態によれば、基板の凸部の上に発生する転位を遮断する発光素子を提供して、電気的な信頼性を改善させることができる。
本発明の第1実施形態に従う発光素子の側断面図である。 図1の部分拡大図である。 図1の発光素子の平面図である。 実施形態に従う発光素子の製造過程において、基板の上に第1半導体層を形成した例を示す図である。 図4の第1半導体層の上に金属化合物層を形成した例を示す図である。 図5の金属化合物層のエッチング後の図である。 図6の第1半導体層及び金属化合物層の上に第2半導体層及び発光構造物を形成した例である。 本発明の第2実施形態に従う発光素子の側断面図である。 本発明の第3実施形態に従う発光素子の側断面図である。 図1の発光素子に電極を配置した例を示す図である。 図1の発光素子に電極及び光抽出構造を配置した図である。 図1の発光素子に電極を垂直に配置した他の図である。 図9の発光素子を有する発光素子パッケージを示す斜視図である。 図13の発光素子パッケージの側断面図である。 図15は、実施形態による発光素子を有する表示装置を示す斜視図である。 図16は、実施形態による発光素子を有する表示装置を示す断面図である。 図17は、実施形態による発光素子を有する照明装置の例を示す図である。
本発明を説明するに当たって、各層(膜)、領域、パターン、または構造物が、基板、各層(膜)、領域、パッド、またはパターンの“上/の上(on)”に、または“下/の下(under)”に形成されることと記載される場合において、“上/の上(on)”と“下/の下(under)”は、“直接(directly)”または“他の層を介して(indirectly)”形成されることを全て含む。また、各層の上/の上または下/の下に対する基準は、図面を基準として説明する。図面において、各層の厚さやサイズは説明の便宜及び明確性のために誇張、省略、または概略的に図示された。また、各構成要素のサイズは実際のサイズを全的に反映するものではない。また同一な参照番号は図面の説明を通じて同一な要素を表す。
以下、添付した図面を参照して説明すれば、次の通りである。
図1は本発明の第1実施形態に従う発光素子を示す斜視図であり、図2は図1の基板の凸部領域の部分拡大図であり、図3は図1の発光素子の平面図である。
図1乃至図3を参照すると、発光素子100は、複数の凸部113を有する基板111、ピット13、14を有する第1半導体層121、金属化合物123、124、第2半導体層131、第1導電型半導体層133、活性層135、及び第2導電型半導体層137を含む。
前記基板111は、透光性、絶縁性、または導電性基板を用いることができる。前記基板111は、例えば、サファイア(Al)、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP、Ge、Gaのうち、少なくとも1つを用いることができる。前記基板111の厚さ(T2)は120μm〜500μm範囲を含み、その屈折率は2.4以下、例えば2以下に形成できる。ここで、前記基板111にサファイア基板が形成されることができ、前記サファイア基板は透光性材質であり、六角−ロンボ型(Hexa-Rhombo R3c)対称性を有する結晶体であって、c軸方向の格子定数が13.001Å、a軸方向には4.765Åの格子間距離を有し、C(0001)面、A(1120)面、R(1102)面などを有する。前記サファイア基板のC面は比較的窒化物薄膜の成長が容易であり、高温で安定であるので、窒化物成長用基板に主に使われ、これに限定するものではない。
前記基板111は隣接した辺の長さが互いに同一または異なることができ、隣接した辺は長さが0.3mm×0.3mm以上であるか、大面積、例えば、1mm×1mmまたはその以上の面積を有するサイズに提供できる。前記基板111は上面視して、四角形、六角形のような多角形形状に形成されることができ、他の例として、円形、または曲面を有する形状に形成できる。
前記基板111は、複数の凸部113を含む。前記複数の凸部113は、前記基板111の上部に配置され、前記活性層135の方向に突出し、3次元構造物で形成できる。
前記各凸部113の側断面形状は、半球形形状、凸なドーム型レンズ形状、または凸レンズ形状に形成されることができ、他の例として多角形形状を含むことができ、これに対して限定するものではない。前記各凸部113のトップビュー形状は円形状または多角形形状を有し、ドット形状またはストライプ形状に形成されることができ、これに対して限定するものではない。また、前記凸部113の周りは傾斜した面または曲面に形成されることによって、入射される光の臨界角を変化させることができる。
前記複数の凸部113は、図3のように、格子形態またはマトリックス形態に配列できる。前記複数の凸部113の間の間隔(T1)は一定の周期で形成されるか、不規則な間隔またはランダムな間隔で形成されることができ、これに対して限定するものではない。前記複数の凸部113は入射される光の臨界角を変換させて、光抽出効率を改善させることができる。
前記凸部113の下部幅(D1)は最大幅であり、前記各凸部113の高さ(H1)と異なるように形成されることができ、例えば、前記高さ(H1)より広く形成できる。前記凸部113の下部幅(D1)は隣接した凸部113の間の凹領域112の距離(G1)と異なるように形成されることができ、前記距離(G1)より広いか小さく形成できる。
前記凸部113の下部幅(D1)は、前記凹領域112の距離(G1)の0.25倍乃至4倍の割合で形成できる。前記凸部113の下部幅(D1)が前記比率から外れる場合、光抽出効率が改善できなくなる。また、前記凹領域112の距離(G1)が小さ過ぎる場合、前記凹領域112の内に半導体層が形成されなかったり、前記各凸部113の形成に困難性があることがある。また、前記凹領域112の距離(G1)が長過ぎる場合、光抽出効率の改善効果が小さいことがある。
前記凸部113の高さ(H1)は、前記凹領域112の距離(G1)の0.3倍乃至8倍の割合で形成されることができ、前記割合によって光抽出効率が変わることができる。前記前記凸部113の高さ(H1)が上記の割合から外れる場合、光抽出効率の改善効果が小さいことがある。
前記凸部113の下部幅(D1)は1μm〜4μm範囲を含み、前記凹領域112の距離(G1)は1μm〜4μm範囲を含み、前記凸部113の高さ(H1)は0.5μm〜3.5μm範囲で形成できる。このような凸部113の下部幅(D1)、高さ(H1)、及び前記凹領域112の距離(G1)は、前記凹領域112の構造的な未成形を防止し、光抽出効率を極大化するための数値範囲である。
前記複数の凸部113は前記基板111の材質と同一な材質であることがあり、例えばサファイア材質で形成できる。他の例として、前記複数の凸部113は前記基板111の材質と異なる材質であることがあり、これに対して限定するものではない。前記基板111の厚さ(T2)は、前記凸部113の高さ(H1)より厚く形成されることができ、これに対して限定するものではない。
前記基板111の上には第1半導体層121が形成され、前記第1半導体層121はII族乃至VI族化合物半導体を選択的に用いて形成できる。前記第1半導体層121は、II族乃至VI族化合物半導体を用いて少なくとも一層または複数の層に形成できる。前記第1半導体層121は、例えば、III族−V族化合物半導体を用いた半導体層、例えば、AlInGa(1−x−y)N組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1である)を有する化合物半導体で形成されることができ、代表的に、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNのうち、少なくとも1つを含むことができる。
前記第1半導体層121は不純物がドーピングされない半導体層(undoped semiconductor layer)で形成されることができ、このようなアンドープド半導体層はn型半導体層より電気伝導性の低い伝導性を有する低伝導層で形成できる。前記第1半導体層121は、n型不純物を含むことができる。
また、前記第1半導体層121は第1層と第2層とが交互に配置された超格子構造で形成されることができ、前記第1層は第2層の屈折率と異なる屈折率を有するか、前記第2層の厚さと異なる厚さで形成できる。
また、前記凸部113の周りは傾斜した面または曲面に形成されるので、前記第1半導体層121が正常に成長できなくなる。これによって、前記第1半導体層121は一定以上の厚さに成長されれば、前記凸部113の周りに積層されながら成長される。前記第1半導体層121の厚さは、前記凸部113の高さ(H1)より厚く形成されることができ、例えば0.7μm−5.3μm範囲で形成できる。前記第1半導体層121の厚さが前記凸部113の高さ(H1)と等しいか小さい場合、金属酸化物の形成に困難性がある。前記第1半導体層121の厚さが前記凸部113の高さ(H1)と等しいか小さい場合、凸部113の頂点に金属酸化物が形成されないことがあり、前記凸部113の頂点から新たな転位が発生できる問題がある。したがって、前記第1半導体層121は前記凸部113の頂点から0.2μm−3.5μm範囲の厚さでさらに形成できる。
前記第1半導体層121の内には転位11、12が形成される。前記転位11、12は前記基板111の表面と前記第1半導体層121の格子定数の差により発生されることができ、前記発生された転位11、12は半導体層の成長方向、例えば、垂直方向に延びるか、前記転位11、12のうちの一部は垂直方向に形成された後、水平方向に延びることができる。前記転位11、12の経路は変更されることができ、前記転位11、12のうち、垂直方向に延びることを垂直転位とし、一部が垂直方向から水平方向に進行することを水平転位とすることができる。前記転位は貫通転位(threading dislocation)または欠陥(dislocation)と定義することができる。
前記転位11、12が活性層135の上面まで伝えられた場合、前記転位11、12によりESDの特性が低下することがあり、発光素子の信頼性を低下させる要因となる。実施形態は、転位11、12が活性層135に伝えられることを遮断して、ESD(electrostatic discharge)の特性を改善させ、発光素子の電気的な信頼性を改善させようとする。
前記第1半導体層121は、互いに異なる体積を有するピット13、14を含み、前記ピット13、14は前記第1半導体層121の上面から凹にリセスされた領域である。前記ピット13、14は前記転位11、12が延びる領域に形成される。
前記ピット13、14のうち、第1ピット13は各凸部113の上に配置され、第2ピット14は前記凸部113の間の凹領域112に延びる第1転位11に連結される。前記第1ピット13は、前記各凸部113の一部を開放させる。前記第1ピット13は、前記第2ピット14の体積より大きい体積で形成されることができ、前記第2ピット14の深さより深く形成できる。例えば、前記第1ピット13は前記第2ピット14より0.2μm以上深く形成されるか、1.5倍以上深く形成できる。
前記第1ピット13の各々は各凸部113の上に形成されることができ、前記各凸部113の高点位置より深い深さを有することができる。前記第2ピット14の下部は、前記各凸部113の高点または頂点の位置より上に配置できる。ここで、前記各凸部113の上部には第1ピット13が配置されることによって、前記凸部113の表面から如何なる転位も発生しなくなる。
前記第1ピット13のトップビュー形状は図3のように六角形に形成され、側断面はV字形状またはU字形状を有する。前記第2ピット14は多角形形状を有し、側断面がV字形状またはU字形状を有する。前記第1半導体層121の厚さによって前記第1ピット13及び第2ピット14の体積や深さが変わることができる。
前記第1ピット13は、前記凸部113の一部が露出する深さに形成できる。前記第1ピット13は、前記凸部113の高さ(H1)の1/3以上の領域が露出する深さに形成されることができ、前記第1半導体層121は前記第1ピット13の深さより厚い厚さに形成できる。前記第1ピット13の深さが深過ぎる場合、前記第2半導体層131の形成に困難性が発生できる。また、前記第1ピット13の深さが小さ過ぎる場合、前記凸部113の頂点で異なる転位が発生できる。したがって、前記第1ピット13は前記凸部113の頂点より深い深さであり、前記凸部113の高さ(H1)の1/3〜2/3位置までの深さに形成できる。
前記第1半導体層121に第1ピット13が形成されない場合、前記各凸部113は前記第1半導体層121により封入される。この際、前記第1半導体層121の内の第2転位12は、前記凸部113の上でまた転位集合に形成され、前記転位集合は他の層に伝えられる。言い換えると、前記第1半導体層121と各凸部113の頂点との界面で新たな転位が発生し、前記新たな転位は他の転位とグループを成して他の層に伝播される。このように生成された転位は他の転位よりESD特性を低下させる原因となる。
前記第2ピット14は前記第1半導体層121の上面から所定の深さを有して凹にリセスできる。前記第2ピット14は、前記第1ピット13の深さより小さい深さに形成され、前記凸部113の頂点または高点が露出しない程度の深さを有し、前記各凸部113の領域と垂直方向にオーバーラップしない領域に形成できる。また、前記第2ピット14は複数個が互いに異なる深さに形成できる。
実施形態は、前記第1半導体層121の内に第1ピット13及び第2ピット14を形成し、前記第1及び第2ピット13、14に金属化合物123、124を配置して、前記第1及び第2ピット13、14を通じて新しい転位が発生されるか、転位が伝播されることを抑制することができる。前記金属化合物123、124は、絶縁材質、金属窒化物、または金属酸化物のうち、少なくとも1つで形成できる。前記金属化合物123、124は、シリコン窒化物またはシリコン酸化物であることがあり、前記シリコン窒化物はSi、例えば、SiNまたはSiを含み、前記シリコン酸化物は、SiO例えば、SiOを含む。前記金属化合物123、124を配置することによって、第2半導体層131は結晶欠陥を減らすために側面成長法(Epitaxial Lateral Overgrowth;ELO)により成長できる。前記金属化合物123、124の材質は窒化物半導体層との格子定数(lattice constant)の差が少ない物質、例えば、ZnOで形成できる。
前記金属化合物123、124は、前記第1及び第2半導体層121、131の物質と異なる物質で形成されることができ、絶縁性の透過材質を含む。
前記第1ピット13には第1金属化合物123が配置され、前記第1金属化合物123は前記凸部113の表面及び前記第1半導体層121の内部に接触している。前記第1金属化合物123は、前記第1半導体層121と接触している複数の傾斜した側面と、前記凸部113と接触している凹な下面を含む。
前記第1金属化合物123の下面は前記凸部113の曲面に対応し、前記活性層135の方向に凹な曲面に形成され、側面は前記第1ピット13の傾斜した面と同一な角度(θ1)で傾斜することができる。前記角度(θ1)は前記第1半導体層121の上面から傾斜した角度であって、10度乃至80度範囲で形成できる。前記第1金属化合物124は第1ピット13に配置された転位12と接触できる。
ここで、前記第1ピット13の下部幅(D3)は前記凸部113が露出した領域の直線距離であり、例えば0.5μm−1μm範囲で形成できる。前記第1金属化合物123の幅を見ると、前記第1ピット13の下部幅(D3)より狭いか同一な幅で形成されることができ、前記第1ピット13の上部幅(D2)と等しいか狭い幅で形成できる。前記第1金属化合物123は前記第1ピット13の内に詰められ、その下面は凹な面で形成できる。
図3のように、前記第1金属化合物123の各々は前記凸部113の各々に垂直方向にオーバーラップされ、例えば前記凸部113の領域の内に配置されるか、少なくとも一部が外れることができる。前記各第1金属化合物123の中心は前記凸部113の中心と同一線上に配置できる。
前記第2ピット14には第2金属化合物124が配置される。前記第2金属化合物124は前記第1半導体層121に接触し、前記第2ピット14に配置された第1転位11と接触できる。前記第2金属化合物124は、前記凸部113及び前記第1金属化合物123から離隔できる。前記第2ピット14の傾斜した面は前記第1ピット13の傾斜した面の角度と同一な角度で形成されることができ、前記第2金属化合物124の傾斜した側面の角度は前記第1金属化合物123の側面角度と同一な角度で形成できる。
前記第1及び第2金属化合物123、124の上面は前記第1半導体層121の上面より深い位置、例えば、前記第1半導体層121の上面と同一な水平面に形成されるか、より深い位置に形成できる。
前記第1金属化合物123は凸部113の頂点と第2転位12が集合される第1ピット13の側面をカバーすることによって、半導体層の成長によって転位が他の層に伝播されることを防止し、窒化物半導体の結晶性を改善させ、電気的な信頼性と内部量子効率を改善させることができる。前記第1金属化合物123の厚さを見ると、前記凸部113の頂点に対応する中心領域が薄い厚さで形成され、前記凸部113の頂点から遠ざかるほど厚さが厚くなることができる。また、前記第2金属酸化物124は第1転位11の上に形成され、前記第2ピット14が伝播されることを防止することができる。また、前記第1金属化合物123は第1ピット13に伝播される複数の第2転位12を遮断することができ、前記第2金属化合物124は第2ピット14に伝播される1つまたは複数の第1転位11を遮断することができる。
前記第1及び第2金属化合物123、124は、前記基板111の屈折率と窒化物半導体の屈折率と異なる屈折率を有しているので、外部量子効率は改善できる。前記第1金属化合物123と前記凸部113との間の領域には孔隙がさらに形成されることができ、このような孔隙は空気のような媒質で詰められることができる。また、前記第1金属化合物123の下に孔隙が形成されることができ、これに対して限定するものではない。
ここで、前記第1半導体層121の転位の密度は減少する。前記第1半導体層121の上面の転位密度は前記第1半導体層121の下面の転位密度より減少し、例えば70%以上減少するようになる。また、前記第1半導体層121の上面の転位密度は前記第1半導体層121の内部の転位密度より減少する。したがって、前記第1半導体層121から活性層135に伝えられる転位を減少させることができるので、内部量子効率は改善できる。また、前記第1半導体層121の内の全てのピット13、14に金属化合物123、124が形成されるので、前記ピット13、14を通じて転位が伝えられることを遮断することができるので、第2半導体層131の表面結晶を改善させることができる。
また、前記第1金属化合物123は前記基板111の凸部113と接触することによって、第1半導体層121と第2半導体層131との間の領域で転位を遮断する構造物よりは転位の遮断効果が大きい。例えば、前記第1及び第2半導体層121、131の間の領域で転位を遮断する場合、前記凸部113から伝播される全ての転位を抑制することができず、また前記第1半導体層121の平坦化過程を経るため、発光素子の厚さが増加し、電気的な抵抗が増加する問題が発生できる。
実施形態は、第2半導体層131と基板111との間の領域に配置された第1ピット13及び第1金属化合物123により前記基板111で発生した転位が前記凸部113を通じて前記第2半導体層131に伝播されることを遮断することができる。実質的に、前記凸部113と対応する領域での転位がほとんど100%遮断される効果を与えることができる。即ち、前記第1金属化合物123の上には転位が存在しないようにすることができる。
前記第1半導体層121及び前記第1金属化合物123の上には第2半導体層131が形成される。前記第2半導体層131の下面は前記第1ピット13の屈曲部分により凹凸構造で形成されることができ、その上面は平坦な面で形成できる。前記第2半導体層131には前記第1半導体層121の内に存在する第1及び第2ピット13、14が延びることを遮断することができ、前記第1半導体層121の内に存在する転位11、12が延びることを抑制または遮断することができる。これによって、前記第2半導体層131の上面での欠陥密度(defect density)は前記第1半導体層121の内部の欠陥密度より減少するようになり、例えば1×10〜1×10cm−2に減少する。前記第2半導体層131及び発光構造物130の結晶品質(crystal quality)は改善されることができ、発光素子の光出力(optical power)及び電気的な信頼性は改善できる。
前記第2半導体層131は第1導電型の不純物を添加して形成された層、または導電型の不純物がアンドープされた半導体層でありうる。前記第2半導体層131は、第1導電型半導体層、例えば、n型半導体層で形成されることができ、これに対して限定するものではない。前記第2半導体層131は、例えば、III族−V族化合物半導体を用いた半導体層、例えば、AlInGa(1−x−y)N組成式(ここで、0≦x≦1、0≦y≦1、0≦x+y≦1である)を有する化合物半導体で形成されることができ、代表的に、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNのうち、少なくとも1つを含むことができる。
前記第2半導体層131は互いに異なる第1層と第2層とが交互に配置された超格子構造で形成されることができ、このような超格子構造は前記ピット及び転位の遮断に効果的である。
前記第2半導体層131の上には発光構造物130が形成できる。前記発光構造物130は、III族−V族化合物半導体を含み、例えばInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体を有し、紫外線帯域から可視光線帯域の波長範囲の内で所定のピーク波長を発光することができる。
前記発光構造物130は、第1導電型半導体層133、第2導電型半導体層137、前記第1導電型半導体層133と前記第2導電型半導体層137との間に形成された活性層135を含む。
前記第1導電型半導体層133は、前記第2半導体層131上に形成できる。前記第1導電型半導体層133は、第1導電型ドーパントがドーピングされたIII族−V族化合物半導体、例えば、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNのような化合物半導体のうち、いずれか1つからなる。前記第1導電型半導体層133は、例えばInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体を有するN型半導体層で形成されることができ、前記第1導電型ドーパントはN型ドーパントとして、Si、Ge、Sn、Se、Teを含む。
前記第1導電型半導体層133と前記第2半導体層131との間には互いに異なる半導体層が交互に積層された超格子構造が形成されることができ、このような超格子構造は格子欠陥を減少させることができる。前記超格子構造の各層は100Å以下の厚さ、または3Å以上の厚さで積層できる。
前記第1導電型半導体層133と前記活性層135との間にはクラッド層(図示せず)が形成できる。前記クラッド層はGaN系半導体で形成されることができ、そのバンドギャップは前記活性層135のバンドギャップより高く形成できる。このようなクラッド層(図示せず)はN型半導体層で形成されることができ、キャリアを拘束させる役割をする。
前記第1導電型半導体層133の上には活性層135が形成される。前記活性層135は、単一量子井戸、多重量子井戸(MQW)、量子線(quantum wire)構造、または量子点(quantum dot)構造を選択的に含む。前記活性層135は井戸層と障壁層の周期を含む。前記井戸層は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を含み、前記障壁層はInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を含むことができる。前記井戸層/障壁層の周期は、例えば、InGaN/GaN、GaN/AlGaN、InGaN/AlGaN、InGaN/InGaN、InGaN/InAlGaN、GaN/InAlGaNの積層構造を用いて1周期以上に形成できる。前記障壁層は、前記井戸層のバンドギャップより高いバンドギャップを有する半導体物質で形成できる。
前記活性層135と第2導電型半導体層137との間には電子遮断層(図示せず)が形成されることができ、前記電子遮断層はAlGaN系半導体層で形成できる。前記電子遮断層のバンドギャップは、前記障壁層のバンドギャップより高いバンドギャップで形成できる。前記電子遮断層は、単層または多層の構造で形成できる。前記多層構造は超格子構造を含むことができる。
前記活性層135の上には第2導電型半導体層137が形成される。前記第2導電型半導体層137は、第2導電型ドーパントがドーピングされた半導体、例えば、GaN、InN、AlN、InGaN、AlGaN、InAlGaN、AlInNのような化合物半導体のうち、いずれか1つからなる。前記第2導電型半導体層137は、例えばInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体を有するp型半導体層で形成されることができ、前記第2導電型ドーパントはp型ドーパントとして、Mg、Zn、Ca、Sr、Baを含むことができる。
前記第2導電型半導体層137は超格子構造を含むことができ、前記超格子構造はInGaN/GaN超格子構造、またはAlGaN/GaN超格子構造を含むことができる。前記第2導電型半導体層137の超格子構造は異常に電圧に含まれた電流を拡散させて、活性層135を保護することができる。
また、前記第1導電型半導体層133はp型半導体層、前記第2導電型半導体層137はn型半導体層で具現できる。前記第2導電型半導体層137の上には前記第2導電型と反対の極性を有する第3導電型半導体層が形成されることもできる。
前記発光素子100は、前記第1導電型半導体層133、活性層135、及び前記第2導電型半導体層137を発光構造物130と定義されることができ、前記発光構造物130はn−p接合構造、p−n接合構造、n−p−n接合構造、p−n−p接合構造のうち、いずれか1つの構造で具現することができる。ここで、前記pはp型半導体層であり、前記nはn型半導体層であり、前記−はp型半導体層とN型半導体層とが直接接触するか、間接接触した構造を含む。以下、説明の便宜のために、発光構造物130の最上層は第2導電型半導体層137として説明することにする。
また、前記第1導電型半導体層133及び前記第2導電型半導体層137に電極を電気的に連結して、電源を供給させることができる。
実施形態は、活性層での欠陥を減らすことができる。実施形態は、静電圧放出(ESD:elecrosatic discharge)に対する耐性の強い素子を提供することができる。実施形態は、半導体の内部で光吸収が最小化し、乱反射を発生させて光抽出効率を改善させることができる。実施形態は、基板の凸部の上に発生する転位を遮断する発光素子を提供して、電気的な信頼性を改善させることができる。
図4乃至図7は、図1の発光素子の製造過程を示す図である。以下の製造過程は説明の容易性のために個別素子として図示されたが、個別素子は後述する処理工程を通じて製造されることと説明できる。また、個別素子の後述する製造工程に限定するものでなく、各工程の特定工程に追加的な工程またはより少ない工程により製造できる。
図4を参照すると、基板111は成長装備にローディングされ、その上にII族乃至VI族元素の化合物半導体を選択的に用いて層またはパターン形態に形成できる。前記基板111は成長基板に使われる。
前記基板111の上には複数の化合物半導体層が成長されることができ、前記複数の化合物半導体層の成長装備は、電子ビーム蒸着器、PVD(physical vapor deposition)、CVD(Chemical Vapor Deposition)、PLD(plasma laser deposition)、二重型の熱蒸着器(dual-type thermal evaporator)スパッタリング(sputtering)、MOCVD(Metal Organic Chemical Vapor Deposition)などにより形成することができ、このような装備に限定するものではない。
ここで、前記基板111は、透光性基板、絶縁基板、または伝導性基板からなることができ、例えば、サファイア基板(Al)、GaN、SiC、ZnO、Si、GaP、InP、Ga、そしてGaAsなどからなる群から選択できる。このような基板111の上部には複数の凸部113が形成され、前記複数の凸部113は前記基板111の上部に対して予め設定されたマスクパターンを配置してエッチングして複数の凸部113を形成することができる。
前記基板111の上には第1半導体層121が成長される。前記基板111と前記第1半導体層121との間の界面は格子定数の差によってストレーンが発生する。前記ストレーンは、前記第1半導体層121の成長時、転位11、12として発生し、前記転位11、12は前記第1半導体層121の成長方向に延びる。この際、前記第1半導体層121は前記基板111の平坦な面(0001)から成長がなされて、前記凸部113の表面を通じて成長される。前記第1半導体層121の成長温度を調節して前記凸部113の上の第1ピット13を形成させ、前記第1ピット13の体積またはサイズを調節するようになる。前記第1ピット13には第2転位12が延びて露出できる。
前記転位11、12のうち、第1転位11の上には第2ピット14が形成できる。前記第2ピット14は、前記第1ピット13の体積より小さい体積で形成できる。
前記第1半導体層121を前記凸部113の高さより厚く形成した後、前記第1ピット13の内に前記凸部113の上部をオープンさせる。
図5を参照すると、前記第1半導体層121の上に金属化合物層123Aを形成するようになり、前記金属化合物層123Aは前記第1半導体層121の上面から所定の厚さで形成できる。前記金属化合物層123Aは、シリコン窒化物またはシリコン酸化物であることがあり、前記シリコン窒化物はSi、例えば、SiNまたはSiを含み、前記シリコン酸化物はSiO、例えば、SiOを含む。この際、前記金属化合物層123Aは前記第1ピット13と第2ピット14に詰められる。
前記金属化合物層123Aは同一チャンバーの内で遂行できる。前記金属化合物層123Aの形成温度は900乃至1100度範囲にし、アンモニア(NH)雰囲気でシリコン(Si)前駆体を供給する。前記シリコン(Si)前駆体は、SiH、Si、またはDTBSi(ditertiarybutyl silane)を使用することができる。前記金属化合物層123Aはピット123、124に詰められることができる。以後、シリコン(Si)前駆体の供給を中断する。金属化合物層123Aはピット13、14の内に形成される過程で孔隙を含むことができる。前記孔隙は、半導体の内部で発生する光吸収を最小化させ、乱反射を発生させて光出力を向上させる。
図5及び図6を参照すると、前記金属化合物層123Aに対してエッチングを遂行する。前記エッチングは前記第1半導体層121の上面まで遂行され、乾式及び湿式エッチングのうち、少なくとも1つを用いるようになる。前記乾式エッチングは、エキシマー(Cl+ArF)、Ti:sapphire、Nd−YAGレーザーを用いてエッチングするか、湿式エッチングは王水処理によるエッチング、KOH、HNO、HCL、CHCOOH、HPO、HSO、KOH in HO、KOH in ethlylene glycol(ChOHOH)、NaOH in HO、NaOH in ethylene glycolを用いて遂行することができる。前記エッチング温度はエッチング方式によって相異するが、1〜200度範囲に設定することができる。
このようなエッチング過程により前記第1ピット13には第1金属化合物123及び第2ピット14には第2金属化合物124が存在する。前記金属化合物層123Aのエッチングにより前記第1半導体層121の上面を露出させることによって、前記第1及び第2金属化合物123、124の上面は前記第1半導体層121の上面と同一平面上に配置されるか、より深く配置できる。
図7を参照すると、前記第1半導体層121及び前記第1金属化合物123の上には第2半導体層131が形成され、前記第2半導体層131は前記第1半導体層121と同一な化合物半導体、または異なる化合物半導体で形成できる。前記第2半導体層131は垂直成長速度及び水平成長速度を調節して前記第1ピット13及び第2ピット14の上を埋めながら成長させることができる。前記成長速度は、前駆体の流量、圧力、及び成長温度によって調節されることができ、その成長温度は1000度以上になることができる。
前記第2半導体層131の上には、第1導電型半導体層133、活性層135、及び第2導電型半導体層137を含む発光構造物130が形成される。前記発光構造物130は3層以上の半導体層で形成されることができ、これに対して限定するものではない。また、前記第1及び第2導電型半導体層133、137のうち、少なくとも一層またはこれに隣接した層はAlGaN/GaN/InGaN層またはAlGaN/GaN/InGaN層のうち、少なくとも1つを有する超格子構造を含むことができ、これに対して限定するものではない。
上記のように第1金属化合物123が基板111の凸部113に形成された第1半導体層121の第1ピット13に形成されることによって、前記基板111の凸部113の領域を通じて他の層に伝播される転位を効果的に遮断することができる。
図8は、本発明の第2実施形態に従う発光素子を示す側断面図である。第2実施形態を説明するに当たって、第1実施形態と同一な構成は第1実施形態の説明を参照する。
図8を参照すると、発光素子は、第1半導体層121と基板111との間にバッファ層120が配置され、前記バッファ層120は前記基板111と前記第1半導体層121との間の格子定数差を減らすようになる。これによって、前記第1半導体層121に伝播される転位を減らすことができる。前記バッファ層120の厚さは数nm以下に形成されることができ、その材質は、例えばInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する材質を含むことができ、これに対して限定するものではない。ここで、上記のバッファ層120は前記凸部113が半球形形状の場合、曲面部分には成長が正常になされないことがある。
前記第1半導体層121と前記第1導電型半導体層133との間に配置された第2半導体層132は複数の層を有する超格子構造で形成できる。前記第2半導体層132の複数の層は屈折率が互いに異なる層、または材質と厚さが互いに異なる層で形成できる。前記第2半導体層132は少なくとも2層のペアが交互に繰り返される。前記第2半導体層132の超格子構造により前記第1導電型半導体層133に伝播される転位を遮断することができる。発光素子の内部量子効率を改善させることができる。前記第1層及び第2層のうち、いずれか1つはInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する化合物半導体で形成され、他の層は前記x、y値が異なる組成を有することができる。例えば、前記第1層/第2層はGaN/AlGaN、GaN/AlN、AlN/AlGaNまたはAlGaN/InGaNのうち、少なくとも1つを含むことができる。また、第2半導体層132の第1層/第2層のペアのうち、前記第1半導体層121に隣接したペアは前記第1及び第2金属化合物123、124によりラフな表面に形成できる。また、前記第2半導体層132の第1層/第2層のペアのうち、第1導電型半導体層133に隣接したペアは平坦な表面に形成できる。
図9は、本発明の第3実施形態に従う発光素子を示す側断面図である。第3実施形態を説明するに当たって、第1及び第2実施形態と同一な構成は第1及び第2実施形態の説明を参照する。
図9を参照すると、発光素子は基板111の上にバッファ層120及び第1半導体層121が形成される。
前記バッファ層120は前記基板111と前記第1半導体層121との間の格子定数差を減らすために半導体材質で形成される。これによって、前記第1半導体層121に伝播される転位を減らすことができる。前記バッファ層120の厚さは数nm以下に形成されることができ、その材質は、例えばInAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する材質を含むことができ、これに対して限定するものではない。ここで、上記のバッファ層120は前記凸部113が半球形形状の場合、曲面部分には成長が正常になされないことがある。
前記基板111の凸部113の上には前記バッファ層120の一部21が形成され、前記バッファ層120の一部21は前記凸部113の頂点領域に形成され、前記バッファ層120の厚さより薄い厚さで形成できる。前記バッファ層120の一部21は前記バッファ層120の上面より上に配置され、前記凸部113の頂点より上に配置できる。
前記バッファ層120の一部21は前記第1ピット13の内で第1金属化合物123と接触する。前記バッファ層120の一部21は、前記第1金属化合物123の内にエンベッディドされた形態に結合できる。前記第1金属化合物123は、前記凸部113、前記バッファ層120の一部21、及び前記第1ピット13の側面に接触し、前記凸部113を通じて伝達できる転位を効果的に遮断することができる。前記第1金属化合物123は、前記バッファ層120の一部21の周りに接触する。前記第1金属化合物123の下部周りは前記バッファ層120の一部21と前記第1半導体層121との間の領域に配置できる。また、前記第1金属化合物123の下部周りは前記バッファ層120の一部21より低い位置に配置できる。これによって、前記凸部113の表面の上で第1半導体層121、バッファ層120、及び第1金属化合物123が接触することによって、光抽出効率は改善できる。
前記第1金属化合物123と各凸部113との間には孔隙がさらに形成されることができ、前記孔隙は前記バッファ層120の一部21と接触または離隔できる。
図10は、図1の発光素子に電極を配置した例を示す図である。図1の発光素子に電極を配置した例を説明し、図1の構成に対する説明は省略する。また、図10を説明するに当たって、図8及び図9の発光素子に電極を配置した例は省略する。
図10を参照すると、発光素子101は、基板111、第1及び第2半導体層121、131、金属化合物123、発光構造物130、前記発光構造物130の上に電流拡散層141、第1導電型半導体層133の上に第1電極142、前記電極層141の上に第2電極143を含む。
前記電極層141は第2導電型半導体層137の上面に透明な電流拡散層で形成されることができ、その物質は、ITO(indium tin oxide)、IZO(indium zinc oxide)、IZTO(indium zinc tin oxide)、IAZO(indium aluminum zinc oxide)、IGZO(indium gallium zinc oxide)、IGTO(indium gallium tin oxide)、AZO(aluminum zinc oxide)、ATO(antimony tin oxide)、GZO(gallium zinc oxide)、ZnO、IrOx、RuOx、NiOなどのうちから選択され、少なくとも1つの層に形成できる。前記電極層141は反射電極層で形成されることができ、その物質は、例えば、Al、Ag、Pd、Rh、Pt、Ir、及びこれらのうち、2つ以上の合金のうちから選択的に形成できる。
前記第2電極143は、前記第2導電型半導体層137及び/または前記電極層141の上に形成されることができ、電極パッドを含むことができる。前記第2電極143はアーム(arm)構造またはフィンガー(finger)構造の電流拡散パターンがさらに形成できる。前記第2電極143は、オーミック接触、接着層、ボンディング層の特性を有する金属であって、不透光性からなることができ、これに対して限定するものではない。
上記の第2電極151は、前記第2導電型半導体層137の上面面積の40%以下、例えば、20%以下に形成されることができ、これに対して限定するものではない。
前記第1導電型半導体層133には、第1電極142が形成される。前記第1電極142と前記第2電極143は、Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、及びAuとこれらの選択的な合金のうちから選択できる。前記発光構造物130の内の転位やピットが存在することを抑制することによって、ESD特性を減少させることができる。
前記発光構造物130の表面に絶縁層がさらに形成されることができ、前記絶縁層は発光構造物130の層間ショート(short)を防止し、湿気の侵入を防止することができる。
図11は、第1の発光素子の他の電極配置例を示す図である。図11の一部の構成要素の説明は図10の説明を参照する。また、図11を説明するに当たって、図8及び図9の発光素子に電極を配置した例は省略する。
図11を参照すると、発光素子102は発光構造物130の下に電極層141が配置される。前記電極層141は金属を用いて反射電極層で形成できる。第1電極142及び前記第2電極143は下方に突出して、バンプのような連結部材により連結されて、基板の上に搭載できる。
基板111の厚さ(T3)は30μm−70μm範囲で形成されることができ、これに対して限定するものではない。前記基板111は下部及び上部に複数の凸部113及び複数の突起114を含む。前記下部に配置された凸部113と前記上部に配置された突起114とは互いに同一な中心上に対応するか、2つの中心が互いに行き違うように配置できる。前記突起114は半球形形状、または多角形形状を含むことができ、このような構造は光抽出方向に配置されて光抽出効率を増加させることができる。
前記複数の突起114は、前記複数の凸部113と同一な形状、または異なる形状でありうる。また、前記複数の突起114はラフな構造で形成されることができ、これに対して限定するものではない。
図12は、図1の発光素子に垂直型電極を配置した側断面図である。
図11を参照すると、発光素子103は発光構造物130の上部に第1電極151及び下部に第2電極150を含む。前記発光構造物130と前記第1電極151の上には第2半導体層131が配置されることができ、前記第2半導体層131の上に第1電極151が配置される。
前記第2半導体層131の上に配置された図1の基板111及び第1半導体層121は物理的化学的方法により除去するようになる。前記第2半導体層131は導電型半導体層、例えば、n型半導体層を含む。
ここで、前記図1の基板は除去するようになる。前記成長基板の除去方法は物理的方法(例:Laser Lift Off)または/及び化学的方法(湿式エッチング等)により除去することができ、他の第1半導体層も除去して前記第2半導体層131を露出させる。前記基板が除去された方向を通じてアイソレーションエッチングを遂行して、前記第2半導体層131の上に第1電極151を形成するようになる。これによって、発光構造物130の上に第1電極151及び下に第2電極150を有する垂直型電極構造を有する発光素子が製造できる。
前記第1電極151は互いに異なる領域に配置されることができ、アーム(arm)パターンまたはブリッジパターンを有して形成されることができ、これに対して限定するものではない。前記第1電極151の一部領域はパッドとして使用できる。
前記第2半導体層131の上に複数の第1金属化合物123が互いに離隔して配置される。前記第1金属化合物123は前記第2半導体層131を通じて入射される光の抽出効率を改善させることができる。前記第1金属化合物123は、前記第2半導体層131の上面より上に突出し、下部幅が広くて上部幅が狭い形状に形成できる。また、前記第1金属化合物123の側面は傾斜した側面に形成されることができ、上面は凹な曲面に形成できる。これによって、前記第1金属化合物123は傾斜した側面と凹な上面に形成されるので、入射される光の抽出効率を改善させることができる。
また、前記複数の第1金属化合物123は互いに一定間隔を置いて配置されることによって、光抽出構造として機能することができる。また、複数の第1金属化合物123の間の領域に第1電極151のパターンを連結することができる。
また、前記第1電極151の一部は前記複数の第1金属化合物123のうち、少なくとも1つの上面及び側面に接触できる。前記第1電極151の一部の下に透光性の第1金属化合物123が配置されることによって、光の抽出効率は改善できる。
前記発光構造物130の下、即ち、前記第2導電型半導体層137の下に第2電極150が配置される。前記第2電極150は複数の伝導層を含むことができ、例えば接触層153、反射層155、ボンディング層157、及び伝導性支持部材159を含む。
前記接触層153は透過性伝導物質または金属物質として、例えばITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATOのような低伝導性物質、またはNi、Agの金属を用いることができる。前記接触層153の下に反射層155が形成され、前記反射層155は、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、及びその組合により構成されたグループから選択された物質からなる少なくとも1つの層を含む構造で形成できる。前記反射層155は、前記第2導電型半導体層137の下に接触されることができ、金属でオーミック接触するか、ITOのような低伝導物質でオーミック接触することができ、これに対して限定するものではない。
前記反射層155の下にはボンディング層157が形成され、前記ボンディング層157はバリア金属またはボンディング金属に使われることができ、その物質は、例えば、Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag、及びTaと選択的な合金のうち、少なくとも1つを含むことができる。
前記ボンディング層157の下には伝導性支持部材159が形成され、前記伝導性支持部材159は金属またはキャリア基板であることがあり、例えば銅(Cu-copper)、金(Au-gold)、ニッケル(Ni-nickel)、モリブデン(Mo)、銅−タングステン(Cu−W)、ドーパントを有するキャリアウェハー(例:Si、Ge、GaAs、ZnO、SiC等)のような伝導性物質で形成できる。前記支持部材159は他の例として、伝導性シートで具現できる。
前記第2半導体層131の上面にはラフニスのような光抽出構造が形成できる。前記光抽出構造は前記第1金属化合物123の材質と同一な材質、または異なる材質で形成できる。前記半導体層131−135の表面には絶縁層が形成されることができ、前記絶縁層の表面にはラフニスのような光抽出構造が形成できる。
図13は上記の発光素子を有する発光素子パッケージの斜視図を示し、図14は図13の発光素子の側断面図である。
図13及び図14を参照すると、発光素子パッケージ600は、凹部660を有する胴体610、第1リードフレーム621、第2リードフレーム631、連結フレーム646、発光素子671、672、連結部材603乃至606、モールディング部材651、及びペースト部材681、682を含む。前記凹部660は第1キャビティ625及び第2キャビティ635の領域を含むことができる。
前記胴体610は、絶縁性、電束性、または金属性材質のうち、少なくとも1つを含むことができる。前記胴体610は、ポリフタルアミド(PPA:Polyphthalamide)のような樹脂材質、シリコン(Si)、金属材質、PSG(photo sensitive glass)、サファイア(Al)、印刷回路基板(PCB)のうち、少なくとも1つで形成できる。例えば、前記胴体610はポリフタルアミド(PPA:Polyphthalamide)のような樹脂材質からなる。
前記胴体610は、複数の側面部611〜614を含む。前記第1側面部611または第2側面部612の長さは前記第3側面部613及び第4側面部614の間の間隔であることがあり、上記の長手方向は第1及び第2キャビティ625、635の中心を過ぎる方向でありうる。
前記第1リードフレーム621及び第2リードフレーム631は、前記胴体610の下面に配置されて回路基板の上に搭載できる。前記第1リードフレーム621及び第2リードフレーム631の厚さは0.2mm±0.05mmに形成できる。上記の第1及び第2リードフレーム621、631は電源を供給するリードとして機能するようになる。
前記胴体610は凹部660を含み、前記凹部660は上部が開放され、側面616Aと底部616とからなる。前記凹部660の側面616Aは前記底部616に傾斜するように形成されることができ、入射される光を出射方向に反射させることができる。
前記第1リードフレーム621は前記凹部660の第1領域の下に配置され、その中心部に前記凹部660の底部616より深い深さを有する凹な第1キャビティ625が配置される。前記第1キャビティ625の側面及び底部622は前記第1リードフレーム621により形成される。前記第2リードフレーム631は、前記凹部660の第1領域と離隔する第2領域に配置され、その中心部には前記凹部660の底部616より深い深さを有するように凹な第2キャビティ635が形成される。前記第2キャビティ635の底部632及び側面は前記第2リードフレーム631により形成される。
前記第1リードフレーム621及び前記第2リードフレーム631の中心部の各々は前記胴体610の下部に露出し、前記胴体610の下面と同一平面または異なる平面の上に配置できる。
前記第1リードフレーム621は第1リード部623を含み、前記第1リード部623は前記胴体610の第3側面部613に突出できる。前記第2リードフレーム631は第2リード部633を含み、前記第2リード部633は前記胴体610の第3側面部613の反対側の第4側面部614に突出できる。前記第1リードフレーム621、第2リードフレーム631、及び連結フレーム646は、金属材質、例えば、チタニウム(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)、クロム(Cr)、タンタリウム(Ta)、白金(Pt)、主席(Sn)、銀(Ag)、イン(P)のうち、少なくとも1つを含むことができ、単層または多層に形成できる。前記凹部660の底部616には連結フレーム646が配置され、前記連結フレーム646は前記第1リードフレーム621と第2リードフレーム631との間に配置されて、中間連結端子に使われる。
前記第1リードフレーム621の第1キャビティ625の内には第1発光素子671が配置され、前記第2リードフレーム631の第2キャビティ635の内には第2発光素子672が配置できる。
前記第1発光素子671は、連結部材603、604により前記第1連結フレーム621と前記連結フレーム646と連結される。前記第2発光素子672は、連結部材605、606により前記第2連結フレーム631と前記連結フレーム646と連結される。上記の連結部材603−606はワイヤーで具現できる。保護素子は、前記第1リードフレーム621または前記第2リードフレーム631の一部の上に配置できる。
前記凹部660、第1キャビティ625、及び前記第2キャビティ635にはモールディング部材651が形成できる。前記モールディング部材651はシリコンまたはエポキシのような透光性樹脂材質を含み、単層または多層に形成できる。
第1ペースト部材681は前記第1発光素子671と前記第1キャビティ625の底部622との間に配置されて、互いを接着させて電気的に連結させる。第2ペースト部材682は、前記第2発光素子672と前記第2キャビティ635の底部632との間に配置されて、互いを接着させて電気的に連結させる。前記第1及び第2ペースト部材681、682は絶縁性接着剤を含み、例えばエポキシを含む。また、前記のエポキシにフィラーを含むことができ、これに対して限定するものではない。
前記モールディング部材651は、前記発光素子671、672の上に放出される光の波長を変換するための蛍光体を含むことができ、前記蛍光体は前記第1キャビティ625及び前記第2キャビティ635のうちの1つまたは全ての領域に形成されたモールディング部材651に添加されることができ、これに対して限定するものではない。前記蛍光体は、発光素子671、672から放出される光の一部を励起させて他の波長の光で放出するようになる。前記蛍光体は、YAG、TAG、シリケート(Silicate)、ナイトライド(Nitride)、オキシ−ナイトライド(Oxy-nitride)系物質のうちから選択的に形成できる。前記蛍光体は、赤色蛍光体、黄色蛍光体、緑色蛍光体のうち、少なくとも1つを含むことができ、これに対して限定するものではない。前記モールディング部材651の表面はフラットな形状、凹な形状、凸な形状などに形成されることができ、例えば、前記モールディング部材651の表面は凹な曲面に形成されることができ、前記凹な曲面は光出射面になることができる。
実施形態のパッケージは、トップビュー形態に図示し、説明したが、サイドビュー方式により具現して前記のような放熱特性、伝導性、及び反射特性の改善効果があり、このようなトップビューまたはサイドビュー方式の発光素子は上記のように樹脂層でパッケージングした後、レンズを前記樹脂層の上に形成または接着することができ、これに対して限定するものではない。
<照明システム>
実施形態による発光素子又は発光素子は、照明システムに適用される。前記照明システムは、複数の発光素子がアレイされた構造を含み、図15及び図16に示されている表示装置、図17に示されている照明装置とを含み、照明灯、信号灯、車両前照灯、電光板などが含まれる。
図15は、実施形態による発光素子を有する表示装置の分解斜視図である。
図15を参照すると、実施形態による表示装置1000は、導光板1041と、前記導光板1041に光を提供する光源モジュール1031と、前記導光板1041の下に反射部材1022と、前記導光板1041上に光学シート1051と、前記光学シート1051 上に表示パネル1061と、前記導光板1041、光源モジュール1031、及び反射部材1022を収納するボトムカバー1011とを含むが、ここに限定されない。
前記ボトムカバー1011と、反射シート1022と、導光板1041と、光学シート1051とは、ライトユニット1050として定義される。
前記導光板1041は、光を拡散して、面光源化する役目を果たす。前記導光板1041は、透明な材質からなり、例えば、PMMA(polymethylmetaacrylate)のようなアクリル樹脂系列、PET(polyethylene terephthlate)、PC(poly carbonate)、COC(cycloolefin copolymer)、及びPEN(polyethylene naphthalate)樹脂の1つを含むことができる。
前記光源モジュール1031は、前記導光板1041の少なくとも一側面に光を提供し、 窮極的には、表示装置の光源として作用するようになる。
前記光源モジュール1031は、少なくとも1つを含み、前記導光板1041の一側面で直接又は間接的に光を提供することができる。前記光源モジュール1031は、基板1033と前記に開示された実施形態による発光素子又は発光素子1035を含み、前記発光素子又は発光素子1035は、前記基板1033上に所定間隔でアレイされる。
前記基板1033は、回路パターン(図示せず)を含む印刷回路基板(PCB、Printed Circuit Board)である。但し、前記基板1033は、一般のPCBのみならず、メタルコア PCB(MCPCB、Metal Core PCB)、軟性PCB(FPCB、Flexible PCB)などを含み、これに対して限定しない。前記発光素子1035は、前記ボトムカバー1011の側面又は放熱プレート上に搭載される場合、前記基板1033は、除去され得る。ここで、 前記放熱プレートの一部は、前記ボトムカバー1011の上面に接触される。
そして、前記複数の発光素子1035は、前記基板1033上に光が放出される出射面が、前記導光板1041と所定の距離離隔して搭載され、これに対して限定しない。前記発光素子1035は、前記導光板1041の一側面である入光部に光を直接又は間接的に提供することができ、これに対して限定しない。
前記導光板1041の下には、前記反射部材1022が配置される。前記反射部材1022は、前記導光板1041の下面に入射した光を反射させて、上に向かわせることで、前記ライトユニット1050の輝度を向上することができる。前記反射部材1022は、例えば、PET、PC、PVCレジンなどで形成されるが、これに対して限定しない。前記反射部材1022は、前記ボトムカバー1011の上面であり、これに対して限定しない。
前記ボトムカバー1011は、前記導光板1041、光源モジュール1031、及び反射部材1022などを輸納することができる。このため、前記ボトムカバー1011は、上面が開口したボックス(box)形状を有する収納部1012が備えられ、これに対して限定しない。前記ボトムカバー1011は、トップカバーと結合され、これに対して限定しない。
前記ボトムカバー1011は、金属材質又は樹脂材質で形成され、プレス成形又は押出成形などの工程を用いて製造されることができる。また、前記ボトムカバー1011は、熱伝導性の良い金属又は非金属材料を含み、これに対して限定しない。
前記表示パネル1061は、例えば、LCDパネルとして、互いに対向する透明な材質の第1及び第2の基板、そして、第1及び第2の基板の間に介在した液晶層を含む。前記表示パネル1061の少なくとも一面には、偏光版が取り付けられ、このような偏光版の取付構造に限定しない。前記表示パネル1061は、光学シート1051を通過した光により情報を表示することになる。このような表示装置1000は、各鐘の携帯端末機、ノートPCのモニタ、ラップトップコンピュータのモニタ、テレビなどに適用されることができる。
前記光学シート1051は、前記表示パネル1061と前記導光板1041との間に配置され、少なくとも一枚の透光性シートを含む。前記光学シート1051は、例えば、拡散シート、水平及び垂直プリズムシート、及び輝度強化シートなどのようなシートから少なくとも1つを含む。前記拡散シートは、入射される光を拡散させ、前記水平又は/及び垂直プリズムシートは、入射される光を表示領域に集光させ、前記輝度強化シートは、損失される光を再使用して、輝度を向上させる。また、前記表示パネル1061上には、保護シートが配置され、これに対して限定しない。
ここで、前記光源モジュール1031の光経路上には、光学部材として、前記導光板1041、及び光学シート1051を含み、これに対して限定しない。
図16は、実施形態による発光素子を有する表示装置を示す図である。
図16を参照すると、表示装置1100は、ボトムカバー1152と、前記の発光素子1124がアレイされた基板1120と、光学部材1154と、表示パネル1155とを含む。
前記基板1120と前記発光素子1124とは、光源モジュール1160と定義される。 前記ボトムカバー1152と、少なくとも1つの光源モジュール1160と、 光学部材1154とは、ライトユニット1150と定義される。前記ボトムカバー1152には、収納部1153を具備することができ、これに対して限定しない。前記の光源モジュール1160は、基板1120、及び前記基板1120上に配列した複数の発光素子又は発光素子1124を含む。
ここで、前記光学部材1154は、レンズ、導光板、拡散シート、水平及び垂直プリズムシート、及び輝度強化シートなどから少なくとも1つを含む。前記導光板は、PC材質又はPWMА(polymethyl methacrylate)材質からなり、このような導光板は除去されることができる。前記拡散シートは、入射される光を拡散させ、前記水平及び垂直プリズムシートは、入射される光を表示領域に集光させ、前記輝度強化シートは、損失される光を再使用して、輝度を向上させる。
前記光学部材1154は、前記光源モジュール1160上に配置され、前記光源モジュール1160から放出された光を面光源するか、拡散、集光などを行うようになる。
図17は、実施形態による発光素子を有する照明装置の分解斜視図である。
図17を参照すると、実施形態による照明装置は、カバー2100と、光源モジュール2200と、放熱体2400と、電源提供部2600と、内部ケース2700と、ソケット2800とを含む。また、実施形態による照明装置は、部材2300とホルダー2500 のいずれか1以上を更に含むことができる。前記光源モジュール2200は、実施形態による発光素子、又は発光素子パッケージを含むことができる。
例えば、前記カバー2100は、バルブ(bulb)又は半球の形状を有し、中空であり、一部分が開口した形状で提供される。前記カバー2100は、前記光源モジュール2200と光学的に結合され、前記放熱体2400と結合されることができる。前記カバー2100は、前記放熱体2400と結合する凹部を有することができる。
前記カバー2100の内面には、拡散嶺を有する乳白色塗料がコートされる。このような乳白色材料を用いて、前記光源モジュール2200からの光を散乱及び拡散して、外部に放出させることができる。
前記カバー2100の材質は、ガラス、プラスチック、ポリプロピレン(PP)、ポリエチレン(PE)、ポリカーボネート(PC)などである。ここで、ポリカーボネートは、耐光性、耐熱性、強度が優れている。前記カバー2100は、外部から前記光源モジュール2200が見えるように透明であるか、不透明である。前記カバー2100は、ブロー(blow)成形により、形成されることができる。
前記光源モジュール2200は、前記放熱体2400の一面に配置される。したがって、 前記光源モジュール2200からの熱は、前記放熱体2400に伝導される。前記光源モジュール2200は、発光素子2210と、連結プレート2230と、コネクター2250とを含む。
前記部材2300は、前記放熱体2400の上面上に配置され、複数の照明素子2210と、コネクター2250が挿入されるガイド溝2310とを有する。前記ガイド溝2310は、前記照明素子2210の基板、及びコネクター2250と対応される。
前記部材2300の表面は、白色の塗料で塗布又はコートされる。このような前記部材2300は、前記カバー2100の内面に反射して、前記光源モジュール2200側方向に戻って来る光を、再度前記カバー2100方向に反射する。したがって、実施形態による照明装置の光効率を向上させる。
前記部材2300は、例として、絶縁物質からなる。前記光源モジュール2200の連結プレート2230は、電気伝導性の物質を含む。したがって、前記放熱体2400と前記連結プレート2230との間に電気的な接触が行える。前記部材2300は、絶縁物質で構成され、前記連結プレート2230と前記放熱体2400との電気的短絡を遮断することができる。前記放熱体2400は、前記光源モジュール2200からの熱と、前記電源提供部2600からの熱を伝達されて、放熱する。
前記ホルダー2500は、内部ケース2700の絶縁部2710の収納溝2719を塞ぐ.したがって、前記内部ケース2700の前記絶縁部2710に収納される前記電源提供部2600は密閉される。前記ホルダー2500は、ガイド突出部2510を有する。前記ガイド突出部2510は、前記電源提供部2600の突出部2610が貫通するホールを具備することができる。
前記電源提供部2600は、外部から提供された電気的信号を処理又は変換して、前記光源モジュール2200に提供する。前記電源提供部2600は、前記内部ケース2700の収納溝2719に収納され、前記ホルダー2500により、前記内部ケース2700の内部に密閉される。
前記電源提供部2600は、突出部2610と、ガイド部2630と、ベース2650と、延在部2670とを含む。
前記ガイド部2630は、前記ベース2650の一側から外部に突出した形状を有する。 前記ガイド部2630は、前記ホルダー2500に挿入される。前記ベース2650の一面の上に多数の部品が配置される。多数の部品は、例えば、直流変換装置、前記光源モジュール2200の駆動を制御する駆動チップ、前記光源モジュール2200を保護するためのESD(ElectroStatic discharge)保護素子などを含むが、これに対して限定しない。
前記延在部2670は、前記ベース2650の他の一側から外部に突出した形状を有する。前記延在部2670は、前記内部ケース2700の連結部2750内に挿入され、外部からの電気的信号を提供される。例えば、前記延在部2670は、前記内部ケース2700の連結部2750の幅と同一であるか、小さく提供される。前記延在部2670は、電線を通じて、ソケット2800に電気的に連結される。
前記内部ケース2700は、内部に前記電源提供部2600と共にモールディング部を含むことができる。モールド部は、モールディング液体が固まった部分であって、前記電源提供部2600が、前記内部ケース2700内に固定できるようにする。
以上、実施形態に説明された特徴、構造、効果などは、本発明の少なくとも1つの実施形態に含まれ、必ず1つの実施形態のみに限定されるものではない。延いては、各実施形態で例示された特徴、構造、効果などは、実施形態が属する分野の通常の知識を有する者により他の実施形態に対しても組合または変形されて実施可能である。したがって、このような組合と変形に関連した内容は本発明の範囲に含まれることと解釈されるべきである。
100 発光素子
113 凸部
111 基板
13、14 ピット
121 第1半導体層
123、124 金属化合物
131 第2半導体層
133 第1導電型半導体層
135 活性層
137 第2導電型半導体層
600 発光素子パッケージ
660 凹部
610 胴体
621 第1リードフレーム
631 第2リードフレーム
646 連結フレーム
671、672 発光素子
603〜606 連結部材
651 モールディング部材
681、682 ペースト部材
625 第1キャビティ
635 第2キャビティ

Claims (17)

  1. 基板と、
    前記基板の上面から突出した複数の凸部と、
    前記基板の上面の上に配置された第1半導体層と、
    前記第1半導体層の上面からリセスされ、前記複数の凸部のそれぞれの一部を開放する複数の第1ピットと、
    前記第1半導体層の上面からリセスされ、前記複数の第1ピットの間の領域に配置された複数の第2ピットと、
    前記複数の第1ピットに配置され、前記複数の凸部の前記一部に接触している第1金属化合物と、
    前記複数の第2ピットに配置された第2金属化合物と、
    前記第1半導体層の上に配置された第2半導体層と、
    前記第2半導体層の上に配置された発光構造物と、を含み、
    前記発光構造物は前記第2半導体層の上に配置された第1導電型半導体層、前記第1導電型半導体層の上に配置された活性層、及び前記活性層の上に配置された第2導電型半導体層を含み、
    前記第1及び第2金属化合物は前記第1及び第2半導体層の物質と異なる物質を含み、
    前記複数の凸部のそれぞれの周りは、曲面を有し、
    前記第1半導体層は、前記複数の凸部のそれぞれの周りに接触し、
    前記第1金属化合物は、前記複数の第1ピット内で前記基板の前記複数の凸部及び前記第1半導体層に接触し、
    前記第1ピット及び前記第2ピットは、互いに体積が異なることを特徴とする、発光素子。
  2. 前記第1半導体層は前記第1ピット及び第2ピットの各々に連結された複数の転位を含むことを特徴とする、請求項1に記載の発光素子。
  3. 前記第1ピットに連結された転位は垂直方向から水平方向に進行することを特徴とする、請求項2に記載の発光素子。
  4. 前記第1及び第2金属化合物は絶縁性材質を含み、
    前記基板は透光性材質を含むことを特徴とする、請求項1乃至3のうち、いずれか1項に記載の発光素子。
  5. 前記第1及び第2金属化合物はシリコンを含む窒化物または酸化物を含むことを特徴とする、請求項4に記載の発光素子。
  6. 前記第1金属化合物の下部は凹な曲面を含むことを特徴とする、請求項4または5に記載の発光素子。
  7. 前記第1金属化合物の側面は前記第2金属化合物の側面と同一な角度に傾斜したことを特徴とする、請求項1乃至6のうち、いずれか1項に記載の発光素子。
  8. 前記第1金属化合物の下部幅は前記各凸部の下部幅より小さいことを特徴とする、請求項1乃至7のうち、いずれか1項に記載の発光素子。
  9. 前記複数の凸部のそれぞれは半球形形状を含み、前記複数の凸部のそれぞれの下部幅は前記複数の凸部のそれぞれの高さより広いことを特徴とする、請求項8に記載の発光素子。
  10. 前記第1及び第2半導体層のうちの少なくとも1つはn型ドーパントを含み、多層構造を有することを特徴とする、請求項1乃至9のうち、いずれか1項に記載の発光素子。
  11. 前記第2ピットは前記第1ピットより小さい深さを有し、前記凸部の位置より高く位置し、
    前記第1半導体層は前記複数の凸部のそれぞれの高さより厚い厚さを含み、
    前記第1ピットの体積は、前記第2ピットの体積よりも大きいことを特徴とする、請求項1乃至10のうち、いずれか1項に記載の発光素子。
  12. 前記第1金属化合物の上面と前記第2金属化合物の上面は前記第1半導体層の上面と同一水平面に配置されることを特徴とする、請求項1乃至11のうち、いずれか1項に記載の発光素子。
  13. 前記基板と前記第1半導体層との間にバッファ層を含み、
    前記バッファ層の一部は前記第1金属化合物と前記凸部との間に配置され、
    前記第1金属化合物は前記バッファ層の一部に接触することを特徴とする、請求項12に記載の発光素子。
  14. 前記複数の凸部のうちのいずれか1つと前記第1金属化合物との間に孔隙を含むことを特徴とする、請求項13に記載の発光素子。
  15. 前記第2半導体層の上面の転位密度は前記第1半導体層の内の転位密度より低く、1×10〜1×10cm−2範囲を有することを特徴とする、請求項12乃至14のうち、いずれか1項に記載の発光素子。
  16. 前記基板の下面に前記複数の凸部に対応する複数の突起を含むことを特徴とする、請求項12乃至15のうち、いずれか1項に記載の発光素子。
  17. 前記第1金属化合物は前記第1半導体層と接触し、傾斜した複数の側面と、前記凸部の表面に接触した凹な下面を含むことを特徴とする、請求項12乃至16のうち、いずれか1項に記載の発光素子。
JP2013215177A 2012-10-17 2013-10-16 発光素子 Active JP5816242B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0115322 2012-10-17
KR1020120115322A KR101982626B1 (ko) 2012-10-17 2012-10-17 발광 소자 및 이를 구비한 조명 장치

Publications (2)

Publication Number Publication Date
JP2014082496A JP2014082496A (ja) 2014-05-08
JP5816242B2 true JP5816242B2 (ja) 2015-11-18

Family

ID=49303892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013215177A Active JP5816242B2 (ja) 2012-10-17 2013-10-16 発光素子

Country Status (6)

Country Link
US (1) US8890200B2 (ja)
EP (1) EP2722901B1 (ja)
JP (1) JP5816242B2 (ja)
KR (1) KR101982626B1 (ja)
CN (1) CN103779469B (ja)
TW (1) TWI550899B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015914B1 (ko) * 2013-05-08 2019-08-29 엘지전자 주식회사 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
KR102250519B1 (ko) * 2014-11-13 2021-05-10 엘지이노텍 주식회사 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160081391A (ko) 2014-12-31 2016-07-08 서울바이오시스 주식회사 V-피트 전류분산 요소를 갖는 수직형 발광 다이오드 및 그 제조 방법
CN106328782A (zh) * 2015-06-16 2017-01-11 南通同方半导体有限公司 一种带复合缓冲层的led外延结构
TWI693726B (zh) 2019-08-14 2020-05-11 錼創顯示科技股份有限公司 微型發光元件及微型發光元件結構
TWI742720B (zh) * 2020-06-12 2021-10-11 友達光電股份有限公司 顯示裝置及其製造方法
TWI830216B (zh) * 2022-04-29 2024-01-21 晶元光電股份有限公司 半導體發光元件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832313B2 (ja) * 2001-11-02 2006-10-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体
JP2003151910A (ja) * 2001-11-16 2003-05-23 Mitsubishi Cable Ind Ltd GaN系半導体基材
EP3699963A1 (en) * 2003-08-19 2020-08-26 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
KR100714639B1 (ko) * 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100568297B1 (ko) 2004-03-30 2006-04-05 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
KR100887067B1 (ko) * 2006-02-14 2009-03-04 삼성전기주식회사 나노 패턴 구조를 지닌 반도체 발광 소자의 제조 방법
US7342261B2 (en) * 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
JP4908381B2 (ja) 2006-12-22 2012-04-04 昭和電工株式会社 Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
WO2008141324A2 (en) * 2007-05-14 2008-11-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of epitaxially-grown semiconductor materials
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
US8044422B2 (en) 2009-11-25 2011-10-25 Huga Optotech Inc. Semiconductor light emitting devices with a substrate having a plurality of bumps
KR101034053B1 (ko) 2010-05-25 2011-05-12 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5475569B2 (ja) 2010-06-18 2014-04-16 株式会社東芝 窒化物半導体素子
CN102485944A (zh) * 2010-12-03 2012-06-06 武汉迪源光电科技有限公司 一种具有外延缺陷阻挡层的外延结构
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
SG183608A1 (en) * 2011-03-02 2012-09-27 Soitec Silicon On Insulator Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
KR20140049273A (ko) 2014-04-25
TWI550899B (zh) 2016-09-21
EP2722901B1 (en) 2018-02-14
TW201419570A (zh) 2014-05-16
US20140103380A1 (en) 2014-04-17
JP2014082496A (ja) 2014-05-08
US8890200B2 (en) 2014-11-18
CN103779469B (zh) 2016-09-07
CN103779469A (zh) 2014-05-07
EP2722901A1 (en) 2014-04-23
KR101982626B1 (ko) 2019-05-27

Similar Documents

Publication Publication Date Title
JP6215255B2 (ja) 発光素子、発光素子パッケージ、及び照明システム
TWI513042B (zh) 發光裝置及發光裝置封裝件
KR101028327B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
JP5816242B2 (ja) 発光素子
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR102142709B1 (ko) 발광 소자 및 이를 구비한 조명 장치
CN102194946B (zh) 发光器件、发光器件封装以及照明系统
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20120039412A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150065411A (ko) 발광 소자 및 이를 구비한 조명 장치
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102200005B1 (ko) 발광소자
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110138755A (ko) 발광 소자
KR102199998B1 (ko) 발광소자
KR20120087038A (ko) 발광 소자
KR101959756B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR102187508B1 (ko) 발광소자
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20120011163A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120038338A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20130038063A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150925

R150 Certificate of patent or registration of utility model

Ref document number: 5816242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250