[go: up one dir, main page]

CN102194946B - 发光器件、发光器件封装以及照明系统 - Google Patents

发光器件、发光器件封装以及照明系统 Download PDF

Info

Publication number
CN102194946B
CN102194946B CN201110041163.0A CN201110041163A CN102194946B CN 102194946 B CN102194946 B CN 102194946B CN 201110041163 A CN201110041163 A CN 201110041163A CN 102194946 B CN102194946 B CN 102194946B
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
layer
light emitting
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110041163.0A
Other languages
English (en)
Other versions
CN102194946A (zh
Inventor
郑汉旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Liyu Semiconductor Co ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102194946A publication Critical patent/CN102194946A/zh
Application granted granted Critical
Publication of CN102194946B publication Critical patent/CN102194946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Led Devices (AREA)

Abstract

本发明公开了发光器件、发光器件封装以及照明系统。该发光器件包括：第一导电类型半导体层，该第一导电类型半导体层包括P型掺杂物并且具有多个孔；电极，该电极被连接到第一导电类型半导体层；在第一导电类型半导体层下面的有源层；在有源层下面的第二导电类型半导体层；以及在第二导电类型半导体层下面的电极层。

Description

发光器件、发光器件封装以及照明系统
技术领域
本发明涉及发光器件和具有发光器件的发光器件封装。
背景技术
由于其物理和化学特性，III-V族氮化物半导体已经被广泛地用作用于诸如发光二极管(LED)或者激光二极管(LD)的发光器件的主要材料。通常，III-V族氮化物半导体包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，并且0≤x+y≤1)的组成式的半导体材料。
LED是通过使用化合物半导体的特性将电信号转换为红外线或者光来发送/接收信号的半导体器件。LED还被用作光源。
使用氮化物半导体材料的LED或者LD主要用于发光器件以提供光。例如，LED或者LD被用作用于诸如蜂窝电话的键区发光部分、电子标识牌、以及照明装置的各种产品的光源。
发明内容
实施例提供具有新结构的发光器件和具有发光器件的发光器件封装。
实施例提供发光器件和具有发光器件的发光器件封装，其能够通过移除生长衬底来保护半导体结构。
根据实施例，发光器件包括：第一导电类型半导体层，该第一导电类型半导体层包括P型掺杂物并且具有多个孔；电极，该电极被连接到第一导电类型半导体层；在第一导电类型半导体层下面的有源层；在有源层下面的第二导电类型半导体层；以及在第二导电类型半导体层下面的电极层。
根据实施例，该发光器件包括：电极层；在电极层上的包括P型掺杂物的第一导电类型半导体层；多个孔，所述多个孔被布置在第一导电类型半导体层中；在孔中的绝缘材料；在第一导电类型半导体层上的有源层；在有源层上的第二导电类型半导体层以及在第二导电类型半导体层上的电极。
根据实施例，发光器件封装包括：主体；在主体上的多个引线电极；发光器件，该发光器件被设置在引线电极中的至少一个引线电极处，并且被电气地连接到引线电极；以及成型构件，该成型构件用于成型发光器件。该发光器件包括：第一导电类型半导体层，该第一导电类型半导体层包括P型掺杂物并且在其中具有多个孔；电极，该电极被连接到第一导电类型半导体层；在第一导电类型半导体层下面的有源层；在有源层下面的第二导电类型半导体层；以及在第二导电类型半导体层下面的电极层。
附图说明
图1是示出根据第一实施例的发光器件的侧截面图。
图2是透视图；
图3至图15是根据第二实施例的发光器件的制造方法的视图；
图16是示出根据实施例的发光器件的制造方法的另一示例的视图；
图17是示出根据第四实施例的发光器件的侧截面图；
图18是示出根据第四实施例的发光器件的侧截面图；
图19是示出根据第五实施例的发光器件封装的截面图；
图20是示出根据第六实施例的显示装置的分解透视图；
图21是示出根据实施例的发光器件封装的侧截面图；
图22是示出根据实施例的显示装置的视图；
图23是示出根据实施例的显示装置的另一示例的视图；以及
图24是根据实施例的照明装置的视图。
具体实施方式
在实施例的描述中，将会理解的是，当层(或膜)、区域、图案或结构被称为在另一基板、另一层(或膜)、另一区域、另一垫、或另一图案“上”或“下”时，它能够“直接”或“间接”在另一基板、层(或膜)、区域、垫或图案上，或者也可以存在一个或多个中间层。已经参考附图描述了层的这样的位置。
为了方便或清楚起见，附图中所示的每层的厚度和尺寸可以被夸大、省略或示意性绘制。另外，元件的尺寸没有完全反映真实尺寸。
图1是示出根据第一实施例的发光器件100的截面图，并且图2是示出图1的发光器件100的透视图。
参考图1和图2，发光器件100包括第一导电类型半导体层110、有源层120、第二导电类型半导体层130、电极层140以及电极150。
第一导电类型半导体层110具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式。第一导电类型半导体层110可以包括被掺杂有第一导电掺杂物的诸如GaN、InN、AlN、InGaN、AlGaN、InAlGaN以及AlInN的III-V族化合物半导体中的一个。当第一导电类型半导体层110是P型半导体层时，第一导电掺杂物用作P型掺杂物，并且包括Mg、Zn、Ca、Sr以及Ba中的至少一个。形成在P型半导体层中的第一导电类型半导体层110具有比第二导电类型半导体层130的厚度厚的厚度。
多个孔112形成在第一导电类型半导体层110中，并且孔112具有贯通孔或者通孔的形式。绝缘材料115可以填充在孔112中。绝缘材料115可以包括从由诸如SiO2和SixOy的硅氧化物基材料和诸如Si3N4、SixNy以及SiOxNy的硅氮化物基材料组成的组中选择的至少一个，但是实施例不限于此。
绝缘材料115部分地填充在孔112中的至少一个中，并且空隙空间、气隙、或者空隙区域(在下文中，被共同地称为“空隙空间”)填充在孔112的剩余部分中。绝缘材料115的折射率低于半导体材料的折射率，并且大于空隙空间的折射率。
在其中设置有空隙空间和绝缘材料115的孔区域中，正向光的临界角可以由于空隙空间、绝缘材料115以及半导体材料的折射率差而改变。如果改变这样的临界角，那么能够提高光提取效率。
可以以规则间隔或者不规则间隔形成孔112。孔112可以以圆柱体或者多边形棱柱的形式布置在第一导电类型半导体层110的预定区域中。孔112可以具有相同的高度和相同的宽度，但是实施例不限于此。
可以以与第一导电类型半导体层110的厚度相同的高度形成绝缘材料115。绝缘材料115可以接触有源层120或者第一导电包覆层。例如，空隙空间可以被设置在绝缘材料115和有源层120之间或者绝缘材料115和第一导电包覆层之间。
电极150可以形成在第一导电类型半导体层110上。电极150可以部分地重叠绝缘材料115。
第一导电类型半导体层110可以被设置为在其顶表面上具有粗糙或者图案。绝缘材料115阻挡电流的流动，使得能够扩散电流。
有源层120形成在第一导电类型半导体层110下面。有源层120可以具有单量子阱结构、多量子阱结构、量子线结构以及量子点结构中的一个。有源层120可以具有包括III-V族化合物半导体材料的阱层和势垒层的堆叠结构。例如，有源层120可以具有InGaN阱层/GaN势垒层、InGaN阱层/AlGaN势垒层或者InGaN阱层/InGaN势垒层的堆叠结构，但是实施例不限于此。
导电包覆层可以形成在有源层120上和/或下面，并且可以包括GaN基半导体层。势垒层可以具有高于阱层的带隙的带隙，并且导电包覆层可以具有高于势垒层的带隙的带隙。
有源层120可以包括发射可见光带的光(例如，具有蓝、红、或者绿色波长的光)或者紫外线(UV)带的光的材料。导电包覆层可以形成在有源层120上和/或下面，并且可以包括GaN基半导体。
第二导电类型半导体层130形成在有源层120下面。第二导电类型半导体层130具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式。第二导电类型半导体层130包括掺杂有第二导电掺杂物的诸如GaN、InN、AlN、InGaN、AlGaN或者InAlGaN、AlInN的III-V族化合物半导体。当第二导电类型半导体层130包括N型半导体时，第二导电掺杂物是N型掺杂物并且包括Si、Ge、Sn、Se或者Te。
诸如P型半导体的第三导电类型半导体(未示出)可以插入在第二导电类型半导体层130和电极层140之间。
电极层140形成在第二导电类型半导体层130下面。电极层140可以用作电极和/或导电支撑构件。第一导电类型半导体层110、有源层120、以及第二导电类型半导体层130可以具有相同的宽度，并且电极层140可以具有至少比第二导电类型半导体层130宽的宽度。
电极层140可以包括欧姆接触第二导电类型半导体层130的欧姆接触层。欧姆接触层可以包括诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)或者镓锌氧化物(GZO)的导电氧化物材料或者金属材料。电极层140可以以单层结构或者多层结构包括从由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其选择性组合组成的组中选择的一个。电极层140可以具有IZO/Ni、AZO/Ag、IZO/Ag/Ni或者AZO/Ag/Ni的堆叠结构。
电极层140包括欧姆接触层或者反射层。在这样的情况下，欧姆接触层接触第二导电类型半导体层130的下部，并且反射层可以形成在欧姆接触层下面。
电极层140可以包括导电支撑构件。导电支撑构件可以结合电极层140的下部或者可以以片的形式附着到电极层140的下部。导电支撑构件可以包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)或者诸如Si、Ge、GaAs、ZnO、SiC、SiGe或者GaN的载具晶圆。
导电支撑构件可以结合电极层140的下部。详细地，电极层140可以通过结合层结合导电支撑构件。结合层可以包括阻挡金属或者结合金属。例如，结合层可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一个。
绝缘衬底可以结合电极层140的下部。详细地，可以通过形成在绝缘衬底中的另一连接结构或者通孔结构电气地连接电极层140。
发光器件100是不具有生长衬底的芯片。电极150可以被设置在P型半导体层110上或者电气地连接P型半导体层100。电极层140可以形成在第二导电类型半导体层130下面。在发光器件100中，电极150可以与电极层140相对，并且P型半导体层110被设置在器件的上部处。另外，在芯片的上部处，P型半导体层110的顶表面的至少40％是敞开的。
图3至图15是示出根据第二实施例的发光器件的制造方法的视图。
参考图3，衬底101被加载在生长设备中。可以利用具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的II至VI化合物半导体在其上形成衬底101。
衬底101可以包括Al2O3、SiC、Si、GaAs、GaN、ZnO、Si、GaP、InP以及Ge中的至少一个。
可以从由电子束蒸发器、PVD(物理气相沉积)、CVD(化学气相沉积)、PLD(等离子体激光沉积)、复合型热蒸镀器、溅射以及MOCVD(金属有机化学气相沉积)组成的组中选择生长设备。然而，实施例不限于以上生长设备。
缓冲层可以形成在衬底101上。缓冲层包括III-V族化合物半导体，并且减少衬底101和氮化物半导体之间的晶格常数差。未掺杂的半导体层103可以形成在缓冲层上，并且未掺杂的半导体层103可以包括没有掺杂导电掺杂物的III-V族化合物半导体。可以不形成缓冲层和未掺杂的半导体103中的至少一个，但是实施例不限于此。
牺牲层105形成在未掺杂的半导体层103上，并且牺牲层105可以具有InxAlyGa1-x-yN(0≤x≤1，0＜y≤1，0＜x+y≤1)的组成式并且可以被定义为AlN基层。牺牲层105可以包含包括铝(Al)的半导体。例如，牺牲层105包括AlN、AlGaN、AlInN或者AlInGaN，并且没有掺杂导电掺杂物。另外，牺牲层105具有低于导电类型半导体层的掺杂物密度的掺杂物密度。
如果牺牲层105包括AIN，则在预定的温度的条件下提供氮和/或氢气氛气体。另外，三甲基铝(TMAl)气体被提供作为用于铝(Al)的源气体，并且诸如氨(NH3)气体、甲基肼(MMHy)气体或者二甲基肼(DMHy)的V族气体被用作用于氮(N)的源气体。牺牲层105可以具有大约0.5μm或者更少的厚度。
牺牲层105可以包括具有高于其它层103和110的蚀刻率的蚀刻率的材料。蚀刻率表示湿法蚀刻方案的蚀刻程度。用于湿法蚀刻方案的蚀刻剂可以包括从由被施加到氮化物半导体的H2SO4、BOE、磷酸、KOH以及HF组成的组中选择的一个。
第一导电类型半导体层110形成在牺牲层105上，并且可以包括具有InxAlyGa1-x-yN(0≤x≤1，0＜y≤1，0＜x+y≤1)的组成式的材料。第一导电类型半导体层110可以包括被掺杂有第一导电掺杂物的半导体。例如，第一导电类型半导体层110可以包括诸如GaN、InN、AlN、InGaN、AlGaN、InAlGaN以及AlInN的化合物半导体中的一个。当第一导电类型半导体层110是P型半导体时，第一导电掺杂物是P型掺杂物，并且可以包括Mg、Zn、Ca、Sr以及Ba中的至少一个。
P型半导体层110可以包括具有低于牺牲层105的蚀刻率的蚀刻率的材料。P型半导体层可以包括低于牺牲层105的蚀刻率的蚀刻率的材料。
参考图4，以离第一导电类型半导体层110预定深度D1形成多个孔112。通过干法蚀刻方案可以形成孔112，但是实施例不限于此。
孔112的深度D1可以形成为暴露衬底101的程度。孔112的深度D1可以是牺牲层105、未掺杂的半导体层103、或者衬底101的暴露深度。
可以以规则的或者不规则的间隔在牺牲层105的整个区域形成孔112。另外，孔112可以以预定的形状形成在不包括第一区域A1的芯片边界区域处。例如，孔112可以具有点矩阵的形式。芯片边界区域可以是单独芯片的边缘区域。
在通过光刻胶工艺形成掩模图案之后，通过诸如曝光的预定工艺可以蚀刻孔112，但是实施例不限于此。
图5示出第一蚀刻工艺。例如，第一蚀刻包括湿法蚀刻工艺。根据第一蚀刻工艺，在对不包括孔112的区域形成掩模图案之后，通过孔112注入湿法蚀刻剂。湿法蚀刻剂蚀刻牺牲层105。换言之，湿法蚀刻剂蚀刻孔112中的层当中的具有最高蚀刻率的材料，例如，牺牲层105。除了第一区域A1之外蚀刻牺牲层105。第一区域A1可以是芯片之间的边界区域的至少一部分或者边缘区域的至少一部分。例如，第一区域A1可以被放置在层的中心处。单个的第一区域A1或者多个第一区域A1可以形成在层的外围区域处。然而，实施例不限于第一区域A1。第一区域A1和孔112之间的距离可以比芯片的一侧的长度短。
牺牲层105在第一导电类型半导体层110和未掺杂的半导体层103之间存在于第一区域A1处。在这样的情况下，牺牲层105可以以凹坑的形状(例如，V形凹坑)或者多边形形状形成在第一导电类型半导体层110下面。
参考图5和图6，牺牲层105的第一区域A1可以对应于芯片之间的边界区域的边缘，并且可以以矩阵的形式布置在晶圆上。在这样的情况下，考虑单独的芯片的尺寸以及芯片之间的距离的同时基于蚀刻时间和孔位置调节第一区域A1的位置。另外，牺牲层105可以沿着每个芯片的边缘布置在预定的位置处。
参考图7，有源层120形成在第一导电类型半导体层110上，并且第二导电类型半导体层130形成在有源层120上。
尽管已经描述了在已经形成第一导电类型半导体层110之后形成孔112的实施例，但是可以在已经形成有源层120或者第二导电类型半导体层130之后形成孔112。因此，孔112可以形成在有源层120和/或第二导电类型半导体层130中。
有源层120可以具有单量子阱(SQw)结构、多量子阱(MQW)结构、量子线结构、或者量子点结构。有源层120可以具有包括由III-V族化合物半导体材料制成的阱层和势垒层的堆叠结构。阱层可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体层，并且势垒层可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体层。例如，有源层120可以具有InGaN阱层/GaN势垒层或者GaN阱层/AlGaN势垒层的堆叠结构。
有源层120可以包括发射诸如具有蓝色、红色或者绿色波长的光的可见光带的光，或者UV带的光的材料。导电包覆层可以形成在有源层120上和/或下面，并且可以包括GaN基半导体。势垒层可以包括具有高于阱层的带隙的带隙，并且导电包覆层可以包括具有高于势垒层的带隙的带隙的材料。
第二导电类型半导体层130形成在有源层120下面，并且可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的材料。第二导电类型半导体层130包括掺杂有第二导电掺杂物的诸如GaN、InN、AlN、InGaN、AlGaN、InAlGaN或者AlInN的III-V族化合物半导体。当第二导电类型半导体层130包括N型半导体时，第二导电掺杂物是N型掺杂物并且包括Si、Ge、Sn、Se或者Te。
P型半导体层可以形成在第二导电类型半导体层130上。因此，发光结构层可以包括N-P结结构、P-N结结构、N-P-N结结构以及P-N-P结结构中的一个。
参考图8和图9，第一支撑片135附着到第二导电类型半导体层130上。第一支撑片135可以包括具有预定厚度的绝缘片或者导电片。另外，第一支撑片135可以包括透射材料。
根据另一实施例，在已经形成电极图案或者电极层之后，第一支撑片135可以附着到第二导电类型半导体层130，但是实施例不限于此。
通过使用第一支撑片135上的掩模图案通过第二蚀刻工艺移除第一区域A1。例如，第二蚀刻工艺可以是干法蚀刻工艺。通过第二蚀刻工艺，可以移除垂直地重叠第一区域A1的区域。垂直方向可以是半导体层的厚度方向。
可以执行干法蚀刻工艺直到通过第一导电片135移除或者暴露牺牲层105。当暴露或者移除牺牲层105时，移除第一区域A1，从而可以分离衬底101。因此，因为可以在没有使用激光执行激光剥离(LLO)工艺的情况下移除衬底101，可以省略LLO工艺。另外，能够防止由LLO工艺引起的发光结构层的损坏。
在已经移除衬底101之后，如图9中所示，具有与第一区域A1相对应的尺寸的孔113形成在半导体层110、120以及130和第一支撑片135中，并且第一支撑片135支撑芯片的顶表面。
参考图9和图10，第二支撑片136可以附着在第一导电类型半导体层110上。在这样的情况下，在电极150(参见图14)形成在第一导电类型半导体层110上之后，第二支撑片136可以附着到第一导电类型半导体层110。
参考图9和图10，在移除第一支撑片135之后，电极层140形成在第一支撑片135上。当形成电极层140时，通过使用掩模图案可以保护孔113，或者可以用绝缘材料填充孔113使得电极层140没有形成在孔113中。电极层140可以用作电极和/或导电支撑构件。电极层140可以包括欧姆接触第二导电类型半导体层130的欧姆接触层、电极层、以及反射层中的至少一个。电极层140可以包括包括从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合组成的组中选择的至少一个的至少一层。
电极层140可以包括导电支撑构件，并且导电支撑构件可以结合电极层140的下部或者附着到电极层140的下部。导电支撑构件可以包括从由Cu、Au、Ni、Mo、Cu-W或者诸如Si、Ge、GaAs、ZnO、SiC、SiGe或者GaN的载具晶圆组成的组中选择的一个。
绝缘衬底(未示出)可以附着到电极层140，并且电极层140可以电气地连接到形成在绝缘衬底中的另一连接结构或者导通孔结构。
导电支撑构件可以结合电极层140的下部。详细地，电极层140可以通过结合层结合导电支撑构件。结合层可以包括阻挡金属或者结合金属。例如，结合层可以包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag以及Ta中的至少一个。
绝缘衬底(未示出)可以附着到电极层140的下表面，并且电极层140可以通过形成在绝缘衬底中的另一连接结构或者导通孔结构被电气地连接。
参考图13和图14，电极层140设置在基底上，并且第一导电类型半导体层110设置在顶部上。绝缘材料115可以填充在第一导电类型半导体层110的孔112中。例如，绝缘材料115可以包括硅氧化物基材料(SiO2和SixOy)、硅氮化物基材料(Si3N4、SixNy以及SiOxNy)以及Al2O3中的至少一个。
在移除第二支撑片136之后，绝缘材料115可以填充在孔112中。孔112中的至少一个可以包括绝缘材料115和空隙空间。空隙空间可以形成在孔112中绝缘材料115下面。由于绝缘材料112和半导体材料之间的折射率的差使得能够提高光提取效率。另外，由于绝缘材料115、空隙空间以及半导体材料之间的折射率的差使得能够改变光的临界角。因此，能够提高光提取效率。
电极150形成在第一导电类型半导体层110上。至少一个电极150可以设置在单个芯片上，但是实施例不限于此。电极150可以包括诸如金属材料的欧姆接触的材料。电极150可以包括从由Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Au及其组合组成的组中选择的一个。
粗糙或者图案可以形成在第一导电类型半导体层110的顶表面上，并且可以根据光提取效率而具有各种形状。
参考图14和图15，对芯片之间的边界区域执行激光划片工艺或切割和/或断裂工艺以对应于单个芯片的尺寸划分电极层140，从而可以制造图15中所示的发光器件。
发光器件具有其中生长衬底被移除的结构，并且电极150可以设置在P型半导体层110上或者可以电气地连接到P型半导体层110。电极层140可以形成在第二导电类型半导体层130下面。
在发光器件中，与电极层140相对地设置电极150，并且P型半导体层110设置在器件的顶部上。另外，在芯片的上部处，P型半导体层110的顶表面的至少40％是敞开的。
绝缘材料115可以具有与第一导电类型半导体层110的厚度相同的高度。绝缘材料115可以接触有源层120或者第一导电包覆层。空隙空间可以插入在绝缘材料115和有源层130之间，或者在绝缘材料115和第一导电包覆层110之间。
图16示出分离衬底的另一示例。在下文中，将会基于第二实施例进行参考图16的描述。
参考图16，根据移除衬底101的工艺，在将电极层或者支撑片140A附着在第二导电类型半导体层130上之后，通过第二导电类型半导体层130在第一方向P1上可以执行蚀刻工艺。相反地，可以在第二方向P2上执行蚀刻工艺。在执行蚀刻工艺之后，可以以T1的预定厚度研磨衬底101，但是实施例不限于此。因此，在移除剩余在至少一个芯片边界区域，例如在第一导电类型半导体层120下面的第一区域的牺牲层105时，可以从芯片的上部或者从芯片的下部开始执行蚀刻工艺。因此，可以将未掺杂的半导体层103和衬底101与第一导电类型半导体层120分离。
图17是示出根据第三实施例的发光器件100A的侧截面图。在下面的描述中，相同的附图标记将会被分配给与第一实施例的元件相同的元件，并且其详情将会被省略以避免重复。
参考图17，发光器件100A是通过第一实施例的工艺修改的器件。透射电极层155可以形成半导体层上或者下面并且可以被定义为透明电极层。例如，透射电极层155可以形成在第一导电类型半导体层110上，并且电极150可以形成在透射电极层155上。透射电极层155可以包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO以及ATO中的至少一个。另外，反射电极可以被设置在第一导电类型半导体层110上，并且可以包括从由Al、Ag、Pd、Rh、Pt以及Ir组成的组中选择的一个。
透射电极层155或者反射电极层可以具有大于电极150的宽度的宽度，并且可以具有与第一导电类型半导体层110的宽度基本上相同的宽度。电极150可以直接地或者间接地接触透射电极层155和第一导电类型半导体层110中的至少一个层。
图18是示出根据第四实施例的发光器件100B的侧截面图。在下面的描述中，相同的附图标记将会被分配给与第一实施例的元件相同的元件，并且其详情将会被省略以避免重复。
参考图18，发光器件100B是通过第一实施例的工艺修改的器件。在发光器件100B中，第一导电类型半导体层110被设置在芯片的下部处，并且第二导电类型半导体层130被设置在芯片的上部处。在图12和图13的制造工艺中，电极层140A和电极152可以形成在第一导电类型半导体层110、有源层120以及第二导电类型半导体层130而不是电极层140的最终结构上。
电极层140A可以形成在第一导电类型半导体层110下面。电极层140A欧姆接触第一导电类型半导体层110。另外，电极层140A可以包括反射材料。电极层140A可以包括包含从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合组成的组中选择的至少一个的至少一层。
反射层140A可以包括欧姆接触层和反射层。欧姆接触层可以形成在第一导电类型半导体层110下面，并且反射层可以形成在欧姆接触层下面。
绝缘材料115可以具有与第一导电类型半导体层110的厚度相同的高度。绝缘材料115可以接触有源层120或者电极层40A。空隙空间可以插入在绝缘材料115和有源层120之间。绝缘材料115可以将电流扩散到另一材料中。
孔112中的空隙空间可以距离有源层120的下表面比距离第一导电类型半导体层110的下表面更近。
电极层140A可以进一步包括导电支撑构件。导电支撑构件可以附着或者结合到电极层140A的下部。导电支撑构件可以被涂覆在电极层140A上。
粗糙或者图案可以形成在第二导电类型半导体层130的顶表面上，但是实施例不限于粗糙或者图案。
另外，电极152可以形成在第二导电类型半导体层130上，并且透射电极层可以形成在第二导电类型半导体层130和电极152之间。电极152可以具有电极焊盘或者臂的形状，但是实施例不限于此。
图19是示出根据第五实施例的发光器件的截面图。
参考图19，发光器件包括第一导电类型半导体层110、有源层120、第二导电类型半导体层130、电流阻挡层168、保护层169、导电层165、以及支撑构件166。
第一导电类型半导体层110包括第一和第二半导体层L1和L2，并且第一和第二半导体层L1和L2包括P型半导体层。
第一半导体层L1是具有高于第二半导体层L2的P型掺杂物浓度的P型掺杂浓度的半导体层，并且第二半导体层L2具有低于第一半导体层L1的导电性的导电性。第一半导体层L1能够水平地扩展电流，并且第二半导体层L2用作高电阻层使得电流能够在第一半导体层L1内扩展。
第一半导体层L1和第二半导体层L2可以具有通过堆叠具有不同的带隙的半导体层的超晶格结构。超晶格结构包括GaN/InGaN结构或者GaN/AlGaN结构。超晶格结构可以包括其中交替堆叠至少两对具有数或者更大厚度的两个不同的层。
第一半导体层L1和第二半导体层L2可以具有不同的折射率。例如，第一半导体层L1具有较低的折射率，并且第二半导体层L2可以具有比第一半导体层L1的折射率高的折射率。两个层之间的折射率的差能够提高光提取效率。另外，第一半导体层L1的厚度可以比第二半导体层L2的厚度厚。
绝缘材料115填充在第一导电类型半导体层110的孔112中，并且在至少一个孔112中，空隙空间112A可以形成在绝缘材料115和有源层120之间。由于组成空隙空间112A的材料和其外围部分之间的折射率的差使得可以改变光的临界角，从而能够提高光提取效率。空隙空间112A的折射率大约是1，并且半导体层的折射率大约是2.4。绝缘材料115的折射率小于半导体层的折射率，并且大于空隙空间112A的折射率。详细地，绝缘材料115的折射率处于大约1.4至大约2.1的范围内。
在孔112中，空隙空间112A可以距离有源层120的顶表面比距离第一导电类型半导体层110的顶表面更近。
光提取结构116可以形成在第一半导体层L1的顶表面上，并且光提取结构116可以包括形成在第一半导体层L1的顶表面上的粗糙结构或者凹凸结构。光提取结构116可以被构图，并且可以包括半球形形状、多边形形状、三棱椎形状、以及纳米柱形形状中的至少一个。
形成在第一导电类型半导体层110的顶表面上的光提取结构116可以改变入射到第一导电类型半导体层110的光的临界角，使得能够提高光提取效率。
透射电极层155可以额外地形成在第一导电类型半导体层110上，并且可以包括金属氧化物或者金属氮化物。例如，可以从由ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、ITON(ITO氮化物)、IZON(IZO氮化物)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au以及Ni/IrOx/Au/ITO组成的组中选择透射电极层155，但是实施例不限于此。透射电极层155可以包括透射导电材料，并且可以用作电流扩展层。
通过第一导电类型半导体层110的顶表面，透射电极层155的至少一部分可以用作凹凸层。透射电极层155的面积和宽度至少大于电极150的面积和宽度。
通过透射电极层155，电极150的下表面可以具有凹凸结构，并且凹凸结构可以减少电极150中的光损耗。电极150的一部分可以直接接触第一导电类型半导体层110，使得能够增加电极150的粘附强度，从而防止电极150剥落。
第二导电类型半导体层140包括第五和第六半导体层L5和L6，并且第五和第六半导体层L5和L6包括N型半导体层。
第六半导体层L6是具有高于第五半导体层L5的N型掺杂浓度的N型掺杂浓度的半导体层，并且第五半导体层L5具有低于第六半导体层L6的导电性的导电性。第五半导体层L5能够水平地扩展电流，并且第六半导体层L6用作高电阻层使得能够在第五半导体层L5内扩展电流。
第五半导体层L5的厚度可以比第六半导体层L6的厚度厚，但是实施例不限于此。
第五半导体层L5和第六半导体层L6可以具有通过堆叠具有不同的带隙的半导体层形成的超晶格结构。超晶格结构包括GaN/InGaN结构或者GaN/AlGaN结构。超晶格结构可以包括其中交替堆叠至少两对具有数或更大厚度的两个不同层的结构。
第五半导体层L5和第六半导体层L6可以具有不同的折射率。例如，第五半导体层L5具有较低的折射率，并且第六半导体层L6可以具有高折射率。在堆叠至少两对第五半导体层L5和第六半导体层L6之后，堆叠结构可以被用作DBR(分布布拉格反射镜)结构。
第一导电类型半导体层110、有源层120以及第二导电类型半导体层130可以被定义为发光结构层125。发光结构层125可以包括P-N结结构和P-N-P结结构中的至少一个。
导电层165、电流阻挡层168以及保护层169形成在发光结构层125下面。
导电层165包括多个导电层161、162以及163。详细地，导电层165可以包括至少两层。导电层161、162以及163可以用作电极层。在下文中，将会通过使用第一至第三导电层161、162以及163描述导电层165。
第一导电层161欧姆接触第二导电类型半导体层150A的下表面，并且包括从由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、ITON、IZON、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh以及Pd组成的组中选择的至少一个。
第二导电层162被设置在第一导电层161下面以用作反射层。第二导电层162可以包括Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf中的至少一个。
第二导电层162可以从第一导电层161的下表面延伸到保护构件169的下表面。
第三导电层163被设置在第二导电层162下面以用作势垒层或者结合层，并且可以包括从由Sn、Ga、In、Bi、Cu、Ni、Ag、Mo、Al、Au、Nb、W、Ti、Cr、Ta、Al、Pd、Pt、Si、Al-Si、Ag-Cd、Au-Sb、Al-Zn、Al-Mg、Al-Ge、Pd-Pb、Ag-Sb、Au-In、Al-Cu-Si、Ag-Cd-Cu、Cu-Sb、Cd-Cu、Al-Si-Cu、Ag-Cu、Ag-Zn、Ag-Cu-Zn、Ag-Cd-Cu-Zn、Au-Si、Au-Ge、Au-Ni、Au-Cu、Au-Ag-Cu、Cu-Cu2O、Cu-Zn、Cu-P、Ni-B、Ni-Mn-Pd、Ni-P、以及Pd-Ni组成的组中选择的至少一个。
支撑构件166可以形成在第三导电层163下面。支撑构件166可以包括导电材料。例如，支撑构件166可以包括诸如Cu、Ag或者诸如Ge、GaAs、ZnO、SiC或者SiGe的载具晶圆的材料。支撑构件166的厚度可以处于大约30μm至大约500μm的范围内，但是实施例不限于此。
根据另一实施例，支撑构件166可以包括导电片或者绝缘材料。
电流阻挡层168插入在第二导电类型半导体层130和第一导电层161之间。电流阻挡层168可以垂直于电极150地重叠电极170。电流阻挡层168可以具有至少比电极150的面积宽的面积。垂直方向可以是发光结构层125的厚度方向。
电流阻挡层168可以包括从由SiO2、SiOx、SiOxNy、Si3N4、Al2O3以及TiO2组成的组中选择的至少一个，但是实施例不限于此。电流阻挡层168可以包括形成肖特基接触的材料，但是实施例不限于此。
保护层169被设置在发光结构层125的外围部分处，并且可以具有回路形状或者框架形状。
保护层169的内侧部分插入在第二导电类型半导体层130和第一导电层161之间，并且保护层169的外侧部分从发光结构层125的侧表面向外延伸。保护层169的外部的下表面可以接触第一导电层161的顶表面。保护构件169可以包括绝缘材料或者导电氧化物材料。例如，可以从由ITO、IZO、IZON、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3以及TiO2组成的组中选择保护层169。
保护层169可以将发光结构层125与另一导电层隔开。另外，保护构件169能够提高与第二导电类型半导体层130的粘附强度。
绝缘层190被设置在发光结构125的侧表面处，并且可以从保护构件169的顶表面延伸到发光结构层125的顶表面。
图20是示出根据第六实施例的发光器件的侧截面图。
参考图20，发光器件可以包括精细光提取结构116A，该光提取结构116A形成在第一导电类型半导体层110上。光提取结构116A具有与纳米尺寸相对应的图案尺寸和图案间隔。通过湿法蚀刻工艺和/或干法蚀刻工艺可以形成光提取结构116A，并且发光结构116A的图案间隔和图案尺寸不限于纳米尺寸。
透射电极层155可以形成在第一导电类型半导体层110上，并且可以形成在与第一导电类型半导体层110的顶表面的面积的至少70％相对应的面积上。
第一导电类型半导体层110可以进一步包括第三半导体层L3。第二导电类型半导体层130可以进一步包括第四半导体层L4。
第三半导体层L3可以包括插入在第二半导体层L2和有源层120之间的P型半导体层。第四半导体层L4可以包括插入在有源层120和第五半导体层L5之间的N型半导体层。第三半导体层L3可以包括具有高于有源层120的带隙的带隙的材料。第四半导体层L4可以包括具有高于有源层的带隙的带隙的材料。第三和第四半导体层L3和L4中的至少一个可以包括具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体层。
空隙空间可以形成在设置在第一导电类型半导体层110的孔112中，并且可以距离有源层120比距离第一导电类型半导体层110的顶表面更近。
图21是示出根据实施例的发光器件封装30的截面图。
参考图21，发光器件封装30包括：主体20；第一和第二引线电极31和32，该第一和第二引线电极31和32形成在主体20上；根据实施例的发光器件100，该发光器件100被安装在主体20中并且电气地连接到第一和第二引线电极31和32；以及成型构件40，该成型构件40围绕发光器件100。
主体20可以包括：包括硅的导电基板、包括聚邻苯二甲酰胺(PPA)的合成树脂、陶瓷基板、绝缘基板或者金属基板(例如，MCPCB)。倾斜表面可以形成在发光器件100的周围。主体20可以包括贯通孔结构，但是实施例不限于此。
第一和第二引线电极31和32相互电气地绝缘，并且将电力提供给发光器件100。第一和第二引线电极31和32可以反射从发光器件100发射的光以增加光效率，并且可以将从发光器件100发射的热发散到外部。
发光器件100可以安装在主体20上，或者在第一引线电极31和第二引线电极32上。
发光器件100可以通过布线与第一引线电极31电气连接，并且可以通过贴片方案与第二引线电极32连接。
成型构件40可以保护发光器件100同时围绕发光器件100。另外，成型构件40可以包括荧光体以改变从发光器件100发射的光的波长。透镜可以被设置在成型构件40上，并且可以以与成型构件40接触或非接触的结构实现透镜。
发光器件100可以经由贯通孔与主体20或者基板的下表面电气地连接。
根据实施例的上述发光器件中的至少一个可以被安装在发光器件封装中，但是实施例不限于此。
尽管已经描述了发光器件封装具有顶视型的实施例，但是发光器件封装可以具有侧视型。因此，能够提高散热特性、导电性以及反射特性。在树脂层中封装这样的顶视型或者侧视型发光器件之后，透镜可以形成在树脂层上或者透镜可以与树脂层结合，但是实施例不限于此。
<照明系统>
根据实施例的发光器件或者发光器件封装能够被应用于灯单元。灯单元具有其中排列多个发光器件或者多个发光器件封装的结构。灯单元可以包括图22和图23中所示的显示装置以及图24中所示的照明装置。另外，灯单元可以包括照明灯、信号灯、车辆大灯以及电子标识牌。
图22是根据实施例的显示装置1000的分解透视图。
参考图22，根据实施例的显示装置1000包括：导光板1041；发光模块1031，该发光模块1031用于将光提供给导光板1041；被设置在导光板1041下方的反射构件1022；被设置在导光板1041上方的光学片1051；被设置在光学片1051上方的显示面板1061；以及底盖1011，该底盖1011用于容纳导光板1041、发光模块1031以及反射构件1022。然而，实施例不限于此。
底盖1011、反射片1022、导光板1041、以及光学片1051可以组成灯单元1050。
导光板1041扩散光以提供表面光。导光板1041可以包括透明材料。例如，导光板1041可以包括诸如聚甲基丙烯酸甲酯(PMMA)的丙烯基树脂、聚对苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、环烯烃共聚合物(COC)以及聚萘二甲酸乙二酯(PEN)树脂中的一个。
发光模块1031将光提供给导光板1041的至少一侧，并且用作显示装置的光源。
提供至少一个发光模块1031以直接或间接地从导光板1041的侧面提供光。发光模块1031可以包括根据实施例的发光器件封装30和基板1033。发光器件封装30被布置在基板1033上同时以预定的间隔相互隔开。
基板1033可以包括具有电路图案(未示出)的印刷电路板(PCB)。另外，基板1033还可以包括金属核PCB(MCPCB)或者柔性PCB(FPCB)以及典型的PCB，但是实施例不限于此。如果发光器件封装30被安装在底盖1011的侧面上或者散热板上，那么可以省略基板1033。散热板部分地接触底盖1011的顶表面。
另外，发光器件封装30被布置为发光器件封装30的出光表面与导光板1041隔开预定的距离，但是实施例不限于此。发光器件封装30可以将光直接地或者间接地提供给是导光板1041的一侧的光入射表面，但是实施例不限于此。
反射构件1022被布置在导光板1041的下方。反射构件1022朝着导光板1041反射通过导光板1041的下表面向下行进的光，从而提高灯单元1050的亮度。例如，反射构件1022可以包括PET、PC或者PVC树脂，但是实施例不限于此。反射构件1022可以用作底盖1011的顶表面，但是实施例不限于此。
底盖1011可以在其中容纳导光板1041、发光模块1031以及反射构件1022。为此，底盖1011具有容纳部1012，其具有带有开口的顶表面的盒形形状，但是实施例不限于此。底盖1011能够与顶盖耦接，但是实施例不限于此。
能够通过使用金属材料或者树脂材料，通过按压工艺或者挤压工艺来制造底盖1011。另外，底盖1011可以包括具有优异的导热性的金属或者非金属材料，但是实施例不限于此。
例如，显示面板1061是包括彼此相对的透明的第一和第二基板以及插入在第一和第二基板之间的液晶层的LCD面板。偏振板能够附着到显示面板1061的至少一个表面，但是实施例不限于此。显示面板1061基于穿过光学片1051的光来显示信息。显示装置1000能够被应用于各种便携式终端、膝上电脑的监视器以及电视。
光学片1051能够被布置在显示面板1061和导光板1041之间，并且包括至少一个透射片。例如，光学片1051包括扩散片、水平和垂直棱镜片以及亮度增强片中的至少一个。扩散片扩散入射光，水平和垂直棱镜片将入射光集中在显示区域上，并且亮度增强片通过重新使用丢失的光来提高亮度。另外，保护片能够被设置在显示面板1061上，但是实施例不限于此。
导光板1041和光学片1051能够被设置在发光模块1031的光路径中作为光学构件，但是实施例不限于此。
图23是示出根据实施例的显示装置的截面图。
参考图23，显示装置1100包括底盖1152、其上布置发光器件封装30的基板1120、光学构件1154以及显示面板1155。
基板1120和发光器件封装30可以组成发光模块1060。另外，底盖1152、至少一个发光模块1060以及光学构件1154可以组成灯单元。
底盖1151可以设置有容纳部1153，但是实施例不限于此。
光学构件1154可以包括透镜、导光板、扩散片、水平和垂直棱镜片以及亮度增强片中的至少一个。导光板可以包括PC或者聚甲基丙烯酸甲酯(PMMA)。导光板能够被省略。扩散片扩散入射光，水平和垂直棱镜片将入射光集中在显示区域上，并且亮度增强片通过重新使用丢失的光来提高亮度。
光学构件1154被布置在发光模块1060的上方，以将从发光模块1060发射的光转换为表面光。另外，光学构件1154可以扩散或者集中光。
图24是示出根据实施例的照明装置的透视图。
参考图24，照明装置1500包括：外壳1510；发光模块1530，该发光模块1530被安装在外壳1510中；以及连接端子1520，该连接端子1520被安装在外壳1510中，以从外部电源接收电力。
优选地，外壳1510包括具有优异的散热性的材料。例如，外壳1510包括金属材料或者树脂材料。
发光模块1530可以包括基板1532和安装在基板1532上的根据实施例的发光器件封装30。发光器件封装30被相互隔开，或者以矩阵的形式进行布置。
基板1532包括印刷有电路图案的绝缘构件。例如，基板1532包括PCB、MCPCB、FPCB、陶瓷PCB以及FR-4基板。
另外，基板1532可以包括有效地反射光的材料。涂层能够形成在基板1532的表面上。这时，涂层具有有效地反射光的白色或者银色。
至少一个发光器件封装30被安装在基板1532上。每个发光器件封装30可以包括至少一个LED(发光二极管)芯片。LED芯片可以包括发射具有红、绿、蓝或者白色的可见光的LED，和发射UV光的UV(紫外线)LED。
发光模块1530的发光器件封装30能够不同地布置以提供各种颜色和亮度。例如，能够布置白光LED、红光LED以及绿光LED以实现高显色指数(CRI)。
连接端子1520被电气地连接到发光模块1530，以将电力提供给发光模块1530。连接端子1520具有与外部电源插座螺纹耦合的形状，但是实施例不限于此。例如，能够以插入到外部电源的插头的形式制备连接端子1520，或者连接端子1520可以通过布线连接到外部电源。
根据实施例，包括发光器件100的发光器件封装被布置在基板上以形成发光模块。另外，如图1中所示的发光器件被布置在基板上，并且然后被封装以形成发光模块。
根据实施例的发光器件的制造方法包括下述步骤：在衬底上形成牺牲层；在牺牲层上形成包括P型掺杂物的第一导电类型半导体层；在第一导电类型半导体层上形成有源层；在有源层上形成第二导电类型半导体层；以及从除了第一区域之外的牺牲层移除第二区域。移除牺牲层的步骤包括下述步骤：形成通过第一导电半导体层、有源层以及第二导电类型半导体层中的一个的多个孔以暴露牺牲层；以及通过孔蚀刻牺牲层的第二区域。
根据实施例，由于没有执行激光剥离(LLO)工艺，因此能够减少由外延生长引起的缺陷。因此，通过使用光子晶体结构能够提高光提取效率。另外，实施例能够减少由外延生长引起的晶体缺陷并且通过使用混合光子晶体结构提高光提取效率。另外，反射层被设置在发光结构层下面，从而能够提高光提取效率。
在本说明书中对于“一个实施例”、“实施例”、“示例性实施例”等的引用意味着结合实施例描述的特定特征、结构、或特性被包括在本发明的至少一个实施例中。在说明书中，在各处出现的这类短语不必都表示相同的实施例。此外，当结合任何实施例描述特定特征、结构、或特性时，都认为结合实施例中的其它实施例实现这样的特征、结构、或特性也是本领域技术人员所能够想到的。
虽然已经参照本发明的多个示例性实施例描述了实施例，但是应该理解，本领域的技术人员可以设计出将落入本发明原理的精神和范围内的多个其它修改和实施例。更加具体地，在本说明书、附图和所附权利要求的范围内的主题的组合布置的组成部件和/或布置中，各种变化和修改都是可能的。除了组成部件和/或布置中的变化和修改之外，对于本领域的技术人员来说，替代使用也将是显而易见的。

Claims (12)

1.一种发光器件，包括：
发光结构，所述发光结构包括第一导电类型半导体层，在所述第一导电类型半导体层下面的有源层，以及在所述有源层下面的第二导电类型半导体层，其中，在发光结构中仅所述第一导电类型半导体层在其中具有多个孔；
绝缘材料，所述绝缘材料设置在所述孔中的至少一个中；
电极，所述电极连接到所述第一导电类型半导体层；
在所述第二导电类型半导体层下面的电极层；以及
空隙空间，所述空隙空间被布置在所述孔中的至少一个中，
其中，设置在所述孔中的绝缘材料的高度小于或等于所述第一导电类型半导体层的厚度，以及
其中所述电极部分地重叠所述绝缘材料，
其中所述空隙空间插入在所述绝缘材料和所述有源层之间，或者在所述绝缘材料和所述第一导电类型半导体层之间。
2.根据权利要求1所述的发光器件，其中所述孔的高度形成为小于或者等于所述第一导电类型半导体层的厚度的厚度，以及所述孔具有相同的高度和相同的宽度。
3.根据权利要求1所述的发光器件，其中所述第一导电类型半导体层的顶表面包括光提取结构，所述光提取结构包括凹凸结构，所述电极的下表面具有与所述光提取结构的凹凸结构相对应的凹凸结构。
4.根据权利要求1所述的发光器件，其中所述第一导电类型半导体层具有比所述第二导电类型半导体层的厚度厚的厚度，
其中，设置在所述孔中的绝缘材料的高度等于所述第一导电类型半导体层的厚度。
5.根据权利要求1所述的发光器件，其中所述电极层包括欧姆接触层、反射层、结合层以及导电支撑构件中的至少一个。
6.根据权利要求1所述的发光器件，其中所述第一导电类型半导体层包括P型半导体层，并且所述第二导电类型半导体层包括N型半导体层，其中所述第一和第二导电类型半导体层中的至少一个包括具有不同的带隙的多个半导体层。
7.根据权利要求2所述的发光器件，其中所述孔中的至少一个被布置在所述电极下面。
8.根据权利要求1所述的发光器件，其中所述第一导电类型半导体层包括氮化铝(AlN)或者氮化镓铝(AlGaN)，
其中所述电极直接接触所述绝缘材料。
9.根据权利要求2所述的发光器件，其中所述绝缘材料包括从由硅氧化物基材料、硅氮化物基材料以及Al2O3组成的组中选择的至少一个。
10.根据权利要求1所述的发光器件，其中所述空隙空间距离所述有源层的顶表面比距离所述第一导电半导体层的顶表面更近。
11.一种发光器件，包括：
发光结构，所述发光结构包括第一导电类型半导体层，在所述第一导电类型半导体层下面的有源层，以及在所述有源层下面的第二导电类型半导体层，其中，在发光结构中仅所述第一导电类型半导体层在其中具有多个孔；
绝缘材料，所述绝缘材料设置在所述孔中的至少一个中；
电极，所述电极连接到所述第一导电类型半导体层；
在所述第二导电类型半导体层下面的电极层；
透射电极层，所述透射电极层被布置在所述第一导电类型半导体层上；以及
在所述第二导电类型半导体层和所述电极层之间的外围部分处的保护层，
其中，设置在所述孔中的绝缘材料的高度小于或等于所述第一导电类型半导体层的厚度，以及
其中，所述电极部分地重叠所述绝缘材料，
其中，所述透射电极层连接到所述电极，
其中，所述电极的一部分直接接触所述第一导电类型半导体层，以及
其中，所述透射电极层具有与所述第一导电类型半导体层的顶表面的凹凸结构相对应的凹凸结构。
12.一种发光器件，包括：
发光结构，所述发光结构包括第一导电类型半导体层，在所述第一导电类型半导体层下面的有源层，以及在所述有源层下面的第二导电类型半导体层，其中，在发光结构中仅所述第一导电类型半导体层在其中具有多个孔；
绝缘材料，所述绝缘材料设置在所述孔中的至少一个中；
电极，所述电极连接到所述第一导电类型半导体层；
在所述第二导电类型半导体层下面的电极层；
电流阻挡层，所述电流阻挡层在所述电极层和所述第二导电类型半导体层之间，
其中，相对于所述第一导电类型半导体层的厚度方向，所述电流阻挡层对应于所述电极，
其中，所述电流阻挡层具有至少比所述电极的面积宽的面积，
其中，设置在所述孔中的绝缘材料的高度小于或等于所述第一导电类型半导体层的厚度，以及
其中，所述电极部分地重叠所述绝缘材料。
CN201110041163.0A 2010-02-17 2011-02-17 发光器件、发光器件封装以及照明系统 Active CN102194946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100014060A KR100993077B1 (ko) 2010-02-17 2010-02-17 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR10-2010-0014060 2010-02-17

Publications (2)

Publication Number Publication Date
CN102194946A CN102194946A (zh) 2011-09-21
CN102194946B true CN102194946B (zh) 2016-05-25

Family

ID=43409496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110041163.0A Active CN102194946B (zh) 2010-02-17 2011-02-17 发光器件、发光器件封装以及照明系统

Country Status (4)

Country Link
US (1) US8436383B2 (zh)
EP (1) EP2357682B1 (zh)
KR (1) KR100993077B1 (zh)
CN (1) CN102194946B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185308B2 (ja) * 2010-03-09 2013-04-17 株式会社東芝 半導体発光装置の製造方法
TWI506816B (zh) * 2010-07-30 2015-11-01 同和電子科技股份有限公司 Semiconductor device and method for manufacturing semiconductor element
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US9705032B2 (en) 2011-09-22 2017-07-11 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
US9287455B2 (en) * 2011-09-22 2016-03-15 Sensor Electronic Technology, Inc. Deep ultraviolet light emitting diode
DE102013105035A1 (de) 2013-05-16 2014-11-20 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
CN105659383A (zh) * 2013-10-21 2016-06-08 传感器电子技术股份有限公司 包括复合半导体层的异质结构
DE102014110884B4 (de) * 2014-07-31 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips
CN105206716B (zh) * 2015-09-18 2019-02-05 华灿光电(苏州）有限公司 一种垂直结构发光二极管的制作方法
US11239394B2 (en) * 2016-03-18 2022-02-01 Lg Innotek Co., Ltd. Semiconductor device and display device including the same
CN106449566B (zh) * 2016-11-26 2018-12-28 亚太星原农牧科技海安有限公司 一种冷却器的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265228A (zh) * 1997-07-25 2000-08-30 日亚化学工业株式会社 氮化物半导体元器件
CN100490197C (zh) * 2005-09-27 2009-05-20 Lg电子株式会社 发光器件制造方法
CN101641847A (zh) * 2007-03-23 2010-02-03 住友电气工业株式会社 光子晶体激光器及其制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
JP2005045162A (ja) 2003-07-25 2005-02-17 Mitsubishi Electric Corp 半導体素子およびその製造方法
KR20050049066A (ko) 2003-11-21 2005-05-25 엘지이노텍 주식회사 발광 다이오드 및 그 제조방법
US7250635B2 (en) * 2004-02-06 2007-07-31 Dicon Fiberoptics, Inc. Light emitting system with high extraction efficency
US20060043400A1 (en) * 2004-08-31 2006-03-02 Erchak Alexei A Polarized light emitting device
JP2006165309A (ja) * 2004-12-08 2006-06-22 Sumitomo Electric Ind Ltd 半導体レーザ素子
KR101171326B1 (ko) 2005-03-29 2012-08-09 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100638730B1 (ko) 2005-04-14 2006-10-30 삼성전기주식회사 수직구조 3족 질화물 발광 소자의 제조 방법
JP4868437B2 (ja) 2005-11-02 2012-02-01 古河電気工業株式会社 半導体レーザ
KR100683924B1 (ko) 2005-12-16 2007-02-16 한국광기술원 반도체 발광소자
JP2007200929A (ja) 2006-01-23 2007-08-09 Sumitomo Electric Ind Ltd 半導体発光素子の製造方法
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
TW200801513A (en) * 2006-06-29 2008-01-01 Fermiscan Australia Pty Ltd Improved process
JP5168849B2 (ja) * 2006-08-11 2013-03-27 住友電気工業株式会社 面発光レーザ素子およびその製造方法、ならびに面発光レーザアレイおよびその製造方法
JP4910608B2 (ja) * 2006-10-02 2012-04-04 ソニー株式会社 発光ダイオードの製造方法および電子装置の製造方法
KR100871614B1 (ko) 2006-12-21 2008-12-02 전북대학교산학협력단 발광 소자 및 이의 제조 방법
US8053789B2 (en) 2006-12-28 2011-11-08 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR20080065326A (ko) 2007-01-09 2008-07-14 삼성전기주식회사 질화물 반도체 발광소자의 제조방법
JP4766704B2 (ja) * 2007-04-20 2011-09-07 キヤノン株式会社 面発光レーザ
JP5097532B2 (ja) * 2007-12-21 2012-12-12 パナソニック株式会社 化合物半導体発光素子の製造方法
KR101426288B1 (ko) 2007-12-27 2014-08-06 엘지디스플레이 주식회사 발광 다이오드 및 그 제조방법
JP5388666B2 (ja) * 2008-04-21 2014-01-15 キヤノン株式会社 面発光レーザ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265228A (zh) * 1997-07-25 2000-08-30 日亚化学工业株式会社 氮化物半导体元器件
CN100490197C (zh) * 2005-09-27 2009-05-20 Lg电子株式会社 发光器件制造方法
CN101641847A (zh) * 2007-03-23 2010-02-03 住友电气工业株式会社 光子晶体激光器及其制造方法

Also Published As

Publication number Publication date
CN102194946A (zh) 2011-09-21
KR100993077B1 (ko) 2010-11-08
EP2357682A3 (en) 2014-09-17
EP2357682A2 (en) 2011-08-17
EP2357682B1 (en) 2016-11-23
US8436383B2 (en) 2013-05-07
US20110198648A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
CN102157658B (zh) 发光器件、发光器件封装及照明系统
CN102194946B (zh) 发光器件、发光器件封装以及照明系统
CN102214648B (zh) 发光器件封装和照明系统
CN102237463B (zh) 发光器件及其制造方法、发光器件封装以及发光系统
CN102148322B (zh) 发光器件和具有发光器件的发光器件封装
CN102214764B (zh) 发光器件、发光器件封装以及照明系统
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
CN102163675B (zh) 发光器件
CN104201267B (zh) 发光器件、发光器件封装以及照明系统
CN102222746B (zh) 发光器件、发光器件封装和照明系统
CN102088018B (zh) 发光器件和具有发光器件的发光器件封装
TWI489655B (zh) 發光裝置封裝件及照明系統
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
CN102163676A (zh) 发光器件、发光器件封装以及照明系统
CN102142500B (zh) 发光器件、发光器件封装以及照明系统
CN102163670B (zh) 发光器件、发光器件封装以及照明系统
CN102110753B (zh) 发光器件、发光器件封装以及照明系统
KR101865918B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110115384A (ko) 발광 소자 및 그 제조방법, 발광 소자 패키지 및 조명 시스템
CN102214758B (zh) 发光器件、用于制造发光器件的方法以及发光器件封装
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101836373B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101896676B1 (ko) 발광소자 및 발광 소자 패키지
KR20130074810A (ko) 발광소자 및 발광 소자 패키지
KR20130013179A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210818

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

CP03 Change of name, title or address

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Liyu Semiconductor Co.,Ltd.

Country or region after: China

Address before: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee before: Suzhou Leyu Semiconductor Co.,Ltd.

Country or region before: China