[go: up one dir, main page]

KR101171326B1 - 발광 소자 및 이의 제조 방법 - Google Patents

발광 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR101171326B1
KR101171326B1 KR1020050026071A KR20050026071A KR101171326B1 KR 101171326 B1 KR101171326 B1 KR 101171326B1 KR 1020050026071 A KR1020050026071 A KR 1020050026071A KR 20050026071 A KR20050026071 A KR 20050026071A KR 101171326 B1 KR101171326 B1 KR 101171326B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
light emitting
trench
type semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050026071A
Other languages
English (en)
Other versions
KR20060104162A (ko
Inventor
이재호
윤여진
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050026071A priority Critical patent/KR101171326B1/ko
Publication of KR20060104162A publication Critical patent/KR20060104162A/ko
Application granted granted Critical
Publication of KR101171326B1 publication Critical patent/KR101171326B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Type of wing
    • E05Y2900/132—Doors
    • E05Y2900/136—Screens; Insect doors
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B9/00—Screening or protective devices for wall or similar openings, with or without operating or securing mechanisms; Closures of similar construction
    • E06B9/52—Devices affording protection against insects, e.g. fly screens; Mesh windows for other purposes
    • E06B2009/527—Mounting of screens to window or door

Landscapes

  • Engineering & Computer Science (AREA)
  • Structural Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Insects & Arthropods (AREA)
  • Pest Control & Pesticides (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 웨이퍼 상에 다수의 트렌치가 나란하게 형성된 P형 반도체층 또는 N형 반도체층과, 상기 트렌치 내부에 채워지는 전극층을 포함하는 다수개의 발광 셀이 연결되어 형성된 발광 소자 및 베이스 기판 상에 N형 반도체층과 P형 반도체층이 형성된 다수 개의 발광 셀을 마련하는 단계와, 상기 N형 반도체층 또는 상기 P형 반도체층에 다수의 트렌치를 형성하는 단계와, 상기 트렌치 내부에 전극층을 형성하는 단계와, 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
이로써 발광 장치의 제조 공정을 단순화하고 불량률을 줄이며 대량 생산에 유리하여 생산성을 향상시킬 수 있으며, 더욱이 각 발광 셀의 반도체층 내에 트렌치를 형성하고, 그 내부에 투명 전극을 형성함으로써, 소자의 전류 전도성을 향상시키고, 반도체층의 노출된 영역으로 인해 소자의 외부 양자 효율을 증가시킬 수 있는 장점이 있다.
발광 소자, 투명 전극, 트렌치, 양자 효율, N형 반도체층, P형 반도체층

Description

발광 소자 및 이의 제조 방법 {Luminescence device and Method of manufacturing the same}
도 1은 종래 발광 장치를 설명하기 위한 개략도.
도 2는 단위 발광 셀의 단면도.
도 3은 단위 발광 셀이 연결된 발광 소자의 단면도.
도 4는 본 발명의 일실시예에 의한 단위 발광 셀의 단면도.
도 5는 본 발명의 일실시예에 의한 단위 발광 셀이 연결된 발광 소자의 단면도.
도 6 내지 도 7은 본 발명에 따른 트렌치와 그 내부에 형성된 투명 전극의 형상을 설명하기 위한 평면도.
도 8은 본 발명의 다른 실시예에 의한 단위 발광 셀의 단면도.
도 9a 내지 도 9b는 본 발명에 의한 발광 소자의 효과를 설명하기 위한 개념 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 발광 소자 20 : 기판
30 : 버퍼층 40 : N형 반도체층
50 : 활성층 60 : P형 반도체층
65 : 트렌치 70 : 투명 전극
71 : 제 1 투명 전극 72 : 제 2 투명 전극
80 : 배선 90, 95 : 본딩 패드
100 : 발광 셀 110 : N형 전극
120 : P형 전극 200 : 발광 소자
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 다수 개의 셀이 결합된 발광 소자에 있어서 소자의 전류 전도성을 높이고 외부 발광 효율을 향상시킬 수 있는 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자는 반도체의 p-n 접합구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들어내고, 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭한다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 최근 일반 조명 용도로 이를 적용하기 위해 활발한 연구가 진행중이다.
이는 발광 소자가 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길기 때문이다. 즉, 발광 소자의 소모 전력이 기존의 조명 장치에 비해 수 내지 수 십분의 1에 불과하고, 수명이 수 내지 수십배에 이르러, 소모 전력의 절감과 내구성 측면에서 월등하기 때문이다.
일반적으로, 발광 소자를 조명용으로 사용하기 위해서는 별도의 패키징 공정 을 통해 발광 소자를 형성하고, 다수 개의 개별 발광 소자를 와이어 본딩을 통해 직렬 연결하고, 외부에서 보호 회로 및 교류/직류 변환기 등을 설치하여 램프의 형태로 제작하였다.
도 1은 종래의 발광 장치를 설명하기 위한 개략도이다.
도면을 참조하면, 발광 칩이 실장된 다수 개의 발광 소자(10a 내지 10c)를 직렬 접속시켜 일반 조명 용도의 발광 장치를 제작하였다. 이를 위해 다수 개의 발광 소자(10a 내지 10c)를 직렬로 배열한 다음, 금속 배선 공정을 통해 각기 다른 발광 소자(10a 내지 10c) 내부의 발광 칩을 전기적으로 직렬 연결하였다. 이러한 제조 공정에 관해서는 미국 공개 특허 제 5,463,280호에 개시되어 있다.
그러나 상술한 구조를 통한 종래의 기술로 조명 용도의 발광 장치를 제작하는 경우에, 많은 개수의 발광 소자에 일일이 금속 배선 공정을 수행하여야 하기 때문에 공정 단계가 많아지고 복잡해지는 문제가 발생한다. 더욱이 공정의 단계가 증가할수록 이에 따른 불량 발생률이 높아지기 때문에 대량 생산에 걸림돌이 되고 있다. 또한, 소정의 충격에 의해 금속 배선이 단락되어 발광 소자의 동작이 종료되는 경우가 발생할 수 있다. 뿐만 아니라 개개의 발광 소자를 직렬로 배열하여야 함으로 인해 차지하게 되는 공간이 커지게 되어 발광 장치의 크기가 상당히 커지는 단점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 단일 베이스 기판 상에서 다수 개의 발광 셀이 연결되어 형성된 발광 소자를 제조함으로써 발광 장치 의 제조 공정을 단순화하고 불량률을 줄이며, 대량 생산에 유리하여 생산성을 향상시킬 수 있고, 발광 소자의 크기를 소형화하여 공간 활용성을 높일 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 발광 셀의 N형 반도체층 및 P형 반도체층 상에 투명 전극을 형성하여 소자의 전류 전도성을 향상시키고, 투명 전극 패턴을 반도체층 내에 형성하여 투명 전극으로 인한 광 흡수율을 낮춤으로써, 외부 발광 효율을 극대화할 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은 웨이퍼 상에 N형 반도체층과, 다수의 트렌치가 나란하게 형성된 P형 반도체층과, 상기 트렌치 내부에 채워지는 전극층을 포함하는 다수개의 발광 셀이 연결되어 형성된 발광 소자를 제공한다.
또한 본 발명은 웨이퍼 상에 다수의 트렌치가 나란하게 형성된 N형 반도체층 및 P형 반도체층과, 상기 트렌치 내부에 채워지는 전극층을 포함하는 다수개의 발광 셀이 연결되어 형성된 발광 소자를 제공한다.
상기 다수 개의 발광 셀은 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되는 것을 특징으로 하며, 상기 P형 반도체층 및 상기 N형 반도체층 사이에 형성된 활성층을 더 포함할 수 있다. 상기 전극층으로 투명 전극 또는 금속 전극을 사용할 수 있다.
상기 다수개의 트렌치는 수직선 형상, 수평선 형상, 메시 형상, 빗살무늬 형상, 사선 형상 또는 이들의 조합된 형상일 수 있다. 상기 N형 반도체층 및 상기 P 형 반도체층에 각각 형성된 N형 전극 및 P형 전극을 더 포함할 수 있다.
본 발명은 베이스 기판 상에 N형 반도체층과 P형 반도체층이 형성된 다수 개의 발광 셀을 마련하는 단계, 상기 N형 반도체층 또는 상기 P형 반도체층에 다수의 트렌치를 형성하는 단계, 상기 트렌치 내부에 전극층을 형성하는 단계 및 인접한 발광 셀의 N형 반도체층과 P형 반도체층을 전기적으로 연결하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다.
상기 다수 개의 발광 셀을 마련하는 단계는, 베이스 기판 상에 버퍼층, 상기 N형 반도체층, 활성층 및 상기 P형 반도체층을 순차적으로 결정 성장하는 단계, 상기 N형 반도체층의 일부를 노출하는 단계 및 개별 발광 셀을 전기적으로 절연하는 단계를 포함할 수 있다.
상기 반도체층에 상기 트렌치를 형성하는 단계는, 상기 반도체층에 소정의 식각 마스크 패턴을 형성하는 단계 및 상기 반도체층의 일부를 식각하여 트렌치를 형성하는 단계를 포함하되, 상기 트렌치 각각이 연결되도록 상기 식각 마스크 패턴을 형성하고, 상기 식각 마스크 패턴을 통해 노출된 영역이 상기 반도체층의 표면 영역의 30 내지 80%인 것을 특징으로 한다.
상기 전극층은, 상기 트렌치 내부에 10% 내지 100%가 채워지며, 상기 트렌치 내부면에 소정 두께로 형성할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하 도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
최근 발광 소자의 제조 공정을 단순화하고 불량률을 줄이며, 발광 소자의 크기를 소형화하여 공간 활용성을 높이기 위한 발광 소자에 대한 많은 연구가 진행되고 있다. 이에 본 발명은 단일 베이스 기판 상에서 다수 개의 발광 셀이 연결되어 형성된 발광 소자를 제조한다.
이러한 다수 개의 셀이 연결된 발광 소자 및 이의 제조 방법을 설명하면 대략적으로 다음과 같다.
도 2는 단위 발광 셀의 단면도이다.
도 2를 참조하면, 발광 셀(100)은 베이스 기판(20)과, 베이스 기판(20) 상에 순차적으로 적층된 버퍼층(30), N형 반도체층(40), 활성층(50), P형 반도체층(60) 및 투명 전극(70)을 포함한다. 이후, 도 3에 도시된 바와 같이, N형 반도체층(40)의 노출된 영역 상에 형성된 N형 본딩 패드(도 3의 95), 또는 투명 전극(70) 상에 형성된 P형 본딩 패드(도 3의 90)를 선택적으로 더 포함할 수 있다.
이 때, N형 본딩 패드 하부와 P형 본딩 패드 하부 각각에 N형 저항 접속막(미도시) 및 P형 저항 접속막(미도시)을 더 포함할 수 있으며, 투명 전극층(70)은 형성하지 않을 수도 있다.
상술한 바와 같이 본 발명의 발광 셀(100)은 베이스 기판(20) 상에 순차적으로 형성된 수평 타입의 발광 칩을 지칭하는 것으로, 본 발명에서는 하나의 발광 칩을 이용하여 하나의 발광 소자를 제작하지 않고, 다수 개의 발광 칩을 이용하여 하 나의 발광 소자를 형성하기 때문에 종래의 발광 칩을 발광 셀(100)로 표기하였다.
앞서 언급한 바와 같이 본 발명은 단일 베이스 기판 상에서 상기 단위 발광 셀(100)을 다수 개 연결하여 발광 소자로 제작한다.
도 3은 단위 발광 셀이 연결된 발광 소자의 단면도이다.
도면을 참조하면, 발광 소자는 단일 베이스 기판(20) 상에 다수 개의 발광 셀(100-1 내지 100-n)이 직렬 연결되어 있다. 즉, 발광 소자는 인접한 발광 셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 일단의 발광 셀(100-1)의 P형 반도체층(60) 상에 P형 본딩 패드(60)가 형성되고, 타단의 발광 셀(100-n)의 N형 반도체층(40) 상에 N형 본딩 패드(95)가 형성된 다수 개의 발광 셀(100)을 포함한다. 인접한 발광 셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)은 소정의 금속 배선(80)을 이용하여 전기적으로 연결된다.
이와 같이 하나의 발광 소자는 다수 개의 발광 셀(100)을 포함하고, 상기 P형 본딩 패드(90)와 N형 본딩 패드(95)를 통하여 발광 소자를 구성하는 단위 발광 셀(100)에 외부 전압을 인가할 수 있다.
본 발명에서 다수 개의 발광 소자를 하나의 베이스 기판(20) 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자로 절단하여 사용하게 된다. 이 때, 도 3의 A 부분은 이러한 다수 개의 발광 소자를 개별적으로 절단하기 위한 절단부이다.
일반적으로 발광 소자의 최상층에 형성되는 P형 반도체층은 전기 전도적 특 성이 좋지 않기 때문에, 메탈 합금 형태의 투명 전극층을 P형 반도체층의 상면에 형성한 다음, 그 상부에 P형 전극을 형성한다. 이러한 투명 전극층을 통해 발광 소자의 전기 전도적 특성을 향상시킬 수 있지만, 이는 발광층에서 발생한 광을 흡수하는 단점이 있다.
따라서 본 발명은 상술한 다수 개의 발광 셀이 연결된 발광 소자에 있어서, 발광 소자의 N형 반도체층 및 P형 반도체층 상에 투명 전극층을 형성하여 소자의 전류 전도성을 향상시키고, N형 반도체층 및 P형 반도체층 상에 형성되는 투명 전극층의 구조를 개선하여 외부 발광 효율을 극대화하고자 한다.
도 4는 본 발명의 일실시예에 의한 단위 발광 셀을 도시한 단면도이다.
도면을 참조하면, 단위 발광 셀은 베이스 기판(20)과, 베이스 기판(20) 상에 순차적으로 적층된 버퍼층(30), N형 반도체층(40), 활성층(50) 및 다수의 트렌치(65)가 형성된 P형 반도체층(40)과, 트렌치(65) 내부에 형성된 투명 전극층(70) 또는 금속 전극층을 포함한다. 또한, N형 반도체층(40) 및 P형 반도체층(60) 상에 각각 형성된 N형 전극(110)및 P형 전극(120)을 더 포함한다.
상술한 구조의 발광 소자를 형성하기 위하여, 먼저 베이스 기판(20) 상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 형성한다.
상기에서 베이스 기판(20)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어 도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어로 구성된 결정 성장 기판을 사용한다. 즉, 상술한 다층의 구조는 결정 성장의 베이스 기판(20) 위에 에피택셜 성장을 통해 형성되기 때문이다.
다음으로, 버퍼층(30)은 결정 성장시에 베이스 기판(20)과 후속층들의 격자 부정합을 줄이기 위한 층으로서, 반도체 재료인 GaN을 포함한다. 그러나 이에 한정되지 않고, 버퍼층(30)을 형성하지 않을 수도 있다.
상기의 버퍼층(30) 상에 N형 반도체층(40)을 형성한다. N형 반도체층(40)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성될 수 있다. 이 때, N형 화합물 반도체 층은 N형 불순물이 도핑되어 있는 GaN을 사용하는 것이 바람직하며, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. P형 반도체층(60)은 정공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성될 수 있다. 이 때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용하는 것이 바람직하며, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다.
활성층(50)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어질 수 있다. 또한, 활성층(50)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 마스크를 이용한 사진 식각 공정을 실시하여 N형 반도체층(40)의 일부를 노출시킨다. 즉, 상기 마스크를 식각 마스크로 하는 식각 공정을 통해 P형 반도체층(60), 활성층(50) 및 N형 반도체층(40)의 일부를 제거하여 N형 반도체층(40)을 노출시킨다. 이 때, 마스크는 감광막을 이용하여 형성하되, N형 전극(110)이 형성될 영역을 노출시키고, 계속적인 식각 공정을 실시하여 개개의 셀들을 전기적으로 고립시킬 수 있도록 개별 발광 셀(100)을 전기적으로 분리한다. 즉, 베이스 기판(20)이 드러날 때까지 N형 반도체층(40)과 버퍼층(30)을 식각하여 각각의 셀을 절연한다. 식각 공정은 습식, 건식 식각 공정을 실시할 수 있으며, 본 예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다.
상술한 바와 같이 단일의 마스크를 이용하여 식각을 실시할 수도 있지만, 각기 서로 다른 마스크를 이용하여 식각을 실시할 수도 있다. 즉, N형 반도체층(40)을 노출시키는 제 1 마스크를 이용한 제 1 식각을 실시한 다음, 발광 셀(100)을 전기적으로 분리하기 위해 소정 영역을 노출시키는 제 2 마스크를 이용한 제 2 식각을 실시할 수 있다.
상기와 같이 식각 공정을 이용하여 N형 반도체층(40)을 노출시키고 개개의 발광 셀(100)을 절연시킨 후, P형 반도체층(60)의 일부를 제거하여 다수의 트렌치(65)를 형성한다. 트렌치(65) 내부에 투명 전극층(70)을 형성한다.
이를 위해 본 실시예에서는 P형 반도체층(60) 상에 감광막을 도포한 다음, 소정의 마스크를 이용한 사진 식각 공정을 통해 감광막 패턴을 형성한다. 상기 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 P형 반도체층(60)의 일부를 제거하여 다수의 트렌치(65)를 형성한다. 상술한 트렌치(65)는 일정한 형상에 한정되지 않고 매우 다양하게 형성할 수 있다. 트렌치(65) 측벽에 소정의 기울기를 줄 수도 있다.
소정의 증착 공정을 통해 상기 트렌치(65) 내부에 투명 전극층(70)을 형성한다. 이 때, 트렌치(65) 내부를 투명 전극층(70)으로 완전히 채우거나, 트렌치(65) 내부를 완전히 채우지 않고 일부 깊이까지만을 채울 수도 있다. 또한, 트렌치(65)의 내부면 즉, 양 측벽과 하부면에만 투명 전극층(70)을 소정 두께로 형성할 수도 있다.
또한, 본 실시예의 다수의 트렌치(65)는 모두 연결되어 있도록 하고, P형 반도체층(60)에 고르게 분포되도록 하여 트렌치(65) 내부에 형성된 투명 전극층(70)을 통해 소정의 전류가 P형 반도체층(60)에 넓게 전달될 수 있다. 즉, 투명 전극층(70)이 P형 반도체층(60)의 내부에 형성되기 때문에 투명 전극층(70)과 P형 반도체층(60)의 접합면이 더 넓어지게 되어 상기 P형 반도체층(60) 전면으로 고르게 전류가 퍼져나갈 수 있다. 이는, 도 2에 도시한 바와 같이 트렌치(65)를 형성하지 않은 P형 반도체층(60)의 전면에 투명 전극층(70)을 형성하는 경우에는 일면만이 접촉되지만, 상기와 같이 다수의 트렌치(65)가 형성된 P형 반도체층(60)의 내부에 투명 전극층(70)이 형성되는 경우에는 3면이 접촉되기 때문이다. 이러한 효과는 p형 반 도체층(60)의 전기 전도적 특성을 향상시켜 광출력을 증가시킬 뿐만 아니라, 고효율의 발광 소자를 제조할 수 있다.
상기의 투명 전극층(70)으로는 ITO를 포함한 다양한 물질막을 사용하는 것이 효과적이다. 즉, 투명 전극층(70)의 투명도가 50 내지 100%인 물질을 사용한다.
투명 전극층(70) 또는 투명 전극층(70) 및 P형 반도체층(60) 상에 P형 전극(120)을 형성하고, N형 반도체층(40) 상에 N형 전극(110)을 형성한다. 즉, 본 실시예에서는 투명 전극층(70)과 P형 반도체층(60)이 중첩되도록 P형 전극(120)을 형성한다. 그러나 이에 한정되지 않고, P형 전극(120)이 형성될 영역에 트렌치(65)를 형성하지 않고 P형 반도체층(60) 상에 투명 전극층(70)을 형성한 다음, 투명 전극층(70) 상에 P형 전극(120)을 형성할 수도 있다. 또한, P형 전극(120)이 형성될 영역에 다른 영역보다 그 폭이 넓은 트렌치(65)를 형성하고, 트렌치(65) 내부에 투명 전극층(70)을 형성한 다음, 투명 전극층(70) 상에 P형 전극(120)을 형성할 수도 있다.
상술한 본 발명의 단위 발광 셀의 제조 공정은 일 실시예일뿐 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
앞서 언급한 바와 같이 본 발명은 상술한 단위 발광 셀(100)을 다수 개 연결하여 발광 소자로 제작한다. 하기에서는 이에 관해 도면을 참조하여 설명한다.
도 5는 상술한 본 발명의 일실시예에 의한 단위 발광 셀이 배열된 발광 소자를 도시한 단면도이다.
도면을 참조하면, 본 발명의 발광 소자(200)는 단일 베이스 기판(20) 상에 다수 개의 발광 셀(100)이 직렬 연결되어 있다. 즉, 발광 소자(200)는 인접한 발광 셀(100)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 각 발광 셀(100)의 P형 반도체층(60)은 다수의 트렌치(65)가 형성되고 그 트렌치(65) 내부에 형성된 투명 전극층(70)을 포함하는 다수 개의 발광 셀(100)을 포함한다. 인접한 발광 셀(100)의 N형 반도체층(40)과 P형 반도체층(60)은 소정의 금속 배선을 이용하여 전기적으로 연결시킨다.
예를 들어 도 5와 같이, 제 1 내지 제 n 발광 셀(100-1 내지 100-n)이 직렬 연결된 발광 소자에 있어서, 제 1 발광 셀(100-1)의 P형 반도체층(60) 상에 P형 전극(120)이 형성되고, 제 1 발광 셀(100-1)의 N형 반도체층(40)과 제 2 발광 셀(100-2)의 P형 반도체층(60)이 제 1 배선을 통해 연결된다. 제 2 발광 셀(100-2)의 N형 반도체층(40)과 제 3 발광 셀(미도시)의 P형 반도체층(미도시)이 제 2 배선(80-2)을 통해 연결된다. 또한, 제 n-2 발광 셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광 셀(100-n-1)의 P형 반도체층(60)이 제 n-2 배선(80-n-2)을 통해 연결되고, 제 n-1 발광 셀9100-n-1)의 N형 반도체층(40)과, 제 n 발광 셀(100-n)의 P형 반도체층(60)이 제 n-1 배선(80-n-1)을 통해 연결된다. 또한, 제 n 발광 셀(100-n)의 N형 반도체층(40)에 N형 전극(110)이 형성된다.
본 발명에서 다수 개의 발광 소자(200)를 하나의 베이스 기판(20) 상에 제작할 수 있고, 이러한 경우 추후에 각각의 발광 소자(200)로 절단하여 사용하게 된다. 이 때, 도 5의 A 부분은 이러한 다수 개의 발광 소자(200)를 개별적으로 절단 하기 위한 절단부이다.
이와 같이 하나의 발광 소자는 다수 개의 발광 셀을 포함하고, 각 발광 셀의 P형 반도체층의 트렌치에 형성된 투명 전극층을 통하여 P형 반도체층의 전기 전도적 특성을 향상시킬 수 있다.
상기와 같이 발광 셀들이 직렬 연결되어 형성된 발광 소자의 경우에는 교류 구동이 가능한 전압의 숫자만큼 형성하는 것이 효과적이다. 즉, 단일 발광 셀을 구동하기 위한 전압/전류와 조명용 발광 소자에 인가되는 교류 구동 전압에 따라 직렬 연결되는 발광 셀의 개수가 매우 다양할 수 있다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 66 내지 67개를 직렬로 연결하여 발광 소자를 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광 다이오드 셀을 33 내지 34개를 직렬로 연결하여 발광 소자를 제작한다.
이와 같이 다수 개의 단위 발광 셀을 직렬 연결하여 발광 소자로 제작할 수 있으며, 이에 한정되지 않고, 다수의 발광 셀들이 직렬 연결된 다수의 발광 셀 어레이를 병렬 연결시켜 구성할 수 있고, 또한 소정의 정류 동작을 하는 별도의 브리지부를 포함하여 발광 소자를 제작할 수도 있다.
상술한 다수 개의 발광 셀(100)을 포함하는 발광 소자(200)의 제조 방법은 간락하게 다음과 같다.
베이스 기판(20) 상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 결정 성장시킨다.
소정의 패터닝 공정을 통해 상기 N형 반도체층(40)의 일부를 노출시키고, 각각의 발광 셀(100)을 전기적으로 절연한다. 패터닝 공정은 전체 구조 상에 감광막을 도포한 다음, 소정의 리소그라피 공정을 통해 소정 영역이 개방된 감광막 마스크를 형성한다. 상기 소정 영역은 발광 셀(100)들 사이의 영역 및 노출될 N형 반도체층(40) 영역을 지칭한다. 상기 감광막 마스크를 식각 마스크로 하는 식각 공정을 실시하여 P형 반도체층(60)과 활성층(50)을 식각하여 N형 반도체층(40)을 노출시키고, 계속적인 식각 공정을 실시하여 N형 반도체층(40)의 일부를 식각하여 개별 발광 셀(100)을 형성하고, 이를 전기적으로 절연한다. 상기 패터닝 공정시 사용되는 식각 공정은 습식, 건식 식각 공정을 실시할 수 있으며, 본 실시예에서는 플라즈마를 이용한 건식 식각을 실시하는 것이 효과적이다.
이후, 별도의 식각 공정을 통해 P형 반도체층(60)의 일부를 제거하여 다수의 트렌치(65)를 형성하고, 트렌치(65) 내부에 소정의 증착 공정을 통해 투명 전극층(70)을 형성한다. 상기 다수의 트렌치(70)는 모두 연결되도록 하고, P형 반도체층(60)에 고르게 분포되도록 한다.
투명 전극층(70) 또는 투명 전극층(70) 및 P형 반도체층(60) 상에 P형 전극(120)을 형성하고, N형 반도체층(40) 상에 N형 전극(110)을 형성한다. 이후, 소정의 브리지(Bridge) 공정 또는 스탭 커버(Step Cover) 등의 공정으로 각기 인접한 발광 셀(100)의 N형 반도체층(40)과 P형 반도체층(60)을 전기적으로 연결하는 도전성 배선을 형성한다. 도전성 배선은 도전성의 물질을 이용하여 형성하며, 금속 또는 불순물로 도핑된 실리콘 화합물을 이용하여 형성한다.
상술한 본 발명의 발광 소자의 제조는 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다. 즉, 앞서 언급한 수평형의 발광 셀 뿐만 아니라 수직형의 발광 셀을 직렬 연결하여 발광 소자를 제작할 수 있다.
예를 들어, N형 전극, N형 반도체층, 활성층, P형 반도체층 및 P형 전극이 순차적으로 적층된 형상의 다수 개의 수직형 발광 셀을 베이스 기판 상에 형성하거나, 형성된 발광 셀을 베이스 기판 상에 본딩한다. P형 반도체층에 다수의 트렌치를 형성하고, 트렌치 내부에 투명 전극층을 형성한다. 이후, P형 반도체층 상에 도전성의 호스트 기판을 본딩하여 하부의 버퍼층 및 성장 기판을 제거한 다음, N형 반도체층이 위로 올라오도록 회전시킨다. N형 반도체층 또한 다수의 트렌치를 형성하고, 트렌치 내부에 투명 전극층을 형성하고, 그 상부에 N형 전극을 형성한 후, 인접한 발광 셀의 N형 전극 및 P형 전극 간을 배선으로 연결하여 다수 개의 발광 셀 간을 직렬 연결하여 발광 소자를 제작할 수 있다. 물론 상기의 수직형 발광 셀은 상술한 예에 한정된 구조가 아닌 다른 다양한 구조가 가능하다.
도 6 또는 도 7은 본 발명에 따른 트렌치와 그 내부에 형성된 투명 전극의 형상을 설명하기 위한 평면도이다.
본 발명의 P형 반도체층(60) 내부에 형성된 트렌치(65) 및 그 내부에 채워지는 투명 전극층(70)은 도 6과 같이 수직/수평의 다수의 트렌치(65)가 교차된 것과 같은 메시 형태로 형성할 수 있고, 도 7과 같이 중심 트렌치(65)가 있고, 이와 교차하는 다수의 트렌치(65)를 갖는 빗살무늬 형태로 형성할 수 있다. 물론 이에 한정되지 않고, 다양한 형태가 가능하다. 또한, 다수의 트렌치(65)는 수직/수평 선형태 뿐만 아니라 사선 형태로 형성되어 이들간이 교차될 수도 있다. 뿐만 아니라 P형 반도체층(60) 중 식각되지 않은 영역(트렌치 이외의 영역)의 형상이 삼각형, 사각형, 육각형 등과 같은 다각형과, 원형과, 타원형과, 톱니형 중 적어도 어느 하나의 형상이 될 수 있다. 본 발명의 트렌치(65) 및 그 내부에 채워지는 투명 전극층(70)의 형상은 돌출된 P형 반도체층(60)에 따라 다양한 형상이 가능하다.
또한, 트렌치(65)의 폭 즉, 투명 전극층(70)이 차지하는 면적이 P형 반도체층(60) 전체 면적의 약 10 내지 95%가 되도록 한다. 특히, 트렌치(65)를 형성해서 상대적으로 돌출된 P형 반도체층(60)의 표면적은, 트렌치(65)를 형성하지 않았을 때의 P형 반도체층(60)의 표면적의 30 내지 80 %가 되도록 하는 것이 바람직하다. 만일 투명 전극층(70) 형성 부분을 전체 면적의 50%로 구성하였을 경우, 전면을 투명 전극층(70)으로 형성한 소자에 비하여 50% 정도의 광 방출 증가 효과를 얻을 수 있다.
다수의 트렌치(65)는 매쉬 형태를 포함한 다양한 형상으로 형성하고, 다수의 트렌치(65) 각각은 서로 연결되어 있다. 또한, 투명 전극층(70)에 채워진 정도는 상기 트렌치(65)의 깊이의 10 내지 100%정도가 바람직하다. 즉, 트렌치(65) 전체를 투명 전극층(70)으로 채울 수도 있고, 트렌치(65)의 일부 영역만을 투명 전극층(70)으로 채울 수 있다. 트렌치(65) 내부를 투명 전극이 아닌 일반 금속 전극으로 채울 수도 있다.
도 8은 본 발명의 다른 실시예에 의한 단위 발광 셀의 단면도이다.
도면을 참조하면, 단위 발광 셀(100)은 베이스 기판(20)과, 베이스 기판(20) 상에 순차적으로 적층된 버퍼층(30), 다수의 트렌치(65)가 형성된 N형 반도체층(40), 활성층(50) 및 다수의 트렌치(65)가 형성된 P형 반도체층(60)과, 트렌치(65) 내부에 형성된 투명 전극층(70) 또는 금속 전극층을 포함한다. 또한, N형 반도체층(40) 및 P형 반도체층(60) 상에 각각 형성된 N형 전극(110) 및 P형 전극(120)을 더 포함한다.
상술한 구조의 단위 발광 셀(100)을 형성하기 위하여, 먼저 베이스 기판(20) 상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 형성한다. 식각 공정을 이용하여 N형 반도체층(40)의 일부를 노출시키고 개개의 발광 셀(100)을 절연시킨다. 이후, P형 반도체층(60)의 일부를 제거하여 다수의 트렌치(65)를 형성하고, 트렌치(65) 내부에 제 1 투명 전극층(71)을 형성한다. 또한, 마찬가지로 N형 반도체층(40)의 일부를 제거하여 다수의 트렌치(65)를 형성하고, 트렌치(65) 내부에 제 2 투명 전극층(72)을 형성한다. 제 1 투명 전극층(71) 또는 제 1 투명 전극층(71) 및 P형 반도체층(60) 상에 P형 전극(120)을 형성하고, 제 2 투명 전극층(72) 또는 제 2 투명 전극층(72) 및 N형 반도체층(40) 상에 N형 전극(110)을 형성한다.
상술한 단위 발광 셀(100)을 연결하여 발광 소자(200)로 제조하는 경우에, 소정의 금속 배선을 이용하여 인접한 발광 셀(100)의 N형 전극(110)과 P형 전극(120)을 전기적으로 연결시킨다.
물론 상술한 본 발명의 발광 소자의 제조 방법은 이에 한정되지 않고, 다양 한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
도 9a 및 도 9b는 본 발명에 따른 발광 소자의 효과를 설명하기 위한 개념 단면도이다.
도 9b를 참조하면, 상술한 바와 같이 N형 반도체층 및/또는 P형 반도체층 내에 트렌치(65)를 형성하고, 그 내부에 투명 전극(70)을 형성하게 되면, 투명 전극(70)으로 전류가 집중하게 되어, 이로 인해 발광 효율이 증가되는 효과를 얻을 수 있다. 또한, 반도체층의 상부 영역이 아닌 중심 영역에서 전류가 인가되기 때문에 소자의 전기적 특성을 향상시킬 수 있다. 즉, 반도체층의 전체로 전류가 고르게 퍼져 나가게 할 수 있다(도 9b의 점선 참조).
또한, 활성층에서 생성되는 광자에 관해 살펴보면 도 9a와 같이 반도체층 상부의 전면에 투명 전극(70)이 형성되는 경우에, 일부의 광자가 반도체층과 투명 전극(70)간의 그 계면에서 투과하지 못하고 반사되어 나오게 된다. 그러나, 도 9b에서와 같이 반도체층의 내부의 소정 영역에 투명 전극(70)이 형성되는 경우에는 투명 전극(70) 형성 영역을 제외한 영역 즉, 투명 전극(70)이 형성되지 않고 바로 노출된 반도체층 영역에서는 광자가 계면에 의해 반사되는 현상 없이 외부로 방출될 수 있어 외부 양자 효율을 높일 수 있게 된다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 단일 베이스 기판 상에서 다수 개의 발광 셀이 연결되어 형성된 발광 소자를 제조함으로써 발광 장치의 제조 공정을 단순화하고 불량률을 줄이며 대량 생산에 유리하여 생산성을 향상시킬 수 있는 장점이 있다. 또한 웨이퍼 레벨에서 다수의 발광 셀을 전기적으로 연결하기 때문에 고전압에서 발광할 수 있는 발광 소자를 제작할 수 있다.
더욱이, 본 발명의 발광 소자 및 이의 제조 방법은 각 발광 셀의 반도체층 내에 트렌치를 형성하고, 그 내부에 투명 전극을 형성함으로써, 소자의 전류 전도성을 향상시키고, 반도체층의 노출된 영역으로 인해 소자의 외부 양자 효율을 증가시킬 수 있는 장점이 있다.

Claims (26)

  1. 기판 상에 서로 이격되어 위치하고, 하부 반도체층, 상기 하부 반도체층 상부에 위치하는 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 각각 포함하는 복수개의 발광셀;
    상기 발광셀들 중 적어도 하나의 발광셀의 상기 상부 반도체층에 형성된 제 1 트렌치;
    상기 제 1 트렌치의 내부의 일정 영역을 채우는 전극층; 및
    상기 전극층 상에 형성된 제 1 전극을 포함하는 것을 특징으로 하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 제 1 트렌치의 평면 형상은 다각형 형상, 사선 형상, 메시 형상 및 이들의 조합 중 하나의 형상을 갖는 것을 특징으로 하는 발광 소자.
  3. 청구항 2에 있어서,
    상기 제 1 트렌치는 상기 상부 반도체층의 표면적의 10~95%가 되도록 형성하는 것을 특징으로 하는 발광소자.
  4. 청구항 3에 있어서,
    상기 제 1 트렌치는 상기 상부 반도체층의 표면적의 30~80%가 되도록 형성하는 것을 특징으로 하는 발광소자.
  5. 청구항 1에 있어서,
    상기 제 1 트렌치의 측면은 소정의 기울기를 가지는 것을 특징으로 하는 발광소자.
  6. 청구항 1에 있어서,
    상기 전극층의 두께는 상기 제 1 트렌치 높이와 동일한 것을 특징으로 하는 발광소자.
  7. 청구항 1에 있어서,
    상기 전극층의 두께는 상기 제 1 트렌치 높이보다 낮은 것을 특징으로 하는 발광소자.
  8. 청구항 1에 있어서,
    상기 전극층은 투명 전극 물질 및 금속 물질 중 어느 하나를 포함하는 것을 특징으로 하는 발광소자.
  9. 청구항 1에 있어서,
    상기 제 1 전극은 상기 상부 반도체 표면 상에 형성되는 것을 특징으로 하는 발광소자.
  10. 청구항 1에 있어서,
    상기 복수개의 발광 셀 각각을 전기적으로 연결하는 금속 배선을 더 포함하는 것을 특징으로 하는 발광 소자.
  11. 청구항 1에 있어서,
    상기 활성층 및 상부 반도체층에 의해 덮이지 않고 노출된 상기 하부 반도체층의 일정 영역에 형성된 제 2 트렌치를 더 포함하는 것을 특징으로 하는 발광소자.
  12. 하부 반도체층, 상기 하부 반도체층 상부에 위치하는 상부 반도체층 및 상기 하부 반도체층과 상부 반도체층 사이에 개재된 활성층을 포함하는 발광셀;
    상기 상부 반도체층에 형성된 제 1 트렌치;
    상기 제 1 트렌치의 내부의 일정 영역을 채우는 전극층;
    상기 전극층 상에 형성된 제 1 전극을 포함하는 것을 특징으로 하는 발광 소자.
  13. 청구항 12에 있어서,
    상기 제 1 트렌치의 평면 형상은 다각형 형상, 사선 형상, 메시 형상 및 이들의 조합 중 하나의 형상을 갖는 것을 특징으로 하는 발광 소자.
  14. 청구항 13에 있어서,
    상기 제 1 트렌치는 상기 상부 반도체층의 표면적의 10~95%가 되도록 형성하는 것을 특징으로 하는 발광소자.
  15. 청구항 14에 있어서,
    상기 제 1 트렌치는 상기 상부 반도체층의 표면적의 30~80%가 되도록 형성하는 것을 특징으로 하는 발광소자.
  16. 청구항 12에 있어서,
    상기 제 1 트렌치의 측면은 소정의 기울기를 가지는 것을 특징으로 하는 발광소자.
  17. 청구항 12에 있어서,
    상기 전극층의 두께는 상기 제 1 트렌치 높이와 동일한 것을 특징으로 하는 발광소자.
  18. 청구항 12에 있어서,
    상기 전극층의 두께는 상기 제 1 트렌치 높이보다 낮은 것을 특징으로 하는 발광소자.
  19. 청구항 12에있어서,
    상기 전극층은 투명 전극 물질 및 금속 물질중 어느 하나를 포함하는 것을 특징으로 하는 발광 소자.
  20. 청구항 12에 있어서,
    상기 제 1 전극은 상기 상부 반도체 상에 형성되는 것을 특징으로 하는 발광소자.
  21. 청구항 12에 있어서,
    상기 활성층 및 상부 반도체층에 의해 덮이지 않고 노출된 상기 하부 반도체층의 일정 영역에 형성된 제 2 트렌치를 더 포함하는 것을 특징으로 하는 발광소자.
  22. 기판 상에 하부 반도체층, 활성층 및 상부 반도체층이 각각 형성된 복수개의 발광셀을 마련하는 단계;
    상기 발광셀들 중 적어도 하나의 발광셀의 상기 상부 반도체층을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 내부의 일정 영역에 전극층을 형성하는 단계; 및
    상기 전극층 상에 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 발광 소자의 제조방법.
  23. 청구항 22에 있어서,
    상기 트렌치를 형성하는 단계는
    측면이 소정 기울기를 갖도록 상기 상부 반도체를 식각하는 것을 특징으로 하는 발광 소자의 제조방법.
  24. 청구항 22에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 상부 반도체층의 평면 형상이 다각형 형상, 사선 형상, 메시 형상 및 이들의 조합 중 어느 하나의 형상을 갖도록 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  25. 청구항 24에 있어서,
    상기 트렌치를 형성하는 단계는
    상기 상부 반도체층의 표면적의 10~95%의 면적을 갖도록 형성하는 것을 특징으로 하는 발광 소자의 제조방법.
  26. 청구항 22에 있어서,
    상기 트렌치를 형성하는 단계는,
    상기 활성층 및 상부 반도체층에 의해 덮이지 않고 노출된 상기 하부 반도체층의 일정 영역을 식각하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조방법.
KR1020050026071A 2005-03-29 2005-03-29 발광 소자 및 이의 제조 방법 Expired - Fee Related KR101171326B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050026071A KR101171326B1 (ko) 2005-03-29 2005-03-29 발광 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026071A KR101171326B1 (ko) 2005-03-29 2005-03-29 발광 소자 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120026889A Division KR101239859B1 (ko) 2012-03-16 2012-03-16 발광 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060104162A KR20060104162A (ko) 2006-10-09
KR101171326B1 true KR101171326B1 (ko) 2012-08-09

Family

ID=37634244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026071A Expired - Fee Related KR101171326B1 (ko) 2005-03-29 2005-03-29 발광 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101171326B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020420A (ko) * 2012-08-08 2014-02-19 엘지이노텍 주식회사 발광 소자

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100869962B1 (ko) 2006-12-07 2008-11-24 한국전자통신연구원 전류 확산층을 포함하는 발광소자의 제조방법
KR101140096B1 (ko) * 2009-10-12 2012-04-30 전북대학교산학협력단 나노로드 발광 다이오드 및 이의 제조방법
KR100993077B1 (ko) 2010-02-17 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 발광소자 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347586A (ja) 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子
JP2005019653A (ja) 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 半導体発光素子および発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019653A (ja) 2003-06-25 2005-01-20 Matsushita Electric Works Ltd 半導体発光素子および発光装置
JP2003347586A (ja) 2003-07-08 2003-12-05 Toshiba Corp 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140020420A (ko) * 2012-08-08 2014-02-19 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR20060104162A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
US8168988B2 (en) Light emitting element with a plurality of cells bonded, method of manufacturing the same, and light emitting device using the same
KR101269053B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
KR101106148B1 (ko) 발광 소자
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
US20080217628A1 (en) Light emitting device
KR101171326B1 (ko) 발광 소자 및 이의 제조 방법
KR20060020089A (ko) 다수의 셀이 결합된 발광 소자
KR100765385B1 (ko) 다수의 발광 셀이 어레이된 발광 소자
KR101171331B1 (ko) 발광 소자
KR100646636B1 (ko) 발광 소자 및 이의 제조 방법
KR20120031207A (ko) 발광다이오드 및 그 제조방법
KR101239859B1 (ko) 발광 소자 및 이의 제조 방법
KR100898585B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR101158073B1 (ko) 다수개의 발광 셀이 어레이된 발광 소자
KR101216934B1 (ko) 다수의 셀이 결합된 발광 소자 및 그 제조 방법
KR100644215B1 (ko) 발광소자와 그 제조방법
KR100620891B1 (ko) 발광소자 및 그 제조방법
KR100663907B1 (ko) 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
KR100683446B1 (ko) 요철 버퍼층을 갖는 발광소자 및 그 제조방법
KR100758541B1 (ko) 행렬로 배치된 발광셀들을 갖는 발광 다이오드 및 그제조방법
KR20070055153A (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
KR101057770B1 (ko) 발광 소자 및 그 제조방법
KR20100023564A (ko) 발광다이오드 및 그 제조방법
KR20060081449A (ko) 발광 소자 및 이의 제조 방법
KR20080002162A (ko) 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050329

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100302

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050329

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110614

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120223

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110614

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20120316

Patent event code: PA01071R01D

PJ0201 Trial against decision of rejection

Patent event date: 20120316

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20120223

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20120502

Appeal identifier: 2012101002638

Request date: 20120316

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20120316

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20120316

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20110809

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20100302

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20120502

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20120417

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120731

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160525

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170613

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180612

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200511