KR100683446B1

KR100683446B1 - 요철 버퍼층을 갖는 발광소자 및 그 제조방법

Info

Publication number: KR100683446B1
Application number: KR1020050064586A
Authority: KR
Inventors: 이재호
Original assignee: 서울옵토디바이스주식회사
Priority date: 2005-07-16
Filing date: 2005-07-16
Publication date: 2007-02-20
Also published as: KR20070009938A

Abstract

본 발명은 요철 버퍼층을 갖는 발광소자 제조방법 및 이를 위한 발광소자에 관한 것으로, 특히 복수의 발광셀들을 갖는 발광 다이오드에 있어서 결함밀도가 낮은 절연성 버퍼층을 성장시키기 위해 요철이 상면에 형성된 버퍼층이 추가되고 열방출 효율이 좋고 가격이 싼 전도성 기판이 사용된 요철 버퍼층을 갖는 발광소자 제조방법 및 이를 위한 발광소자에 관한 것이다.

이를 위하여 본 발명은 베이스를 이루는 기판을 준비하고, 상기 기판 위에 절연물질을 도포하여 제1 버퍼층을 형성하고, 상기 제1 버퍼층 위에 도전성 금속물질을 도포하여 소정 두께의 금속막을 형성한 후 소정의 온도로 가열하여 금속 아일랜드를 형성하고, 상기 금속 아일랜드를 식각마스크로, 상기 제1 버퍼층 상면을 상기 기판이 드러나도록 식각함으로써 상기 제1 버퍼층 상면에 요철을 형성한 후 상기 금속 아일랜드를 제거하고, 상기 식각된 제1 버퍼층의 요철 위로 제2 버퍼층을 형성하고, 상기 제2 버퍼층 위에 직렬 연결된 복수개의 발광셀들을 형성하는 발광소자 제조방법을 제공한다.

발광 다이오드, 요철, 금속 아일랜드, 절연성 버퍼층

Description

요철 버퍼층을 갖는 발광소자 및 그 제조방법 {light emitting element with buffer layer having rugged upper surface and method for fabricating thereof}

도 1은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.

도 2 내지 도 7은 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.

<도면 주요 부분에 대한 부호의 설명>

100: 기판 200: 제1 버퍼층

250: 금속막 260: 금속 아일랜드

300: 제2 버퍼층 400: 발광셀들

410: N형 반도체층 420: 활성층

430: P형 반도체층 500: 투명전극

600a,600b: 전극패드 700: 금속배선들

본 발명은 요철 버퍼층을 갖는 발광소자 및 그 제조방법에 관한 것으로, 특 히 복수의 발광셀들을 갖는 발광 다이오드에 있어서 결함밀도가 낮은 절연성 버퍼층을 성장시키기 위해 상면에 요철(凹凸)이 형성된 버퍼층이 추가되고 열방출 효율이 좋고 가격이 싼 전도성 기판이 사용된 요철 버퍼층을 갖는 발광소자 및 그 제조방법에 관한 것이다.

발광 다이오드는 N형 반도체와 P형 반도체가 서로 접합된 구조를 가지는 광전 변환 반도체 소자로서, 전자와 정공의 재결합에 의하여 빛을 발산한다. 이러한 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.

발광 다이오드는 교류 전원 하에서 전류의 방향에 따라 온/오프를 반복한다. 따라서, 발광 다이오드를 교류 전원에 직접 연결하여 사용할 경우, 발광 다이오드가 연속적으로 빛을 방출하지 못하여, 역방향 전류에 의해 쉽게 파손되는 문제점이 있다.

이러한 발광 다이오드의 문제점을 해결하여, 고전압 교류 전원에 직접 연결하여 사용할 수 있는 발광 다이오드가 국제공개번호 WO 2004/023568(A1)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이(SAKAI et. al.)에 의해 개시된 바 있다.

상기 WO 2004/023568(A1)호에 따르면, LED들(발광셀들)이 사파이어 기판과 같은 절연성 기판 상에 2차원적으로 직렬 연결되어 LED 어레이를 형성하고, 이러한 두 개의 LED 어레이들이 상기 사파이어 기판 상에서 역병렬로 연결됨으로써, 파워 서플라이에 의해 구동될 수 있는 단일 칩 발광 소자로 제작된다.

그러나, 사파이어 기판은 가격이 비싸며 열전도율이 상대적으로 낮아 열 방출이 원활하지 않다. 이러한 열방출의 한계는 상기 발광장치의 최대 광출력의 한계로 이어진다. 따라서, 고전압 교류전원하에서 최대 광출력을 증가시키기 위해 열방출 특성이 좋은 기판을 사용해야 한다.

그러나 열방출 특성이 좋은 전도성 기판을 사용하는 경우 발광 다이오드의 발광셀들을 전기적으로 분리하기 위해서는 기판과 발광셀들 사이에 절연성 버퍼층을 개재시켜야 한다. 또한, 절연성 버퍼층은 일반적인 판상의 전도성 기판 상에서는 성장이 잘 되지 않는 문제점이 있다.

본 발명의 목적은, 상기 문제점을 해결하기 위한 것으로, 복수의 발광셀들을 갖는 발광 다이오드에 있어서 결함밀도가 낮은 절연성 버퍼층을 성장시키기 위해 상면에 요철(凹凸)이 형성된 버퍼층이 추가되고 열방출 효율이 좋고 가격이 싼 전도성 기판이 사용된 발광 다이오드를 제공함에 있다.

본 발명의 다른 목적은, 상기 발광 다이오드를 제조하는 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일측면에 따른 발광소자 제조방법은 먼저, 베이스를 이루는 기판을 준비하고, 상기 기판 위에 버퍼물질을 도포하여 제1 버퍼층을 형성한다. 상기 제1 버퍼층 위에 도전성 금속물질을 도포하여 소정 두께 의 금속막을 형성한 후 소정의 온도로 가열하여 금속 아일랜드를 형성한다. 상기 금속 아일랜드를 식각마스크로 하여, 상기 제1 버퍼층 상면을 상기 기판이 드러나도록 식각하고 상기 제1 버퍼층 상면에 요철을 형성한 후 상기 금속 아일랜드를 제거한다. 상기 식각된 제1 버퍼층의 요철 위로 제2 버퍼층을 형성하고, 상기 제2 버퍼층 위에 직렬 연결된 복수개의 발광셀들을 형성한다.

바람직하게는 상기 기판은 실리콘(Si) 기판, 실리콘카바이드(SiC) 기판, 게르마늄(Ge) 기판 중 어느 하나일 수 있다.

더욱 바람직하게는 상기 제1 버퍼층은 실리콘(Si)계 또는 게르마늄(Ge)계로 이루어진다.

더욱 바람직하게는 상기 제2 버퍼층은 절연성 질화물 반도체로 이루어진다.

더욱 바람직하게는 상기 절연성 질화물 반도체는 AlN 또는 저 도우핑(low-doping)된 GaN이다.

더욱 바람직하게는 상기 발광셀들 각각은 N형 반도체층, 발광층 및 P형 반도체층을 포함하고, 상기 발광셀들은 인접한 발광셀들의 N형 반도체층들과 P형 반도체층들이 금속배선들에 의해 각각 전기적으로 직렬 연결된다.

더욱 바람직하게는 상기 금속막의 두께는 1 내지 50 nm이다.

더욱 바람직하게는 상기 가열 온도는 200℃ 내지 1000℃이다.

상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 발광 소자는, 베이스를 이루는 기판; 상기 기판의 위에서 요철을 상면에 갖도록 형성된 제1 버퍼층; 상기 제1 버퍼층 위에 형성된 절연성 물질로 이루어진 제2 버퍼층; 상기 제2 버퍼 층 위에 위치하는 직렬 연결된 복수개의 발광셀들을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되게 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 1을 참조하여 설명하면, 본 발명의 일 실시예에 따른 발광 다이오드는 기판(100), 제1 버퍼층(200), 제2 버퍼층(300), 복수의 발광셀들(400), 투명전극(500), 전극 패드(600a, 600b) 및 금속배선들(700)을 포함한다.

상기 기판(100)은 사파이어에 비해 열전도율이 크고 염가인 Si계 물질, 예를 들어 Si, SiC 또는 Ge과 같은 소재로 이루어질 수 있으며, 상기 기판(100) 위로는 상기 제1 버퍼층(200)이 형성된다.

상기 제1 버퍼층(200)은 Si계 물질, 예를 들어 Si, SiO₂, Si₃N₄ 또는 Ge계 물질, 예를 들어 Ge, 산화 게르마늄과 같은 소재로 이루어질 수 있으며, 상기 기판(100) 위에 형성된다. 상기 제1 버퍼층(200)은 그 위에 결함밀도가 낮은 상기 제2 버퍼층(300)을 형성되게 하기 위해 그 상면은 요철 형태를 가진다.

상기 제2 버퍼층(300)은 절연성 물질, 예를 들어 절연성 질화물인 AlN 또는 저 도우핑된 GaN과 같은 소재로 이루어질 수 있으며, 상기 제1 버퍼층(200) 위에 형성된다. 상기 기판(100)은 전도성을 가지기 때문에 상기 제2 버퍼층(300)은 상기 발광셀들(400)이 전기적으로 분리되도록 절연성 물질로 이루어져야 된다.

상기 발광셀들(400) 각각은 N형 반도체층(410), 활성층(420) 및 P형 반도체층(430)이 연속적으로 적층된 구조를 이룬다. 도시된 바와 같이, 상기 활성층(420)은 상기 N형 반도체층(410)의 일부 영역 상에 형성되며, 상기 활성층(420) 위로는 상기 P형 반도체층(430)이 형성된다. 따라서, 상기 N형 반도체층(410)의 상면 일부 영역은 상기 활성층(420)과 접합되어 있으며, 상면의 나머지 일부 영역은 외부로 노출된다.

상기 N형 반도체층(410)은 N형 Al_xIn_yGa₁ _-x- _yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, N형 클래드층을 포함할 수 있다. 상기 N형 반도체층(410)은 실리콘(Si)을 도우핑하여 형성할 수 있다.

상기 활성층(420)은 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 상기 활성층(420)을 이루는 물질의 종류에 따라 발광셀에서 방출되는 발광 파장이 결정된다. 상기 활성층(420)은 양자우물층과 장벽층이 반복적으로 형성된 다층막일 수 있다. 상기 장벽층과 우물층은 일반식 Al_xIn_yGa₁ _-x- _yN(0≤x,y,x+y≤1)으로 표현되는 2원 내지 4원 화합물 반도체층일 수 있다.

상기 P형 반도체층(430)은 P형 Al_xIn_yGa₁ _-x- _yN(0≤x,y,x+y≤1)으로 형성될 수 있으며, P형 클래드층을 포함할 수 있다. 상기 P형 반도체층(430)은 아연(Zn) 또는 마그네슘(Mg)을 도우핑하여 형성할 수 있다.

상기 투명전극(500)은 상기 P형 반도체층(430) 위에 형성된다. 상기 투명전극(500)은 판상 형태로서 상기 활성층(420)에서 방출되는 빛을 외부로 투과시킨다. 상기 투명전극(500)은 Ni/Au 인듐틴산화막(ITO; Indum Titanum Oxide)와 같은 투명물질로 형성될 수 있다. 상기 투명전극(500)은 상기 전극패드(600a)를 통해 입력되는 전류를 골고루 분산시켜 발광효율을 높이는 역할도 수행한다.

상기 전극패드(600a, 600b)는 상기 투명전극(500) 위 및 상기 N형 반도체층(410)의 노출면 위에 형성된다. 상기 투명전극(500)이 상기 P형 반도체층(430) 위에 형성되지 않는 경우, 상기 전극패드(600a)는 상기 P형 반도체층(430) 위에 형성된다.

상기 금속배선들(700)은 상기 발광셀들(400)을 전기적으로 연결한다. 즉, 상기 금속배선들(700)은 상기 전극패드(600b)와 다른 상기 전극패드(600a)를 연결하여, 인접한 발광셀들(400)의 P형 반도체층(430)과 N형 반도체층(410)을 전기적으로 연결한다. 상기 금속배선들(700)에 의해 상기 발광셀들(400)은 직렬 연결된 발광셀들의 어레이들이 형성될 수 있으며, 이 어레이들이 서로 역병렬로 연결되어 교류 전원에 의해 구동될 수 있다.

이하, 도 2 내지 도 7을 참조하여 본 발명의 일 실시예에 따른 발광 다이오 드 제조 방법을 설명한다.

도 2를 참조하면, 기판(100) 상에 제1 버퍼층(200)을 형성하고, 상기 제1 버퍼층(200) 상에 금속막(250)을 형성한다. 상기 제1 버퍼층(200)은 금속유기 화학기상증착(MOCVD), 플라즈마화학기상증착법(PECVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성할 수 있으며, 상기 금속막(250)은 도전성 금속물질로 상기 제1 버퍼층(200) 상에 단일층 또는 다층으로 1 내지 50nm 두께를 형성할 수 있다. 이 때, 상기 제1 버퍼층(200)은 실리콘(Si) 계 또는 게르마늄(Ge) 계 물질막으로 형성될 수 있다.

도 3을 참조하면, 상기 제1 버퍼층(200) 위에 형성된 후에 상기 금속막(250)에 200℃ 내지 1000℃로 가열하여 열처리하면 상기 금속막이 액적화되면서 복수의 금속 아일랜드를 형성하게 된다. 이 때, 상기 금속 아일랜드(260)는 상기 제1 버퍼층(200)의 식각에 사용된다.

도 4를 참조하면, 상기 금속 아일랜드(260)가 식각 마스크로 상기 제1 버퍼층(200)을 건식 식각 등의 방법으로 식각하게 되며, 이러한 식각공정을 통해 상기 제1 버퍼층(200)의 윗면에는 도 4에 도시된 것과 같이 요부와 철부가 연속되는 요철이 형성된다. 이 때, 식각 공정 후에 상기 제1 버퍼층(200) 위에 잔류하는 금속 찌꺼기는 화학용액에 의해 제거된다.

도 5를 참조하면, 상기 제1 버퍼층(200)에 요철이 형성되고 금속 찌꺼기가 제거된 이후, 상기 제1 버퍼층(200) 위 요철의 요부에 제2 버퍼층(300)을 형성하기 위한 핵(seed)이 위치된다. 그 후, 상기 핵을 성장시켜 절연성 물질인 AlN 또는 저 도우핑된 GaN을 소재로 하는 제2 버퍼층(300)을 형성한다.

Si 또는 Ge 기판 위에서는 격자 불일치 때문에 결함이 적은 AlN 등의 절연성 버퍼층을 성장시키기가 어렵다. 위와 같이 요철이 표면에 형성된 상태에서 요부에 핵을 위치시킨 후 성장시키는 경우, 요철이 핵 성장시 가이드 역할을 수행하여 판상에서 핵을 위치시켜 성장시킬 때보다 결함밀도가 낮은 버퍼층을 형성할 수 있다.

이러한 기판(100)은 사파이어 기판보다 열전도율이 높고 염가이지만 도전성인 Si 또는 Ge 기판이므로 상기 발광셀들(400) 밑에 위치하는 상기 제2 버퍼층(300)은 상기 발광셀들(400)을 전기적으로 분리하기 위해 절연성 물질로 이루어져야 한다.

상기 제2 버퍼층(300)이 형성된 후에, 상기 제2 버퍼층(300) 상에 N형 반도체층(410), 활성층(420) 및 P형 반도체층(430)을 차례로 형성한다. 상기 반도체층들(410, 420, 430)은 금속유기 화학기상증착(MOCVD), 분자선 성장(MBE) 또는 수호화물 기상 성장(HVPE) 방법 등을 사용하여 형성될 수 있다. 또한, 상기 반도체층들(410, 420, 430)은 동일한 공정챔버에서 연속적으로 형성될 수 있다.

도 6을 참조하면, 상기 P형 반도체등(430)이 형성된 후, 사진 및 식각 공정을 사용하여 상기 P형 반도체층(430), 상기 활성층(420) 및 상기 N형 반도체층(410)을 차례로 패터닝하여 서로 이격된 발광셀들(400)을 형성한다. 이때, 상기 N형 반도체층(410) 상부의 일부 영역이 노출되도록 한다. 상기 식각시, 적어도 상기 제2 버퍼층(300)이 드러나도록 식각하여 상기 이격된 발광셀들(400)이 전기적으로 분리되도록 해야 한다.

도 7을 참조하면, 상기 발광셀들(400)이 형성된 후에, 상기 발광셀들(400)의 P형 반도체층(430) 위에 투명전극(500)을 형성한다. 그리고, 상기 노출된 N형 반도체층(410) 위에 전극패드(600b)를 형성한다. 상기 전극패드(600b)는 리프트-오프(lift-off)법을 사용하여 형성될 수 있다. 또한, 상기 투명전극(500) 위에 전극패드(600a)를 형성한다.

그 후, 인접한 발광셀들(400)의 N형 반도체층(410)과 P형 반도체층(430)을 전기적으로 연결하는 금속배선들(700)을 형성하여 도 7의 발광 다이오드가 완성된다. 상기 금속배선들(700)은 인접한 발광셀들(400)의 전극패드들(600a, 600b)을 연결한다. 상기 금속배선들(700)은 에어 브리지(air bridge) 공정 또는 스텝 커버(step cover) 공정을 사용하여 형성될 수 있다.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

상기와 같은 본 발명에 따르면 복수의 발광셀들을 갖는 발광 다이오드에 있어서 저렴한 전도성 기판 상에 결함밀도가 낮은 절연성 버퍼층을 성장시키기 위해 상면에 요철(凹凸)이 형성된 버퍼층으로 저렴하고 열방출 효율이 좋은 발광 다이오드를 제공할 수 있는 효과가 있다.

또한, 상기와 같은 본 발명에 따르면 상기 발광 다이오드를 제조하는 방법을 제공할 수 있는 효과도 있다.

Claims

베이스를 이루는 기판을 준비하고,

상기 기판 위에 상면이 요철된 제1 버퍼층을 형성하고,

상기 제1 버퍼층의 요철(凹凸) 위로 제2 버퍼층을 형성하고,

상기 제2 버퍼층 위에 직렬 연결된 복수개의 발광셀들을 형성하는 것을 포함하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 1에 있어서, 상기 상면이 요철된 제1 버퍼층을 형성하는 것은,

상기 제1 버퍼층 위에 도전성 금속물질을 도포하여 소정 두께의 금속막을 형성한 후 소정의 온도로 가열하여 금속 아일랜드를 형성하고,

상기 금속 아일랜드를 식각마스크로, 상기 제1 버퍼층 상면을 상기 기판이 드러나도록 식각하고 상기 제1 버퍼층 상면에 요철을 형성한 후 상기 금속 아일랜드를 제거하는 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 1에 있어서, 상기 기판은 실리콘(Si) 기판, 실리콘카바이드(SiC) 기판, 게르마늄(Ge) 기판중 어느 하나의 기판인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 1에 있어서, 상기 제1 버퍼층은 실리콘(Si)계 또는 게르마늄(Ge)계로 이루어진 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 1에 있어서, 상기 제2 버퍼층은 절연성 질화물 반도체로 이루어진 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 5에 있어서, 상기 절연성 질화물 반도체는 AlN 또는 저 도우핑(low-doping)된 GaN인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 1에 있어서, 상기 발광셀들 각각은 N형 반도체층, 발광층 및 P형 반도체층을 포함하고,

상기 발광셀들은 인접한 발광셀들의 N형 반도체층들과 P형 반도체층들이 금속배선들에 의해 각각 전기적으로 직렬 연결된 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 2에 있어서, 상기 금속막의 두께는 1 내지 50 nm인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
청구항 2에 있어서, 상기 가열 온도는 200℃ 내지 1000℃인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자 제조방법.
베이스를 이루는 기판;

상기 기판 위에서 요철을 상면에 갖도록 형성된 제1 버퍼층;

상기 제1 버퍼층 위에 형성된 절연성 물질로 이루어진 제2 버퍼층;

상기 제2 버퍼층 위에 위치하는 직렬 연결된 복수개의 발광셀들;

을 포함하는 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.
청구항 10에 있어서, 상기 기판은 실리콘(Si) 기판, 실리콘카바이드(SiC) 기판, 게르마늄(Ge) 기판중 어느 하나의 기판인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.
청구항 10에 있어서, 상기 제1 버퍼층은 실리콘(Si)계 또는 게르마늄(Ge)계 물질로 이루어진 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.
청구항 10에 있어서, 상기 제2 버퍼층은 절연성 질화물 반도체로 이루어진 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.
청구항 13에 있어서, 상기 절연성 질화물 반도체는 AlN 또는 저 도우핑(low-doping)된 GaN인 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.
청구항 10에 있어서,

상기 발광셀들 각각은 N형 반도체층, 발광층 및 P형 반도체층을 포함하고,

상기 발광셀들은 인접한 발광셀들의 N형 반도체층들과 P형 반도체층들이 금속배선들에 의해 각각 전기적으로 직렬 연결된 것을 특징으로 하는 요철 버퍼층을 갖는 발광소자.