KR100634307B1 - 발광 소자 및 이의 제조 방법 - Google Patents
발광 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR100634307B1 KR100634307B1 KR1020050073284A KR20050073284A KR100634307B1 KR 100634307 B1 KR100634307 B1 KR 100634307B1 KR 1020050073284 A KR1020050073284 A KR 1020050073284A KR 20050073284 A KR20050073284 A KR 20050073284A KR 100634307 B1 KR100634307 B1 KR 100634307B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- substrate
- semiconductor layer
- emitting cell
- type semiconductor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 146
- 238000000034 method Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000454 electroless metal deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
- H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
- H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
본 발명은 일면에 다수의 발광 셀이 접속된 발광 셀 블록을 포함하는 제 1 반도체 기판과, 일면에 정류 브리지부를 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판과, 상기 제 2 반도체 기판의 일면과 접하도록 제 2 반도체 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록은 상기 정류 브리지부에 의해 소정의 정류 전원이 인가되는 것을 특징으로 하는 발광 소자 및 이의 제조 방법을 제공한다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 플립칩 구조의 발광 소자 소자 내부에 정류 회로를 집적화하여 교류 전원으로부터 발생되는 플리커 현상을 최소화하고, 교류 전원의 전압 변화에서도 일정한 밝기를 유지할 수 있으며, 별도의 보조 장치를 장착할 번거로움이 없이 공간 활용도를 높이며 광출력을 향상시킬 수 있는 효과가 있다.
플립칩, 발광 소자, LED, 정류 회로, 교류
Description
도 1은 종래 플립칩 구조의 발광 소자를 도시한 단면도.
도 2는 본 발명에 따른 발광 소자를 설명하기 위한 개념 회로도.
도 3은 본 발명에 따른 단위 발광 셀의 단면도.
도 4a 내지 도 4e는 본 발명에 따른 일 실시예의 제조 공정을 설명하기 위한 단면도.
도 5는 제 1 반도체 기판에 형성된 발광 셀 블록의 개념도.
도 6은 제 2 반도체 기판에 형성된 정류 브리지부의 개념도.
도 7은 서브 마운트 기판에 형성된 전원패드 및 연결패드를 도시한 개략도.
도 8은 본 발명에 따른 일 실시예의 변형예를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제 1 기판 11, 21 : N형 반도체층
12, 22 : 활성층 13, 23 : P형 반도체층
20, 25 : 제 2 기판 30 : 기판
40 : 금속범프 50, 60 : N형 본딩 패드
55, 65 : P형 본딩 패드 70 : 본딩층
75 : 배선 80, 85 : 연결 패드
90, 95 : 전원 패드 100 : 제 1 반도체 기판
150 : 발광 기판 200 : 제 2 반도체 기판
210, 220, 230, 240 : 다이오드 블록
300 : 서브 마운트 기판 1000 : 발광 셀
2000 : 발광 셀 블록 3000 : 정류 브리지부
본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 플립칩(Flip-Chip) 구조의 발광 소자에 있어서 소자 집적도를 높이며 교류(AC) 전원에 의한 플리커(flicker) 현상을 감소시키기 위한 발광 소자 및 이의 제조 방법에 관한 것이다.
발광 소자(light emission diode; LED)는 반도체의 p-n 접합 구조를 이용하여 주입된 소수 캐리어(전자 또는 정공)를 만들고 이들의 재결합에 의하여 소정의 빛을 발산하는 소자를 지칭하며, GaAs, AlGaAs, GaN, InGaN, AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있다.
발광 소자는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길며, 협소한 공간에 설치 가능하고 진동에 강한 특성을 보인다. 이러한 발광 소자는 표시 소자 및 백라이트로 이용되고 있으며, 소모 전력의 절감과 내구성 측면에서 우수한 특성을 갖기 때문에 최근 일반 조명 용도로 이를 적용하기 위해 활발한 연구가 진행중이다. 이후, 대형 LCD-TV 백라이트, 자동차 헤드라이트, 일반 조명에까지 응용이 확대될 것으로 예상되며, 이를 위해서는 발광 소자의 발광 효율의 개선이 필요하고, 열방출 문제를 해결하여야 하며, 발광 소자의 고휘도화, 고출력화를 달성하여야 한다.
이러한 문제를 해결하기 위해 최근에 플립칩 형태의 발광 소자에 대한 관심이 날로 높아지고 있다.
도 1은 종래의 플립칩 구조의 발광 소자를 설명하기 위한 개념 단면도이다.
도 1을 참조하면, 소정의 기판(1) 상에 발광층, 즉 N형 반도체층(5), 활성층(6), P형 반도체층(7)을 순차적으로 형성한다. P형 반도체층(7)과 활성층(6)의 일부를 식각하여 N형 반도체층(5)을 노출함으로써 발광 셀을 제조한다. 또한, 별도의 서브 마운트 기판(2)을 준비하여 제 1 및 제 2 전극(3, 4)을 형성하고, 제 1 전극(3) 상에는 P형 솔더(8)를 형성하고, 제 2 전극(4) 상에는 N형 솔더(9)를 형성한다. 이후, 상기 발광 셀을 상기 서브 마운트 기판(2)에 본딩하되, 발광 셀의 P 전극을 P형 솔더(8)에, N 전극을 N형 솔더(9)에 본딩한다. 발광 셀이 본딩된 기판을 봉지하는 몰딩부(미도시)를 형성하여 발광 소자를 제작한다.
이와 같은 종래 플립칩 구조의 발광 소자는 기존의 발광 소자에 비해서 열 방출 효율이 높고 광의 차폐가 거의 없어 광효율이 기존의 발광 소자에 비해 50% 이상 증가하는 효과가 있고, 발광 소자의 구동을 위한 금선이 필요하지 않기 때문 에 여러 소형 패키지에도 많은 응용을 고려하고 있다.
그러나 상기와 같은 플립칩 구조의 발광 소자를 가정용 교류 전원에서 구동시, 교류 전원으로부터 발생되는 50 내지 60Hz의 온-오프(on-off)에 따른 플리커(flicker) 현상이 발생하기 때문에, 별도의 보조 회로를 장착해야 하는 번거로움이 있다. 또한 그에 따른 공정 시간 및 비용의 증대로 인해 제조 단가가 높아지는 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 플립칩 구조의 발광 소자에 있어서 소자 내부에 정류 회로를 집적화하여 교류 전원으로부터 발생되는 플리커 현상을 최소화하고, 공간 활용도를 높이며 광출력을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위하여, 본 발명은 일면에 다수의 발광 셀이 접속된 발광 셀 블록을 포함하는 제 1 반도체 기판과, 일면에 정류 브리지부를 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판과, 상기 제 2 반도체 기판의 일면과 접하도록 제 2 반도체 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고, 상기 발광 셀 블록은 상기 정류 브리지부에 의해 소정의 정류 전원이 인가되는 것을 특징으로 하는 발광 소자를 제공한다.
상기 정류 브리지부는, 제 1 및 제 2 노드 사이에 접속된 제 1 다이오드 블록, 상기 제 1 및 제 4 노드 사이에 접속된 제 2 다이오드 블록, 상기 제 2 및 제 3 노드 사이에 접속된 제 3 다이오드 블록 및 상기 제 3 및 상기 제 4 노드 사이에 접속된 제 4 다이오드 블록을 포함할 수 있다. 이 때, 상기 발광 셀 블록은 상기 제 2 노드 및 상기 제 4 노드 사이에 접속되고, 상기 전원은 상기 제 1 노드 및 상기 제 3 노드에 접속되는 것을 특징으로 한다.
상기 서브 마운트 기판은 서로 이격 형성된 제 1 및 제 2 연결 패드와 제 1 및 제 2 전원 패드를 포함하고, 상기 제 1 및 제 2 다이오드 블록 사이에 제 1 전원 패드와, 상기 제 3 및 제 4 다이오드 블록 사이에 제 2 전원 패드가 접속되고, 상기 제 1 및 제 3 다이오드 블록 사이에 제 1 연결 패드와, 상기 제 2 및 제 4 다이오드 블록 사이에 제 2 연결 패드가 접속되고, 상기 발광 셀 블록의 양 끝단은 제 1 및 제 2 연결 패드에 접속될 수 있다.
상기 발광 셀 블록의 다수의 발광 셀은 각각 N형 반도체층과 P형 반도체층을 포함하되, 인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 N형 반도체층 상에 N형 본딩패드가 형성되고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 본딩패드가 형성될 수 있다.
상기 제 1 반도체 기판 또는 제 2 반도체 기판의 적어도 일면에는 요철이 형성될 수 있다.
본 발명은 제 1 기판의 일면에 다수의 발광 셀이 접속된 발광 셀 블록을 형성하여 제 1 반도체 기판을 마련하는 단계, 제 2 기판의 일면에 정류 브리지부를 형성하여 제 2 반도체 기판을 마련하는 단계, 상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계 및 상기 제 2 반도체 기판의 정류 브리지부 와 접속되도록 서브 마운트 기판에 본딩하고, 상기 발광 셀 블록과 상기 정류 브리지부를 연결하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법을 제공한다.
상기 제 1 반도체 기판을 마련하는 단계는, 상기 제 1 기판의 일면에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계, 상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수의 발광 셀을 형성하는 단계 및 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 포함할 수 있다.
상기 제 2 반도체 기판을 마련하는 단계는, 상기 제 2 기판의 일면에 적어도 하나의 발광 셀을 포함하는 4개의 다이오드 블록을 형성하는 단계를 포함할 수 있으며, 상기 다이오드 블록을 형성하는 단계는, 상기 제 2 기판의 일면에 다수의 발광 셀을 형성하는 단계, 브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계 및 일 끝단의 발광 셀의 N형 반도체층 상에 N형 본딩패드를 형성하고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 본딩패드를 형성하는 단계를 포함할 수 있다.
상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결할 수 있다.
또한 상기 제 1 반도체 기판을 마련하는 단계 이전에, 상기 제 1 기판의 일면에 요철을 형성하는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2는 본 발명에 따른 발광 소자를 설명하기 위한 개념 회로도를 도시한 것이다.
도면을 참조하면, 발광 소자는 다수의 발광 셀(1000)이 직렬 접속된 발광 셀 블록(2000)과, 발광 셀 블록(2000)에 소정의 전류를 인가하기 위한 정류 브리지부(3000)를 포함한다. 본 실시예에서는 다수의 발광 셀(1000)이 직렬 접속된 발광 셀 블록(2000)이 외부의 전원과 직접 접속되지 않고, 정류 브리지부(3000)를 통해 외부의 전원에 전기적으로 접속된다.
좀더 구체적으로 설명하면, 상기의 정류 브리지부(3000)는 제 1 노드(N1)와 제 2 노드(N2) 사이에 접속된 제 1 다이오드(D1)와, 제 2 노드(N2)와 제 3 노드(N3) 사이에 접속된 제 3 다이오드(D3)와, 제 3 노드(N3)와 제 4 노드(N4) 사이에 접속된 제 4 다이오드(D4)와, 제 1 노드(N10)와 제 4 노드(N4) 사이에 접속된 제 2 다이오드(D2)를 포함한다.
여기서, 제 1 노드(N1)와 제 3 노드(N3)는 교류 전원에 접속된다.
또한 상기의 발광 셀 블록(2000)은 상기 정류 브리지부(3000)의 제 2 노드(N2)와 제 4 노드(N4) 사이에 접속된다.
도면을 참조하여 본 발명의 발광 소자의 구동을 설명하면 다음과 같다. 교류 전원에서 구동시 제 1 노드(N1)에 양전압(+)이 인가되고 제 3 노드(N3)에 음전압(-)이 인가되는 경우에, 전류가 제 1 노드(N1), 제 2 다이오드(D2), 발광 셀 블록(2000), 제 3 다이오드(D3) 및 제 3 노드(N3)를 통해 흐르게 되어 발광 셀 블록(2000)을 발광시킨다. 반대로 제 3 노드(N3)에 양전압(+)이 인가되고 제 1 노드(N1)에 음전압(-)이 인가되는 경우에, 전류가 제 3 노드(N3), 제 4 다이오드(D4), 발광 셀 블록(2000), 제 1 다이오드(D1) 및 제 1 노드(N1)를 통해 흐르게 되어 발광 셀 블록(2000)을 발광시킨다. 이와 같이 외부에서 인가되는 교류 전원에 상관없이 정류 브리지부(3000)에 의해 발광 셀 블록(2000)은 발광하게 된다.
본 발명의 발광 소자는 이러한 정류 브리지부(3000)와 발광 셀 블록(2000)을 하나의 발광 소자 내에 형성함으로써, 교류 전원으로부터 발생되는 플리커 현상을 최소화하고 소자의 집적도를 향상시킬 수 있다. 더욱이 플립칩 구조를 응용함으로써, 광효율이 증가하고 열방출을 개선하여 발광 소자의 열적 부담을 줄일 수 있는 효과를 얻고자 한다. 이에 관한 구체적인 설명은 후술한다.
도 3은 본 발명에 따른 단위 발광 셀의 단면도이다.
도면을 참조하면, 발광 셀(1000)은 기판(10)과, 기판(10) 상에 순차적으로 적층된 N형 반도체층(11), 활성층(12) 및 P형 반도체층(13)을 포함한다.
기판(10)은 발광 소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 본 실시예에서는 사파이어로 구성된 투명한 기판을 사용한다.
상기 기판(10) 상에 결정 성장시 기판(10)과 후속층들의 격자 부정합을 줄이기 위한 버퍼층(미도시)을 더 포함할 수 있다. 버퍼층은 반도체 재료인 GaN 또는 AlN을 포함할 수 있다.
N형 반도체층(11)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체층은 N형 불순물이 도핑되어 있는 GaN을 사용한다. P형 반도체층(13)은 전공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용한다.
활성층(12)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 정공이 재결합되는 영역으로서, InGaN을 포함하여 이루어진다. 또한, 활성층(12)을 이루는 물질의 종류에 따라 전자 및 전공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(12)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.
또한 N형 반도체층(11) 상에 형성된 N형 본딩 패드(도 4b의 50번 참조)와, P형 반도체층(13) 상에 형성된 P형 본딩 패드(도 4b의 55번 참조)를 더 포함할 수 있다.
이 때, N형 본딩 패드(50) 하부와 P형 본딩 패드(55) 하부 각각에 N형 저항 접속막(미도시) 및 P형 저항 접속막(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(13)과 P형 본딩 패드(55) 사이에 투명 전극층(미도시)을 더 포함할 수 있다.
N형 본딩 패드와 P형 본딩 패드는 발광 셀(1000)을 금속 범프를 통해 전극층과 본딩하거나 별도의 금속 배선을 통해 전기적으로 연결하기 위한 패드로서, Ti/Au의 적층 구조로 형성할 수 있다. 또한, 상술한 투명 전극층은 P형 반도체층(13) 전면에 형성되어 P형 본딩 패드를 통해 입력되는 전압을 P형 반도체층(13)에 균일하게 전달하는 역할을 한다.
상술한 바와 같이 본 발명의 단위 발광 셀(1000)은 사파이어 기판(10) 상에 형성된 수평 타입의 발광 셀을 지칭하는 것으로, 본 발명에서는 다수의 발광 셀을 이용하여 정류 브리지부의 다이오드 블록을 형성하거나 발광 셀 블록을 형성할 수 있다.
도 4a 내지 도 4e는 본 발명에 따른 일 실시예의 제조 공정을 설명하기 위한 단면도들이다. 도 5는 제 1 반도체 기판에 형성된 발광 셀 블록의 개념도이고, 도 6은 제 2 반도체 기판에 형성된 정류 브리지부의 개념도이고, 도 7은 서브 마운트 기판에 형성된 전원패드 및 연결패드를 도시한 개략도이다.
먼저 도 5에 도시한 바와 같이 발광 셀 블록(2000)이 형성된 제 1 반도체 기판(100)을 제조한다. 상기 발광 셀 블록(2000)은 제 1 발광 노드(LN10)와 제 2 발광 노드(LN20) 사이에 다수의 발광 셀(1000)이 직렬 접속되어 형성된다.
상기 제 1 반도체 기판(100)의 제조 방법을 간략히 설명하면 다음과 같다.
도 4a를 참조하면, 제 1 기판(10) 상에 전기적으로 분리된 다수의 발광 셀(1000)을 형성한다. 이를 위해 먼저 제 1 기판(10) 상에 발광층, 즉 N형 반도체층(11), 활성층(12), P형 반도체층(13)을 순차적으로 형성한다. 상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성된다.
이후, 소정의 식각 공정을 통해 P형 반도체층(13) 및 활성층(12)의 일부를 제거하여 N형 반도체층(11)의 일부를 노출하고, 기판(10) 상에 다수 개의 발광 셀을 형성하기 위하여 노출된 N형 반도체층(11)의 소정 영역을 기판(10)이 노출되도록 제거한다. 이는 상술한 바에 한정되지 않고, 공정상 편의를 위해 다양하게 변경될 수 있다. 즉, 먼저 기판(10) 상에 다수 개의 발광 셀을 형성하기 위해 기판(10)의 소정 영역이 노출되도록 P형 반도체층(13), 활성층(12) 및 N형 반도체층(11)을 제거한 후, 소정의 P형 반도체층(13)과 활성층(12)의 일부를 제거하여 N형 반도체층(11)의 일부를 노출시킬 수도 있다. 이 때 습식, 건식 식각 공정을 실시할 수 있으며, 본 실시예에서는 플라즈마를 이용한 건식 식각을 실시한다.
도 4b를 참조하면, 소정의 배선 형성 공정을 통해 인접한 발광 셀간의 N형 반도체층(11)과 P형 반도체층(13)을 연결한다. 즉, 일 발광 셀의 노출된 N형 반도체층(11)과 이와 인접한 다른 일 발광 셀의 P형 반도체층(13)을 배선으로 연결한다. 이 때 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 등의 공정을 통해 각기 인접한 발광 셀의 N형 반도체층(11)과 P형 반도체층(13) 간을 전기적으로 연결하는 도전성 배선(75)을 형성한다.
상술한 브리지 공정은 에어브리지 공정이라고도 하며, 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 전기 도금(electroplating), 무전해 도금(electroplating) 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 다 제거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스텝 커버 공정은 서로 연결할 칩 간에 포토 공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 뒤덮고, 그 위에 전기 도금, 무전해 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮힌 이외의 부분은 다 제거되고 도전성 물질이 덮힌 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 하게 된다.
상기의 배선(75)으로는 금속뿐만 아니라 전도성을 갖는 모든 물질들을 사용할 수 있다.
또한, 별도의 와이어를 통한 전기 연결을 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(13) 상에 P형 본딩 패드(55)를 형성하고, 다른 가장자리에 위치한 발광 셀의 N형 반도체층(11) 상에 N형 본딩 패드(50)를 형성한다.
본 실시예는 단일 발광 셀(1000)을 구동하기 위한 전압/전류와 발광 소자에 인가되는 교류 구동 전압에 따라 직렬 접속되는 발광 셀(1000)의 개수는 매우 다양 할 수 있다.
다음으로, 도 6에 도시한 바와 같이 정류 브리지부(3000)가 형성된 제 2 반도체 기판(200)을 제조한다. 정류 브리지부(3000)는 4개의 다이오드 블록(210 내지 240)을 포함하고, 제 1 및 제 3 다이오드 블록(210 및 230)은 제 2 정류 노드(RN20)에 의해 직렬 접속되고, 제 2 및 제 4 다이오드 블록(220 및 240)은 제 4 정류 노드(RN40)에 의해 직렬 접속된다. 또한, 각기 직렬 접속된 제 1 및 제 3 다이오드 블록(210 및 230)과 제 2 및 제 4 다이오드 블록(220 및 240)은 제 1 및 제 3 정류 노드(RN10 및 RN30)에 의해 병렬 접속된다. 여기서, 제 1 및 제 3 정류 노드(RN10 및 RN30)는 외부의 교류 전원과 접속하기 위한 소정의 전원 패드에 접속된다.
이 때, 제 1 내지 제 4 다이오드 블록(210 내지 240) 각각은 적어도 하나 이상의 다이오드를 포함하여 이루어진다.
상기 제 2 반도체 기판(200)의 제조 방법을 간략히 설명하면 다음과 같다.
도 4c를 참조하면 제 1 반도체 기판(100)과 마찬가지로, 제 2 기판(20) 상에 다수개의 발광 셀이 형성된 제 2 반도체 기판(200)을 마련한다. 단지, 제 2 반도체 기판(200)은 상술한 바와 같이 적어도 하나의 다이오드로 이루어진 다이오드 블록을 4개 형성한다. 본 실시예는 다이오드로 발광 셀을 사용한다. 즉, 적어도 하나의 발광 셀을 포함하는 다이오드 블록을 4개 형성한다. 소정의 배선 형성 공정을 통해 각 다이오드 블록 내에서 인접한 발광 셀 간의 N형 반도체층(21)과 P형 반도체층(23)을 연결하고, 추후에 금속 범프를 통한 전극으로의 접속을 위해 일 가장자리에 위치한 발광 셀의 P형 반도체층(23) 상에 P형 본딩 패드(65)를 형성하고, 다른 가장자리에 위치한 발광 셀의 N형 반도체층(21) 상에 N형 본딩 패드(60)를 형성한다. 또한, 각 다이오드 블록의 P형 및 N형 본딩 패드(65, 60)와 P형 반도체층(23) 상에 범핑용으로 형성된 금속범프(40)를 포함한다. 상기 금속범프(40)로는 Pb, Sn, Au, Ge, Cu, Bi, Cd, Zn, Ag, Ni 및 Ti 중 적어도 어느 하나를 사용한다.
본 발명의 제 1 반도체 기판(100)과 제 2 반도체 기판(200)의 제조 공정은 상술한 방법에 한정되지 않고 다양한 변형과 다양한 물질막이 더 추가될 수 있다. 즉, 기판 상에 후속층과의 격자 부정합을 줄이기 위한 버퍼층을 더 형성할 수 있다. 또한, P형 반도체층과 P형 본딩 패드 사이에 투명 전극층을 더 형성할 수도 있다. 또한, N형 본딩 패드 하부와 P형 본딩 패드 하부 각각에 N형 저항 접속막 및 P형 저항 접속막을 더 형성할 수도 있다.
이후, 도 4d에 도시한 바와 같이 상기 제 1 반도체 기판(100)과 제 2 반도체 기판(200)을 본딩하여 발광 기판(150)을 형성한다. 발광층이 형성되지 않은 제 1 기판(10)의 배면과 제 2 기판(20)의 배면이 서로 접하도록 본딩한다. 이를 위해 본딩될 면을 일정 두께로 식각한 후, 상온에서 압력을 가하거나 열과 함께 압력을 가하여 접합한다. 두 반도체 기판의 본딩은 진공에서 실시되는 것이 바람직하며, 다양한 본딩 방법을 통해 본딩될 수 있다.
이로써, 양면에 발광 셀 블록(2000)과 정류 브리지부(3000)를 각각 포함하는 발광 기판(150)이 형성된다. 즉, 발광 기판(150)은 다수의 발광 셀(1000)이 직렬 접속된 발광 셀 블록(2000)과, 4개의 다이오드 블록이 형성된 정류 브리지부(3000) 를 포함한다.
다음으로, 도 7에 도시한 바와 같이 기판(30) 상에 전원 패드(90, 95) 및 연결 패드(80, 85)가 형성된 서브 마운트 기판(300)을 제조한다.
도 4e를 참조하면, 서브 마운트 기판(300)은 기판(30) 상에 형성된 다수의 본딩층(70)과, 일 가장자리에 위치한 제 1 연결 패드(80)와, 다른 일 가장자리에 위치한 제 2 연결 패드(85)를 포함한다. 도 4e는 연결 패드(80, 85)를 포함하는 하나의 단면도만 도시한 것이며, 도 7에서 볼 수 있듯이 상기 연결 패드(80, 85)와 별도로 이격 형성된 제 1 전원 패드(90)와 제 2 전원 패드(95)를 더 포함한다.
이 때 기판(30)으로는 열전도성이 우수한 다양한 기판(30)을 사용한다. 즉, SiC, Si, Ge, SiGe, AlN, 금속 등을 사용한다. 본 실시예는 열전도성이 우수하며 절연 성질을 갖는 AlN을 사용한다. 물론 이에 한정되지 않고, 열전도율이 크며 전기 전도성이 우수한 물질인 금속성 물질을 사용할 수 있다. 이 경우에는 기판(30) 상에 절연막 또는 유전체막을 형성하여 충분한 절연 역할을 하도록 한다.
상기 전원 패드(90, 95) 및 연결 패드(80, 85)는 전기 전도성이 우수한 금속을 사용한다. 이는 스크린 인쇄 방법으로 형성하거나, 소정의 마스크 패턴을 이용한 증착 공정을 통해 형성한다. 또한 전원 패드(90, 95) 및 연결 패드(80, 85)의 위치 또는 형상은 도시한 바에 한정되지 않고, 다양하게 형성될 수 있다.
이후, 도 4f에 도시한 바와 같이 제 2 반도체 기판(200) 상에 형성된 금속범프(40)를 통해 상기 발광 기판(150)과 상기 서브 마운트 기판(300)을 본딩한다. 이 때, 열 또는 초음파(ultrasonic)를 이용하거나, 열과 초음파를 동시에 사용하여 본 딩할 수 있다. 상기 제 2 반도체 기판(200)에 금속범프(40)가 형성되지 않고, 서브 마운트 기판(300) 상에 금속범프(40)가 형성될 수도 있다.
또한 제 1 반도체 기판(100)에 형성된 발광 셀 블록(2000)과 제 2 반도체 기판(200)에 형성된 정류 브리지부(3000)를 전기 연결한다.
도 5 내지 도 7을 참조하여 상기 발광 기판(150)과 서브 마운트 기판(300)의 본딩시 접속관계를 설명하면 다음과 같다.
도 5에 도시한 바와 같이 제 1 반도체 기판(100)은 제 1 발광 노드(LN10)와 제 2 발광 노드(LN20) 사이에 다수의 발광 셀(1000)이 직렬 접속된 발광 셀 블록(2000)이 형성되고, 발광 셀 블록(2000)의 애노드는 제 1 발광 노드(LN10)에 접속되고 발광 셀 블록(2000)의 캐소드는 제 2 발광 노드(LN20)에 접속된다. 또한 도 6에 도시한 바와 같이 제 2 반도체 기판(200)은 4개의 다이오드 블록(210 내지 240)을 포함하고, 제 1 및 제 3 다이오드 블록(210, 230) 각각은 제 2 정류 노드(RN20)에서 제 1 및 제 3 정류 노드(RN10, RN30)로 소정의 전류가 흐르게 하고, 제 2 및 제 4 다이오드 블록(220, 240) 각각은 제 1 및 제 3 정류 노드(RN10, RN30)에서 제 4 정류 노드(RN40)로 소정의 전류가 흐르게 한다. 여기서, 제 1 및 제 3 정류 노드(RN10, RN30)는 외부의 교류 전원과 접속되고, 제 2 및 제 4 정류 노드(RN20, RN40)는 상기 제 1 반도체 기판(100)의 발광 셀 블록(2000)과 접속하되, 제 1 발광 노드(LN10)와 제 4 정류 노드(RN40)가 접속되고, 제 2 발광 노드(LN20)와 제 2 정류 노드(RN20)가 접속되는 것이 바람직하다.
이를 위해 도 4f에 도시한 바와 같이, 제 2 반도체 기판(200)에 형성된 제 2 및 제 4 다이오드 블록(220, 240)의 N형 본딩패드(60)가 금속범프(40)를 통해 서브 마운트 기판(300)의 제 1 연결 패드(80)에 접속되고, 제 1 및 제 3 다이오드 블록(210, 230)의 P형 본딩패드(65)가 금속범프(40)를 통해 서브 마운트 기판(300)의 제 2 연결 패드(85)에 접속된다. 또한 제 1 반도체 기판(100)에 형성된 발광 셀 블록(2000)의 P형 본딩 패드(55)가 소정의 와이어(미도시)를 통해 서브 마운트 기판(300)의 제 1 연결 패드(80)에 접속되고, 발광 셀 블록(2000)의 N형 본딩 패드(50)가 소정의 와이어(미도시)를 통해 서브 마운트 기판(300)의 제 2 연결 패드(85)에 접속된다. 이는 연결 패드(80, 85)를 포함하는 하나의 단면도만 도시한 것이며, 마찬가지의 방법으로 제 2 반도체 기판(200)에 형성된 제 2 다이오드 블록(220)의 P형 본딩패드(65)와 제 1 다이오드 블록(210)의 N형 본딩패드(60)는 금속범프(40)를 통해 서브 마운트 기판(300)의 제 1 전원 패드(90)에 접속되고, 제 4 다이오드 블록(240)의 P형 본딩패드(65)와 제 3 다이오드 블록(230)의 N형 본딩패드(60)는 금속범프(40)를 통해 서브 마운트 기판(300)의 제 2 전원 패드(95)에 접속된다.
여기서 서브 마운트 기판(300)의 제 1 및 제 2 전원 패드(90, 95)를 통해 외부로부터 교류 전원이 인가되고, 제 2 반도체 기판(200)의 정류 브리지부(3000)에 의해 정류된 전류가 서브 마운트 기판(300)의 제 1 및 제 2 연결 패드(80, 85)를 통해 제 1 반도체 기판(100)의 발광 셀 블록(2000)에 인가된다. 그리하여 외부에서 인가되는 교류 전원에 상관없이 정류 브리지부(3000)에 의해 발광 셀 블록(2000)은 발광하게 된다.
상술한 본 발명의 발광 소자의 제조 공정은 일 실시예일뿐 이에 한정되지 않 고, 다양한 구성과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.
이로써 정류 브리지부가 형성된 제 2 반도체 기판이 서브 마운트 기판 상에 플립칩 본딩되는 구조 상에 상기 정류 브리지부에 의해 전압을 인가받는 발광 셀 블록이 형성된 제 1 반도체 기판이 더 포함된 형태의 발광 소자를 제조할 수 있다.
이러한 본 발명의 발광 소자는 향상된 광효율과 열방출 효과가 있는 플립칩 구조의 장점을 얻을 수 있는 동시에, 소자 내부에 정류 회로를 집적화하여 교류 전원으로부터 발생되는 플리커 현상을 최소화하고, 교류 전원의 전압 변화에서도 일정한 밝기를 유지할 수 있는 장점이 있다.
도 8은 본 발명에 따른 일 실시예의 변형예를 도시한 것이다. 상술한 내용과 중복되는 부분은 생략한다.
도면을 참조하면, 요철을 포함한 제 2 기판(25) 상에 정류 브리지부가 형성된 제 2 반도체 기판과, 상기 제 2 반도체 기판이 플립칩 본딩되는 서브 마운트 기판과, 제 2 기판(25)의 배면에 본딩되어 다수의 발광 셀들이 직렬접속된 발광 셀 블록이 형성된 제 1 반도체 기판을 포함한다.
이는 먼저 제 2 기판(20)에 소정의 식각 공정을 통해 일정한 형상의 요철을 형성한 다음, 상기와 동일한 제조 공정을 실시하여 제조할 수 있다.
본 실시예는 종래의 평탄한 표면에서 반사되었던 광자가 요철로 인해 다양한 각의 표면에 반사되지 않고 외부로 빠져나가기 때문에 높은 휘도와 발광 효율을 얻을 수 있는 장점이 있다.
도면에는 제 2 기판에 요철을 형성하였으나, 이에 한정되지 않고, 제 1 기판에도 요철을 형성함으로써 발광층에서 발생한 광이 발광 소자의 외부로 방출될 확률을 높여 더욱 높은 휘도와 광출력 특성을 얻을 수 있다.
본 발명에 의한 발광 소자 및 이의 제조 방법은 플립칩 구조의 발광 소자에 있어서 소자 내부에 정류 회로를 집적화하여 교류 전원으로부터 발생되는 플리커 현상을 최소화하고, 교류 전원의 전압 변화에서도 일정한 밝기를 유지할 수 있는 장점이 있다. 또한 소자 내부에 정류 회로를 형성하기 때문에, 별도의 보조 장치를 장착할 번거로움이 없이 공간 활용도를 높이며 광출력을 향상시킬 수 있는 효과가 있다.
Claims (12)
- 일면에 다수의 발광 셀이 접속된 발광 셀 블록을 포함하는 제 1 반도체 기판과,일면에 정류 브리지부를 포함하고 타면이 상기 제 1 반도체 기판의 타면과 본딩된 제 2 반도체 기판과,상기 제 2 반도체 기판의 일면과 접하도록 제 2 반도체 기판이 플립칩 본딩되는 서브 마운트 기판을 포함하고,상기 발광 셀 블록은 상기 정류 브리지부에 의해 소정의 정류 전원이 인가되는 것을 특징으로 하는 발광 소자.
- 청구항 1에 있어서,상기 정류 브리지부는,제 1 및 제 2 노드 사이에 접속된 제 1 다이오드 블록;상기 제 1 및 제 4 노드 사이에 접속된 제 2 다이오드 블록;상기 제 2 및 제 3 노드 사이에 접속된 제 3 다이오드 블록; 및상기 제 3 및 상기 제 4 노드 사이에 접속된 제 4 다이오드 블록을 포함하는 것을 특징으로 하는 발광 소자.
- 청구항 2에 있어서,상기 발광 셀 블록은 상기 제 2 노드 및 상기 제 4 노드 사이에 접속되고, 상기 전원은 상기 제 1 노드 및 상기 제 3 노드에 접속되는 것을 특징으로 하는 발광 소자.
- 청구항 2 또는 청구항 3에 있어서,상기 서브 마운트 기판은 서로 이격 형성된 제 1 및 제 2 연결 패드와 제 1 및 제 2 전원 패드를 포함하고,상기 제 1 및 제 2 다이오드 블록 사이에 제 1 전원 패드와, 상기 제 3 및 제 4 다이오드 블록 사이에 제 2 전원 패드가 접속되고, 상기 제 1 및 제 3 다이오드 블록 사이에 제 1 연결 패드와, 상기 제 2 및 제 4 다이오드 블록 사이에 제 2 연결 패드가 접속되고, 상기 발광 셀 블록의 양 끝단은 제 1 및 제 2 연결 패드에 접속되는 것을 특징으로 하는 발광 소자.
- 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,상기 발광 셀 블록의 다수의 발광 셀은 각각 N형 반도체층과 P형 반도체층을 포함하되,인접한 발광 셀의 N형 반도체층과 P형 반도체층이 전기적으로 연결되고, 일 끝단의 발광 셀의 N형 반도체층 상에 N형 본딩패드가 형성되고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 본딩패드가 형성된 것을 특징으로 하는 발광 소자.
- 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,상기 제 1 반도체 기판 또는 제 2 반도체 기판의 적어도 일면에는 요철이 형성된 것을 특징으로 하는 발광 소자.
- 제 1 기판의 일면에 다수의 발광 셀이 접속된 발광 셀 블록을 형성하여 제 1 반도체 기판을 마련하는 단계;제 2 기판의 일면에 정류 브리지부를 형성하여 제 2 반도체 기판을 마련하는 단계;상기 제 1 기판의 타면과 상기 제 2 기판의 타면이 접하도록 본딩하는 단계; 및상기 제 2 반도체 기판의 정류 브리지부와 접속되도록 서브 마운트 기판에 본딩하고, 상기 발광 셀 블록과 상기 정류 브리지부를 연결하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 7에 있어서,상기 제 1 반도체 기판을 마련하는 단계는,상기 제 1 기판의 일면에 N형 반도체층, P형 반도체층을 순차적으로 형성하는 단계;상기 N형 반도체층 및 P형 반도체층의 일부를 제거하여 다수의 발광 셀을 형성하는 단계; 및브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 7에 있어서,상기 제 2 반도체 기판을 마련하는 단계는,상기 제 2 기판의 일면에 적어도 하나의 발광 셀을 포함하는 4개의 다이오드 블록을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 9에 있어서,상기 다이오드 블록을 형성하는 단계는,상기 제 2 기판의 일면에 다수의 발광 셀을 형성하는 단계;브리지 배선을 통해 일 발광 셀의 N형 반도체층과 그에 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 단계; 및일 끝단의 발광 셀의 N형 반도체층 상에 N형 본딩패드를 형성하고, 다른 일 끝단의 발광 셀의 P형 반도체층 상에 P형 본딩패드를 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 8 내지 청구항 10 중 어느 한 항에 있어서,상기 브리지 배선은 브리지(Bridge) 공정 또는 스텝 커버(Step Cover) 공정 을 통해 일 발광 셀의 N형 반도체층과 인접한 다른 일 발광 셀의 P형 반도체층을 연결하는 것을 특징으로 하는 발광 소자의 제조 방법.
- 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,상기 제 1 반도체 기판을 마련하는 단계 이전에,상기 제 1 기판의 일면에 요철을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050073284A KR100634307B1 (ko) | 2005-08-10 | 2005-08-10 | 발광 소자 및 이의 제조 방법 |
| US11/997,550 US7897981B2 (en) | 2005-08-10 | 2006-08-07 | Light emitting device and method of manufacturing the same |
| PCT/KR2006/003095 WO2007018390A1 (en) | 2005-08-10 | 2006-08-07 | Light emitting device and method of manufacturing the same |
| JP2008525931A JP5483876B2 (ja) | 2005-08-10 | 2006-08-07 | 発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050073284A KR100634307B1 (ko) | 2005-08-10 | 2005-08-10 | 발광 소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100634307B1 true KR100634307B1 (ko) | 2006-10-16 |
Family
ID=37626268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050073284A KR100634307B1 (ko) | 2005-08-10 | 2005-08-10 | 발광 소자 및 이의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7897981B2 (ko) |
| JP (1) | JP5483876B2 (ko) |
| KR (1) | KR100634307B1 (ko) |
| WO (1) | WO2007018390A1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101259308B1 (ko) * | 2011-06-07 | 2013-05-06 | 네이셔널 치아오 텅 유니버시티 | 아이씨와 엘이디를 포함하는 헤테로구조물와 이를 제조하기 위한 방법 |
| KR20190000032A (ko) * | 2017-06-22 | 2019-01-02 | 엘지이노텍 주식회사 | 반도체 소자 패키지 |
| KR20190078096A (ko) * | 2017-12-26 | 2019-07-04 | 엘지이노텍 주식회사 | 반도체 소자 패키지 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200723559A (en) * | 2005-12-13 | 2007-06-16 | Ind Tech Res Inst | Alternating current (AC) light emitting assembly and AC light emitting device |
| US8704241B2 (en) | 2005-05-13 | 2014-04-22 | Epistar Corporation | Light-emitting systems |
| US7729147B1 (en) * | 2007-09-13 | 2010-06-01 | Henry Wong | Integrated circuit device using substrate-on-insulator for driving a load and method for fabricating the same |
| US8461613B2 (en) | 2008-05-27 | 2013-06-11 | Interlight Optotech Corporation | Light emitting device |
| KR100956224B1 (ko) * | 2008-06-30 | 2010-05-04 | 삼성엘이디 주식회사 | Ｌｅｄ 구동회로 및 ｌｅｄ 어레이 장치 |
| CN101800219B (zh) * | 2009-02-09 | 2019-09-17 | 晶元光电股份有限公司 | 发光元件 |
| WO2010114250A2 (en) * | 2009-03-31 | 2010-10-07 | Seoul Semiconductor Co., Ltd. | Light emitting device having plurality of light emitting cells and method of fabricating the same |
| TWI495084B (zh) | 2009-07-07 | 2015-08-01 | Epistar Corp | 發光元件 |
| KR101601624B1 (ko) * | 2010-02-19 | 2016-03-09 | 삼성전자주식회사 | 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치 |
| CN101886759B (zh) * | 2010-05-24 | 2012-07-25 | 晶科电子（广州）有限公司 | 一种使用交流电的发光器件及其制造方法 |
| CN102340904B (zh) | 2010-07-14 | 2015-06-17 | 通用电气公司 | 发光二极管驱动装置及其驱动方法 |
| US9035329B2 (en) * | 2010-09-13 | 2015-05-19 | Epistar Corporation | Light-emitting device |
| TWI446578B (zh) * | 2010-09-23 | 2014-07-21 | Epistar Corp | 發光元件及其製法 |
| TWI506818B (zh) * | 2010-10-28 | 2015-11-01 | Kun Hsin Technology Inc | 發光模組及交流發光裝置 |
| CN106935577A (zh) * | 2011-03-22 | 2017-07-07 | 晶元光电股份有限公司 | 发光二极管装置 |
| KR101902392B1 (ko) * | 2011-10-26 | 2018-10-01 | 엘지이노텍 주식회사 | 발광 소자 |
| DE102011087887A1 (de) * | 2011-12-07 | 2013-06-13 | Osram Gmbh | Leuchtdiodenanordnung |
| TWI509786B (zh) * | 2012-02-17 | 2015-11-21 | Epistar Corp | 發光二極體元件 |
| CN103296044B (zh) * | 2012-02-23 | 2017-07-25 | 晶元光电股份有限公司 | 二维式阵列发光二极管元件 |
| US8816383B2 (en) * | 2012-07-06 | 2014-08-26 | Invensas Corporation | High performance light emitting diode with vias |
| KR20140050927A (ko) | 2012-10-22 | 2014-04-30 | 삼성디스플레이 주식회사 | 발광 장치 및 그 제조 방법 |
| CN104576627B (zh) * | 2013-10-25 | 2018-06-01 | 广东德力光电有限公司 | 一种高显色性白光led结构及其制作方法 |
| CN104576628B (zh) * | 2013-10-25 | 2018-04-06 | 广东德力光电有限公司 | 一种新型白光led结构及其制作方法 |
| EP3099141B1 (en) * | 2015-05-26 | 2019-12-18 | OSRAM GmbH | A lighting device and corresponding method |
| JP5967269B2 (ja) * | 2015-06-11 | 2016-08-10 | 日亜化学工業株式会社 | 発光装置 |
| EP3376831B1 (en) * | 2017-03-16 | 2020-05-27 | OSRAM GmbH | A lighting device and corresponding method |
| KR102698833B1 (ko) * | 2021-11-08 | 2024-08-27 | 루미레즈 엘엘씨 | 비중첩 세그먼트화를 갖는 이중 접합 led |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307815A (ja) | 1998-04-23 | 1999-11-05 | Abikkusu Kk | 交流電源用ｌｅｄ集合ランプ |
| JP2004093657A (ja) | 2002-08-29 | 2004-03-25 | Touken Techno:Kk | Ｌｅｄを用いたサイン表示装置の交流用ｌｅｄ点灯回路 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273340A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 混成集積回路装置 |
| JP2942398B2 (ja) * | 1991-09-17 | 1999-08-30 | 電気化学工業株式会社 | マトリックス回路基板 |
| JPH05198843A (ja) * | 1992-01-23 | 1993-08-06 | Toshiba Lighting & Technol Corp | 発光ダイオードランプおよび発光ダイオード表示装置 |
| US6577072B2 (en) * | 1999-12-14 | 2003-06-10 | Takion Co., Ltd. | Power supply and LED lamp device |
| US6433370B1 (en) * | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| JP3822545B2 (ja) * | 2002-04-12 | 2006-09-20 | 士郎 酒井 | 発光装置 |
| EP3699963A1 (en) * | 2003-08-19 | 2020-08-26 | Nichia Corporation | Semiconductor light emitting diode and method of manufacturing its substrate |
| JP2005064412A (ja) * | 2003-08-20 | 2005-03-10 | Tomio Inoue | ブロックハイブリッド発光素子及びそれを用いた照明用光源 |
| KR100961483B1 (ko) | 2004-06-30 | 2010-06-08 | 서울옵토디바이스주식회사 | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치 |
| KR101216938B1 (ko) | 2004-10-28 | 2012-12-31 | 서울반도체 주식회사 | 다수의 셀이 결합된 발광 소자 및 이의 제조 방법 및 이를이용한 발광 장치 |
| WO2006098545A2 (en) * | 2004-12-14 | 2006-09-21 | Seoul Opto Device Co., Ltd. | Light emitting device having a plurality of light emitting cells and package mounting the same |
| EP1897151A4 (en) * | 2005-06-22 | 2010-03-10 | Seoul Opto Device Co Ltd | ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF |
| KR100616415B1 (ko) * | 2005-08-08 | 2006-08-29 | 서울옵토디바이스주식회사 | 교류형 발광소자 |
| KR20080081837A (ko) * | 2007-03-05 | 2008-09-10 | 서울반도체 주식회사 | 발광 장치 |
| KR101239853B1 (ko) * | 2007-03-13 | 2013-03-06 | 서울옵토디바이스주식회사 | 교류용 발광 다이오드 |
-
2005
- 2005-08-10 KR KR1020050073284A patent/KR100634307B1/ko active IP Right Grant
-
2006
- 2006-08-07 WO PCT/KR2006/003095 patent/WO2007018390A1/en active Application Filing
- 2006-08-07 JP JP2008525931A patent/JP5483876B2/ja not_active Expired - Fee Related
- 2006-08-07 US US11/997,550 patent/US7897981B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307815A (ja) | 1998-04-23 | 1999-11-05 | Abikkusu Kk | 交流電源用ｌｅｄ集合ランプ |
| JP2004093657A (ja) | 2002-08-29 | 2004-03-25 | Touken Techno:Kk | Ｌｅｄを用いたサイン表示装置の交流用ｌｅｄ点灯回路 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101259308B1 (ko) * | 2011-06-07 | 2013-05-06 | 네이셔널 치아오 텅 유니버시티 | 아이씨와 엘이디를 포함하는 헤테로구조물와 이를 제조하기 위한 방법 |
| US8536613B2 (en) | 2011-06-07 | 2013-09-17 | National Chiao Tung University | Heterostructure containing IC and LED and method for fabricating the same |
| US8679891B2 (en) | 2011-06-07 | 2014-03-25 | National Chiao Tung University | Heterostructure containing IC and LED and method for fabricating the same |
| KR20190000032A (ko) * | 2017-06-22 | 2019-01-02 | 엘지이노텍 주식회사 | 반도체 소자 패키지 |
| KR102413442B1 (ko) * | 2017-06-22 | 2022-06-27 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
| KR20190078096A (ko) * | 2017-12-26 | 2019-07-04 | 엘지이노텍 주식회사 | 반도체 소자 패키지 |
| KR102470302B1 (ko) | 2017-12-26 | 2022-11-24 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7897981B2 (en) | 2011-03-01 |
| US20080191632A1 (en) | 2008-08-14 |
| JP2009505392A (ja) | 2009-02-05 |
| JP5483876B2 (ja) | 2014-05-07 |
| WO2007018390A1 (en) | 2007-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100634307B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| US9324904B2 (en) | Semiconductor light emitting device and light emitting apparatus | |
| US7723736B2 (en) | Light emitting device having a plurality of light emitting cells and package mounting the same | |
| KR101303168B1 (ko) | 반도체 발광부 연결체 | |
| US7875472B2 (en) | Method of manufacturing light emitting diode device | |
| US20130020554A1 (en) | Semiconductor light emitting device and light emitting apparatus | |
| KR20200042215A (ko) | Led 소자 및 led 소자의 제조 방법 | |
| KR100765385B1 (ko) | 다수의 발광 셀이 어레이된 발광 소자 | |
| KR100670929B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR100646636B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| US20110127560A1 (en) | Light-emitting diode chip and method of manufactruring the same | |
| KR100898585B1 (ko) | 다수의 셀이 결합된 발광 소자 및 그 제조 방법 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| KR101216934B1 (ko) | 다수의 셀이 결합된 발광 소자 및 그 제조 방법 | |
| CN100369277C (zh) | 发光二极管 | |
| CN101116191A (zh) | 具有多个发光单元的发光装置及其制造方法 | |
| KR101142961B1 (ko) | 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을탑재한 발광다이오드 램프 | |
| KR100683446B1 (ko) | 요철 버퍼층을 갖는 발광소자 및 그 제조방법 | |
| KR101138974B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| KR101205524B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR20120042331A (ko) | 수평형 발광 다이오드 칩 및 이의 제조 방법 | |
| KR20140077657A (ko) | 발광 다이오드 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050810 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060830 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061009 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061010 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20090922 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100823 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110927 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120917 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120917 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130911 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130911 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141001 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150924 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160907 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170911 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170911 Start annual number: 12 End annual number: 12 |
|
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20200720 |