[go: up one dir, main page]

KR100616415B1 - 교류형 발광소자 - Google Patents

교류형 발광소자 Download PDF

Info

Publication number
KR100616415B1
KR100616415B1 KR1020050072291A KR20050072291A KR100616415B1 KR 100616415 B1 KR100616415 B1 KR 100616415B1 KR 1020050072291 A KR1020050072291 A KR 1020050072291A KR 20050072291 A KR20050072291 A KR 20050072291A KR 100616415 B1 KR100616415 B1 KR 100616415B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cell
electrode
cell block
substrate
Prior art date
Application number
KR1020050072291A
Other languages
English (en)
Inventor
라크로익 야베스
이재호
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050072291A priority Critical patent/KR100616415B1/ko
Priority to JP2008525935A priority patent/JP2009505393A/ja
Priority to PCT/KR2006/003118 priority patent/WO2007018401A1/en
Priority to CN2006800283235A priority patent/CN101233624B/zh
Priority to US11/995,506 priority patent/US8350276B2/en
Priority to EP06783548A priority patent/EP1915786A4/en
Application granted granted Critical
Publication of KR100616415B1 publication Critical patent/KR100616415B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 제 1 발광셀 블럭의 발광셀과 그에 대응하는 제 2 발광셀 블럭의 발광셀들이 각각 병렬연결된 발광소자에 관한 것으로서, 본 발명의 발광소자는 기판과; 상기 기판 상에 형성되고, N-전극 및 P-전극을 각각 포함하는 다수의 발광셀이 전기적으로 직렬 연결된 제 1 발광셀 블럭 및 제 2 발광셀 블럭을 포함하고, 상기 제 1 발광셀 블럭 일단의 P-전극이 제 2 발광셀 블럭 일단의 N-전극에 연결되고, 제 1 발광셀 블럭 타단의 N-전극이 제 2 발광셀 블럭 타단의 P-전극에 연결되고, 상기 제 1 발광셀 블럭의 각각의 P-전극과 그에 대응하는 제 2 발광셀 블럭의 각각의 P-전극, 또는 제 1 발광셀 블럭의 각각의 N-전극과 그에 대응하는 제 2 발광셀 블럭의 각각의 N-전극이 전기적으로 서로 연결된다. 본 발명에 따른 발광소자는 제 1 발광셀 블럭의 발광셀과 그에 대응하는 제 2 발광셀 블럭의 발광셀들 각각이 병렬연결되어 교차 통전이 되게 함으로써, 일부 발광셀에 누설 전류가 흐르더라도 다른 방향의 발광셀에 교차 통전되도록 하여 누설 전류에 의한 일부 발광셀의 과부하를 방지하여 교류형 발광소자의 균일한 발광과 수명의 증대를 기대할 수 있는 발광소자를 제공한다.
발광소자, 교류, 과전류, 병렬, 플립칩

Description

교류형 발광소자{alternate current type light-emitting diode}
도 1은 본 발명의 일실시예에 따른 발광소자의 평면도.
도 2는 본 발명에 따른 발광소자의 등가회로도.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 발광소자의 제조공정을 설명하기 위한 도면.
도 4는 본 발명의 다른 실시예에 따른 발광소자의 사시도.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 서브마운트 기판의 평면도.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 발광소자의 제조공정을 설명하기 위한 도면.
<도면의 주요 부분에 대한 설명>
100: 기판 120: N형 반도체층
125: N-전극 140: 활성층
160: P형 반도체층 165: P-전극
180: 금속범프 200: 제 1 배선
210: 제 2 배선 250: 발광셀
300: 서브마운트 기판 320: 금속패드
본 발명은 발광소자에 관한 것으로 자세하게는 발광셀이 병렬연결된 교류용 발광소자에 관한 것이다.
종래 기술에 따른 발광소자는 기판 상에 버퍼층, N형 반도체층, 활성층, P형 반도체층을 순차적으로 형성하고, 사진식각공정으로 P형 반도체층 및 활성층을 건식식각 하여 일정크기를 갖는 복수개의 발광셀이 기판 상에서 서로 고립되게 기판이 노출되도록 하고, 상기 N형 반도체층 및 P형 반도체층 상에 오믹접촉용 금속층을 형성하고, 인접한 발광셀의 노출된 N형 금속층과 P형 금속층 상의 노출된 영역을 서로 전기적으로 연결시키기 위해 포토공정으로 금속막을 증착한 후, 금과 같은 도전성 물질을 에어브리지(air bridge)공정을 통해 인접한 발광셀을 공중에서 연결한다.
이후, 포토공정을 하여 범프용 금속을 도금 등의 방법으로 P형 금속층 상의 영역에 5 ~ 30㎛정도의 두께로 형성하여 완성한다. 상기와 같이 제작된 소자기판을 고립된 발광셀의 단위로 분리하여 발광셀의 상부가 패턴된 서브마운트 기판 표면에 접착되도록 플립본딩한다. 이후, 상기 서브마운트 기판을 일정 크기로 절단하여 플립칩의 형태로 하고, 각각의 서브마운트 기판을 조립용 패키지 기판의 상부에 다이본딩을 하고, 패키지의 전극으로부터 서브마운트 기판의 본딩 패드에 금속선을 연 결함으로써 교류형 플립칩이 완성된다.
상기 교류형 발광소자는 서로 다른 두 방향으로 각각 병렬 연결된 전극을 가지며 교류전원에 연결될 때 순방향 바이어스에서는 순방향 접속된 발광소자열이 점등하고, 역방향 바이어스에서는 역방향으로 접속된 발광소자 열이 점등하는 방식으로 동작한다.
그러나 이러한 집적된 교류형 발광셀의 배열이 서로 다른 두 방향으로 되어있으므로 한쪽 배열의 발광소자 어레이에 전류가 순방향으로 들어가서 점등될 때 이 중 일부의 발광셀에 누설전류가 흐르는 경우, 이 후의 발광셀들에서 과도한 전압강하가 일어나 과전류가 흘러 발광셀의 발광이 일정치 않을 뿐만 아니라 발광셀이 손상을 받아서 수명이 단축될 수 있다.
본 발명의 목적은 상기의 문제점을 해결하고자 제안된 것으로서, 일부 발광셀에서 과전류가 발생하더라도 다른 방향의 발광셀에 교차 통전 되도록 하는 발광소자를 제공하는데 있다. 본 발명의 다른 목적은 교류형 발광소자의 균일한 발광과 수명이 증대될 수 있는 발광소자를 제공하는데 있다.
상기의 목적을 달성하기 위해 본 발명의 발광소자는 기판과; 상기 기판 상에 형성되며, 각각이 N-전극 및 P-전극을 포함하는 다수의 발광셀이 전기적으로 직렬 연결된 제 1 발광셀 블럭 및 제 2 발광셀 블럭을 포함하고, 상기 제 1 발광셀 블럭 일단의 P-전극이 제 2 발광셀 블럭 일단의 N-전극에 연결되고, 제 1 발광셀 블럭 타단의 N-전극이 제 2 발광셀 블럭 타단의 P-전극에 연결되고, 상기 제 1 발광셀 블럭의 각 발광셀의 P-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 P-전극, 또는 제 1 발광셀 블럭의 각 발광셀의 N-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 N-전극이 전기적으로 서로 연결된다. 제 1 발광셀 블럭 및 제 2 발광셀 블럭에 플립본딩되는 서브마운트 기판을 더 포함하고, 상기 서브마운트 기판과 각각의 발광셀 사이에는 금속패드가 형성된다.
또한, 상기 서브마운트 기판 상에는 금속배선이 형성되고, 상기 금속 배선에 의해 제 1 발광셀 블럭의 각 발광셀의 P-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 P-전극, 또는 제 1 발광셀 블럭의 각 발광셀의 N-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 N-전극이 전기적으로 서로 연결될 수 있다.
상기 발광셀은 기판 상에 형성된 N형 반도체층과; 상기 N형 반도체층 상의 일부 영역에 형성된 P형 반도체층과; 상기 N형 반도체층 및 P형 반도체층 상에 각각 형성된 N-전극 및 P-전극을 포함될 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
후술할 제 1 발광셀 블럭과 제 2 발광셀 블럭이 구분되어 별개로 설명되었으나 이는 하나의 기판 상에 형성된 발광셀들임에 유의하여야 한다.
도 1 내지 도 3d는 본 발명의 일실시예에 따른 발광소자를 설명하기 위한 도면이다.
본 발명의 일실시예에 따른 발광소자는, 도 1 및 도 2에 도시된 바와 같이, 기판(100) 상의 일측에 다수의 순방향 바이어스 발광셀(250a)이 제 1 배선(200)에 의해 직렬 연결된 제 1 발광셀 블럭과, 기판(100) 상의 타측에 다수의 역방향 바이어스 발광셀(250b)이 제 1 배선(200)에 의해 직렬 연결된 제 2 발광셀 블럭과, 상기 제 1 발광셀 블럭의 발광셀(250a)과 그에 대응하는 제 2 발광셀 블럭의 발광셀(250b)을 전기적으로 서로 연결하는 제 2 배선(210)을 포함한다.
상기 기판(100)은 발광소자를 제작하기 위한 통상의 웨이퍼를 지칭하는 것으로, 사파이어 또는 SiC 등을 사용한다. 본 실시예에서는 사파이어로 이루어진 결정성장의 기판을 사용한다. 즉, 상술한 다층의 구조는 결정성장의 기판 상에 에피택셜 성장을 통해 형성된다.
상기 발광셀(250)은 기판(100) 상에 형성된 버퍼층(110)과, 상기 버퍼층(110) 상에 형성된 N형 반도체층(120)과, 상기 N형 반도체층(120) 상의 일정 영역에 형성된 활성층(140)과, 상기 활성층(140) 상에 형성된 P형 반도체층(160)과, 상기 N형 반도체층(120) 상에 형성된 N-전극(125)과, P형 반도체층(160) 상에 형성된 P-전극(165)을 포함한다.
상기 버퍼층(110)은 결정 성장시에 기판과 후속층들의 격자 부정합을 줄이기 위한 층으로서, 질화물 반도체 재료인 AlN 혹은 GaN을 포함한다.
상기 N형 반도체층(120)은 전자가 생성되는 층으로서, N형 화합물 반도체층 과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체층은 N형 불순물이 도핑되어 있는 GaN을 사용한다.
상기 활성층(140)은 전자 및 정공이 재결합되는 영역으로서, 소정의 밴드갭을 가지며 양자 우물 구조로 형성될 수 있다. 또한, 활성층(140)은 InGaN이 포함될 수 있고, 활성층(140)을 이루는 물질의 종류에 따라 전자 및 정공이 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 조성이 제어된 반도체 재료를 활성층으로 사용하는 것이 바람직하다.
상기 P형 반도체층(160)은 정공이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용한다.
상기 N-전극(125)과 P-전극(165)은 발광셀(250)을 외부의 배선과 전기적으로 연결하기 위한 것으로서, 상기 N-전극(125)은 Ti/Au의 적층 구조로 형성할 수 있다. 상기 P-전극(165)은 투명성 전도성 박막(Indium Tin Oxide, ITO)으로서 제 1 배선(200)을 통해 입력되는 전압을 P형 반도체층(160)에 균일하게 전달한다.
또한, 상기 제 1 배선(200)은 금과 같은 도전성 물질을 도금 등의 방법을 통해 인접한 N형 반도체층과 P형 반도체층을 연결한다.
상기 제 2 배선(210)은 제 1 발광셀 블럭의 발광셀(250a)과 그에 대응하는 제 2 발광셀 블럭의 발광셀(250b)을 전기적으로 연결하며, 금(Au)과 같은 금속으로 형성된다. 즉, 도 2의 본 실시예의 등가회로에 도시된 바와같이 상기 제 2 배선(210)에 의해 순방향 및 역방향 바이어스 발광셀(250a, 250b)들이 병렬 연결되어 교류전원 인가 시 일부 발광셀에서 과전류가 발생하더라도 다른 방향의 발광셀에 교차 통전되어 과전류에 의한 발광셀(250)의 손상을 막을 수 있다.
도 3a 내지 도 3d는 본 발명의 일실시예에 따른 발광소자의 제조공정을 설명하기 위한 도면이다.
이하 상기한 발광소자의 제조공정을 도 3a 내지 도 3d를 참조하여 살펴보면, 사파이어 기판(100) 상에 버퍼층(110), N형 반도체층(120), 활성층(140) 및 p형 반도체층(160)을 순차적으로 형성한다(도 3a). 이후, 전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 실시하여 각각의 셀을 패터닝하기 위한 제 1 감광막 패턴을 형성한다.
다음으로, 제 1 감광막 패턴을 식각 마스크로 하는 식각공정을 통해 일부 영역에서 P형 반도체층, 활성층, N형 반도체층 및 버퍼층을 제거하고 제 1 감광막 패턴을 제거하여 발광셀 패턴들을 물리적, 전기적으로 분리한다(도 3b).
전체 구조상에 감광막을 도포한 다음, 마스크를 이용한 사진식각공정을 실시하여 제 2 감광막 패턴을 형성한다.
다음으로, 제 2 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 일부 구역에서 P형 반도체층 및 활성층을 제거하여 N형 반도체층(120)을 노출시킨다(도 3c). 이때, N형 반도체층(120)도 소정두께로 함께 제거될 수도 있다. 이후, 상기 제 2 감광막 패턴을 소정의 스트립 공정을 통해 제거한다.
P형 반도체층(160) 상에 투명 전도성 박막을 형성하여 P-전극(165)을 제조 한다. 즉, P형 반도체층(160)을 노출시키는 제 3 감광막 패턴을 형성한 다음, P-전 극(165)을 그 상부에 형성하고, 스트립 공정을 통해 제 3 감광막 패턴을 제거하면 P형 반도체층(160) 상에 P-전극(165)이 형성된다. 다음으로, 티탄(Ti), 금(Au), 은(Ag), 백금(Pt), 알루미늄(Al) 및 구리(Cu)와 같은 금속성의 도전성막으로 N형 반도체층(120) 상에 N-전극(125)을 형성한다. 이후, 인접한 일 발광셀의 N-전극과 타 발광셀의 P-전극을 에어브리지 공정 또는 스탭커버 공정을 통해 제 1 배선(200)으로 연결하여 제 1 발광셀 블럭 및 제 2 발광셀 블럭을 제작한다(도 3d).
상기와 같은 제 1 발광셀 블럭 양 끝단의 N-전극 및 P-전극과 양극(Anode) 및 음극(Cathode)의 방향이 반대인 제 2 발광셀 블럭 양 끝단의 P-전극 및 N-전극을 연결하고, 제 1 발광셀 블럭의 발광셀(250a)과 그에 대응하는 제 2 발광셀 블럭의 발광셀(250b)을 에어브리지 공정 또는 스탭커버 공정을 통해 제 2 배선(210)으로 연결하여 교류형 발광소자를 완성시킨다(도 1 참조).
이때, 발광셀들은 제 2 배선에 의해 P-전극 끼리 연결된다. 그러나, 이와 달리 N-전극 끼리 연결될 수 있음은 물론이다. 또한, 상술한 공정에서는 제 1 배선과 제 2 배선을 두번의 공정으로 형성하지만 한번의 공정으로 제 1 배선과 제 2 배선을 동시에 형성할 수도 있다.
상기 에어브리지 공정은 다음과 같이 진행된다. 서로 연결할 칩 간에 포토 공정으로 감광액을 도포하고 현상하여 감광막 패턴을 형성하고, 그 위에 금속 등의 물질을 진공 증착 등의 방법으로 먼저 박막으로 형성하고, 다시 그 위에 도금 또는 금속 증착 등의 방법으로 금을 포함하는 도전성 물질을 일정 두께로 도포한다. 이후, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질의 하부는 모두 제 거되고 브리지 형태의 도전성 물질만이 공간에 형성된다.
또한, 스탭커버 공정은 서로 연결할 칩 간에 포토공정을 이용해 감광액을 도포하고, 현상하여 서로 연결될 부분만을 남기고 다른 부분은 감광막 패턴으로 덮고, 그 위에 도금 또는 금속증착 등의 방법으로 금을 포함하는 도전성 물질을 일정두께로 도포한다. 이어서, 솔벤트 등의 용액으로 감광막 패턴을 제거하면 도전성 물질이 덮이지 않은 부분은 모두 제거되고 상기 덮인 부분 만이 남아 연결할 칩 사이를 전기적으로 연결시키는 역할을 한다.
다음은 본 발명의 다른 실시예로서 서브마운트 기판의 금속범프를 통해 각각의 대응되는 발광셀이 연결되는 플립칩 구조로 적용시킨 것에 대해 설명하고자 한다. 하기 실시 예에서는 앞서 설명한 일실시예와 중복되는 설명은 생략한다.
도 4 내지 도 5b는 본 발명의 다른 실시예를 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 발광소자로서, 기판(100) 상의 일측에 다수의 순방향 바이어스 발광셀(250a)이 직렬 연결된 제 1 발광셀 블럭과, 기판(100) 상의 타측에 다수의 역방향 바이어스 발광셀(250b)이 직렬 연결된 제 2 발광셀 블럭을 포함하는 제 1 기판과, 상기 제 1 기판에 플립본딩되고 제 1 발광셀 블럭의 발광셀(250a)의 P-전극(165)과 그에 대응하는 제 2 발광셀 블럭의 발광셀(250b)의 P-전극(165) 각각을 서로 전기적으로 연결시키는 서브마운트 기판(300)을 포함한다.
상기 금속범프는 서브마운트 기판(300)과 플립본딩하기 위한 것으로서, P-전극(165) 상에 형성되며 소정시간, 일정온도 하에서 초음파 접합(Ultrasonic Bonding) 공정 또는 리플로우 솔더링(Reflow Soldering) 공정에 의해 플립본딩된다. 금속범프(180)로는 금(Au) 또는 납(Pb)/주석(Sn) 등을 사용할 수 있으나, 본 실시 예에서는 납(Pb)/주석(Sn)을 사용한다.
상기 초음파 접합 공정은 금속범프(180)가 금(Au)과 같은 용융점이 고온일 경우 사용하는 공정으로서, 수직 방향의 압력과 수평 방향으로 60㎑ 정도의 초음파 진동을 가하여 상온에서 접합한다. 압력과 진동에 의해 산화막이 파괴되어 금속 접촉이 발생하고 상온에서 작업하므로 냉간 접합부(Cold Weld)를 형성한다.
상기 리플로우 솔더링 공정은 금속범프(180)가 납(Pb)/주석(Sn)과 같은 저융점 합금일 경우 사용하는 공정으로서, 크림땜납이 공급되고 전자부품이 실장되어 있는 인쇄회로 배선판을 납땜 온도가 설정되어 있는 고온 분위기의 가열로를 통과시킴으로써 인쇄회로 배선판과 전자부품을 전기적으로 접속하기 위한 것이다. 이는 가열원에 따라 적외선 리플로우, 열풍 리플로우, 적외선과 열풍 리플로우, 불활성 용제의 기화잠열에 의한 방식 등이 있다.
제 1 발광셀 블럭은 순방향 바이어스 발광셀들(250a)이 직렬로 연결된 것으로서, 금속배선인 제 1 배선(200)에 의해 연결된다. 제 2 발광셀 블럭은 제 1 발광셀 블럭과 동일한 구조이나 역방향 바이어스 발광셀(250b)들이 제 1 배선(200)에 의해 직렬로 연결된 것으로서, 교류전원 인가 시 양의 전압일 때 제 1 발광셀 블럭이 점등되고 음의 전압일 때 제 2 발광셀 블럭이 점등된다.
상기 서브마운트 기판(300)은 발광셀(250)의 방열 및 외부전원 인가를 위한 것으로서, 서브마운트 기판(300) 상에서 금속배선을 통하여 제 1 발광셀 블럭의 발 광셀들의 전극과 제 2 발광셀 블럭의 발광셀들의 전극을 연결시킨다. 즉, 서브마운트 기판(300) 상에 금속패드(320)를 형성하여 순방향 바이어스 발광셀(250a)의 P-전극(165)과 그에 대응하는 역방향 바이어스 발광셀(250b)의 P-전극(165) 각각을 전기적으로 연결시킨다. 이때, 금속패드(320)는 도 5a에 도시된 바와 같이 제 2 배선(210a)으로 연결할 수도 있고, 도 5b에 도시된 바와 같이 서브마운트 기판(300)에 금속패드(320) 형성 시 금속패드(320) 사이를 연결하는 금속패드간 배선(210b)을 형성하여 연결할 수도 있다.
상기 발광셀은 상기의 일실시예에 따른 발광셀에서 P-전극(165) 상에 형성된 금속범프(180)를 더 포함한다. 상기 P-전극(165)은 오믹 전극으로서 제 1 배선(200)을 통해 입력되는 전압을 P형 반도체층(160)에 균일하게 전달하는 역할을 한다.
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 발광소자의 제조공정을 설명하기 위한 도면이다.
이하 상술한 발광소자의 제조공정을 도 6a 내지 도 6c를 참조하여 설명하면, 본 발명의 다른 실시예에 따른 발광소자는 상기의 일실시예와 동일한 방법으로 기판(100) 상에 반도체층을 형성하여 인접한 일 발광셀의 N-전극과 타 발광셀의 P-전극을 에어브리지 공정 또는 스텝 커버 공정을 통해 제 1 배선(200)으로 연결하는 공정을 실시한 후, 상기 P-전극(165) 상에 납(Pb)/주석(Sn)과 같은 합금형태의 금속범프(180)를 접합시켜 제 1 발광셀 블럭 및 제 2 발광셀 블럭을 제작한다(도 6a).
이때, 금속범프(180)의 용융시 금속범프(180)의 젖음에 의해 다른 곳으로 흐르는 것을 방지하기 위하여 (도시되지 않은) 보호층(Passivation)을 금속범프(180) 주위에 형성시킬 수 있다. 상기 보호층은 절연 뿐만 아니라 발광셀(250)을 불순물이나 수분 등으로부터 보호하는 역할을 한다.
상기 제 1 발광셀 블럭 양끝단의 P-전극 및 N-전극과 제 2 발광셀 블럭 양끝단의 N-전극 및 P-전극을 연결하여 제 1 기판을 완성한다.
한편, 서브마운트 기판(300)은 하부층이 SiC, Si, Ge, SiGe, AlN, 금속 등의 전기 전도성 및 열전도성을 갖는 물질로서, 별도의 주형을 이용하여 제조된다. 상기 하부층 상의 전면에 전류가 1㎛이하로 흐르는 유전물질 또는 전류가 전혀 흐르지 않는 절연물질로 유전체막(310)을 형성한다. 이때, 서브마운트 기판(300)의 하부층으로 도전성 물질을 사용하지 않을 경우에는 유전체막(310)을 형성하지 않을 수도 있다. 본 실시예에서는 열 전도율의 향상을 위해 전기 전도성이 우수한 물질인 금속성 물질을 사용한다. 따라서, 유전체막(310)을 형성하여 충분한 절연 역할을 할 수 있다. 이후, 제 1 기판의 금속범프(180)가 젖음이 되어 서브마운트 기판(300)에 접합이 가능하도록 서브마운트 기판(300)의 유전체막(310) 상에 크롬(Cr), 금(Au), 티탄(Ti), 구리(Cu) 등의 금속을 스크린 인쇄 방법 또는 소정의 마스크 패턴을 이용한 증착공정을 통해 금속패드(320)를 형성한다.
상기 금속패드(320) 형성 후 서브마운트 기판(300) 양끝단에 외부와 연결되는 본딩 패드(330a, 330b)를 형성하여 서브마운트 기판(300)을 완성한다(도 6b).
이후, 플립칩 공정으로 제 1 기판과 서브마운트 기판(300)을 본딩한다(도 6c). 즉, 제 1 기판의 P-전극(165) 상에 형성된 금속범프(180)를 리플로우 솔더링 공정으로 금속범프(180)의 형상을 구형으로 만들고, 순방향 바이어스 발광셀(250a)의 P-전극(165)과 역방향 바이어스 발광셀(250b)의 P-전극(165) 각각을 서브 마운트 기판(300)의 금속패드(320) 상에 접합시킨다.
이때, 상기 금속패드(320)에 의해 순방향 바이어스 발광셀(250a)의 P-전극(165)과 순방향 바이어스 발광셀(250a)에 대응하는 역방향 바이어스 발광셀(250b)의 P-전극(165)이 전기적으로 서로 연결된다. 금속패드(320)간은 제 2 배선(210)에 의해 연결되거나, 금속패드(320)의 형성 시 배선의 형상으로 형성하여 서로 연결되게 제작할 수 있다.
상기에서는 서브마운트 기판(300) 상의 금속배선에 의해 각 발광셀 블럭간의 전극들을 연결시켰으나, 이에 한정되지 않고 제 1 기판 상에서 각 발광셀 블럭간의 전극을 연결할 수도 있다. 즉, 상기에서 설명한 실시예와 동일한 방법으로 제 1 기판 상에서 제 1 발광셀 블럭의 발광셀(250a)의 P-전극(165)과 그에 대응하는 제 2 발광셀 블럭의 발광셀(250b)의 P-전극(165) 각각을 제 2 배선(210)에 의해 전기적으로 연결할 수 있다.
상기 플립칩 공정은 리플로우 솔더링 공정을 이용하여 금속범프(180)를 접합하므로 자기정렬 효과(self-aligning effect)를 얻을 수 있다.
상기 공정 후, 서브마운트 기판(300)을 일정 크기로 절단하여 플립칩의 형태로 하고, 각각의 서브마운트 기판(300)이 (도시되지 않은) 조립용 패키지 기판의 상부에 장착되도록 다이본딩(die bonding)하고, 조립용 패키지 기판의 전극으로부 터 서브마운트 기판(300)의 본딩 패드(330a, 330b)에 배선을 연결함으로써 교류용 플립칩을 완성한다.
상기 다이본딩은 반도체 부품 조립 기술의 하나로, 반도체 칩을 패키지에 장착하는 기술이다. 반도체 칩을 패키지에 고정시키고 칩과 패키지 간의 전기적 접속이 이루어지게 하기 위한 것으로, 일반적으로 열압착(Thermocompression bonding) 또는 초음파 접착(Ultrasonic bonding) 방식이 사용된다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 기술분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
상기에서 설명한 바와 같이 본 발명은, 교류형 발광소자에 형성된 다수의 발광셀들을 병렬연결함으로써, 일부 발광셀에서 누설 전류가 발생하더라도 다른 방향의 발광셀에 교차 통전되도록 하여 누설 전류에 의한 일부 발광셀의 과부하를 방지하고 교류형 발광소자의 균일한 발광과 수명의 증대를 기대할 수 있는 발광소자를 제작할 수 있다.

Claims (6)

  1. 기판과;
    상기 기판 상에 형성되고, N-전극 및 P-전극을 포함하는 다수의 발광셀이 전기적으로 직렬 연결된 제 1 발광셀 블럭 및 제 2 발광셀 블럭을 포함하고,
    상기 제 1 발광셀 블럭 일단의 P-전극이 제 2 발광셀 블럭 일단의 N-전극에 연결되고, 제 1 발광셀 블럭 타단의 N-전극이 제 2 발광셀 블럭 타단의 P-전극에 연결되고,
    상기 제 1 발광셀 블럭의 각 발광셀의 P-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 P-전극, 또는 제 1 발광셀 블럭의 각 발광셀의 N-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 N-전극이 전기적으로 서로 연결되는 것을 특징으로 하는 발광소자.
  2. 청구항 1에 있어서, 상기 제 1 발광셀 블럭 및 제 2 발광셀 블럭에 플립본딩되는 서브마운트 기판을 더 포함하는 것을 특징으로 하는 발광소자.
  3. 청구항 2에 있어서, 상기 서브마운트 기판과 각각의 발광셀 사이에는 금속패드가 형성되는 것을 특징으로 하는 발광소자.
  4. 청구항 2 또는 청구항 3에 있어서, 상기 서브마운트 기판 상에는 금속배선이 형성되고, 상기 금속 배선에 의해 제 1 발광셀 블럭의 각 발광셀의 P-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 P-전극, 또는 제 1 발광셀 블럭의 각 발광셀의 N-전극과 그에 대응하는 제 2 발광셀 블럭의 각 발광셀의 N-전극이 전기적으로 서로 연결된 것을 특징으로 하는 발광소자.
  5. 청구항 4에 있어서, 상기 서브마운트 기판의 금속배선은 금속패드를 포함하고, 상기 금속패드는 제 2 배선에 의해 연결되거나 금속패드간 배선에 의해 연결되는 것을 특징으로 하는 발광소자.
  6. 청구항 1 내지 청구항 3 중 어느 한항에 있어서, 상기 발광셀은
    기판 상에 형성된 N형 반도체층과;
    상기 N형 반도체층 상의 일부 영역에 형성된 P형 반도체층과;
    상기 N형 반도체층 및 P형 반도체층 상에 각각 형성된 N-전극 및 P-전극을 포함하는 것을 특징으로 하는 발광소자.
KR1020050072291A 2005-08-08 2005-08-08 교류형 발광소자 KR100616415B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020050072291A KR100616415B1 (ko) 2005-08-08 2005-08-08 교류형 발광소자
JP2008525935A JP2009505393A (ja) 2005-08-08 2006-08-08 交流型発光素子
PCT/KR2006/003118 WO2007018401A1 (en) 2005-08-08 2006-08-08 Alternating current light emitting device
CN2006800283235A CN101233624B (zh) 2005-08-08 2006-08-08 交流发光器件
US11/995,506 US8350276B2 (en) 2005-08-08 2006-08-08 Alternating current light emitting device
EP06783548A EP1915786A4 (en) 2005-08-08 2006-08-08 AC LIGHT COMPONENT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050072291A KR100616415B1 (ko) 2005-08-08 2005-08-08 교류형 발광소자

Publications (1)

Publication Number Publication Date
KR100616415B1 true KR100616415B1 (ko) 2006-08-29

Family

ID=37601220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050072291A KR100616415B1 (ko) 2005-08-08 2005-08-08 교류형 발광소자

Country Status (6)

Country Link
US (1) US8350276B2 (ko)
EP (1) EP1915786A4 (ko)
JP (1) JP2009505393A (ko)
KR (1) KR100616415B1 (ko)
CN (1) CN101233624B (ko)
WO (1) WO2007018401A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110025966A (ko) * 2008-06-09 2011-03-14 니텍 인코포레이티드 Ａｃ 전압 동작의 자외선 발광 다이오드
KR101220426B1 (ko) 2011-09-19 2013-02-05 서울옵토디바이스주식회사 복수의 발광 셀을 구비하는 발광 소자
KR101744783B1 (ko) * 2009-10-28 2017-06-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616415B1 (ko) * 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자
KR100634307B1 (ko) * 2005-08-10 2006-10-16 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
KR100974923B1 (ko) 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US8461613B2 (en) 2008-05-27 2013-06-11 Interlight Optotech Corporation Light emitting device
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI420959B (zh) * 2010-10-20 2013-12-21 Advanced Optoelectronic Tech 發光二極體模組
US9373666B2 (en) 2011-02-25 2016-06-21 The Regents Of The University Of Michigan System and method of forming semiconductor devices
JP5939055B2 (ja) * 2012-06-28 2016-06-22 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
JP6928233B2 (ja) 2017-04-05 2021-09-01 日亜化学工業株式会社 発光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464470U (ko) * 1977-10-14 1979-05-08
JPS5464470A (en) 1977-11-01 1979-05-24 Toshiba Corp Pouring type tool
US5094970A (en) * 1988-11-07 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making a light emitting diode array
US5936599A (en) * 1995-01-27 1999-08-10 Reymond; Welles AC powered light emitting diode array circuits for use in traffic signal displays
EP0942459B1 (en) 1997-04-11 2012-03-21 Nichia Corporation Method of growing nitride semiconductors
WO1999020085A1 (en) * 1997-10-10 1999-04-22 Se Kang Electric Co., Ltd. Electric lamp circuit and structure using light emitting diodes
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP3824497B2 (ja) 2001-04-18 2006-09-20 株式会社沖データ 発光素子アレイ
JP3822545B2 (ja) * 2002-04-12 2006-09-20 士郎 酒井 発光装置
TW546799B (en) 2002-06-26 2003-08-11 Lingsen Precision Ind Ltd Packaged formation method of LED and product structure
JP4309106B2 (ja) * 2002-08-21 2009-08-05 士郎 酒井 ＩｎＧａＮ系化合物半導体発光装置の製造方法
EP2149907A3 (en) * 2002-08-29 2014-05-07 Seoul Semiconductor Co., Ltd. Light-emitting device having light-emitting diodes
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
US7213942B2 (en) * 2002-10-24 2007-05-08 Ac Led Lighting, L.L.C. Light emitting diodes for high AC voltage operation and general lighting
JP4598767B2 (ja) * 2003-07-30 2010-12-15 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
US20050133806A1 (en) * 2003-12-17 2005-06-23 Hui Peng P and N contact pad layout designs of GaN based LEDs for flip chip packaging
TW200501464A (en) * 2004-08-31 2005-01-01 Ind Tech Res Inst LED chip structure with AC loop
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
KR100616415B1 (ko) * 2005-08-08 2006-08-29 서울옵토디바이스주식회사 교류형 발광소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110025966A (ko) * 2008-06-09 2011-03-14 니텍 인코포레이티드 Ａｃ 전압 동작의 자외선 발광 다이오드
KR101590074B1 (ko) 2008-06-09 2016-01-29 니텍 인코포레이티드 Ａｃ 전압 동작의 자외선 발광 다이오드
KR101744783B1 (ko) * 2009-10-28 2017-06-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
KR101220426B1 (ko) 2011-09-19 2013-02-05 서울옵토디바이스주식회사 복수의 발광 셀을 구비하는 발광 소자

Also Published As

Publication number Publication date
US8350276B2 (en) 2013-01-08
EP1915786A4 (en) 2011-12-14
CN101233624B (zh) 2012-03-21
JP2009505393A (ja) 2009-02-05
US20080210954A1 (en) 2008-09-04
CN101233624A (zh) 2008-07-30
EP1915786A1 (en) 2008-04-30
WO2007018401A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
US8350276B2 (en) Alternating current light emitting device
JP4632690B2 (ja) 半導体発光装置とその製造方法
US8816386B2 (en) Light emitting device and manufacture method thereof
US6876008B2 (en) Mount for semiconductor light emitting device
JP5378130B2 (ja) 半導体発光装置
TWI427815B (zh) 半導體發光裝置的互連
US7482638B2 (en) Package for a semiconductor light emitting device
US7736945B2 (en) LED assembly having maximum metal support for laser lift-off of growth substrate
US20070126016A1 (en) Light emitting device and manufacture method thereof
KR101025844B1 (ko) ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
JP2010541224A (ja) オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
JP2012060182A (ja) 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法
JP2002335014A (ja) 高反射率オーミックコンタクトを有するＡｌＧａＩｎＮフリップ・チップ発光デバイス
CN1971952A (zh) 大功率led芯片倒焊装方法
JP2005051233A (ja) 半導体発光装置およびその製造方法
KR100708604B1 (ko) 저융점의 금속범프를 이용한 플립칩 발광소자 및 그의제조방법
KR101502835B1 (ko) Led용 서브마운트, led칩 및 led칩 제조방법
US20230231083A1 (en) Light emitting diode module
JP4125858B2 (ja) 発光ダイオードおよびその製造方法
US20090268495A1 (en) Electric circuit, use of a semiconductor component and method for manufacturing a semiconductor component

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050808

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060728

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060821

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060822

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090722

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100628

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110729

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120618

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130612

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140703

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140703

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20150701

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20160525

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20170613

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20180612

Start annual number: 13

End annual number: 13

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200601