KR102549171B1

KR102549171B1 - 발광소자 패키지 및 이를 이용한 디스플레이 장치

Info

Publication number: KR102549171B1
Application number: KR1020170088400A
Authority: KR
Inventors: 권용민; 김경준
Original assignee: 삼성전자주식회사
Priority date: 2017-07-12
Filing date: 2017-07-12
Publication date: 2023-06-30
Anticipated expiration: 2037-07-12
Also published as: CN109273574A; US10236280B2; CN109273574B; US20190019779A1; KR20190007226A

Abstract

본 발명의 일 실시예는, 각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되는 3개의 발광 다이오드 칩; 상기 3개의 발광 다이오드 칩과 이웃하여 배치되는 적어도 하나의 관통 전극부; 상기 3개의 발광 다이오드 칩 및 상기 관통 전극부가 결합되도록 상기 3개의 발광 다이오드 칩 및 상기 관통 전극부의 각 측면을 둘러싸는 몰딩부; 상기 몰딩부의 일면에 배치되어 상기 3개의 발광 다이오드 칩과 상기 관통 전극부를 서로 접속시키는 투명 전극층; 및 상기 몰딩부의 타면에 노출되되, 상기 3개의 발광 다이오드 칩에 각각 배치된 3개의 개별 전극;을 포함하는 발광소자 패키지를 제공한다.

Description

발광소자 패키지 및 이를 이용한 디스플레이 장치{LED LIGHTING DEVICE PACKAGE AND DISPLAY APPARATUS USING THE SAME}

본 발명의 기술적 사상은 발광소자 패키지 및 이를 이용한 디스플레이 장치에 관한 것이다.

반도체 발광 다이오드(LED)는 조명 장치용 광원뿐만 아니라, 다양한 전자 제품의 광원으로 사용되고 있다. 특히, TV, 휴대폰, PC, 노트북 PC, PDA 등과 같은 각종 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.

종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었으나, 최근에는 LED 소자를 그대로 하나의 픽셀로서 사용하여 백라이트가 별도로 요구되지 않는 형태로도 개발되고 있다. 이러한 디스플레이 장치는 컴팩트화할 수 있을 뿐만 아니라, 기존 LCD에 비해 광효율도 우수한 고휘도 디스플레이를 구현될 수 있다. 또한, 디스플레이 화면의 종횡비를 자유롭게 바꾸고 대면적으로 구현할 수 있으므로 다양한 형태의 대형 디스플레이로 제공할 수 있다.

본 발명의 해결하고자 하는 과제 중 하나는, 제조비용이 감소되며 소형화가 용이한 발광소자 패키지 및 디스플레이 장치를 제공하는 데 있다.

본 발명의 일 실시예는, 회로 기판과 상기 회로 기판 상에 행과 열을 이루어 배치된 복수의 발광소자 패키지를 포함하며, 상기 복수의 발광소자 패키지 각각은 적어도 하나의 픽셀(pixel)을 제공하는 디스플레이 패널; 상기 디스플레이 패널을 구동하기 위한 패널 구동부; 및 상기 패널 구동부를 제어하기 위한 제어부를 포함하고, 상기 복수의 발광소자 패키지는, 각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되고, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하는 제2 면을 가지며, 상기 픽셀을 이루는 복수의 서브 픽셀(sub-pixel)을 각각 구성하는 복수의 발광 다이오드 칩; 상기 복수의 발광 다이오드 칩이 결합되도록 상기 복수의 발광 다이오드 칩의 각 측면을 둘러싸는 몰딩부; 상기 복수의 발광 다이오드 칩의 제1 면에 배치되며, 상기 복수의 발광 다이오드 칩의 제1 도전형 반도체층에 전기적으로 접속되는 투명 전극층; 상기 몰딩부를 관통하여 상기 투명 전극층에 접속되는 관통 전극부; 및 상기 복수의 발광 다이오드 칩의 제2 면에 각각 배치되며 상기 몰딩부로부터 노출된 복수의 개별 전극;을 포함하는 디스플레이 장치를 제공한다.

본 발명의 기술적 사상에 따른 발광소자 패키지 및 이러한 발광소자 패키지를 이용한 디스플레이 장치는 발광소자 패키지 및 디스플레이 장치를 제조하는 데에 소모되는 시간이 감소되며 소형화가 용이한 효과가 있다.

다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 발광소자 패키지를 갖는 디스플레이 패널의 개략 사시도이다.
도 2는 도 1의 'A'부분을 확대하여 나타낸 평면도이다.
도 3은 도 1의 발광소자 패키지의 개략 사시도이다.
도 4는 도 4의 I방향에서 본 발광소자 패키지의 평면도이다.
도 5는 도 4의 II-II'선을 따라 절개하여 본 측 단면도이다.
도 6은 도 5의 'B'부분을 확대한 도면이다.
도 7(a)는 도 5의 발광소자 패키지의 회로도이다.
도 7(b) 및 도 7(c)는 도 7(a)의 변형예이다.
도 8은 발광소자 패키지의 변형예이다.
도 9는 본 발명의 일 실시예에 의한 발광소자 패키지의 측 단면도이다.
도 10은 도 9의 'C'부분을 확대한 도면이다.
도 11 내지 도 15는 도 5의 발광소자 패키지의 주요 제조공정을 개략적으로 도시한 측 단면도이다.
도 16 내지 도 19는 도 9의 발광소자 패키지의 주요 제조공정을 개략적으로 도시한 측 단면도이다.

도 1은 본 발명의 일 실시예에 따른 발광소자 패키지를 갖는 디스플레이 패널의 개략 사시도이고, 도 2는 도 1의 'A'부분을 확대하여 나타낸 평면도이다.

도 1을 참조하면, 디스플레이 패널(1)은 회로 기판(30)과, 회로 기판(30) 상에 배열된 발광소자 모듈(20)을 포함할 수 있다.

본 실시예에 따른 발광소자 모듈(20)은 적색(Red, R), 녹색(Green, G), 청색(Blue, B)의 광을 선택적으로 발광할 수 있는 복수의 발광소자 패키지(10)를 포함할 수 있다. 복수의 발광소자 패키지(10)는 각각 디스플레이 패널의 하나의 픽셀(pixel)을 구성할 수 있으며, 회로 기판(30) 상에 행과 열을 이루어 배열될 수 있다. 본 실시예에서는, 15×15의 발광소자 패키지(10)들로 배열된 형태를 예시하였으나, 이는 설명의 편의를 위한 것이며 실제로는 필요한 해상도에 따른 더 많은 수의 발광소자 패키지들(예, 1024×768, 1920×1080)이 배열될 수 있다.

각각의 발광소자 패키지(10)는 RGB의 광원에 해당하는 복수의 서브 픽셀(sub-pixel)을 포함할 수 있으며, 하나의 발광소자 패키지(10) 내의 복수의 서브 픽셀은 서로 이격되어 배치된 구조로 제공될 수 있다. 이에 대해서는, 도 3 내지 도 6을 참조하여 상세히 설명하기로 한다. 다만, 서브 픽셀의 색은 RGB로 한정되는 것은 아니며, CYMK(Cyan, Yellow, Magenta, Black)와 같이 다양한 색이 사용될 수도 있다. 또한, 본 실시예에서는 하나의 픽셀에 RGB의 광원에 각각 해당하는 3개의 서브 픽셀이 포함된 형태를 예시하였으나, 이에 한정하는 것은 아니며 4개 이상의 서브 픽셀이 포함될 수 있다.

실시예에 따라서, 회로 기판(30)에 발광소자 모듈(20)의 각각의 발광소자 패키지(10)에 전원을 공급하도록 구성된 구동부 및 발광소자 패키지(10)를 제어하는 제어부가 배치될 수도 있다. 상기 회로 기판(30)은 각 픽셀의 서브 픽셀을 독립적으로 구동하도록 구성된 회로를 포함할 수 있다. 예를 들어, 상기 회로 기판(30)은 박막 트랜지스터(TFT)를 포함하는 TFT 기판일 수 있다.

도 2를 참조하면, 디스플레이 패널(1)은 회로 기판(30) 상에 복수의 발광소자 패키지(10)가 배치되는 영역을 정의하는 제1 격벽 구조(21)를 더 포함할 수 있다. 또한, 복수의 발광소자 패키지(10)는 각각 제2 격벽 구조(22)에 둘러싸이도록 배치될 수 있다. 제2 격벽 구조(22)는 각 발광소자 패키지(10)를 전기적으로 분리시켜, 각 발광소자 패키지(10)가 하나의 픽셀로서 서로 독립적으로 구동될 수 있도록 할 수 있다. 또한, 제2 격벽 구조(22)는 복수의 발광소자 패키지(10)를 회로 기판(30) 상에 견고하게 고정시킬 수 있다. 다만, 제1 및 제2 격벽 구조(21, 22)는 실시예에 따라서는 생략될 수도 있다.

제1 및 제2 격벽 구조(21, 22)는 블랙 매트릭스(black matrix)를 포함할 수 있다. 예를 들어, 블랙 매트릭스는 상기 회로 기판의 둘레에 배치되어 복수의 발광소자 패키지(10)의 탑재영역을 정의하는 가이드 라인으로서 역할을 할 수 있다. 상기 매트릭스는 블랙(black) 색상에 한정되는 것은 아니며 제품의 용도 및 사용처 등에 따라 백색(white) 매트릭스 또는 녹색(green) 등 다른 색깔을 사용할 수 있으며 필요에 따라서는 투명 재질의 매트릭스를 사용할 수도 있다. 상기 백색 매트릭스는 반사 물질 또는 산란물질을 더 포함할 수 있다. 상기 블랙 매트릭스는 수지를 포함하는 폴리머, 세라믹, 반도체 또는 금속과 같은 재료 중 적어도 하나를 포함할 수 있다.

도 3은 도 1의 발광소자 패키지의 개략 사시도이며, 도 4는 도 4의 I방향에서 본 발광소자 패키지의 평면도이다. 도 5는 도 4의 II-II'선을 따라 절개하여 본 측 단면도이며, 도 6은 도 5의 'B'부분을 확대한 도면이다. 도 7(a)는 도 5의 발광소자 패키지의 회로도이다.

도 4 및 도 5를 참조하면, 하나의 픽셀을 이루는 발광소자 패키지(10)는 각각 서브 픽셀인 제1 내지 제3 발광 다이오드 칩(100, 200, 300), 몰딩부(500), 투명 전극층(600), 관통 전극부(400) 및 개별 전극(130)을 포함할 수 있다.

발광소자 패키지(10)의 상부('I' 방향)에서 보았을 때, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)는 행과 열을 이루어 나란하게 배치될 수 있으나, 이에 한정하는 것은 아니다. 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 구조는 서로 유사하므로, 제1 발광 다이오드 칩(100)을 기준으로 설명한다.

도 6을 참조하면, 상기 제1 발광 다이오드 칩(100)은 서로 반대 방향에 위치하는 제1 면(S100) 및 제2 면(S200)을 가지며, 지지 기판(110), 상기 지지 기판(110) 상에 배치된 반도체 적층체(120), 및 지지 기판(110)의 하부에 배치된 개별 전극(130)을 포함할 수 있다.

상기 지지 기판(110)은 도전성 또는 반도전성 가지는 물질로 이루어진 기판이거나, 상기 지지 기판(110)의 수직 방향으로 연결된 전도성 비아와 같은 전극 구조가 형성된 절연성 기판일 수 있다.

도전성을 갖는 물질로 이루어진 경우, 상기 지지 기판(110)은, SiC, Si, GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN 또는 InGaN 등의 기판이나, Al, Zn, Ag, W, Ti, Ni, Au, Mo, Pt, Pd, Cu, Cr 또는 Fe의 단일 금속 또는 Si-Al과 같은 이들의 합금 기판을 상기 반도체 적층체(120)에 부착하여 형성될 수 있다. 본 발명의 일 실시예에서는 SiC기판이 사용될 수 있다.

상기 지지 기판(110)은, 손상되기 쉬운 반도체 적층체(120)를 지지하는 역할을 함과 동시에, 후술하는 제2 도전형 반도체층(123)에 전원을 인가하는 p측 전극의 역할을 수행할 수 있다.

상기 지지 기판(110)은 전도성 접착층을 통해 반도체 적층체(120)에 부착될 수 있다. 상기 전도성 접착층은 상기 제2 도전형 반도체층(123)과 상기 지지 기판(110)의 접촉을 보다 강화하기 위한 것으로서, 일반적으로 접착성을 갖는 전도성 물질로 이루어질 수 있다. 상기 전도성 접착층으로는 Au을 사용할 수 있으며, Au/Ge, Au/In, Au/Sn, Pb/Sn 등의 공융 금속(eutectic metal)을 사용할 수도 있다. 그 밖에도 전도성 접착층으로서 전도성 유기 물질을 사용할 수도 있다. 또한, 상기 지지 기판(110)은 도금공정을 사용하여 형성될 수도 있다. 즉, 반도체 적층체(120) 상에 Cu 또는 Ni 등의 금속을 도금하여 지지 기판(110)을 형성할 수도 있다.

상기 반도체 적층체(120)는 상기 지지 기판(110) 상에 순차적으로 배치된 제2 도전형 반도체층(123), 활성층(122) 및 제1 도전형 반도체층(121)을 포함할 수 있다. 상기 제1 도전형 반도체층(121)은 상기 제1 발광 다이오드 칩(100)의 제1 면(S100)을 제공할 수 있다. 제1 도전형 반도체층(121) 및 제2 도전형 반도체층(123)은 각각 n형 반도체층 및 p형 반도체층일 수 있다. 예를 들어, Al_xIn_yGa_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 질화물 반도체일 수 있으나, 이에 한정되지 않으며 GaAs계 반도체나 GaP계 반도체도 사용될 수 있다. 활성층(122)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조를 포함할 수 있다. 예를 들어, 활성층(122)은 InGaN/GaN, GaN/AlGaN와 같은 질화물계 MQW일 수 있으나, 이에 한정되지 않으며 GaAs/AlGaAs 또는 InGaP/GaP, GaP/AlGaP와 같은 다른 반도체일 수 있다. 본 실시예에서는 제1 반도체 적층체(120)가 제2 및 제3 반도체 적층체(220, 320)와 상이한 반도체 물질로 이루어질 수 있다. 구체적으로, 제1 반도체 적층체(120)는 GaAs으로 이루어지며, 제2 및 제3 반도체 적층체(220, 320)는 GaN으로 이루어질 수 있다.

제1 내지 제3 반도체 적층체(120, 220, 320)의 각 활성층은, 서로 다른 파장의 광을 방출하도록 구성될 수 있다. 이러한 방출광 조건은 다양한 방식으로 구현될 수 있다. 본 실시예에서는, 제1 내지 제3 반도체 적층체(120, 220, 320)의 활성층이 서로 다른 색의 광을 방출하도록 구성될 수 있다. 예를 들어, 제1 내지 제3 반도체 적층체(120, 220, 320)의 활성층이 각각 적색, 녹색, 청색의 광을 방출할 수 있다. 따라서, 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)은 별도의 형광체층 없이도 각각 적색, 녹색, 청색의 빛을 방출할 수 있으며, RGB의 광원에 해당하는 서브 픽셀로 동작할 수 있다.

이러한 제1 발광 다이오드 칩(100)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123)에 각각 전원을 인가하는 n측 전극과 p측 전극이 제1 발광 다이오드 칩(100)의 서로 반대면에 배치되는, 소위 '수직구조'의 발광 다이오드 칩이 사용될 수 있다. 본 실시예는 후술하는 투명 전극층(600)이 n측 전극으로 사용되며, 지지 기판(110)이 p측 전극으로 사용될 수 있다.

도 4에 도시된 바와 같이, 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)은 'I'방향에서 보았을 때, 동일한 사각형의 상면을 가지며 각각의 면적이 서로 같도록 배치될 수 있으나, 이에 한정하는 것은 아니며, 서로 다른 면적을 갖도록 배치될 수도 있다.

상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)은 후술하는 관통 전극부(400)와 행과 열을 맞추어 배열되도록 서로 나란하게 배치될 수 있으나, 이에 한정하는 것은 아니다.

또한, 적색의 빛을 방출하는 제1 발광 다이오드 칩(100)과 관통 전극부(400) 사이의 간격(W1)이 각각 녹색 및 청색의 빛을 방출하는 제2 및 제3 발광 다이오드 칩(200, 300)과 관통 전극부(400) 사이의 간격(W2, W3)보다 크도록 배치할 수 있다. 제1 반도체 적층체(120)는 GaAs으로 이루어지고, 제2 및 제3 반도체 적층체(220, 320)는 GaN으로 이루어진 경우에, 제1 반도체 적층체(120)의 구동전압(약 2V)이 제2 및 제3 반도체 적층체(220, 320)의 구동전압(약 3V)보다 낮게 된다. 따라서, 제1 발광 다이오드 칩(100)과 제2 및 제3 발광 다이오드 칩(200, 300)에 동일한 구동 전압을 가하여 동작시키기 위해서는 제1 발광 다이오드 칩(100)에 인가되는 전압을 강하하기 위한 추가적인 전압 강하 소자가 필요하다. 제1 발광 다이오드 칩(100)과 관통 전극부(400) 사이의 간격(W1)을 녹색 및 청색의 빛을 방출하는 제2 및 제3 발광 다이오드 칩(200, 300)과 관통 전극부(400) 사이의 간격(W2, W3)보다 크게 하면, 제1 발광 다이오드 칩(100)과 관통 전극부(400)를 연결하는 투명 전극층(600)의 전기적 거리가 증가하므로, 추가적인 전압 강하 소자가 없이도, 제1 발광 다이오드 칩(100)에 인가되는 전압을 강하할 수 있다. 따라서, 추가적인 전압 강하 소자 없이도, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)에 동일한 구동 전압을 가하여 동작시킬 수 있는 장점이 있다.

도 5를 참조하면, 상기 몰딩부(500)는 제1 면(S1) 및 이의 반대면에 배치된 제2 면(S2)을 갖도록 소정의 두께로 제1 내지 제3 발광 다이오드 칩(100, 200, 300) 및 관통 전극부(400)의 측면을 둘러싸도록 배치될 수 있다.

상기 몰딩부(500)는 제1 내지 제3 발광 다이오드 칩(100, 200, 300) 및 관통 전극부(400)를 결합하고, 발광소자 패키지(10)의 외형을 유지할 수 있을 정도의 기계적 강성을 가지도록, 앞서 설명한 블랙 또는 투명 매트릭스로 이루어질 수 있다. 실시예에 따라서는, 상기 몰딩부(500)는 투명 전극층(600)과 동일한 물질로 형성될 수 있다. 예를 들어, 몰딩부(500)는 Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함되어 도전성으로 가지는 광투과성 폴리머 레진으로 이루어질 수 있다. 또한, 상기 몰딩부(500)는 투명 전극층(600)과 동일한 물질로 일체로 형성될 수 있다. 따라서, 실시예 따라서는, 상기 몰딩부(500)와 상기 투명 전극층(600)이 하나의 공정을 통해 일체로 형성될 수도 있다.

도 5 및 도 6을 참조하면, 상기 몰딩부(500)의 제1 면(S1)에는 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 상기 관통 전극부(400)를 서로 접속시키기 위한 투명 전극층(600)이 배치될 수 있다. 상기 투명 전극층(600)은 상기 몰딩부(500)의 제1 면(S1)에 노출된 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 각각의 제1 면(S100)과 관통 전극부(400)의 제1 면(400a)을 서로 전기적으로 접속시킬 수 있다.

상기 투명 전극층은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In₄Sn₃O₁₂ 또는 Zn_(1-x)Mg_xO(Zinc Magnesium Oxide, 0≤x≤1)과 같은 TCO(Transparent Conductive Oxide)물질을 채용할 수 있으며, Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함되어 전도성을 가지는 광투과성 폴리머 레진을 채용할 수도 있다.

상기 투명 전극층(600)은 상기 몰딩부(500)의 제1 면(S1)을 전체적으로 덮도록 형성할 수 있으나, 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 상기 관통 전극부(400)가 서로 접속되는 범위 내에서, 패턴을 갖도록 형성될 수도 있다. 또한, 상기 투명 전극층(600)은 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 각각의 제1 면(S100)을 전체적으로 덮도록 형성할 수 있으나, 상기 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 각각의 제1 면(S100)의 일부만을 덮도록 형성하거나 상기 투명 전극층(600)에 개구를 형성하여, 투명 전극층(600)의 광투과성을 더욱 향상되게 할 수도 있다.

실시예에 따라서는, 상기 투명 전극층(600)의 상부에는 투명 전극층(600)을 보호하기 위한 패시베이션층(700)이 더 배치될 수 있다.

상기 관통 전극부(400)는 상기 몰딩부(500)를 관통하여, 상기 몰딩부(500)의 제1 및 제2 면(S1, S2)에 각각 관통 전극부(400)의 제1 및 제2 면(400a, 400b)이 노출되도록 배치될 수 있다. 상기 관통 전극부(400)는 제1 내지 제3 발광다이오드 칩(100, 200, 300)과 동일한 높이로 서로 이웃하도록 배치될 수 있으며, 제1 및 제2 면(400a, 400b)이 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 제1 면(S100)과 동일한 면적을 갖도록 형성될 수 있다. 또한, 도 4에 도시된 바와 같이, 상부에서 보았을 때, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 행과 열을 맞추어 배열되도록 서로 나란하게 배치될 수 있으나, 이에 한정하는 것은 아니다.

상기 관통 전극부(400)는 상기 몰딩부(500)의 제1 면(S1)을 덮는 투명 전극층(600)에 접속하도록 배치됨으로써, 몰딩부(500)의 제1 면(S1)과 제2 면(S2)을 서로 전기적으로 접속할 수 있다. 따라서, 상기 관통 전극부(400)의 제2 면(400b)과 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 개별 전극(130, 230, 330)을 통해 각각 전압(V1, V2)을 인가하면, 도 7(a)에 도시된 회로를 구성할 수 있다.

도 7(a)를 참조하면, 복수의 개별 전극(130, 230, 330)과 관통 전극부(400)를 통해 각각 V1 및 V2의 전압을 인가하면, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)은 서로 전기적으로 병렬 접속되고, 관통 전극부(400)는 1 내지 제3 발광 다이오드 칩(100, 200, 300)과 직렬 접속되도록 구성될 수 있다.

상기 관통 전극부(400)는 금속, 금속 폴리머 복합체, 제너 다이오드(zener diode) 및 배리스터(varistor) 중 적어도 하나로 이루어질 수 있다. 도 7(a)는 관통 전극부(400)가 금속이나 금속 폴리머 복합체로 이루어져 소정의 저항값을 갖는 저항체와 같이 동작하는 경우를 도시한 것이다. 따라서, 상기 관통 전극부(400)와 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 개별 전극(130, 230, 330)을 통해 전원을 인가하면, 상기 관통 전극부(400)는 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 전기적으로 직렬 접속될 수 있다.

일반적으로, 하나의 웨이퍼에서 제조된 발광 다이오드 칩들이라 하더라도 구동 전압에 차이가 있을 수 있다. 이와 같이 구동 전압이 다른 복수의 발광 다이오드 칩에 동일한 구동 전압을 인가하면, 발광 다이오드 칩의 반도체 적층체에서 방출되는 빛은 광량의 차이를 발생하게 된다. 이와 같은 복수의 발광 다이오드 칩을 서브 픽셀로 갖는 발광소자 패키지를 디스플레이의 픽셀로 사용하면, 서브 픽셀들 간에 광량의 차이가 발생하여, 픽셀들의 색 특성(밝기, 색상, 색온도 등)이 균일하지 않는 문제점을 발생할 수 있다. 본 실시예의 경우, 복수의 발광 다이오드 칩들의 구동 전압을 미리 측정한 후, 인가되는 구동 전압이 측정한 구동 전압으로 전압 강하되도록, 측정된 구동 전압에 맞는 저항값을 갖는 관통 전극부(400)를 각각의 발광소자 패키지에 배치함으로써, 픽셀들의 색 특성을 균일하게 할 수 있다.

또한, 관통 전극부(400)에 제너 다이오드나 배리스터와 같은 보호소자를 포함하면, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)을 ESD(Electrostatic Discharge)로부터 보호할 수 있다. 도 7(b)는 관통 전극부(400')가 제너 다이오드인 경우를 도시한 것이며, 도 7(c)는 관통 전극부(400'')가 배리스터로 이루어진 경우를 도시한 것이다.

제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 각 지지 기판(110)의 하부에는 발광소자 패키지(10)를 회로 기판(30)에 접속하기 위한 개별 전극(130, 230, 330)이 배치될 수 있다. 상기 개별 전극(130, 230, 330)은 상기 발광 다이오드 칩(100)의 제2 면(S200)을 제공하며, 몰딩부(500)의 제2 면(S2)과 공면(coplanar)을 이루도록 배치되어, 상기 발광소자 패키지(10)를 회로 기판(30)에 접속하는 데에 사용될 수 있다.

도 2는 하나의 발광소자 패키지(10)가 하나의 픽셀에 대응되는 경우를 예로 들어 설명하였으나, 이에 한정하는 것은 아니다. 도 8에 도시된 바와 같이, 4개의 발광소자 패키지(10)로 이루어진 발광소자 패키지 어레이(40)를 채용하여, 발광소자 패키지를 회로 기판에 배치하는 시간을 더욱 단축시킬 수도 있다. 도 2의 실시예와 비교할 때, 도 8의 실시예는 4개의 발광소자 패키지(10)가 다이싱 과정에서 제거되지 않은 연결부(11)를 통하여 연결된 것을 볼 수 있다. 발광소자 패키지 어레이(40)를 이루는 발광소자 패키지(10) 사이의 간격(W4)은 발광소자 패키지 어레이(40) 사이의 간격(W5)과 같도록 함으로써, 상면에서 보았을 때, 복수의 발광소자 패키지(10)들이 동일한 간격으로 배치된 것을 보이도록 할 수 있다.

상기와 같은 발광소자 패키지는, 투명 전극층과 관통 전극부를 통해 복수의 발광다이오드 칩을 병렬접속하고 각각에 전원을 인가할 수 있으므로, 복수의 발광다이오드 칩에 각각 접속된 전극을 형성하기 위한 별도의 전극 패턴 형성 공정이 필요없는 장점이 있다. 따라서, 본 실시예의 발광소자 패키지는 제조가 간편하여 제조시간이 단축되며 제조비용이 절감되는 효과가 있다. 또한, 별도의 배선이 필요없으므로, 발광소자 패키지의 소형화가 용이한 효과가 있다.

도 9 및 도 10에는 상술된 실시예와 다른 구조를 갖는 발광소자 패키지(10a)가 도시되어 있다.

도 10을 참조하면, 본 실시예에 따른 발광소자 패키지(10a)는 상술된 실시예와 유사한 발광 다이오드 칩(100)을 포함할 수 있다.

앞서 실시예(도 5 참조)와 비교하여, 발광다이오드 칩(100)과 관통 전극부(400)의 측면을 덮도록 절연층(800)이 배치되며, 투명 전극부가 몰딩부(900)와 동일한 물질로 이루어지며 일체로 형성된 차이점이 있다. 상기 절연층(800)은 발광 다이오드 칩(100)의 제1 면(S100)과 관통 전극부(400)의 제1 면(400a)의 일 영역까지 연장될 수 있다.

상기 몰딩부(900)는 Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함된 광투과성 폴리머 레진으로 이루어져, 도전성을 가지면서도 발광소자 패키지(10a)의 외형을 유지할 수 있을 정도의 기계적 강성을 가질 수 있다. 따라서, 투명 전극층과 몰딩부를 한번에 제조할 수 있으므로, 발광소자 패키지(10a)를 제조하는 데 소요되는 시간을 더욱 단축시킬 수 있다.

상기 절연층(800)은 제1 내지 제3 발광 다이오드 칩(100, 200, 300) 및 관통 전극부(400)와 몰딩부(900)의 사이에 개재되어, 제1 내지 제3 발광 다이오드 칩(100, 200, 300) 및 관통 전극부(400)의 측면이 몰딩부(900)와 통해 전기적으로 접속되는 것을 방지할 수 있다. 절연층(800) 중 제1 내지 제3 발광 다이오드 칩(100, 200, 300) 및 관통 전극부(400)의 제1 면과 접하는 영역에는 각각 개구부(810)가 배치되어, 몰딩부(900)와 접속되는 영역을 정의할 수 있다. 절연층(800)은 예를 들어, SiO₂, SiO_xN_y, Si_xN_y 등의 실리콘 산화물, 실리콘 질화물을 포함할 수 있다.

본 발명의 일 실시예는, 회로 기판과 상기 회로 기판 상에 행과 열을 이루어 배치된 복수의 발광소자 패키지를 포함하며, 상기 복수의 발광소자 패키지 각각은 적어도 하나의 픽셀(pixel)을 제공하는 디스플레이 패널과, 상기 디스플레이 패널을 구동하기 위한 패널 구동부과, 상기 패널 구동부를 제어하기 위한 제어부를 포함하고, 상기 복수의 발광소자 패키지는, 각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되고, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하는 제2 면을 가지며, 상기 픽셀을 이루는 복수의 서브 픽셀(sub-pixel)을 각각 구성하는 복수의 발광 다이오드 칩과, 상기 복수의 발광 다이오드 칩이 결합되도록 상기 복수의 발광 다이오드 칩의 각 측면을 둘러싸는 몰딩부와, 상기 복수의 발광 다이오드 칩의 제1 면에 배치되며, 상기 복수의 발광 다이오드 칩의 제1 도전형 반도체층에 전기적으로 접속되는 투명 전극층과, 상기 몰딩부를 관통하여 상기 투명 전극층에 접속되는 관통 전극부와, 상기 복수의 발광 다이오드 칩의 제2 면에 각각 배치되며 상기 몰딩부로부터 노출된 복수의 개별 전극을 포함하는 디스플레이 장치를 제공할 수 있다.

다음으로, 도 5에 도시된 발광소자 패키지(10)의 제조공정에 대해 설명한다. 도 11 내지 도 15는 도 5의 발광소자 패키지의 주요 제조공정을 개략적으로 도시한 측 단면도이다.

먼저, 도 11에 도시된 바와 같이, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)를 준비하고, 제1 접착 필름(T1)의 일면 상에 픽셀 단위(S) 반복하여 배열 할 수 있다. 상기 제1 접착 필름(T1)은 UV광이 조사되면 접착력이 감소되는 UV감광성 필름을 사용할 수 있다. 제1 내지 제3 발광 다이오드 칩(100, 200, 300)은 개별 전극(130, 230, 330)이 상부에 노출되도록 배열될 수 있다.

다음으로, 도 12에 도시된 바와 같이, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)의 사이에 블랙 매트릭스(500a)를 도포하여 몰딩부(500)를 형성할 수 있다. 실시예에 따라서는, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)를 덮도록 블랙 매트릭스(500a)를 도포한 후, 개별 전극(130, 230, 330) 및 관통 전극부(400)를 그라인더(G)로 노출시키는 단계를 포함할 수 있다.

다음으로, 도 13에 도시된 바와 같이, 몰딩부(500)의 제2 면(S2) 상에 제2 접착 필름(T2)을 부착한 후, 제1 접착 필름(T1)을 제거하여, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)를 제2 접착 필름(T2)에 전사한다.

다음으로, 도 14에 도시된 바와 같이, 몰딩부(500)의 제1 면(S1)을 덮도록 투명 전극층(600) 및 패시베이션층(700)을 순차적으로 형성한다.

다음으로, 도 15에 도시된 바와 같이, 블레이드(BL)를 이용하여 상기 몰딩부(500)를 픽셀 단위(S)로 절단하여 개별 발광소자 패키지로 분리한 후, 제2 접착 필름(T2)을 제거하여 도 5의 개별 발광소자 패키지(10)로 분리할 수 있다.

다음으로, 도 9에 도시된 발광소자 패키지(10a)의 제조공정에 대해 설명한다. 도 16 내지 도 19는 도 9의 발광소자 패키지의 주요 제조공정을 개략적으로 도시한 측 단면도이다.

먼저, 도 16에 도시된 바와 같이, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)를 준비하고, 제1 접착 필름(T1)의 일면 상에 픽셀 단위(S) 반복하여 배열 할 수 있다. 앞서 설명한 실시예와 유사하게 상기 제1 접착 필름(T1)은 UV광이 조사되면 접착력이 감소되는 UV감광성 필름을 사용할 수 있다. 제1 내지 제3 발광 다이오드 칩(100, 200, 300)의 개별 전극(130, 230, 330)이 제1 접착 필름(T1)에 부착되도록 배열될 수 있다.

다음으로, 도 17에 도시된 바와 같이, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)의 표면을 덮도록 절연층(800)을 증착하고, 개구부(810)를 형성한다.

다음으로, 도 18에 도시된 바와 같이, 제1 내지 제3 발광 다이오드 칩(100, 200, 300)과 관통 전극부(400)를 덮도록, Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함된 광투과성 폴리머 레진을 도포하여 몰딩부(900)를 형성한다.

다음으로, 도 19에 도시된 바와 같이, 블레이드(BL)를 이용하여 상기 몰딩부(900)를 픽셀 단위(S)로 절단하여 개별 발광소자 패키지로 분리한 후, 제1 접착 필름(T1)을 제거하여 도 9의 개별 발광소자 패키지(10a)로 분리할 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

1: 디스플레이 장치
10: 발광소자 패키지
10a: 발광소자 패키지 어레이
20: 발광소자 모듈
21, 22: 제1 및 제2 격벽 구조
30: 회로 기판
100: 제1 발광 다이오드 칩
110: 지지 기판
120: 반도체 적층체
121: 제1 도전형 반도체층
122: 활성층
123: 제2 도전형 반도체층
130: 개별 전극
200: 제2 발광 다이오드 칩
300: 제3 발광 다이오드 칩
400: 관통 전극부
500: 몰딩부
600: 투명 전극층
700: 패시베리션층
800: 절연층

Claims

각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되는 3개의 발광 다이오드 칩;
상기 3개의 발광 다이오드 칩과 이웃하여 배치되는 적어도 하나의 관통 전극부;
상기 3개의 발광 다이오드 칩 및 상기 관통 전극부가 결합되도록 상기 3개의 발광 다이오드 칩 및 상기 관통 전극부의 각 측면을 둘러싸는 몰딩부;
상기 몰딩부의 일면에 배치되어 상기 3개의 발광 다이오드 칩과 상기 관통 전극부를 서로 접속시키는 투명 전극층; 및
상기 몰딩부의 타면에 노출되며, 상기 3개의 발광 다이오드 칩에 각각 배치되어 상기 몰딩부의 타면과 평탄한 공면을 갖는 3개의 개별 전극;을 포함하는 발광소자 패키지.
제1항에 있어서,
상기 적어도 하나의 관통 전극부는 금속, 금속 폴리머 복합체, 제너 다이오드(zener diode) 및 배리스터(varistor) 중 적어도 하나로 이루어진 것을 특징으로 하는 발광소자 패키지.
제1항에 있어서,
상기 적어도 하나의 관통 전극부는 상기 3개의 발광 다이오드 칩과 직렬 접속된 것을 특징으로 하는 발광소자 패키지.
제1항에 있어서,
상기 3개의 발광 다이오드 칩은 각각 제1 내지 제3 반도체 적층체를 포함하며,
상기 제1 내지 제3 반도체 적층체의 활성층은 각각 적색(RED), 녹색(GREEN), 청색(BLUE)의 빛을 방출하는 것을 특징으로 하는 발광소자 패키지.
제4항에 있어서,
상기 3개의 발광 다이오드 칩 및 상기 적어도 하나의 관통 전극부는 서로 나란하게 배치되는 것을 특징으로 하는 발광소자 패키지.
제4항에 있어서,
상기 제1 반도체 적층체와 상기 적어도 하나의 관통 전극부 사이의 간격은 상기 제2 및 제3 반도체 적층체와 상기 적어도 하나의 관통 전극부 사이의 간격보다 큰 것을 특징으로 하는 발광소자 패키지.
제4항에 있어서,
상기 제1 반도체 적층체는 상기 제2 및 제3 반도체 적층체와 상이한 물질로 이루어진 것을 특징으로 하는 발광소자 패키지.
각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되는 3개의 발광 다이오드 칩;
상기 3개의 발광 다이오드 칩과 이웃하여 배치되는 적어도 하나의 관통 전극부;
상기 3개의 발광 다이오드 칩 및 상기 관통 전극부가 결합되도록 상기 3개의 발광 다이오드 칩 및 상기 관통 전극부의 각 측면을 둘러싸는 몰딩부;
상기 몰딩부의 일면에 배치되어 상기 3개의 발광 다이오드 칩과 상기 관통 전극부를 서로 접속시키는 투명 전극층; 및
상기 몰딩부의 타면에 노출되며, 상기 3개의 발광 다이오드 칩에 각각 배치되는 3개의 개별 전극;을 포함하고,
상기 몰딩부는 상기 투명 전극층과 동일한 물질로 일체로 형성되며,
상기 3개의 발광 다이오드 칩의 측면 및 상기 적어도 하나의 관통 전극부의 측면을 덮도록 배치된 절연층을 더 포함하는 것을 특징으로 하는 발광소자 패키지.
제8항에 있어서,
상기 몰딩부는 Ag 나노와이어(nano wire) 및 CNT(carbon nano tube) 중 적어도 하나가 포함된 광투과성 폴리머 레진으로 이루어진 것을 특징으로 하는 발광소자 패키지.
회로 기판과 상기 회로 기판 상에 행과 열을 이루어 배치된 복수의 발광소자 패키지를 포함하며, 상기 복수의 발광소자 패키지 각각은 적어도 하나의 픽셀(pixel)을 제공하는 디스플레이 패널;
상기 디스플레이 패널을 구동하기 위한 패널 구동부; 및
상기 패널 구동부를 제어하기 위한 제어부를 포함하고,
상기 복수의 발광소자 패키지 각각은,
각각 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 갖는 반도체 적층체를 포함하며, 서로 다른 파장의 빛을 방출하도록 구성되고, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면과 상기 제1 면과 반대 방향에 위치하는 제2 면을 가지며, 상기 픽셀을 이루는 복수의 서브 픽셀(sub-pixel)을 각각 구성하는 복수의 발광 다이오드 칩;
상기 복수의 발광 다이오드 칩이 결합되도록 상기 복수의 발광 다이오드 칩의 각 측면을 둘러싸는 몰딩부;
상기 복수의 발광 다이오드 칩의 제1 면에 배치되며, 상기 복수의 발광 다이오드 칩의 제1 도전형 반도체층에 전기적으로 접속되는 투명 전극층;
상기 몰딩부를 관통하여 상기 투명 전극층에 접속되는 관통 전극부; 및
상기 복수의 발광 다이오드 칩의 제2 면에 각각 배치되어 상기 몰딩부의 일 표면과 평탄한 공면을 가지며, 상기 몰딩부로부터 노출된 복수의 개별 전극;을 포함하는 디스플레이 장치.