[go: up one dir, main page]

KR102391513B1 - 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법 - Google Patents

물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR102391513B1
KR102391513B1 KR1020150139990A KR20150139990A KR102391513B1 KR 102391513 B1 KR102391513 B1 KR 102391513B1 KR 1020150139990 A KR1020150139990 A KR 1020150139990A KR 20150139990 A KR20150139990 A KR 20150139990A KR 102391513 B1 KR102391513 B1 KR 102391513B1
Authority
KR
South Korea
Prior art keywords
impurity
layer
light emitting
impurity layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150139990A
Other languages
English (en)
Other versions
KR20170040696A (ko
Inventor
이건훈
김철민
남태방
심은덕
윤석호
이기원
이도영
이정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150139990A priority Critical patent/KR102391513B1/ko
Priority to US15/241,316 priority patent/US9954142B2/en
Priority to CN201610878813.XA priority patent/CN107068821A/zh
Publication of KR20170040696A publication Critical patent/KR20170040696A/ko
Application granted granted Critical
Publication of KR102391513B1 publication Critical patent/KR102391513B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H10H20/8252Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN characterised by the dopants
    • H01L33/0062
    • H01L33/005
    • H01L33/36
    • H01L33/52
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/817Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/8215Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/852Encapsulations
    • H10H20/853Encapsulations characterised by their shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/85Packages
    • H10H20/857Interconnections, e.g. lead-frames, bond wires or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법에 관한 것으로서, 제 1 격자 상수를 갖는 기판; 및 상기 기판 위에 성장되고 상기 제 1 격자 상수와 상이한 제 2 격자 상수를 갖는 반도체층을 포함하는 물질막 적층체가 제공된다. 본 발명의 기술적 사상에 따른 물질막 적층체를 사용하면, 누설 전류가 적고, 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자를 얻을 수 있는 효과가 있다.

Description

물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법 {Material layer stack, light emitting device, light emitting package, and method of fabricating the light emitting device}
본 발명은 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법에 관한 것으로서, 더욱 구체적으로는 누설 전류가 적고 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자, 발광 패키지 및 이들의 제조 방법을 제공하는 것이다.
반도체 발광 소자는 전류가 가해지면 제1 및 제2 도전형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광 소자는 필라멘트에 기초한 발광 소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 Ⅲ족 질화물 반도체가 각광을 받고 있다.
이러한 반도체 발광 소자의 경우, 격자 상수가 상이한 이종 기판 위에 성장됨으로 인해 여러 가지 문제점이 발생하는데, 이러한 문제점들 사이의 모순적인 관계를 조화시킬 방안이 요구된다.
본 발명이 이루고자 하는 첫 번째 기술적 과제는 누설 전류가 적고 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자를 가능하게 하는 물질막 적층체를 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 누설 전류가 적고 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자를 제공하는 것이다.
본 발명이 이루고자 하는 세 번째 기술적 과제는 누설 전류가 적고 동작 전압이 낮으면서도 발광효율이 우수한 발광 패키지를 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 누설 전류가 적고 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 일 태양은 상기 첫 번째 기술적 과제를 이루기 위하여, 제 1 격자 상수를 갖는 기판; 및 상기 기판 위에 성장되고 상기 제 1 격자 상수와 상이한 제 2 격자 상수를 갖는 반도체층을 포함하는 물질막 적층체를 제공한다. 상기 반도체층은, 불순물을 제 1 불순물 농도로 갖는 제 1 불순물층; 상기 제 1 불순물 농도보다 더 큰 제 2 불순물 농도를 갖는 제 2 불순물층; 및 상기 제 2 불순물 농도보다 더 큰 제 3 불순물 농도를 갖는 제 3 불순물층을 포함할 수 있다.
상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층 중에서 상기 제 1 불순물층이 상기 기판에 가장 가깝게 위치하고, 상기 제 3 불순물층이 상기 기판으로부터 가장 멀리 위치할 수 있다. 특히, 상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층에 포함된 불순물들은 동일한 도전형일 수 있다. 상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층에 포함된 불순물들은 n-형 도전형을 갖는 불순물일 수 있다. 상기 불순물은 실리콘(Si) 또는 탄소(C)일 수 있다.
상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층의 불순물의 농도는 스텝 형태로 변화할 수 있다. 이 때, 상기 제 2 불순물층의 두께는 상기 제 1 불순물층의 두께의 약 0.8배 내지 약 1.2배일 수 있다. 또, 상기 제 3 불순물층의 두께는 상기 제 1 불순물층의 두께의 약 1.8배 내지 약 2.2배일 수 있다.
상기 제 1 불순물층의 불순물의 농도는 약 1.0ㅧ1017 cm-3 내지 약 2.0ㅧ1018 cm-3일 수 있다. 상기 제 2 불순물층의 불순물의 농도는 약 5.0ㅧ1017 cm-3 내지 약 5.0ㅧ1018 cm-3일 수 있다. 상기 제 3 불순물층의 불순물의 농도는 약 5.0ㅧ1018 cm-3 내지 약 2.0ㅧ1019 cm-3일 수 있다.
본 발명은 상기 두 번째 기술적 과제를 이루기 위하여, 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 소자를 제공한다. 상기 제 1 도전형 반도체층은, 불순물을 제 1 불순물 농도로 갖는 제 1 불순물층; 상기 제 1 불순물 농도보다 더 큰 제 2 불순물 농도를 갖는 제 2 불순물층; 및 상기 제 2 불순물 농도보다 더 큰 제 3 불순물 농도를 갖는 제 3 불순물층을 포함할 수 있다.
상기 제 1 불순물층, 상기 제 2 불순물층, 및 상기 제 3 불순물층은 순차적으로 적층되고, 상기 제 3 불순물층이 상기 활성층과 접촉할 수 있다. 상기 각 불순물층 내에서는 불순물의 농도가 실질적으로 일정할 수 있다. 상기 제 3 불순물층의 두께는 상기 제 1 불순물층의 두께 및 상기 제 2 불순물층의 두께의 합과 실질적으로 동일할 수 있다.
상기 제 1 불순물층의 불순물의 농도를 A, 상기 제 2 불순물층의 불순물의 농도를 B, 상기 제 3 불순물층의 불순물의 농도를 C라고 하였을 때, C > A+B일 수 있다. 일부 실시예들에 있어서, C > B > A일 수 있다. 일부 실시예들에 있어서, C > 2A+B일 수 있다.
상기 제 1 불순물층의 결정도(crystallinity)가 상기 제 3 불순물층의 결정도보다 높을 수 있다. 상기 제 1 불순물층, 상기 제 2 불순물층 및 상기 제 3 불순물층의 두께의 합은 약 3㎛ 내지 약 5㎛일 수 있다.
상기 제 1 불순물층과 제 2 불순물층 사이의 계면에서의 불순물의 농도 구배보다 상기 제 2 불순물층과 제 3 불순물층 사이의 계면에서의 불순물의 농도 구배가 더 클 수 있다.
본 발명의 다른 태양은 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 소자로서, 상기 제 1 도전형 반도체층은, 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층을 순차적으로 포함하고, 상기 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층의 각 불순물 농도는 순차적으로 증가하는 발광 소자를 제공한다. 상기 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층의 계면에서 불순물의 농도가 실질적으로 불연속적으로 변화할 수 있다.
일부 실시예들에 있어서, 상기 제 1 불순물층과 상기 제 2 불순물층 사이 계면에서의 불순물 농도의 변화 폭을 M이라 하고, 상기 제 2 불순물층과 상기 제 3 불순물층 사이 계면에서의 불순물 농도의 변화 폭을 N이라 할 때, N > 2M의 관계를 가질 수 있다.
상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층 중에서 상기 제 1 불순물층이 상기 활성층으로부터 가장 멀리 위치하고, 상기 제 3 불순물층이 상기 활성층에 가장 가까이 위치하고, 상기 제 1 불순물층의 결정도는 상기 제 3 불순물의 결정도보다 높을 수 있다. 상기 각 불순물층 내에서는 불순물의 농도가 실질적으로 일정할 수 있다.
본 발명은 상기 세 번째 기술적 과제를 이루기 위하여, 패키지 기판 위에 실장된 발광 소자; 상기 패키지 기판과 상기 발광 소자를 전기적으로 연결하는 연결 부재(connector); 및 상기 발광 소자를 몰딩하는 몰딩 부재를 포함하는 발광 패키지를 제공한다. 상기 발광 소자는 위에서 설명된 발광 소자일 수 있다.
본 발명은 상기 네 번째 기술적 과제를 이루기 위하여, 기판 위에 제 1 도전형 반도체층을 형성하는 단계; 및 상기 제 1 도전형 반도체층 위에 활성층 및 제 2 도전형 반도체층을 순차 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. 여기서, 상기 제 1 도전형 반도체층을 형성하는 단계는, 상기 기판 위에 제 1 불순물 농도로 불순물이 도핑된 제 1 불순물층을 형성하는 단계; 상기 제 1 불순물층의 위에 상기 제 1 불순물 농도보다 높은 제 2 불순물 농도로 불순물이 도핑된 제 2 불순물층을 형성하는 단계; 및 상기 제 2 불순물층의 위에 상기 제 2 불순물 농도보다 높은 제 3 불순물 농도로 불순물이 도핑된 제 3 불순물층을 형성하는 단계를 포함할 수 있다.
여기서, 상기 제 1 불순물층의 표면 균일도가 상기 제 2 불순물층의 표면 균일도보다 높을 수 있다. 또, 제 3 불순물층을 형성하는 단계에서 공급되는 불순물의 농도는 제 2 불순물층을 형성하는 단계에서 공급되는 불순물의 농도의 2배보다 높을 수 있다. 또, 상기 제조 방법은 제 1 도전형 반도체층을 형성하는 단계에 앞서, 도핑되지 않은 반도체층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 태양은 기판 위에 제 1 도전형 반도체층을 형성하는 단계; 및 상기 제 1 도전형 반도체층 위에 활성층 및 제 2 도전형 반도체층을 순차 형성하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. 이 때, 상기 제 1 도전형 반도체층을 형성하는 단계는, 상기 기판 위에 제 1 불순물층을 형성하기 위하여 불순물 소스 가스를 제 1 유량으로 공급하는 단계; 상기 제 1 불순물층의 위에 제 2 불순물층을 형성하기 위하여 불순물 소스 가스를 상기 제 1 유량보다 큰 제 2 유량으로 공급하는 단계; 및 상기 제 2 불순물층의 위에 제 3 불순물층을 형성하기 위하여 불순물 소스 가스를 상기 제 2 유량보다 큰 제 3 유량으로 공급하는 단계를 포함한다. 여기서, 상기 제 3 유량은 상기 제 1 유량 및 상기 제 2 유량의 합보다 더 클 수 있다.
또, 상기 불순물 소스 가스를 제 2 유량으로 공급하는 단계는 상기 제 1 유량으로 공급하는 단계보다 더 긴 시간 동안 수행되고, 상기 불순물 소스 가스를 제 3 유량으로 공급하는 단계는 상기 제 2 유량으로 공급하는 단계보다 더 긴 시간 동안 수행될 수 있다. 이 때, 상기 제 3 유량으로 공급하는 단계의 지속 시간은 상기 제 1 유량으로 공급하는 단계의 지속 시간 및 상기 제 2 유량으로 공급하는 단계의 지속 시간의 합보다 더 클 수 있다.
본 발명의 기술적 사상에 따른 물질막 적층체를 사용하면, 누설 전류가 적고, 동작 전압이 낮으면서도 발광효율이 우수한 발광 소자를 얻을 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 물질막 적층체를 도시한 측단면도이다.
도 2a는 본 발명의 일 실시예에 따른 각 불순물층의 높이에 따른 불순물 농도의 변화를 개념적으로 나타낸 그래프이다.
도 2b 및 도 2c는 도 2a의 불순물 농도의 변화를 가져올 수 있는 본 발명의 실시예들에 따른 제조 방법들을 나타낸 그래프이다.
도 3은 본 발명의 일부 실시예에 따른 물질막 적층체를 도시한 측단면도이다.
도 4는 본 발명의 일 실시예에 따른 각 불순물층의 높이에 따른 불순물 농도의 변화를 개념적으로 나타낸 그래프이다.
도 5는 본 발명의 실시예에 따른 발광 소자를 개념적으로 나타낸 측면도이다.
도 6은 실험예 1의 발광 소자를 이용하여 위치에 따른 광 출력 편차를 측정한 결과를 나타낸 이미지 및 그래프이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타낸 흐름도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 단계 별로 나타낸 측단면도이다.
도 9a는 본 발명에 채용될 수 있는 반도체 발광소자의 일 예를 나타내는 평면도이며, 도 9b는 도 9a에 도시된 반도체 발광소자를 I-I'선으로 절취한 측단면도이다. 도 9c는 도 9b의 D 부분을 확대한 부분 확대도이다.
도 10은 본 발명에 채용 가능한 예로서, 도 5에 도시된 발광 소자를 구비한 패키지를 나타내는 단면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 백색 광원모듈의 개략적인 단면도이다.
도 12는 조명장치에 채용가능한 백색 광원 모듈을 나타내는 개략도이다.
도 13은 본 발명의 기술적 사상에 의한 실시예에 따른 발광 소자에서 방사되는 광에 대한 색온도 스펙트럼을 예시적으로 보여주는 도면이다.
도 14는 양자점(quantum dot, QD)의 단면 구조를 나타내는 개략도이다.
도 15, 도 16a 및 도 16b는 본 발명의 다양한 실시예에 따른 백라이트 유닛의 개략적인 단면도이다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 분해사시도이다.
도 18은 본 발명의 일 실시 형태에 따른 평판 조명 장치를 간략하게 나타내는 사시도이다.
도 19는 본 발명의 일 실시 형태에 따른 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
도 20은 본 발명의 일 실시 형태에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
도 21은 본 발명의 일 실시 형태에 따른 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
도 22는 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
도 23은 개방적인 공간에 적용된 네트워크 시스템의 일 실시예를 나타낸 개념도이다.
이하, 첨부도면을 참조하여 본 발명 개념의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명 개념의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명 개념의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명 개념의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명 개념을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명 개념은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되어지지 않는다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는 데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명 개념의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 반대로 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로서, 본 발명 개념을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "갖는다" 등의 표현은 명세서에 기재된 특징, 개수, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 여기에 사용되는 모든 용어 "및/또는"은 언급된 구성 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 또한, 본 명세서에서 사용되는 용어 "기판"은 기판 그 자체, 또는 기판과 그 표면에 형성된 소정의 층 또는 막 등을 포함하는 적층 구조체를 의미할 수 있다. 또한, 본 명세서에서 "기판의 표면"이라 함은 기판 그 자체의 노출 표면, 또는 기판 위에 형성된 소정의 층 또는 막 등의 외측 표면을 의미할 수 있다.
도 1은 본 발명의 일 실시예에 따른 물질막 적층체(100)를 도시한 측단면도이다.
도 1을 참조하면, 상기 물질막 적층체(100)는 기판(110)과 반도체층(120)을 포함할 수 있다.
상기 기판(110)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(110)은 절연성 외에도 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어 외에도 SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 기판(110)은 제 1 격자 상수(lattice constant)를 가질 수 있다. 상기 기판(110)은 그 위에 반도체층(120)을 성장시키기 위한 기저로서 작용할 수 있다.
상기 기판(110)이 상기 사파이어 기판인 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001과 4.758이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로서 주로 사용된다.
상기 기판(110)의 다른 물질로는 실리콘(Si) 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. (111)면을 기판 면으로 갖는 Si 기판이 GaN와의 격자 상수의 차이가 17% 정도로 격자 상수의 차이로 인한 결정 결함의 발생을 억제하는 기술이 필요하다. 또한, 실리콘과 GaN 간의 열팽창률의 차이는 약 56%정도로, 이 열팽창률 차이로 인해서 발생한 웨이퍼 휨을 억제하는 기술이 필요하다. 웨이퍼 휨으로 인해, GaN 박막의 균열을 가져올 수 있고, 공정 제어가 어려워 동일 웨이퍼 내에서 발광 파장의 산포가 커지는 등의 문제를 발생시킬 수 있다.
상기 반도체층(120)은 n형 또는 p형의 불순물이 도핑된 반도체로 이루어질 수 있으며, 상기 제 1 격자 상수와 상이한 제 2 격자 상수를 가질 수 있다. 상기 반도체층(120)은 3족 질화물 반도체, 예컨대, AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있다. 물론, 이에 한정되지 않으며, AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다. 일부 실시예들에 있어서, 상기 반도체층(120)은 n형의 GaN일 수 있다.
상기 반도체층(120)은 불순물이 각각 도핑된 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)을 포함할 수 있다. 일부 실시예들에 있어서, 상기 각 불순물층(121, 123, 125)에 도핑된 불순물은 동일한 도전형의 불순물일 수 있다. 일부 실시예들에 있어서, 상기 불순물층(121, 123, 125)에 도핑된 상기 불순물은 n형의 불순물일 수 있다. 일부 실시예들에 있어서, 상기 불순물층(121, 123, 125)에 도핑되는 불순물은, 예를 들면, 실리콘(Si) 또는 탄소(C)일 수 있다.
상기 제 1 불순물층(121) 내의 불순물의 농도는 실질적으로 일정할 수 있다. 일부 실시예들에 있어서, 상기 제 1 불순물층(121)의 불순물의 농도는 약 1.0ㅧ1017 cm-3 내지 약 2.0ㅧ1018 cm-3일 수 있다. 상기 제 1 불순물층(121)은 불순물의 농도가 비교적 낮기 때문에 불순물의 농도가 높은 경우에 비하여 표면의 결정성과 표면 균일도가 높다.
상기 제 2 불순물층(123) 내의 불순물의 농도도 실질적으로 일정할 수 있다. 일부 실시예들에 있어서, 상기 제 2 불순물층(123)의 불순물의 농도는 약 5.0ㅧ1017 cm-3 내지 약 5.0ㅧ1018 cm-3일 수 있다. 상기 제 2 불순물층(123)의 불순물의 농도는 상기 제 1 불순물층(121)에 비하여 더 높을 수 있다.
상기 제 3 불순물층(125) 내의 불순물의 농도도 실질적으로 일정할 수 있다. 일부 실시예들에 있어서, 상기 제 3 불순물층(125)의 불순물의 농도는 약 5.0ㅧ1018 cm-3 내지 약 2.0ㅧ1019 cm-3일 수 있다. 상기 제 3 불순물층(125)의 불순물의 농도는 상기 제 2 불순물층(123)에 비하여 더 높을 수 있다. 상기 제 3 불순물층(125)은 불순물의 농도가 비교적 높기 때문에 불순물의 농도가 낮은 상기 제 1 불순물층(121) 또는 상기 제 2 불순물층(123)에 비하여 전기 전도도가 더 우수할 수 있다.
이상에서 각 불순물층(121, 123, 125) 내의 불순물의 농도가 실질적으로 일정하다고 함은 각 불순물층(121, 123, 125) 내의 임의의 높이에서의 불순물의 농도가 해당 불순물층에서의 평균값의 +10% 내지 ??10% 이내의 범위에 존재함을 의미할 수 있다.
도 2a는 각 불순물층(121, 123, 125)의 높이에 따른 불순물 농도의 변화를 개념적으로 나타낸 그래프이다.
도 2a를 참조하면, 가로축은 반도체층(120)의 바닥으로부터의 높이를 나타내며, 따라서 왼쪽으로부터 순서대로 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)을 나타낸다. 세로축은 해당 높이에서의 불순물의 농도를 나타내며, 단위는 임의의 농도 단위일 수 있다.
도 2a에서 보는 바와 같이, 반도체층(120)의 불순물의 농도 변화는 스텝 형태로 변화할 수 있다. 특히, 각 불순물층(121, 123, 125) 사이의 계면에서는 불순물의 농도 변화가 불연속적일(discrete) 수 있다. 구체적으로, 상기 제 1 불순물층(121)과 제 2 불순물층(123) 사이의 계면, 그리고 상기 제 2 불순물층(123)과 제 3 불순물층(125) 사이의 계면에서의 불순물의 농도 변화가 불연속적일 수 있다.
상기 불순물층들(121, 123, 125) 사이의 계면에서의 불순물의 농도 변화가 불연속적인 경우, 계면의 위치가 명확하게 확인 가능하기 때문에 각 불순물층(121, 123, 125)의 두께가 명확하게 확정될 수 있다.
도 2a에서 각 불순물층(121, 123, 125)을 나타내는 구간의 폭은 도 1에서의 각 불순물층(121, 123, 125)의 두께에 대응될 수 있다. 상기 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)의 두께비는 최종적으로 얻어지는 물질막 적층체의 전기적 특성에 영향을 미친다. 이에 관해서는 뒤에서 구체적으로 설명한다.
일부 실시예들에 있어서, 상기 제 2 불순물층(123)의 두께는 상기 제 1 불순물층(121)의 두께의 약 0.8배 내지 약 1.2배일 수 있다. 일부 실시예들에 있어서, 상기 제 3 불순물층(125)의 두께는 상기 제 1 불순물층(121)의 약 1.8배 내지 약 2.2배일 수 있다. 각 불순물층(121, 123, 125)의 상대적인 두께의 비가 상기 범위를 벗어나는 경우 원하는 전기적 특성을 보이지 않을 수 있다.
일부 실시예들에 있어서, 상기 제 3 불순물층(125)의 두께는 상기 제 1 불순물층(121)와 상기 제 2 불순물층(123)의 두께의 합과 실질적으로 동일할 수 있다. 일부 실시예들에 있어서, 상기 제 3 불순물층(125)의 두께는 상기 제 1 불순물층(121)와 상기 제 2 불순물층(123)의 두께의 합의 80% 내지 120% 사이의 값을 가질 수 있다.
일부 실시예들에 있어서, 상기 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)의 두께의 합은 약 3 ㎛ 내지 약 5㎛일 수 있다. 일부 실시예들에 있어서, 기 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)의 두께의 합은 약 3.8 ㎛ 내지 약 4.5 ㎛일 수 있다.
나아가, 각 불순물층(121, 123, 125)에 도핑된 불순물의 농도도 상기 물질막 적층체(100)의 전기적 특성에 영향을 미친다.
도 2a에 도시된 바와 같이, 제 1 불순물층(121)에 도핑된 불순물의 농도를 A, 제 2 불순물층(123)에 도핑된 불순물의 농도를 B, 그리고 제 3 불순물층(125)에 도핑된 불순물의 농도를 C로 하였을 때, 이들 사이에 일정 관계가 성립하는 경우에 우수한 전기적 특성이 얻어질 수 있다.
일부 실시예들에 있어서, 상기 제 2 불순물층(123)의 불순물의 농도는 상기 제 1 불순물층(121)에서의 불순물의 농도보다 더 클 수 있다. 일부 실시예들에 있어서, 상기 제 3 불순물층(125)에서의 불순물의 농도는 상기 제 2 불순물층(123)에서의 불순물의 농도보다 더 클 수 있다. 따라서, 일부 실시예들에 있어서, C > B > A의 부등식이 성립할 수 있다.
일부 실시예들에 있어서, C의 값은 A+B의 값보다 더 클 수 있다. 이러한 관계를 만족하지 않는 물질막 적층체를 사용하여 제조된 발광 소자는, 상기 관계를 만족하는 물질막 적층체를 사용하여 제조된 발광 소자에 비하여 동작 전압이 더 높고, 발광 효율이 미흡할 수 있다.
일부 실시예들에 있어서, 상기 제 3 불순물층(125)에서의 불순물의 농도 C가 상기 제 1 불순물층(121)에서의 불순물의 농도 A 및 상기 제 2 불순물층(123)에서의 불순물의 농도 B보다 현저하게 더 클 수 있다. 이러한 경우 C > 2A+B의 관계가 성립할 수 있다. 이러한 관계를 만족하지 않는 물질막 적층체를 사용하여 제조된 발광 소자는, 상기 관계를 만족하는 물질막 적층체를 사용하여 제조된 발광 소자에 비하여 누설 전류가 더 많을 수 있다.
일부 실시예들에 있어서, 각 불순물층들(121, 123, 125) 사이의 불순물의 도핑 농도의 차이가 전기적 특성에 영향을 미칠 수 있다.
일부 실시예들에 있어서, 상기 제 1 불순물층(121)과 상기 제 2 불순물층(123) 사이 계면에서의 불순물 농도의 변화 폭을 M, 상기 제 2 불순물층(123)과 상기 제 3 불순물층(125) 사이 계면에서의 불순물 농도의 변화 폭을 N으로 하였을 때, N > 2M일 수 있다. 위에서 설명한 불순물 농도값으로 표현하면 M은 B-A와 동일하고, N은 C-B와 동일하다.
일부 실시예들에 있어서, 상기 N > 2M의 수치범위가 만족되지 않는 경우 발광 효율이 미흡할 수 있다.
이상 제 1 불순물층(121) 내지 제 3 불순물층(125)의 특성을 종합하면, 상기 제 1 불순물층(121)은 상기 기판(110)과의 격자 상수 차이로 인하여 결정 결함 및/또는 3차원적인 표면이 쉽게 형성될 수 있다. 때문에 상기 제 1 불순물층(121)에 포함되는 불순물의 농도를 가급적 감소시킴으로써 결정성과 표면 균일도가 우수한 불순물층이 얻어질 수 있다.
또, 상기 제 3 불순물층(125)에서는 그에 포함되는 불순물 농도를 높임으로써 균일한 전기전도도를 갖도록 할 수 있다.
앞서 설명한 바와 같이, 불순물의 농도를 기판으로부터의 거리에 따라 단계적으로 증가시키는 것만으로는 물질막 적층체로부터 얻어지는 발광 소자의 성능을 향상시킬 수 없다. 본 발명의 발명자들은 이와 같이 불순물의 농도를 증가시킴과 동시에 각 불순물층(121, 123, 125)의 두께, 각 불순물층(121, 123, 125)에 도핑된 불순물의 농도 등의 인자들에 의하여 전기적인 특성이 크게 영향을 받을 수 있음을 발견하였다.
도 2b 및 도 2c는 도 2a의 불순물층의 상이한 농도를 가져올 수 있는 본 발명의 실시예들에 따른 제조 방법들을 나타낸 그래프이다.
도 2b를 참조하면, 제 1 불순물층(121)을 형성하기 위하여 불순물 소스 가스를 제 1 유량(first flow rate)(A')으로 공급할 수 있다. 이 때 다른 반응 가스들과의 반응을 통하여 제 1 불순물층(121)이 형성될 수 있다.
이어서 상기 제 1 유량(A')보다 더 큰 제 2 유량(B')으로 불순물 소스 가스를 공급하여 제 2 불순물층(123)을 형성할 수 있다. 그 결과 반응 챔버 내의 불순물 소스 가스의 농도는 비례적으로 증가할 수 있다. 이것은 동일한 반응 챔버에 대하여 상기 제 1 유량(A')보다 더 큰 제 2 유량(B')으로 불순물 소스 가스를 공급하기 때문이다. 반응 챔버 내의 불순물 소스 가스의 농도가 제 1 불순물층(121)을 형성할 때보다 제 2 불순물층(123)을 형성할 때 더 높기 때문에, 생성되는 박막 내에서도 제 2 불순물층(123) 내의 불순물의 농도가 상기 제 1 불순물층(121) 내의 불순물의 농도보다 더 높다.
이어서, 상기 제 2 유량(B')보다 더 큰 제 3 유량(C')으로 불순물 소스 가스를 공급하여 제 3 불순물층(125)을 형성할 수 있다. 그 결과 위에서 설명한 바와 같은 이유로 제 2 불순물층(123) 내의 불순물의 농도보다 더 높은 불순물의 농도를 갖는 제 3 불순물층(125)을 얻을 수 있다.
일부 실시예들에 있어서, 상기 제 3 유량(C')은 제 1 유량(A')과 제 2 유량(B')의 합보다 더 클 수 있다. 즉, C' > A' + B'일 수 있다.
도 2c를 참조하면, 각 불순물층을 생성할 때 불순물 소스 가스의 유량 뿐만 아니라 공급 시간을 상이하게 조절할 수 있다.
제 1 불순물층(121)을 형성하기 위하여 불순물 소스 가스가 제 1 유량(A')으로 제 1 시간(T1)동안 공급할 수 있다. 이 때 다른 반응 가스들과의 반응을 통하여 제 1 불순물층(121)이 형성될 수 있다.
이어서 상기 제 1 시간(T1)보다 더 긴 제 2 시간(T2)동안, 상기 제 1 유량(A')보다 더 큰 제 2 유량(B')으로 불순물 소스 가스를 공급하여 제 2 불순물층(123)을 형성할 수 있다. 그 결과 반응 챔버 내의 불순물 소스 가스의 농도는 유량과 공급 시간의 곱에 비례하여 증가할 수 있다. 이것은 동일한 반응 챔버에 대하여 상기 제 1 유량(A')보다 더 큰 제 2 유량(B')으로 더 긴 시간 동안 불순물 소스 가스를 공급하기 때문이다. 반응 챔버 내의 불순물 소스 가스의 농도가 제 1 불순물층(121)을 형성할 때보다 제 2 불순물층(123)을 형성할 때 더 높기 때문에, 생성되는 박막 내에서도 제 2 불순물층(123) 내의 불순물의 농도가 상기 제 1 불순물층(121) 내의 불순물의 농도보다 더 높다.
이어서, 상기 제 2 시간(T2)보다 더 긴 제 3 시간(T3)동안, 상기 제 2 유량(B')보다 더 큰 제 3 유량(C')으로 불순물 소스 가스를 공급하여 제 3 불순물층(125)을 형성할 수 있다. 그 결과 위에서 설명한 바와 같은 이유로 제 2 불순물층(123) 내의 불순물의 농도보다 더 높은 불순물의 농도를 갖는 제 3 불순물층(125)을 얻을 수 있다.
일부 실시예들에 있어서, 상기 제 3 시간(T3)은 제 1 시간(T1)과 제 2 시간(T2)의 합보다 더 클 수 있다. 즉, T3 > T1 + T2일 수 있다.
도 3은 본 발명의 일부 실시예에 따른 물질막 적층체(100a)를 도시한 측단면도이다. 도 3에 나타낸 물질막 적층체(100a)는 버퍼층(130)을 상기 기판(110)과 상기 반도체층(120) 사이에 더 포함하는 것을 제외하면 도 1에 나타낸 물질막 적층체(100)와 동일하다. 따라서, 버퍼층(130) 및 그와 관련있는 사항을 제외한 나머지 부분에 대해서는 중복적인 설명을 생략한다.
도 3을 참조하면, 본 발명의 실시예에 따른 물질막 적층체(100a)는 기판(110)과 반도체층(120) 사이에 버퍼층(130)을 더 포함할 수 있다.
상기 버퍼층(130)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 상기 버퍼층(130)은 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다. 상기 버퍼층(130) 내에는 Si 또는 C와 같은 불순물이 도핑되지 않을 수 있다.
상기 버퍼층(130)은 기판(110)이 갖는 제 1 격자 상수와 반도체층(120)이 갖는 제 2 격자 상수 사이의 차이를 완화하는 역할을 할 수 있다. 또한, 그 위에 성장되는 반도체층(120)의 격자 결함을 완화하는 역할을 할 수 있다.
도 4는 본 발명의 일 실시예에 따른 각 불순물층(121, 123, 125)의 높이에 따른 불순물 농도의 변화를 개념적으로 나타낸 그래프이다.
도 4를 참조하면, 각 불순물층(121, 123, 125)의 계면에서 불순물의 농도가 소정의 구배(Grad1, Grad2)를 가지면서 변화할 수 있다. 즉, 제 1 불순물층(121)과 제 2 불순물층(123) 사이에서 불순물의 농도가 연속적으로 변화하는 부분이 존재할 수 있다. 또, 제 2 불순물층(123)과 제 3 불순물층(125) 사이에서 불순물의 농도가 연속적으로 변화하는 부분이 존재할 수 있다.
불순물의 노도가 연속적으로 변화하는 부분의 농도 구배(Grad1, Grad2)는 높이 변화에 대한 불순물 농도의 변화율로 정의될 수 있다.
일부 실시예들에 있어서, 상기 제 1 불순물층(121)과 상기 제 2 불순물층(123) 사이의 계면에서의 농도 구배를 Grad1으로 정의하고, 상기 제 2 불순물층(123)과 상기 제 3 불순물층(125) 사이의 계면에서의 농도 구배를 Grad2로 정의하면, Grad2가 Grad1보다 더 클 수 있다. 이는 상기 제 1 불순물층(121)과 상기 제 2 불순물층(123) 사이에서의 농도의 변화폭(도 2a의 M)보다 상기 제 2 불순물층(123)과 상기 제 3 불순물층(125) 사이에서의 농도의 변화폭(도 2a의 N)이 현저하게 더 큰 데 기인할 수 있다.
일부 실시예들에 있어서, Grad2는 Grad1의 약 2배 내지 약 10배일 수 있다.
이와 같이 각 불순물층(121, 123, 125)들이 그들의 계면에서 농도 구배를 가지면서 서로 인접할 때, 각 불순물층(121, 123, 125)의 불순물 농도의 중간값에 해당되는 위치를 상호간의 경계 지점인 것으로 정의한다. 즉, 제 1 불순물층(121)의 불순물 농도와 제 2 불순물층(123)의 불순물 농도의 중간값에 해당하는 불순물 농도를 갖는 지점이 제 1 불순물층(121)과 제 2 불순물층(123)의 계면인 것으로 정의할 수 있다. 동일하게, 제 2 불순물층(123)의 불순물 농도와 제 3 불순물층(125)의 불순물 농도의 중간값에 해당하는 불순물 농도를 갖는 지점이 제 2 불순물층(123)과 제 3 불순물층(125)의 계면인 것으로 정의할 수 있다.
일부 실시예들에 있어서, 이상에서 설명한 물질막 적층체(100, 100a)는 발광 소자에 응용될 수 있다.
도 5는 본 발명의 실시예에 따른 발광 소자(200)를 개념적으로 나타낸 측면도이다.
도 5를 참조하면, 반도체 발광소자(200)는 기판(211)과, 상기 기판(211) 상에 순차적으로 배치된 제1 도전형 반도체층(214), 활성층(215) 및 제2 도전형 반도체층(216)을 포함할 수 있다. 상기 기판(211)과 상기 제1 도전형 반도체층(214) 사이에 버퍼층(212) 및 템플리트층(template layer)(213)이 배치될 수 있다.
상기 기판(211)과 버퍼층(212)은 위에서 도 1 및 도 3을 참조하여 설명한 기판(110) 및 버퍼층(130)과 동일하므로 여기서는 추가적인 설명을 생략한다.
상기 템플리트층(213)은 예를 들면 도핑되지 않은 GaN층일 수 있으나 여기에 한정되는 것은 아니다. 상기 템플리트층(213)은 MOCVD를 통해 형성될 수 있으며 대략 1㎛ 내지 3㎛의 두께를 가질 수 있다.
상기 제1 도전형 반도체층(214)은 n형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(214)은 n형 GaN을 포함할 수 있다.
본 실시예에서, 상기 제1 도전형 반도체층(214)는 제1 도전형 반도체 컨택층(214a)와 전류확산층(214b)을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층(214a)의 불순물 농도는 1.0ㅧ1017-3 내지 2ㅧ1019-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층(214a)의 두께는 1㎛ 내지 5㎛일 수 있다.
상기 제1 도전형 반도체 컨택층(214a)은 상기 버퍼층(212)으로부터 차례로 제 1 불순물층(214a_1), 제 2 불순물층(214a_2), 및 제 3 불순물층(214a_3)을 포함할 수 있다. 상기 제 1 불순물층(214a_1), 제 2 불순물층(214a_2), 및 제 3 불순물층(214a_3)은, 도 1을 참조하여 설명한 제 1 불순물층(121), 제 2 불순물층(123), 및 제 3 불순물층(125)에 각각 대응될 수 있다. 따라서, 여기서는 추가적인 설명을 생략한다.
상기 전류확산층(214b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층(214b)은 1nm 내지 500nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1, x=y=z=0제외)으로 이루어진 조성이 다른 2이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(214b)의 불순물 농도는 2ㅧ1018-3 내지 9ㅧ1019-3 일 수 있다. 필요에 따라, 상기 전류확산층(214b)은 절연물질층이 추가적으로 도입될 수 있다. 일부 실시예들에 있어서, 상기 전류확산층(214b)은 생략될 수 있으며, 이 경우 상기 제 3 불순물층(214a_3)은 후술하는 활성층(215)과 직접 접촉하게 될 수 있다.
상기 제2 도전형 반도체층(216)은 p형 InxAlyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(216)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 도 5에 도시된 바와 같이, 상기 제2 도전형 반도체층(216)은 전자차단층(EBL)(216a)과 저농도 p형 GaN층(216b)과 컨택층으로 제공되는 고농도 p형 GaN층(216c)을 포함할 수 있다. 예를 들어, 상기 전자 차단층(216a)은 5nm ∼ 100nm사이인 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N이 적층된 구조이거나, AlyGa(1-y)N으로 구성된 단일층일 수 있다. 상기 전자차단층(216a)의 에너지 밴드갭(Eg)는 활성층(215)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자차단층(216a)의 Al 조성은 활성층(215)으로부터 멀어질수록 감소할 수 있다.
상기 활성층(215)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1-xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다. 양자우물층과 양자장벽층의 두께는 각각 1nm ∼ 50nm 범위일 수 있다. 상기 활성층(215)은 다중양자우물구조에 한정되지 않고, 단일양자우물 구조일 수 있다.
상기 발광소자(200)는, 상기 제1 도전형 반도체층(214)에 배치된 제1 전극(219a)과, 상기 제2 도전형 반도체층(216) 상에 순차적으로 배치된 오믹컨택층(218)과 제2 전극(219b)을 포함할 수 있다.
상기 제1 전극(219a)은 이에 한정되지 않지만, Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 제1 전극(219a) 상에 패드 전극층을 더 포함할 수 있다. 상기 패드 전극층은 Au, Ni, Sn 등의 물질 중 적어도 하나를 포함하는 층일 수 있다.
상기 오믹컨택층(218)은 칩 구조에 따라 다양하게 구현될 수 있다. 예를 들어 플립칩 구조인 경우에, 상기 오믹컨택층(218)은 Ag, Au, Al등과 같은 금속, ITO, ZIO, GIO등과 같은 투명 도전성 산화물을 포함할 수 있다. 이와 반대로 배치되는 구조인 경우에, 상기 오믹컨택층(218)은 투광성 전극으로 이루어질 수 있다. 상기 투광성 전극은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 오믹컨택층(118)은 그래핀(graphene)을 포함할 수도 있다. 상기 제2 전극(219b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
이하, 구체적인 실험예 및 비교예를 가지고 본 발명의 구성 및 효과를 보다 상세히 설명하지만, 이들 실험예는 단지 본 발명을 보다 명확하게 이해시키기 위한 것일 뿐 본 발명의 범위를 한정하고자 하는 것은 아니다.
<실험예 1>
사파이어 기판 위에 도핑되지 않은 GaN 층을 1㎛의 두께로 성장시킨 후, 그 위에 1.5ㅧ1018 cm-3, 2.25ㅧ1018 cm-3, 6.0ㅧ1018 cm-3의 불순물 농도를 갖도록 Si을 주입한 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층을 각각 1.0㎛, 1.0㎛, 및 2.0㎛의 두께로 성장시켰다.
그 위에 AlGaN과 GaN이 교대로 적층된 초격자층 및 GaN과 InGaN이 교대로 적층된 활성층을 형성하고, 그 위에 p-GaN층을 형성하여 발광 소자를 구성하였다. 상기 발광소자의 광 방출면에 대하여 백색광이 방출될 수 있도록 형광 물질을 도팅하였다.
<실험예 2>
제 3 불순물층의 도핑 농도를 5.1ㅧ1018 cm-3으로 한 것을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 구성하였다.
<비교예 1>
제 1 불순물층 내지 제 3 불순물층 대신 6.0ㅧ1018 cm-3의 도핑 농도를 갖는 불순물층을 4.0㎛의 두께로 형성한 것을 제외하면 실험예 1과 동일한 방법으로 발광 소자를 구성하였다.
실험예 1, 실험예 2 및 비교예 1의 발광 소자에 대하여 1㎂에서의 턴온(turn-on) 전압, 350mA에서의 동작 전압, 및 광 출력을 측정하였다. 그리고 비교예 1의 결과를 100으로 하였을 때 실험예 1 및 실험예 2의 수치들을 상대적인 값으로 구하였다.
턴온 전압 동작 전압 광 출력
비교예 1 100 100 100
실험예 1 101.3 98.8 100.7
실험예 2 101.1 99.3 99.7
상기 표 1에서 보는 바와 같이 실험예 1과 실험예 2의 발광 소자는 비교예 1의 발광 소자와 대비하여 턴온 전압과 동작 전압이 개선되는 것을 알 수 있었다. 나아가, 실험예 1의 발광 소자는 광출력도 함께 개선되는 효과가 있음이 확인되었다.
제조된 발광 소자에서 방출되는 광을 분석하여 전극에 인접한 지역과 전극들 사이의 중간 지점 사이의 광 출력 편차를 측정하였다. 도 6은 실험예 1의 발광 소자를 이용하여 위치에 따른 광 출력 편차를 측정한 결과를 나타낸 이미지 및 그래프이다.
즉, 도 6에서 보는 바와 같이 그래프는 발광 소자의 광 방출 이미지의 A-A' 부분에 대하여 측정한 결과로서, 전극에 인접한 영역에서는 광 방출이 극대화된 지점이 있지만, 전극과 전극 사이의 중간 부분에서는 최소화되는 것을 알 수 있다. 실험예 1의 발광 소자와 비교예 1의 발광 소자에 대하여 각각 좌측 전극으로부터의 최대-최소 차이 및 우측 전극으로부터의 최대-최소 차이를 구하였다.
Max1-Min Max2-Min
비교예 1 16.8% 18.2%
실시예 1 13.3% 16.1%
표 2에서 보는 바와 같이 실시예 1의 발광 소자에 있어서 최대-최소 사이의 편차가 더 작음을 알 수 있었다. 이는 발광면 전체에 걸쳐 빛이 보다 균일하게 방출될 수 있음을 의미한다. 실시예 1의 제 3 불순물층과 비교예 1의 불순물층의 Si 도핑농도가 동일함에도 불구하고 이러한 차이를 보이는 것은 본원 발명의 제 1 불순물층 내지 제 3 불순물층의 도핑 농도 및 두께 구성에 통상의 기술자가 예측하기 어려운 이질적인 효과가 있기 때문인 것으로 추정된다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 나타낸 흐름도이다. 도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 단계 별로 나타낸 측단면도이다.
도 7a, 도 7b 및 도 8a를 참조하면, 기판(211) 위에 제 1 도전형 반도체층(214)을 형성할 수 있다(S110).
기판(211) 위에 버퍼층(212)을 형성하는 단계에 관하여는 도 1 및 도 5를 참조하여 상세하게 설명하였으므로 여기서는 추가적인 설명을 생략한다.
상기 버퍼층(212) 위에는 순차적으로 제 1 불순물층(214a_1), 제 2 불순물층(214a_2), 제 3 불순물층(214a_3)이 형성될 수 있다(S111, S113, S115). 상기 제 1 불순물층(214a_1), 제 2 불순물층(214a_2), 제 3 불순물층(214a_3)을 형성하기 위하여 예를 들면, MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride vapor phse epitaxy) 등과 같은 방법이 이용될 수 있다. 그러나, 본 발명이 이들 방법에 한정되는 것은 아니다.
실리콘(Si)과 같은 불순물이 도핑된 불순물층을 얻기 위하여, 예를 들면 MOCVD 방법들을 이용하여 불순물층을 형성하는 경우, Si 전구체의 공급량을 조절하여 Si의 도핑량을 조절할 수 있다.
일부 실시예들에 있어서, 제 1 불순물층(214a_1), 제 2 불순물층(214a_2), 제 3 불순물층(214a_3)이 순차적으로 형성됨에 따라 불순물의 함량을 증가시키고자 하는 경우, 각 불순물층을 형성하는 단계에서 해당 불순물의 전구체의 공급량을 증가시킬 수 있다. 즉, 제 2 불순물층(214a_2)을 형성하는 공정에서의 Si 전구체의 공급량은 제 1 불순물층(214a_1)을 형성하는 공정에서의 Si 전구체의 공급량보다 많을 수 있다. 또, 제 3 불순물층(214a_3)을 형성하는 공정에서의 Si 전구체의 공급량은 제 2 불순물층(214a_2)을 형성하는 공정에서의 Si 전구체의 공급량보다 많을 수 있다. 일부 실시예들에 있어서, 제 3 불순물층(214a_3)을 형성하는 공정에서의 Si 전구체의 공급량은 제 2 불순물층(214a_2)을 형성하는 공정에서의 Si 전구체의 공급량의 2배보다 많을 수 있다.
도입되는 불순물의 농도가 증가할수록 결정도와 표면 균일도가 떨어지기 때문에, 제 1 불순물층(214a_1)의 결정도 및 표면 균일도는 제 2 불순물층(214a_2)의 결정도 및 표면 균일도보다 우수할 수 있다. 또, 제 2 불순물층(214a_2)의 결정도 및 표면 균일도는 제 3 불순물층(214a_3)의 결정도 및 표면 균일도보다 우수할 수 있다.
제1 도전형 반도체 컨택층(214a) 위에는 전류 확산층(214b) 및 활성층(215)이 순차 형성될 수 있다(S120). 상기 활성층(215)은 다중 양자 우물 구조일 수 있으며, 예를 들면, 서로 다른 조성을 갖는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다.
상기 활성층(215)의 위에는 제2 도전형 반도체층(216)이 형성될 수 있다(S130). 상기 제2 도전형 반도체층(216)은 전자차단층(EBL)(216a), 저농도 p형 GaN층(216b), 및 고농도 p형 GaN층(216c)을 포함할 수 있다. 이들 층들도 예를 들면, MOCVD(metal organic chemical vapor deposition), MBE(molecular beam epitaxy), HVPE(hydride vapor phse epitaxy) 등과 같은 방법에 의하여 형성될 수 있다.
도 8b를 참조하면, 위와 같이 형성된 적층 구조물에 대하여 일영역에 메사면을 형성하여 각 소자 단위로 격리할 수 있다. 상기 메사면에 의하여 상기 제1 도전형 반도체층(214)의 일 영역은 소자분리영역으로 사용될 수 있다. 또한, 상기 메사면은 당 기술분야에서 공지된 플라즈마 반응 이온 식각법(inductive coupled plasma reactive ion etching; ICP-RIE)등과 같은 적절한 식각 공정을 이용하여 형성할 수 있다.
도 8c를 참조하면, 상기 제1 도전형 반도체층(214)과 상기 제2 도전형 반도체층(216)에 제1 전극(219a) 및 제2 전극(219b)을 각각 형성할 수 있다.
도 9a는 본 발명에 채용될 수 있는 반도체 발광소자(300)의 일 예를 나타내는 평면도이며, 도 9b는 도 9a에 도시된 반도체 발광소자를 I-I'선으로 절취한 측단면도이다. 도 9c는 도 9b의 D 부분을 확대한 부분 확대도이다.
도 9a 및 도 9b에 도시된 반도체 발광 소자(300)는 조명용으로 고출력을 위한 대면적 구조일 수 있다. 상기 반도체 발광 소자(300)는 전류 분산의 효율 및 방열 효율을 높이기 위한 구조이다.
상기 반도체 발광 소자(300)는 발광적층체(S)와, 제1 전극(320), 절연층(330), 제2 전극(308) 및 기판(310)을 포함한다. 상기 발광적층체(S)는 순차적으로 적층된 제1 도전형 반도체층(304), 활성층(305), 제2 도전형 반도체층(306)을 포함하며, 화학 기상 증착 장치(100)를 이용하여 제조될 수 있다.
도 9c를 참조하면, 제1 도전형 반도체층(304)은 제 1 불순물층(304a), 제 2 불순물층(304b), 및 제 3 불순물층(304c)이 순차적으로 적층된 구조를 가질 수 있다. 일부 실시예들에 있어서, 상기 제1 도전형 반도체층(304)은 도핑되지 않은 GaN 층(304d)을 더 포함할 수 있다. 상기 제 1 불순물층(304a), 제 2 불순물층(304b), 및 제 3 불순물층(304c)의 구체적인 구성은 도 1을 참조하여 상세하게 설명하였으므로 여기서는 부가적인 설명을 생략한다.
상기 제1 전극(320)은 제1 도전형 반도체층(304)에 전기적으로 접속하기 위하여 제2 도전형 반도체층(306) 및 활성층(305)과는 전기적으로 절연되어 상기 제1 도전형 반도체층(304)의 적어도 일부 영역까지 연장된 하나 이상의 컨택홀(380)을 포함할 수 있다. 상기 컨택홀(380)은 제1 전극층(320)의 계면에서부터 제2 전극층(320), 제2 도전형 반도체층(306) 및 활성층(305)을 통과하여 제1 도전형 반도체층(304) 내부까지 연장될 수 있다. 이러한 컨택홀(380)은 식각 공정, 예를 들어, ICP-RIE 등을 이용하여 형성될 수 있다
상기 제1 전극(308) 상에는 상기 제2 전극(320)이 상기 도전성 기판(310) 및 제1 도전형 반도체층(304)을 제외한 다른 영역과는 전기적으로 절연시키기 위한 절연층(330)이 제공된다. 도 9b에 도시된 바와 같이, 상기 절연층(330)은 상기 제1 전극(308)과 제2 전극(320)의 사이뿐만 아니라 상기 컨택홀(380)의 측면에도 형성된다. 이로써, 상기 컨택홀(380)의 측면에 노출되는 상기 제2 전극(320), 제2 도전형 반도체층(306) 및 활성층(305)과 상기 제2 전극(320)을 절연시킬 수 있다. 절연층(330)은 SiO2, SiOxNy, SixNy과 같은 절연 물질을 증착시켜 형성될 수 있다.
상기 컨택홀(380)에 의해 제1 도전형 반도체층(304)의 컨택영역(C)이 노출되며, 상기 제2 전극(320)의 일부 영역은 상기 컨택홀(380)을 통해 상기 컨택영역(C)에 접하도록 형성될 수 있다. 이로써, 상기 제2 전극(320)은 상기 제1 도전형 반도체층(304)에 접속될 수 있다.
상기 컨택홀(380)은 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 도전형 반도체층(304, 306)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며(도 9a 참조), 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다. 컨택영역(C) 면적은 발광 적층체(S)의 평면 면적의 0.1% 내지 20%의 범위가 되도록 도전성 비아의 개수 및 접촉 면적이 조절될 수 있다. 예를 들어 0.5% 내지 15%이며, 나아가, 1% 내지 10%일 수 있다. 상기 면적이 0.1%보다 작으면 전류 분산이 균일하지 않아 발광 특성이 떨어지며 또한 20% 이상으로 전극 면적이 증가하면 상대적으로 발광 면적의 감소로 발광 특성 및 휘도가 감소하는 문제가 발생할 수 있다.
상기 제1 도전형 반도체층(304)과 접촉하는 영역의 도전성 비아의 반경은 예를 들어, 1㎛ 내지 50㎛의 범위일 수 있으며, 도전성 비아의 개수는 발광 적층체 영역의 넓이에 따라, 발광 적층체 영역 당 1개 내지 48000개일 수 있다. 도전성 비아는 발광 적층체 영역의 넓이에 따라 다르지만, 예를 들어 2개 내지 45000개이며, 나아가 5개 내지 40000개이며, 더 나아가 10개 내지 35000개일 수 있다. 각 도전성 비아 간의 거리는 10㎛ 내지 1000㎛ 범위의 행과 열을 가지는 매트릭스 구조일 수 있으며, 예를 들어 50㎛ 내지 700㎛ 범위일 수 있으며, 나아가 100㎛ 내지 500㎛범위일 수 있고, 더 나아가 150㎛ 내지 400㎛범위 일 수 있다.
각 도전성 비아 간의 거리가 10㎛보다 작으면 비아의 개수가 증가하게 되고 상대적으로 발광면적이 줄어들어 발광 효율이 떨어지며, 거리가 1000㎛보다 커지면 전류 확산이 어려워 발광 효율이 떨어지는 문제점이 있을 수 있다. 도전성 비아의 깊이는 제2 도전형 반도체층(306) 및 활성층의 두께에 따라 다르게 형성될 수 있고, 예컨대, 0.1㎛ 내지 5.0㎛의 범위일 수 있다.
상기 제1 전극(308)은 도 9b에서 도시된 바와 같이 상기 질화물 적층체(S) 외부로 연장되어 노출된 전극형성영역(E)을 제공한다. 상기 전극형성영역(E)은 외부 전원을 상기 제1 전극(308)에 연결하기 위한 전극패드부(319)를 구비할 수 있다. 이러한 전극형성영역(E)을 1개로 예시되어 있으나, 필요에 따라 복수개로 구비할 수 있다. 상기 전극형성영역(E)은 도 9a에 도시된 바와 같이 발광면적을 최대화하기 위해서 상기 질화물 반도체 발광 소자(300)의 일측 모서리에 형성할 수 있다.
본 실시예와 같이, 전극 패드(1609) 주위에는 에칭스톱용 절연층(340)에 배치될 수 있다. 상기 에칭스톱용 절연층(340)은 발광적층체(S) 형성 후 그리고 제2 전극(308)형성 전에 전극형성영역(E)에 형성될 수 있으며, 전극형성영역(E)를 위한 에칭공정시에 에칭스톱으로 작용할 수 있다.
상기 제1 전극(308)은 상기 제2 도전형 반도체층(306)과 오믹컨택을 이루면서도 높은 반사율을 갖는 물질이 사용될 수 있다. 이러한 제1 전극(308)의 물질로는 앞서 예시된 반사전극물질이 사용될 수 있다.
도 10은 본 발명에 채용 가능한 예로서, 도 5에 도시된 발광 소자(200)를 구비한 패키지(600)를 나타내는 단면도이다.
도 10에 도시된 반도체 발광소자 패키지(600)는 도 5에 도시된 반도체 발광소자(200), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다. 상기 반도체 발광소자(200)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다. 상기 실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)의 본체는 수지 또는 세라믹 또는 금속일 수 있으며, 상부 또는 하부 전극(613, 614)은 Au, Cu, Ag, Al와 같은 금속층일 수 있다. 예를 들어, 상기 실장 기판(613)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
도 11a 및 도 11b는 본 발명의 일 실시예에 따른 백색 광원모듈(1100, 1200)의 개략적인 단면도이다.
도 11a를 참조하면, LCD 백라이트용 광원모듈(1100)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광장치들(1100a)의 배열을 포함할 수 있다. 회로 기판(1110) 상면에는 백색광 발광장치(1100a)와 접속되는 도전 패턴이 형성될 수 있다.
각각의 백색광 발광장치(1100a)는, 청색광을 방출하는 발광소자(1130)가 회로 기판(1110)에 COB(Chip On Board) 방식으로 직접 실장되는 구조를 가질 수 있다. 각각의 백색광 발광장치(1100a)는 별도의 반사벽을 갖지 않으며, 파장변환부(1150a)가 렌즈 기능을 갖는 반구형상으로 구비되어 넓은 지향각을 나타낼 수 있다. 이러한 넓은 지향각은, LCD 디스플레이의 두께 또는 폭을 감소시키는데 기여할 수 있다.
도 11b를 참조하면, LCD 백라이트용 광원모듈(1200)은, 회로 기판(1110) 및 회로 기판(1110) 상에 실장된 복수의 백색광 발광장치들(1100b)의 배열을 포함할 수 있다. 각각의 백색광 발광장치(1100b)는 패키지 본체(1125)의 반사컵 내에 실장된 청색광을 방출하는 발광소자(1130) 및 이를 봉지하는 파장변환부(1150b)를 구비할 수 있다.
상기 발광 소자(1130)는 도 5를 참조하여 설명한 발광 소자(200)와 같은 발광 소자 일 수 있다.
상기 파장변환부(1150a,1150b)에는 필요에 따라 형광체 및/또는 양자점과 같은 파장변환물질이 함유될 수 있다.
도 12는 조명장치에 채용가능한 백색 광원 모듈을 나타내는 개략도이다.
도 12의 (a) 및 (b)에 도시된 광원모듈은 각각 회로 기판 상에 탑재된 복수의 발광 소자 패키지를 포함할 수 있다. 하나의 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 12의 (a)를 참조하면, 백색 광원 모듈은 색온도 4000K 와 3000K인 백색 발광 소자 패키지('40','30')와 적색 발광 소자 패키지(赤)를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3000K ∼ 4000K 범위로 조절 가능하고 연색성 Ra도 85 ∼ 100 범위인 백색광을 제공할 수 있다.
다른 실시예에서, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 도 12의 (b)에 도시된 바와 같이, 색온도 2700K인 백색 발광 소자 패키지('27')와 색온도 5000K인 백색 발광 소자 패키지('50')를 조합하여 색온도 2700K ∼ 5000K 범위로 조절 가능하고 연색성 Ra가 85 ∼ 99인 백색광을 제공할 수 있다. 여기서, 각 색온도의 발광 소자 패키지 수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4000K 부근의 조명장치라면 4000K에 해당하는 패키지의 개수가 색온도 3000K 또는 적색 발광 소자 패키지 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광 소자 패키지는 청색 발광 소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광 소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광 소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(Color Rendering Index: CRI)을 조절하도록 할 수 있다.
상술된 백색광원모듈은 벌브형 조명장치(도30의 '4200' 또는 도32의 '4300')의 광원모듈(4240)로 사용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광 소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광 소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1500K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광 소자에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광 소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도 13에 도시된 바와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500K ∼ 20000K 사이에 해당한다.
반도체 발광소자로부터 방출되는 광의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
플루오라이드(fluoride)계: KSF계 적색 K2SiF6:Mn4+, K2TiF6:Mn4+, NaYF4:Mn4+, NaGdF4:Mn4+(예를 들어, Mn의 조성비는 0<z≤0.17일 수 있음)
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 플루오라이드계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 플루오라이드계 적색 형광체의 경우 기타 형광체와 달리 40nm 이하의 협반치폭을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 3은 청색 LED 칩(440 ∼ 460nm) 또는 UV LED 칩(380 ∼ 440nm)을 사용한 백색 발광 소자의 응용분야별 형광체 종류이다.
Figure 112015096413856-pat00001
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도 14는 양자점(quantum dot, QD)의 단면 구조를 나타내는 개략도이다. 양자점(QD)는 III-V 또는 II-VI화합물 반도체를 이용하여 코어(Core)-쉘(Shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다. 예를 들어, 상기 코어 직경은 1 ∼ 30nm, 나아가 3 ∼ 10nm일 수 있다, 상기 쉘 두께는 0.1 ∼ 20nm, 나아가 0.5 ∼ 2nm일 수 있다.
상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35nm)을 구현할 수 있다.
상기 파장변환물질은 봉지재에 함유된 형태로 구현될 수 있으나(도 10, 도 11a 및 도 11b 참조), 이와 달리, 필름형상으로 미리 제조되어 LED 칩 또는 도광판과 같은 광학구조의 표면에 부착해서 사용할 수도 있으며, 이 경우에 상기 파장변환물질은 균일한 두께의 구조로 원하는 영역에 용이하게 적용할 수 있다.
도 15, 도 16a 및 도 16b는 본 발명의 다양한 실시예에 따른 백라이트 유닛(2500, 2600, 2700)의 개략적인 단면도이다.
도 15, 도 16a 및 도 16b의 백라이트 유닛들(2500, 2600, 2700)은 파장변환부(2550, 2650, 2750)가 광원(2505, 2605, 2705)에 배치되지 않고, 광원(2505, 2605, 2705)의 외부에서 백라이트 유닛들(2500, 2600, 2700) 내에 배치되어 광을 변환시킬 수 있다.
도 15를 참조하면, 백라이트 유닛(2500)은 직하형 백라이트 유닛으로, 파장변환부(2550), 상기 파장변환부(2550)의 하부에 배열된 광원모듈(2510) 및 상기 광원모듈(2510)을 수용하는 바텀케이스(2560)를 포함할 수 있다. 또한, 광원모듈(2510)은 인쇄회로기판(2501) 및 상기 인쇄회로기판(2501) 상면에 실장된 복수의 광원(2505)을 포함할 수 있다. 상기 광원(2505)은 도 11a 및 도 11b의 광원모듈(1100, 1200) 중 어느 하나에서, 파장변환부(1150a, 1150b)에서 파장변환물질이 생략된 형태일 수 있다.
본 실시예의 백라이트 유닛(2500)에서는, 바텀케이스(2560) 상부에 파장변환부(2550)가 배치될 수 있다. 따라서, 광원모듈(2510)로부터 방출되는 광의 적어도 일부가 파장변환부(2550)에 의해 파장 변환될 수 있다. 상기 파장변환부(2550)는 별도의 필름으로 제조되어 적용될 수 있으나, 도시되지 않은 광확산판과 일체로 결합된 형태로 제공될 수 있다.
도 16a 및 도 16b 참조하면, 백라이트 유닛(2600, 2700)은 에지형 백라이트 유닛으로, 파장변환부(2650, 2750), 도광판(2640, 2740), 상기 도광판(2640, 2740)의 일 측에 배치되는 반사부(2620, 2720) 및 광원(2605, 2705)을 포함할 수 있다.
상기 광원(2605, 2705)에서 방출되는 광은 상기 반사부(2620, 2720)에 의해 상기 도광판(2640, 2740)의 내부로 안내될 수 있다. 도 16a의 백라이트 유닛(2600)에서, 파장변환부(2650)는 도광판(2640)과 광원(2605)의 사이에 배치될 수 있다. 도 16b의 백라이트 유닛(2700)에서, 파장변환부(2750)는 도광판(2740)의 광 방출면 상에 배치될 수 있다.
상기 도 15, 도 16a 및 도 16b에서의 파장변환부(2550, 2650, 2750)에는 통상적인 형광체가 포함될 수 있다. 특히, 광원으로부터의 열 또는 수분에 취약한 양자점의 특성을 보완하기 위하여 양자점 형광체를 사용하는 경우, 도 15, 도 16a 및 도 16b에 개시된 파장변환부(2550, 2650, 2750) 구조를 백라이트 유닛(2500, 2600, 2700)에 활용할 수 있다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 장치의 개략적인 분해사시도이다.
도 17을 참조하면, 디스플레이 장치(3000)는, 백라이트 유닛(3100), 광학시트(3200) 및 액정 패널과 같은 화상 표시 패널(3300)을 포함할 수 있다.
백라이트 유닛(3100)은 바텀케이스(3110), 반사판(3120), 도광판(3140) 및 도광판(3140)의 적어도 일 측면에 제공되는 광원모듈(3130)을 포함할 수 있다. 광원모듈(3130)은 인쇄회로기판(3131) 및 광원(3132)을 포함할 수 있다. 특히, 광원(3105)은 광방출면에 인접한 측면으로 실장된 사이드뷰 타입 발광소자일 수 있다.
광학시트(3200)는 도광판(3140)과 화상 표시 패널(3300)의 사이에 배치될 수 있으며, 확산시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다.
화상 표시 패널(3300)은 광학시트(3200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(3300)은 어레이 기판(3320), 액정층(3330) 및 컬러 필터 기판(3340)을 포함할 수 있다. 어레이 기판(3320)은 매트릭스 형태로 배치된 화소 전극들, 상기 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 상기 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다. 컬러 필터 기판(3340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 상기 컬러 필터는 백라이트 유닛(3100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(3330)은 상기 화소 전극 및 상기 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(3340)의 상기 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(3300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다.
본 실시예의 디스플레이 장치(3000)에 따르면, 상대적으로 작은 반치폭을 가지는 청색광, 녹색광 및 적색광을 방출하는 광원(3132)을 사용하므로, 방출된 광이 컬러 필터 기판(3340)을 통과한 후 높은 색순도의 청색, 녹색 및 적색을 구현할 수 있다.
도 18은 본 발명의 일 실시 형태에 따른 평판 조명 장치를 간략하게 나타내는 사시도이다.
도 18을 참조하면, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4030)을 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있고, 전원공급장치(4120)는 발광소자 구동부를 포함할 수 있다.
광원모듈(4110)은 발광소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 본 발명의 예시적 실시예에 따라, 발광소자 어레이는 발광소자 및 발광소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다.
전원공급장치(4120)는 광원모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원모듈(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원모듈(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 19는 본 발명의 일 실시 형태에 따른 조명 장치로서 벌브형 램프를 간략하게 나타내는 분해 사시도이다.
구체적으로, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다.
도 20은 본 발명의 일 실시 형태에 따른 조명 장치로서 바(bar) 타입의 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 조명 장치(4400)는 방열 부재(4410), 커버(4420), 광원 모듈(4430), 제1 소켓(4440) 및 제2 소켓(4450)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4411, 4412)이 요철 형태로 형성될 수 있으며, 방열 핀(4411, 4412)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4413)가 형성되어 있다. 지지대(4413)에는 광원 모듈(4430)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4414)이 형성될 수 있다.
커버(4420)에는 걸림 홈(4421)이 형성되어 있으며, 걸림 홈(4421)에는 방열 부재(4410)의 걸림 턱(4414)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4421)과 걸림 턱(4414)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4430)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4430)은 인쇄회로기판(4431), 광원(4432) 및 컨트롤러(4433)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(4433)는 광원(4432)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4431)에는 광원(4432)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4432)을 동작시키기 위한 구성 요소들이 포함될 수도 있다.
제1, 2 소켓(4440, 4450)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4420)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4440)은 전극 단자(4441) 및 전원 장치(4442)를 포함할 수 있고, 제2 소켓(4450)에는 더미 단자(4451)가 배치될 수 있다. 또한, 제1 소켓(4440) 또는 제2 소켓(4450) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4451)가 배치된 제2 소켓(4450)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4441)가 배치된 제1 소켓(4440)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 21은 본 발명의 일 실시 형태에 따른 조명 장치로서 통신 모듈을 포함하는 램프를 개략적으로 나타내는 분해 사시도이다.
구체적으로, 본 실시예에 따른 조명 장치(4300)에서 상기 도 30에서 개시하는 조명 장치(4200)와의 차이점은 광원 모듈(4240)의 상부에 반사판(4310)이 포함되어 있으며, 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 상기 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
상기 반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다.
도 22는 실내용 조명 제어 네트워크 시스템을 설명하기 위한 개략도이다.
본 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(internet of things, IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 22를 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300∼5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300∼5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300∼5800)는 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300∼5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300∼5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12000K 이하의 색 온도, 예를 들면 5000K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정, 오피스 또는 건물 등과 같이 폐쇄적인 공간은 물론, 거리나 공원 등의 개방적인 공간에도 적용될 수 있다. 물리적 한계가 없는 개방적인 공간에 네트워크 시스템(5000)을 적용하고자 하는 경우, 무선 통신의 거리 한계 및 각종 장애물에 따른 통신 간섭 등에 따라 네트워크 시스템(5000)을 구현하기가 상대적으로 어려울 수 있다. 각 조명 기구에 센서와 통신 모듈 등을 장착하고, 각 조명 기구를 정보 수집 수단 및 통신 중개 수단으로 사용함으로써, 상기와 같은 개방적인 환경에서 네트워크 시스템(5000)을 좀 더 효율적으로 구현할 수 있다. 이하, 도 23을 참조하여 설명한다.
도 23은 개방적인 공간에 적용된 네트워크 시스템(5000')의 일 실시예를 나타낸다. 도 23을 참조하면, 본 실시예에 따른 네트워크 시스템(5000')은 통신 연결 장치(5100'), 소정의 간격마다 설치되어 통신 연결 장치(5100')와 통신 가능하도록 연결되는 복수의 조명 기구(5200', 5300'), 서버(5400'), 서버(5400')를 관리하기 위한 컴퓨터(5500'), 통신 기지국(5600'), 통신 가능한 상기 장비들을 연결하는 통신망(5700'), 및 모바일 기기(5800') 등을 포함할 수 있다.
거리 또는 공원 등의 개방적인 외부 공간에 설치되는 복수의 조명 기구(5200', 5300') 각각은 스마트 엔진(5210', 5310')을 포함할 수 있다. 스마트 엔진(5210', 5310')은 빛을 내기 위한 발광소자, 발광소자를 구동하기 위한 구동 드라이버 외에 주변 환경의 정보를 수집하는 센서, 및 통신 모듈 등을 포함할 수 있다. 상기 통신 모듈에 의해 스마트 엔진(5210', 5310')은 WiFi, Zigbee, LiFi 등의 통신 프로토콜에 따라 주변의 다른 장비들과 통신할 수 있다.
일례로, 하나의 스마트 엔진(5210')은 다른 스마트 엔진(5310')과 통신 가능하도록 연결될 수 있다. 이때, 스마트 엔진(5210', 5310') 상호 간의 통신에는 WiFi 확장 기술(WiFi Mesh)이 적용될 수 있다. 적어도 하나의 스마트 엔진(5210')은 통신망(5700')에 연결되는 통신 연결 장치(5100')와 유/무선 통신에 의해 연결될 수 있다. 통신의 효율을 높이기 위해, 몇 개의 스마트 엔진(5210', 5310')을 하나의 그룹으로 묶어 하나의 통신 연결 장치(5100')와 연결할 수 있다.
통신 연결 장치(5100')는 유/무선 통신이 가능한 액세스 포인트(access point, AP)로서, 통신망(5700')과 다른 장비 사이의 통신을 중개할 수 있다. 통신 연결 장치(5100')는 유/무선 방식 중 적어도 하나에 의해 통신망(5700')과 연결될 수 있으며, 일례로 조명 기구(5200', 5300') 중 어느 하나의 내부에 기구적으로 수납될 수 있다.
통신 연결 장치(5100')는 WiFi 등의 통신 프로토콜을 통해 모바일 기기(5800')와 연결될 수 있다. 모바일 기기(5800')의 사용자는 인접한 주변의 조명 기구(5200')의 스마트 엔진(5210')과 연결된 통신 연결 장치(5100')를 통해, 복수의 스마트 엔진(5210', 5310')이 수집한 주변 환경 정보를 수신할 수 있다. 상기 주변 환경 정보는 주변 교통 정보, 날씨 정보 등을 포함할 수 있다. 모바일 기기(5800')는 통신 기지국(5600')을 통해 3G 또는 4G 등의 무선 셀룰러 통신 방식으로 통신망(5700')에 연결될 수도 있다.
한편, 통신망(5700')에 연결되는 서버(5400')는, 각 조명 기구(5200', 5300')에 장착된 스마트 엔진(5210', 5310')이 수집하는 정보를 수신함과 동시에, 각 조명 기구(5200', 5300')의 동작 상태 등을 모니터링할 수 있다. 각 조명 기구(5200', 5300')의 동작 상태의 모니터링 결과에 기초하여 각 조명 기구(5200', 5300')를 관리하기 위해, 서버(5400')는 관리 시스템을 제공하는 컴퓨터(5500')와 연결될 수 있다. 컴퓨터(5500')는 각 조명 기구(5200', 5300'), 특히 스마트 엔진(5210', 5310')의 동작 상태를 모니터링하고 관리할 수 있는 소프트웨어 등을 실행할 수 있다.
이상에서 살펴본 바와 같이 본 발명의 실시예들에 대해 상세히 기술되었지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형하여 실시할 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (20)

  1. 제 1 격자 상수를 갖는 기판;
    상기 기판 위에 성장되고 상기 제 1 격자 상수와 상이한 제 2 격자 상수를 갖는 반도체층; 및
    상기 반도체층 상에 제공되는 활성층;
    을 포함하고,
    상기 반도체층은,
    불순물을 제 1 불순물 농도로 갖는 제 1 불순물층;
    상기 제 1 불순물층 위에 제공되고, 상기 제 1 불순물 농도보다 더 큰 제 2 불순물 농도를 갖는 제 2 불순물층; 및
    상기 제 2 불순물층 위에 제공되고, 상기 제 2 불순물 농도보다 더 큰 제 3 불순물 농도를 갖는 제 3 불순물층;
    을 포함하고,
    상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층 중에서 상기 제 1 불순물층이 상기 기판에 가장 가깝게 위치하고 상기 제 3 불순물층이 상기 활성층에 가장 가깝게 위치하고,
    상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층에 포함된 불순물들이 n-형인 물질막 적층체.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 불순물층, 제 2 불순물층, 및 제 3 불순물층의 불순물의 농도가 스텝 형태로 변화하는 것을 특징으로 하는 물질막 적층체.
  5. 제 4 항에 있어서,
    상기 제 2 불순물층의 두께는 상기 제 1 불순물층의 두께의 0.8배 내지 1.2배인 것을 특징으로 하는 물질막 적층체.
  6. 제 5 항에 있어서,
    상기 제 3 불순물층의 두께는 상기 제 1 불순물층의 두께의 1.8배 내지 2.2배인 것을 특징으로 하는 물질막 적층체.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 소자로서,
    상기 제 1 도전형 반도체층은,
    n-형 불순물을 제 1 불순물 농도로 갖는 제 1 불순물층;
    상기 제 1 불순물층과 상기 활성층 사이에 제공되고, n-형 불순물을 상기 제 1 불순물 농도보다 더 큰 제 2 불순물 농도로 갖는 제 2 불순물층; 및
    상기 제 2 불순물층과 상기 활성층 사이에 제공되고, n-형 불순물을 상기 제 2 불순물 농도보다 더 큰 제 3 불순물 농도로 갖는 제 3 불순물층;
    을 포함하는 발광 소자.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서,
    상기 제 3 불순물층의 두께는 상기 제 1 불순물층의 두께 및 상기 제 2 불순물층의 두께의 합과 동일하고,
    상기 제 1 불순물층의 상기 n-형 불순물의 농도를 A, 상기 제 2 불순물층의 상기 n-형 불순물의 농도를 B, 상기 제 3 불순물층의 상기 n-형 불순물의 농도를 C라고 하였을 때, C > A+B인 것을 특징으로 하는 발광 소자.
  15. 삭제
  16. 제 11 항에 있어서,
    상기 제 1 불순물층과 제 2 불순물층 사이의 계면에서의 상기 n-형 불순물의 농도 구배보다 상기 제 2 불순물층과 제 3 불순물층 사이의 계면에서의 상기 n-형 불순물의 농도 구배가 더 큰 것을 특징으로 하는 발광 소자.
  17. 제 1 도전형 반도체층, 제 2 도전형 반도체층 및 상기 제 1 도전형 반도체층과 상기 제 2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 소자로서,
    상기 제 1 도전형 반도체층은,
    각각이 n-형 반도체층인 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층을 순차적으로 포함하고,
    상기 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층의 각 불순물 농도는 상기 활성층에 가까울수록 순차적으로 증가하고,
    상기 제 1 불순물층, 제 2 불순물층 및 제 3 불순물층의 계면에서 불순물의 농도가 불연속적으로 변화하는 발광 소자.
  18. 패키지 기판 위에 실장된 발광 소자;
    상기 패키지 기판과 상기 발광 소자를 전기적으로 연결하는 연결 부재(connector); 및
    상기 발광 소자를 몰딩하는 몰딩 부재;
    를 포함하고,
    상기 발광 소자는 제 11 항 또는 제 17 항에 따른 발광 소자인 발광 패키지.
  19. 삭제
  20. 삭제
KR1020150139990A 2015-10-05 2015-10-05 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법 Active KR102391513B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150139990A KR102391513B1 (ko) 2015-10-05 2015-10-05 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
US15/241,316 US9954142B2 (en) 2015-10-05 2016-08-19 Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element
CN201610878813.XA CN107068821A (zh) 2015-10-05 2016-10-08 材料层堆叠件、发光封装件、发光元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150139990A KR102391513B1 (ko) 2015-10-05 2015-10-05 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170040696A KR20170040696A (ko) 2017-04-13
KR102391513B1 true KR102391513B1 (ko) 2022-04-27

Family

ID=58447581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150139990A Active KR102391513B1 (ko) 2015-10-05 2015-10-05 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법

Country Status (3)

Country Link
US (1) US9954142B2 (ko)
KR (1) KR102391513B1 (ko)
CN (1) CN107068821A (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10340415B2 (en) 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
KR102524303B1 (ko) 2016-09-10 2023-04-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
CN115498078B (zh) 2016-09-13 2025-04-15 苏州立琻半导体有限公司 半导体器件和包括该半导体器件的半导体器件封装
US10763383B2 (en) 2016-09-14 2020-09-01 The Boeing Company Nano-metal connections for a solar cell array
US20180076339A1 (en) 2016-09-14 2018-03-15 The Boeing Company Prefabricated conductors on a substrate to facilitate corner connections for a solar cell array
US10903395B2 (en) 2016-11-24 2021-01-26 Lg Innotek Co., Ltd. Semiconductor device having varying concentrations of aluminum
KR102390828B1 (ko) 2017-08-14 2022-04-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10818818B2 (en) 2017-11-30 2020-10-27 Epistar Corporation Semiconductor device
KR102499034B1 (ko) 2018-02-08 2023-02-13 삼성전자주식회사 다수의 반도체 칩을 갖는 반도체 패키지
US11967923B2 (en) 2018-03-28 2024-04-23 The Boeing Company Single sheet foldout solar array
US12244265B2 (en) 2018-03-28 2025-03-04 The Boeing Company Wiring for a rigid panel solar array
US11049992B2 (en) * 2019-07-11 2021-06-29 Pix Art Imaging Inc. Dual wavelength light emitting device, dual wavelength light transceiving device and display
US11578839B2 (en) 2019-08-07 2023-02-14 Seoul Viosys Co., Ltd. Light source unit for plant cultivation and plant cultivation assembly having the same
US11578840B2 (en) 2020-03-10 2023-02-14 Seoul Viosys Co., Ltd. Light source module for plant cultivation and light irradiation device including the same
US11496089B2 (en) 2020-04-13 2022-11-08 The Boeing Company Stacked solar array
US12003210B2 (en) 2020-04-13 2024-06-04 The Boeing Company Solar array attachment
CN112186083B (zh) * 2020-09-28 2021-11-05 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217358A1 (en) * 2013-02-04 2014-08-07 Epistar Corporation Light-emitting diode and the manufacture method of the same

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320207B1 (en) 1996-04-22 2001-11-20 Kabushiki Kaisha Toshiba Light emitting device having flat growth GaN layer
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP2000294829A (ja) 1999-04-09 2000-10-20 Nagoya Kogyo Univ 半導体積層構造とそれを備えた半導体素子及び結晶成長方法
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100899917B1 (ko) 2003-02-14 2009-05-28 엘지전자 주식회사 질화물계 화합물 반도체를 이용한 발광소자 및 그의제조방법
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
TWI236164B (en) 2004-04-27 2005-07-11 Epitech Corp Ltd Nitride device and method for manufacturing the same
KR20060007123A (ko) 2004-07-19 2006-01-24 에피밸리 주식회사 n형 질화물층의 전도도를 제어하는 방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 led 패키지 및 그 제조방법
KR101239856B1 (ko) 2006-02-02 2013-03-06 서울옵토디바이스주식회사 발광 다이오드 및 이의 제조 방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 lcd 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102009060747B4 (de) 2009-12-30 2025-01-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
JP5709899B2 (ja) * 2010-01-05 2015-04-30 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 発光ダイオード及びその製造方法
KR101709991B1 (ko) * 2010-10-29 2017-02-24 엘지이노텍 주식회사 발광소자 및 이의 제조방법
KR101220407B1 (ko) * 2010-12-14 2013-01-21 (재)한국나노기술원 반도체 발광 소자
US8409895B2 (en) 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
US8669585B1 (en) * 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
JP5948767B2 (ja) 2011-09-06 2016-07-06 日亜化学工業株式会社 窒化物半導体発光素子
JP2013145867A (ja) 2011-12-15 2013-07-25 Hitachi Cable Ltd 窒化物半導体テンプレート及び発光ダイオード
KR20130128931A (ko) 2012-05-18 2013-11-27 삼성전자주식회사 N형 알루미늄 갈륨 나이트라이드 박막 및 자외선 발광소자
KR20140123217A (ko) 2013-04-12 2014-10-22 서울바이오시스 주식회사 질화물 반도체 발광소자
CN103413880B (zh) * 2013-08-30 2016-02-24 湘能华磊光电股份有限公司 提高led抗静电能力的外延生长方法及其外延结构
KR102198693B1 (ko) * 2014-01-15 2021-01-06 삼성전자주식회사 반도체 발광소자
CN104091871B (zh) * 2014-06-17 2017-09-15 华灿光电(苏州)有限公司 一种发光二极管外延片及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217358A1 (en) * 2013-02-04 2014-08-07 Epistar Corporation Light-emitting diode and the manufacture method of the same

Also Published As

Publication number Publication date
KR20170040696A (ko) 2017-04-13
US9954142B2 (en) 2018-04-24
US20170098736A1 (en) 2017-04-06
CN107068821A (zh) 2017-08-18

Similar Documents

Publication Publication Date Title
KR102391513B1 (ko) 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
KR102300560B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
US10276629B2 (en) Light emitting device package
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
KR102263041B1 (ko) 멀티 컬러를 구현할 수 있는 발광 소자
KR102427641B1 (ko) 반도체 발광소자
KR102419890B1 (ko) 발광 장치 및 그 제조 방법
KR102443694B1 (ko) 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
KR102422246B1 (ko) 발광 소자 패키지
US9831378B2 (en) Semiconductor light emitting device and method of manufacturing the same
US10566502B2 (en) Semiconductor light-emitting device
KR102382440B1 (ko) 반도체 발광소자
KR102553628B1 (ko) 발광소자 패키지의 검사 장치 및 제조 장치
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
US20170005242A1 (en) Semiconductor light emitting device
KR102409965B1 (ko) 발광소자 패키지, 파장 변환 필름 및 그 제조 방법
KR20160130919A (ko) 발광다이오드 패키지
KR102378823B1 (ko) 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
US20160172532A1 (en) Method of manufacturing semiconductor light-emitting device
KR20170111458A (ko) 발광 소자 패키지
US9735331B2 (en) Bonding wire for semiconductor package and semiconductor package including same
KR102443030B1 (ko) 반도체 기판의 제조 방법 및 반도체 성장용 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20151005

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201005

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20151005

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211117

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220314

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220422

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220425

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250325

Start annual number: 4

End annual number: 4