[go: up one dir, main page]

KR102382440B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR102382440B1
KR102382440B1 KR1020150088594A KR20150088594A KR102382440B1 KR 102382440 B1 KR102382440 B1 KR 102382440B1 KR 1020150088594 A KR1020150088594 A KR 1020150088594A KR 20150088594 A KR20150088594 A KR 20150088594A KR 102382440 B1 KR102382440 B1 KR 102382440B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
substrate
emitting device
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150088594A
Other languages
English (en)
Other versions
KR20170000045A (ko
Inventor
김종학
사공탄
심은덕
이정욱
임진영
김병균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150088594A priority Critical patent/KR102382440B1/ko
Priority to US15/146,372 priority patent/US9748453B2/en
Publication of KR20170000045A publication Critical patent/KR20170000045A/ko
Application granted granted Critical
Publication of KR102382440B1 publication Critical patent/KR102382440B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H01L33/22—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/872—Periodic patterns for optical field-shaping, e.g. photonic bandgap structures

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 발광소자는, 기판, 및 기판으로부터 돌출되며, 기판과 다른 물질로 이루어진 제1층과 상기 제1층 상에 기판과 다른 물질로 이루어진 제2층을 포함하는 볼록부들을 포함한다. 여기서, 제2층의 높이는 제1층의 높이보다 높을 수 있고, 제1층의 높이는 240nm 내지 380nm 일 수 있다.

Description

반도체 발광소자{Semiconductor Light Emitting Device}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광다이오드(LED)는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 조명장치 및 대형 액정디스플레이(Liquid Crystal Display, LCD)용 백라이트(backlight) 장치의 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이에 따라, 당 기술분야에서는 광추출 효율을 개선된 발광소자 구조가 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제 중 하나는 반도체 발광소자의 광추출 효율이 향상된 반도체 발광소자를 제공하는데 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는 기판, 및 상기 기판으로부터 돌출되며, 상기 기판과 동일한 물질로 이루어진 제1층과 상기 제1층 상에 기판과 다른 물질로 이루어진 제2층을 포함하는 볼록부들을 포함하고,, 상기 제2층의 높이는 상기 제1층의 높이보다 높을 수 있다.
일 예로, 상기 볼록부의 전체 높이에 대한 상기 제1층의 높이의 비율은 0.1 내지 0.4일 수 있다.
일 예로, 상기 제1층의 높이는 240nm 내지 380nm일 수 있다.
일 예로, 상기 제2층들은 상기 기판보다 굴절률이 작은 물질로 이루어질 수 있다.
일 예로, 상기 제2층들은 상기 기판보다 굴절률이 작은 복수의 물질로 이루어질 수 있다.
일 예로, 상기 제2층들의 굴절률은 1 내지 1.7일 수 있다.
일 예로, 상기 제2층은 SiOx, SiOxNy, 또는 MgF2로 이루어질 수 있다.
일 예로, 상기 제2층들은 반구 또는 원뿔 형상일 수 있다.
일 예로, 상기 제2층들은 규칙적인 격자 형태로 배열될 수 있다.
일 예로, 상기 제1층은 상기 제2층의 하부로부터 연장되며, 상기 제2층의 하면에 경사진 측면을 가질 수 있다.
일 예로, 상기 제1층은 상기 제2층의 하부로부터 연장되며, 상기 제2층의 하면에 수직한 측면을 가질 수 있다.
일 예로, 상기 볼록부 주위의 기판은 평탄한 표면을 가질 수 있다.
일 예로, 상기 볼록부 주위의 기판은 굴곡진 표면을 가질 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 기판, 상기 기판의 일면에 배치되며, 상기 기판과 다른 물질을 포함하는 복수의 제2층과 상기 복수의 제2층 주위의 제1층을 포함하는 볼록부, 및 상기 볼록부가 배치된 상기 기판의 일면 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 적층체를 포함하고, 상기 제1층의 높이는 240nm 내지 380nm일 수 있다.
일 예로, 상기 제2층의 높이는 상기 제1층의 높이보다 1.5배 내지 9배일 수 있다.
일 예로, 상기 기판은 사파이어 기판이고, 상기 발광 적층체는 III족 질화물 반도체로 이루어질 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 제1층과 상기 제1층 상에 배치된 제2층을 포함하는 볼록부들을 구비하는 사파이어 기판, 상기 사파이어 기판의 표면 상에 순차적으로 배치된 제1 도전형 질화물 반도체층, 활성층 및 제2 도전형 질화물 반도체층을 포함하는 발광 적층체, 상기 제1 도전형 질화물 반도체층에 연결되는 제1 전극 및 상기 제2 도전형 질화물 반도체층에 연결되는 제2 전극;을 포함하고, 상기 제2층은 상기 사파이어 기판보다 굴절률이 작은 물질로 이루어질 수 있다.
일 예로, 상기 볼록부의 전체 높이에 대한 상기 제1층의 높이의 비율은 0.1 내지 0.4일 수 있다.
일 예로, 상기 제1층의 높이는 240nm 내지 380nm일 수 있다.
일 예로, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되는 제1 전극 및 상기 제2 도전형 반도체층에 연결되는 제2 전극을 더 포함할 수 있다.
일 예로, 상기 제2 도전형 반도체층 상에 배치된 투명 전극층을 더 포함하고,
상기 제1 도전형 반도체층 상에 배치된 제1 전극 및 상기 투명 전극층 상에 배치된 제2 전극을 더 포함할 수 있다.
본 발명의 일 실시예는 기판과 반도체층의 계면에 이종 물질을 포함하는 볼록부를 구비함으로써 광 추출 효율이 향상된 반도체 발광소자를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 2a 및 2b는 본 발명의 일 실시예에 따른 볼록부의 단면도들이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 볼록부의 배열을 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 도면들이다.
도 7은 기판 상에 구비된 볼록부의 굴절률에 따른 반도체 발광소자의 출력 변화를 나타내는 그래프이다.
도 8은 기판 상에 구비된 볼록부의 높이에 대한 제1층의 높이 비율(h2/h3)에 따른 상대적인 광추출 효율을 나타내는 그래프이다.
도 9는 기판 상에 구비된 볼록부 중 제1층의 높이(h2)에 따른 void 개수를 나타내는 그래프이다.
도 10은 본 발명의 일 실시예에 대한 효과를 설명하기 위한 광학 현미경 이미지이다.
도 11 내지 도 12는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지의 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 백색 광원 모듈의 개략도이다.
도 14는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도 15는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지에 채용 가능한 양자점의 단면도이다.
도 16은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 백라이트 유닛의 사시도이다.
도 17은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 단면도이다.
도 18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 광원 배치를 나타낸 단면도이다.
도 19는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 단면도이다.
도 20은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 평판 조명 장치의 사시도이다.
도 21은 본 발명의 일 실시예에 따른 반도체 발광소자를 포함하는 벌브형 램프의 분해 사시도이다.
도 22는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 23은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 바(bar) 타입의 램프의 분해 사시도이다.
도 24는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 실내용 조명 제어 네트워크 시스템의 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 영역 또는 웨이퍼(기판) 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상술한 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상술한 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 구성 요소가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 하나 또는 복수 개를 조합하여 구성할 수도 있다.
이하에서 설명하는 반도체 발광소자는 다양한 구성을 가질 수 있고 여기서는 필요한 구성만을 예시적으로 제시하며, 본 발명 내용이 이에 한정되는 것은 아님을 밝혀둔다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다. 도 1을 참조하면, 본 실시예에 따른 반도체 발광소자(100A)는 기판(110), 볼록부(U), 발광 적층체(S)를 포함할 수 있다. 반도체 발광소자(100A)는 투명 전극층(160), 제1 전극(171) 및 제2 전극(175)을 포함할 수 있다.
기판(110)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 기판(110)의 일면에는 기판(110)으로부터 돌출되며, 기판(110)과 동일한 물질로 이루어진 제1층(R)과 제1층(R) 상에 기판(110)과 다른 물질로 이루어진 제2층(P)을 포함하는 볼록부들(U)이 구비될 수 있다.
상기 제1층(R)은 기판(110)의 일부가 제거되어 형성된 것일 수 있다. 제1층(R)은 제2층(P)를 형성하는 공정 중에 기판(110)에 잔존하는 식각 부산물(byproduct)를 제거하기 위해 형성될 수 있다. 기판(110)의 일면에 형성된 볼록부들(U)은 광추출 효율을 개선하면서 기판(110)으로부터 성장되는 반도체층의 품질을 향상시킬 수 있다.
볼록부들(U)에 대해서 도 2a 내지 도 3b를 참조하여 설명한다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 볼록부들의 단면도들이다. 도 2a 및 도 2b는 도 1에서의 A 영역에 대응되는 부분을 확대한 도면들이다.
도 2a를 참조하면, 볼록부(U)는 제1층(R)과 제1층(R) 상에 배치되는 제2층(P)으로 이루어질 수 있다. 기판(110)의 표면으로부터 볼록부(U)의 높이(h3)는 제1층(R)의 상면으로부터 제2층(P)의 상단까지의 높이(h1)(이하, 제2층(P)의 높이(h1)라 함)와 제1층(R)의 하면으로부터 기판(110)의 표면으로부터 제1층(R)의 상면까지의 높이(h2)(이하, 제1층(R)의 높이(h2)라 함)를 합한 것으로 정의될 수 있다. 제1층(R)의 높이(h2)는 기판(110)이 식각된 깊이로 이해될 수 있다.
제2층(P)의 높이(h1)는 제1층(R)의 높이(h2)보다 높을 수 있다. 볼록부(U)의 전체 높이(h3)에 대한 제1층(R)의 높이(h2)의 비율(h2/h3)은 0.1 내지 0.4일 수 있다. 바꾸어 말하면, 제2층(P)의 높이(h1)는 제1층(R)의 높이(h2)보다 1.5배 내지 9배일 수 있다. 제1층(R)의 높이(h2)는 240nm 내지 380nm 일 수 있다. 상기 수치 범위들에 대해서는 이후에 도 8 및 도 9를 참조하여 설명한다.
본 실시예에서, 제2층(P)은 기판(110)과 다른 굴절률을 가지는 하나의 물질로 이루어진 단일층 구조일 수 있다. 제2층(P)의 굴절률은 기판(110)의 굴절률에 비해 작을 수 있고, 1.0 내지 1.7일 수 있다. 예를 들어, 제2층(P)은 SiOx, SiOxNy, 또는 MgF2 등으로 이루어질 수 있다. 상기 수치 범위에 대해서는 이후 도 7을 참조하여 설명한다.
제2층(P)은 반구 또는 원뿔 형상을 가질 수 있다. 제1층(R)는 제2층(P)의 하부로부터 연장되며, 기판(110)의 표면에 대해 경사진 측면을 가질 수 있다. 이와 달리, 일 실시예에서, 제1층(R)는 제2층(P)의 하부로부터 연장되며, 기판(110)의 표면에 대해 수직한 측면을 가질 수 있다.
볼록부들(U) 주위의 기판(110)은 평탄한 표면을 가질 수 있다. 이와 달리, 일 실시예에서, 볼록부들(U) 주위의 기판(110)은 굴곡진 표면을 가질 수 있다.
도 2b를 참조하면, 일 실시예에서, 제2층(P)는 기판(110)과 다른 굴절률을 가지는 복수의 물질이 적층된 다중층 구조일 수 있다. 제2층(P)의 굴절률은 기판(110)의 굴절률에 비해 작을 수 있고, 1.0 내지 1.7일 수 있다. 본 실시예에서는 기판(110)과 다른 굴절률을 가지는 제1 물질부(P1)와 제1 물질부(P1)와 다른 굴절률을 가지는 제2 물질부(P2)로 이루어진 제2층(P')을 예시적으로 도시한 것이다.
도 3a 및 3b는 본 발명의 일 실시예에 따른 볼록부들의 배열을 나타내는 평면도이다.
도 3a를 참조하면, 볼록부들(U)이 사각형의 꼭지점에 배치되는 사각 격자 형태로 규칙적으로 반복적으로 배열될 수 있다. 이와 달리, 도 3b를 참조하면, 인접한 세 개의 볼록부들(U)이 정삼각형의 꼭지점에 배치되는 육각 격자 형태로 규칙적으로 반복적으로 배열될 수 있다. 도시된 배열에 한정되는 것은 아니며, 볼록부들(U)은 실시예에 따라 다양하게 변형된 형태로 배열될 수 있다.
다시 도 1을 참조하면, 발광 적층체(S)는 기판(110) 상에 순차적으로 배치된 제1 도전형 반도체층(152), 활성층(153) 및 제2 도전형 반도체층(154)을 포함할 수 있다. 제2 도전형 반도체층(154) 및 활성층(153)이 식각되어 노출된 제1 도전형 반도체층(152) 상에 투명 전극층(160) 및 제1 전극(171)이 형성될 수 있고, 제2 도전형 반도체층(154) 상에는 제2 전극(173)이 형성될 수 있다.
기판(110)과 제1 도전형 반도체층(152) 사이에 버퍼층이 구비될 수 있다. 상기 버퍼층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 상기 버퍼층은 500℃ 내지 600℃의 저온에서 형성되며, 의도적으로 도핑되지 않은 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
제1 도전형 반도체층(152)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 제2 도전형 반도체층(154)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 활성층(153)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 가지는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다.
도 1에 도시된 반도체 발광소자(100A)은 제1 도전형 반도체층(152) 상에 투명 전극층(160)을 더 포함할 수 있다. 본 실시예에서, 투명 전극층(160)은 선택적으로 채용될 수 있다. 투명 전극층(160)은 제1 도전형 반도체층(152)과 오믹 콘택을 실현하며 발광 적층체(S)로부터 발산되는 빛을 투과하는 것일 수 있다. 제1 도전형 반도체층(152)과 오믹 컨택을 실현할 수 있는 오믹 콘택 물질은, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 또한, 투명 전극층(160)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있으며, 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc Tin Oxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 투명 전극층(160)은 그래핀(graphene)을 포함할 수도 있다.
예를 들어, 제1 전극(250)은 Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 제2 전극(240)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 4에 도시된 반도체 발광소자(100B)은 플립칩 형태로 적용될 수 있으며, 기판(110), 볼록부(U) 및 발광 적층체(S)을 포함할 수 있다. 반도체 발광소자(110B)은 제1 전극(171) 및 제2 전극(175)을 포함할 수 있다.
본 실시예에서, 기판(110)은 주된 광추출면을 제공할 수 있다. 기판(201)은 광투과성을 가지는 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 광투과성 기판(201)은 절연성 기판 외에도 광투과성을 보장할 수 있는 도전성 또는 반도체 기판일 수 있다. 기판(110)의 일면에는 볼록부(U)가 형성될 수 있다. 볼록부(U)는 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 볼록부(U)는 도 1 내지 도 3b를 참조하여 상술한 볼록부(U)와 동일한 물질 및 구조로 형성될 수 있다.
발광 적층체(S)는 기판(110) 상에 순차적으로 배치된 제1 도전형 반도체층(152), 활성층(153) 및 제2 도전형 반도체층(154)을 포함할 수 있다. 기판(110)과 제1 도전형 반도체층(152) 사이에 버퍼층이 더 구비될 수 있다.
제1 전극(171)은 Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다.
제2 전극(175)은 반사성 전극 구조를 가질 수 있다. 제2 전극(175)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Sn 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 5를 참조하면, 본 실시예에 따른 반도체 발광소자(300)는, 광투과성 기판(301), 제1 도전형 반도체층(352), 활성층(353) 및 제2 도전형 반도체층(354)이 순차적으로 적층된 발광 적층체(S)를 포함할 수 있다. 또한, 반도체 발광소자(300)는, 제1 도전형 반도체층(352)에 연결되는 제1 전극(377), 제2 도전형 반도체층(354)에 연결되는 제2 전극(378)을 더 포함할 수 있다.
광투과성 기판(301)은 주된 광추출면을 제공할 수 있다. 광투과성 기판(301)은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 광투과성 기판(301)은 절연성 기판 외에도 광투과성을 보장할 수 있는 도전성 또는 반도체 기판일 수 있다. 광투과성 기판(301)에는 볼록부(U)가 형성될 수 있다. 볼록부(U)는 광추출효율을 개선함과 동시에 성장되는 발광 적층체(S)의 결정 품질을 향상시킬 수 있다. 볼록부(U)는 도 1 내지 도 3b를 참조하여 상술한 볼록부(U)와 동일한 물질 및 구조로 형성될 수 있다.
발광 적층체(S)는 III족 질화물 반도체로 이루어질 수 있다. 제1 도전형 반도체층(352)은 n형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 제1 도전형 반도체층(352)은 n형 GaN일 수 있다. 활성층(353)은 전자와 정공의 재결합에 의해 소정의 파장을 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multi-Quantum Well; MQW) 구조일 수 있다. 예를 들어, 활성층(353)은 GaN/InGaN 구조가 사용될 수 있다. 물론, 활성층(353)은 단일 양자우물(Single-Quantum Well; SQW) 구조일 수도 있다. 제2 도전형 반도체층(354)은 p형 AlxInyGa1 -x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 제2 도전형 반도체층(354)은 p형 GaN일 수 있다.
제2 도전형 반도체층(354)으로 오버플로우(overflow)되는 전자를 줄이기 위해서 활성층(353)과 제2 도전형 반도체층(304) 사이에 전자차단층이 구비될 수 있다. 상기 전자차단층은 활성층(303)의 마지막 양자장벽층보다 에너지 밴드갭이 클 수 있다. 예를 들어, 상기 전자차단층은 AlrGa1 - rN (0<r≤1)으로 이루어질 수 있다.
제1 전극(377)는 제2 도전형 반도체층(354) 및 활성층(353)을 관통하여 제1 도전형 반도체층(352)에 연결되고, 제2 도전형 반도체층(354) 및 활성층(353)을 관통하여 제1 도전형 반도체층(352)의 일부를 노출시키는 적어도 하나의 홀을 통해 제공되는 적어도 하나의 제1 컨택 영역을 가질 수 있다. 상기 제1 컨택 영역은 제1 도전형 반도체층(352)와 제1 컨택 전극(371)이 맞닿는 영역을 의미한다. 제1 전극(377)은 상기 제1 컨택 영역에 배치된 제1 컨택 전극(371)과 제1 컨택 전극(371)에 연결되는 제1 패드 전극(375)을 포함할 수 있다. 제1 도전형 반도체층(352)과의 컨택 저항을 낮추고, 발광소자의 전류 분산을 위해 여러 개의 제1 컨택 전극(371)이 배치될 수 있다. 제1 컨택 전극(371)의 개수는 도시된 것에 한정되지 않는다. 제2 전극(378)은 제2 도전형 반도체층(354)의 제2 컨택 영역에 배치된 제2 컨택 전극(373) 및 제2 컨택 전극(373)에 연결되는 제2 패드 전극(376)를 포함할 수 있다. 상기 제2 컨택 영역은 제2 도전형 반도체층(304)와 제2 컨택 전극(373)가 맞닿는 영역을 의미한다. 제2 컨택 전극(373)은 연결된 하나의 도전층으로 형성될 수 있다.
제1 컨택 전극(371)은 제1 도전형 반도체층(352)과 오믹컨택을 형성하는 물질을 포함할 수 있다. 제1 컨택 전극(371)은 이에 한정되지 않으나, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 예를 들어, 제1 컨택 전극(371)은 Cr/Au 또는 Cr/Au/Pt을 포함할 수 있다. 필요에 따라, 제1 컨택 전극(371) 상에 배리어층이 추가로 형성될 수 있다. 제2 컨택 전극(373)은 제2 도전형 반도체층(354)과 오믹컨택을 형성하는 물질을 포함할 수 있다. 예를 들어, 제2 컨택 전극(373)은 Ag 또는 Ag/Ni을 포함할 수 있다. 필요에 따라, 제2 컨택 전극(373) 상에 배리어층이 추가로 형성될 수 있다. 상기 배리어층은 Ni, Al, Cu, Cr, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 제1 및 제2 패드 전극(375, 376)는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 다층 구조로 형성될 수 있다.
제1 전극(377)과 제2 전극(378)은 패시베이션층(306)에 의해 전기적으로 분리될 수 있다. 패시베이션층(346)은 SiOx, SiNx 또는 SiOxNy로 이루어질 수 있다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 나타내기 위한 도면이다.
우선, 도 6a에 도시된 바와 같이, 기판(110) 상에 기판(110)과 다른 물질로 이루어진 물질층(130)을 형성할 수 있다. 기판(110)은, 앞서 설명한 바와 같이, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 기판(110) 상에 형성된 물질층(130)은 기판(110)과 다른 굴절률을 가지는 물질로 이루어질 수 있다. 물질층(130)은 기판(110)보다 작은 굴절률을 가지는 물질로 이루어질 수 있다. 본 실시예에서, 기판(110)은 사파이어 기판일 수 있고, 물질층(130)은 1.0~1.7 범위의 굴절률을 가지는 물질로 이루어질 수 있다. 예를 들어, 물질층(130)은 SiOx, SiOxNy, 또는 MgF2와 같은 물질을 포함할 수 있다. 물질층(130)은 하나의 물질로 이루어질 수 있고, 복수의 물질이 적층된 다중층 구조일 수 있다.
다음으로, 도 6b에 도시된 바와 같이, 물질층(130) 상에 포토레지스트 패턴(140)을 형성할 수 있다.
포토레지스트막을 물질층(130) 상에 도포한 후, 노광 및 현상 등의 공정을 수행하여 포토레지스트 패턴(140)을 형성한다. 포토레지스트 패턴(140)을 형성하기 위해, 소정의 온도에서 리플로우(reflow) 공정이 추가적으로 수행될 수 있다.
다음으로, 도 6c에 도시된 바와 같이, 포토레지스트 패턴(140)을 형성한 후, 포토레지스트 패턴(140)을 식각 마스크로 이용하여 물질층(130)을 건식 식각함으로써, 포토레지스트 패턴(140)과 대응하는 영역에 볼록한 형태의 제2층(P)을 먼저 형성할 수 있다. 제2층(P)은 반구 형상을 가지는 것으로 도시되어 있으나, 이에 한정되지 않는다. 일 실시예에서 제2층(P)은 원뿔 형상을 가지도록 형성될 수 있다. 물질층(130)의 식각 공정은 CF4, SF6 등의 플루오린(Fluorine) 계열, Cl2, BCl3 등의 염소(Chlorine) 계열, 아르곤(Ar), 질소(N2) 등의 식각 가스를 이용할 수 있으나, 이에 제한되는 것은 아니고, 공지된 다양한 식각 가스가 적용될 수 있다.
기판(110)과 다른 물질로 이루어진 물질층(130)을 건식 식각하는 동안에 물질층(130)의 식각 부산물(byproduct)이 기판(110)에 침투하거나 기판(110)과 안정한 결합을 할 수 있다. 이와 같은 식각 부산물은 세정 공정을 통해 제거되지 않을 수 있고, 기판(110)으로부터 반도체층을 성장시킬 때, 핵생성을 방해할 수 있다. 따라서 기판(110)으로부터 상기 식각 부산물을 제거하는 것이 필요하다.
이어서, 제2층(P) 주위에 기판(110)의 일부를 식각하여 제1층(R)을 형성할 수 있다. 이로써, 기판(110)과 동일한 물질로 이루어진 제1층(R)과 제1층(R) 상에 기판(110)과 다른 물질로 이루어진 제2층(P)을 포함하는 볼록부(U)가 형성될 수 있다. 제1층(R)은 제2층(P)의 하부로부터 연장되며, 제2층(R)의 하면에 대해 경사진 측면을 가지도록 형성될 수 있다. 이와 달리, 일 실시예에서 제1층(R)는 제2층(P)의 하부로부터 연장되며, 제2층(P)의 하면에 수직한 측면을 가지도록 형성될 수 있다. 볼록부(U) 주위의 기판(110)은 평탄한 표면을 가지도록 형성될 수 있다. 이와 달리, 일 실시예에서 볼록부(U) 주위의 기판(110)은 굴곡진 표면을 가지도록 형성될 수 있다. 기판(110)의 일부를 식각하여 제1층(R)를 형성하기 위해, 아르곤(Ar) 등의 식각 가스가 적용될 수 있으며, 이때, 아르곤(Ar) 가스에 Cl2, BCl3 등의 염소(Chlorine) 계열 식각 가스가 혼합될 수 있다.
제2층(P) 및 제1층(R)을 형성하는 식각 공정은 연속하여 이루어질 수 있으며, 동일한 식각 가스를 이용한 건식 식각 공정이 적용됨으로써 공정을 단순화 할 수 있다.
다음으로, 도 6d를 참조하면, 볼록부(U)가 형성된 기판(10) 상에 제1 도전형 반도체층(152)을 성장시킬 수 있다. 제1 도전형 반도체층(152)은 기판(110)의 제1층(R)로부터 핵생성 및 성장될 수 있다. 이어서, 에패택셜 측면 과성장(Epitaxial Lateral Overgrowth; ELO) 공정을 통해 분리되어 있는 제1 도전형 반도체층(152)는 측면으로 성장하여 하나의 층으로 형성될 수 있다.
이 때, 제1 도전형 반도체층(152)은 측면으로 성장하게 되므로, 기판(110)과 제1 도전형 반도체층(152) 사이의 격자 상수 차이로 인하여 발생한 전위 결함들(dislocation)이 상부로 전파되지 않고, 상기 전위 결함들은 제1 도전형 반도체층(152)의 측면 성장에 수반하여 측면으로 굴곡된다. 따라서, 성장된 제1 도전형 반도체층(152) 내에서 전위 밀도가 매우 낮아지며, 고품질의 질화물 반도체 발광소자를 제조할 수 있다.
도 6e을 참조하면, 측면 성장된 제1 도전형 반도체층(152) 상에 순차적으로 형성된 활성층(153) 및 제2 도전형 반도체층(154)을 적층하여 발광 적층체(S)를 형성할 수 있다.
이후, 제1 도전형 반도체층(152)에 연결되는 제1 전극 및 제2 도전형 반도체층(154)에 연결되는 제2 전극을 형성하는 공정이 수행될 수 있다.
도 7은 볼록부의 굴절률에 따른 반도체 발광소자의 출력 변화를 나타내는 그래프이다. 도 7은 사파이어 기판과 다른 굴절률을 가지는 볼록부를 기판 상에 형성한 경우에 대해 볼록부의 굴절률을 변화시키면서 반도체 발광소자의 출력값을 시뮬레이션한 결과이다.
도 7을 참조하면, 상기 볼록부의 굴절률을 사파이어 기판의 굴절률인 1.78보다 작은 값으로 하는 경우에 출력값이 증가하였고, 상기 볼록부의 굴절률이 1.78인 경우(사파이어 자체가 패턴되어 볼록부가 형성된 경우)에 비해 상기 볼록부의 굴절률이 약 1.16인 경우에 최대 10% 향상됨을 확인할 수 있다. 따라서, 상기 볼록부의 굴절률은 1 내지 1.7인 것이 적절하다.
도 8은 볼록부의 전체 높이(h3)에 대한 제1층의 높이(h2)의 비율(h2/h3)에 따른 상대적인 광추출 효율을 나타내는 그래프이다. 도 8은 사파이어 기판 상에 SiO2로 이루어진 제2층 및 사파이어 기판과 동일한 물질로 이루어진 제1층을 포함하는 볼록부를 구비하는 반도체 발광소자에 대해 h2/h3 비율에 따라 광추출 효율을 시뮬레이션한 결과이다.
도 8을 참조하면, 볼록부가 사파이어 기판과 다른 SiO2로 이루어진 제2층만으로 형성된 경우, 즉 h2/h3 값이 0인 경우에 상대적인 광추출 효율이 가장 높고, 볼록부가 사파이어 기판과 동일한 물질로 이루어진 제1층만으로 형성된 경우, 즉 h2/h3 값이 1인 경우에 상대적인 광추출 효율이 가장 낮다. 즉, 볼록부에서 기판과 굴절률이 다른 이종 물질이 차지하는 비율이 높을수록 상대적인 광추출 효율이 높아진다. 그러나, 상술한 바와 같이, 사파이어 기판을 식각하지 않으면 이종 물질로 이루어진 제2층을 형성하기 위한 식각 공정을 거치면서 기판에 식각 부산물이 잔존하게 되고, 이러한 식각 부산물들은 기판으로부터 반도체층이 성장하는 것을 방해한다. 그러므로, 제2층을 형성한 후, 기판에 잔존하는 식각 부산물들을 제거하기 위해, h2/h3 값이 약 0.1 되도록 사파이어 기판을 식각하여 제1층을 형성하는 것이 바람직하다. 한편, 그래프 상에서 h2/h3 값이 약 0.4를 넘어가면 상대적인 광추출 효율이 급격히 감소하는 영역에 해당하기 때문에, h2/h3 값은 0.4이하로 유지하는 것이 바람직하다. 따라서, 볼록부의 전체 높이(h3)에 대한 제1층의 높이(h2)의 비율(h2/h3)은 0.1 내지 0.4인 것이 적절하다.
도 9는 볼록부 중 제1층의 높이(h2) 즉, 기판의 식각 깊이에 따른 void 개수를 나타내는 그래프이다. 도 9는 SiO2로 이루어진 제2층의 두께는 동일하게 하고, 제1층의 높이(h2)를 서로 다르게 형성한 사파이어 기판 상에 발광 적층체를 성장한 후, void 개수를 확인한 것이다.
도 9에 도시된 바와 같이, 제1층의 높이(h2)가 각각 190nm, 240nm, 380nm, 580nm인 경우에 대해 각각 void 개수를 확인하였다. 제1층의 높이(h2)가 190nm인 경우는 void 개수가 약 11,000개/mm2이고, 제1층의 높이(h2)가 240nm인 경우는 void 개수가 급격히 감소하여 약 2,000개/mm2이었다. 이 정도 수준의 void는 반도체 발광소자가 제품화될 수 있는 수준으로 충분하다. 제1층의 높이(h2)가 380nm 이상인 경우는 void가 확인되지 않았다. 따라서, 기판의 식각 깊이 즉, 제1층의 높이(h2)는 240nm 내지 380nm 인 것이 적절하다.
도 10은 본 발명의 일 실시예에 따른 효과를 설명하기 위한 광학 현미경 이미지들이다. 도 10의 (a)는 비교예로서, SiO2로 이루어진 단일층 구조의 볼록부를 구비한 사파이어 기판 상에 GaN 반도체층을 성장시킨 것이다. 한편, 도 10의 (b)는 본 발명의 일 실시예로서, SiO2로 이루어진 제2층과 사파이어 기판과 동일한 물질로 이루어진 제1층으로 이루어진 이중층 구조의 볼록부를 구비한 사파이어 기판 상에 GaN 반도체층을 성장시킨 것이다.
도 10을 참조하면, (a)의 경우는 GaN 반도체층이 기판 전체에서 균일하게 성장하지 못하고 부분적으로 3D 형태로 성장된 것을 확인할 수 있다. 반면, (b)의 경우는 GaN 반도체층이 기판 전체에서 균일하게 성장하여 매끈한 표면을 가지는 2D 형태의 박막으로 성장된 것을 확인할 수 있다.
도 11은 본 발명의 일 실시예에 따른 반도체 발광소자를 적용한 반도체 발광소자 패키지의 단면도이다.
도 11에 도시된 반도체 발광소자 패키지는 예시적으로 도 1에 도시된 반도체 발광소자(100A)가 실장된 경우를 나타낸 것이다.
도 11을 참조하면, 반도체 발광소자(100A)는 리드 프레임(270)에 실장되어, 각 전극이 리드 프레임(270)에 와이어(W)에 의해 각각 전기적으로 연결될 수 있다. 필요에 따라, 반도체 발광소자(100A)는 리드 프레임(270)이 아닌 다른 영역, 예를 들어, 패키지 본체(260)에 실장될 수 있다. 또한, 패키지 본체(260)는 빛의 반사 효율이 향상되도록 컵 형상의 홈부를 가질 수 있으며, 이러한 홈부에는 반도체 발광소자(100A) 및 와이어(W)를 봉지하도록 광투과성 물질로 이루어진 봉지체(265)가 형성될 수 있다. 봉지체(265)에는 형광체 및/또는 양자점와 같은 파장변화물질이 함유될 수 있다. 상기 파장변환물질에 대한 상세한 설명은 후술하기로 한다.
도 12는 본 발명의 일 실시예에 따른 반도체 발광소자를 플립칩 형태로 적용한 반도체 발광소자 패키지를 도시한 단면도이다.
도 12에 도시된 반도체 발광소자 패키지는 예시적으로 도 4에 도시된 반도체 발광소자(300)가 실장된 경우를 나타낸 것이다.
도 12를 참조하면, 회로 기판(331)은 제1 및 제2 배선 전극(335a, 335b)을 가진다. 제1 및 제2 배선 전극(335a, 335b)은 각각 회로 기판(331)의 상면에 배치된 제1 및 제2 상부 전극(332a, 332b)과, 회로 기판(331)의 하면에 배치된 제1 및 제2 하부 전극(334a, 334b)과, 제1 상부 전극(332a)과 제1 하부 전극(333a)을 연결하는 제1 관통 전극(333a) 및 제2 상부 전극(332b)과 제2 하부 전극(333b)을 연결하는 제2 관통 전극(333b)을 포함한다. 본 실시예에 채용된 회로 기판(331)은 예시일 뿐이며, 다양한 형태로 응용될 수 있다. 예를 들어, 회로 기판(331)은 MCPCB, MPCB, FPCB과 같은 PCB 기판이나 AlN, Al2O3 등의 세라믹 기판으로 제공될 수 있으며, 리드 프레임이 고정된 형태의 기판으로 제공될 수도 있다.
반도체 발광소자(300)는 제1 및 제2 패드 전극(375, 376)가 회로기판(331)을 향하도록 회로 기판(331) 상에 실장될 수 있다. 제1 및 제2 패드 전극(375, 376)은 상부에 접합층, 예컨대, 공융 금속층을 포함할 수 있으며, 이를 이용하여 제1 및 제2 상부 전극(332a, 332b)에 접합될 수 있다. 이와 달리, 제1 및 제2 패드 전극 (315, 316)과 제1 및 제2 상부 전극(332a, 332b) 사이에 추가적인 접합층, 예를 들어, 공융 금속층 또는 도전성 에폭시를 이용하여 접합을 구현할 수도 있다.
도 12에 도시된 바와 같이, 반도체 발광소자(300)의 표면에는 활성층(353)으로부터 방출된 빛의 파장을 다른 파장으로 변환하는 파장변환부(365)가 배치할 수 있다. 본 실시예에 채용된 파장변환부(365)는 형광체나 양자점과 같은 파장변환물질을 함유한 수지층일 수 있다. 파장변환물질에 대한 상세한 설명은 후술하기로 한다.
도 13은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 백색 광원 모듈의 개략도이다.
도 13을 참조하면, 광원모듈은 각각 회로 기판 상에 탑재된 복수의 발광소자 패키지를 포함할 수 있다. 하나의 광원 모듈에 탑재된 복수의 발광소자 패키지는 동일한 파장의 빛을 발생시키는 동종(同種)의 패키지로도 구성될 수 있으나, 본 실시예와 같이, 서로 상이한 파장의 빛을 발생시키는 이종(異種)의 패키지로 구성될 수도 있다.
도 13의 (a)를 참조하면, 백색 광원 모듈은 색온도 4,000 K 인 백색 발광소자 패키지, 색온도 3,000 K인 백색 발광소자 패키지 및 적색 발광소자 패키지를 조합하여 구성될 수 있다. 상기 백색 광원 모듈은 색온도 3,000 K ~ 4,000 K 범위로 조절 가능하고 연색성 Ra도 105 ~ 100 범위인 백색광을 제공할 수 있다.
도 13의 (b)를 참조하면, 백색 광원 모듈은, 백색 발광소자 패키지만으로 구성되되, 일부 패키지는 다른 색온도의 백색광을 가질 수 있다. 예를 들어, 색온도 2,700 K인 백색 발광소자 패키지와 색온도 5,000 K인 백색 발광소자 패키지를 조합하여 색온도 2,700 K ~ 5,000 K 범위로 조절 가능하고 연색성 Ra가 85 ~ 99인 백색광을 제공할 수 있다.
여기서, 각 색온도의 발광소자 패키지의 개수는 주로 기본 색온도 설정 값에 따라 개수를 달리할 수 있다. 예를 들어, 기본 설정 값이 색온도 4,000 K 부근의 조명장치라면 4,000 K인 발광소자 패키지의 개수가 색온도 3,000 K인 발광소자 패키지의 개수 또는 적색 발광소자 패키지의 개수보다 많도록 할 수 있다.
이와 같이, 이종의 발광소자 패키지는 청색 발광소자에 황색, 녹색, 적색 또는 오렌지색의 형광체를 조합하여 백색광을 발하는 발광소자와 보라색, 청색, 녹색, 적색 또는 적외선 발광소자 중 적어도 하나를 포함하도록 구성하여 백색광의 색온도 및 연색성(color rendering index, CRI)을 조절하도록 할 수 있다.
상술된 백색 광원 모듈은 벌브형 조명장치(도 21 또는 도 22 참조)의 광원모듈(4240)로 사용될 수 있다.
단일 발광소자 패키지에서는, 발광소자인 LED 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광소자 패키지는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광소자 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨 등(sodium lamp)에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1,500 K에서 20,000 K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
도 14는 본 발명의 일 실시예에 따른 반도체 발광소자 또는 발광소자 패키지에 채용 가능한 파장 변환 물질을 설명하기 위한 CIE 좌표계이다.
도 14에 도시된 CIE 1931 좌표계를 참조하면, 청색 발광소자에 황색, 녹색 및 적색 형광체를 조합하거나 청색 발광소자에 녹색 발광소자 및 적색 발광소자의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 1,500 K ~ 20,000 K사이에 해당한다. 도 14에서 상기 흑체 복사 스펙트럼 하부에 있는 점E(0.3333, 0.3333) 부근의 백색광은 상대적으로 황색계열 성분의 광이 약해진 상태로 사람이 육안으로 느끼기에는 보다 선명한 느낌 또는 신선한 느낌을 가질 수 있는 영역의 조명 광원으로 사용 될 수 있다. 따라서 상기 흑체 복사 스펙트럼 하부에 있는 점E(0.3333, 0.3333) 부근의 백색광을 이용한 조명 제품은 식료품, 의류 등을 판매하는 상가용 조명으로 효과가 좋다.
반도체 발광소자로부터 방출되는 광의 파장을 변환하기 위한 물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
불화물(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 불화물계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 불화물계 적색 형광체의 경우 기타 형광체와 달리 40 nm 이하의 협반치폭(narrow FWHM)을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표 1은 청색 LED 칩(440 ~ 460nm) 또는 UV LED 칩(380 ~ 440nm)을 사용한 백색 발광소자의 응용분야별 형광체 종류이다.
용도 형광체
LED TV BLU β-SiAlON:Eu2 +, (Ca, Sr)AlSiN3:Eu2 +, La3Si6N11:Ce3 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4-x(EuzM1-z)xSi12-yAlyO3+x+yN18-x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
조명 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4+, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
Side View
(Mobile, Note PC)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, (Sr, Ba, Ca, Mg)2SiO4:Eu2 +, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +, K3SiF7:Mn4 +
전장
(Head Lamp, etc.)		 Lu3Al5O12:Ce3 +, Ca-α-SiAlON:Eu2 +, La3Si6N11:Ce3 +, (Ca, Sr)AlSiN3:Eu2 +, Y3Al5O12:Ce3+, K2SiF6:Mn4 +, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y(0.5≤x≤3, 0<z<0.3, 0<y≤4), K2TiF6:Mn4 +, NaYF4:Mn4+, NaGdF4:Mn4 +, K3SiF7:Mn4 +
또한, 파장변환부는 형광체를 대체하거나 형광체와 혼합하여 양자점(quantum dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도 15는 본 발명의 일 실시예에 따른 반도체 발광소자 또는 발광소자 패키지에 채용 가능한 양자점의 단면도이다.
도 15를 참조하면, 양자점(QD)은 II-VI족 또는 III-V족 화합물반도체로 이루어진 코어(core)-쉘(shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다. 예를 들어, 상기 코어 직경은 1 ~ 30 nm, 나아가 3 ~ 10 nm일 수 있다, 상기 쉘 두께는 0.1 ~ 20 nm, 나아가 0.5 ~ 2 nm일 수 있다.
상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35 nm)을 구현할 수 있다.
상기 파장 변환 물질은 봉지재에 함유된 형태로 구현될 수 있으나, 이와 달리, 필름 형상으로 미리 제조되어 LED 칩 또는 도광판과 같은 광학 구조의 표면에 부착해서 사용할 수도 있으며, 이 경우에, 상기 파장 변환 물질은 균일한 두께의 구조로 원하는 영역에 용이하게 적용할 수 있다.
도 16은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 백라이트 유닛의 사시도이다.
도 16을 참조하면, 백라이트 유닛(2000)은 도광판(2040) 및 도광판(2040) 양측면에 제공되는 광원모듈(2010)을 포함할 수 있다. 또한, 백라이트 유닛(2000)은 도광판(2040)의 하부에 배치되는 반사판(2020)을 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2000)은 에지형 백라이트 유닛일 수 있다.
실시예에 따라, 광원모듈(2010)은 도광판(2040)의 일 측면에만 제공되거나, 다른 측면에 추가적으로 제공될 수도 있다. 광원모듈(2010)은 인쇄회로기판(2001) 및 인쇄회로기판(2001) 상면에 실장된 복수의 광원(2005)을 포함할 수 있다. 여기서, 광원(2005)는 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
도 17은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 단면도이다.
도 17을 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다. 여기서, 광원(2105)는 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
도 18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 광원 배치를 나타낸 평면도이다.
도 18을 참조하면, 본 실시 형태에 따른 직하형 백라이트 유닛(2200)은 기판(2201)상에 배열된 복수의 광원(2205)을 갖추어 구성된다. 여기서, 광원(2205)는 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
상기 광원(2205)들의 배열 구조는 행과 열로 배열된 매트릭스 구조로서 각각의 행과 열은 지그재그 형태를 가진다. 이는, 복수의 광원(2205)이 일직선상에 행과 열로 배열된 제1 매트릭스의 내부에 동일한 형태의 제2 매트릭스가 배치된 구조로서 상기 제1 매트릭스에 포함된 인접한 4개의 광원(2205)이 이루는 사각형의 내부에 상기 제2 매트릭스의 각 광원(2205)이 위치하는 것으로 이해될 수 있다.
다만, 상기 직하형 백라이트 유닛에 있어서 휘도의 균일성 및 광효율을 보다 향상시키기 위해 필요에 따라서는, 상기 제1 및 제2 매트릭스는 그 배치 구조 및 간격을 서로 다르게 할 수도 있다. 또한, 이러한 복수의 광원 배치 방법 외에, 휘도 균일도를 확보할 수 있도록 인접한 광원간의 거리(S1, S2)를 최적화할 수 있다.
이와 같이, 광원(2205)들로 구성된 행과 열을 일직선상에 배치하지 않고, 지그재그로 배치함에 따라, 동일한 발광 면적에 대하여 약 15% ~ 25% 정도 광원(2205)의 수를 줄일 수 있는 장점이 있다.
도 19는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 직하형 백라이트 유닛의 단면도이다.
도 19를 참조하면, 백라이트 유닛(2400)은 회로기판(2401) 상에 광원(2405)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(2406)를 구비한다. 광원(2405)은 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
본 실시예에 채용된 회로기판(2401)은 메인 영역에 해당되는 제1 평면부(2401a)와 그 주위에 배치되어 적어도 일부가 꺾인 경사부(2401b)와, 상기 경사부(2401b)의 외측인 회로 기판(2401)의 모서리에 배치된 제2 평면부(2401c)를 가질 수 있다. 상기 제1 평면부(2401a) 상에는 제1 간격(d1)에 따라 광원(2405)이 배열되며, 상기 경사부(2401b) 상에도 제2 간격(d2)으로 하나 이상의 광원(2405)이 배열될 수 있다. 상기 제1 간격(d1)은 상기 제2 간격(d2)과 동일할 수 있다. 상기 경사부(2401b)의 폭(또는 단면에서는 길이)는 제1 평면부(2401a)의 폭보다 작으며 제2 평면부(2401c)의 폭에 비해서는 길게 형성될 수 있다. 또한, 제2 평면부(2401c)에도 필요에 따라 적어도 하나의 광원(2405)이 배열될 수 있다.
상기 경사부(2401b)의 기울기는 제1 평면부(2401a)를 기준으로 0°보다는 크며 90°보다는 작은 범위 안에서 적절하게 조절할 수 있다. 회로기판(2401)은 이러한 구조를 취함으로써 광학 시트(2406)의 가장자리 부근에서도 균일한 밝기를 유지할 수 있다.
도 20은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 평판 조명 장치의 사시도이다.
도 20을 참조하면, 평판 조명 장치(4100)는 광원모듈(4110), 전원공급장치(4120) 및 하우징(4030)을 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4110)은 발광소자 어레이를 광원으로 포함할 수 있고, 전원공급장치(4120)는 발광소자 구동부를 포함할 수 있다.
광원모듈(4110)은 발광소자 어레이를 포함할 수 있고, 전체적으로 평면 현상을 이루도록 형성될 수 있다. 발광소자 어레이는 발광소자 및 발광소자의 구동정보를 저장하는 컨트롤러를 포함할 수 있다. 상기 발광소자는 본 발명의 실시예들에 따른 반도체 발광소자일 수 있다.
전원공급장치(4120)는 광원모듈(4110)에 전원을 공급하도록 구성될 수 있다. 하우징(4130)은 광원모듈(4110) 및 전원공급장치(4120)가 내부에 수용되도록 수용 공간이 형성될 수 있고, 일측면에 개방된 육면체 형상으로 형성되나 이에 한정되는 것은 아니다. 광원모듈(4110)은 하우징(4130)의 개방된 일측면으로 빛을 발광하도록 배치될 수 있다.
도 21은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 램프의 분해 사시도이다.
도 21을 참조하면, 조명 장치(4200)는 소켓(4210), 전원부(4220), 방열부(4230), 광원모듈(4240) 및 광학부(4250)를 포함할 수 있다. 본 발명의 예시적 실시예에 따라, 광원모듈(4240)은 발광소자 어레이를 포함할 수 있고, 전원부(4220)는 발광소자 구동부를 포함할 수 있다.
소켓(4210)은 기존의 조명 장치와 대체 가능하도록 구성될 수 있다. 조명 장치(4200)에 공급되는 전력은 소켓(4210)을 통해서 인가될 수 있다. 도시된 바와 같이, 전원부(4220)는 제1 전원부(4221) 및 제2 전원부(4222)로 분리되어 조립될 수 있다. 방열부(4230)는 내부 방열부(4231) 및 외부 방열부(4232)를 포함할 수 있고, 내부 방열부(4231)는 광원모듈(4240) 및/또는 전원부(4220)와 직접 연결될 수 있고, 이를 통해 외부 방열부(4232)로 열이 전달되게 할 수 있다. 광학부(4250)는 내부 광학부(미도시) 및 외부 광학부(미도시)를 포함할 수 있고, 광원모듈(4240)이 방출하는 빛을 고르게 분산시키도록 구성될 수 있다.
광원모듈(4240)은 전원부(4220)로부터 전력을 공급받아 광학부(4250)로 빛을 방출할 수 있다. 광원모듈(4240)은 하나 이상의 발광소자(4241), 회로기판(4242) 및 컨트롤러(4243)를 포함할 수 있고, 컨트롤러(4243)는 발광소자(4241)들의 구동 정보를 저장할 수 있다. 발광소자(4241)는 본 발명의 실시예들에 따른 반도체 발광소자일 수 있다.
도 22는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지 및 통신 모듈을 포함하는 램프의 분해 사시도이다.
도 22를 참조하면, 본 실시예에 따른 조명 장치(4300)에서 상기 도 19에서 개시하는 조명 장치(4200)와의 차이점은 광원 모듈(4240)의 상부에 반사판(4310)이 포함되어 있으며, 반사판(4310)은 광원으로부터의 빛을 측면 및 후방으로 고르게 퍼지게 하여 눈부심을 줄일 수 있다.
반사판(4310)의 상부에는 통신 모듈(4320)이 장착될 수 있으며 상기 통신 모듈(4320)을 통하여 홈-네트워크(home-network) 통신을 구현할 수 있다. 예를 들어, 상기 통신 모듈(4320)은 지그비(Zigbee), 와이파이(WiFi) 또는 라이파이(LiFi)를 이용한 무선 통신 모듈일 수 있으며, 스마트폰 또는 무선 컨트롤러를 통하여 조명 장치의 온(on)/오프(off), 밝기 조절 등과 같은 가정 내외에 설치되어 있는 조명을 컨트롤 할 수 있다. 또한 상기 가정 내외에 설치되어 있는 조명 장치의 가시광 파장을 이용한 라이파이 통신 모듈을 이용하여 TV, 냉장고, 에어컨, 도어락, 자동차 등 가정 내외에 있는 전자 제품 및 자동차 시스템의 컨트롤을 할 수 있다.
상기 반사판(4310)과 통신 모듈(4320)은 커버부(4330)에 의해 커버될 수 있다.
도 23은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 바(bar) 타입의 램프의 분해 사시도이다.
도 23을 참조하면, 조명 장치(4400)는 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다. 광원(4452)은 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 가지는이다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
도 24는 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 포함하는 실내용 조명 제어 네트워크 시스템의 개략도이다.
도 24를 참조하면, 본 실시예에 따른 네트워크 시스템(5000)은 LED 등의 발광소자를 이용하는 조명 기술과 사물인터넷(IoT) 기술, 무선 통신 기술 등이 융합된 복합적인 스마트 조명-네트워크 시스템일 수 있다. 네트워크 시스템(5000)은, 다양한 조명 장치 및 유무선 통신 장치를 이용하여 구현될 수 있으며, 센서, 컨트롤러, 통신수단, 네트워크 제어 및 유지 관리 등을 위한 소프트웨어 등에 의해 구현될 수 있다.
네트워크 시스템(5000)은 가정이나 사무실 같이 건물 내에 정의되는 폐쇄적인 공간은 물론, 공원, 거리 등과 같이 개방된 공간 등에도 적용될 수 있다. 네트워크 시스템(5000)은, 다양한 정보를 수집/가공하여 사용자에게 제공할 수 있도록, 사물인터넷 환경에 기초하여 구현될 수 있다. 이때, 네트워크 시스템(5000)에 포함되는 LED 램프(5200)는, 주변 환경에 대한 정보를 게이트웨이(5100)로부터 수신하여 LED 램프(5200) 자체의 조명을 제어하는 것은 물론, LED 램프(5200)의 가시광 통신 등의 기능에 기초하여 사물인터넷 환경에 포함되는 다른 장치들(5300~5800)의 동작 상태 확인 및 제어 등과 같은 역할을 수행할 수도 있다.
도 24를 참조하면, 네트워크 시스템(5000)은, 서로 다른 통신 프로토콜에 따라 송수신되는 데이터를 처리하기 위한 게이트웨이(5100), 게이트웨이(5100)와 통신 가능하도록 연결되며 LED 발광소자를 포함하는 LED 램프(5200), 및 다양한 무선 통신 방식에 따라 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)를 포함할 수 있다. 사물인터넷 환경에 기초하여 네트워크 시스템(5000)을 구현하기 위해, LED 램프(5200)를 비롯한 각 장치(5300~5800)들은 적어도 하나의 통신 모듈을 포함할 수 있다. 일 실시예로, LED 램프(5200)는 WiFi, 지그비(Zigbee), LiFi 등의 무선 통신 프로토콜에 의해 게이트웨이(5100)와 통신 가능하도록 연결될 수 있으며, 이를 위해 적어도 하나의 램프용 통신 모듈(5210)을 가질 수 있다. LED 램프(5200)은 본 발명의 실시예들에 따른 반도체 발광소자를 포함할 수 있다.
앞서 설명한 바와 같이, 네트워크 시스템(5000)은 가정이나 사무실 같이 폐쇄적인 공간은 물론 거리나 공원 같은 개방적인 공간에도 적용될 수 있다. 네트워크 시스템(5000)이 가정에 적용되는 경우, 네트워크 시스템(5000)에 포함되며 사물인터넷 기술에 기초하여 게이트웨이(5100)와 통신 가능하도록 연결되는 복수의 장치(5300~5800)는 텔레비젼(5310)이나 냉장고(5320)과 같은 가전 제품(5300), 디지털 도어록(5400), 차고 도어록(5500), 벽 등에 설치되는 조명용 스위치(5600), 무선 통신망 중계를 위한 라우터(5700) 및 스마트폰, 태블릿, 랩톱 컴퓨터 등의 모바일 기기(5800) 등을 포함할 수 있다.
네트워크 시스템(5000)에서, LED 램프(5200)는 가정 내에 설치된 무선 통신 네트워크(Zigbee, WiFi, LiFi 등)를 이용하여 다양한 장치(5300~5800)의 동작 상태를 확인하거나, 주위 환경/상황에 따라 LED 램프(5200) 자체의 조도를 자동으로 조절할 수 있다. 또한 LED 램프(5200)에서 방출되는 가시광선을 이용한 LiFi 통신을 이용하여 네트워크 시스템(5000)에 포함되는 장치들(5300~5800)을 컨트롤 할 수도 있다.
우선, LED 램프(5200)는 램프용 통신 모듈(5210)을 통해 게이트웨이(5100)로부터 전달되는 주변 환경, 또는 LED 램프(5200)에 장착된 센서로부터 수집되는 주변 환경 정보에 기초하여 LED 램프(5200)의 조도를 자동으로 조절할 수 있다. 예를 들면, 텔레비젼(5310)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 LED 램프(5200)의 조명 밝기가 자동으로 조절될 수 있다. 이를 위해, LED 램프(5200)는 게이트웨이(5100)와 연결된 램프용 통신 모듈(5210)로부터 텔레비전(5310)의 동작 정보를 수신할 수 있다. 램프용 통신 모듈(5210)은 LED 램프(5200)에 포함되는 센서 및/또는 컨트롤러와 일체형으로 모듈화될 수 있다.
예를 들어, TV프로그램에서 방영되는 프로그램 값이 휴먼드라마일 경우, 미리 셋팅된 설정 값에 따라 조명도 거기에 맞게 12,000 K 이하의 색 온도, 예를 들면 5,000 K로 낮아지고 색감이 조절되어 아늑한 분위기를 연출할 수 있다. 반대로 프로그램 값이 개그프로그램인 경우, 조명도 셋팅 값에 따라 색 온도가 5000K 이상으로 높아지고 푸른색 계열의 백색조명으로 조절되도록 네트워크 시스템(5000)이 구성될 수 있다.
또한, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠긴 후 일정 시간이 경과하면, 턴-온된 LED 램프(5200)를 모두 턴-오프시켜 전기 낭비를 방지할 수 있다. 또는, 모바일 기기(5800) 등을 통해 보안 모드가 설정된 경우, 가정 내에 사람이 없는 상태에서 디지털 도어록(5400)이 잠기면, LED 램프(5200)를 턴-온 상태로 유지시킬 수도 있다.
LED 램프(5200)의 동작은, 네트워크 시스템(5000)과 연결되는 다양한 센서를 통해 수집되는 주변 환경에 따라서 제어될 수도 있다. 예를 들어 네트워크 시스템(5000)이 건물 내에 구현되는 경우, 빌딩 내에서 조명과 위치센서와 통신모듈을 결합, 건물 내 사람들의 위치정보를 수집하여 조명을 턴-온 또는 턴-오프하거나 수집한 정보를 실시간으로 제공하여 시설관리나 유휴공간의 효율적 활용을 가능케 한다. 일반적으로 LED 램프(5200)와 같은 조명 장치는, 건물 내 각 층의 거의 모든 공간에 배치되므로, LED 램프(5200)와 일체로 제공되는 센서를 통해 건물 내의 각종 정보를 수집하고 이를 시설관리, 유휴공간의 활용 등에 이용할 수 있다.
한편, LED 램프(5200)와 이미지센서, 저장장치, 램프용 통신 모듈(5210) 등을 결합함으로써, 건물 보안을 유지하거나 긴급상황을 감지하고 대응할 수 있는 장치로 활용할 수 있다. 예를 들어 LED 램프(5200)에 연기 또는 온도 감지 센서 등이 부착된 경우, 화재 발생 여부 등을 신속하게 감지함으로써 피해를 최소화할 수 있다. 또한 외부의 날씨나 일조량 등을 고려하여 조명의 밝기를 조절, 에너지를 절약하고 쾌적한 조명환경을 제공할 수도 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100A: 반도체 발광소자 110: 기판
U: 볼록부 P: 제2층
R: 제1층 S: 발광 적층체
152: 제1 도전형 반도체층 153: 활성층
154: 제2 도전형 반도체층 160: 투명 전극층
171: 제1 전극 175: 제2 전극

Claims (10)

  1. 기판; 및
    상기 기판으로부터 돌출되며, 상기 기판과 동일한 물질로 이루어진 제1층과 상기 제1층 상에 상기 기판과 다른 물질로 이루어진 제2층을 포함하는 볼록부들을 포함하고,
    상기 제2층의 높이는 상기 제1층의 높이보다 높으며,
    상기 볼록부의 높이에 대한 상기 제1층의 높이 비율은 0.1 내지 0.4이며,
    상기 제1층의 높이는 상기 볼록부를 둘러싸는 상기 기판의 상면으로부터 상기 제1층의 상면까지의 거리이고,
    상기 제2층의 높이는 상기 제1층의 상면으로부터 상기 제2층의 최상단까지의 거리이고,
    상기 제1층의 높이는 240nm 내지 380nm인 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제2층은 상기 기판보다 굴절률이 작은 물질로 이루어지는 것을 특징으로 하는 반도체 발광소자.
  5. 제1항에 있어서,
    상기 제2층은 상기 기판보다 굴절률이 작은 복수의 물질로 이루어진 것을 특징으로 하는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 제2층의 굴절률은 1 내지 1.7인 것을 특징으로 하는 반도체 발광소자.
  7. 제1항에 있어서,
    상기 제2층은 SiOx, SiOxNy, 또는 MgF2로 이루어진 것을 특징으로 하는 반도체 발광소자.
  8. 제1항에 있어서,
    상기 제2층은 반구 또는 원뿔 형상인 것을 특징으로 하는 반도체 발광소자.
  9. 제1항에 있어서,
    상기 볼록부들은 규칙적인 격자 형태로 배열된 것을 특징으로 하는 반도체 발광소자.
  10. 기판;
    상기 기판의 일면에 배치되며, 상기 기판과 동일한 물질로 이루어진 제1층과 상기 제1층 상에 상기 기판과 다른 물질로 이루어진 제2층을 포함하는 볼록부들;
    상기 볼록부들이 배치된 상기 기판의 일면 상에 순차적으로 배치된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광 적층체; 를 포함하고,
    상기 제1층의 높이는 240nm 내지 380nm이며,
    상기 제2층의 높이는 상기 제1층의 높이보다 1.5배 내지 9배이고,
    상기 제1층의 높이는 상기 볼록부를 둘러싸는 상기 기판의 상면으로부터 상기 제1층의 상면까지의 거리이고,
    상기 제2층의 높이는 상기 제1층의 상면으로부터 상기 제2층의 최상단까지의 거리인 반도체 발광소자.

KR1020150088594A 2015-06-22 2015-06-22 반도체 발광소자 Active KR102382440B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150088594A KR102382440B1 (ko) 2015-06-22 2015-06-22 반도체 발광소자
US15/146,372 US9748453B2 (en) 2015-06-22 2016-05-04 Semiconductor light emitting device having convex portion made with different materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150088594A KR102382440B1 (ko) 2015-06-22 2015-06-22 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20170000045A KR20170000045A (ko) 2017-01-02
KR102382440B1 true KR102382440B1 (ko) 2022-04-05

Family

ID=57588417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150088594A Active KR102382440B1 (ko) 2015-06-22 2015-06-22 반도체 발광소자

Country Status (2)

Country Link
US (1) US9748453B2 (ko)
KR (1) KR102382440B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180083163A1 (en) * 2016-09-21 2018-03-22 Tqyqda Gosei Co. , Ltd. Light-emitting device and method of manufacturing the same
CN106784221B (zh) * 2016-12-23 2019-06-18 华南理工大学 一种基于表面等离子体效应的宽带高效GaN基LED芯片及其制备方法
KR102554230B1 (ko) * 2018-07-09 2023-07-12 서울바이오시스 주식회사 발광 소자
KR102724445B1 (ko) * 2018-10-08 2024-11-01 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
CN111801806B (zh) 2018-07-09 2024-04-09 首尔伟傲世有限公司 发光元件及该发光元件的制造方法
KR20200018996A (ko) * 2018-08-13 2020-02-21 서울바이오시스 주식회사 광 산란 패턴을 갖는 발광 다이오드
KR102702883B1 (ko) * 2018-11-30 2024-09-05 서울바이오시스 주식회사 발광 소자
DE102019121678B4 (de) * 2019-08-12 2025-02-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter wärmeabfuhr und verfahren zur herstellung eines bauelements
CN113889557B (zh) * 2020-07-03 2025-04-29 广东中图半导体科技股份有限公司 一种图形化复合衬底、led外延片及其制备方法
US11737396B2 (en) 2020-12-28 2023-08-29 Seoul Viosys Co., Ltd. Light module for plant cultivation and plant cultivation apparatus including the same

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
CN1292493C (zh) 1999-12-03 2006-12-27 美商克立股份有限公司 藉由内部及外部光学组件之使用而加强发光二极管中的光放出
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) * 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) * 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US20060204865A1 (en) * 2005-03-08 2006-09-14 Luminus Devices, Inc. Patterned light-emitting devices
KR100669142B1 (ko) * 2005-04-20 2007-01-15 (주)더리즈 발광 소자와 이의 제조 방법
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
JP5082752B2 (ja) 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) * 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101023135B1 (ko) 2009-07-13 2011-03-18 한국광기술원 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
KR101673955B1 (ko) 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
JP5573632B2 (ja) 2010-11-25 2014-08-20 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR20120128961A (ko) * 2011-05-18 2012-11-28 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20130015770A (ko) 2011-08-05 2013-02-14 서울옵토디바이스주식회사 발광 다이오드 칩 및 이를 제조하는 방법
KR101233062B1 (ko) 2012-04-18 2013-02-19 (주)휴넷플러스 나노 급 패턴이 형성된 고효율 질화물계 발광다이오드용 기판의 제조방법
KR20140071161A (ko) 2012-12-03 2014-06-11 일진엘이디(주) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
US20140191243A1 (en) * 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom
KR20130046402A (ko) 2013-02-20 2013-05-07 (주)쓰리엘시스템 반도체 발광소자 및 그 제조방법
TWI517439B (zh) 2013-08-13 2016-01-11 隆達電子股份有限公司 發光二極體結構、發光二極體基板及其製作方法

Also Published As

Publication number Publication date
KR20170000045A (ko) 2017-01-02
US20160372643A1 (en) 2016-12-22
US9748453B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
KR102382440B1 (ko) 반도체 발광소자
US9954142B2 (en) Material layer stack, light emitting element, light emitting package, and method of fabricating light emitting element
US10686103B2 (en) Semiconductor light emitting apparatus and method of manufacturing same
KR102374268B1 (ko) 발광소자 패키지
US10217914B2 (en) Semiconductor light emitting device
KR102476137B1 (ko) 발광소자 패키지의 제조 방법
KR102374267B1 (ko) Led 구동 장치 및 그를 포함하는 조명 장치
US10566502B2 (en) Semiconductor light-emitting device
US10043953B2 (en) Light emitting diode package
KR102417181B1 (ko) 발광 패키지, 반도체 발광 소자, 발광 모듈 및 발광 패키지의 제조 방법
US9831378B2 (en) Semiconductor light emitting device and method of manufacturing the same
US9666754B2 (en) Method of manufacturing semiconductor substrate and substrate for semiconductor growth
US20160329376A1 (en) Light emitting diode package
US20170005242A1 (en) Semiconductor light emitting device
KR102357585B1 (ko) 반도체 자외선 발광소자
US9899565B2 (en) Method of manufacturing semiconductor substrate including separating two semiconductor layers from a growth substrate
US9735331B2 (en) Bonding wire for semiconductor package and semiconductor package including same
KR102443030B1 (ko) 반도체 기판의 제조 방법 및 반도체 성장용 기판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150622

PG1501 Laying open of application
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200601

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150622

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210428

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20211028

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20210428

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20211028

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20210622

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20200601

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20211229

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20211129

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20211028

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20210622

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20200601

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220330

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220331

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 4

End annual number: 4