[go: up one dir, main page]

KR102609560B1 - 반도체 제조 장치 - Google Patents

반도체 제조 장치 Download PDF

Info

Publication number
KR102609560B1
KR102609560B1 KR1020170115133A KR20170115133A KR102609560B1 KR 102609560 B1 KR102609560 B1 KR 102609560B1 KR 1020170115133 A KR1020170115133 A KR 1020170115133A KR 20170115133 A KR20170115133 A KR 20170115133A KR 102609560 B1 KR102609560 B1 KR 102609560B1
Authority
KR
South Korea
Prior art keywords
emitting device
light emitting
substrate
device chips
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170115133A
Other languages
English (en)
Other versions
KR20190028099A (ko
Inventor
김경준
김시한
이태현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170115133A priority Critical patent/KR102609560B1/ko
Priority to US15/903,144 priority patent/US10804132B2/en
Priority to CN201811026092.5A priority patent/CN109473377A/zh
Publication of KR20190028099A publication Critical patent/KR20190028099A/ko
Application granted granted Critical
Publication of KR102609560B1 publication Critical patent/KR102609560B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/70—Determining position or orientation of objects or cameras
    • G06T7/73—Determining position or orientation of objects or cameras using feature-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67712—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrate being handled substantially vertically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Led Device Packages (AREA)

Abstract

상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 발광소자 칩을 진공 흡착하기 위한 진공 척을 포함하는 이송 헤드, 및 상기 이송 헤드에 진공압을 제공하기 위한 진공 펌프를 포함하고, 상기 진공 척은 다공성(porous)의 물질층 및 상기 물질층 상의 버퍼층을 포함하고, 상기 버퍼층은 복수의 돌기 및 상기 물질층과 접하는 상기 버퍼층의 일면으로부터 상기 복수의 돌기의 저면까지 연장된 진공홀을 포함하는 반도체 제조 장치를 제공한다.

Description

반도체 제조 장치 {Semiconductor manufacturing apparatus}
본 발명의 기술적 사상은 반도체 제조 장치에 관한 것으로서, 보다 상세하게는 발광소자 칩을 목적 기판 상에 배열하기 위한 반도체 제조 장치에 관한 것이다.
발광소자 칩은 낮은 소비전력, 고휘도 등의 장점을 가지므로, 각종 광원, 조명, 신호기, 대형 디스플레이 등에 폭넓게 이용되고 있다. 화상 표시 장치의 하나로서, 이러한 발광소자 칩이 2차원 어레이로 배열된 발광소자 칩 어레이를 이용한 디스플레이 장치가 이용되고 있다. 이러한 디스플레이 장치는 개개의 발광소자 칩을 발광 패키지로 패키징하고, 개개의 발광 패키지를 픽 앤 플레이스(pick and place)를 통해 모듈 기판에 배열하는 과정을 거쳐 제조되고 있다. 최근, 디스플레이 장치의 대형화 및 고해상도를 구현하기 위하여 디스플레이 장치에 구비되는 발광소자 칩의 수가 증가하고 있으며, 그에 따라 다수의 발광소자 칩을 보다 빠르고 정확하게 모듈 기판에 배열할 수 있는 방안에 대한 요구가 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는 발광소자 칩을 목적 기판 상에 배열하기 위한 반도체 제조 장치를 제공하는데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 발광소자 칩을 진공 흡착하기 위한 진공 척을 포함하는 이송 헤드, 및 상기 이송 헤드에 진공압을 제공하기 위한 진공 펌프를 포함하고, 상기 진공 척은 다공성(porous)의 물질층 및 상기 물질층 상의 버퍼층을 포함하고, 상기 버퍼층은 복수의 돌기 및 상기 물질층과 접하는 상기 버퍼층의 일면으로부터 상기 복수의 돌기의 저면까지 연장된 진공홀을 포함하는 반도체 제조 장치를 제공한다.
또한, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 기판 상에 제1 피치로 배열된 복수의 제1 발광소자 칩의 일부를 홀딩하여 제2 기판으로 이송하는 이송 헤드, 및 상기 제1 기판의 점착력을 국부적으로 감소시키는 점착력 조절부를 포함하고, 상기 점착력 조절부는 상기 복수의 제1 발광소자 칩의 일부와 수직으로 오버랩된 영역인 상기 제1 기판의 일부 영역의 점착력을 감소시키기 위하여 상기 제1 기판의 일부 영역을 변형시키도록 구성되고, 상기 이송 헤드는 상기 복수의 제1 발광소자 칩의 일부를 홀딩하여 상기 제2 기판으로 이송하고, 상기 복수의 제1 발광소자 칩의 일부를 상기 제2 기판 상에 상기 제1 피치 보다 큰 제2 피치로 배열하도록 구성된 반도체 제조 장치를 제공한다.
나아가, 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 복수의 발광소자 칩을 포함하는 칩 어레이가 부착되어 있는 제1 필름을 구비한 제1 기판을 지지하는 제1 지지척, 상기 제1 필름 보다 큰 점착력을 가지는 제2 필름을 구비한 제2 기판을 지지하고, 상기 제2 필름이 상기 제1 필름과 마주하도록 상기 제1 지지척의 상방에 배치된 제2 지지척, 및 상기 제1 필름 상의 상기 칩 어레이가 상기 제2 필름에 부착되도록 상기 제1 지지척 및 상기 제2 지지척 중 적어도 하나를 이동시키는 척 구동부를 포함하는 반도체 제조 장치를 제공한다.
본 발명의 기술적 사상에 따른 반도체 제조 장치에 의하면, 다수의 발광소자 칩을 동시에 이송할 수 있으므로 신속하게 발광소자 칩을 목적 기판 상에 배열할 수 있고, 발광소자 칩의 선택적인 이송을 통하여 칩 간 배열 간격이 증가되도록 발광소자 칩을 목적 기판 상에 배열할 수 있다.
또한, 본 발명의 일부 실시예들에 따른 반도체 제조 장치에 의하면, 다수의 발광소자 칩을 동시에 전사할 수 있으므로 신속하게 발광소자 칩을 목적 기판 상에 배열할 수 있고, 피전사 기판과 전사 기판의 정렬 및 접촉을 통해 발광소자 칩을 전사할 수 있으므로 미세한 사이즈의 발광소자 칩에 대한 전사 공정의 재현성을 향상시킬 수 있다.
도 1은 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치를 나타내는 단면도이다.
도 2a 내지 도 2e는 도 1에 도시된 반도체 제조 장치를 이용한 발광소자 칩의 이송 공정을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 도 1에 도시된 진공 척의 제조 방법을 설명하기 위한 단면도들이다.
도 4a 및 도 4b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치를 나타내는 단면도들이다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치를 나타내는 단면도들이다.
도 6a 및 도 6b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치를 나타내는 단면도들이다.
도 7은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다.
도 8a 내지 도 8c는 도 7의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 9는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치를 나타내는 단면도이다.
도 10a 내지 도 10h는 도 9에 도시된 반도체 제조 장치를 이용한 발광소자 칩의 전사 공정을 설명하기 위한 단면도들이다.
도 11은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다.
도 12a 내지 도 12c는 도 11의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 13은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다.
도 14는 도 13의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 15a 내지 도 15f는 본 발명의 일부 실시예들에 따른 디스플레이 장치의 제조 방법을 공정 순서에 따라 나타내는 흐름도이다.
이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치(100)를 나타내는 단면도이다.
도 1을 참조하면, 반도체 제조 장치(100)는 발광소자 칩(11)을 홀딩(holding)하기 위한 이송 헤드(110) 및 이송 헤드(110)에 진공압을 제공하기 위한 진공 펌프(140)를 포함할 수 있다. 반도체 제조 장치(100)는 제1 기판(50) 상의 복수의 발광소자 칩(11)을 제1 기판(50)과 상이한 제2 기판으로 이송하기 위한 이송 장치일 수 있다.
이송 헤드(110)는 다수의 발광소자 칩(11)을 동시에 진공 흡착할 수 있고, 진공 흡착된 다수의 발광소자 칩(11)을 동시에 이송할 수 있다. 일부 실시예들에 있어서, 제1 기판(50)은 제1 피치(P1)로 배열되어 있는 복수의 발광소자 칩(11)을 포함하는 칩 어레이(10)를 부착할 수 있고, 이송 헤드(110)는 제1 기판(50) 상의 칩 어레이(10) 중에서 일부를 선택적으로 진공 흡착하고, 상기 진공 흡착된 발광소자 칩(11)을 제1 기판(50)과 상이한 제2 기판으로 이송할 수 있다. 이송 헤드(110)는 상기 진공 흡착된 발광소자 칩(11)을 상기 제2 기판 상에 제1 피치(P1) 보다 큰 제2 피치로 배열할 수 있다.
일부 실시예들에 있어서, 제1 기판(50)은 복수의 발광소자 칩(11)을 고정하기 위한 소정의 점착력을 가지는 지지 필름일 수 있다. 또는, 제1 기판(50)은 반도체 웨이퍼, 글래스 기판, 사파이어 기판, 플라스틱 기판 등의 발광소자 칩(11)이 형성될 수 있는 기판일 수 있다.
이송 헤드(110)는 척 프레임(130) 및 척 프레임(130)의 캐비티에 수용되는 진공 척(120)을 포함할 수 있다.
진공 척(120)은 진공 펌프(140)에 의하여 그 내부의 압력이 조절되며, 내부에 형성된 진공압을 그 하면으로 인가하여 발광소자 칩(11)을 진공 흡착할 수 있다. 진공 척(120)은 다공성(porous)의 물질층(121) 및 물질층(121)의 일면 상에 배치된 버퍼층(123)을 포함할 수 있다.
상기 다공성의 물질층(121)은 진공 펌프(140)에 의하여 진공압이 형성되거나 또는 상기 진공압이 파기되는 부분일 수 있다. 물질층(121)은 척 프레임(130)의 캐비티 내에 배치되며, 물질층(121)의 상면 및 물질층(121)의 측면은 척 프레임(130)에 의하여 덮일 수 있다. 일부 실시예들에 있어서, 상기 물질층(121)은 세라믹(ceramic), 알루미나(alumina), 멀라이트(mulite), 탄화규소(silicon carbide), 또는 이들의 조합으로 이루어질 수 있다.
또한, 일부 실시예들에 있어서, 다공성의 물질층(121)의 기공 사이즈(pore size) 및 기공 밀도(pore density)는 발광소자 칩(11)에 적절한 진공압을 인가하도록 정해질 수 있고, 이러한 기공 사이즈 및 상기 기공 밀도는 발광소자 칩(11)의 사이즈에 따라 조절될 수 있다. 여기서, 상기 기공 사이즈는 기공의 평균 직경을 의미할 수 있다.
일부 실시예들에 있어서, 발광소자 칩(11)의 사이즈, 예컨대 발광소자 칩(11)의 장변의 길이가 1 내지 300 마이크로미터일 때, 상기 기공 사이즈는 약 0.1 마이크로미터 내지 약 30 마이크로미터로 사이일 수 있다. 또는, 일부 실시예들에 있어서, 상기 기공 사이즈는 약 0.1 마이크로미터 내지 약 20 마이크로미터 사이일 수 있다.
또한, 일부 실시예들에 있어서, 발광소자 칩(11)의 사이즈, 예컨대 발광소자 칩(11)의 장변의 길이가 1 내지 300 마이크로미터일 때, 물질층(121)은 약 1 마이크로미터 내지 300 마이크로미터 이내에 적어도 하나의 기공이 위치하도록 형성될 수 있다. 또는 일부 실시예들에 있어서, 물질층(121)은 약 50 마이크로미터 내지 약 200 마이크로미터 이내에 적어도 하나의 기공이 위치하도록 형성될 수 있다.
버퍼층(123)은 물질층(121)의 하면 상에 배치되며, 이송 헤드(110)에 의해 이송되는 발광소자 칩(11)과 직접 접촉하는 부분일 수 있다. 버퍼층(123)은 접촉에 의한 발광소자 칩(11)의 손상을 방지하도록 소정의 탄성을 가지는 물질로 구성될 수 있다. 일부 실시예들에 있어서, 버퍼층(123)은 실리콘, 에폭시계(epoxy group) 수지, 폴리이미드계(polyimide group) 수지, 폴리에스테르계(polyester group) 수지, 테프론(Teflon), 폴리디메틸실록산(polydimethylsiloxan, PDMS), 또는 이들의 조합으로 이루어질 수 있다.
버퍼층(123)은 물질층(121)에 탈부착 가능하도록 형성될 수 있다. 예컨대, 버퍼층(123)은 발광소자 칩(11)에 대한 다수의 이송 공정에 이용된 후에, 새로운 버퍼층(123)으로 교체될 수 있다.
버퍼층(123)은 물질층(121)에 형성된 진공압을 하부로 인가하기 위한 진공홀(127)을 포함할 수 있다. 진공홀(127)은 물질층(121)과 접하는 버퍼층(123)의 상면으로부터 상기 상면과 반대된 버퍼층(123)의 하면까지 연장할 수 있다.
일부 실시예들에 있어서, 버퍼층(123)은 버퍼층(123)의 하면 상에 배치된 복수의 돌기(125)를 가질 수 있다. 복수의 돌기(125)는 버퍼층(123)의 하면으로부터 소정 높이, 예컨대 약 10 마이크로미터 내지 약 100 마이크로미터 사이의 높이만큼 돌출될 수 있다. 이 때, 진공홀(127)은 복수의 돌기(125)에 대응되는 부분에만 형성되며, 복수의 돌기(125)를 수직으로 관통할 수 있다. 진공홀(127)은 버퍼층(123)의 상면으로부터 돌기(125)의 저면까지 연장될 수 있다. 진공홀(127)을 통해 복수의 돌기(125)의 저면으로 진공압이 인가될 수 있으므로, 이송 헤드(110)에 의해 이송되는 발광소자 칩(11)은 돌기(125)의 저면 상에 고정될 수 있다.
복수의 돌기(125)가 서로 이격된 간격은 제1 기판(50) 상의 발광소자 칩(11)이 서로 이격된 간격 보다 클 수 있다. 예컨대, 복수의 돌기(125)는 제1 기판(50) 상의 칩 어레이(10) 중에서 이송될 발광소자 칩들의 배열과 대응하도록 배열될 수 있다. 일부 실시예들에 있어서, 복수의 돌기(125)는 제2 피치(P2)로 배열될 수 있고, 이송 헤드(110)는 제1 기판(50) 상의 칩 어레이(10) 중에서 제2 피치(P2)로 이격되어 배열된 일부의 발광소자 칩(11)을 홀딩할 수 있다. 여기서, 제2 피치(P2)는 제1 피치(P1)의 정수배, 예컨대 2배, ... , N배(N은 자연수)일 수 있다.
도 2a 내지 도 2e는 도 1에 도시된 반도체 제조 장치(100)를 이용한 발광소자 칩의 이송 공정을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 이송 헤드(110)는 버퍼층(123)과 제1 기판(50) 상의 발광소자 칩(11)이 접촉하도록 하강한다. 버퍼층(123)의 돌기(125)는 제1 기판(50) 상의 칩 어레이(10) 중 일부, 예컨대 제2 피치(P2)로 이격되어 배열된 제1 그룹의 발광소자 칩(11a)에 접촉할 수 있다.
도 2b를 참조하면, 진공 펌프(140)로 진공 척(120) 내부를 감압함으로써, 이송 헤드(110)는 제1 그룹의 발광소자 칩(11a)을 진공 흡착할 수 있다. 즉, 진공 펌프(140)에 의해 다공성의 물질층(121)에 진공압이 형성됨에 따라, 버퍼층(123)의 진공홀(127)을 통해 복수의 돌기(125)의 저면으로 진공압이 인가된다. 복수의 돌기(125)의 저면으로 인가된 진공압에 의해, 제1 그룹의 발광소자 칩(11a)은 복수의 돌기(125)의 저면에 고정된다.
이어서, 이송 헤드(110)를 상승시킨다. 도 2b에 도시된 바와 같이, 이송 헤드(110)는 복수의 돌기(125)에 대응되는 제1 그룹의 발광소자 칩(11a)을 선택적으로 픽업(pick up)할 수 있다.
도 2c를 참조하면, 이송 헤드(110)는 제1 그룹의 발광소자 칩(11a)을 진공 흡착한 상태로 제2 기판(70)으로 이동한다. 이송 헤드(110)는 수직 방향으로 제2 기판(70)에 정렬되도록 위치할 수 있다. 이 때, 도면에는 도시되지 않았으나, 이송 헤드(110)와 제2 기판(70)의 정렬을 위하여 제2 기판(70)에 구비된 얼라인 마크가 이용될 수 있다.
도 2d를 참조하면, 이송 헤드(110)를 하강시켜 제1 그룹의 발광소자 칩(11a)을 제2 기판(70)에 접촉시킨다.
도 2e를 참조하면, 제1 그룹의 발광소자 칩(11a)이 제2 기판(70)에 안착되도록, 진공 척(120)의 진공압을 파기한다. 상기 제2 기판(70)은 제1 그룹의 발광소자 칩(11a)을 지지할 수 있고, 예컨대 제1 그룹의 발광소자 칩(11a)을 부착하기 위한 소정의 점착력을 가질 수 있다. 이송 헤드(110)에 의해, 제1 그룹의 발광소자 칩(11a)은 복수의 돌기(125)에 대응되도록 제2 기판(70) 상에 배열될 수 있으며, 예컨대 제2 피치(P2)로 제2 기판(70) 상에 배열될 수 있다.
제1 그룹의 발광소자 칩(11a)이 제2 기판(70)에 부착되도록 이송 헤드(110)의 진공압을 파기한 후에, 이송 헤드(110)는 제1 그룹의 발광소자 칩(11a)과 분리되도록 상승한다.
본 발명의 일부 실시예들에 따른 반도체 제조 장치(100)에 의하면, 다수의 발광소자 칩(11)을 동시에 이송할 수 있으므로 신속하게 발광소자 칩(11)을 목적 기판 상에 배열할 수 있고, 발광소자 칩(11)의 선택적인 이송을 통하여 칩 간 배열 간격이 증가되도록 발광소자 칩(11)을 목적 기판 상에 배열할 수 있다.
도 3a 내지 도 3c는 도 1에 도시된 진공 척(120)의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 다공성의 물질층(121)을 준비하고, 상기 물질층(121) 상에 버퍼층(123a)을 형성한다. 일부 실시예들에 있어서, 버퍼층(123a)은 폴리머 물질을 물질층(121) 상에 도포하여 형성될 수 있다. 버퍼층(123a)은 물질층(121)의 일면을 덮도록 형성될 수 있다.
도 3b를 참조하면, 버퍼층(123)에 복수의 돌기(125)를 형성한다. 복수의 돌기(125)는 2차원 어레이로 배열될 수 있다. 일부 실시예들에 있어서, 복수의 돌기(125)는 버퍼층(123)에 대한 임프린트(imprint) 공정에 의하여 형성될 수 있다. 또는, 다른 실시예들에 있어서, 복수의 돌기(125)는 버퍼층(123)의 상부의 일부를 제거하는 식각 공정에 의해 형성될 수도 있다.
도 3c를 참조하면, 버퍼층(123)을 수직으로 관통하는 진공홀(127)을 형성한다. 진공홀(127)은 돌기(125)의 일 표면으로부터 물질층(121)과 접하는 버퍼층(123)의 일 표면까지 연장되도록 형성될 수 있다. 일부 실시예들에 있어서, 진공홀(127)은 레이저 드릴링 공정 또는 식각 공정에 의해 형성될 수 있다.
한편, 일부 실시예들에 있어서, 임프린트 공정을 통하여 복수의 돌기(125) 및 진공홀(127)을 동시에 형성할 수도 있다. 이 경우, 진공홀(127)을 통해 다공성 물질층(121)이 완전히 노출되도록, 진공홀(127)을 형성하기 위한 레이저 드릴링 공정을 더 수행할 수 있다.
또한, 일부 실시예들에 있어서, 복수의 돌기(125) 및 진공홀(127)을 구비한 버퍼층(123)을 물질층(121) 상에 형성하기 위하여, 3D 프린터, 잉크젯 프린터, 스크린 프린터 등과 같은 프린터를 이용한 프린팅 공정을 수행할 수 있다.
도 4a 및 도 4b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치(100a)를 나타내는 단면도들이다.
도 4a 및 도 4b에 도시된 반도체 제조 장치(100a)는 점착력 조절부(150)를 더 포함한다는 점 및 이송 헤드(110a)의 구성을 제외하고는 도 1에 도시된 반도체 제조 장치(100)와 대체로 동일한 구성을 가질 수 있으며, 이하에서 도 1과 중복되는 설명은 생략하거나 간단히 한다.
도 4a 및 도 4b를 참조하면, 반도체 제조 장치(100a)는 발광소자 칩(11)을 이송하기 위한 이송 헤드(110a), 및 제1 기판(50)의 점착력을 국부적으로 감소시키기 위한 점착력 조절부(150)를 포함할 수 있다.
이송 헤드(110a)는 다수의 발광소자 칩(11)을 동시에 홀딩하고, 홀딩된 다수의 발광소자 칩(11)을 동시에 이송할 수 있다. 예컨대, 이송 헤드(110a)는 제1 기판(50) 상에 제1 피치(P1)로 배열되어 있는 복수의 발광소자 칩(11)을 포함하는 칩 어레이(10) 중에서 일부를 선택적으로 홀딩하고, 홀딩된 발광소자 칩(11)을 제1 피치(P1) 보다 큰 제2 피치로 제1 기판(50)과 상이한 제2 기판 상에 배열할 수 있다.
일부 실시예들에 있어서, 이송 헤드(110a)는 진공 흡착 방식으로 발광소자 칩(11)을 고정할 수 있으며, 그 내부에 진공압이 형성될 수 있는 소정의 공간을 가질 수 있다.
일부 실시예들에 있어서, 이송 헤드(110a)는 도 1에 도시된 것과 같은 이송 헤드(110)일 수 있다.
점착력 조절부(150)는 UV 레이저와 같은 레이저를 조사하여 제1 기판(50)의 점착력을 국부적으로 감소 또는 제거하기 위한 제1 레이저 조사부(151)를 포함할 수 있다. 제1 레이저 조사부(151)는 제1 기판(50)의 일부 영역이 물리적 및/또는 화학적으로 변형되도록 레이저를 조사함으로써, 제1 기판(50)의 일부 영역의 점착력을 국부적으로 감소시킬 수 있다.
예컨대, 이송 헤드(110a)에 의해 제1 그룹의 발광소자 칩(11a)이 홀딩되기 전에, 제1 레이저 조사부(151)는 제1 그룹의 발광소자 칩(11a)에 수직으로 오버랩된 영역인 제1 기판(50)의 일부 영역에 레이저를 조사하여, 상기 제1 기판(50)의 일부 영역의 점착력을 국부적으로 감소시킬 수 있다. 상기 제1 기판(50)의 일부 영역의 점착력이 감소되면, 이송 헤드(110a)는 제1 그룹의 발광소자 칩(11a)을 진공 흡착할 수 있다. 이후, 이송 헤드(110a)는 상승하여 제1 그룹의 발광소자 칩(11a)을 들어올리게 된다. 제1 레이저 조사부(151)에 의해 상기 제1 기판(50)의 일부 영역에 대한 점착력이 국부적으로 감소됨에 따라, 제1 그룹의 발광소자 칩(11a)은 보다 쉽게 제1 기판(50)으로부터 분리될 수 있다. 따라서, 이송 헤드(110a)는 용이하게 제1 그룹의 발광소자 칩(11a)을 홀딩할 수 있다.
도 5a 및 도 5b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치(100b)를 나타내는 단면도들이다.
도 5a 및 도 5b에 도시된 반도체 제조 장치(100b)는 이송 헤드(110b)의 구성을 제외하고는 도 4a 및 도 4b에 도시된 반도체 제조 장치(100a)와 대체로 동일한 구성을 가질 수 있으며, 이하에서 도 4a 및 도 4b와 중복되는 설명은 생략하거나 간단히 한다.
도 5a 및 도 5b를 참조하면, 반도체 제조 장치(100b)는 발광소자 칩(11)을 이송하기 위한 이송 헤드(110b), 및 제1 기판(50)의 점착력을 국부적으로 감소시키기 위한 점착력 조절부(150)를 포함할 수 있고, 상기 이송 헤드(110b)는 그 저면 전체에 대체로 고르게 발광소자 칩(11)을 고정하기 위한 힘을 인가하도록 구성될 수 있다.
이송 헤드(110b)는 소정의 점착력을 가진 지지층(129)을 포함할 수 있으며, 지지층(129)은 이송 헤드(110b)의 하부에 배치되어 발광소자 칩(11)을 부착할 수 있다. 일부 실시예들에 있어서, 상기 지지층(129)은 PDMS로 구성될 수 있다.
이송 헤드(110b)에 의한 발광소자 칩(11)의 선택적인 이송은 지지층(129)의 점착력과 제1 기판(50)의 점착력의 차이에 의해 이루어질 수 있다. 즉, 이송 헤드(110b)의 지지층(129)이 발광소자 칩(11)을 부착하기 위한 제1 점착력을 가질 때, 점착력 조절부(150)는 제1 그룹의 발광소자 칩(11a)에 수직으로 오버랩된 영역인 제1 기판(50)의 일부 영역의 점착력을 상기 제1 점착력 보다 작아지도록 조절함으로써, 제1 그룹의 발광소자 칩(11a)이 이송 헤드(110b)에 부착되도록 할 수 있다. 이 때, 이송 헤드(110b)의 상기 제1 점착력은 제1 기판(50)이 제1 그룹의 발광소자 칩(11a) 이외의 다른 발광소자 칩(11)을 부착하는 점착력 보다 작으며, 그에 따라 상기 다른 발광소자 칩(11)은 이송 헤드(110b)에 의해 홀딩되지 않고 제1 기판(50)에 고정된다.
도 6a 및 도 6b는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치(100c)를 나타내는 단면도들이다.
도 6a 및 도 6b에 도시된 반도체 제조 장치(100c)는 점착력 조절부(150a)의 구성을 제외하고는 도 4a 및 도 4b에 도시된 반도체 제조 장치(100a)와 대체로 동일한 구성을 가질 수 있으며, 이하에서 도 4a 및 도 4b와 중복되는 설명은 생략하거나 간단히 한다.
도 6a 및 도 6b를 참조하면, 반도체 제조 장치(100c)는 발광소자 칩(11)을 이송하기 위한 이송 헤드(110a), 및 제1 기판(50)의 점착력을 국부적으로 감소시키기 위한 점착력 조절부(150a)를 포함할 수 있고, 상기 점착력 조절부(150a)는 이송 헤드(110a)에 의해 이송되는 제1 그룹의 발광소자 칩(11a)에 수직으로 오버랩된 영역인 제1 기판(50)의 일부 영역을 가압하여 변형시키기 위한 이젝터(ejector, 153)를 포함할 수 있다.
이젝터(153)는 제1 기판(50)의 하방에 배치되며, 상하이동 가능하도록 구성된 이젝터 핀(155)을 포함할 수 있다. 이젝터 핀(155)은 제1 기판(50)의 소정 영역을 접촉 및 가압하여, 상기 제1 기판(50)의 소정 영역을 물리적으로 변형시키고, 상기 소정 영역의 점착력을 감소시킬 수 있다.
이송 헤드(110a)에 의해 발광소자 칩(11)이 홀딩되기 전에, 이젝터(153)는 이송 헤드(110a)에 의해 이송될 제1 그룹의 발광소자 칩(11a)에 수직으로 오버랩된 영역인 제1 기판(50)의 일부 영역을 이젝터 핀(155)으로 가압하여, 상기 제1 기판(50)의 일부 영역의 점착력을 국부적으로 감소시키도록 구성될 수 있다. 예컨대, 이젝터 핀(155)은 상기 제1 기판(50)의 일부 영역의 하부를 가압하면, 제1 그룹의 발광소자 칩(11a)의 하면의 가장자리 부분이 제1 기판(50)으로부터 분리될 수 있으며, 그에 따라 제1 기판(50)이 제1 그룹의 발광소자 칩(11a)을 부착하는 힘이 감소될 수 있다. 이젝터(153)에 의해 상기 제1 기판(50)의 일부 영역의 점착력이 감소되면, 이송 헤드(110a)는 제1 그룹의 발광소자 칩(11a)을 용이하게 홀딩할 수 있다.
도 7은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다. 도 8a 내지 도 8c는 도 7의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 7 및 도 8a를 참조하면, 제1 발광소자 칩(21)이 제1 피치(P1)로 배열되어 있는 제1 지지 필름(50a)을 준비한다(S111). 제1 발광소자 칩(21)은 제1 지지 필름(50a) 상에 2차원 어레이로 배열되며, 제1 방향으로 제1 피치(P1)로 배열될 수 있다. 일부 실시예들에 있어서, 제1 지지 필름(50a)은 제1 발광소자 칩(21)을 부착하기 위한 소정의 점착력을 가질 수 있다.
이송 헤드(예를 들어, 도 1의 110 참조)로 제1 발광소자 칩(21)의 일부를 선택적으로 홀딩하고, 상기 홀딩된 제1 발광소자 칩(21)의 일부를 수용 기판(70)으로 이송한다(S113). 상기 이송 헤드는 제1 지지 필름(50a) 상의 제1 발광소자 칩(21) 중에서 상기 제1 피치(P1) 보다 큰 제2 피치(P2)로 이격되어 배열된 제1 발광소자 칩(21)의 일부를 홀딩할 수 있다. 상기 이송 헤드에 홀딩된 제1 발광소자 칩(21)의 일부는 상기 이송 헤드의 일면 상에 2차원 어레이로 배열될 수 있다. 수용 기판(70)으로 이송된 상기 제1 발광소자 칩(21)의 일부는 2차원 어레이로 배열되고, 상기 제1 방향으로 제2 피치(P2)로 배열될 수 있다.
일부 실시예들에서, 도 8a에 도시된 것과 같이, 상기 이송 헤드는 상기 제1 방향과 수직한 제2 방향으로 이웃한 복수의 제1 발광소자 칩(21)을 홀딩하여 수용 기판(70)으로 이송할 수 있다. 이 경우, 제1 지지 필름(50a) 상의 제1 발광소자 칩(11)의 배열과 비교하여, 수용 기판(70) 상의 제1 발광소자 칩(21)의 배열은 제2 방향으로 증가된 칩 간 간격은 동일할 수 있다.
또는, 일부 실시예들에 있어서, 도 8a에 도시된 것과 다르게, 상기 이송 헤드는 상기 제2 방향으로의 이웃한 제1 발광소자 칩들(21) 사이의 간격 보다 더 큰 간격으로 이격된 제1 발광소자 칩(21)을 선택적으로 홀딩하여 수용 기판(70)으로 이송할 수도 있다. 이 경우, 제1 지지 필름(50a) 상의 제1 발광소자 칩(11)의 배열과 비교하여, 수용 기판(70) 상의 제1 발광소자 칩(21)의 배열은 제2 방향으로 증가된 칩 간 간격을 가질 수 있다.
도 7 및 도 8b를 참조하면, 수용 기판(70)에 제1 발광소자 칩(21)을 배열한 후에, 제2 발광소자 칩(23)이 제1 피치(P1)로 배열되어 있는 제2 지지 필름(50b)을 준비한다(S121). 이어서, 이송 헤드로 제2 발광소자 칩(23)의 일부를 선택적으로 홀딩하고, 상기 제1 발광소자 칩(21)이 배열되어 있는 수용 기판(70)으로 상기 홀딩된 제2 발광소자 칩(23)의 일부를 이송한다(S123). 수용 기판(70) 상에서, 제2 발광소자 칩(23)은 2차원 어레이로 배열되고, 상기 제1 방향으로 제2 피치(P2)로 배열될 수 있다. 또한, 수용 기판(70) 상에서, 각각의 제2 발광소자 칩(23)은 각각의 제1 발광소자 칩(21)으로부터 상기 제1 방향으로 소정 거리 이격되어 위치할 수 있다.
도 7 및 도 8c를 참조하면, 수용 기판(70)에 제2 발광소자 칩(23)을 배열한 후에, 제3 발광소자 칩(25)이 제1 피치(P1)로 배열되어 있는 제3 지지 필름(50c)을 준비한다(S131). 이어서, 이송 헤드로 제3 발광소자 칩(25)의 일부를 선택적으로 홀딩하고, 제1 발광소자 칩(21) 및 제2 발광소자 칩(23)이 배열되어 있는 수용 기판(70)으로 상기 홀딩된 제3 발광소자 칩(25)의 일부를 이송한다(S133). 수용 기판(70) 상에서, 제3 발광소자 칩(25)은 2차원 어레이로 배열되고, 상기 제1 방향으로 제2 피치(P2)로 배열될 수 있다. 또한, 수용 기판(70) 상에서, 각각의 제3 발광소자 칩(25)은 각각의 제2 발광소자 칩(23)으로부터 상기 제1 방향으로 소정 거리 이격되어 위치할 수 있다.
수용 기판(70) 상에 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)이 배치됨에 따라, 상기 제1 방향으로 이웃한 1 개의 제1 발광소자 칩(21), 1개의 제2 발광소자 칩(23), 및 1개의 제3 발광소자 칩(25)은 후속 공정을 통해 하나의 패키지를 구성할 수 있으며, 하나의 픽셀을 구성할 수 있다. 일부 실시예들에 있어서, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)은 각각 적색광을 발광하는 발광소자 칩, 녹색광을 발광하는 발광소자 칩, 및 청색광을 발광하는 발광소자 칩일 수 있다. 다만, 하나의 패키지를 구성하는 발광소자 칩의 종류 및 개수가 이에 한정되는 것은 아니다.
한편, 상기 S113 단계, S123 단계 및 S133 단계 각각은 전술한 도 1, 도 4a 내지 도 6b에 도시된 반도체 제조 장치(100, 100a, 100b, 100c)를 이용하여 수행될 수 있고, 도 2a 내지 도 2e를 참조하여 설명된 것과 실질적으로 동일하게 수행될 수 있다.
도 9는 본 발명의 기술적 사상의 일부 실시예들에 따른 반도체 제조 장치(200)를 나타내는 단면도이다.
도 9를 참조하면, 반도체 제조 장치(200)는 제1 지지척(210), 제2 지지척(220), 척 구동부(230), 및 비젼부(240)를 포함할 수 있다. 반도체 제조 장치(200)는 제1 기판(60) 상의 복수의 발광소자 칩(11)을 제2 기판(70)으로 전사하기 위한 전사 장치일 수 있다. 일부 실시예들에 있어서, 반도체 제조 장치(200)는 제1 기판(60) 상에 소정의 피치로 배열된 복수의 발광소자 칩(11)을 포함하는 칩 어레이(10)를 제2 기판(70)으로 전사할 수 있다. 반도체 제조 장치(200)에 의해 전사된 복수의 발광소자 칩(11)은 제2 기판(70) 상에 상기 소정의 피치로 배열될 수 있다.
제1 지지척(210)은 제1 기판(60)을 지지할 수 있다. 제1 지지척(210)은 진공압을 이용하여 제1 기판(60)을 지지하기 위한 진공 척, 정전기를 이용하여 제1 기판(60)을 지지하기 위한 정전 척(electrostatic chuck), 및 기계적 클램핑 방식으로 제1 기판(60)을 지지하기 위한 척 중 어느 하나를 포함할 수 있다.
제1 기판(60)은 상기 전사 장치에 의해 전사될 칩 어레이(10)를 고정할 수 있으며, 제1 지지척(210)의 일면 상에 배치될 수 있다. 제1 기판(60)은 발광소자 칩(11)을 부착하기 위한 소정의 점착력을 가지는 제1 필름(61) 및 제1 필름(61)의 가장자리에 배치되어 제1 필름(61)을 지지하는 제1 필름 프레임(63)을 포함할 수 있다. 제1 필름 프레임(63), 예를 들어, 사각틀 형상을 가질 수 있다.
제1 기판(60)은 제1 지지척(210) 및 제2 지지척(220)의 정렬을 위한 제1 얼라인 마크(65)를 포함할 수 있다. 제1 얼라인 마크(65)는, 예컨대 프린팅 방식 또는 레이저 마킹 등에 의해 형성될 수 있다. 일부 실시예들에 있어서, 제1 얼라인 마크(65)는 제1 필름 프레임(63) 상에 배치될 수 있다. 다른 실시예들에 있어서, 도 9에 도시된 것과 다르게, 제1 얼라인 마크(65)는 제1 필름(61) 상에 배치될 수도 있다.
제2 지지척(220)은 제2 기판(70)을 지지하고, 제1 기판(60)과 제2 기판(70)이 마주하도록 제1 지지척(210)의 상방에 배치될 수 있다. 제2 지지척(220)은 상기 진공 척, 상기 정전 척, 상기 기계적 클램핑 방식의 척 중 어느 하나를 포함할 수 있다.
제2 기판(70)은 제1 기판(60)으로부터 전사된 칩 어레이(10)를 고정할 수 있으며, 제2 지지척(220)의 일면 상에 배치될 수 있다. 제2 기판(70)은 발광소자 칩(11)을 부착하기 위한 소정의 점착력을 가지는 제2 필름(71) 및 제2 필름(71)의 가장자리에 배치되어 제2 필름(71)을 지지하는 제2 필름 프레임(73)을 포함할 수 있다. 제2 필름 프레임(73)은 제1 필름 프레임(63)에 대응하는 형상을 가질 수 있으며, 예를 들어 사각틀 형상을 가질 수 있다.
제2 기판(70)은 제1 지지척(210) 및 제2 지지척(220)의 정렬을 위한 제2 얼라인 마크(75)를 포함할 수 있다. 일부 실시예들에 있어서, 제2 얼라인 마크(75)는 제2 필름 프레임(73) 상에 배치될 수 있다. 다른 실시예들에 있어서, 도 9에 도시된 것과 다르게, 제2 얼라인 마크(75)는 제2 필름(71) 상에 배치될 수도 있다.
척 구동부(230)는 제1 지지척(210) 및 제2 지지척(220)을 구동할 수 있다. 척 구동부(230)는 제1 지지척(210) 및 제2 지지척(220)을 이동시키기 위한 구동 메커니즘을 포함할 수 있다. 예를 들면, 상기 구동 메커니즘은 소정의 액츄에이터(actuator)를 포함할 수 있다.
일부 실시예들에 있어서, 척 구동부(230)는 제1 지지척(210) 및 제2 지지척(220)을 위 아래로 정렬시킬 수 있다. 좀 더 구체적으로, 비젼부(240)는 제1 얼라인 마크(65) 및 제2 얼라인 마크(75)를 인식할 수 있고, 척 구동부(230)는 비젼부(240)에서 인식된 정보를 기반으로 제1 지지척(210) 및 제2 지지척(220)을 정렬시킬 수 있다.
또한, 척 구동부(230)는 제1 필름(61) 상의 칩 어레이(10)가 제2 필름(71)에 부착되도록 제1 지지척(210) 및 제2 지지척(220) 중 적어도 하나를 이동시킬 수 있다. 예를 들어, 척 구동부(230)는 제1 필름(61) 상의 칩 어레이(10)가 제2 필름(71)에 부착되도록 제1 지지척(210)을 상승시킬 수 있다. 일부 실시예들에 있어서, 제2 필름(71)의 점착력은 제1 필름(61)의 점착력보다 클 수 있으며, 그에 따라 복수의 발광소자 칩(11)은 점착력이 상대적으로 작은 제1 필름(61)으로부터 점착력이 상대적으로 큰 제2 필름(71)으로 전사될 수 있다.
도 10a 내지 도 10h는 도 9에 도시된 반도체 제조 장치(200)를 이용한 발광소자 칩의 전사 공정을 설명하기 위한 단면도들이다.
도 10a를 참조하면, 제1 기판(60)의 제1 필름(61) 상에 칩 어레이(10)를 배치한다. 칩 어레이(10)의 복수의 발광소자 칩(11)은 제1 필름(61) 상에 제3 피치(P3)로 배열될 수 있다. 또한, 제1 필름(61)의 일 가장자리에 가장 인접한 발광소자 칩(11)은 제1 얼라인 마크(65)로부터 제1 거리(D1)로 이격되도록 배치될 수 있다.
도 10b를 참조하면, 제1 필름(61)의 점착력이 감소되도록, 제2 레이저 조사부(250)로 제1 필름(61)에 레이저를 조사한다. 제2 레이저 조사부(250)는 제1 필름(61)과 발광소자 칩(11) 사이의 점착력이 후술되는 제2 필름(71)과 발광소자 칩(11) 사이의 점착력보다 낮아지도록 제1 필름(61)과 발광소자 칩(11) 사이의 점착력을 감소시킬 수 있다. 다만, 일부 실시예들에 있어서, 제1 필름(61)과 발광소자 칩(11) 사이의 점착력이 제2 필름(71)과 발광소자 칩(11) 사이의 점착력보다 충분히 작은 경우에, 제2 레이저 조사부(250)로 제1 필름(61)과 발광소자 칩(11) 사이의 점착력을 감소시키는 단계는 생략될 수도 있다. 도 10b에는 다수의 제2 레이저 조사부(250)가 도시되었으나, 하나의 제2 레이저 조사부(250)가 이동하면서 제1 필름(61)과 발광소자 칩(11) 사이의 점착력을 감소시킬 수 있다. 또한, 제2 레이저 조사부(250)는 제1 필름(61)의 하부에 레이저를 조사할 수 있고, 조사 방향을 바꾸어 제1 필름(61)의 상부에 레이저를 조사할 수도 있다.
도 10c를 참조하면, 제1 기판(60)을 제1 지지척(210) 상에 배치한다. 제1 지지척(210)은 그 일면 상에 놓인 제1 기판(60)을 지지하며, 예를 들어 제1 필름(61)을 진공 흡착하여 제1 기판(60)을 지지할 수 있다.
도 10d를 참조하면, 제2 기판(70)을 지지하는 제2 지지척(220)을 준비하고, 제2 기판(70)의 제2 필름(71)이 제1 필름(61)과 마주하도록 제2 지지척(220)을 제1 지지척(210)의 상방에 배치한다.
이어서, 제1 지지척(210) 및 제2 지지척(220)을 정렬시킨다. 예컨대, 제1 기판(60)의 제1 필름 프레임(63) 및 제2 기판(70)의 제2 필름 프레임(73)은 상하로 정렬될 수 있다. 일부 실시예들에 있어서, 제1 지지척(210) 및 제2 지지척(220)을 정렬시키기 위하여, 비젼부(240)는 제1 기판(60)의 제1 얼라인 마크(65) 및 제2 기판(70)의 제2 얼라인 마크(75)를 각각 인식하고, 척 구동부(230)는 비젼부(240)에서 인식된 정보를 기반으로 제1 지지척(210) 및 제2 지지척(220)이 상하로 정렬되도록 제1 지지척(210) 및 제2 지지척(220) 중 적어도 하나를 이동시킬 수 있다.
도 10e를 참조하면, 척 구동부(230)는 제1 기판(60)의 제1 필름 프레임(63) 및 제2 기판(70)의 제2 필름 프레임(73)이 접촉하도록 제1 지지척(210) 및 제2 지지척(220) 중 적어도 하나를 수직 방향으로 이동시킨다.
도 10f를 참조하면, 척 구동부(230)는 제1 필름(61) 상의 칩 어레이(10)가 제2 필름(71)에 접촉하도록 제1 지지척(210) 및 제2 지지척(220)을 구동할 수 있다. 예를 들어, 제1 지지척(210)은 복수의 발광소자 칩(11)이 위치한 중심부(211) 및 제1 필름 프레임(63)이 위치한 주변부(213)를 포함할 수 있으며, 중심부(211)는 척 구동부(230)에 의해 이동가능하도록 구성될 수 있다. 이 경우, 척 구동부(230)는 제1 지지척(210)의 주변부(213)를 소정 위치에 고정한 상태에서, 제1 지지척(210)의 중심부(211)를 상승시켜 복수의 발광소자 칩(11)을 제2 필름(71)에 부착시킬 수 있다.
도 10g를 참조하면, 척 구동부(230)는 제2 지지척(220)을 상승시켜 복수의 발광소자 칩(11)을 제1 기판(60)으로부터 분리한다. 복수의 발광소자 칩(11)은 제1 필름(61)보다 큰 점착력을 갖는 제2 필름(71)에 부착되므로, 복수의 발광소자 칩(11)은 제1 기판(60)으로부터 분리되고 제2 기판(70)과 함께 상승할 수 있다.
도 10h를 참조하면, 제2 기판(70)을 제2 지지척(220)으로부터 분리한다. 제2 기판(70)으로 전사된 복수의 발광소자 칩(11)은 제3 피치(P3)로 배열된다. 또한, 도 10a에 도시된 제1 기판(60)에서와 유사하게, 제2 필름(71)의 일 가장자리에 가장 인접한 발광소자 칩(11)은 제2 얼라인 마크(75)로부터 제1 거리(D1)로 이격되도록 배치될 수 있다.
본 발명의 일부 실시예들에 따른 반도체 제조 장치(200)에 의하면, 다수의 발광소자 칩(11)을 동시에 전사할 수 있으므로 신속하게 발광소자 칩(11)을 목적 기판 상에 배열할 수 있다. 또한, 반도체 제조 장치(200)에 의하면, 픽 앤 플레이스(pick and place) 공정 없이, 피전사 기판과 전사 기판의 정렬 및 접촉을 통해 발광소자 칩(11)을 전사할 수 있으므로, 미세한 사이즈의 발광소자 칩(11)에 대한 전사 공정의 재현성을 향상시킬 수 있다.
도 11은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다. 도 12a 내지 도 12c는 도 11의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 11 및 도 12a를 참조하면, 제1 발광소자 칩(21)이 제3 피치(P3)로 배열되어 있는 제1 중간 기판(60a)을 준비한다(S211). 제1 발광소자 칩(21)은 제1 중간 기판(60a) 상에 2차원 어레이로 배열되며, 제1 방향으로 제3 피치(P3)로 배열될 수 있다. 또한, 제1 중간 기판(60a)의 일 가장자리에 가장 인접한 제1 발광소자 칩(21)은 제1 중간 기판(60a)의 상기 일 가장자리로부터 제1 거리(D1)만큼 이격되어 배치될 수 있다.
이어서, 제1 중간 기판(60a) 상의 제1 발광소자 칩(21)을 수용 기판(70)으로 전사한다(S213). 전사된 제1 발광소자 칩(21)의 수용 기판(70) 상의 배열은 제1 중간 기판(60a)에서의 제1 발광소자 칩(21)의 배열과 동일할 수 있다. 즉, 제1 발광소자 칩(21)은 수용 기판(70)에 2 차원 어레이로 배열되며, 제1 방향으로 제3 피치(P3)로 배열될 수 있다. 또한, 수용 기판(70)의 일 가장자리에 가장 인접한 제1 발광소자 칩(21)은 수용 기판(70)의 상기 일 가장자리로부터 제1 거리(D1)만큼 이격되어 배치될 수 있다.
도 11 및 도 12b를 참조하면, 수용 기판(70)에 제1 발광소자 칩(21)을 배열한 후, 제2 발광소자 칩(23)이 제3 피치(P3)로 배열되어 있는 제2 중간 기판(60b)을 준비한다(S221). 제2 중간 기판(60b) 상에서, 제2 중간 기판(60b)의 일 가장자리에 가장 인접한 제2 발광소자 칩(23)은 제2 중간 기판(60b)의 상기 일 가장자리로부터 제2 거리(D2)만큼 이격될 수 있다. 일부 실시예들에 있어서, 상기 제2 거리(D2)는 제1 거리(D1)보다 클 수 있고, 제1 거리(D1)와 칩 간 피치(A)를 합한 것과 동일할 수 있다.
이어서, 제2 발광소자 칩(23) 각각이 제1 발광소자 칩(21) 각각의 옆에 위치하도록, 제2 중간 기판(60b) 상의 제2 발광소자 칩(23)을 제1 발광소자 칩(21)을 배열되어 있는 수용 기판(70)으로 전사한다(S223). 수용 기판(70) 상에서, 제2 발광소자 칩(23)은 2차원 어레이로 배열되고, 제1 방향에 대하여 제3 피치(P3)로 배열될 수 있다. 또한, 수용 기판(70) 상에서, 제2 발광소자 칩(23) 각각은 제1 방향으로 칩 간 피치(A)만큼 제1 발광소자 칩(21) 각각과 이격될 수 있다.
도 11 및 도 12c를 참조하면, 수용 기판(70)에 제2 발광소자 칩(23)을 배열한 후, 제3 발광소자 칩(25)이 제3 피치(P3)로 배열되어 있는 제3 중간 기판(60c)을 준비한다(S231). 제3 중간 기판(60c) 상에서, 제3 중간 기판(60c)의 일 가장자리에 가장 인접한 제3 발광소자 칩(25)은 제3 중간 기판(60c)의 상기 일 가장자리로부터 제3 거리(D3)만큼 이격될 수 있다. 일부 실시예들에 있어서, 상기 제3 거리(D3)는 제2 거리(D2)보다 클 수 있고, 제2 거리(D2)와 칩 간 피치(A)를 합한 것과 동일할 수 있다.
이어서, 제3 발광소자 칩(25) 각각이 제2 발광소자 칩(23) 각각의 옆에 위치하도록, 제3 중간 기판(60c) 상의 제3 발광소자 칩(25)을 제1 발광소자 칩(21) 및 제2 발광소자 칩(23)이 배열되어 있는 수용 기판(70)으로 전사한다(S233). 수용 기판(70) 상에서, 제3 발광소자 칩(25)은 2차원 어레이로 배열되고, 제1 방향에 대하여 제3 피치(P3)로 배열될 수 있다. 또한, 수용 기판(70) 상에서, 제3 발광소자 칩(25) 각각은 제1 방향으로 칩 간 피치(A)만큼 제2 발광소자 칩(23) 각각과 이격될 수 있다. 제1 방향으로 이웃한 1 개의 제1 발광소자 칩(21), 1개의 제2 발광소자 칩(23), 및 1개의 발광소자 칩(11)은 후속 공정을 통해 하나의 패키지를 구성할 수 있으며, 하나의 픽셀을 구성할 수 있다.
상기 S213 단계, S223 단계 및 S233 단계 각각은 전술한 도 9에 도시된 반도체 제조 장치(200)를 이용하여 수행될 수 있고, 도 10a 내지 도 10h를 참조하여 설명된 것과 실질적으로 동일하게 수행될 수 있다.
도 13은 본 발명의 일부 실시예들에 따른 발광소자 칩의 재배열 방법을 순서에 따라 나타내는 흐름도이다. 도 14는 도 13의 발광소자 칩의 재배열 방법에 대응하는 블록도이다.
도 13 및 도 14를 참조하면, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)에 대한 이송 공정을 수행한다(S310).
좀더 구체적으로, 제1 발광소자 칩(21)이 제1 피치(P1)로 배열된 제1 지지 필름(50a)을 준비하고, 제1 발광소자 칩(21)을 제1 지지 필름(50a)으로부터 제1 중간 기판(60a)으로 이송한다(S311). 제1 발광소자 칩(21)은 칩 간 이격 거리가 보다 확대되도록 제1 지지 필름(50a)으로부터 제1 중간 기판(60a)으로 이송될 수 있다. 예컨대, 제1 발광소자 칩(21)은 제1 피치(P1) 보다 큰 제2 피치(P2)로 제1 중간 기판(60a) 상에 배열될 수 있다. 이후, 제1 발광소자 칩(21)에 대한 이송과 유사하게, 제2 발광소자 칩(23)을 제2 지지 필름(50b)으로부터 제2 중간 기판(60b)으로 이송하고(S313), 제3 발광소자 칩(25)을 제3 지지 필름(50c)으로부터 제3 중간 기판(60c)으로 이송한다(S315). 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)에 대한 이송은 전술한 도 1, 도 4a 내지 도 6b에 도시된 반도체 제조 장치(100, 100a, 100b, 100c)를 이용하여 수행될 수 있고, 도 2a 내지 도 2e를 참조하여 설명된 것과 실질적으로 동일하게 수행될 수 있다.
이어서, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)에 대한 전사 공정을 수행한다(S320). 제1 발광소자 칩(21)에 대한 전사 공정(S321), 제2 발광소자 칩(23)에 대한 전사 공정(S323), 및 제3 발광소자 칩(25)에 대한 전사 공정(S325)은 순차적으로 진행될 수 있다. 제1 발광소자 칩(21)에 대한 전사 공정(S321), 제2 발광소자 칩(23)에 대한 전사 공정(S323), 및 제3 발광소자 칩(25)에 대한 전사 공정(S325)은 도 11 및 도 12a 내지 도 12c를 참조하여 설명된 것과 실질적으로 동일하게 수행될 수 있다.
도 15a 내지 도 15f는 본 발명의 일부 실시예들에 따른 디스플레이 장치(300)의 제조 방법을 공정 순서에 따라 나타내는 흐름도이다.
도 15a를 참조하면, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)이 배열되어 있는 수용 기판(70)을 준비한다. 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)은 각각 적색광을 발광하는 발광소자 칩, 녹색광을 발광하는 발광소자 칩, 및 청색광을 발광하는 발광소자 칩일 수 있다. 이웃한 하나의 제1 발광소자 칩(21), 하나의 제2 발광소자 칩(23), 및 하나의 제3 발광소자 칩(25)은 하나의 픽셀을 구성할 수 있다.
도 15b를 참조하면, 수용 기판(70)의 일면 상에, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 및 제3 발광소자 칩(25)을 덮는 몰딩층(311)을 형성한다.
도 15c를 참조하면, 몰드 공정 후, 제1 발광소자 칩(21), 제2 발광소자 칩(23), 제3 발광소자 칩(25), 및 몰딩층(311)을 포함하는 구조체(310)를 수용 기판(70)으로부터 분리시킨다. 이러한 분리 공정 후에, 상기 구조체(310)는 캐리어 기판(315) 상에 놓이며, 제1 발광소자 칩(21)의 하면, 제2 발광소자 칩(23)의 하면, 및 제3 발광소자 칩(25)의 하면은 외부로 노출된다.
도 15d를 참조하면, 제1 발광소자 칩(21)의 하면이 위치한 구조체(310)의 일면 상에 배선 구조(320)를 형성한다. 배선 구조(320)는 절연층(321) 및 절연층(321) 내의 도전 패턴(323)을 포함할 수 있고, 도전 패턴(323)은 제1 발광소자 칩(21), 제2 발광소자 칩(23), 제3 발광소자 칩(25)과 전기적으로 연결될 수 있다.
도 15e를 참조하면, 배선 구조(320)의 일면 상에 도전 패턴(323)과 연결된 접속 단자(350)를 형성한다. 접속 단자(350)는, 예를 들어 범프 또는 솔더 볼일 수 있다. 접속 단자(350)를 형성한 후에, 배선 구조(320) 및 구조체(310)를 블레이드(BL)를 이용하여 각각의 발광 패키지(340)로 싱귤레이션한다. 발광 패키지(340)는 제1 발광소자 칩(21), 제2 발광소자 칩(23) 및 제3 발광소자 칩(25)을 포함할 수 있다.
도 15f를 참조하면, 발광 패키지(340)를 제조한 후에, 발광 패키지(340)를 모듈 기판(370) 상에 실장하여 디스플레이 장치(300)를 제조할 수 있다. 디스플레이 장치(300)는 발광 패키지(340)에 전원 및 신호를 인가하기 위하여 모듈 기판(370) 상에 실장된 구동 부품(360)을 포함할 수 있다. 발광 패키지(340) 및 구동 부품(360)은 각각 접속 단자(350)를 통해 모듈 기판(370)의 배선층(371)에 전기적으로 연결될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100, 100a, 100b, 100c, 200: 반도체 제조 장치
110, 110a, 110b: 이송 헤드 120: 진공 척
121: 물질층 123: 버퍼층
125: 돌기 127: 진공홀
129: 지지층 130: 척 프레임
140: 진공 펌프 150: 점착력 조절부
151: 제1 레이저 조사부 153: 이젝터
210: 제1 지지척 220: 제2 지지척
230: 척 구동부 240: 비젼부
250: 제2 레이저 조사부

Claims (10)

  1. 제1 피치로 배열된 복수의 발광소자 칩을 지지하는 지지 필름;
    상기 지지 필름의 일부 영역에 레이저를 조사하여 상기 지지 필름의 점착력을 국부적으로 감소시키도록 구성된 레이저 조사부;
    상기 복수의 발광소자 칩을 상기 지지 필름으로부터 중간 기판으로 이송하고 상기 복수의 발광소자 칩을 상기 중간 기판 상에 상기 제1 피치보다 큰 제2 피치로 배열시키도록 구성되고, 상기 복수의 발광소자 칩을 진공 흡착하기 위한 진공 척을 포함하는 이송 헤드;
    상기 이송 헤드에 진공압을 제공하기 위한 진공 펌프; 및
    상기 중간 기판 상의 상기 복수의 발광소자 칩을 수용 기판으로 전사하는 전사 장치;
    를 포함하고,
    상기 진공 척은 다공성(porous)의 물질층 및 상기 물질층 상의 버퍼층을 포함하고,
    상기 버퍼층은 복수의 돌기 및 상기 물질층과 접하는 상기 버퍼층의 일면으로부터 상기 복수의 돌기의 저면까지 연장된 진공홀을 포함하고,
    상기 레이저 조사부는, 상기 복수의 발광소자 칩 중에서 상기 제2 피치로 배열된 제1 그룹의 발광소자 칩들에 접촉된 상기 지지 필름의 영역들에 레이저를 조사하여 상기 지지 필름의 상기 영역들의 점착력을 감소시키도록 구성되고,
    상기 이송 헤드는, 상기 복수의 발광소자 칩 중에서 상기 제1 그룹의 발광소자 칩들을 선택적으로 진공 흡착하고, 진공 흡착된 상기 제1 그룹의 발광소자 칩들을 상기 지지 필름으로부터 중간 기판으로 이송하고, 진공 흡착된 상기 제1 그룹의 발광소자 칩들을 상기 중간 기판에 상기 제2 피치로 배열시키도록 구성되고,
    상기 중간 기판은 상기 복수의 발광소자 칩을 부착하도록 구성된 제1 필름 및 상기 제1 필름의 가장자리를 지지하는 제1 프레임을 포함하고,
    상기 수용 기판은 상기 복수의 발광소자 칩을 부착하도록 구성된 제2 필름 및 상기 제2 필름의 가장자리를 지지하는 제2 프레임을 포함하고, 상기 제2 필름의 점착력은 상기 제1 필름의 점착력보다 크고,
    상기 전사 장치는,
    상기 중간 기판을 지지하고, 상기 제1 필름에 부착된 상기 복수의 발광소자 칩이 위치된 중심부 및 상기 제1 프레임이 위치된 주변부를 포함하는, 제1 지지척;
    상기 제1 지지척의 상방에 배치되고 상기 수용 기판이 상기 중간 기판과 마주하도록 상기 수용 기판을 지지하는 제2 지지척; 및
    상기 중간 기판 상의 상기 복수의 발광소자 칩이 상기 수용 기판에 부착되도록 상기 제1 지지척 및 상기 제2 지지척 중 적어도 하나를 이동시키는 척 구동부;
    를 포함하고,
    상기 척 구동부는, 상기 제1 프레임과 상기 제2 프레임이 접촉하도록 상기 제1 지지척 및 상기 제2 지지척 중 적어도 하나를 이동시킨 이후, 상기 제1 필름 상의 상기 복수의 발광소자 칩이 상기 제2 필름에 부착되도록 상기 제1 지지척의 상기 주변부가 고정된 상태에서 상기 제1 지지척의 상기 중심부를 상기 제2 지지척을 향해 이동시키도록 구성된 것을 특징으로 하는 반도체 제조 장치.
  2. 제 1 항에 있어서,
    상기 물질층은 0.1 마이크로미터 내지 20 마이크로미터 사이의 기공 사이즈(pore size)를 가지는 반도체 제조 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 중간 기판은 제1 얼라인 마크를 포함하고,
    상기 수용 기판은 제2 얼라인 마크를 포함하고,
    상기 전사 장치는 상기 제1 얼라인 마크 및 상기 제2 얼라인 마크를 인식하기 위한 비젼(vision)부를 더 포함하고,
    상기 척 구동부는 상기 비젼부에서 인식된 정보를 기반으로 상기 제1 지지척 및 상기 제2 지지척을 정렬시키는 반도체 제조 장치.
  9. 제1 피치로 배열된 복수의 발광소자 칩을 지지하는 제1 기판;
    상기 제1 기판의 점착력을 국부적으로 감소시키는 점착력 조절부;
    상기 복수의 발광소자 칩을 상기 제1 기판으로부터 제2 기판으로 이송하고 상기 복수의 발광소자 칩을 상기 제2 기판 상에 상기 제1 피치보다 큰 제2 피치로 배열시키도록 구성된 이송 헤드; 및
    상기 복수의 발광소자 칩을 상기 제2 기판으로부터 제3 기판으로 전사하도록 구성된 전사 장치;
    를 포함하고,
    상기 점착력 조절부는 상기 복수의 발광소자 칩 중에서 상기 제2 피치로 배열된 제1 그룹의 발광소자 칩들에 접촉된 상기 제1 기판의 영역들의 점착력을 감소시키도록 구성되고,
    상기 이송 헤드는, 상기 복수의 발광소자 칩 중에서 상기 제1 그룹의 발광소자 칩들을 선택적으로 홀딩하여 상기 제2 기판으로 이송하고, 상기 제1 그룹의 발광소자 칩들을 상기 제2 기판 상에 상기 제2 피치로 배열하도록 구성되고,
    상기 점착력 조절부는 상기 제1 기판의 일부 영역에 레이저를 조사하여 상기 제1 기판의 점착력을 국부적으로 감소시키도록 구성된 레이저 조사부를 포함하고,
    상기 제2 기판은 상기 복수의 발광소자 칩을 부착하도록 구성된 제1 필름 및 상기 제1 필름의 가장자리를 지지하는 제1 프레임을 포함하고,
    상기 제3 기판은 상기 복수의 발광소자 칩을 부착하도록 구성된 제2 필름 및 상기 제2 필름의 가장자리를 지지하는 제2 프레임을 포함하고, 상기 제2 필름의 점착력은 상기 제1 필름의 점착력보다 크고,
    상기 전사 장치는,
    상기 제2 기판을 지지하고, 상기 제1 필름에 부착된 상기 복수의 발광소자 칩이 위치된 중심부 및 상기 제1 프레임이 위치된 주변부를 포함하는, 제1 지지척;
    상기 제1 지지척의 상방에 배치되고, 상기 제3 기판이 상기 제2 기판과 마주하도록 상기 제3 기판을 지지하는 제2 지지척; 및
    상기 제2 기판 상의 상기 복수의 발광소자 칩이 상기 제3 기판에 부착되도록 상기 제1 지지척 및 상기 제2 지지척 중 적어도 하나를 이동시키는 척 구동부;
    를 포함하고,
    상기 척 구동부는, 상기 제1 프레임과 상기 제2 프레임이 접촉하도록 상기 제1 지지척 및 상기 제2 지지척 중 적어도 하나를 이동시킨 이후, 상기 제1 필름 상의 상기 복수의 발광소자 칩이 상기 제2 필름에 부착되도록 상기 제1 지지척의 상기 주변부가 고정된 상태에서 상기 제1 지지척의 상기 중심부를 상기 제2 지지척을 향해 이동시키도록 구성된 것을 특징으로 하는 반도체 제조 장치.
  10. 삭제
KR1020170115133A 2017-09-08 2017-09-08 반도체 제조 장치 Active KR102609560B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170115133A KR102609560B1 (ko) 2017-09-08 2017-09-08 반도체 제조 장치
US15/903,144 US10804132B2 (en) 2017-09-08 2018-02-23 Apparatus for manufacturing semiconductor
CN201811026092.5A CN109473377A (zh) 2017-09-08 2018-09-04 用于制造半导体的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170115133A KR102609560B1 (ko) 2017-09-08 2017-09-08 반도체 제조 장치

Publications (2)

Publication Number Publication Date
KR20190028099A KR20190028099A (ko) 2019-03-18
KR102609560B1 true KR102609560B1 (ko) 2023-12-04

Family

ID=65631478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170115133A Active KR102609560B1 (ko) 2017-09-08 2017-09-08 반도체 제조 장치

Country Status (3)

Country Link
US (1) US10804132B2 (ko)
KR (1) KR102609560B1 (ko)
CN (1) CN109473377A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6301565B1 (ja) * 2016-01-29 2018-03-28 イエーノプティーク オプティカル システムズ ゲーエムベーハー マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
KR102428029B1 (ko) * 2017-12-20 2022-08-02 (주)포인트엔지니어링 마이크로 led 전사헤드
CN110648956A (zh) * 2018-06-27 2020-01-03 普因特工程有限公司 微发光二极管转印头
CN111863690B (zh) * 2019-04-29 2023-10-20 成都辰显光电有限公司 批量转移头及其加工方法
KR20200129751A (ko) * 2019-05-10 2020-11-18 (주)포인트엔지니어링 마이크로 led 흡착체 및 이를 이용한 마이크로 led 디스플레이 제작 방법 및 마이크로 led 디스플레이
CN112017988B (zh) * 2019-05-31 2024-03-19 成都辰显光电有限公司 转移设备
KR102819268B1 (ko) * 2019-08-14 2025-06-11 (주)포인트엔지니어링 마이크로 led 전사헤드
KR102423731B1 (ko) * 2019-08-29 2022-07-21 주식회사 디플랫 마이크로 led 전사장치
KR102392446B1 (ko) * 2020-01-20 2022-04-29 주식회사 프로닉스 마이크로 led 어레이 전사를 위하여 기판, 마이크로 led 어레이, 마이크로 진공모듈 간의 배치 구조 및 마이크로 진공모듈을 이용한 마이크로 led 어레이 전사 방법
KR102442516B1 (ko) * 2020-01-23 2022-09-13 고려대학교 산학협력단 마이크로 소자의 전사 헤드 및 그 제조 방법, 그리고 마이크로 소자의 전사 방법
CN113327866B (zh) * 2020-02-28 2022-09-20 复旦大学 二维器件真空制备系统及其方法
KR102436955B1 (ko) * 2020-03-11 2022-08-26 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
WO2022032568A1 (zh) * 2020-08-13 2022-02-17 重庆康佳光电技术研究院有限公司 芯片转移组件及其制作方法、芯片转移方法及显示背板
EP3958297B1 (de) * 2020-08-18 2023-10-04 Siltronic AG Verfahren zum herstellen eines vakuumgreifers für halbleiterwerkstücke und vakuumgreifer
KR102271499B1 (ko) * 2020-10-16 2021-07-01 넥스타테크놀로지 주식회사 실장 헤드 및 이를 포함하는 부품 실장 장치
US20220402146A1 (en) * 2021-06-18 2022-12-22 Win Semiconductors Corp. Testing system and method of testing and transferring light-emitting element
CN113690171A (zh) * 2021-09-08 2021-11-23 南方科技大学 一种Micro-LED芯片的巨量转移方法
CN116013819B (zh) * 2023-02-24 2023-07-04 长春光华微电子设备工程中心有限公司 一种用于taiko晶圆传输的信息标定方法
KR102804312B1 (ko) * 2023-06-02 2025-05-15 인펠 주식회사 초미세 솔더볼을 어태치하기 위한 솔더볼 어태치 장치 및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012896A1 (en) * 2002-08-02 2004-02-12 Symbol Technologies, Inc. Method and appartus for high volume assembly of radio frequency identification tags
JP2005003866A (ja) * 2003-06-11 2005-01-06 Hideki Matsumura 画素制御素子形成基板の製造方法
JP2011091293A (ja) 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012156288A (ja) 2011-01-26 2012-08-16 Showa Denko Kk 半導体チップの製造方法および半導体チップの実装方法
WO2017037475A1 (en) * 2015-09-02 2017-03-09 Oculus Vr, Llc Assembly of semiconductor devices

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677317A (ja) 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体装置の組立方法
US6399143B1 (en) * 1996-04-09 2002-06-04 Delsys Pharmaceutical Corporation Method for clamping and electrostatically coating a substrate
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP4632514B2 (ja) * 2000-10-31 2011-02-16 京セラ株式会社 配線基板およびその製造方法
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4768963B2 (ja) * 2004-03-01 2011-09-07 リンテック株式会社 ウェハの転写方法
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
JP4758780B2 (ja) 2006-01-27 2011-08-31 新光電気工業株式会社 半導体装置の製造方法及び半導体装置の実装装置
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20110078583A (ko) 2009-12-31 2011-07-07 주식회사 하이닉스반도체 반도체 칩 픽업 장치 및 그 방법
WO2012079597A1 (de) * 2010-12-14 2012-06-21 Ev Group E. Thallner Gmbh Aufnahmeeinrichtung zur aufnahme und halterung eines wafers
KR20120124700A (ko) 2011-05-04 2012-11-14 엠.씨.케이 (주) 기판 흡착용 패드 및 이의 제조방법
KR101801264B1 (ko) 2011-06-13 2017-11-27 삼성전자주식회사 반도체 제조 장치 및 이를 이용한 반도체 패키지 방법
US8426227B1 (en) 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US8415771B1 (en) 2012-05-25 2013-04-09 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US8912045B2 (en) 2012-06-12 2014-12-16 International Business Machines Corporation Three dimensional flip chip system and method
KR101619876B1 (ko) 2014-04-21 2016-05-11 울산과학기술원 이송장치용 흡착패드 및 이를 구비하는 이송장치
KR102085212B1 (ko) 2014-07-20 2020-03-05 엑스-셀레프린트 리미티드 마이크로-전사 인쇄를 위한 장치 및 방법들
JP5911029B2 (ja) * 2014-08-01 2016-04-27 日東電工株式会社 可撓性薄膜構造の表示セルに光学機能フィルムを貼り合わせる方法
US9698134B2 (en) 2014-11-27 2017-07-04 Sct Technology, Ltd. Method for manufacturing a light emitted diode display
US9607907B2 (en) 2014-12-01 2017-03-28 Industrial Technology Research Institute Electric-programmable magnetic module and picking-up and placement process for electronic devices
JP6563322B2 (ja) 2015-12-11 2019-08-21 株式会社ディスコ 搬送装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004012896A1 (en) * 2002-08-02 2004-02-12 Symbol Technologies, Inc. Method and appartus for high volume assembly of radio frequency identification tags
JP2005003866A (ja) * 2003-06-11 2005-01-06 Hideki Matsumura 画素制御素子形成基板の製造方法
JP2011091293A (ja) 2009-10-26 2011-05-06 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2012156288A (ja) 2011-01-26 2012-08-16 Showa Denko Kk 半導体チップの製造方法および半導体チップの実装方法
WO2017037475A1 (en) * 2015-09-02 2017-03-09 Oculus Vr, Llc Assembly of semiconductor devices

Also Published As

Publication number Publication date
US20190080954A1 (en) 2019-03-14
US10804132B2 (en) 2020-10-13
CN109473377A (zh) 2019-03-15
KR20190028099A (ko) 2019-03-18

Similar Documents

Publication Publication Date Title
KR102609560B1 (ko) 반도체 제조 장치
US12062638B2 (en) Microdevice transfer setup and integration of micro-devices into system substrate
EP3248226B1 (en) Micro-led transferring method and manufacturing method of micro-led device
TWI868452B (zh) 用以移位照射波長的設備及方法
US10468472B2 (en) Integration of micro-devices into system substrate
EP3796382B1 (en) Device for self-assembling semiconductor light-emitting diodes
EP3218939B1 (en) Pre-screening method of micro-led
EP3271951B1 (en) Transferring method, manufacturing method of micro-led
EP3271953B1 (en) Transferring method and manufacturing method of micro-led
CN102386197B (zh) 影像感测晶片封装体及其形成方法
US20200013662A1 (en) Integration of microdevices into system substrate
JP2018506166A5 (ko)
US10978530B2 (en) Integration of microdevices into system substrate
US20230326937A1 (en) Integration of microdevices into system substrate
CN110634840A (zh) 检测基板及其制备方法、检测装置和检测方法
CN112768370A (zh) 微元件的转移方法及转移装置
KR102392446B1 (ko) 마이크로 led 어레이 전사를 위하여 기판, 마이크로 led 어레이, 마이크로 진공모듈 간의 배치 구조 및 마이크로 진공모듈을 이용한 마이크로 led 어레이 전사 방법
US10854801B1 (en) Bonding strategies for placement of LEDs from multiple carrier substrates
EP3796379B1 (en) Substrate chuck for self-assembling semiconductor light-emitting diodes
KR102240603B1 (ko) Led 구조체 전사 방법
KR102176615B1 (ko) 디스플레이 소자의 트랜스퍼 장치 및 트랜스퍼 방법
US11295972B2 (en) Layout structure between substrate, micro-LED array and micro-vacuum module for micro-LED array transfer using micro-vacuum module, and method for manufacturing micro-LED display using the same
JP2003208106A (ja) 素子転写方法、電子応用装置、画像表示装置、樹脂形成素子の製造方法及び画像表示装置の製造方法
KR102767963B1 (ko) 파동 에너지를 이용한 c2 대칭성 led 소자의 배열을 이용한 디스플레이 모듈의 제작 방법
US20250102567A1 (en) Chip electrical property detection device and method of manufacturing the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170908

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200810

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170908

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220906

Patent event code: PE09021S01D

PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20230303

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230901

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20231129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20231130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration