[go: up one dir, main page]

KR101891257B1 - 반도체 발광장치 및 그 제조방법 - Google Patents

반도체 발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR101891257B1
KR101891257B1 KR1020120033978A KR20120033978A KR101891257B1 KR 101891257 B1 KR101891257 B1 KR 101891257B1 KR 1020120033978 A KR1020120033978 A KR 1020120033978A KR 20120033978 A KR20120033978 A KR 20120033978A KR 101891257 B1 KR101891257 B1 KR 101891257B1
Authority
KR
South Korea
Prior art keywords
light emitting
substrate
electrode
emitting structure
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120033978A
Other languages
English (en)
Other versions
KR20130111800A (ko
Inventor
김유승
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120033978A priority Critical patent/KR101891257B1/ko
Priority to US13/803,943 priority patent/US8946760B2/en
Publication of KR20130111800A publication Critical patent/KR20130111800A/ko
Priority to US14/576,667 priority patent/US9236525B2/en
Application granted granted Critical
Publication of KR101891257B1 publication Critical patent/KR101891257B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 측면에 따른 반도체 발광장치는,
적어도 일면에 형성된 제1 및 제2 전극패턴을 구비하는 기판과, 상기 기판의 일면 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물과, 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되는 제1 전극구조와, 상기 제2 도전형 반도체층과 전기적으로 연결되며 상기 기판과 상기 발광구조물 사이에 형성되어 상기 발광구조물의 외측으로 연장되는 제2 전극구조와, 상기 기판 및 제2 전극구조 사이에 개재되어 상기 기판과 상기 제2 전극구조를 분리하는 절연층와, 상기 제1 전극구조와 상기 제1 전극패턴을 연결하는 제1 연결부와, 상기 발광구조물의 외측으로 연장된 제2 전극구조와 상기 제2 전극패턴을 연결하는 제2 연결부를 포함한다.

Description

반도체 발광장치 및 그 제조방법{Light Emitting Device and Manufacturing Method thereof}
본 발명은 반도체 발광장치 및 그 제조방법에 관한 것이다.
일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광 통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode: LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되어 왔다. 이러한 질화물 반도체 발광소자는 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광을 방출하는 활성층을 갖는 발광소자로서 제공될 수 있다.
이러한 질화물 발광소자가 개발된 후에, 많은 기술적 발전이 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저 전류/저 출력의 모바일 제품에 적용되는 부품으로 사용되었으며, 최근에는 점차 그 활용범위가 고 전류/고 출력 분야로 확대됨에 따라, 반도체 발광소자의 발광 효율과 품질을 개선하기 위한 연구가 활발하게 이루어지고 있다. 특히, 발광소자의 광 출력과 신뢰성을 개선하기 위해 다양한 전극 구조를 갖는 발광소자가 개발되고 있다.
본 발명의 목적 중 하나는, 신뢰성이 개선된 반도체 발광장치를 제공하는 것이다.
본 발명의 목적 중 다른 하나는, 발광구조물과 기판 사이의 안정적이고 견고한 결합이 가능하게 하는 반도체 발광장치 제조방법을 제공하는 것이다.
본 발명의 일 측면은,
적어도 일면에 형성된 제1 및 제2 전극패턴을 구비하는 기판과, 상기 기판의 일면 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물과, 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되는 제1 전극구조와, 상기 제2 도전형 반도체층과 전기적으로 연결되며 상기 기판과 상기 발광구조물 사이에 형성되어 상기 발광구조물의 외측으로 연장되는 제2 전극구조와, 상기 기판 및 제2 전극구조 사이에 개재되어 상기 기판과 상기 제2 전극구조를 분리하는 절연층과, 상기 제1 전극구조와 상기 제1 전극패턴을 연결하는 제1 연결부와, 상기 발광구조물의 외측으로 연장된 제2 전극구조와 상기 제2 전극패턴을 연결하는 제2 연결부를 포함하는 반도체 발광장치를 제공할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조는 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접속하는 도전성 비아를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 도전성 비아를 상기 제2 도전형 반도체층 및 활성층과 분리시키기 위한 절연체를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조는 상기 발광구조물과 상기 기판 사이에 형성되며, 상기 절연층에 의해 상기 기판과 분리될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조는 상기 발광구조물 및 기판 사이에서 상기 발광구조물의 외측으로 연장될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부는 상기 제1 전극구조 중 상기 발광구조물의 외측으로 연장된 영역 및 상기 제1 전극패턴과 접촉하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조는 상기 발광구조물의 상기 기판이 배치된 면과 반대인 면에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부는 상기 제1 전극구조로부터 상기 발광구조물의 측면으로 연장되어 상기 제1 전극패턴과 접촉하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부를 상기 제2 도전형 반도체층 및 활성층과 전기적으로 분리하기 위한 절연체를 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 기판은, 기판 본체와, 상기 기판 본체를 두께 방향으로 관통하는 복수의 비아를 포함하며, 상기 복수의 비아는 상기 제1 및 제2 전극패턴과 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에서, 상기 기판은 상기 제1 및 제2 전극패턴이 형성된 면과 대향하는 면에 상기 복수의 비아와 전기적으로 연결되도록 형성된 하부 전극을 더 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 절연층은 실리콘 수지를 포함할 수 있다.
본 발명의 다른 측면은,
반도체 성장용 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되어 형성된 발광구조물을 마련하는 단계와, 상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되는 제1 및 제2 전극구조를 형성하는 단계와, 적어도 일면에 제1 및 제2 전극패턴을 구비하는 기판을 마련하는 단계와, 상기 발광구조물의 상기 제2 전극구조가 형성된 면과 상기 기판의 상기 제1 및 제2 전극패턴이 형성된 면 사이에 개재되는 절연체를 이용하여 상기 발광구조물과 상기 기판을 부착하는 단계와, 상기 발광구조물로부터 상기 반도체 성장용 기판을 제거하는 단계와, 상기 발광구조물 및 절연체의 일부를 제거하여 상기 제1 및 제2 전극패턴의 적어도 일부를 노출시키는 단계와, 상기 제1 및 제2 전극구조를 상기 제1 및 제2 전극패턴 각각과 전기적으로 연결하는 제1 및 제2 연결부를 형성하는 단계를 포함하는 반도체 발광장치 제조방법을 제공할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조를 형성하는 단계는, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접속하는 도전성 비아를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조를 형성하는 단계는, 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접속하는 도전성 비아를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 발광구조물 및 절연체의 일부를 제거하여 상기 제1 및 제2 전극패턴의 적어도 일부를 노출시키는 단계는, 상기 발광구조물의 적어도 일부를 제거하여 개별 소자 단위로 분리하는 단계와, 상기 절연체의 일부를 제거하여 상기 제1 및 제2 전극패턴의 적어도 일부를 노출시키는 단계를 포함할 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부는, 노출된 상기 제1 전극패턴의 일부와 상기 제1 전극구조를 연결하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 기판의 일면에 상기 발광구조물을 부착하는 단계에서 상기 절연체는 유동성을 가질 수 있다.
본 발명의 일 실시 예에서, 상기 기판의 일면에 상기 발광구조물을 부착하는 단계에서, 상기 절연체는 상기 기판 및 발광구조물의 적어도 일면에 스핀 온 글라스(Spin On Glass: SOG) 방법을 이용하여 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 및 제2 전극구조를 형성하는 단계는 분리하여 이루어질 수 있다.
본 발명의 일 실시 예에서, 상기 제1 전극구조를 형성하는 단계는 상기 반도체 성장용 기판을 제거하는 단계 후에 이루어지며, 상기 제1 전극구조는 상기 반도체 성장용 기판이 제거되어 노출된 제1 도전형 반도체층 상에 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부는 상기 제1 전극구조로부터 상기 발광구조물의 측면으로 연장되어 상기 제1 전극패턴과 접촉하도록 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 제1 연결부를 상기 제2 도전형 반도체층 및 활성층으로부터 분리시키기 위한 절연체를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 신뢰성이 개선된 반도체 발광장치를 제공할 수 있다.
본 발명의 다른 실시형태에 따르면, 발광구조물과 기판 사이의 안정적이고 견고한 결합이 가능하게 하는 반도체 발광장치 제조방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 발광장치의 단면을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 제1 실시형태의 변형 예에 따른 반도체 발광장치의 단면을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 제2 실시형태에 따른 반도체 발광장치의 단면을 개략적으로 나타내는 도면이다.
도 4는 본 발명의 제2 실시형태의 변형 예에 따른 반도체 발광장치의 단면을 개략적으로 나타낸 도면이다.
도 5 내지 도 9는 본 발명의 일 실시형태에 따른 반도체 발광장치의 제조방법을 설명하기 위한 도면이다.
도 10 내지 도 15는 본 발명의 다른 실시형태에 따른 반도체 발광장치의 제조방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 제1 실시형태에 따른 반도체 발광장치의 단면을 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 실시형태에 따른 반도체 발광장치(100)는 적어도 일면 상에 제1 및 제2 전극패턴(12a, 12b)이 형성된 기판(10)과, 상기 기판(10) 상에 배치되는 발광구조물(20)을 포함한다. 상기 발광구조물(20)은 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)을 포함하며, 상기 발광구조물(20)에는 제1 및 제2 도전형 반도체층(21, 23) 각각과 전기적으로 연결되는 제1 및 제2 전극구조(21a, 23a)가 형성될 수 있다.
상기 제2 전극구조(23a)는 상기 기판(10)과 상기 발광구조물(20) 사이에 형성되어 상기 발광구조물(20)의 외측으로 연장되며, 상기 기판(10) 및 상기 제2 전극구조(23a) 사이에는, 상기 제2 전극구조(23a)를 기판(10)으로부터 분리하는 절연층(30)이 형성될 수 있다. 한편, 상기 기판(10) 상에 형성된 제1 및 제2 전극패턴(12a, 12b)은 제1 및 제2 연결부(41, 42)에 의해 상기 제1 및 제2 전극구조(21a, 23a) 각각과 전기적으로 연결될 수 있다.
기판(10) 상면에는 제1 및 제2 전극패턴(12a, 12b)이 형성되며, 상기 제1 및 제2 전극패턴(12a, 12b)이 형성된 면에 발광구조물(20)이 배치되어 상기 제1 및 제2 전극패턴(12a, 12b)을 통해 발광구조물(20)에 전기 신호를 인가할 수 있다.
구체적으로, 상기 기판(10)은 기판 본체(11)와, 상기 기판 본체(11)의 일면에 형성된 제1 및 제2 전극패턴(12a, 12b)과, 상기 기판 본체(11)를 두께 방향으로 관통하는 복수의 비아(14)와, 상기 기판 본체(11)의 타면에 형성되는 하부 전극(13)을 포함할 수 있다. 이때, 상기 복수의 비아(14)는 상기 제1 및 제2 전극패턴(12a, 12b)과 하부 전극(13) 사이를 전기적으로 연결하며, 상기 발광구조물(20)에서 발생된 열을 외부로 방출하는 방열 기능을 할 수 있다.
기판 본체(11)는 에폭시, 트리아진, 실리콘, 폴리이미드 등을 함유하는 유기 수지 소재 및 기타 유기 수지 소재로 형성되거나, AlN, Al2O3 등의 세라믹 소재, 또는 금속 및 금속화합물을 소재로 하여 형성될 수 있다. 또한, 기판(10)은 그 일면에 전극패턴이 형성된 PCB 기판일 수 있다.
구체적으로, 상기 제1 및 제2 전극패턴(12a, 12b)이 형성된 면에는 발광구조물(20)이 배치되고, 발광구조물이 배치된 반대면, 즉, 기판 본체(11)의 하면에는 상기 기판 본체(11) 상면에 배치되는 발광구조물(20)로 전원을 공급하기 위한 배선 구조와 별도의 전원 공급 장치(미도시)가 형성될 수 있다.
다만, 도 1에서는 기판(10)이 기판 본체(11)를 관통하는 비아(14)를 포함하는 형태로 도시하였으나 이에 제한되는 것은 아니며, 본 실시형태에 적용될 수 있는 기판(10)은, 발광구조물(20)이 배치되는 면과 그 대향하는 면 모두에 발광구조물을 구동하기 위한 배선 구조가 형성된 기판이라면 어느 것이나 적용 가능하다. 구체적으로, 기판의 표면 및 이면에는 각각의 발광구조물과 전기적으로 접속하기 위한 배선이 형성될 수 있으며, 상기 기판 본체(11) 상면에 형성되는 배선은 발광구조물의 제1 및 제2 전극구조(21a, 23a)와 연결되는 제1 및 제2 연결부(41, 42)를 통해 그 이면에 형성되는 배선에 접속될 수 있다.
상기 기판 본체(11) 상에 형성되는 제1 및 제2 전극패턴(12a, 12b)과 하부 전극(13)은, 수지 또는 세라믹 소재로 형성된 기판 본체(11) 상면에 금속 물질, 예를 들면, Au, Cu 등을 도금하여 형성할 수 있다.
상기 기판(10) 상에 배치되는 발광구조물(20)은 제1 및 제2 도전형 반도체층(21, 23)과 그 사이에 배치되는 활성층(22)을 포함하여 구성될 수 있다.
본 실시 형태에서, 제1 및 제2 도전형 반도체층(21, 23)은 각각 n형 및 p형 반도체층이 될 수 있으며, 질화물 반도체로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 n형 및 p형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(21, 23)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, 예컨대, GaN, AlGaN, InGaN 등의 물질이 이에 해당될 수 있다.
제1 및 제2 도전형 반도체층(21, 23) 사이에 형성되는 활성층(22)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, InGaN/GaN 구조가 사용될 수 있다.
제1 및 제2 전극구조(21a, 23a)는 상기 제1 및 제2 도전형 반도체층(21, 23) 각각과 전기적으로 연결되도록 형성되어 발광구조물(20)에 외부 전기신호를 인가할 수 있다.
또한, 상기 제1 및 제2 전극구조(21a, 23a)는 활성층(22)에서 방출된 빛을 발광구조물(20)의 상부, 즉, 제1 도전형 반도체층(21)의 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(21)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 제1 및 제2 전극구조(21a, 23a)는 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 제1 및 제2 전극구조(21a, 23a)는 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Cr/Au, Cr/Al, Ti/Al, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다.
도 1에 도시된 바와 같이, 상기 제1 및 제2 전극구조(21a, 23a)는 상기 기판(10)과 발광구조물(20) 사이에 형성되어 상기 발광구조물(20)의 외측으로 연장될 수 있으며, 상기 발광구조물(20)의 외측으로 연장된 영역에서 제1 및 제2 연결부(41, 42)와 접촉하여 제1 및 제2 전극패턴(12a, 12b) 각각과 연결될 수 있다.
상기 제1 및 제2 연결부(41, 42)는 상기 제1 및 제2 전극구조(21a, 23a)와 상기 제1 및 제2 전극패턴(12a, 12b)의 전기적 연결을 위한 것으로, 전기 전도성이 우수한 금속으로 이루어질 수 있다.
본 실시형태에서는, 상기 제1 및 제2 전극구조(21a, 23a)가 발광구조물(20)의 외측으로 연장되어 외부로 노출되는 구조로 도시하였으나 이에 제한되는 것은 아니며, 상기 제1 및 제2 전극구조(21a, 23a) 중 어느 하나만이 발광구조물(20)의 외측으로 연장되는 구조도 가능하다. 또한, 상기 제1 및 제2 연결부(41, 42)가 상기 제1 및 제2 전극구조(21a, 23a)의 노출된 표면을 완전히 덮는 형태로 구성될 수 있으며, 상기 제1 및 제2 전극구조(21a, 23a)는 상기 제1 및 제2 연결부(41, 42)와 일체로 형성될 수 있다.
제2 전극구조(21a)는 상기 제2 도전형 반도체층(23) 및 활성층(22)을 관통하여 제1 도전형 반도체층(21)과 접속하는 도전성 비아(v)를 포함할 수 있으며, 상기 도전성 비아(v)를 활성층(22) 및 제2 도전형 반도체층(23)과 분리하기 위한 절연층(31)을 더 포함할 수 있다.
도전성 비아(v)는 제1 도전형 반도체층(21)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 도전형 반도체층(21)과의 접촉 면적 등이 적절히 조절될 수 있다. 본 실시 형태의 경우, 도전성 비아(v)는 제1 도전형 반도체층(21)과 그 내부에서 접속되어 있으나, 실시 형태에 따라, 도전성 비아(v)는 제1 도전형 반도체층(21)의 표면과 접속되도록 형성될 수도 있을 것이다.
본 실시형태의 경우, 도전성 비아(v)는 제1 도전형 반도체층(21)과 접속하여 기판(10) 방향으로 연장되며, 상기 도전성 비아(v)를 포함하는 제1 전극구조(21a)는 상기 발광구조물(20)의 측면에서 제2 연결부(42)와 연결될 수 있다. 따라서, 제1 및 제2 전극구조(21a, 23a)는 주된 광 방출면의 반대 면인 발광구조물(20)과 기판(10) 사이에 형성되므로, 전극 구조에 의한 광 추출 효율의 감소를 최소화할 수 있다. 또한, 방열 특성이 우수한 기판(10)을 적용함으로써 방열 효율을 개선할 수 있다.
발광구조물(20)과 기판 사이에는 절연체(30)가 형성될 수 있다. 상기 절연체(30)는 제1 및 제2 전극구조(21a, 23a)를 서로 전기적으로 분리함과 동시에, 발광구조물(20)과 기판(10)을 안정적으로 결합시킬 수 있다. 절연체(30)는 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
일반적으로, 상기 제1 및 제2 전극구조(21a, 23a)가 용융되어 상기 기판(10)의 제1 및 제2 전극패턴(12a, 12b)과 결합하는 경우, 상기 제1 및 제2 전극구조(21a, 23a)를 이루는 물질이 용융 과정에서 서로 접촉하여 불량이 발생할 수 있으며, 이러한 현상을 방지하기 위하여 제1 및 제2 전극구조(21a, 23a)를 충분히 이격 배치하는 경우 기판(10)과 발광구조물(20) 사이의 충진이 이루어지지 않아 결합력이 저하되거나 발광구조물이 외부 충격에 의해 파괴가 일어나는 문제가 있다.
그러나, 본 실시형태의 경우, 발광구조물(20)과 기판(10)을 접착시키기 위한 절연체(30)를 적용함으로써 용융 결합 시 제1 및 제2 전극구조(21a, 23a) 사이의 쇼트 문제를 해결하며, 발광구조물(20)과 기판(10) 사이의 안정적이고 견고한 결합이 가능하도록 할 수 있다.
도 2는 본 발명의 제1 실시형태의 변형 예에 따른 반도체 발광장치의 단면을 개략적으로 나타낸 도면이다.
도 2를 참조하면, 본 실시형태에 따른 반도체 발광장치(101)는, 도 1에 도시된 반도체 발광장치와 마찬가지로 제1 및 제2 전극구조(21a', 23a')가 상기 기판(10')과 발광구조물(20') 사이에 형성된다는 점에서 유사하나, 제1 전극구조(21a')가 도전성 비아(v)를 포함하는 구조가 아니라는 점에서 차이가 존재한다.
구체적으로, 상기 제1 전극구조(21a')는 상기 발광구조물(20')의 제2 도전형 반도체층(23'), 활성층(22') 및 제1 도전형 반도체층(21')의 일부를 식각하여 노출된 제1 도전형 반도체층(21') 상에 형성될 수 있으며, 도 1에 도시된 실시형태와 마찬가지로 제1 연결부(42')에 의해 제1 전극패턴(12a')과 연결될 수 있다.
또한, 본 실시형태의 경우, 발광구조물(20')로부터 반도체 성장용 기판(50')이 제거되지 않은 상태로 기판(10')에 부착되어, 소위 플립칩(flip-chip) 본딩과 유사한 구조를 가질 수 있다.
다만, 본 발명에 적용될 수 있는 제1 및 제2 전극구조가 도 1 및 도 2에 도시된 형태로 제한되는 것은 아니며, 도전성 비아와 금속 연결부를 구비하여 필요에 따라 다양한 구조를 갖도록 형성될 수 있을 것이다.
도 3은 본 발명의 제2 실시형태에 따른 반도체 발광장치의 단면을 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 실시형태에 따른 반도체 발광장치(200)는 적어도 일면 상에 형성된 제1 및 제2 전극패턴(112a, 112b)을 구비하는 기판(110)과, 상기 기판(110) 상에 배치되는 발광구조물(120)을 포함한다. 상기 발광구조물(120)은 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함하며, 상기 발광구조물(120)에는 제1 및 제2 도전형 반도체층(121, 123) 각각과 전기적으로 연결되는 제1 및 제2 전극구조(121a, 123a)가 형성될 수 있다.
상기 제2 전극구조(123a)는 상기 기판(110)과 상기 발광구조물(120) 사이에 형성되어 상기 발광구조물(120)의 외측으로 연장되며, 상기 기판(110) 및 상기 제2 전극구조(123a) 사이에는, 상기 제2 전극구조(123a)를 기판(110)으로부터 분리하는 절연층(130)이 형성될 수 있다. 한편, 상기 기판(110) 상에 형성된 제1 및 제2 전극패턴(112a, 112b)은 제1 및 제2 연결부(141, 142)에 의해 상기 제1 및 제2 전극구조(121a, 123a) 각각과 전기적으로 연결될 수 있다.
본 실시형태에서는, 도 1 및 도 2에 도시된 실시형태와는 달리 제1 전극구조(121a)가 발광구조물(20) 상면에 형성됨으로써, 수직방향으로의 전류 흐름이 확대된 형태의 반도체 발광장치를 제공할 수 있다.
도 1 및 도 2에 도시된 실시형태에 따른 반도체 발광장치(100, 101')의 경우 도전성 비아(v)를 이용하거나 발광구조물(20)을 메사 식각하여 이용하여 제1 전극구조(21a, 21a') 및 제2 전극구조(23a, 23a')가 모두 동일한 방향, 즉, 기판(10, 10')과 발광구조물(20, 20') 사이에 형성되었으나, 본 실시형태에서는 제1 및 제2 전극구조(121a, 123a)가 발광구조물(120)을 기준으로 서로 반대 방향을 향하도록 형성될 수 있다.
구체적으로, 상기 제1 전극구조(121a)는 제1 도전형 반도체층(121) 상에 형성되며, 발광구조물(120)의 측면으로 연장되는 제1 연결부(141)에 의해 제1 전극패턴(112a)과 접속할 수 있다. 상기 제1 연결부(141)를 활성층(122) 및 제2 도전형 반도체층(123)과 전기적으로 분리하기 위하여, 상기 제1 연결부(141)와 발광구조물(120) 사이에는 절연층(131)이 형성될 수 있다.
상기 발광구조물(20)과 기판(110) 사이에는 절연체(130)가 개재될 수 있으며, 상기 절연체(130)에 의해 상기 발광구조물(20)은 기판(110)과 안정적으로 결합할 수 있다. 상기 절연체(130)는 제1 실시형태와 마찬가지로 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하며, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물 등이 적용될 수 있을 것이다.
본 실시형태의 경우, 제1 및 제2 전극구조(121a, 123a)가 발광구조물의 상하면에 형성됨에 따라 수직 방향으로의 정류 흐름이 개선될 수 있으며, 도전성 비아 형성하기 위한 공정이 생략되어 공정을 단순화할 수 있다. 또한, 발광 영역인 활성층(122)이 제거되지 않아 발광 면적을 최대로 할 수 있으며, 발광구조물(120)과 기판(110) 사이에 제2 전극구조(123a)만이 형성되므로, 제2 전극구조(123a)의 형상 및 크기에 대한 설계 자유도가 증가한다.
도 4는 본 발명의 제2 실시형태의 변형 예에 따른 반도체 발광장치의 단면을 개략적으로 나타낸 도면이다.
도 4를 참조하면, 본 실시형태에 따른 반도체 발광장치(200')는 적어도 일면 상에 형성된 제1 및 제2 전극패턴(112a', 112b')을 구비하는 기판(110')과, 상기 기판(110') 상에 배치되는 발광구조물(120')을 포함한다. 상기 발광구조물(120')은 제1 도전형 반도체층(121'), 활성층(122') 및 제2 도전형 반도체층(123')을 포함하며, 상기 발광구조물(120')에는 제1 및 제2 도전형 반도체층(121', 123') 각각과 전기적으로 연결되는 제1 및 제2 전극구조(121a', 123a')가 형성될 수 있다.
본 실시형태의 경우, 제1 및 제2 전극구조(121a', 123a')가 발광구조물(120')을 기준으로 하여 서로 반대인 면에 수직 방향으로 형성된다는 점에서 도 3에 도시된 반도체 발광장치(200)와 유사하나, 발광구조물(120')과 기판(110') 사이에 형성되는 도전성 기판(160') 및 도전성 비아(v)와, 제1 전극구조(121a')와 연결되는 도전형 컨택층(121b')을 더 포함한다는 점에서 차이가 존재한다.
구체적으로, 상기 도전성 기판(160')은 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 하나 이상을 포함하는 물질, 예컨대, Si에 Al이 도핑된 형태의 물질로 이루어질 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(160')은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다.
따라서, 이에 제한되는 것은 아니나, 본 실시형태의 경우 상기 제1 및 제2 도전형 반도체층(121', 123')은 이전 실시형태와는 달리 각각 p형 및 n형 반도체층으로 이해될 수 있을 것이다.
상기 도전성 기판(160')은 제2 도전형 반도체층(123')과 전기적으로 연결되며, 이에 따라, 도전성 기판(160')을 통하여 제2 도전형 반도체층(123')에 전기 신호가 인가되는 전극으로 기능할 수 있다. 이를 위하여, 도 4에 도시된 것과 같이, 도전성 기판(160')으로부터 연장되어 제2 도전형 반도체층(23)과 접속된 도전성 비아(v)가 구비될 수 있으며, 상기 제1 전극구조(123a')는 상기 도전성 기판(160')과 일체로 형성될 수 있다.
본 실시형태에서 도전성 비아(v)의 개수, 형상, 피치, 제2 도전형 반도체층(23)과의 접촉 면적은 적절히 조절될 수 있으며, 상기 도전성 비아(v)와 도전성 기판(160') 또한 일체로 형성될 수 있다. 상기 도전성 비아(v)와 발광구조물(120') 사이에는, 도전성 비아(v)를 활성층(122') 및 제1 도전형 반도체층(121')과 전기적으로 분리시키기 위한 절연층(131')이 개재될 수 있다.
한편, 상기 발광구조물(120')과 기판(110') 사이에는 도전형 컨택층(121b')이 형성될 수 있으며, 도전형 컨택층(121b')은 활성층(122')에서 방출된 빛을 제2 도전형 반도체층(123') 방향으로 반사하는 기능을 수행할 수 있다. 상기 도전형 컨택층(121b')은 전기적으로 도전성 기판(160')과 분리되며, 이를 위하여 도전형 컨택층(121b')과 도전성 기판(160') 사이에는 절연체(131')가 개재될 수 있다.
도 5 내지 도 9는 본 발명의 일 실시형태에 따른 반도체 발광장치의 제조방법을 설명하기 위한 도면으로, 구체적으로, 도 1에 도시된 구조의 반도체 발광장치(100)를 제조하기 위한 공정에 해당한다.
도 5 내지 도 9에서는 제1 및 제2 전극구조를 갖는 하나의 반도체 발광장치를 기준으로 도시하였으나 이에 제한되는 것은 아니며, 웨이퍼 레벨에서 복수 개의 소자 단위 발광장치를 제조하는 공정 중에도 적용될 수 있을 것이다.
본 실시형태에 따른 반도체 발광장치의 제조방법은, 반도체 성장용 기판(50) 상에 발광구조물(20)을 형성하는 단계와, 상기 발광구조물(20)에 제1 및 제2 전극구조(21a, 23a)를 형성하는 단계와, 제1 및 제2 전극패턴(12a, 12b)을 구비하는 기판 상에 상기 발광구조물(20)을 부착하는 단계와, 상기 발광구조물(20)로부터 상기 반도체 성장용 기판(50)을 제거하는 단계와, 상기 발광구조물(20)의 일부를 제거하여 상기 제2 전극패턴(12b)을 노출시키는 단계와, 상기 제1 및 제2 전극패턴(12a, 12b)과 제1 및 제2 전극구조(12a, 12b)를 연결하는 제1 및 제2 연결부(41, 42)를 형성하는 단계를 포함할 수 있다.
우선, 도 5에 도시된 바와 같이 반도체 성장용 기판(50) 상에 제1 도전형 반도체층(21), 활성층(22) 및 제2 도전형 반도체층(23)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물(20)을 형성할 수 있다. 예를 들면, 상기 발광구조물(20)은 AlxInyGa(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 질화물계 반도체로 구성될 수 있다.
반도체 성장용 기판(10)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 구체적으로 도시하지는 않았으나, 상기 발광구조물(20)과 반도체 성장용 기판(10) 사이에는 버퍼층이 형성될 수 있으며, 버퍼층은 질화물 등으로 이루어진 언도프 반도체층으로 채용되어, 그 위에 성장되는 발광구조물의 격자 결함을 완화할 수 있다.
상기 발광구조물(20) 상에는 상기 제1 및 제2 도전형 반도체층(21, 23) 각각과 전기적으로 연결되는 제1 및 제2 전극구조(21a, 23a)가 형성될 수 있다. 상기 제1 및 제2 전극구조(21a, 23a)는 상기 발광구조물(20)의 동일한 방향에 형성될 수 있다. 상기 제1 및 제2 전극구조(21a, 23a)는 광 반사 기능과 반도체층과의 오믹 컨택 기능을 고려하여 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다.
구체적으로 도시하지는 않았으나, 제1 및 제2 전극구조(21a, 23a)는 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 예를 들면, Ni/Ag, Zn/Ag, Cr/Au, Cr/Al, Ti/Al, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다.
상기 제1 전극구조(21a)는 상기 제2 도전형 반도체층(23)과 활성층(22)을 관통하여 제1 도전형 반도체층(21)과 접속하는 도전성 비아(v)를 포함할 수 있다. 상기 도전성 비아(v)는 상기 발광구조물(20)의 일부를 제거하여 형성된 홈 내부를 도전성 물질, 예를 들면, Ti, TiW, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 충전하여 형성할 수 있다. 이때, 도금, 스퍼터링, 증착 등의 공정이 이용될 수 있으며, 도전성 비아(v)의 개수, 형상, 피치 등은 필요에 따라 적절히 조절될 수 있을 것이다.
상기 도전성 비아(v)를 포함하는 제1 전극구조(21a)를 활성층(22) 및 제2 도전형 반도체층(23)과 전기적으로 분리하기 위하여, 그 사이에는 절연층(31)이 개재될 수 있으며, 상기 절연층(31)은 발광구조물(20) 표면에 SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 형성할 수 있다.
다음으로, 도 6에 도시된 바와 같이, 절연체(30)를 이용하여 상기 발광구조물(20)을 기판(10)에 부착할 수 있다. 상기 기판(10)은 적어도 일면에 형성된 제1 및 제2 전극패턴(12a, 12b)을 구비하며, 상기 발광구조물(20)은 제2 전극구조(21a, 23a)가 형성된 면이 상기 기판(10)을 향하도록 배치될 수 있다.
상기 기판(10)은, 기판 본체(11)와 상기 기판 본체(11)의 상면에 형성된 제1 및 제2 전극패턴(12a, 12b)과, 상기 기판 본체(11)를 두께 방향으로 관통하는 복수의 비아(14)와, 상기 기판 본체(11)의 하면에 형성된 하부 전극(13)을 포함할 수 있다. 다만, 기판(10)의 형상이 이에 제한되는 것은 아니며, 본 실시형태에 적용될 수 있는 기판(10)은, 발광구조물(20)이 배치되는 면과 그 대향하는 면 모두에 발광구조물을 구동하기 위한 배선 구조가 형성된 기판이라면 어느 것이나 적용 가능하다.
본 실시형태에서, 상기 발광구조물(20)은 제2 전극구조(23a)가 형성된 면이 상기 기판(10)의 제1 및 제2 전극패턴(12a, 12b)과 마주보는 형태로, 상기 발광구조물(20)과 기판(10) 사이에 개재되는 절연체(30)에 의해 상기 기판(10)에 고정될 수 있다.
절연체(30)는 제1 및 제2 전극구조(21a, 23a)를 서로 전기적으로 분리함과 동시에, 발광구조물(20)과 기판(10)을 안정적으로 결합시킬 수 있다. 절연체(30)는 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
상기 절연체(30)는 상기 발광구조물(20) 및 기판(10) 중 적어도 하나의 표면에 증착, SOG(Spin On Glass), 도포 등의 다양한 공지된 방법을 이용하여 형성될 수 있다. 예를 들면, 유동성이 있는 수지를 기판(10) 또는 발광구조물(20) 표면에 도포 후 경화시키는 공정을 통해 발광구조물(20)과 기판(10)을 부착하거나, 발광구조물(20) 및 기판(10) 표면에 수지 도포 후 수지가 경화된 상태에서 수지가 형성된 면을 상호 접촉시켜 열과 압력을 가해줌으로써 수지와 수지 사이를 결합시키는 방법도 가능하다.
이에 따라, 상기 발광구조물(20) 상에 형성된 제1 및 제2 전극구조(21a, 23a)는 상기 절연체(30)에 의해 기판(10)의 제1 및 제2 전극패턴(12a, 12b)과 분리될 수 있다.
일반적으로, 제1 및 제2 전극구조(21a, 23a)가 상기 제1 및 제2 전극패턴(12a, 12b)과 접촉한 상태에서 용융됨으로써 상기 발광구조물(20)이 상기 기판(10)에 고정되는 경우, 용융된 제1 및 제2 전극구조(21a, 23a)가 서로 닿아 쇼트에 의한 불량이 발생할 수 있다. 한편, 이러한 현상을 방지하기 위하여 제1 및 제2 전극구조(21a, 23a)는 서로 일정 간격을 두고 이격 배치될 수 있으나, 이러한 경우에는 발광구조물(20)과 기판(10) 사이의 접촉 면적이 좁아져 발광구조물(20)과 기판(10) 사이의 결합력이 약해지는 문제가 있다.
그러나, 본 실시형태의 경우, 발광구조물(20)과 기판(10)이 제1 및 제2 전극구조(21a, 23a)를 매개로 결합하는 것이 아니라 별도의 절연체(30)를 이용하여 결합하게 되므로 상술한 문제점들을 해결하여 신뢰성이 개선된 반도체 발광장치를 제공할 수 있다. 구체적으로, 본 실시형태에 따른 반도체 발광장치 제조방법은 절연체(30)를 이용하여 제1 및 제2 전극구조(21a, 23a)를 전기적으로 분리할 뿐만 아니라, 절연체(30)를 접착 물질로 이용함으로써 기판(10)과 발광구조물(20)이 안정적이고 견고하게 결합하도록 할 수 있다.
다음으로, 도 7에 도시된 바와 같이 상기 기판(10)이 부착된 발광구조물(20)로부터 반도체 성장용 기판(50)을 제거할 수 있다. 이때, 상기 기판(10)은 반도체 성장용 기판(50)을 제거 시 지지기판으로 기능할 수 있으며, 반도체 성장용 기판(50)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다.
다음으로, 도 8에 도시된 바와 같이, 발광구조물(20) 및 절연체(30)의 일부를 제거하여 상기 제1 및 제2 전극패턴(12b)의 적어도 일부를 노출시킬 수 있다. 상기 발광구조물(20)과 절연체(30)를 제거하는 공정은 동시에 이루어지거나, 또는 서로 분리하여 순차적으로 이루어질 수 있으며, 당 기술분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 수행될 수 있다. 식각 공정을 통해 상기 제1 및 제2 전극패턴(12a, 12b)의 노출된 영역은, 추후 제1 및 제2 도전형 반도체층(21, 23)과의 전기 연결부로 제공될 수 있다.
한편, 본 공정이 웨이퍼 레벨로 수행되는 경우, 상기 발광구조물(20)의 일부를 제거하는 공정은 상기 발광구조물(20)을 개별 소자 단위로 분리하는 공정과 동시에 진행될 수 있을 것이다.
다음으로, 도 9에 도시된 바와 같이, 노출된 상기 제1 및 제2 전극패턴(12a, 12b)과 제1 및 제2 전극구조(21a, 23a) 각각을 연결하는 제1 및 제2 연결부(41, 42)를 형성할 수 있다.
상기 제1 및 제2 연결부(41, 42)는 상기 제1 및 제2 전극패턴(12a, 12b)의 노출된 영역으로부터 상기 제1 및 제2 전극구조(21a, 23a)로 연장되도록 형성될 수 있다. 구체적으로, 상기 제1 및 제2 연결부(41, 42)는 상기 발광구조물(20)의 외측으로 연장되어 노출되는 제1 및 제2 전극구조(21a, 23a)와 접촉하여 상기 기판(10)을 통해 상기 발광구조물(20)에 전기 신호를 인가할 수 있다. 이를 위하여 상기 제1 및 제2 연결부(41, 42)는 전기 전도성이 우수한 금속 물질로 이루어질 수 있으며, 공지된 도금, 증착 등의 방법을 이용하여 형성될 수 있다.
도 10 내지 도 15는 본 발명의 다른 실시형태에 따른 반도체 발광장치의 제조방법을 설명하기 위한 도면으로, 구체적으로, 도 3에 도시된 구조의 반도체 발광장치(100)를 제조하기 위한 공정에 해당한다.
이전 실시형태와 마찬가지로, 도 10 내지 도 15에서는 제1 및 제2 전극구조를 갖는 하나의 반도체 발광장치를 기준으로 도시하였으나 이에 제한되는 것은 아니며, 웨이퍼 레벨에서 복수 개의 소자 단위 발광장치를 제조하는 공정 중에도 적용될 수 있을 것이다.
본 실시형태에 따른 반도체 발광장치의 제조방법은, 반도체 성장용 기판(150) 상에 발광구조물(120)을 형성하는 단계와, 상기 발광구조물(120)에 제1 및 제2 전극구조(121a, 123a)를 형성하는 단계와, 제1 및 제2 전극패턴(112a, 112b)을 구비하는 기판(110) 상에 절연체(130)를 이용하여 상기 발광구조물(120)을 부착하는 단계와, 상기 발광구조물(120)로부터 상기 반도체 성장용 기판(150)을 제거하는 단계와, 상기 발광구조물(120) 및 절연체(130)의 일부를 제거하여 상기 제1 및 제2 전극패턴(112a, 112b)의 적어도 일부를 노출시키는 단계와, 상기 제1 및 제2 전극패턴(112a, 112b)과 제1 및 제2 전극구조(112a, 112b)를 연결하는 제1 및 제2 연결부(141, 142)를 형성하는 단계를 포함할 수 있다.
우선, 도 10에 도시된 바와 같이 반도체 성장용 기판(150) 상에 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 순차적으로 적층하여 발광구조물(120)을 형성할 수 있다. 상기 반도체 성장용 기판(150)은 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있으며, 상기 발광구조물(120)은 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 상기 반도체 성장용 기판(150) 상에서 성장될 수 있다.
상기 발광구조물(120) 상면에는 제2 도전형 반도체층(123)과 전기적으로 연결되도록 제2 전극구조(123a)가 형성될 수 있다. 상기 제2 전극구조(123a)는 광 반사 기능과 제2 도전형 반도체층(123)과의 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다.
다음으로, 도 11에 도시된 바와 같이, 절연체(130)를 이용하여 상기 발광구조물(120)을 기판(110)에 부착할 수 있다. 상기 기판(110)의 일면에는 제1 및 제2 전극패턴(112a, 112b)을 구비할 수 있으며, 상기 제1 및 제2 전극패턴(112a, 112b)은 기판 본체(111)를 두께 방향으로 관통하는 도전성 비아(114)에 의해 하부 전극(113)과 연결될 수 있다. 상기 발광구조물(120)은 상기 제2 전극구조(123a)가 형성된 면이 상기 기판(110)을 마주보도록 배치될 수 있으며, 상기 제2 전극구조(123a)는 상기 절연체(130)에 의해 상기 기판(110)의 제2 전극패턴(112b)과 분리될 수 있다.
다음으로, 도 12에 도시된 바와 같이, 상기 기판(110)이 부착된 발광구조물(120)로부터 반도체 성장용 기판(150)을 제거할 수 있다. 상기 반도체 성장용 기판(150)은 상기 기판(110)을 지지체로 하여 화학적 또는 레이저 리프트 오프를 통해 제거될 수 있다.
다음으로, 도 13에 도시된 바와 같이, 상기 발광구조물(120) 및 절연체(130)의 일부를 제거하여 상기 제1 및 제2 전극패턴(112a, 112b)의 적어도 일부를 노출시킬 수 있다. 이전 실시형태에서도 설명한 바와 같이, 상기 발광구조물(120) 및 절연체(130)의 일부를 제거하는 공정은 웨이퍼 레벨로 발광구조물을 개별 소자단위를 분리하는 공정 중에 이루어질 수 있다.
한편, 상기 발광구조물(120)의 측면 및 상면의 일부에는, 제1 전극구조(미도시)와 제1 전극패턴(112a)을 연결하는 제1 연결부(미도시)가 형성될 영역에 절연체(131)가 형성될 수 있다. 상기 절연체(131)는 상기 제1 연결부를 제2 도전형 반도체층(123) 및 활성층(122)과 전기적으로 분리하기 위한 것으로, 도 13에 도시된 것과 달리, 상기 발광구조물(120)의 측면만을 덮는 형태로 형성되는 것도 가능하다.
다음으로, 도 14에 도시된 바와 같이, 상기 제1 도전형 반도체층(121) 상에 제1 전극구조(121a)를 형성할 수 있다. 상기 제1 전극구조(121a)는 상기 제1 도전형 반도체층(121)에 외부 전기 신호를 인가하기 위한 전극 패드로 기능할 수 있다.
이를 위하여, 도 15에 도시된 바와 같이 상기 제1 전극패드(112a)로부터 발광구조물(120)의 측면으로 연장되어 상기 제1 전극구조(121a)와 접속하는 제1 연결부(141)와, 상기 제2 전극구조(123a)를 제2 전극패턴(112b)과 연결하는 제2 연결부(142)를 형성할 수 있다. 이로써, 상기 제1 및 제2 도전형 반도체층(121, 123) 각각과 전기적으로 연결되는 제1 및 제2 전극구조(121a, 123a)는 상기 제1 및 제2 연결부(141, 142)에 의해 상기 기판(110)의 제1 및 제2 전극패턴(112a, 112b)과 접속하여 외부 신호를 인가받을 수 있다.
본 실시형태에 따른 반도체 발광소자의 제조방법의 경우, 절연체(30, 130)를 발광구조물(20, 120)과 기판(10, 110)을 결합시키는 접착 물질로 이용하며, 이로써 간단한 공정을 통해 기판(10, 110)과 발광구조물(20, 120)이 안정적이고 견고하게 결합하도록 할 수 있다. 또한, 쇼트 발생 위험이 없고, 발광소자 실장 기판과의 견고한 결합이 가능하므로 신뢰성이 개선된 반도체 발광장치를 제공할 수 있다.
100, 200: 반도체 발광장치 10, 110: 기판
11, 111: 기판 본체 12a, 112a: 제1 전극패턴
12b, 112b: 제2 전극패턴 13, 113: 하부전극
14, 114: 도전성 비아 20, 120: 발광구조물
21, 121: 제1 도전형 반도체층 22, 122: 활성층
23, 123: 제2 도전형 반도체층 21a, 121a: 제1 전극구조
23a, 123a: 제2 전극구조 30, 130: 절연체
31, 131: 절연층 41, 141: 제1 연결부
42, 142: 제2 연결부 50, 150: 반도체 성장용 기판

Claims (23)

  1. 적어도 일면에 형성된 제1 및 제2 전극패턴을 구비하는 기판;
    상기 기판의 일면 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되는 제1 전극구조;
    상기 제2 도전형 반도체층과 전기적으로 연결되며 상기 기판과 상기 발광구조물 사이에 형성되어 상기 발광구조물의 외측으로 연장되는 제2 전극구조;
    상기 기판 및 제2 전극구조 사이에 개재되어 상기 기판과 상기 제2 전극구조를 분리하는 절연층;
    상기 제1 전극구조와 상기 제1 전극패턴을 연결하는 제1 연결부; 및
    상기 절연층의 외측면 상으로 연장되어, 상기 발광구조물의 외측으로 연장된 제2 전극구조와 상기 제2 전극패턴을 연결하는 제2 연결부;
    를 포함하는 반도체 발광장치.
  2. 제1항에 있어서,
    상기 제1 전극구조는 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층과 접속하는 도전성 비아를 포함하는 것을 특징으로 하는 반도체 발광장치.
  3. 제2항에 있어서,
    상기 도전성 비아를 상기 제2 도전형 반도체층 및 상기 활성층과 분리시키기 위한 절연체를 더 포함하는 것을 특징으로 하는 반도체 발광장치.
  4. 제1항에 있어서,
    상기 제1 전극구조는 상기 발광구조물과 상기 기판 사이에 형성되며, 상기 절연층에 의해 상기 기판과 분리되는 것을 특징으로 하는 반도체 발광장치.
  5. 적어도 일면에 형성된 제1 및 제2 전극패턴을 구비하는 기판;
    상기 기판의 일면 상에 배치되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되는 제1 전극구조;
    상기 제2 도전형 반도체층과 전기적으로 연결되며 상기 기판과 상기 발광구조물 사이에 형성되어 상기 발광구조물의 외측으로 연장되는 제2 전극구조;
    상기 기판 및 제2 전극구조 사이에 개재되어 상기 기판과 상기 제2 전극구조를 분리하는 절연층;
    상기 제1 전극구조와 상기 제1 전극패턴을 연결하는 제1 연결부; 및
    상기 발광구조물의 외측으로 연장된 제2 전극구조와 상기 제2 전극패턴을 연결하는 제2 연결부;
    를 포함하고,
    상기 제1 전극구조는 상기 발광구조물 및 상기 기판 사이에서 상기 발광구조물의 외측으로 연장되는 것을 특징으로 하는 반도체 발광장치.
  6. 제5항에 있어서,
    상기 제1 연결부는 상기 제1 전극구조 중 상기 발광구조물의 외측으로 연장된 영역 및 상기 제1 전극패턴과 접촉하도록 형성된 것을 특징으로 하는 반도체 발광장치.
  7. 제1항에 있어서,
    상기 제1 전극구조는 상기 발광구조물에서 상기 기판과 마주하는 면과 반대인 면에 형성된 것을 특징으로 하는 반도체 발광장치.
  8. 제7항에 있어서,
    상기 제1 연결부는 상기 제1 전극구조로부터 상기 발광구조물의 측면으로 연장되어 상기 제1 전극패턴과 접촉하도록 형성된 것을 특징으로 하는 반도체 발광장치.
  9. 반도체 성장용 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층이 순차적으로 적층되어 형성된 발광구조물을 마련하는 단계;
    상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결되는 제1 및 제2 전극구조를 형성하는 단계;
    적어도 일면에 제1 및 제2 전극패턴을 구비하는 기판을 마련하는 단계;
    상기 발광구조물의 상기 제2 전극구조가 형성된 면과 상기 기판의 상기 제1 및 제2 전극패턴이 형성된 면 사이에 개재되는 절연체를 이용하여 상기 발광구조물과 상기 기판을 부착하는 단계;
    상기 발광구조물로부터 상기 반도체 성장용 기판을 제거하는 단계;
    상기 발광구조물 및 상기 절연체의 일부를 제거하여 상기 제1 및 제2 전극패턴의 적어도 일부를 노출시키는 단계; 및
    상기 제1 및 제2 전극구조를 상기 제1 및 제2 전극패턴 각각과 전기적으로 연결하는 제1 및 제2 연결부를 형성하는 단계;
    를 포함하는 반도체 발광장치 제조방법.
  10. 제9항에 있어서,
    상기 기판의 일면에 상기 발광구조물을 부착하는 단계에서 상기 절연체는 유동성을 갖는 것을 특징으로 하는 반도체 발광장치 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020120033978A 2012-04-02 2012-04-02 반도체 발광장치 및 그 제조방법 Active KR101891257B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120033978A KR101891257B1 (ko) 2012-04-02 2012-04-02 반도체 발광장치 및 그 제조방법
US13/803,943 US8946760B2 (en) 2012-04-02 2013-03-14 Semiconductor light emitting device and fabrication method thereof
US14/576,667 US9236525B2 (en) 2012-04-02 2014-12-19 Semiconductor light emitting device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120033978A KR101891257B1 (ko) 2012-04-02 2012-04-02 반도체 발광장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130111800A KR20130111800A (ko) 2013-10-11
KR101891257B1 true KR101891257B1 (ko) 2018-08-24

Family

ID=49233717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033978A Active KR101891257B1 (ko) 2012-04-02 2012-04-02 반도체 발광장치 및 그 제조방법

Country Status (2)

Country Link
US (2) US8946760B2 (ko)
KR (1) KR101891257B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
US8889485B2 (en) 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
WO2013187723A1 (ko) * 2012-06-14 2013-12-19 An Sang Jeong 반도체 발광소자 및 이의 제조 방법
KR101494331B1 (ko) * 2013-12-11 2015-02-23 한국광기술원 플립 칩 구조의 질화물 반도체 발광소자
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
KR102098261B1 (ko) 2014-06-18 2020-04-08 엑스-셀레프린트 리미티드 마이크로 어셈블링된 led 디스플레이들
KR20170047324A (ko) 2014-08-26 2017-05-04 엑스-셀레프린트 리미티드 마이크로 어셈블링된 하이브리드 디스플레이들 및 조명 엘리먼트들
US9799261B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Self-compensating circuit for faulty display pixels
US9799719B2 (en) 2014-09-25 2017-10-24 X-Celeprint Limited Active-matrix touchscreen
US9991163B2 (en) 2014-09-25 2018-06-05 X-Celeprint Limited Small-aperture-ratio display with electrical component
US9818725B2 (en) 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
KR101629268B1 (ko) 2014-10-29 2016-06-10 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102014258B1 (ko) * 2014-11-21 2019-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
DE102015107526A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
KR20160141301A (ko) * 2015-05-29 2016-12-08 삼성전자주식회사 반도체 발광 소자 패키지
CN106298837A (zh) * 2015-05-29 2017-01-04 鸿富锦精密工业（深圳）有限公司 Oled显示面板及拼接显示装置
US9871345B2 (en) 2015-06-09 2018-01-16 X-Celeprint Limited Crystalline color-conversion device
US11061276B2 (en) 2015-06-18 2021-07-13 X Display Company Technology Limited Laser array display
US10133426B2 (en) 2015-06-18 2018-11-20 X-Celeprint Limited Display with micro-LED front light
US10255834B2 (en) 2015-07-23 2019-04-09 X-Celeprint Limited Parallel redundant chiplet system for controlling display pixels
US10380930B2 (en) 2015-08-24 2019-08-13 X-Celeprint Limited Heterogeneous light emitter display system
US10230048B2 (en) 2015-09-29 2019-03-12 X-Celeprint Limited OLEDs for micro transfer printing
US10066819B2 (en) 2015-12-09 2018-09-04 X-Celeprint Limited Micro-light-emitting diode backlight system
US9786646B2 (en) 2015-12-23 2017-10-10 X-Celeprint Limited Matrix addressed device repair
US10200013B2 (en) 2016-02-18 2019-02-05 X-Celeprint Limited Micro-transfer-printed acoustic wave filter device
US10361677B2 (en) 2016-02-18 2019-07-23 X-Celeprint Limited Transverse bulk acoustic wave filter
US10109753B2 (en) 2016-02-19 2018-10-23 X-Celeprint Limited Compound micro-transfer-printed optical filter device
TWI681508B (zh) 2016-02-25 2020-01-01 愛爾蘭商艾克斯瑟樂普林特有限公司 有效率地微轉印微型裝置於大尺寸基板上
US10150326B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid document with variable state
US10150325B2 (en) 2016-02-29 2018-12-11 X-Celeprint Limited Hybrid banknote with electronic indicia
US10193025B2 (en) 2016-02-29 2019-01-29 X-Celeprint Limited Inorganic LED pixel structure
US10153257B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-printed display
US10153256B2 (en) 2016-03-03 2018-12-11 X-Celeprint Limited Micro-transfer printable electronic component
US10199546B2 (en) 2016-04-05 2019-02-05 X-Celeprint Limited Color-filter device
US10008483B2 (en) 2016-04-05 2018-06-26 X-Celeprint Limited Micro-transfer printed LED and color filter structure
US9997102B2 (en) 2016-04-19 2018-06-12 X-Celeprint Limited Wirelessly powered display and system
US10198890B2 (en) 2016-04-19 2019-02-05 X-Celeprint Limited Hybrid banknote with electronic indicia using near-field-communications
US9997501B2 (en) 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
US11137641B2 (en) 2016-06-10 2021-10-05 X Display Company Technology Limited LED structure with polarized light emission
US9980341B2 (en) 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
US10782002B2 (en) 2016-10-28 2020-09-22 X Display Company Technology Limited LED optical components
US10347168B2 (en) 2016-11-10 2019-07-09 X-Celeprint Limited Spatially dithered high-resolution
US10395966B2 (en) 2016-11-15 2019-08-27 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
TWI762428B (zh) 2016-11-15 2022-04-21 愛爾蘭商艾克斯展示公司技術有限公司 微轉印可印刷覆晶結構及方法
US10600671B2 (en) 2016-11-15 2020-03-24 X-Celeprint Limited Micro-transfer-printable flip-chip structures and methods
US10438859B2 (en) 2016-12-19 2019-10-08 X-Celeprint Limited Transfer printed device repair
US10396137B2 (en) 2017-03-10 2019-08-27 X-Celeprint Limited Testing transfer-print micro-devices on wafer
US11024608B2 (en) 2017-03-28 2021-06-01 X Display Company Technology Limited Structures and methods for electrical connection of micro-devices and substrates
CN111446343B (zh) * 2019-04-03 2021-06-08 厦门市三安光电科技有限公司 一种半导体发光器件
US11488943B2 (en) 2019-06-14 2022-11-01 X Display Company Technology Limited Modules with integrated circuits and devices
US10944027B2 (en) 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
CN110289234B (zh) * 2019-07-04 2021-08-17 京东方科技集团股份有限公司 用于发光单元的巨量转移方法，阵列基板以及显示装置
CN114883473B (zh) * 2020-01-02 2024-06-14 泉州三安半导体科技有限公司 发光装置及发光设备
CN111584535A (zh) * 2020-05-12 2020-08-25 深圳市秦博核芯科技开发有限公司 Led芯片制造方式及其led芯片
JP7621783B2 (ja) * 2020-12-10 2025-01-27 スタンレー電気株式会社 半導体発光装置及び半導体発光素子の支持基板
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法
KR102566048B1 (ko) * 2022-09-19 2023-08-14 웨이브로드 주식회사 반도체 발광 소자용 에피택시 다이, 이를 포함하는 반도체 발광 소자 및 그 제조 방법
WO2024063479A1 (ko) * 2022-09-19 2024-03-28 웨이브로드 주식회사 전기적 불량 검출이 용이한 에피택시 다이, 이를 이용한 반도체 발광 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176193A1 (en) * 2004-09-17 2007-08-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, lighting module, lighting device and method for manufacturing semiconductor light-emitting device
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101039610B1 (ko) 2010-10-12 2011-06-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI246780B (en) * 2003-03-10 2006-01-01 Toyoda Gosei Kk Solid-state component device and manufacturing method thereof
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JP4367299B2 (ja) 2004-09-09 2009-11-18 豊田合成株式会社 発光素子デバイス及び発光素子デバイスの製造方法
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
TWI420686B (zh) * 2004-12-10 2013-12-21 Panasonic Corp 半導體發光裝置、發光模組及照明裝置
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101597326B1 (ko) 2009-03-31 2016-02-23 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 소자
KR101072203B1 (ko) 2009-10-28 2011-10-10 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2011199221A (ja) 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
KR101039879B1 (ko) * 2010-04-12 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
JP5759790B2 (ja) * 2010-06-07 2015-08-05 株式会社東芝 半導体発光装置の製造方法
KR101194844B1 (ko) * 2010-11-15 2012-10-25 삼성전자주식회사 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070176193A1 (en) * 2004-09-17 2007-08-02 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, lighting module, lighting device and method for manufacturing semiconductor light-emitting device
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101039610B1 (ko) 2010-10-12 2011-06-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021075728A1 (en) * 2019-10-15 2021-04-22 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof
US11652196B2 (en) 2019-10-15 2023-05-16 Samsung Electronics Co., Ltd. Display module and manufacturing method thereof

Also Published As

Publication number Publication date
US9236525B2 (en) 2016-01-12
US20130256735A1 (en) 2013-10-03
US20150104890A1 (en) 2015-04-16
KR20130111800A (ko) 2013-10-11
US8946760B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
KR100849826B1 (ko) 발광소자 및 이를 포함하는 패키지
CN109728135B (zh) 半导体发光元件和发光装置及制造半导体发光元件的方法
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR101166922B1 (ko) 발광 다이오드의 제조 방법
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8901586B2 (en) Light emitting device and method of manufacturing the same
KR101752663B1 (ko) 발광소자 및 발광소자 제조방법
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
US9768363B2 (en) Light emitting device module
JP6193254B2 (ja) 厚い金属層を有する半導体発光デバイス
KR20160000513A (ko) 반도체 발광소자 패키지
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
JP6100794B2 (ja) 厚い金属層を有する半導体発光デバイス
KR101784417B1 (ko) 발광 디바이스 및 그 제조방법
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 ｌｅｄ 패키지 및 그 제조방법
TWI453952B (zh) Light emitting element and manufacturing method thereof
KR100887072B1 (ko) 반도체 발광소자, 및 이를 이용한 반도체 발광소자 패키지
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101689164B1 (ko) 발광소자
KR20130136260A (ko) 반도체 발광소자 패키지 및 그 제조방법
KR101688379B1 (ko) 발광 디바이스 및 그 제조방법
JP6832282B2 (ja) 複数の積み重ねられた発光デバイスを有するデバイス

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120402

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120629

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20170331

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20120402

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180803

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180817

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180820

End annual number: 3

Start annual number: 1

PG1601 Publication of registration