[go: up one dir, main page]

KR102075983B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR102075983B1
KR102075983B1 KR1020130069962A KR20130069962A KR102075983B1 KR 102075983 B1 KR102075983 B1 KR 102075983B1 KR 1020130069962 A KR1020130069962 A KR 1020130069962A KR 20130069962 A KR20130069962 A KR 20130069962A KR 102075983 B1 KR102075983 B1 KR 102075983B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
emitting structure
annular shape
electrode finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130069962A
Other languages
English (en)
Other versions
KR20140146957A (ko
Inventor
김정성
김용민
신동명
정수진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130069962A priority Critical patent/KR102075983B1/ko
Priority to US14/261,124 priority patent/US9070834B2/en
Publication of KR20140146957A publication Critical patent/KR20140146957A/ko
Application granted granted Critical
Publication of KR102075983B1 publication Critical patent/KR102075983B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물과, 상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되고 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하며 일부분이 개방된 고리형상을 갖는 제1 전극부 및 상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되고 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하며 일부분이 개방된 고리형상을 갖는 제2 전극부를 포함하고, 상기 제1 및 제2 전극부 중 어느 하나는 다른 하나를 실질적으로 포위하도록 형성되고, 상기 제1 및 제2 전극부 중 적어도 하나는 그의 고리형상의 중심이 상기 발광구조물 상면의 중심과 이격 형성된 것을 특징으로 하는 반도체 발광소자를 제공한다. 본 실시형태에 따르면, 개선된 전극구조를 구비함으로써 광효율 및 동작전압 특성이 개선된 반도체 발광소자를 얻을 수 있다.

Description

반도체 발광소자 {SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 대한 것이다.
반도체 발광소자는 전류가 가해지면 전자와 정공의 재결합 원리를 이용하여 광을 방출하며, 낮은 소비전력과 고휘도, 소형화 등의 여러 장점 때문에 광원으로서 널리 사용되고 있다. 특히, 질화물 발광소자가 개발된 후에는 활용범위가 더욱 확대되어 디스플레이에 사용되는 백라이트 유닛이나 일반 조명 및 전장용 광원 등으로도 채용되고 있다. 이에, 당 기술분야에서는 반도체 발광소자의 특성을 개선하기 위한 다양한 시도가 이루어지고 있으며, 특히, 발광소자 내에서 전류를 균일하게 분산시킴으로써 광효율을 개선하고 동작전압을 낮추기 위한 전극구조 개발이 요구되고 있다.
본 발명의 일 목적은 광효율 및 동작전압 특성이 개선된 반도체 발광소자를 제공하는 것에 있다.
다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.
본 발명의 일 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물과, 상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되고 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하며 일부분이 개방된 고리형상을 갖는 제1 전극부 및 상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되고 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하며 일부분이 개방된 고리형상을 갖는 제2 전극부를 포함하고, 상기 제1 및 제2 전극부 중 어느 하나는 다른 하나를 실질적으로 포위하도록 형성되고, 상기 제1 및 제2 전극부 중 적어도 하나는 그의 고리형상의 중심이 상기 발광구조물 상면의 중심과 이격 형성된 것을 특징으로 하는 반도체 발광소자를 제공한다.
상기 제1 및 제2 전극부가 갖는 고리형상 중 적어도 하나는 상기 발광구조물의 상면에 대응하는 형상일 수 있다.
상기 발광구조물 상면의 중심에 이격 형성되는 고리형상의 중심은, 상기 고리형상을 갖는 전극부에 구비된 전극패드가 그에 인접한 발광구조물 상면의 꼭지점에서 멀어지는 방향으로 이격될 수 있다.
상기 제1 전극패드는 상기 발광구조물의 상면을 기준으로 서로 마주보는 꼭지점을 잇는 서로 다른 대각선에 의해 구분되는 제1 분할영역 중 일 영역 내에 배치되고, 상기 제2 전극패드는 상기 발광구조물의 상면을 기준으로 상기 상면의 중심을 가로지르는 수평선 및 수직선에 의해 구분되는 제2 분할영역 중 상기 제1 분할영역에서 상기 제1 전극패드가 배치된 영역과 중첩되지 않은 일 영역 내에 배치될 수 있다.
상기 발광구조물의 상면을 기준으로 상기 상면의 일 변 및 그에 인접한 고리형상 간의 간격과, 상기 일 변에 대향하는 변 및 그에 인접한 고리형상 간의 간격은 서로 다를 수 있다.
상기 제1 전극부가 갖는 고리형상의 중심은 상기 제2 전극부가 갖는 고리형상의 중심과 이격 형성될 수 있다.
상기 제1 및 제2 전극부 중 다른 하나를 실질적으로 포위하는 어느 하나의 전극부가 갖는 고리형상의 일측 및 그에 인접한 상기 다른 하나의 전극부가 갖는 고리형상의 일측 간의 간격과, 상기 어느 하나의 전극부가 갖는 고리형상의 일측에 대향하는 타측 및 그에 인접한 상기 다른 하나의 전극부가 갖는 고리형상의 타측 간의 간격은 서로 다를 수 있다.
상기 제1 및 제2 전극지 중 적어도 하나는 상기 고리형상의 개방된 영역까지 연장되어 상기 고리형상이 폐고리 형상을 이루도록 할 수 있다.
상기 제1 및 제2 전극부 중 다른 하나를 실질적으로 포위하는 어느 하나의 전극부는 상기 다른 하나의 전극부가 갖는 고리형상의 개방된 영역 사이로 연장되는 보조 전극지를 더 포함할 수 있다.
이때, 상기 보조 전극지는 상기 다른 하나의 전극부에 구비된 전극패드를 향하여 연장되는 제1 보조 전극지를 더 포함할 수 있다.
여기서, 상기 보조 전극지는 상기 제1 보조 전극지가 연장되는 방향과는 다른 방향을 가지며 연장되는 제2 보조 전극지를 더 포함할 수 있다.
이 경우, 상기 다른 하나의 전극부가 갖는 고리형상의 일측 및 상기 제1 보조 전극지간의 간격과, 상기 다른 하나의 전극부가 갖는 고리형상의 일측에 대향하는 타측 및 상기 제2 보조 전극지 간의 간격은 서로 다를 수 있다.
또한, 상기 다른 하나의 전극부는 상기 제1 및 제2 보조 전극지 사이로 연장되는 중간 전극지를 더 포함할 수 있다.
이 경우, 상기 제1 보조 전극지 및 중간 전극지 간의 간격과 상기 제2 보조 전극지 및 중간 전극지 간의 간격은 서로 다를 수 있다.
본 발명의 또 다른 측면은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하며, 제1 내지 제4 변을 갖는 상면을 포함하는 발광구조물과, 상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되되 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하는 제1 전극부 및 상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되되 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하는 제2 전극부를 포함하고, 상기 제1 및 제2 전극부는 일부분이 개방된 고리형상을 포함하되 상기 제1 및 제2 전극부 중 어느 하나는 다른 하나를 실질적으로 포위하도록 형성되고, 상기 발광구조물 상면의 제1 변 및 그에 인접한 고리형상 간의 간격과, 상기 제1 변에 대향하는 제2 변 및 그에 인접한 고리형상 간의 간격은 서로 다른 것을 특징으로 하는 반도체 발광소자를 제공한다.
덧붙여, 상기한 과제의 해결 수단은 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따르면, 개선된 전극구조를 구비함으로써 광효율 및 동작전압 특성이 개선된 반도체 발광소자를 얻을 수 있다.
다만, 본 발명의 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 언급되지 않은 다른 기술적 효과는 아래의 기재로부터 당업자에게 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자의 개략적인 평면도이다.
도 2는 도 1의 절취선 I-I'를 따라 절취한 반도체 발광소자의 단면을 개략적으로 도시하는 단면도이다.
도 3(a) 및 도 3(b)는 각각 도 1의 평면도에서 발광구조물의 상면과 제1 및 제2 전극패드만을 개략적으로 도시한 평면도이다.
도 4(a) 및 도 4(b)는 각각 도 1의 평면도에서 발광구조물의 상면과 제1 및 제2 전극부 만을 개략적으로 도시한 평면도이고, 도 4(c)는 도 1의 평면도에서 제1 및 제2 전극부 만을 개략적으로 도시한 평면도이다.
도 5 및 도 6은 각각 본 발명의 일 실시형태에 따른 반도체 발광소자의 개략적인 평면도이다
도 7은 본 발명의 일 실시형태에 따른 반도체 발광소자의 개략적인 평면도이다.
도 8(a) 및 도 8(b)는 본 발명의 일 실시형태에 따른 발광구조물의 상면과 제1 및 제2 전극패드만을 개략적으로 도시한 평면도이다.
도 9는 본 발명의 일 실시형태에 따른 반도체 발광소자의 개략적인 평면도이다.
도 10(a) 및 도 10(b)는 본 발명의 일 실시형태에 따른 반도체 발광소자의 특성을 비교설명하기 위한 평면도이다.
도 11 및 도 12는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 13 및 도 14는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 15 및 도 16은 본 발명의 일 실시형태에 따른 반도체 발광소자를 조명장치에 적용한 예를 나타낸다.
도 17은 본 발명의 일 실시형태에 따른 반도체 발광소자를 헤드램프에 적용한 예를 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시형태에 따른 반도체 발광소자(100)의 개략적인 평면도이고, 도 2는 도 1의 절취선 I-I'를 따라 절취한 반도체 발광소자(100)의 단면을 개략적으로 도시하는 단면도이다.
도 1 및 도 2를 참조하면, 본 실시형태에 따른 반도체 발광소자(100)는 기판(101) 상에 배치된 버퍼층(102) 및 발광구조물(S)을 포함하며, 발광구조물(S)은 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 포함한다. 또한, 본 실시형태의 반도체 발광소자(100)는 제1 및 제2 도전형 반도체층(110, 120)에 각각 접속되어 구동전원을 인가하는 제1 및 제2 전극부(113, 123)를 포함한다.
한편, 본 명세서에서 '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 패키지가 배치되는 방향에 따라 달라질 수 있을 것이다.
상기 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 질화물 반도체 성장용 기판으로 널리 이용되는 사파이어는 전기 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
또한, 기판(101)으로 사용하기에 적합한 다른 물질로는 예를 들면 Si 기판을 들 수 있다. 상기 Si 기판은 대구경화에 적합하고 상대적으로 가격이 낮아 양산성을 향상시킬 수 있다. Si 기판을 이용하는 경우, 기판(101) 상에 AlxGa1 - xN과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
한편, 도면에는 도시되지 않았으나, 기판(101)의 상면, 즉, 반도체층들의 성장면에는 다수의 요철 구조가 형성될 수 있으며, 이러한 요철 구조에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다.
상기 버퍼층(102)은 기판(101) 상에 성장되는 발광구조물(S)의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 상기 버퍼층(102)은 예를 들어, 사파이어로 이루어진 기판과 기판 상면에 적층되는 GaN으로 이루어진 제1 도전형 반도체층(110) 사이의 격자상수 차이를 완화하여, GaN층의 결정성을 개선시킬 수 있다.
상기 버퍼층(102)을 이루는 물질로는 예를 들면 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1), 특히, 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프라 함은 반도체층에 불순물 도핑 공정을 따로 거치지 않은 것을 의미하며, 반도체층에 본래 존재하던 수준의 불순물 농도, 예컨대, 질화갈륨 반도체를 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD)를 이용하여 성장시킬 경우, 도펀트로 사용되는 Si 등이 의도하지 않더라도 약 1014~ 1018/㎤의 수준으로 포함될 수 있다. 물론, 이에 제한되는 것은 아니므로, 발광구조물(S)의 결정성을 좋게 하기 위한 구조라면 어느 것이든 채용될 수 있으며, ZrB2, HfB2, ZrN, HfN, TiN, ZnO 등의 물질도 사용될 수 있다. 또한, 복수의 층을 조합하거나 조성을 점진적으로 변화시킨 층으로도 사용될 수 있다. 다만, 이러한 버퍼층(102)은 본 실시 형태에서 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
발광구조물(S)은 기판(101) 상에 순차적으로 배치되는 제1 도전형 반도체층(110), 활성층(130) 및 제2 도전형 반도체층(120)을 포함할 수 있다. 제1 및 제2 도전형 반도체층(110, 120)은 각각 n형 및 p형 불순물이 도프된 반도체로 이루어질 수 있으나, 이에 제한되는 것은 아니며, 반대로 각각 p형 및 n형 반도체층이 될 수도 있을 것이다. 또한, 제1 및 제2 도전형 반도체층(110, 120)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있으며, 다만, 이 외에도 AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다.
활성층(130)은 제1 도전형 반도체층(110)과 제2 도전형 반도체층(120)의 사이에 배치되며, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(130)은 제1 및 제2 도전형 반도체층(110, 120)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(110, 120)이 GaN계 화합물 반도체인 경우, 활성층(130)은 GaN의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 InAlGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(130)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수도 있다.
이와 같은 제1 및 제2 도전형 반도체층(110, 120)과 활성층(130)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같은 반도체 성장 공정을 이용하여 성장될 수 있다.
상기 제1 및 제2 전극부(113, 123)는 제1 및 제2 도전형 반도체층(110, 120)의 외부와의 전기 접속을 위한 것으로, 각각 제1 및 제2 도전형 반도체층(110, 120)과 접속하도록 구비될 수 있다. 상기 제1 및 제2 전극부(113, 123)는 각각 전기전도성 물질, 예컨대 Ag, Al, Ni, Cr, Pd, Cu, Pt, Sn, W, Au, Rh, Ir, Ru, Mg, Zn 등으로부터 선택된 물질을 증착, 스퍼터링 도금 등의 공정으로 형성될 수 있다. 또한, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수도 있으며, 상기 언급된 물질에 제한되는 것은 아니므로, 도전성을 갖는 물질이라면 제한되지 않고 상기 전극부를 이루는 물질로 채용될 수 있을 것이다.
본 실시형태에서, 제1 및 제2 전극부(113, 123)는 상기 기판(101)을 기준으로 동일한 방향을 향하여 배치될 수 있다. 예를 들어, 제1 도전형 반도체층(110)이 n형 반도체층이고 제2 도전형 반도체층(120)이 p형 반도체층인 경우, 상기 제1 전극부(113)는 발광구조물(S)이 메사 식각되어 노출된 제1 도전형 반도체층(110) 상에 배치되고, 제2 전극부(123)는 제2 도전형 반도체층(120) 상에 배치될 수 있다. 이 때, 상기 제2 도전형 반도체층(120)과 제2 전극부(123) 사이에는 투명전극층(140)이 배치될 수 있다. 상기 투명전극층(140)은 광 투과율이 높으면서도 오믹컨택 성능이 상대적으로 우수한 투명 전도성 산화물층으로 형성할 수 있으며, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn1 - xMgxO(Zinc Magnesium Oxide, 0=x=1)으로 구성된 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
제1 전극부(113)와 제2 전극부(123)가 형성된 반도체 발광소자(100)의 상면에는 패시베이션층(P)이 형성될 수 있다. 상기 패시베이션층(P)은 전극패드 영역만을 제외하고 소자 전면을 덮도록 형성될 수 있다. 상기 패시베이션층(P)은 원치 않는 부분에서 전기적 단락이 발생하는 것을 방지할 수 있을 뿐만 아니라, 활성층(130)을 외부 환경으로부터 보호하는 기능도 수행할 수 있다. 상기 패시베이션층(P)은 실리콘 산화물(SiO2), 실리콘 질화물(SixNy) 및 실리콘 산질화물(SiOxNy) 중 적어도 하나로 이루어질 수 있다.
본 실시형태에서, 상기 제1 및 제2 전극부(113, 123)는 각각 도전성 와이어나 솔더 범프 등과 접촉하는 제1 및 제2 전극패드(112, 122)와, 상기 제1 및 제2 전극패드(112, 122)로부터 연장되는 적어도 하나의 제1 및 제2 전극지(111a, 111b, 121a, 121b)를 구비한다. 본 실시형태는 이와 같은 전극부를 적절히 설계함으로써 광효율 및 동작전압 특성이 개선된 반도체 발광소자(100)를 제안한다. 이를 도 1과 함께 도 3 및 도 4를 참조하여 보다 구체적으로 설명하기로 한다.
도 3(a) 및 도 3(b)는 각각 도 1의 평면도에서 발광구조물(S)의 상면과 제1 및 제2 전극패드(112, 122)만을 개략적으로 도시한 평면도이다.
이에 제한되는 것은 아니지만, 도 3(a) 및 도 3(b)를 참조하면 본 실시형태에 따른 제1 및 제2 전극패드(112, 122)는 상기 발광구조물(S)의 상면에서 비대칭적으로 배치될 수 있다. 여기서 '비대칭적으로 배치된다'는 것은 상기 제1 및 제2 전극패드(112, 122)의 위치가 발광구조물(S)의 중심(Cs)을 가로지르는 대각선(G1, G2), 수평선(G3) 및 수직선(G4)을 기준으로 대칭을 이루지 아니함을 의미한다.
예를 들어, 본 실시형태에 따른 제1 전극패드(112)는 도 3(a)에 도시된 바와 같이 상기 발광구조물(S)의 상면을 기준으로 서로 마주보는 꼭지점을 잇는 서로 다른 대각선(G1, G2)에 의해 구분되는 제1 분할영역(A1, A2, A3, A4) 중 일 영역(A4) 내에 배치될 수 있다. 이때, 상기 제2 전극패드(122)는 도 3(b)에 도시된 바와 같이 상기 발광구조물(S)의 상면을 기준으로 상기 상면의 중심(Cs)을 가로지르는 수평선(G3) 및 수직선(G4)에 의해 구분되는 제2 분할영역(B1, B2, B3, B4) 중 상기 제1 분할영역에서 상기 제1 전극패드(112)가 배치된 영역(A4)과 중첩된 영역, 즉 B3 영역과 B4 영역을 제외한 영역(B1, B2) 중 어느 일 영역 내에 배치될 수 있다. 도 3(b)에서는 상기 제2 전극패드(122)가 B1 영역 내에 배치된 것으로 도시하였다.
한편, 제1 및 제2 전극패드(112, 122)가 형성된 영역은 외부전원과 가장 밀접하게 접촉되는 부분이므로 전류가 집중되는 영역에 해당한다. 일반적으로 발광소자의 광효율을 높이기 위해서는 발광소자에 인가되는 전류가 발광구조물(S) 내에서 균일하게 분산되는 것이 중요한데, 이 경우 제1 및 제2 전극패드(112, 122) 간의 간격을 발광구조물(S) 내에서 가장 멀리 떨어진 영역에 배치하는 구조를 고려할 수 있다. 예를 들어, 발광구조물(S)의 상면을 기준으로 그 중심을 가로지르는 대각선의 양 끝단 영역에 제1 및 제2 전극패드(112, 122)를 각각 배치하거나, 발광구조물(S) 상면의 중심을 가로지르는 수평선 또는 수직선 양 끝단 영역에 각각의 전극패드를 배치하는 구조를 고려할 수 있다. 다만, 이와 같은 전극패드의 배치에 따르면 제1 및 제2 전극패드(112, 122) 위치를 결정함에 있어 전극설계의 자유도가 제한될 뿐만 아니라, 제1 및 제2 전극패드(112, 122) 간격이 멀어질수록 발광소자의 구동에 요구되는 전압의 크기가 증가되므로 동작전압 특성이 열화되는 문제가 제기된다.
반면, 본 실시형태에 따르면, 전술한 바와 같이 제1 및 제2 전극패드(112, 122)가 발광구조물(S) 상면을 기준으로 대칭을 이루면서 배치될 필요가 없으며, 전극설계의 자유도가 충분히 보장될 수 있다. 또한, 발광구조물(S) 상면의 중심을 가로지르는 대각선(G1 또는 G2) 양 끝단 영역에 제1 및 제2 전극패드(112, 122)를 각각 배치하는 경우에 비해서 제1 및 제2 전극패드(112, 122)간의 간격이 줄어들 수 있으므로, 발광소자의 동작전압 특성이 개선될 수 있다.
한편, 제1 및 제2 전극패드(112, 122) 간의 간격이 작을수록 발광구조물(S) 내의 균일한 전류분산에는 불리할 수 있으므로, 상기 제1 및 제2 전극패드(112, 122)는 비대칭적으로 배치되되, 예를 들면, 전술한 제1 및 제2 분할영역에 관련된 조건을 만족하는 내에서 배치되되, 가능한 멀리 떨어진 곳에 위치하도록 배치할 수도 있을 것이다. 아울러, 제1 및 제2 전극패드(112, 122)의 비대칭적 배치에 따라 발생할 수 있는 특정 부위에의 전류집중 문제는 제1 및 제2 전극지(111a, 111b, 121a, 121b)의 비대칭적 배치를 통해 해소될 수 있다. 이에 대한 구체적인 설명은 아래의 도 1 및 도 4와 관련된 설명에서 보다 상세하기 다루기로 한다.
우선, 다시 도 1을 참조하면, 제1 전극부(113)는 상기 제1 전극패드(112)로부터 연장되는 2개의 제1 전극지(111a, 111b)를 포함한다. 예를 들어, 상기 2개의 제1 전극지(111a, 111b)는 상기 제1 전극부(113)가 고리형상을 이루도록 상기 제1 전극패드(112)로부터 연장될 수 있다.
이때, 상기 제1 및 제2 전극부(113, 123)가 갖는 고리형상은 각각의 고리형상의 중심을 가로지르는 수평선, 수직선 및 대각선 중 적어도 하나를 기준으로 대칭을 이루는 형상으로 구비될 수 있다. 다만, 이에 제한되는 것은 아니라 할 것이다.
한편, 상기 2개의 제1 전극지(111a, 111b)는 서로 맞닿지 않도록 형성됨으로써 상기 제1 전극부(113)는 전체로서 일부분이 개방된 고리형상을 가질 수 있다. 마찬가지로, 제2 전극부(123)는 상기 제2 전극패드(122)로부터 연장되는 2개의 제2 전극지(121a, 121b)를 포함하며, 상기 2개의 제2 전극지(121a, 121b)는 상기 제2 전극부(123)가 일부분이 개방된 고리형상을 갖도록 상기 제2 전극패드(122)로부터 연장될 수 있다.
상기 2개의 제1 전극지(111a, 111b)는 서로 다른 길이를 가질 수 있으며(L1a ≠ L1b를 만족함), 상기 2개의 제2 전극지(121a, 121b)도 서로 간에 다른 길이로 구비될 수 있다(L2a ≠ L2b를 만족함). 다만, 이에 제한되는 것은 아니므로 각각의 제1 및 제2 전극지(121a, 121b)는 서로 동일한 길이로 구비될 수도 있을 것이다.
상기 고리형상의 개방된 영역은 도 1에 도시된 제1 전극부(113)와 같이 다른 전극부에 구비된 전극패드(제2 전극패드(122))와 인접한 영역(R1)일 수 있다. 제2 전극패드(122)와 인접한 영역에서는 전류집중이 발생할 수 있으므로 균일한 전류분산을 위해 제1 전극지(111a, 111b)가 배치되지 않도록 한 것으로 이해될 수 있다.
또한, 도 1에 도시된 제2 전극부(123)와 같이 동일한 전극부 내에 게재되는 전극패드(제2 전극패드(122))와 가장 멀리 위치한 영역에 개방된 영역(R2)을 형성할 수도 있다. 보다 구체적으로 예를 들면, 상기 제2 전극부(123)가 갖는 고리형상의 개방된 영역(R2)은 상기 고리형상의 중심(C2: 도 4(a)참조)을 기준으로 제2 전극패드(122)가 위치한 영역에 대칭되는 영역일 수 있다. 이는 제2 전극패드(122)와 멀어질수록 제2 전극지(121a, 121b)는 전류분산에 기여하는 효과가 적어지므로 개방된 영역(R2)을 형성하여 상기 제2 전극지(121a, 121b)가 발광구조물(S)의 상면을 덮음으로 인해 광효율이 저해되는 것을 방지한 것으로 이해될 수 있을 것이다.
상기 제1 및 제2 전극부(113, 123)가 갖는 고리형상은 각각 상기 발광구조물(S)의 상면에 실질적으로 대응되는 형상(예컨대, 사각고리)으로 도시되었으나, 이에 제한되는 것은 아니며, 원형 또는 타원형으로 구비될 수도 있다. 또한, 상기 제1 전극부(113)가 갖는 고리형상과 제2 전극부(123)가 갖는 고리형상은 서로 다를 수 있다.
본 실시형태에서, 제1 및 제2 전극부(113, 123) 중 어느 하나는 다른 하나를 실질적으로 포위하도록 형성된다. 여기서 '실질적으로 포위한다'는 의미는 전극부가 갖는 고리형상의 개방된 영역에서, 전극지 단부에 가상의 연장선을 그었을 때 연장선과 고리형상으로 정의되는 폐쇄된 내부영역 내에 다른 전극부가 포획되는 것을 의미한다.
예를 들어, 도 1에 도시된 실시형태의 경우 상기 제2 전극부(123)는 2개의 제2 전극지(121a, 121b)가 연장된 단부에서 형성된 개방된 영역(R2)을 구비하는 고리형상을 가지며, 상기 2개의 제2 전극지(121a, 121b) 각 단부에서 연장선을 그었을 때 상기 연장선(일점쇄선으로 도시됨)과 고리형상으로 정의되는 폐쇄된 내부영역 내에 제1 전극부(113)가 포획된 형태이다.
이 경우, 제1 및 제2 전극부(113, 123) 중 어느 하나가 다른 하나를 실질적으로 포획함으로써 발광구조물(S) 내에 전류가 균일하게 분산될 수 있다.
또한, 상기 다른 하나의 전극부를 포위하는 어느 하나의 전극부(예컨대 도 1의 실시형태에서 제2 전극부(123))가 n형 반도체층과 접속하는 n형 전극부로 구비되는 경우, n형 전극부를 배치하기 위한 메사 식각 영역을 발광구조물(S)의 최외곽으로 설정할 수 있어, 메사 식각 영역을 최소화하고 활성층(130)의 면적을 보다 넓게 구현할 수 있는 장점이 있다.
본 실시형태에서, 상기 제1 및 제2 전극부(113, 123) 중 적어도 하나는 그의 고리형상의 중심이 상기 발광구조물(S) 상면의 중심과 이격 형성될 수 있다. 이에 대해서는 도 1 및 도 4를 함께 참조하여 보다 구체적으로 설명하기로 한다.
도 4(a) 및 도 4(b)는 각각 도 1의 평면도에서 발광구조물(S)의 상면과 제1 및 제2 전극부(113, 123) 만을 개략적으로 도시한 평면도이다.
먼저 도 4(a)를 참조하면, 상기 제2 전극부(123)가 갖는 고리형상의 중심(C2)은 상기 발광구조물(S) 상면의 중심(Cs)과 소정간격 이격 형성된다. 이에 따라, 상기 발광구조물(S)의 상면을 기준으로 상기 상면의 제1 변(1) 및 그에 인접한 고리형상 간의 간격(d1)과 상기 제1 변(1)에 대향하는 제2 변(2) 및 그에 인접한 고리형상 간의 간격(d1')은 서로 다르게 형성된다. 마찬가지로, 상기 상면의 제3 변(3) 및 그에 인접한 고리형상 간의 간격(d4)과 상기 제3 변에 대향하는 제4 변(4) 및 그에 인접한 고리형상 간의 간격(d4')은 서로 다르게 형성될 수 있다. (d1≠d1', d4≠d4'를 만족함) 이에 제한되는 것은 아니지만, 상기 간격 d1과 d1' 및 d4과 d4'의 차이는 50um 이내에서 결정될 수 있다.
이는 전극패드에서 전류가 집중되는 현상을 고려한 것으로, 도시된 바와 같이 상기 발광구조물(S) 상면의 중심(Cs)과 이격 형성되는 제2 전극부(123)의 고리형상 중심(C2)은 상기 제2 전극부(123)에 구비된 제2 전극패드(122)가 그에 인접한 발광구조물(S) 상면의 꼭지점에서 멀어지는 방향(화살표로 도시됨)으로 이격될 수 있다.
예를 들면, 도시된 바와 같이 제2 전극패드(122)가 발광구조물(S) 상면에서 오른쪽 상부에 위치하고 있을 경우에는 전류가 상부로 집중될 수 있다. 따라서, 상기 발광구조물(S)의 일 변(1, 4)과 그에 인접한 고리형상 간의 간격 d1 및 d4'을 크게 하고, 전류의 유입이 상대적으로 미치지 못하는 왼쪽 하부 영역는 발광구조물(S)의 일 변(2, 3)과 그에 인접한 고리형상 간의 간격 d1' 및 d4를 작게 할 수 있다. 이로써 낮은 전류밀도가 보상될 수 있으므로, 보다 균일한 전류분산을 도모할 수 있다. (d1 > d1', d4' > d4를 만족함)
한편, 발광구조물(S)의 상면의 중심(Cs)과 이격되도록 고리형상의 중심이 형성된 전극부는 제2 전극부(123)에 제한하는 것은 아니다. 따라서, 도 4(b)에 도시된 바와 같이, 제1 전극부(113)가 갖는 고리형상의 중심(C1)은 상기 발광구조물(S) 상면의 중심(Cs)과 소정간격 이격 형성될 수 있을 것이다.
또한, 앞서 도 4(a)와 관련하여 설명된 것과 유사하게, 제1 전극부(113)가 갖는 고리형상의 중심(C1)은 상기 제1 전극부(113)에 구비된 제1 전극패드(112)가 그에 인접한 발광구조물(S) 상면의 꼭지점에서 멀어지는 방향(화살표로 도시됨)으로 이격될 수 있다. 이 경우, 상기 발광구조물(S)의 상면을 기준으로 상기 상면의 제3 변(3) 및 그에 인접한 고리형상 간의 간격(d4+d5)과 상기 제3 변(3)에 대향하는 제4 변(4) 및 그에 인접한 고리형상 간의 간격(d4'+d5')은 서로 다르게 형성될 수 있다. (d4+d5≠d4'+d5' 를 만족함)
특히, 도시된 바에 따르면 제1 전극패드(112)는 발광구조물(S) 상면을 기준으로 왼쪽에 치우쳐 있으므로, 균일한 전류분산을 위하여 상기 발광구조물(S)의 좌측 변(3) 및 그에 인접한 고리형상 간의 간격(d4+d5)이 상기 발광구조물(S)의 우측 변(4) 및 그에 인접한 고리형상 간의 간격(d4'+d5')보다 클 수 있다. (d4+d5 > d4'+d5' 를 만족함)
도 4(c)는 도 1의 평면도에서 제1 및 제2 전극부(113, 123) 만을 개략적으로 도시한 평면도이다.
이에 제한되는 것은 아니지만, 도 4(c)에 도시된 바와 같이 본 실시형태의 제1 전극부(113)가 갖는 고리형상의 중심(C1)은 상기 제2 전극부(123)가 갖는 고리형상의 중심(C2)과 이격 형성될 수 있다.
이 경우, 상기 제1 및 제2 전극부(113, 123) 중 다른 하나를 실질적으로 포위하는 어느 하나의 전극부, 예컨대 본 실시형의 경우 제2 전극부(123)가 갖는 고리형상의 일측 및 그에 인접한 다른 하나의 전극부, 예컨대 제1 전극부(113)가 갖는 고리형상의 일측 간의 간격(d2 또는 d5)은 상기 제2 전극부(123)가 갖는 고리형상의 일측에 대향하는 타측 및 그에 인접한 상기 제1 전극부(113)가 갖는 고리형상의 타측 간의 간격(d2' 또는 d5')과 서로 다르게 될 수 있다. (d2≠d2', d5≠d5'를 만족함) 이에 제한되는 것은 아니지만, 예를 들면 상기 간격 d2와 d2' 및 d5와 d5'의 차이는 50um 이내에서 결정될 수 있다.
결국, 이와 같은 도 4(a) 내지 도 4(c)의 실시형태는 상기 발광구조물(S) 상면에 형성된 제1 및 제2 전극지(121a, 121b)가 각각 상기 발광구조물(S) 상면에 대해서 비대칭적으로 형성된 것 내지는 상기 제1 및 제2 전극지(121a, 121b) 상호간이 서로 비대칭적으로 형성된 실시형태로 이해될 수 있을 것이다.
이처럼, 제1 및 제2 전극부(113, 123)가 갖는 고리형상이 d1≠d1', d2≠d2', d4≠d4' 및 d5≠d5' 중 적어도 하나를 만족할 수 있도록 제1 및 제2 전극지(121a, 121b)를 비대칭적으로 형성함으로써, 전술했던 바와 같이 각 제1 및 제2 전극패드(112, 122)가 서로 비대칭적으로 배치되더라도 균일한 전류분산이 가능한 전극구조가 구현될 수 있다.
한편, 제1 및 제2 전극부(113, 123) 중 다른 하나의 전극부를 실질적으로 포위하는 어느 하나의 전극부가 갖는 고리형상 및 상기 발광구조물(S)의 상면을 기준으로 할 때, 상기 상면의 일 변 간의 간격은 상기 어느 하나의 전극부가 갖는 고리형상 및 상기 다른 하나의 전극부가 갖는 고리형상 간의 간격보다 좁게 형성될 수 있다.
예를 들어, 도 4(a) 및 도 4(c)를 참조하면, 상기 제1 전극부(113)를 실질적으로 포위하는 제2 전극부(123)가 갖는 고리형상 및 상기 발광구조물(S)의 상면을 기준으로 상기 상면의 일 변(1, 2, 3, 4) 간의 간격(d1, d1', d4, d4')은 상기 제2 전극부(123)가 갖는 고리형상 및 상기 제1 전극부(113)가 갖는 고리형상 간의 간격(d2, d2', d5, d5')보다 좁게 형성될 수 있다. (즉, d1 < d2, d1' < d2', d4 < d5 및 d4' < d5'를 각각 만족함) 이는 제1 및 제2 전극지(121a, 121b) 간의 간격이 발광구조물(S)의 중앙영역 보다 외곽영역에서 더 좁게 형성되는 것으로 이해될 수 있을 것이다.
이처럼 발광구조물(S)의 외곽에 인접할수록 전극지 간의 간격을 좁게 형성하는 경우, 발광구조물(S)의 중앙영역에서 전류가 집중되지 않고 외곽영역으로 넓게 분산될 수 있으며, 둘레가 큰 발광구조물(S)의 외곽영역에서 효과적으로 광방출을 유도할 수 있게 되므로 광효율 특성 및 동작전압 특성이 보다 효과적으로 개선될 수 있다.
이하에서는, 다시 도 1을 참조하여 본 실시형태의 다른 구성을 보다 구체적으로 설명하기로 한다.
본 실시형태에서, 상기 제1 및 제2 전극부(113, 123) 중 다른 하나를 실질적으로 포위하는 어느 하나의 전극부는 상기 다른 하나의 전극부가 갖는 고리형상의 개방된 영역 사이로 연장되는 보조 전극지(20)를 더 포함할 수 있다. 예컨대, 도 1에 도시된 바와 같이 제1 전극부(113)를 실질적으로 포위하는 제2 전극부(123)는 상기 제1 전극부(113)가 갖는 고리형상의 개방된 영역(R1) 사이로 연장되는 보조 전극지(20)를 더 구비할 수 있다.
이 경우, 상기 제1 전극부(113)가 갖는 고리형상의 내부영역에도 제2 전극부(123)가 게재되므로 발광구조물(S)의 외곽에 인접한 영역뿐만이 아닌, 중심에 인접한 영역에서도 균일하게 전류가 분산될 수 있다. 이에 제한되는 것은 아니지만, 상기 보조 전극지(20)는 상기 제1 전극지(111a, 111b)가 갖는 고리형상의 개방된 양 단부를 직선으로 잇는 선분(점선으로 도시됨)을 이등분하는 방향으로 연장될 수 있다.
본 실시형태에서, 상기 보조 전극지(20)는 상기 제1 전극부(113)에 구비된 제1 전극패드(112)를 향하여 연장되는 제1 보조 전극지(21)를 더 포함할 수 있다. 또한, 상기 보조 전극지(20)는 상기 제1 보조 전극지(21)가 연장되는 방향과는 다른 방향을 가지며 연장되는 제2 보조 전극지(22)를 더 포함할 수 있다. 상기 보조 전극지(20), 제1 보조 전극지(21) 및 제2 보조 전극지(22) 중 적어도 하나는 절곡된 형상을 포함할 수 있다. 본 실시형태의 경우, 상기 제2 보조 전극지(22)는 상기 상기 보조 전극지(20)로부터 연장되되 상기 제1 보조 전극지(21)와는 다른 방향으로 연장하며, 절곡된 형상을 포함하여 그의 단부는 제1 전극패드(112)를 향하도록 연장된 것으로 도시되었다.
한편, 앞서 설명한 전극지의 비대칭성은 상기 제1 및 제2 보조 전극지(22)의 형성위치에도 적용될 수 있다. 구체적으로, 상기 제1 전극부(113)가 갖는 고리형상의 일측 및 상기 제1 보조 전극지(21) 간의 간격(d3)은 상기 제1 전극부(113)가 갖는 고리형상의 일측에 대향하는 타측 및 상기 제2 보조 전극지(22) 간의 간격(d3')과 서로 다를 수 있다. (d3≠d3'을 만족함)
이에 제한되는 것은 아니지만, 본 실시형태의 경우, 상대적으로 전극패드가 서로 밀접하게 배치되어 있는 발광구조물(S)의 상부영역에 인접한 제1 보조 전극지(21) 및 상기 제1 전극부(113)가 갖는 고리형상의 일측 간의 간격(d3)이 상기 제1 전극부(113)가 갖는 고리형상의 타측과 상기 제2 보조 전극지(22) 간의 간격(d3')보다 클 수 있다. (d3 > d3'을 만족함) 이와 같은 전극지의 비대칭성으로 인하여 발광구조물(S) 내에서 보다 균일한 전류분산이 이루어질 수 있다.
또한, 전류가 발광구조물(S)의 중앙영역에서 집중되지 않고 외곽영역으로 넓게 분산될 수 있도록 상기 제1 보조 전극지(21) 및 제1 전극지(111a, 111b) 간의 간격(d3)은 그에 인접한 제1 전극지(111a, 111b)가 갖는 고리형상 및 제2 전극지(121a, 121b)가 갖는 고리형상 간의 간격(d2) 보다 크게 형성될 수 있다. (즉, d3>d2를 만족함) 마찬가지로, 상기 제2 보조 전극지(22) 및 제1 전극지(111a, 111b) 간의 간격(d3')은 그에 인접한 제1 전극지(111a, 111b)가 갖는 고리형상 및 제2 전극지(121a, 121b)가 갖는 고리형상 간의 간격(d2') 보다 크게 형성될 수 있다. (즉, d3'>d2'를 만족함)
본 실시형태에 따르면, 제1 및 제2 전극지(121a, 121b)를 비대칭적으로 설계함으로써 제1 및 제2 전극패드(112, 122)가 비대칭적으로 배치되더라도 균일한 전류분산 효과를 얻을 수 있다. 또한 제1 및 제2 전극패드(112, 122)가 비대칭적으로 배치됨으로써 동작전원 특성이 개선된 반도체 발광소자(100)가 얻어질 수 있다. 아울러, 제1 및 제2 전극부(113, 123) 중 다른 하나가 어느 하나를 실질적으로 포위하고, 각 전극지 간의 간격을 조절하여 전류가 발광구조물(S)의 중앙영역에 집중되지 않되 외곽영역으로 넓게 분산되도록 할 수 있다.
이하에서는 도 5를 참조하여 도 1의 실시형태에서 변형된 또 다른 실시형태의 반도체 발광소자(200)를 설명하기로 한다.
도 5는 본 발명의 일 실시형태에 따른 반도체 발광소자(200)의 개략적인 평면도이다. 상기 도 5는 도 1에서 변형된 실시형태를 나타낸다.
도 5를 참조하면, 본 실시형태에 따른 반도체 발광소자(200)는 발광구조물(S)과 제1 및 제2 전극부(113, 123)를 포함한다. 상기 발광구조물(S)은 제1 도전형 반도체층(110)과 활성층(130) 및 제2 도전형 반도체층(120)을 구비한다. 상기 제1 전극부(113)는 상기 제1 도전형 반도체층(110)과 접속되며, 상기 제2 전극부(123)는 상기 제2 도전형 반도체층(120)과 접속된다. 상기 제1 및 제2 전극부(113, 123)는 각각 제1 및 제2 전극패드(112, 122)와 적어도 하나의 제1 및 제2 전극지(111a, 111b, 121a, 121b)를 포함한다.
이하에서는 본 실시형태의 요지가 명확히 전달될 수 있도록 앞선 실시형태와 동일하게 적용될 수 있는 구성에 대해서는 구체적인 설명을 생략하고, 달라진 구성을 위주로 설명하기로 한다.
본 실시형태에서, 상기 제2 전극부(123)는 상기 제1 전극부(113)를 실질적으로 포위하도록 형성된다. 여기서, 상기 제2 전극부(123)에 구비된 2개의 제2 전극지(121a, 121b)는 도 1의 실시형태와는 다르게, 고리형상의 개방된 영역까지 연장되어 제2 전극부(123)가 갖는 고리형상이 폐고리를 이루도록 형성된다. 이 경우, 상기 제2 전극부(123)가 제1 전극부(113)를 완전히 포위하므로 전류의 분산이 보다 원활하게 일어날 수 있다.
본 실시형태에서, 상기 제2 전극부(123)는 제1 전극부(113)가 갖는 고리형상의 개방된 영역(R1) 사이로 연장되는 보조 전극지(20)를 포함한다. 상기 보조 전극지(20)는 상기 제1 전극패드(112)를 향하여 연장되는 제1 보조 전극지(21)와, 상기 제1 보조 전극지(21)가 연장되는 방향과는 다른 방향을 가지며 연장되는 제2 보조 전극지(22)를 포함할 수 있다.
여기서, 상기 제1 전극부(113)는 상기 제1 및 제2 보조 전극지(21, 22) 사이로 연장되는 중간 전극지(30)를 구비할 수 있다. 따라서, 제1 전극부(113)와 제1 및 제2 보조 전극지(21, 22) 사이에서 전류분산이 원활하게 일어날 수 있으며, 발광구조물(S)의 중앙영역에서도 전류의 원활한 분산을 보장할 수 있다.
이 경우, 상기 제1 보조 전극지(21) 및 중간 전극지(30) 간의 간격(d6)과 상기 제2 보조 전극지(22) 및 중간 전극지(30) 간의 간격(d6')이 서로 다를 수 있다. (d6 ≠ d6'를 만족함) 즉, 제1 및 제2 전극지(111a, 111b, 121a, 121b) 간의 비대칭성이 제1 및 제2 보조 전극지(21, 22)와 중간 전극지(30) 간의 관계에서도 적용되는 것으로 이해될 수 있을 것이다. 이때, 예를 들어 상기 간격 d6과 d6'의 차이는 50um 이내일 수 있다.
이에 제한되는 것은 아니지만, 본 실시형태의 경우, 상대적으로 전극패드가 서로 밀접하게 배치되어 있는 발광구조물(S)의 상부영역에 인접한 제1 보조 전극지(21) 및 상기 중간 전극지(30) 간의 간격(d6)은 상기 제2 보조 전극지(22) 및 상기 중간 전극지(30) 간의 간격(d6')보다 클 수 있다. (d6 > d6') 본 실시형태에 따르면, 전류가 전극패드 주위에서 집중되지 않고 발광구조물(S)의 전체 영역에 걸쳐 균일하게 분산되기에 유리하다.
또한, 전류가 발광구조물(S)의 중앙영역에서 집중되지 않고 외곽영역으로 넓게 분산될 수 있도록 상기 제1 보조 전극지(21) 및 중간 전극지(30) 간의 간격(d6)은 외곽영역에 형성된 전극지 간의 간격, 예컨대 d3, d2 및 d1 보다 클 수 있다. (즉, d6 > d3 > d2 > d1을 만족할 수 있음)
마찬가지로, 제2 보조 전극지(22) 및 중간 전극지(30) 간의 간격(d6')은 그보다 외곽영역에 형성된 전극지 간의 간격(d3', d2', d1')보다 크게 형성될 수 있다. (d6' > d3' > d2' > d1'을 만족할 수 있음) 본 실시형태에 따르면 전류가 특정 영역에 집중되지 않고 발광구조물(S) 전 영역에 걸쳐 넓게 분산될 수 있으며, 광효율 및 동작전압 특성이 개선될 수 있다.
도 6은 각각 본 발명의 일 실시형태에 따른 반도체 발광소자(300)의 개략적인 평면도이다. 상기 도 6은 도 5에서 변형된 실시형태를 나타낸다.
여기서는, 도 5의 실시형태와 동일하게 적용될 수 있는 구성에 대해서는 구체적인 설명을 생략하고, 달라진 구성을 위주로 설명하기로 한다.
도 6을 참조하면, 본 실시형태에 따른 반도체 발광소자(300)는 제1 및 제2 전극부(113, 123)를 포함한다. 도시된 바와 같이, 상기 제2 전극부(123)는 폐고리 형상을 가지며 상기 제1 전극부(113)를 포위한다.
여기서, 상기 제2 전극부(123)는 상기 제1 전극부(113)를 포위하되 제1 전극부(113)에 구비된 제1 전극패드(112)에서 전류가 집중되는 현상을 고려하여 변형된 형상을 구비할 수 있다.
즉, 제1 및 제2 전극부(113, 123) 중 다른 하나를 실질적으로 포위하는 어느 하나의 전극부는 그에 구비되는 전극지가 다른 하나의 전극부를 감싸되, 다른 하나의 전극부에 구비되는 전극패드와 인접한 영역에서 돌출된 볼록형상을 가질 수 있다. 여기서, 상기 볼록형상은 다른 하나의 전극부에 구비되는 전극패드와 대응하는 형상을 가질 수 있다. 예를 들어, 상기 제2 전극부(123)에 구비되는 제2 전극지(121a, 121b)는 상기 제1 전극부(113)를 전체로서 감싸되 상기 제1 전극패드(112)와 인접한 영역(R3)에서 돌출된 볼록부(25)를 포함할 수 있다.
이에 제한되는 것은 아니지만, 상기 볼록부(25)는 상기 제1 전극패드(112)와 대응하는 형상을 가질 수 있다. 또한, 도시된 바와 같이, 상기 볼록부(25)는 상기 제1 전극패드(112)의 중심을 중점으로 하는 호(arc)의 형상을 포함할 수 있다.
본 실시형태에서, 상기 제2 전극부(123)에 구비되는 제1 및 제2 보조 전극지(21, 22)는 각각 폭(W21 및 W21', W22 및 W22')이 변하면서 연장될 수 있다. 예를 들어, 상기 제1 및 제2 보조 전극지(21, 22)는 각각 상기 제2 전극패드(122)에서 멀어지는 방향으로 갈수록 폭이 좁을 수 있다. (각각 W21 > W21', W22 > W22'를 만족함)
또는, 제1 및 제2 보조 전극지(21, 22)의 가변되는 폭은 제1 전극패드(112)와의 관계에서 결정될 수도 있다. 예를 들어, 상기 제1 및 제2 보조 전극지(21, 22)의 폭은 상기 제1 전극패드(112)와 가까울수록 폭이 좁을 수 있다. (각각 W21 > W21', W22 > W22'를 만족함)
이 경우, 전류가 상대적으로 집중되기 쉬운 전극패드에 대하여 전극지 폭을 적절히 가변함으로써 특정 영역에서의 전류 집중을 방지할 수 있다.
이하에서는, 도 7 내지 도 9를 참조하여 도 1의 실시형태에서 변형된 또 다른 실시형태의 반도체 발광소자(400)를 설명하기로 한다.
도 7은 본 발명의 일 실시형태에 따른 반도체 발광소자(400)의 개략적인 평면도이다.
도 7을 참조하면, 본 실시형태에 따른 반도체 발광소자(400)는 발광구조물(S)과 제1 및 제2 전극부(113, 123)를 포함한다. 상기 발광구조물(S)은 제1 도전형 반도체층(110)과 활성층(130) 및 제2 도전형 반도체층(120)을 구비한다. 상기 제1 전극부(113)는 상기 제1 도전형 반도체층(110)과 접속되며, 상기 제2 전극부(123)는 상기 제2 도전형 반도체층(120)과 접속된다. 상기 제1 및 제2 전극부(113, 123)는 각각 제1 및 제2 전극패드(112, 122)와 적어도 하나의 제1 및 제2 전극지(111a, 111b, 121a, 121b)를 포함한다.
이하, 본 실시형태의 요지가 명확히 전달되도록 앞선 도 1의 실시형태와 동일하게 적용될 수 있는 구성에 대해서는 구체적인 설명을 생략하기로 한다.
본 실시형태에서, 제1 및 제2 전극패드(112, 122)는 상기 발광구조물(S)의 상면에서 비대칭적으로 배치될 수 있다. 이는 도 8(a) 및 도 8(b)를 참조하여 설명하기로 한다.
도 8(a) 및 도 8(b)는 도 7에 따른 발광구조물(S)의 상면과 제1 및 제2 전극패드(112, 122)만을 개략적으로 도시한 평면도이다.
이에 제한되는 것은 아니지만, 도 8(a) 및 도 8(b)를 참조하면, 본 실시형태에 따른 제1 및 제2 전극패드(112, 122)는 상기 발광구조물(S)의 상면에서 비대칭적으로 배치될 수 있다.
예를 들어, 본 실시형태에 따른 제2 전극패드(122)는 도 8(a)에 도시된 바와 같이 상기 발광구조물(S)의 상면을 기준으로 서로 마주보는 꼭지점을 잇는 서로 다른 대각선(G1, G2)에 의해 구분되는 제1 분할영역(A1, A2, A3, A4) 중 일 영역(A1) 내에 배치될 수 있다.
이때, 상기 제1 전극패드(112)는 도 8(b)에 도시된 바와 같이 상기 발광구조물(S)의 상면을 기준으로 상기 상면의 중심(Cs)을 가로지르는 수평선(G3) 및 수직선(G4)에 의해 구분되는 제2 분할영역(B1, B2, B3, B4) 중 상기 제1 분할영역에서 상기 제1 전극패드(112)가 배치된 영역(A1)과 중첩된 영역, 즉 B1 영역과 B4 영역을 제외한 영역(B2, B3) 중 어느 일 영역 내에 배치될 수 있다. 도 8(b)에서는, 전극패드 주위에서 전류가 집중되는 특성을 고려하여, 제1 및 제2 전극패드(112, 122)간의 간격이 넓도록, 제1 전극패드(112)를 B3영역에 배치한 것으로 도시하였다.
본 실시형태에 따르면, 제1 및 제2 전극패드(112, 122)가 발광구조물(S) 상면을 기준으로 반드시 대칭을 이루면서 배치될 필요가 없으므로 전극설계의 자유도가 보장되고, 동작전압 특성 및 원활한 전류분산을 유도하여 광효율이 개선될 수 있다.
다시 도 7을 참조하면, 전술한 도 1의 실시형태와 유사하게, 상기 상기 제1 및 제2 전극부(113, 123)는 일부분이 개방된 고리형상을 가지며, 상기 제2 전극부(123)는 제1 전극부(113)를 실질적으로 포위하도록 형성된다.
본 실시형태에서, 상기 제1 전극부(113)가 갖는 고리형상의 개방된 영역(R1)은 제2 전극패드(122)와 인접한 영역일 수 있다. 전극패드와 인접한 영역에서는 전류집중이 발생할 수 있으므로 균일한 전류분산을 위해 제1 전극지(111a, 111b)가 배치되지 않도록 한 것으로 이해될 수 있다.
상기 제2 전극부(123)가 갖는 고리형상의 개방된 영역(R2)은 도 7에 도시된 바와 같이 동일한 전극부 내에 게재되는 전극패드(제2 전극패드(122))와 가장 멀리 위치한 영역일 수 있다.
보다 구체적으로, 상기 제2 전극부(123)가 갖는 고리형상의 개방된 영역(R2)은 상기 고리형상의 중심을 기준으로 제2 전극패드(122)가 위치한 영역에 대칭되는 영역일 수 있다. 제2 전극패드(122)와 멀어질수록 제2 전극지(121a, 121b)는 전류분산에 기여하는 효과가 적어지므로 개방된 영역(R2)을 형성하여 상기 제2 전극지(121a, 121b)가 발광구조물(S)의 상면을 덮음으로 인해 광효율이 저해되는 것을 방지한 것으로 이해될 수 있을 것이다.
본 실시형태에 따른 제2 전극부(123)는 상기 제1 전극부(113)가 갖는 고리형상의 개방된 영역(R1) 사이로 연장되는 보조 전극지(20)를 포함한다. 여기서, 상기 보조 전극지(20)는 절곡된 형상을 구비하며, 단부가 제1 전극패드(112)를 향하도록 배치될 수 있다.
상기 보조 전극지(20)는 제3 보조 전극지(23)를 더 포함할 수 있다. 여기서, 상기 제3 보조 전극지(23)는 제1 전극패드(112)와의 간격을 일정하게 유지하도록 형성될 수 있다.
예를 들어, 상기 제3 보조 전극지(23)는 상기 제1 전극패드(112)의 중심을 중점으로 하는 호(arc)의 형상을 포함할 수 있다. 이에 따르면, 전류가 집중되기 쉬운 전극패드로부터 전극지가 일정한 간격을 유지할 수 있으므로 특정 영역에 전류가 집중되는 것을 방지하고, 균일한 전류분산을 도모할 수 있다.
본 실시형태에서, 상기 제1 및 제2 전극지(111a, 111b, 121a, 121b)는 각각의 폭(W111a과 W111a', W111b과 W111b', W121a과 W121a', W121b과 W121b')이 변할 수 있다. 예를 들어, 상기 제1 및 제2 전극지(111a, 111b, 121a, 121b)는 각각 상기 제1 및 제2 전극패드(112, 122)에서 멀어지는 방향으로 갈수록 폭이 좁을 수 있다. (W111a > W111a', W111b > W111b', W121a > W121a', W121b > W121b'를 만족함) 이처럼 전류가 상대적으로 집중되기 쉬운 전극패드에 대하여 전극지 폭을 적절히 가변하여 특정 영역에서의 전류 집중을 방지할 수 있다.
본 실시형태에 따르면, 전술한 실시형태에서도 설명한 바와 같이 전극패드 및 전극지를 비대칭적으로 배치함으로써 반도체 발광소자(400)의 광효율 및 동작전압 특성이 모두 개선될 수 있다.
도 9는 본 발명의 일 실시형태에 따른 반도체 발광소자(500)의 개략적인 평면도이다.
본 실시형태는 도 7의 실시형태에서 보조 전극지(20)가 변형된 실시형태로 이해될 수 있을 것이다.
구체적으로, 본 실시형태의 제2 전극부(123)는 보조 전극지(20)를 포함하며, 상기 보조 전극지(20)는 제3 보조 전극지(23)를 포함한다. 상기 제3 보조 전극지(23)는 앞선 실시형태에서 전술한 바와 같이, 제1 전극패드(112)와의 간격을 일정하게 유지하도록 형성될 수 있다. 예를 들면, 상기 제3 보조 전극지(23)는 상기 제1 전극패드(112)의 중심을 중점으로 하는 호(arc)의 형상을 포함할 수 있다.
본 실시형태에서, 상기 보조 전극지(20)는 상기 제3 보조 전극지(23)와는 다른 방향으로 돌출되는 제4 보조 전극지(24)를 더 포함한다. 상기 제4 보조 전극지(24)는 타원의 호(arc)형상을 가질 수 있으며, 이에 제한하는 것은 아니지만, 상기 제1 전극패드(112) 방향으로 만곡되는 타원의 호(arc) 형상일 수 있다. 상기 제4 보조 전극지(24)는 상기 제1 전극부(113)가 갖는 고리형상의 내부영역 중 전류밀도가 적은 부분에 형성됨으로써, 발광구조물(S)의 중앙영역에서 보다 균일한 전류분산이 가능하도록 보완하는 기능을 수행할 수 있다.
도 10(a) 및 도 10(b)는 본 발명의 일 실시형태에 따른 반도체 발광소자의 특성을 비교설명하기 위한 평면도이다.
도 10(a)는 비교예로써 제시된 반도체 발광소자의 개략적인 평면도이다.
도 10(a)를 참조하면, 비교예에 따른 반도체 발광소자는 제1 및 제2 전극패드(112', 122')를 구비한다. 상기 제1 전극패드(112')는 3개의 제1 전극지(111a', 111b', 111c')를 포함하며, 제2 전극패드(122')는 2개의 제2 전극지(121a', 121b')와 중간 전극지(30')를 포함한다.
도 10(a)의 비교예에 따른 반도체 발광소자의 경우, 2개의 제2 전극지(121a', 121b') 단부에 가상의 연장선을 그었을 때, 제1 전극패드(112')에서 연장된 어느 하나의 전극지(111c')는 상기 제2 전극지(121a', 121b')와 상기 연장선으로 정의되는 폐쇄된 영역 외부에서 존재하므로, 상기 비교예의 전극구조는 어느 하나의 전극부가 다른 하나의 전극부를 실질적으로 포위하는 형태에 해당하지 아니한다.
또한, 비교예에 따른 반도체 발광소자는 제1 및 제2 전극패드(112', 122')가 발광구조물 상면의 중심을 가로지르는 수평선 끝단에 대칭적으로 배치되어 있으며, 각각의 전극지는 상기 수평선을 기준으로 대칭 간격을 갖는다. (즉, da=da', db=db', dc=dc'를 만족함)
도 10(b)는 실시예로서 제시된 반도체 발광소자의 개략적인 평면도로서, 도 5의 실시형태에 따른 반도체 발광소자(200)의 개략적인 평면도에 해당한다. 상기 실시예에 따른 반도체 발광소자(200)는 도 5의 실시형태에서 설명한 바와 같이 전극지의 비대칭성을 만족한다. (즉, d1≠d1', d2≠d2', d3≠d3', d4≠d4', d5≠d5', d6≠d6'을 각각 만족함)
비교예와 실시예에 따른 반도체 발광소자의 동작전압 특성과 광출력은 하기 표 1에서 정리하였다. 여기서, 각 비교예와 실시예에 따른 반도체 발광소자에 인가된 전류는 320mA이다.
비교예 실시예
동작전압(V) 3.61 3.55
광출력(mW) 367.7 370.9
표 1을 참조하면, 본 실시형태에 따르면, 동작전압이 감소하되 광출력은 증가한 것을 확인할 수 있다.
도 11 및 도 12은 본 발명의 일 실시 형태에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 11을 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시 형태에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다. 본 실시 형태에서, 반도체 발광소자 패키지(1000)는 앞선 실시형태에서 설명한 반도체 발광소자(100, 200, 300, 400, 500)를 포함할 수 있다.
도 12 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 또한, 반도체 발광소자(2001)의 표면 및 측면에는 파장변환부(2002)가 형성될 수 있다. 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W)를 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
파장변환부(2002)는 형광체나 양자점 등을 포함할 수 있다. 봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시 형태에서, 반도체 발광소자 패키지(2000)는 앞선 실시형태에서 설명한 반도체 발광소자(100, 200, 300, 400, 500)를 포함할 수 있다.
도 13 및 도 14는 본 발명의 일 실시 형태에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 13을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 반도체 발광소자(3001)가 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 반도체 발광소자(3001)는 도 11 및 도 12를 참조하여 상술한 구조 또는 그와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 앞선 실시형태에서 설명된 반도체 발광소자(100, 200, 300, 400, 500)를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 13의 백라이트 유닛(3000)에서 반도체 발광소자(3001)는 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 14에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 반도체 발광소자(4001)가 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 15 및 도 16은 본 발명의 일 실시형태에 따른 반도체 발광소자를 채용한 조명장치(5000, 6000)를 예시적으로 나타낸 분해사시도이다.
상기 조명장치(5000)는 도 15에 도시된 바와 같은 벌브형 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치(5000)는 종래 백열등을 대체할 수 있도록 백열등과 유사한 형상을 가질 수 있으며, 백열등과 유사한 광특성(색상, 색온도)을 갖는 광을 출사할 수 있다.
도 15의 분해사시도를 참조하면, 조명장치(5000)는 발광모듈(5003)과 구동부(5006)와 외부접속부(5009)를 포함한다. 또한, 외부 및 내부 하우징(5005, 5008)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 반도체 발광소자(5001)와 그 발광소자(5001)가 탑재된 회로기판(5002)을 가질 수 있다. 본 실시형태에서는, 1개의 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 여기서, 상기 발광소자(5001)는 앞선 실시형태에서 설명한 반도체 발광소자(100, 200, 300, 400, 500)일 수 있다.
또한, 상기 조명장치(5000)에서, 발광모듈(5003)은 열방출부로 작용하는 외부 하우징(5005)을 포함할 수 있으며, 외부 하우징(5005)은 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004)을 포함할 수 있다. 또한, 조명장치(5000)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(5007)를 포함할 수 있다. 구동부(5006)는 내부 하우징(5008)에 장착되어 소켓구조와 같은 외부접속부(5009)에서 전원을 제공받을 수 있다. 또한, 구동부(5006)는 발광모듈(5003)의 발광소자(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 이러한 구동부(5006)는 정류부와 DC/DC 컨버터를 포함할 수 있다.
상기 조명장치(6000)는 도 16에 도시된 바와 같은 바(bar)-타입 램프일 수 있다. 이에 제한되는 것은 아니지만, 상기 조명장치(6000)는 종래 형광등을 대체할 수 있도록 형광등과 유사한 형상을 가질 수 있으며, 형광등과 유사한 광특성을 갖는 광을 출사할 수 있다.
도 16의 분해사시도를 참조하면, 본 실시형태에 따른 조명장치(6000)는 발광모듈(6003), 몸체부(6004), 단자부(6009)를 포함할 수 있으며, 상기 발광모듈(6003)을 커버하는 커버부(6007)를 더 포함할 수 있다.
발광모듈(6003)은 기판(6002)과, 상기 기판(6002) 상에 장착되는 복수의 발광소자(6001)을 포함할 수 있다. 상기 발광소자(5001)는 앞선 실시형태에서 설명한 반도체 발광소자(100, 200, 300, 400, 500)일 수 있다.
몸체부(6004)는 상기 발광모듈(6003)을 일면에 장착하여 고정시킬 수 있다. 상기 몸체부(6004)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있다. 상기 몸체부(6004)는 상기 발광모듈(6003)에서 발생되는 열을 외부로 방출할 수 있도록 열전도율이 우수한 재질로 이루어질 수 있으며, 예를 들어, 금속 재질로 이루어질 수 있으나 이에 한정하는 것은 아니다.
상기 몸체부(6004)는 상기 발광모듈(6003)의 기판(6002) 형상과 대응하여 전체적으로 길이가 긴 막대 형상을 가질 수 있다. 상기 발광모듈(6003)이 장착되는 일면에는 상기 발광모듈(6003)을 수용할 수 있는 리세스(6014)가 형성될 수 있다.
상기 몸체부(6004)의 양 외측면에는 각각 방열을 위한 복수의 방열 핀(6024)이 돌출되어 형성될 수 있다. 그리고, 상기 리세스(6014)의 상부에 위치하는 상기 외측면의 양 끝단에는 각각 상기 몸체부(6004)의 길이 방향을 따라서 연장된 걸림 홈(6034)이 형성될 수 있다. 상기 걸림 홈(6034)에는 추후 설명하는 커버부(6007)가 체결될 수 있다.
상기 몸체부(6004)의 길이 방향의 양 끝단부는 개방되어 있어 상기 몸체부(6004)는 양 끝단부가 개방된 파이프 형태의 구조를 가질 수 있다. 본 실시 형태에서는 상기 몸체부(6004)의 양 끝단부가 모두 개방된 구조를 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 몸체부(6004)의 양 끝단부 중 어느 일측만 개방되는 것도 가능하다.
단자부(6009)는 상기 몸체부(6004)의 길이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 상기 발광모듈(6003)에 전원을 공급할 수 있다. 본 실시형태에서는 상기 몸체부(6004)의 양 끝단부가 모두 개방되어 있어 상기 단자부(6009)가 상기 몸체부(6004)의 양 끝단부에 각각 구비되는 것으로 예시하고 있다. 그러나, 이에 한정하는 것은 아니며, 예를 들어, 일측만 개방된 구조에서는 상기 양 끝단부 중 개방된 일측에만 상기 단자부(6009)가 구비될 수 있다.
상기 단자부(6009)는 상기 몸체부(6004)의 개방된 양 끝단부에 각각 체결되어 상기 개방된 양 끝단부를 커버할 수 있다. 상기 단자부(6009)에는 외부로 돌출된 전극 핀(6019)을 포함할 수 있다.
커버부(6007)는 상기 몸체부(6004)에 체결되어 상기 발광모듈(6003)을 커버한다. 상기 커버부(6007)는 광이 투과될 수 있는 재질로 이루어질 수 있다.
상기 커버부(6007)는 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 그리고, 상기 커버부(6007)의 상기 몸체부(6004)와 체결되는 바닥면에는 상기 몸체부(6004)의 걸림 홈(6034)에 맞물리는 돌기(6017)가 상기 커버부(6007)의 길이 방향을 따라서 형성될 수 있다.
본 실시 형태에서는 상기 커버부(6007)가 반원 형태의 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 커버부(6007)는 평평한 사각 형태의 구조를 가지는 것도 가능하며, 기타 다각 형태의 구조를 가지는 것도 가능하다. 이러한 커버부(6007)의 형태는 광이 조사되는 조명 설계에 따라서 다양하게 변경될 수 있다.
도 17은 본 발명의 실시 형태에 의한 반도체 발광소자를 헤드램프에 적용한 예를 나타낸다. 도 17을 참조하면, 차량용 라이트 등으로 이용되는 헤드램프(7000)는 발광소자(7001), 반사부(7005), 렌즈 커버부(7004)를 포함하며, 렌즈 커버부(7004)는 중공형의 가이드(7003) 및 렌즈(7002)를 포함할 수 있다. 또한, 헤드램프(7000)는 발광소자(7001)에서 발생된 열을 외부로 방출하는 방열부(7012)를 더 포함할 수 있으며, 방열부(7012)는 효과적인 방열이 수행되도록 히트싱크(7010)와 냉각팬(7011)을 포함할 수 있다. 또한, 헤드램프(7000)는 방열부(7012) 및 반사부(7005)를 고정시켜 지지하는 하우징(7009)을 더 포함할 수 있으며, 하우징(7009)은 일면에 방열부(7012)가 결합하여 장착되기 위한 중앙홀(7008)을 구비할 수 있다. 또한, 하우징(7009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(7005)가 발광소자(7001)의 상부측에 위치하도록 고정시키는 전방홀(7007)을 구비할 수 있다. 이에 따라, 반사부(7005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(7007)과 대응되도록 반사부(7005)가 하우징(7009)에 고정되어 반사부(7005)를 통해 반사된 빛이 전방홀(7007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300, 400, 500: 반도체 발광소자
101: 기판 102: 버퍼층
110: 제1 도전형 반도체층 120: 제2 도전형 반도체층
130: 활성층 140: 투명전극층
113: 제1 전극부 123: 제2 전극부
112: 제1 전극패드 122: 제2 전극패드
111a, b: 제1 전극지 121a, b: 제2 전극지
20: 보조 전극지 21: 제1 보조 전극지
22: 제2 보조 전극지 23: 제3 보조 전극지
24: 제4 보조 전극지 25: 볼록부
30: 중간 전극지

Claims (10)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;
    상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되고, 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하며, 일부분이 개방된 고리형상을 갖는 제1 전극부; 및
    상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되고, 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하며, 일부분이 개방된 고리형상을 갖는 제2 전극부를 포함하고,
    상기 제2 전극지는 상기 발광 구조물의 상면의 제1 내지 제4 변을 따라서 상기 제1 전극부의 적어도 일부를 둘러싸도록 형성되며,
    상기 제1 및 제2 전극부 중 적어도 하나는 그의 고리형상의 중심이 상기 발광구조물 상면의 중심과 이격 형성되고,
    상기 제1 전극지의 폭은 상기 제1 전극 패드에서 멀어지는 방향으로 갈수록 좁아지고, 상기 제2 전극지의 폭은 상기 제2 전극 패드에서 멀어지는 방향으로 갈수록 폭이 좁아지는 것을 특징으로 하는 반도체 발광소자.
  2. 제 1항에 있어서,
    상기 발광구조물 상면의 중심에 이격 형성되는 고리형상의 중심은, 상기 고리형상을 갖는 전극부에 구비된 전극패드가 그에 인접한 발광구조물 상면의 꼭지점에서 멀어지는 방향으로 이격된 것을 특징으로 하는 반도체 발광소자.
  3. 제 1항에 있어서,
    상기 제1 전극패드는 상기 발광구조물의 상면을 기준으로 서로 마주보는 꼭지점을 잇는 서로 다른 대각선에 의해 구분되는 제1 분할영역 중 일 영역 내에 배치되고,
    상기 제2 전극패드는 상기 발광구조물의 상면을 기준으로 상기 상면의 중심을 가로지르는 수평선 및 수직선에 의해 구분되는 제2 분할영역 중 상기 제1 분할영역에서 상기 제1 전극패드가 배치된 영역과 중첩되지 않은 일 영역 내에 배치된 것을 특징으로 하는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 제1 전극부가 갖는 고리형상의 중심은 상기 제2 전극부가 갖는 고리형상의 중심과 이격 형성되는 것을 특징으로 하는 반도체 발광소자.
  5. 제 1항에 있어서,
    상기 제2 전극부는 상기 제1 전극부가 갖는 고리형상의 개방된 영역 사이로 연장되는 보조 전극지를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  6. 제 5항에 있어서,
    상기 보조 전극지는 상기 제1 전극부에 구비된 제2 전극패드를 향하여 연장되는 제1 보조 전극지를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;
    상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되고, 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하며, 일부분이 개방된 고리형상을 갖는 제1 전극부; 및
    상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되고, 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하며, 일부분이 개방된 고리형상을 갖는 제2 전극부를 포함하고,
    상기 제2 전극지는 상기 발광 구조물의 상면의 제1 내지 제4 변을 따라서 상기 제1 전극부의 적어도 일부를 둘러싸도록 형성되며,
    상기 제1 및 제2 전극부 중 적어도 하나는 그의 고리형상의 중심이 상기 발광구조물 상면의 중심과 이격 형성되고,
    상기 제2 전극부는 상기 제1 전극부가 갖는 고리형상의 개방된 영역 사이로 연장되는 보조 전극지를 더 포함하며,
    상기 보조 전극지는 상기 제1 전극부에 구비된 제2 전극패드를 향하여 연장되는 제1 보조 전극지 및 상기 제1 보조 전극지가 연장되는 방향과는 다른 방향을 가지며 연장되는 제2 보조 전극지를 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  8. 제 7항에 있어서,
    상기 제1 전극부가 갖는 고리형상의 일측 및 상기 제1 보조 전극지간의 간격과, 상기 제1 전극부가 갖는 고리형상의 일측에 대향하는 타측 및 상기 제2 보조 전극지 간의 간격은 서로 다른 것을 특징으로 하는 반도체 발광소자.
  9. 제 7항에 있어서,
    상기 제1 전극부는 상기 제1 및 제2 보조 전극지 사이로 연장되는 중간 전극지를 더 포함하고,
    상기 제1 보조 전극지 및 중간 전극지 간의 간격과 상기 제2 보조 전극지 및 중간 전극지 간의 간격은 서로 다른 것을 특징으로 하는 반도체 발광소자.
  10. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하며, 제1 내지 제4 변을 갖는 상면을 포함하는 발광구조물;
    상기 발광구조물의 상면에 형성되어 제1 도전형 반도체층과 접속되되 제1 전극패드와 그로부터 연장되는 제1 전극지를 구비하는 제1 전극부; 및
    상기 발광구조물의 상면에 형성되어 제2 도전형 반도체층과 접속되되 제2 전극패드와 그로부터 연장되는 제2 전극지를 구비하는 제2 전극부를 포함하고
    상기 제1 및 제2 전극부는 일부분이 개방된 고리형상을 포함하되, 상기 제2 전극지는 상기 발광 구조물의 상면의 제1 내지 제4 변을 따라서 상기 제1 전극부의 적어도 일부를 둘러싸도록 형성되며,
    상기 발광구조물 상면의 제1 변 및 그에 인접한 고리형상 간의 간격과, 상기 제1 변에 대향하는 제2 변 및 그에 인접한 고리형상 간의 간격은 서로 다르고,
    상기 제2 전극패드가 상기 발광구조물의 상면의 제1 변에 가장 가까울 때, 상기 제1 변 및 상기 제1 변에 인접한 제2 전극지 사이의 간격은, 상기 제1 변에 대향하는 제2 변 및 상기 제2 변에 인접한 제2 전극지 사이의 간격보다 크며,
    상기 제1 전극패드가 상기 발광구조물 상면의 제1 변에 가장 가까울 때, 상기 제1 변 및 상기 제1 변에 인접한 제1 전극지 사이의 간격은, 상기 제1 변에 대향하는 제2 변 및 상기 제2 변에 인접한 제1 전극지 사이의 간격보다 큰 것을 특징으로 하는 반도체 발광소자.
KR1020130069962A 2013-06-18 2013-06-18 반도체 발광소자 Active KR102075983B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130069962A KR102075983B1 (ko) 2013-06-18 2013-06-18 반도체 발광소자
US14/261,124 US9070834B2 (en) 2013-06-18 2014-04-24 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130069962A KR102075983B1 (ko) 2013-06-18 2013-06-18 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20140146957A KR20140146957A (ko) 2014-12-29
KR102075983B1 true KR102075983B1 (ko) 2020-02-11

Family

ID=52018476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130069962A Active KR102075983B1 (ko) 2013-06-18 2013-06-18 반도체 발광소자

Country Status (2)

Country Link
US (1) US9070834B2 (ko)
KR (1) KR102075983B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWD154431S (zh) * 2012-10-03 2013-07-01 晶元光電股份有限公司 發光二極體
USD743355S1 (en) * 2014-07-22 2015-11-17 Epistar Corporation Light-emitting diode unit
USD770397S1 (en) * 2014-07-22 2016-11-01 Epistar Corporation Light-emitting diode unit
KR102170218B1 (ko) * 2014-08-05 2020-10-26 엘지이노텍 주식회사 발광소자 패키지
TWD169527S (zh) * 2014-08-20 2015-08-01 晶元光電股份有限公司 發光二極體元件之部分
TWD172675S (zh) * 2014-12-19 2015-12-21 晶元光電股份有限公司 發光二極體陣列之部分
JP6428467B2 (ja) * 2015-04-24 2018-11-28 日亜化学工業株式会社 発光素子
CN208400869U (zh) 2015-05-13 2019-01-18 首尔伟傲世有限公司 发光元件
TWD178892S (zh) * 2015-11-17 2016-10-11 晶元光電股份有限公司 發光二極體陣列之部分
US9530934B1 (en) * 2015-12-22 2016-12-27 Epistar Corporation Light-emitting device
US10199542B2 (en) 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
USD795822S1 (en) * 2016-07-29 2017-08-29 Enraytek Optoelectronics Co., Ltd. LED chip
USD794582S1 (en) * 2016-07-29 2017-08-15 Enraytek Optoelectronics Co., Ltd. LED chip
WO2018186655A1 (ko) * 2017-04-03 2018-10-11 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN107507896B (zh) * 2017-09-25 2024-11-05 广东工业大学 一种紫外led光源倒装结构
CN112635632B (zh) * 2020-12-31 2022-09-20 深圳第三代半导体研究院 发光二极管及其制造方法
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006893A (ja) 2002-05-29 2004-01-08 Lumileds Lighting Us Llc 改善された光抽出のためのフリップチップ発光ダイオードの量子井戸の選択配置
JP2012009864A (ja) * 2010-06-24 2012-01-12 Theleds Co Ltd 半導体発光素子
JP2013008818A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体発光素子

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
WO2007032638A1 (en) * 2005-09-15 2007-03-22 Epiplus Co., Ltd Arrangement of electrodes for light emitting device
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100833309B1 (ko) 2006-04-04 2008-05-28 삼성전기주식회사 질화물계 반도체 발광소자
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8872204B2 (en) * 2007-11-23 2014-10-28 Epistar Corporation Light-emitting device having a trench in a semiconductor layer
TWI376817B (en) * 2007-11-23 2012-11-11 Epistar Corp Light emitting device, light source apparatus and backlight module
KR100930195B1 (ko) 2007-12-20 2009-12-07 삼성전기주식회사 전극 패턴을 구비한 질화물 반도체 발광소자
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101100684B1 (ko) * 2009-07-15 2012-01-03 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101625125B1 (ko) 2009-12-29 2016-05-27 서울바이오시스 주식회사 전극 연장부들을 갖는 발광 다이오드
KR20110092082A (ko) 2010-02-08 2011-08-17 삼성엘이디 주식회사 반도체 발광소자
CN102244188A (zh) 2010-05-13 2011-11-16 展晶科技(深圳)有限公司 发光二极管芯片的电极结构
KR101171330B1 (ko) * 2010-08-27 2012-08-10 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광 다이오드
KR101813891B1 (ko) 2010-12-09 2018-01-02 엘지이노텍 주식회사 발광소자
KR101179605B1 (ko) 2011-02-25 2012-09-05 주식회사 세미콘라이트 반도체 발광소자
JP5741164B2 (ja) 2011-04-12 2015-07-01 日亜化学工業株式会社 発光素子
KR20130017154A (ko) * 2011-08-10 2013-02-20 엘지디스플레이 주식회사 반도체 발광소자
KR101861721B1 (ko) * 2011-11-14 2018-05-28 엘지이노텍 주식회사 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006893A (ja) 2002-05-29 2004-01-08 Lumileds Lighting Us Llc 改善された光抽出のためのフリップチップ発光ダイオードの量子井戸の選択配置
JP2012009864A (ja) * 2010-06-24 2012-01-12 Theleds Co Ltd 半導体発光素子
JP2013008818A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
US9070834B2 (en) 2015-06-30
US20140367730A1 (en) 2014-12-18
KR20140146957A (ko) 2014-12-29

Similar Documents

Publication Publication Date Title
KR102075983B1 (ko) 반도체 발광소자
KR102070088B1 (ko) 반도체 발광소자
US9553235B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
US9196812B2 (en) Semiconductor light emitting device and semiconductor light emitting apparatus having the same
US9508697B2 (en) Semiconductor light emitting device and semiconductor light emitting device package including the same
KR102227772B1 (ko) 반도체 발광소자
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR102075984B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US20160056336A1 (en) Semiconductor light-emitting device
US20150091041A1 (en) Semiconductor light emitting device and semiconductor light emitting apparatus including the same
JP2018502433A (ja) 光源モジュール及び照明装置｛ｌｉｇｈｔ ｓｏｕｒｃｅ ｍｏｄｕｌｅ ａｎｄ ｌｉｇｈｔｉｎｇ ｄｅｖｉｃｅ｝
KR102212559B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20130131217A (ko) 반도체 발광소자
US9941443B2 (en) Semiconductor light emitting device
KR102075992B1 (ko) 반도체 발광소자
KR20150085653A (ko) 반도체 발광소자
KR20170082889A (ko) 발광소자
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR20160029942A (ko) 반도체 발광소자
US20140231746A1 (en) Semiconductor light emitting device
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102056619B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130618

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180524

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130618

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190610

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191213

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 6

End annual number: 6