[go: up one dir, main page]

KR102018615B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR102018615B1
KR102018615B1 KR1020130005769A KR20130005769A KR102018615B1 KR 102018615 B1 KR102018615 B1 KR 102018615B1 KR 1020130005769 A KR1020130005769 A KR 1020130005769A KR 20130005769 A KR20130005769 A KR 20130005769A KR 102018615 B1 KR102018615 B1 KR 102018615B1
Authority
KR
South Korea
Prior art keywords
light emitting
nano
semiconductor layer
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130005769A
Other languages
English (en)
Other versions
KR20140093433A (ko
Inventor
황경욱
성한규
차남구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130005769A priority Critical patent/KR102018615B1/ko
Priority to US14/152,465 priority patent/US9142721B2/en
Publication of KR20140093433A publication Critical patent/KR20140093433A/ko
Priority to US14/838,430 priority patent/US9780260B2/en
Application granted granted Critical
Publication of KR102018615B1 publication Critical patent/KR102018615B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광소자에 관한 것으로서, 기판; 상기 기판 상에 형성된 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상면의 일 영역에 형성되며, 각각 상기 베이스층 상면으로부터 돌출된 구조를 갖는 제1 도전형 나노 반도체층과, 상기 제1 도전형 나노 반도체층 표면에 순차적으로 적층된 나노 활성층 및 제2 도전형 나노 반도체층을 포함하는 복수의 나노 발광부; 및 상기 베이스층 상면의 다른 영역에 형성되며, 적층 활성층을 갖는 발광적층체;를 포함한다.

Description

반도체 발광소자 및 그 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체 발광소자 및 그 제조방법에 관한 것이다.
발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목 받고 있다.
특히, 백색 발광 다이오드에 대한 수요가 점점 증가하고 있다. 백색광을 구현하는 방법으로, 형광체를 사용할 수 있는데, 예를 들어, 자외선(UV) 발광소자로부터 자외선 광을 발광시킨 후, 자외선 광에 의해 적색, 녹색 및 청색 형광체를 여기시켜 각각 적색광, 녹색광 청색광이 방출되도록 하여 백색광을 얻을 수 있다. 또한, 청색 발광소자를 광원으로 하여 그와 보색 관계인 황색 형광체를 여기시켜 황색광을 방출시킴으로써 백색광을 얻을 수 있다. 또한 형광체 없이 발광소자만으로 백색을 구현하는 방법으로는, 적색, 녹색 및 청색의 가시광을 각각 발광하는 발광소자를 조합하여 사용하는 것이다.
이와 같이 발광소자로부터 발생하는 여러 파장의 광을 조합하여 원하는 색상을 구현할 수 있으며, 그에 따라 백색 이외에도 다양한 색을 구현하기 위한 방법이 요구되고 있다.
형광체를 사용하지 않고 다중 파장의 광을 구현할 수 있으며, 광 추출 효율이 향상된 반도체 발광소자가 요구되고 있다.
또한 형광체를 사용하지 않고 다중 파장의 광을 만드는 방법이 요구되고 있다.
본 발명의 일 측면은,
기판; 상기 기판 상에 형성된 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상면의 일 영역에 형성되며, 각각 상기 베이스층 상면으로부터 돌출된 구조를 갖는 제1 도전형 나노 반도체층과, 상기 제1 도전형 나노 반도체층 표면에 순차적으로 적층된 나노 활성층 및 제2 도전형 나노 반도체층을 포함하는 복수의 나노 발광부; 및 상기 베이스층 상면의 다른 영역에 형성되며, 적층 활성층을 갖는 발광적층체; 를 포함하는 반도체 발광소자를 제공한다.
상기 발광적층체는 상기 기판의 상면과 실질적으로 평행하도록 상기 기판 상에 순차적으로 형성된 상기 제1 도전형 반도체층, 상기 적층 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
상기 나노 발광부는 나노 로드 형상으로 이루어질 수 있다.
상기 나노 발광부는 복수 개의 반극성면을 포함할 수 있다.
상기 나노 활성층은 제1 파장대역의 광을 방출하며, 상기 적층 활성층은 제1 파장대역과 다른 제2 파장대역의 광을 방출할 수 있다.
상기 나노 발광부와 상기 발광적층체는 서로 다른 파장의 광을 방출할 수 있다.
상기 제2 도전형 나노 반도체층과 상기 제2 도전형 반도체층은 전기적으로 절연되어 있을 수 있다.
상기 나노 발광부와 상기 발광적층체 중 적어도 하나가 복수의 분리된 영역으로 형성될 수 있다.
상기 분리된 영역 사이에 다른 발광원인 발광 적층체 또는 나노 발광부가 위치할 수 있다.
본 발명의 다른 측면은,
기판 상에 제1 도전형 반도체층, 적층 활성층 및 제2 도전형 반도체층을 순차적으로 적층하여 발광적층체를 형성하는 단계; 상기 기판 상의 상기 적층 활성층 및 상기 제2 도전형 반도체층의 일부를 식각하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계; 및 상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성되는 제1 도전형 나노 반도체층, 상기 제1 도전형 나노 반도체층 표면에 순차적으로 적층된 나노 활성층 및 제2 도전형 나노 반도체층으로 이루어진 복수의 나노 발광부를 형성하는 단계;를 포함하는 반도체 발광소자 제조방법을 제공한다.
상기 발광적층체와 상기 나노 발광부를 상기 기판의 서로 다른 영역에 형성할 수 있다.
상기 나노 발광부와 상기 발광적층체중 적어도 하나가 복수의 분리된 영역으로 형성 될수 있다.
상기 발광적층체의 상기 적층 활성층을 상기 나노 발광부의 나노 활성층 보다 먼저 형성할 수 있다.
상기 제2 도전형 반도체층 상면에 상기 제2 도전형 나노 반도체층이 적층되도록 형성할 수 있다.
상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성되는 제1 도전형 나노 반도체층을 형성하는 단계는 몰드 필링 방식을 이용할 수 있다.
상술한 바와 같이, 본 발명에 따르면, 형광체를 사용하지 않고 다중 파장의 광을 구현할 수 있으며, 광 추출 효율이 향상된 반도체 발광소자를 제조할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 3a 내지 도 3h는 본 발명의 제1 실시예에 따른 반도체 발광소자 제조방법을 나타내는 공정도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 5a 내지 도 5e는 본 발명의 제3 실시예에 따른 반도체 발광소자 제조방법을 나타내는 공정도이다.
도 6은 본 발명의 제4 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 반도체 발광소자의 다른 예를 나타내는 단면도이다.
도 8a 내지 도 8e는 본 발명의 제4 실시예에 따른 반도체 발광소자 제조방법을 나타내는 공정도이다.
도 9는 본 발명의 제5 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 10a 내지 도 10i는 본 발명의 제5 실시예에 따른 반도체 발광소자 제조방법을 나타내는 공정도이다.
도 11은 본 발명의 제6 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 12a 내지 도 12n은 본 발명의 제6 실시예에 따른 반도체 발광소자 제조방법을 나타내는 공정도이다.
도 13 및 도 14는 본 발명의 실시 형태에 의한 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 15 및 도 16은 본 발명의 실시 형태에 의한 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 17는 본 발명의 실시 형태에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 18은 본 발명의 실시 형태에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, (첨부된 도면을 참조하여) 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. (도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.)
도 1은 본 발명의 제1 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 반도체 발광소자(100)는 기판(110) 상의 일 영역에 형성된 박막영역(A)과 다른 영역에 형성된 나노 발광영역(B)을 포함한다.
구체적으로 상기 박막영역(A)은 기판(110) 또는 버퍼층(120) 상에 형성된 제1 도전형 반도체층(131), 적층 활성층(132) 및 제2 도전형 반도체층(133)을 포함하는 발광적층체(130)로 이루어지며, 상기 나노 발광영역(B)은 절연막(140)의 개구에 의하여 노출된 제1 도전형 반도체층(131)으로부터 연장되어 형성된 제1 도전형 나노 반도체층(151), 나노 활성층 (152) 및 제2 도전형 나노 반도체층(153)으로 이루어진 복수 개의 나노 발광부(150)를 포함하여 이루어진다.
상기 발광적층체(130)는 상기 기판(110) 상에 순차적으로 적층되어 형성되며, 상기 기판(110)의 상면과 실질적으로 평행하도록 형성된 제1 도전형 반도체층(131), 적층 활성층(132) 및 제2 도전형 반도체층(133)으로 이루어질 수 있다.
상기 나노 발광부(150)는 상기 제1 도전형 반도체층(131)으로부터 돌출되어 형성된 제1 도전형 나노 반도체층(151), 상기 제1 도전형 나노 반도체층(151)을 감싸는 나노 활성층(152) 및 상기 나노 활성층(152)을 둘러싸는 제2 도전형 나노 반도체층(153)으로 이루어질 수 있다. 상기 나노 발광부(150)는 로드 형태일 수 있다.
상기 기판(110)은 반도체 성장용 기판으로 제공되며, 사파이어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 이 경우, 반도체 성장용 기판으로 널리 이용되는 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 기판(110)으로 사용하기에 적합한 다른 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮은 Si 기판을 사용하여 양산성이 향상될 수 있다. Si 기판을 이용하는 경우, 기판(110) 상에 AlxGa1-xN과 같은 물질로 이루어진 핵생성층을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있을 것이다.
이러한 상기 기판(110)의 면(표면 또는 양쪽면) 또는 측면에 요철 또는 경사면을 형성하여 광 추출 효율을 향상시킬 수 있다. 패턴의 크기는 5nm ~ 500um범위에서 선택 될 수 있으며 칩의 사이즈를 고려하여 이것 보다 크거나 적어도 특별히 문제될 것은 없으며 광 추출 효율을 좋게 하기 위한 구조면 가능하다. 모양도 기둥, 산, 반구형 등 다양한 형태가 가능하다.
상기 기판(110)상에 버퍼층(120)이 형성될 수 있다. 상기 버퍼층(120)은 상기 기판(110)과 상기 제1 도전형 반도체층(130) 사이의 격자 부정합을 해소하기 위해 형성된다.
이종 기판상에 GaN 박막을 성장시키면 기판과 박막 간의 격자 상수 불일치로 인해 결함이 다수 발생하고, 열팽창 계수 차이로 인한 휨으로 인해 균열이 발생할 수 있다. 이러한 결함 제어와 휨 제어를 위해, 기판(110)상에 버퍼층(120)을 형성한 후 그 위에 원하는 구조의 질화물 반도체를 성장할 수 있다. 버퍼층(120)은 AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1), 특히 GaN, AlN, AlGaN을 주로 사용하고 있으며, ZrB2, HfB2, ZrN, HfN, TiN 등의 물질도 사용할 수 있다. 또한, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
상기 버퍼층(120)은 도핑 없이 저온으로 형성될 수 있으며, 또한 상기 버퍼층(120)은 생략될 수 있다.
상기 제1 도전형 반도체층(131)은 상기 기판(110) 또는 상기 버퍼층(120) 상에 형성된다. 상기 제1 도전형 반도체층(131)은 상기 나노 발광부(150)의 베이스층으로 이용될 수 있다.
상기 박막영역(A)의 상기 제1 도전형 반도체층(131) 상에는 적층 활성층(132) 및 제2 도전형 반도체층(133)이 순차적으로 형성되어 발광적층체(130)를 이룬다.
상기 발광적층체(130)를 보다 자세히 설명하면, 제1 및 제2 도전형 반도체층(131, 133)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, 다만, 이에 제한되는 것은 아니고 반대로 각각 p형 및 n형 반도체층이 될 수도 있을 것이다. 제1 및 제2 도전형 반도체층(131, 133)은 3족 질화물 반도체, 예컨대, AlxInyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 물질로 이루어질 수 있다. 다만, 이 외에도 AlGaInP계열 반도체나 AlGaAs계열 반도체와 같은 물질도 이용될 수 있을 것이다. 한편, 제1 및 제2 도전형 반도체층(131, 133)은 단층 구조로 이루어질 수 있지만, 이와 달리, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(131, 133)은 각각 전자 및 정공의 주입 효율을 개선할 수 있는 캐리어 주입층을 구비할 수 있으며, 또한, 다양한 형태의 초격자 구조를 구비할 수도 있다.
또한, 제1 및 제2 도전형 반도체층(131, 133) 사이에 배치된 적층 활성층(132)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 한편, 발광적층체를 구성하는 제1 및 제2 도전형 반도체층(131, 133)과 적층 활성층(132)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같이 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.
상기 나노 발광영역(B)의 베이스층인 상기 제1 도전형 반도체층(131) 상에는 절연막(140)의 개구에 의하여 노출된 제1 도전형 반도체층(131)으로부터 연장되어 형성된 제1 도전형 나노 반도체층(151), 나노 활성층 (152) 및 제2 도전형 나노 반도체층(153)으로 이루어진 나노 발광부(150)가 형성되어 있다. 상기 나노 발광부(150)는 나노 사이즈를 가질 수 있다.
상기 절연막 (140)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 예를 들어, Al2O3, SiO2, TiO2, Si3N4 등일 수 있다. 상기 절연막(140)은 상기 제1 도전형 반도체층(131)의 일부분들을 노출하는 복수의 개구들을 포함한다. 상기 개구들은 일괄 공정에 의해 성장하고자 하는 나노 발광부의 직경, 길이, 위치를 지정하기 위한 수단이다. 상기 개구들은 다양한 형태를 가질 수 있다. 따라서 상기 절연막(140)의 개구의 형상에 따라 나노 발광부의 단면이 달라질 수 있다. 상기 복수의 개구는 동일한 직경을 가지도록 형성할 수 있으나, 상기 복수의 개구는 서로 다른 직경을 가질 수도 있다. 또한 상기 복수의 개구 사이의 거리는 서로 같을 수도 있고, 서로 다를 수도 있다.
상기 제1 도전형 나노 반도체층(151) 및 제2 도전형 나노 반도체층(153)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, 다만, 이에 제한되는 것은 아니고 반대로 각각 p형 및 n형 반도체층이 될 수도 있을 것이다.
상기 제1 도전형 나노 반도체층(151)은 상기 노출된 제1 도전형 반도체층(131)으로부터 연장되어 형성된다. 상기 제1 도전형 나노 반도체층(151)은 제1 도전형 반도체층(131)을 성장시켜서 형성한다. 상기 제1 도전형 나노 반도체층(151)의 단면 형상은 다각형일 수 있다.
상기 나노 활성층(152)은 상기 제1 도전형 나노 반도체층(151)을 감싸도록 형성된다. 상기 나노 활성층(152)은 상기 제1 도전형 나노 반도체층(151)의 상부 및 측면을 감쌀 수 있다. 상기 나노 활성층(152)은 InGaN 등의 단일 물질로 이루어진 층일 수도 있으나, 양자장벽층과 양자우물층이 서로 교대로 배치된 다중 양자우물(MQW) 구조를 구비할 수도 있으며, 예컨대, 각각은 GaN과 InGaN으로 이루어질 수 있다. 상기 나노 활성층(152)에서 전자와 정공이 결합함으로써 빛 에너지를 발생시킨다.
상기 제2 도전형 나노 반도체층(153)은 상기 나노 활성층(152)을 둘러싸도록 형성된다. 상기 제2 도전형 나노 반도체층(153)은 상기 나노 활성층(152)의 상부 및 측면을 둘러쌀 수 있다.
이와 같이 본 발명의 제1 실시예에 따른 반도체 발광소자(100)는 박막영역(A)과 나노 발광영역(B)을 포함하여 이루어지며, 따라서 박막영역(A)과 나노 발광영역(B)의 각 활성층을 서로 다른 조성을 갖도록 형성할 수 있다. 따라서 박막영역(A)과 나노 발광영역(B)의 각 활성층은 서로 다른 파장대역의 빛을 낼 수 있다. 예를 들어, InGaN을 성장 시 상기 나노 발광영역(B)의 활성층(152)은 상기 박막영역(A)의 적층 활성층(132)에 비해 In 함량이 더 커지고, 상기 박막영역(A)의 적층 활성층(132)에는 In 함량이 상대적으로 더 작을 수 있다. 따라서, 상기 나노 발광영역(B)에서 발광되는 제2광(L2)이 상기 박막영역(A)에서 발광되는 제1광(L1)보다 긴 파장을 가질 수 있다.
따라서, 도 1에 도시된 반도체 발광소자는 다중 파장의 광을 발광시킬 수 있다. 즉 상기 박막영역(A)의 제1광(L1)의 파장과 상기 나노 발광영역(B)의 제2광(L2)의 파장을 조절하여 동시에 발광시킴으로써, 다중 파장의 광을 구현할 수 있으며, 따라서 다양한 색을 구현할 수 있다. 특히 서로 보색관계를 가지는 광을 발광시켜 백색광을 구현할 수 있다.
도 2는 본 발명의 제2 실시예에 따른 반도체 발광소자를 나타내는 단면도이다. 본 발명의 제2 실시예에 따른 반도체 발광소자는 도 1의 제1 실시예에서의 반도체 발광소자와 나노 발광부의 형상만이 상이하고 다른 구성요소는 동일하다.
즉 본 발명의 제2 실시예에 의한 반도체 발광소자(200)는 기판(210) 상에 형성된 박막영역(A)과 나노 발광영역(B)을 포함한다.
구체적으로 상기 박막영역(A)은 기판(210) 또는 버퍼층(220) 상에 형성된 제1 도전형 반도체층(231), 활성층(232) 및 제2 도전형 반도체층(233)을 포함하는 발광적층체(230)로 이루어지며, 상기 나노 발광영역(B)은 절연막(240)의 개구에 의하여 노출된 제1 도전형 반도체층(231)으로부터 연장되어 형성된 제1 도전형 나노 반도체층(251), 나노 활성층 (252) 및 제2 도전형 나노 반도체층(253)으로 이루어진 나노 발광부(250)를 포함하여 이루어진다.
도 2에서는 이웃하는 나노 발광부(250) 사이에 절연막(240)이 구비될 수 있다. 도 2에 도시된 바와 같이 상기 절연막(240)은 상기 나노 발광부(250)에 의해 덮히지 않고 노출될 수 있다. 또는, 나노 발광부(250)가 서로 이격되지 않도록 형성되는 것도 가능하다. 따라서 절연막(240)은 상기 나노 발광부(250)에 의해 덮혀 외부로 노출되지 않을 수 있다.
상기 나노 발광부(250)는 복수 개의 반극성면(semi polar surface)(250a)을 포함할 수 있다. 상기 반극성면(250a)은 상기 기판(210)에 대해 경사진 면을 포함할 수 있다. 또한, 상기 나노 발광부(250)는 나노 사이즈를 가질 수 있다.
상기 나노 발광부(250)의 사이즈는 나노 발광부(250)의 밑 면의 가장 큰 직경에 대응될 수 있다. 상기 나노 발광부(250)는 다각뿔 형상을 가질 수 있다.
상기 나노 발광부(250)는 예를 들어 InGaN 활성층에서 In의 함량을 자유롭게 증가시킬 수 있을 뿐만 아니라 격자 부정합에 의한 결정 결함이 감소되어 내부 양자 효율을 증가시킬 수 있다. 또한, 상기 나노 발광부(250)의 는 빛이 나아가는 방향으로 요철구조를 형성하게 되어 물질 내 빛의 추출 효율을 증가 시킬 수 있다. 따라서 외부 양자 효율을 증가 시키는 구조로 이용될 수 있다.
이와 같이 본 발명의 제2 실시예에 따른 반도체 발광소자(100)는 박막영역(A)과 나노 발광영역(B)을 포함하여 이루어지며, 따라서 박막영역(A)과 나노 발광영역(B)의 각 활성층을 서로 다른 조성을 갖도록 형성할 수 있다. 따라서 박막영역(A)과 나노 발광영역(B)의 각 활성층은 서로 다른 파장대역의 빛을 낼 수 있다. 즉 상기 나노 발광영역(B)에서 발광되는 제2광(L2)이 상기 박막영역(A)에서 발광되는 제1광(L1)보다 긴 파장을 가질 수 있다. 따라서 도 2에 도시된 반도체 발광소자는 다중 파장의 광을 발광시킬 수 있다. 특히 도 2에 도시된 본 발명의 제2 실시예에 의한 반도체 발광소자는 InGaN 활성층에서 In의 함량을 자유롭게 증가시켜 원하는 파장을 자유롭게 형성할 수 있으며 따라서 제1광(L1)의 파장과 제2광(L2)의 파장을 조절하여 동시에 발광시킴으로써, 다중 파장의 광을 구현할 수 있으며, 그에 따라 다양한 색을 구현할 수 있다. 특히 서로 보색관계를 가지는 광을 발광시켜 백색광을 구현할 수 있다.
또한 상술한 바와 같이, 본 발명의 제1 및 제2 실시예에 개시된 절연막에 형성된 복수의 개구들이 서로 다른 직경을 가질 수 있다. 또한 상기 복수의 개구 사이의 거리는 같을 수도 있고, 서로 다를 수도 있다.
이와 같이 서로 다른 직경으로 개구들을 형성하면, 동일한 기판 위에 서로 다른 직경을 가지는 나노 발광부를 형성할 수 있다. 또한 상기 복수의 개구 사이의 거리를 서로 다르게 형성하면, 동일한 기판 위에 서로 거리를 가지는 나노 발광부를 형성할 수 있다. 따라서 서로 다른 직경 또는 서로 다른 거리를 가진 나노 발광부를 포함하는 반도체 발광소자에 의하여 나노 발광영역(B) 내에서도 서로 다른 다양한 파장의 빛을 낼 수 있다. 즉 서로 다른 직경 또는 거리을 가지고 동일한 성장 조건 하에서 성장된 나노 발광부는 In의 함량이 서로 다르게 형성되므로 서로 다른 파장을 가지는 빛을 낼 수 있다.
이하 도 3a 내지 도 3h를 참조하여 본 발명의 제1 실시예에 따른 반도체 발광소자 제조방법에 대하여 설명한다.
먼저, 도 3a에 도시된 바와 같이, 기판(110) 상에 버퍼층(120), 제1 도전형 반도체층(131), 적층 활성층(132) 및 제2 도전형 반도체층(133) 순차적으로 형성한다. 상기 버퍼층(120)은 생략될 수 있다.
이어서 도 3b에 도시된 바와 같이, 박막영역(A)이 형성될 영역 상에 제1 마스크(M1)를 형성하고, 도 3c에 도시된 바와 같이 상기 제1 마스크(M1)를 식각마스크로 이용하여 상기 적층 활성층(132) 및 제2 도전형 반도체층(133)을 식각하여 나노 발광영역(B)이 형성될 영역의 제1 도전형 반도체층(131)을 노출시킨다.
이어서, 도 3d에 도시된 바와 같이, 노출된 제1 도전형 반도체층(131) 및 제2 도전형 반도체층(133) 상에 절연막(140)를 형성하고, 제1 도전형 반도체층(131)을 노출시키는 개구들을 형성한다. 상기 개구들은 일괄 공정에 의해 성장하고자 하는 나노 발광부의 직경, 길이, 위치를 지정하기 위한 수단이다.
이어서, 도 3e에 도시된 바와 같이, 절연막(140)의 복수의 개구들에 의하여 노출된 제1 도전형 반도체층(131)으로부터 연장되어 형성되는 제1 도전형 나노 반도체층(151)을 형성한다. 이어서 상기 제1 도전형 나노 반도체층(151) 표면에 나노 활성층(152)을 형성하고, 상기 나노 활성층(152)위에 상기 나노 활성층(152)의 전면을 덮도록 제2 도전형 나노 반도체층(153)을 형성한다. 그리하여 제1 도전형 나노 반도체층(151), 나노 활성층(152) 및 제2 도전형 나노 반도체층(153)으로 이루어진 나노 발광부(150)를 형성한다.
이어서 도 3f에 도시된 바와 같이, 상기 제2 도전형 반도체층(133) 상면에 형성된 상기 절연막(140)을 제거한다.
이와 같은 방법에 의하여 본 발명의 제1 실시예에 의한 반도체 발광소자(100)를 형성할 수 있다.
여기서 도 3d의 공정 이후에, 절연막(140)의 복수의 개구들에 의하여 노출된 제1 도전형 반도체층(131)으로부터 연장되어 형성되는 제1 도전형 나노 반도체층(151)을 형성하고, 상기 제1 도전형 나노 반도체층(151) 표면에 나노 활성층(152)을 형성한 후, 상기 나노 활성층(152) 위에 상기 제2 도전형 나노 반도체층(153-1)을 상기 나노 활성층(152)의 표면 따라 형성하는 것이 아니라 도 3g에 도시된 바와 같이, 상기 제1 도전형 나노 반도체층(151) 및 나노 활성층(152)을 전체적으로 감싸며 일정 높이를 가지도록 형성할 수 있다.
이어서 상기 제2 도전형 반도체층(133) 상면에 형성된 상기 절연막(140)을 제거하여 도 3h와 같은 형상의 반도체 발광소자를 형성할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 4를 참조하면, 제3 실시예에 따른 반도체 발광소자(300)는 기판(310) 위에 베이스층으로 제1 도전형 반도체층(331)이 구비되고, 상기 제1 도전형 반도체층(331) 위에 복수 개의 나노 발광부(350)가 서로 이격되게 배열되어 구비될 수 있다.
상기 나노 발광부(350)는 제1 도전형 나노 반도체층(351), 나노 활성층 (352) 및 제2 도전형 나노 반도체층(353)을 포함할 수 있다.
도 4에서는 상기 나노 발광부(350)가 로드 형태인 경우에 대하여 도시하였으나, 상기 나노 발광부(350)은 피라미드 형태일 수 있다. 즉 상기 나노 발광부(350)는 복수 개의 반극성면(semi polar surface)을 포함할 수 있다. 상기 반극성면은 기판에 대해 경사진 면을 포함할 수 있다.
상기 복수 개의 나노 발광부(350) 사이에는 발광적층체(330)가 구비될 수 있다. 즉 상기 나노 발광부(350)와 상기 발광적층체(330)는 교대로 배열된 구조를 가질 수 있다. 그러나 이에 한정되는 것은 아니고 상기 나노 발광부(350) 및 상기 발광 적층체(330) 중 적어도 하나가 복수의 분리된 영역으로 형성될 수 있다.
상기 발광적층체(330)는 제1 도전형 반도체층(331), 적층 활성층(332) 및 제2 도전형 반도체층(333)을 포함할 수 있다. 이때 상기 제2 도전형 나노 반도체층(353)과 상기 제2 도전형 반도체층(333)은 서로 분리되어 있을 수 있다.
여기서 상기 기판(310), 제1 도전형 반도체층(331), 적층 활성층(332) 및 제2 도전형 반도체층(333)을 포함하는 발광적층체(330) 및 상기 나노 발광부(350)는 도 1에서 설명한 바와 같으므로 여기서는 상세한 설명을 생략하기로 한다. 또한, 도 1과 도 4에서 동일한 이름의 구성요소는 실질적으로 동일한 기능과 작용을 하므로 이하에서는 그 상세한 설명을 생략하기로 한다.
상기 발광적층체(330)의 적층 활성층(332)과 상기 나노 발광부(350)의 나노 활성층 (352)은 서로 다른 조성을 가지도록 형성할 수 있으며, 따라서 서로 다른 파장을 방출할 수 있다. 즉 상기 발광적층체(330)에서 발광되는 제1 광(L1)은 상기 나노 발광부(350) 에서 발광되는 제2광(L2)보다 짧은 파장을 가질 수 있다. 따라서 도 4에 도시된 발광 소자는 다중 파장의 광을 발광시킬 수 있다. 그에 따라 다양한 색을 구현할 수 있으며, 특히 서로 보색관계를 가지는 광을 발광시켜 백색광을 구현할 수 있다.
이하 도 5a 내지 도 5e를 참조하여 본 발명의 제3 실시예에 따른 반도체 발광소자 제조방법에 대하여 설명한다.
먼저, 도 5a에 도시된 바와 같이, 기판(310) 상에 버퍼층(320), 제1 도전형 반도체층(331), 적층 활성층(332) 및 제2 도전형 반도체층(333) 순차적으로 형성하고, 나노 발광부가 형성될 영역을 노출시키는 제2 마스크(M1)를 제2 도전형 반도체층(333) 상에 형성한다. 상기 버퍼층(320)은 생략될 수 있다.
이어서 도 5b에 도시된 바와 같이, 상기 제2 마스크(M2)를 식각마스크로 이용하여 상기 적층 활성층(332) 및 제2 도전형 반도체층(333)을 식각하여 제1 도전형 반도체층(331)의 일부분을 노출시킨다.
이어서, 도 5c에 도시된 바와 같이, 노출된 제1 도전형 반도체층(331)으로부터 연장되어 형성되며 돌출된 구조를 갖는 제1 도전형 나노 반도체층(351)을 형성한다. 이어서 상기 제1 도전형 나노 반도체층(351) 표면에 나노 활성층(352)을 형성하고, 상기 나노 활성층(352)위에 상기 나노 활성층(352)의 전면을 덮도록 제2 도전형 나노 반도체층(353)을 형성한다. 그리하여 제1 도전형 나노 반도체층(351), 나노 활성층(352) 및 제2 도전형 나노 반도체층(353)으로 이루어진 나노 발광부(350)를 형성한다.
이어서 도 5d에 도시된 바와 같이, 상기 제2 도전형 반도체층(333) 상면에 형성된 상기 제2 마스크(M2)를 제거한다.
이와 같은 방법에 의하여 본 발명의 제3 실시예에 의한 반도체 발광소자(300)를 형성할 수 있다.
이때 도 5c의 공정 이후에, 상기 제2 마스크(M2)를 전부 제거하지 않고, 상기 제2 마스크(M2)를 이방성 식각을 통하여 제거하여 도 5e에 도시된 바와 같이 나노 발광부(350) 하부에 절연막(340)이 형성되도록 할 수 있다.
또는 도 5d의 공정 이후에 나노 발광부(350) 하부에 선택적으로 절연막(340)을 형성하여 도 5e에 도시된 반도체 발광소자를 형성할 수 있다.
도 6은 본 발명의 제4 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 6을 참조하면, 제4 실시예에 따른 반도체 발광소자(400)는 기판(410) 위에 베이스층인 제1 도전형 반도체층(431)이 구비되고, 상기 제1 도전형 반도체층(431) 위에 복수 개의 나노 발광부(450)가 서로 이격되게 배열되어 구비될 수 있다.
상기 나노 발광부(450)는 제1 도전형 나노 반도체층(451), 나노 활성층 (452) 및 제2 도전형 나노 반도체층(453)을 포함할 수 있다.
도 6에서는 상기 나노 발광부(450)가 로드 형태인 경우에 대하여 도시하였으나, 상기 나노 발광부(450)는 피라미드 형태일 수 있다. 즉 상기 나노 발광부(450)는 복수 개의 반극성면(semi polar surface)을 포함할 수 있다. 상기 반극성면은 기판에 대해 경사진 면을 포함할 수 있다.
상기 복수 개의 나노 발광부(450) 사이에는 발광적층체(430)가 구비될 수 있다. 즉 상기 나노 발광부(450)와 상기 발광적층체(430)는 교대로 배열된 구조를 가질 수 있다. 그러나 이에 한정되는 것은 아니고 상기 나노 발광부(450) 및 상기 발광 적층체(430) 중 적어도 하나가 복수의 분리된 영역으로 형성될 수 있다.
상기 발광적층체(430)는 제1 도전형 반도체층(431), 적층 활성층(432) 및 제2 도전형 반도체층(433)을 포함할 수 있다.
본 실시예에서 제2 도전형 나노 반도체층(453)은 제2 도전형 반도체층(433) 및 나노 활성층 (452)을 전체적으로 덮도록 형성된다.
그러나, 도 7에 도시된 바와 같이, 제2 도전형 나노 반도체층(453-1)이 상기 발광적층체(430) 및 상기 나노 발광부(450)를 일정 높이를 가지고 전체적으로 덮도록 형성될 수 있다.
본 실시예에서는 제2 도전형 반도체층(433)상에 제2 도전형 나노 반도체층(453)이 형성될 수 있다. 따라서 상기 제2 도전형 나노 반도체층(453)과 상기 제2 도전형 반도체층(433)은 서로 연결되어 형성될 수 있다. 또한 제2 도전형 반도체층(433)과 제2 도전형 나노 반도체층(453)은 동일한 물질로 형성할 수 있다.
즉 본 실시예에 의한 반도체 발광소자는 도 4에서 설명한 제3 실시예에 의한 반도체 발광소자와 제2 도전형 나노 반도체층(453)의 위치와 그에 따른 형상이 상이하다.
상기 나노 발광부(450)의 하부에서 제1 도전형 나노 반도체층(451)과 제2 도전형 나노 반도체층(453)이 나노 활성층(452) 없이 직접 접촉하여 형성될 수 있다. 그러나 제1 도전형 나노 반도체층(451)과 제2 도전형 나노 반도체층(453)의 접촉면적은 발광면적에 비하여 매우 적은 비율이다. 이때 나노 발광부(450) 하부에 선택적으로 절연막을 형성할 수 있다.
이하 도 8a 내지 도 8e를 참조하여 본 발명의 제4 실시예에 따른 반도체 발광소자 제조방법에 대하여 설명한다.
먼저, 도 8a에 도시된 바와 같이, 기판(410) 상에 버퍼층(420), 제1 도전형 반도체층(431), 적층 활성층(432) 및 제2 도전형 반도체층(433) 순차적으로 형성하고, 나노 발광부가 형성될 영역을 노출시키는 제3 마스크(M3)를 제2 도전형 반도체층(433) 상에 형성한다. 상기 버퍼층(420)은 생략될 수 있다.
이어서 도 8b에 도시된 바와 같이, 상기 제3 마스크(M3)를 식각마스크로 이용하여 상기 적층 활성층(432) 및 제2 도전형 반도체층(433)을 식각하여 제1 도전형 반도체층(431)의 일부분을 노출시킨다.
이어서, 도 8c에 도시된 바와 같이, 노출된 제1 도전형 반도체층(431)으로부터 연장되어 형성되는 제1 도전형 나노 반도체층(451)을 형성한다. 이어서 상기 제1 도전형 나노 반도체층(451) 표면에 나노 활성층(452)을 형성한다.
이어서, 도 8d에 도시된 바와 같이, 상기 제2 도전형 반도체층(433) 상면에 형성된 상기 제3 마스크(M3)를 제거한다.
이어서, 도 8e에 도시된 바와 같이, 제2 도전형 나노 반도체층(453)을 제2 도전형 반도체층(433) 및 나노 활성층 (452)을 전체적으로 덮도록 형성한다.
여기서 도 7에 도시된 바와 같이, 제2 도전형 나노 반도체층(453-1)을 상기 발광적층체(430) 및 상기 나노 발광부(450)를 일정 높이를 가지고 전체적으로 덮도록 형성할 수 있다.
이때 도 8c의 공정 이후에, 상기 제3 마스크(M3)를 전부 제거하지 않고, 상기 제3 마스크(M3)를 이방성 식각을 통하여 제거하여 나노 발광부(450) 하부에 절연막이 형성되도록 하거나, 도 8d의 공정 이후에 나노 발광부(450) 하부에 선택적으로 절연막을 형성할 수 있다.
도 9는 본 발명의 제5 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 9를 참조하면, 제5 실시예에 따른 반도체 발광소자(500)는 기판(510) 위에 제1 도전형 반도체층(531)이 구비되고, 상기 제1 도전형 반도체층(531) 위에 복수 개의 나노 발광부(550)가 이격되게 배열되어 구비될 수 있다.
상기 나노 발광부(550)는 제1 도전형 나노 반도체층(451), 나노 활성층 (552) 및 제2 도전형 반도체층(533)을 포함할 수 있다.
도 9에서는 상기 나노 발광부(550)가 로드 형태인 경우에 대하여 도시하였으나, 상기 나노 발광부(550)는 피라미드 형태일 수 있다. 즉 상기 나노 발광부(550)는 복수 개의 반극성면(semi polar surface)을 포함할 수 있다. 상기 반극성면은 기판에 대해 경사진 면을 포함할 수 있다.
상기 복수 개의 나노 발광부(550) 사이에는 발광적층체(530)가 구비될 수 있다. 즉 상기 나노 발광부(550)와 상기 발광적층체(530)는 교대로 배열된 구조를 가질 수 있다. 그러나 이에 한정되는 것은 아니고 상기 나노 발광부(550) 및 상기 발광 적층체(530) 중 적어도 하나가 복수의 분리된 영역으로 형성될 수 있다.
상기 발광적층체(530)는 제1 도전형 반도체층(531), 적층 활성층(532) 및 제2 도전형 반도체층(533)을 포함할 수 있다.
본 실시예에서 제2 도전형 반도체층(533)은 적층 활성층(532) 및 나노 활성층(552)을 동시에 전체적으로 덮도록 형성된다.
이하 도 10a 내지 도 10i를 참조하여 본 발명의 제5 실시예에 따른 반도체 발광소자 제조방법에 대하여 설명한다.
먼저, 도 10a에 도시된 바와 같이, 기판(510) 상에 버퍼층(520), 제1 도전형 반도체층(531) 및 적층 활성층(532)을 순차적으로 형성하고, 나노 발광부가 형성될 영역을 노출시키는 제4 마스크(M4)를 적층 활성층(532) 상에 형성한다. 여기서 상기 버퍼층(520)은 생략될 수 있다.
이어서 도 10b에 도시된 바와 같이, 상기 제4 마스크(M4)를 식각마스크로 이용하여 상기 적층 활성층(532)을 식각하여 제1 도전형 반도체층(531)의 일부분을 노출시킨다.
이어서, 도 10c에 도시된 바와 같이, 노출된 제1 도전형 반도체층(531)으로부터 연장되어 형성되며 제1 도전형 반도체층(531)의 상면으로부터 돌출된 구조를 갖는 제1 도전형 나노 반도체층(551)을 형성한다. 이어서 상기 제1 도전형 나노 반도체층(551) 표면에 나노 활성층(552)을 형성한다.
이어서, 도 10d에 도시된 바와 같이, 상기 적층 활성층(532) 상면에 형성된 상기 제4 마스크(M4)를 제거한다.
이어서, 제2 도전형 반도체층(533)을 적층 활성층(532) 및 나노 활성층 (552)을 전체적으로 덮도록 형성하면, 도 10e의 본 발명의 제5 실시예에 의한 반도체 발광소자(500)가 형성된다.
여기서, 도 10f에 도시된 바와 같이, 제2 도전형 반도체층(533-1)을 상기 발광적층체(530) 및 상기 나노 발광부(550)를 일정 높이를 가지고 전체적으로 덮도록 형성할 수 있다.
이때, 도 10e의 본 발명의 제5 실시예에 의한 반도체 발광소자(500)에 전극을 형성할 수 있다.
도 10e에 이어서, 도 10g에 도시된 바와 같이, 제2 도전형 반도체층(533) 상에 제2 도전형 반도체층(533)을 전체적으로 덮도록 전극층(560)을 형성한다. 상기 전극층(560)은 제5 실시예에 의한 반도체 발광소자(500)의 종류에 따라 정해진다. 즉 반도체 발광소자(500)가 에피업 구조인 경우에는 상기 전극층(560)은 투명물질로 형성하는 것이 바람직하며, ITO로 이루어질 수 있다. 그러나 반도체 발광소자(500)가 플립칩 구조인 경우에는 상기 전극층(560)은 광 반사성 물질, 예를 들어, 고반사성 금속으로 이루어질 수 있으며, 이 경우, 발광소자(500)는 이후 형성될 제1 및 제2 전극(570, 580)이 패키지의 리드 프레임 등을 향하여 실장될 수 있다.
이어서 도 10h에 도시된 바와 같이, 상기 전극물질(560), 제2 도전형 반도체층(533), 적층 활성층(532)의 일부 영역을 식각하여 상기 제1 도전형 반도체층(531)을 노출시킨다.
이어서 도 10i에 도시된 바와 같이, 노출된 상기 제1 도전형 반도체층(531) 및 상기 전극층(560)에 각각 제1 전극(570) 및 제2 전극(580)을 형성한다. 그러나, 제1 및 제2 전극(570, 580)은 이외에도 다양한 형태로 형성될 수 있다.
도 11은 본 발명의 제6 실시예에 따른 반도체 발광소자를 나타내는 단면도이다.
도 11을 참조하면, 제6 실시예에 따른 반도체 발광소자(600)는 기판(610) 상에 형성된 박막영역(A)와 나노 발광영역(B)을 포함한다.
구체적으로 상기 박막영역(A)은 기판(610) 또는 버퍼층(620) 상에 형성된 제1 도전형 반도체층(631), 적층 활성층(632) 및 제2 도전형 반도체층(633)을 포함하는 발광적층체(630)로 이루어지며, 상기 나노 발광영역 (B)은 절연막(140)의 개구에 의하여 노출된 제1 도전형 반도체층(631)으로부터 연장되어 형성된 제1 도전형 나노 반도체층(651), 나노 활성층 (652) 및 제2 도전형 나노 반도체층(653)으로 이루어진 나노 발광부(150)를 포함하여 이루어진다.
본 발명의 도 11에서는 반도체 발광소자가 박막영역(A)과 나노 발광영역(B) 을 포함하는 경우에 대하여 도시하였으나, 나노 발광부와 발광적층체가 교대로 배열된 구조를 가지는 반도체 발광소자를 포함할 수 있다. 그러나 이에 한정되는 것은 아니고 상기 나노 발광부(650) 및 상기 발광 적층체(630) 중 적어도 하나가 복수의 분리된 영역으로 형성될 수 있다.
이하 도 12a 내지 도 12n를 참조하여 본 발명의 제6 실시예에 따른 반도체 발광소자 제조방법에 대하여 설명한다.
먼저, 도 12a에 도시된 바와 같이, 기판(610) 상에 버퍼층(620), 제1 도전형 반도체층(631), 적층 활성층(632) 및 제2 도전형 반도체층(133) 순차적으로 형성하고, 박막영역(A)이 형성될 영역 상에 제5 마스크(M5)를 형성한다. 상기 버퍼층(120)은 생략될 수 있다.
이어서, 도 12b에 도시된 바와 같이, 상기 제5 마스크(M5)를 식각마스크로 이용하여 상기 적층 활성층(632) 및 제2 도전형 반도체층(633)을 식각하여 제1 도전형 반도체층(631)의 일부분을 노출시키고, 노출된 제1 도전형 반도체층(631) 및 제2 도전형 반도체층(633) 상에 절연막(640)를 형성한다.
이어서, 도 12c에 도시된 바와 같이, 상기 절연막(640) 상에 몰드(M6)를 충진한다.
이어서, 도 12d에 도시된 바와 같이, 상기 몰드(M6)의 나노 발광영역(B)이 형성될 영역에 제1 도전형 반도체층(631)을 노출시키는 개구들을 형성한다. 즉 상기 몰드(M6)와 상기 절연막(640)을 동시에 식각하여 제1 도전형 반도체층(631)을 노출시킨다.
상기 개구들은 일괄 공정에 의해 성장하고자 하는 나노 발광부의 직경, 길이, 위치를 지정하기 위한 수단이다.
이어서, 도 12e에 도시된 바와 같이, 노출된 제1 도전형 반도체층(631)으로부터 연장되어 형성되는 제1 도전형 나노 반도체층(651)을 형성한다. 여기서 상기 제1 도전형 나노 반도체층(651) 형성방법은 몰드 필링 방법을 이용할 수 있다.
이어서, 도 12f에 도시된 바와 같이, 상기 몰드(M6)를 제거한다.
이어서, 도 12g에 도시된 바와 같이, 상기 제1 도전형 나노 반도체층(651) 표면에 나노 활성층(652)을 형성하고, 상기 나노 활성층(652)위에 상기 나노 활성층(652)의 전면을 덮도록 제2 도전형 나노 반도체층(653)을 형성한다. 그리하여 제1 도전형 나노 반도체층(651), 나노 활성층(652) 및 제2 도전형 나노 반도체층(653)으로 이루어진 나노 발광부(650)를 형성한다.
이어서 도 12h에 도시된 바와 같이, 상기 제2 도전형 반도체층(633) 상면에 형성된 상기 절연막(640)을 제거한다.
이와 같은 방법에 의하여 본 발명의 제6 실시예에 의한 반도체 발광소자(600)를 형성할 수 있다.
이때, 본 발명의 제6 실시예에 의한 반도체 발광소자(600)에 전극을 형성할 수 있다.
도 12h에 이어서, 도 12i에 도시된 바와 같이, 상기 제2 도전형 반도체층(633) 및 제2 도전형 나노 반도체층(653) 상면에 상기 제2 도전형 반도체층(633) 및 제2 도전형 나노 반도체층(653)을 전체적으로 덮도록 전극층(660)을 형성한다. 상기 전극층(660)은 투명물질로 형성하는 것이 바람직하며, ITO로 이루어질 수 있다.
이어서 도 12j에 도시된 바와 같이, 반도체 발광소자(600)의 박막영역(A)와 나노 발광영역(B) 사이 및 박막영역(A)의 제2 도전형 반도체층(633), 적층 활성층(632)의 일부 영역을 식각하여 상기 제1 도전형 반도체층(631)을 노출시킨다.
이어서 도 12k에 도시된 바와 같이, 반도체 발광소자(600)의 박막영역(A)와 나노 발광영역(B) 사이는 상기 버퍼층(120)이 노출되도록 더 식각한다. 이에 의하여 박막영역(A)와 나노 발광영역(B)이 분리된다.
이어서 도 12l에 도시된 바와 같이, 반도체 발광소자(600)의 박막영역(A)의노출된 상기 제1 도전형 반도체층(631) 및 상기 전극층(660)에 각각 제1 전극(670) 및 제2 전극(680)을 형성하고, 반도체 발광소자(600)의 나노 발광영역(B)의 노출된 상기 제1 도전형 반도체층(631) 및 상기 전극층(660)에 각각 제1 나노 전극(670-1) 및 제2 나노 전극(680-1)을 형성한다. 그리고 형성된 제2 전극(680)과 제1 나노 전극(670-1)을 와이어(W)에 의하여 연결한다.
전극은 이외에도 다양한 형태로 형성될 수 있다.
즉 도 12i의 상기 제2 도전형 반도체층(633) 및 제2 도전형 나노 반도체층(653) 상면에 상기 제2 도전형 반도체층(633) 및 제2 도전형 나노 반도체층(653)을 전체적으로 덮도록 전극층(660)을 형성한 후, 도 12m에 도시된 바와 같이, 상기 전극물질(660), 제2 도전형 반도체층(633), 적층 활성층(632)의 일부 영역을 식각하여 상기 제1 도전형 반도체층(631)을 노출시킨다.
이어서 도 12n에 도시된 바와 같이, 노출된 상기 제1 도전형 반도체층(631) 및 상기 전극층(660)에 각각 제1 전극(670) 및 제2 전극(680)을 형성한다.
본 발명에 따른 반도체 발광소자는 상기한 실시예에 한정되는 것은 아니고, 다양한 실시예에 의하여 형성할 수 있다.
도 13 및 도 14은 본 발명의 실시 형태에 의한 반도체 발광소자를 패키지에 적용한 예를 나타낸다. 도 13의 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 구비하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 물론, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 패키지 본체(1002)는 도 13에 도시된 것과 같이, 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질이 채워질 수 있다. 반도체 발광소자(1001)는 앞서 설명한 바와 같이 나노 발광부를 구비하는 구조를 가질 수 있다. 또한 반도체 발광소자(1001)의 전극 형태와 실장 방식 등에 따라 와이어(W)는 1개 필요하거나 필요하지 않을 수도 있다.
도 14의 패키지(2000)는 리드 프레임(2003) 상에 반도체 발광소자(2001)가 배치되고 와이어(W)에 의하여 전기적 도통이 형성되는 점에서는 앞선 패키지 구조와 유사하며, 방열에 유리하도록 리드 프레임(2003)의 하면이 외부로 노출되어 있는 점과 반도체 발광소자(2001), 와이어(W), 리드 프레임(2003)을 봉지하는 투광성 본체(2002)에 의하여 패키지(2000)의 형상이 유지되는 점에서 차이가 있다. 반도체 발광소자(2001)는 앞서 설명한 것과 같이 구조를 구비할 수 있으며, 도 14에서는 와이어(W)가 1개 이용된 형태, 즉 반도체 발광소자는 나노 발광부 및 발광적층체를 구비하되, 반도체 발광소자의 기판을 도전성 기판으로 형성한 후 반도체층과 전기적으로 연결되도록 반도체층 상면에 전극 패드를 형성한 형태일 수 있다. 그러나 와이어(W)의 개수는 반도체 발광소자(2001)의 전극 형태와 실장 방식 등에 따라 바뀔 수 있을 것이다.
도 15 및 도 16은 본 발명의 실시 형태에 의한 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다. 도 15을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 앞서 설명한 구조 또는 이와 유사한 구조를 갖는 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다. 도 15의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 16에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 17는 본 발명의 실시 형태에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다. 도 17의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 상술된 반도체 발광소자(5001)와 그 발광소자(5001)가 탑재된 회로기판(5002)을 가질 수 있다. 본 실시형태에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
또한, 조명장치(5000)에서, 발광모듈(5003)은 열방출부로 작용하는 외부 하우징(5006)을 포함할 수 있으며, 외부 하우징(5006)은 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004)을 포함할 수 있다. 또한, 조명장치(5000)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 갖는 커버부(5007)를 포함할 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 반도체 발광소자(5001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도 18은 본 발명의 실시 형태에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다. 도 18을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 또한, 헤드 램드(6000)는 광원(60001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(6005)가 광원(6001)의 상부측에 위치하도록 고정시키는 전방홀(6007)을 구비할 수 있다. 이에 따라, 반사부(6005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(6007)과 대응되도록 반사부(6005)가 하우징(6009)에 고정되어 반사부(6005)를 통해 반사된 빛이 전방홀(6007)을 통과하여 외부로 출사될 수 있다.
이와 같은 본 발명의 실시예에 의한 반도체 발광소자에 있어서 발광적층체와 나노 발광부에서 서로 다른 파장의 빛을 방출하며 그에 따라 다양한 파장의 빛을 방출할 수 있는 반도체 발광소자를 형성할 수 있으며, 백색광을 구현할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300, 400, 500, 600: 반도체 발광 소자
110, 310, 410, 510, 610: 기판
120, 220, 320, 420, 520, 620: 버퍼층
130, 230, 330, 430, 530, 630: 발광적층체
131, 231, 331, 431, 531, 631: 제1 도전형 반도체층
132, 232, 332, 432, 532, 632: 적층 활성층
133, 233, 333, 433, 533, 633: 제2 도전형 반도체층
140, 240, 340, 440, 540, 640: 절연막
150, 250, 350, 450, 550, 650: 나노 발광부
151, 251, 351, 451, 551, 651: 제1 도전형 나노 반도체층
152, 252, 352, 452, 552, 652: 나노 활성층
153, 253, 353, 453, 553, 653: 제2 도전형 나노 반도체층

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상면의 일 영역에 형성되며, 각각 상기 베이스층 상면으로부터 돌출된 구조를 갖는 제1 도전형 나노 반도체층과, 상기 제1 도전형 나노 반도체층 표면에 순차적으로 적층된 나노 활성층 및 제2 도전형 나노 반도체층을 포함하는 복수의 나노 발광부; 및
    상기 베이스층 상면의 다른 영역에 형성되며, 적층 활성층을 갖는 발광적층체;를 포함하고,
    상기 복수의 나노 발광부 각각의 상기 나노 활성층의 제1 조성은 상기 발광적층체의 상기 적층 활성층의 제2 조성과 서로 다른 반도체 발광소자.
  2. 제1항에 있어서,
    상기 발광적층체는 상기 기판의 상면과 실질적으로 평행하도록 상기 기판 상에 순차적으로 형성된 제1 도전형 반도체층, 상기 적층 활성층 및 제2 도전형 반도체층을 포함하는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 나노 활성층은 제1 파장대역의 광을 방출하며, 상기 적층 활성층은 제1 파장대역과 다른 제2 파장대역의 광을 방출하는 반도체 발광소자.
  4. 제2항에 있어서,
    상기 제2 도전형 나노 반도체층과 상기 제2 도전형 반도체층은 전기적으로 절연되어 있는 반도체 발광소자
  5. 제1항에 있어서,
    상기 나노 발광부와 상기 발광적층체 중 적어도 하나가 복수의 분리된 영역으로 형성되는 반도체 발광소자.
  6. 제5항에 있어서,
    상기 분리된 영역 사이에 다른 발광원인 발광 적층체 또는 나노 발광부가 위치하는 반도체 발광소자.
  7. 기판 상에 제1 도전형 반도체층, 적층 활성층 및 제2 도전형 반도체층을 순차적으로 적층하여 발광적층체를 형성하는 단계;
    상기 기판 상의 상기 적층 활성층 및 상기 제2 도전형 반도체층의 일부를 식각하여 상기 제1 도전형 반도체층의 일부를 노출시키는 단계; 및
    상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성되는 제1 도전형 나노 반도체층, 상기 제1 도전형 나노 반도체층 표면에 순차적으로 적층된 나노 활성층 및 제2 도전형 나노 반도체층으로 이루어진 복수의 나노 발광부를 형성하는 단계;를 포함하는 반도체 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 발광적층체와 상기 나노 발광부를 상기 기판의 서로 다른 영역에 형성하는 반도체 발광소자 제조방법.
  9. 제7항에 있어서,
    상기 나노 발광부와 상기 발광적층체 중 적어도 하나가 복수의 분리된 영역으로 형성되는 반도체 발광소자 제조방법.
  10. 제7항에 있어서,
    상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성되는 제1 도전형 나노 반도체층을 형성하는 단계는 몰드 필링 방식을 이용하는 반도체 발광소자 제조방법.
KR1020130005769A 2013-01-18 2013-01-18 반도체 발광소자 및 그 제조방법 Active KR102018615B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130005769A KR102018615B1 (ko) 2013-01-18 2013-01-18 반도체 발광소자 및 그 제조방법
US14/152,465 US9142721B2 (en) 2013-01-18 2014-01-10 Semiconductor light emitting device and manufacturing method of the same
US14/838,430 US9780260B2 (en) 2013-01-18 2015-08-28 Semiconductor light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130005769A KR102018615B1 (ko) 2013-01-18 2013-01-18 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20140093433A KR20140093433A (ko) 2014-07-28
KR102018615B1 true KR102018615B1 (ko) 2019-09-05

Family

ID=51207028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130005769A Active KR102018615B1 (ko) 2013-01-18 2013-01-18 반도체 발광소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US9142721B2 (ko)
KR (1) KR102018615B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102075981B1 (ko) 2014-02-21 2020-02-11 삼성전자주식회사 발광다이오드 패키지의 제조방법
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
KR102227770B1 (ko) 2014-08-29 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
CN104882487B (zh) 2015-05-15 2017-12-08 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
US9978808B2 (en) * 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof
KR101890582B1 (ko) 2017-12-14 2018-08-22 엘지디스플레이 주식회사 발광 다이오드 칩, 마이크로 디스플레이 장치
FR3076080B1 (fr) * 2017-12-27 2019-11-29 Aledia Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication
FR3082657B1 (fr) * 2018-06-19 2021-01-29 Aledia Procede de fabrication d’un dispositif optoelectronique a parois de confinement lumineux auto alignes
KR102649029B1 (ko) 2019-04-10 2024-03-20 삼성전자주식회사 Led 소자, led 소자의 제조 방법 및 led 소자를 포함하는 디스플레이 장치
TWI832054B (zh) * 2020-05-19 2024-02-11 美商谷歌有限責任公司 以側壁孔注入增強之基於量子井之led結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527519A (ja) 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20110131801A (ko) * 2010-05-31 2011-12-07 삼성전자주식회사 발광 소자 및 다중 파장의 광을 만드는 방법
KR20110132162A (ko) 2010-06-01 2011-12-07 삼성엘이디 주식회사 반도체 발광 소자
KR20120040550A (ko) * 2010-10-19 2012-04-27 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR20120059060A (ko) * 2010-11-30 2012-06-08 삼성엘이디 주식회사 나노파티클을 구비한 적층구조 및 이를 포함하는 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527519A (ja) 2008-07-07 2011-10-27 グロ アーベー ナノ構造のｌｅｄ

Also Published As

Publication number Publication date
US20140203240A1 (en) 2014-07-24
US9142721B2 (en) 2015-09-22
US9780260B2 (en) 2017-10-03
KR20140093433A (ko) 2014-07-28
US20150372195A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
KR102018615B1 (ko) 반도체 발광소자 및 그 제조방법
KR102037865B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
US10374003B2 (en) Semiconductor light emitting device and LED module using the same
CN105576108B (zh) 发光器件
US9548426B2 (en) Semiconductor light-emitting device
KR102227772B1 (ko) 반도체 발광소자
KR20140125521A (ko) 반도체 발광소자
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US10862015B2 (en) Semiconductor light emitting device package
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102145208B1 (ko) 발광소자 패키지 제조방법
KR102038885B1 (ko) 반도체 발광소자
US9941443B2 (en) Semiconductor light emitting device
KR20150086689A (ko) 반도체 발광소자
KR20150085653A (ko) 반도체 발광소자
US20170324004A1 (en) Light-emitting device and lighting system
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR20120065603A (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR20170007935A (ko) 회로 기판 및 이를 포함하는 발광소자 모듈
KR102237129B1 (ko) 발광 소자
KR20120065605A (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 발광장치
KR101972050B1 (ko) 발광소자 패키지
US20140231746A1 (en) Semiconductor light emitting device
KR102530762B1 (ko) 반도체 발광소자 패키지
KR101646665B1 (ko) 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130118

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20171226

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130118

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190228

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20190530

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190830

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190902

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220727

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 6

End annual number: 6