[go: up one dir, main page]

KR102203460B1 - 나노구조 반도체 발광소자의 제조방법 - Google Patents

나노구조 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR102203460B1
KR102203460B1 KR1020140087228A KR20140087228A KR102203460B1 KR 102203460 B1 KR102203460 B1 KR 102203460B1 KR 1020140087228 A KR1020140087228 A KR 1020140087228A KR 20140087228 A KR20140087228 A KR 20140087228A KR 102203460 B1 KR102203460 B1 KR 102203460B1
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
light emitting
width
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020140087228A
Other languages
English (en)
Other versions
KR20160007997A (ko
Inventor
차남구
이기형
임완태
고건우
최민욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140087228A priority Critical patent/KR102203460B1/ko
Priority to US14/607,920 priority patent/US9553234B2/en
Publication of KR20160007997A publication Critical patent/KR20160007997A/ko
Application granted granted Critical
Publication of KR102203460B1 publication Critical patent/KR102203460B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/14—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source characterised by the type of light source
    • F21S41/141—Light emitting diodes [LED]
    • F21S41/147—Light emitting diodes [LED] the main emission direction of the LED being angled to the optical axis of the illuminating device
    • F21S41/148—Light emitting diodes [LED] the main emission direction of the LED being angled to the optical axis of the illuminating device the main emission direction of the LED being perpendicular to the optical axis
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S41/00—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps
    • F21S41/10—Illuminating devices specially adapted for vehicle exteriors, e.g. headlamps characterised by the light source
    • F21S41/19—Attachment of light sources or lamp holders
    • F21S41/192—Details of lamp holders, terminals or connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F21K9/232—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings specially adapted for generating an essentially omnidirectional light distribution, e.g. with a glass bulb
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층 상에 제1 절연층 및 제2 절연층을 순차적으로 형성하여 마스크층을 마련하는 단계, 마스크층을 두께 방향으로 관통하는 복수의 개구들을 형성하는 단계, 복수의 개구들에 제1 도전형 반도체로 이루어진 복수의 나노로드들을 성장시키는 단계, 복수의 나노로드들이 노출되도록 제2 절연층을 제거하는 단계, 복수의 나노로드들을 재성장시켜 복수의 나노코어들을 마련하는 단계, 및 복수의 나노코어들의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 나노 발광구조물을 형성하는 단계를 포함하며, 복수의 개구들은 각각 제2 절연층 내에 위치하며 나노로드의 측면의 형상을 정의하는 몰드영역을 가지고, 몰드영역은 제1 절연층에 근접함에 따라 측면의 경사가 변하는 적어도 하나의 굴곡부를 포함하는 나노구조 반도체 발광소자 제조방법을 제공할 수 있다.

Description

나노구조 반도체 발광소자의 제조방법 {METHOD OF MANUFACTURING NANO-STRUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자의 제조방법에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있다.
최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 왔다. 특히, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 발광구조물을 구비하는 반도체 발광소자가 제안되었다.
당 기술분야에서는 나노 발광구조물을 효율적이고 안정적으로 형성할 수 있는 나노구조 반도체 발광소자의 새로운 제조방법이 요구되고 있다.
본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법은, 제1 도전형 반도체로 이루어진 베이스층 상에 제1 절연층 및 제2 절연층을 순차적으로 형성하여 마스크층을 마련하는 단계, 상기 마스크층을 두께 방향으로 관통하는 복수의 개구들을 형성하는 단계, 상기 복수의 개구들에 제1 도전형 반도체로 이루어진 복수의 나노로드들을 성장시키는 단계, 상기 복수의 나노로드들이 노출되도록 상기 제2 절연층을 제거하는 단계, 상기 복수의 나노로드들을 재성장시켜 복수의 나노코어들을 마련하는 단계, 및 상기 복수의 나노코어들의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 나노 발광구조물들을 형성하는 단계를 포함하며,
상기 복수의 개구들은 각각 상기 제2 절연층 내에 위치하며 상기 나노로드의 측면의 형상을 정의하는 몰드영역을 가지고, 상기 몰드영역은 상기 제1 절연층에 근접함에 따라 측면의 경사가 변하는 적어도 하나의 굴곡부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 감소하다가 증가하도록 측면의 경사가 변하는 하나의 제1 형 굴곡부와 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 증가하도록 경사진 측면을 가지는 경사부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제1 형 굴곡부에서 개구의 폭은 상단 개구의 폭의 70% 이상일 수 있다.
본 발명이 일 실시예에서, 상기 경사부의 측면이 제1 절연층과 이루는 각도는 90도보다 크고 100도 보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 증가하다가 감소하도록 측면의 경사가 변하는 하나의 제2 형 굴곡부 및 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 감소하도록 경사진 측면을 가지는 경사부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 제2 형 굴곡부에서 개구의 폭은 상단 개구의 폭보다 크며, 상기 제1 절연층과 접하는 하단 개구의 폭이 상단 개구의 폭의 70% 이상일 수 있다.
본 발명의 일 실시예에서, 상기 경사부의 측면이 제1 절연층과 이루는 각도는 80도보다 크고 90도 보다 작을 수 있다.
본 발명의 일 실시예에서, 상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 감소하다가 증가하는 하나의 제1 형 굴곡부와 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 증가하다가 감소하는 하나의 제2 형 굴곡부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 몰드영역은 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 증가하는 경사부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 몰드영역은 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 감소하는 경사부를 포함할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 개구들은 5:1 이상의 종횡비를 가질 수 있다.
본 발명의 일 실시예에서, 상기 제2 절연층은 동일한 식각 조건에서 식각률이 다른 복수의 절연층들로 이루어질 수 있다.
본 발명의 일 실시예에서, 상기 복수의 나노로드들이 노출되도록 상기 제2 절연층을 제거하는 단계 후에, 상기 복수의 나노로드들의 표면에 전류확산층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에서, 상기 복수의 나노로드들은 각각 상기 개구의 형상에 대응되는 형상을 가지는 몸체부와 상기 몸체부 상에 배치되는 상단부를 포함하며, 상기 복수의 나노로드들을 성장시키는 단계 후에, 상기 복수의 나노로드들의 상단부에 전류차단중간층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조 방법은, 제1 도전형 반도체로 이루어진 베이스층 상에 상기 베이스층의 일부가 노출되도록 복수의 개구들을 갖는 마스크층을 마련하는 단계, 상기 복수의 개구들에 상기 개구의 형상에 대응하는 형상을 가진 몸체부와 상기 몸체부 상에 배치되는 상단부를 포함하는 제1 도전형 반도체로 이루어진 복수의 나노로드들을 성장시키는 단계, 상기 복수의 나노로드들의 상단부에 전류억제중간층을 형성하는 단계, 상기 복수의 나노로드들이 노출되도록 상기 마스크층의 일부를 제거하고, 상기 복수의 나노로드들을 재성장시켜 복수의 나노코어들을 마련하는 단계, 및 상기 복수의 나노코어들의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 나노 발광구조물들을 형성하는 단계를 포함하며,
상기 복수의 개구들은 각각 상기 나노로드의 몸체부와 접하는 몰드영역을 포함하고, 상기 몰드영역은 측면의 경사가 변하는 적어도 하나의 굴곡부를 포함할 수 있다.
나노로드의 성장 단계에서 몰드(mold)로 이용되는 마스크층 내의 개구들의 식각 프로파일을 조절하여 높은 종횡비를 갖는 3차원 나노 발광구조물을 효율적이고 안정적으로 마련할 수 있으며, 결과적으로 발광 면적이 증가되어 발광 효율을 높일 수 있다.
다만, 본 발명으로부터 얻을 수 있는 효과는 상술된 것에 한정되는 것은 아니며, 본 발명의 구체적인 실시예를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 개략적인 사시도이다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 적용될 수 있는 개구의 식각 프로파일을 나타내는 마스크층의 개략적인 단면도이다.
도4a 및 도4b는 본 발명의 일 실시예에 적용될 수 있는 개구의 횡단면 형상을 예시적으로 나타내는 마스크층의 평면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 나노로드의 재성장량을 설명하기 위한 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 나노로드의 재성장량을 설명하기 위한 단면도이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 9는 본 발명의 일 실시예에 따른 나노 발광구조물의 개략적인 단면도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 적용될 수 있는 전극 구조의 제조방법을 설명하기 위한 단면도이다.
도 11a 및 도 11b는 본 발명의 일 실시예에 적용될 수 있는 전극 구조의 제조방법을 설명하기 위한 단면도이다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 구비한 패키지를 나타내는 측단면도이다.
도 14 및 도 15은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 16은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도 17는 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 본 명세서에서 '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 반도체 소자가 배치되는 방향에 따라 달라질 수 있다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 개략적인 사시도이다.
도 1을 참조하면, 나노구조 반도체 발광소자(100)는 기판(110), 기판(110) 상에 형성된 베이스층(120), 제1 절연층(131), 나노 발광구조물(150), 투명전극층(160) 및 충전층(170)을 포함할 수 있다. 코어-쉘 구조를 가지는 나노 발광구조물(150)은 제1 도전형 반도체로 이루어진 베이스층(120)으로부터 성장된 나노로드(151a)와 나노로드(151a)의 표면에 형성된 재성장층(151b)을 포함하는 나노코어(151), 활성층(153) 및 제2 도전형 반도체층(155)을 포함할 수 있다. 나노로드(151a)는 하부로 내려갈수록, 즉 제1 절연층(131)에 근접함에 따라 폭이 감소하다가 증가하는 형상을 가질 수 있다. 나노코어(151)은 육각 기둥 형상의 몸체부와 육각 피라미드 형상의 상단부를 포함할 수 있다. 나노구조 반도체 발광소자(100)는 각각 베이스층(120) 및 제2 도전형 반도체층(155)과 전기적으로 연결되는 제1 및 제2 전극(181, 182)을 더 포함할 수 있다.
도 1에서는, 이해를 돕기 위하여 일부 구성 요소, 예를 들어 투명전극층(160) 및 충전층(170)은 일부 영역에서만 도시되며, x 방향으로의 일단에서는 나노 발광구조물(150)을 포함하는 일부 구성 요소의 절단된 면이 도시되었다. 또한, 용이한 이해를 돕기 위하여 나노로드(151a)과 재성장층(151b)의 경계를 실선으로 도시하였으나, 실제로 두 구성요소의 경계는 명확히 구분되지 않을 수 있다.
도 2a 내지 도 2h는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다. 도 2a 내지 도 2h에서는, 도 1의 반도체 발광소자의 제1 및 제2 전극(181, 182)을 가로지르도록 절단된 단면도들을 도시하며, 다만 나노 발광구조물(150)의 개수는 도시의 편의를 위하여 임의적으로 선택하였다.
이하에서, 이를 참조하여 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 상세하게 설명한다.
도 2a을 참조하면, 본 실시예에 따른 나노구조 반도체 발광소자의 제조방법은, 기판(110) 상에 제1 도전형 반도체를 성장시켜 베이스층(120)을 제공할 수 있다.
기판(110)은 반도체 성장용 기판으로 제공되며, 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, c(0001)면, a(11-20)면, r(1-102)면 등을 갖는다. c면은 GaN 등과 같은 질화물 박막의 성장이 비교적 용이하며 고온에서 안정하기 때문에, c면의 사파이어 기판은 질화물 반도체 성장용 기판으로 주로 사용된다.
기판(110)의 상부면에는 성장될 베이스층(120)의 결정성 및 광추출 효율을 향상시키기 위해 요철이 형성될 수 있다. 요철의 형상은 도시된 것에 한정되지 않으며, 기둥, 뿔, 반구형 등의 다양한 형상이 채용될 수 있다. 요철은 규칙적이거나 불규칙적인 형상이나 패턴으로 형성될 수 있다.
제1 도전형 반도체로 이루어진 베이스층(120)은 후속 공정에서 나노로드를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 복수의 나노 발광구조물들의 일단에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수 있다. 베이스층(120)을 이루는 제1 도전형 반도체는 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 베이스층(120)을 이루는 제1 도전형 반도체는 Si 등과 같은 n형 불순물로 도핑된 GaN 단결정일 수 있다.
도시되지 않았으나, 제1 도전형 반도체로 이루어진 베이스층(120)의 결정성을 향상시키기 위한 버퍼층이 기판(110)과 베이스층(120) 사이에 더 배치될 수 있다. 버퍼층은 도핑 없이 저온에서 성장된 AlxInyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다. 한편, ZrB2, HfB2, ZrN, HfN, TiN 등의 물질도 버퍼층으로 사용될 수 있다. 또한, 복수의 물질층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
다음으로, 베이스층(120) 상에 제1 절연층(131) 및 제2 절연층(132)을 순차적으로 형성하여 마스크층(130)을 제공할 수 있다.
제1 절연층(131)과 제2 절연층(132)는 전기적인 절연성을 갖는 물질로 이루어질 수 있다. 예를 들어, 실리콘 질화물(SixNy), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(Al2O3) 또는 알루미늄 질화물(AlN) 등과 같은 절연물질로 이루어 질 수 있다. 제1 절연층(131)과 제2 절연층(132)는 서로 식각 선택성을 갖는 물질로 이루어질 수 있다. 예를 들어, 제1 절연층(131)은 실리콘 질화물(SixNy)이며, 제2 절연층(132)은 실리콘 산화물(SiOx)일 수 있다.
실시예에 따라, 제2 절연층(132)는 동일한 식각 조건에서 식각률이 다른 복수의 절연층들로 이루어질 수 있다. 이러한 식각률의 차이는 절연층들의 밀도 차이에 의해 구현될 수 있다. 각 절연층의 형성 방법 및 형성 조건을 조절하여 각 절연층의 밀도를 다르게 할 수 있다. 실시예에 따라, 동일한 식각 조건에서 가장 식각률이 큰 절연층을 최하부에 배치할 수 있다.
실시예에 따라, 제1 절연층(131)은 그래핀층을 포함하는 2이상의 물질층으로 이루어질 수 있으며, 이로 인해 나노 발광구조물의 하부 영역에 전류가 집중되더라도 제1 절연층(131) 주위에서의 누설전류를 감소시키는 효과를 가져올 수 있다.
제1 절연층(131)은 제2 절연층(132)의 두께보다 얇은 두께로 형성될 수 있다. 제1 절연층(131)은 100~300nm의 두께로 형성될 수 있다. 제1 절연층(131) 및 제2 절연층(132)을 포함하는 마스크층(130)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있으며, 1~10㎛일 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 제2 절연층(132)을 두께 방향으로 관통하는 개구(H)들이 형성될 수 있다.
개구(H)들을 형성하는 식각 공정을 진행하기 전에, 제2 절연층(132) 상에 일정한 배열 및 형상을 가지는 개구(H)들의 위치를 정의하는 식각 마스크 패턴(140)이 형성될 수 있다. 식각 마스크 패턴(140)은 포토레지스트(Photoresist, PR), 비정질 탄소층(Amorphous Carbon Layer, ACL) 또는 비정질 탄소층와 포토레지스트층의 조합 등으로 이루어질 수 있다. 여기서, 비정질 탄소층은 포토레지스트보다 식각 내성이 더 크므로 제2 절연층(132)에 대한 식각 마스크 패턴(140)의 식각 선택비를 높일 수 있다. 식각 마스크 패턴(140)의 식각 선택비가 높아지면 후속의 제2 절연층(132)의 식각 공정에서 원하지 않게 상단 개구의 폭(WT)이 증가하는 것을 억제할 수 있다.
이어서, 식각 마스크 패턴(140)을 식각 마스크로 사용하여 제2 절연층(132)을 이방성 식각함으로써 높은 종횡비를 가지는 개구(H)들이 형성될 수 있다. 이러한 이방성 식각은 플라즈마 식각 공정을 이용해 이루어질 수 있으며, 예를 들어, 심도 반응성 이온 식각(Deep Ractive Ion Etch, DRIE) 공정을 이용하여 이루어질 수 있다. 심도 반응성 이온 식각(DRIE) 공정은 고밀도 플라즈마의 형성과 이온의 에너지를 독립적으로 제어할 수 있으므로, 빠른 식각 속도를 제공할 수 있으며 높은 종횡비를 가지는 개구를 형성하는 데 유리하다. 실시예에 따라, 제2 절연층(132)을 관통하는 개구(H)들의 종횡비는 5:1 이상, 예를 들어, 10:1 이상으로도 형성될 수 있다.
제2 절연층(132)을 관통하는 개구(H)의 횡단면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 개구(H)의 횡단면 형상은 원형, 타원형 및 다각형 등의 다양한 모양일 수 있다. 구체적으로, 개구(H)의 횡단면 형상과 배열은 도 4a 및 도 4b에 도시된 마스크층의 평면도에 나타나 있는 것과 같은 형상과 배열일 수 있다. 실시예에 따라, 개구(H)의 폭 및 개구(H)들 사이의 간격도 다양하게 변형될 수 있다. 개구(H)의 폭은 500㎚이하, 나아가 200㎚이하일 수 있다.
개구(H)들의 식각 프로파일을 설명하기에 앞서 본 실시예에서 제2 절연층(132)는 제1 절연층(131)에 인접한 제1 영역(Ⅰ)과 그 상의 제2 영역(Ⅱ)으로 구분될 수 있다. 여기서, 상기 제1 영역(Ⅰ)은 후속의 나노로드를 성장시키는 단계가 완료된 후 나노로드(151a)의 상단부(T) 아래의 몸체부(M)가 위치하는 영역일 수 있으며, 상기 제2 영역(Ⅱ)은 나노로드(151a)들의 상단부(T)가 위치하는 영역일 수 있다(도 2d 참조).
본 명세서에서, 상기 제1 영역(Ⅰ) 내의 개구 영역에 의해 재성장 전의 나노로드의 측면의 형상, 즉 몸체부(M)의 형상이 정의되므로, 상기 제1 영역(Ⅰ) 내의 개구 영역은 몰드(mold)로서의 역할을 수행할 수 있다. 따라서, 상기 제1 영역(Ⅰ) 내의 개구 영역은 “몰드영역”이라 지칭할 수 있으며, 이에 대응하여 상기 제2 영역(Ⅱ) 내의 개구 영역은 “비(非)몰드영역”이라 지칭할 수 있다.
본 실시예에서, 각 개구(H)의 몰드영역은 하부로 내려갈수록, 즉 제1 절연층(131)에 근접함에 따라 개구의 폭이 감소하다가 증가하도록 측면의 경사가 변하는 하나의 제1 형 굴곡부(C1)를 포함할 수 있다. 또한, 제1 절연층(131)에 인접하며 제1 절연층(131)에 근접함에 따라 개구의 폭이 증가하도록 경사진 측면을 가지는 경사부를 포함할 수 있다.
후속 공정에서 성장될 나노로드의 구조적인 안정성을 향상시키기 위하여 제1 형 굴곡부(C1)에서 개구의 폭은 상단 개구의 폭(WT)의 70% 이상일 수 있다. 하단 개구의 폭(WB)은 상단 개구의 폭(WT)과 동일한 것으로 도시되어 있으나, 이에 제한되지 않는다. 다만, 나노로드의 구조적인 안정성을 향상시키기 위하여 하단 개구의 폭(WB)은 상단 개구의 폭의 70% 이상이며, 재성장 공정이 완료된 후의 소정의 나노코어(도 2f의 151)의 폭보다 크지 않은 것이 바람직하다. 본 실시예에서, 나노코어의 폭은 300nm 내지 500nm 범위에서 정해질 수 있다.
경사부의 측면이 제1 절연층(131)과 이루는 각도(θB)는 90도보다 크고 100도 보다 작을 수 있다.
또한, 이와 같이 형성된 경사부는 도 5a와 도 5b를 참조하여 뒤에서 설명되는 바와 같이, 나노로드의 재성장량을 감소시키는 효과가 있어 더욱 효율적으로 나노 발광구조물을 제조할 수 있다.
개구(H)들 형성하기 위한 제2 절연층(132)의 이방성 식각은 플루오로카본 계열 가스, Ar 가스 및 O2 가스가 적절한 비율로 섞인 혼합 가스를 이용하여 이루어질 수 있다. 예를 들어, 플루오로카본 계열 가스는 CF4, C2F6, C3F8, C4F8, C4F6, C5F8 등으로 이루어진 그룹 중에 적어도 하나의 가스를 포함할 수 있다. 식각 조건에 따라, 하이드로플루오로카본 계열 가스가 추가적으로 또는 플루오로카본 계열 가스를 대체하여 혼합될 수 있다. 예를 들어, 하이드로플루오로카본 계열 가스는 CHF3, CH2F2 등으로 이루어진 그룹 중에 적어도 하나의 가스를 포함할 수 있다.
본 실시예에 따른 개구(H)들의 식각은 예를 들어, 특정 식각 조건(20 mTorr의 공정 압력, 6 sccm의 C4F8, 5 sccm의 O2, 55 sccm의 Ar의 혼합 가스 등)으로, 식각 정지층인 제1 절연층(131)의 일부가 노출되도록 제2 절연층의 하부까지 식각하는 공정(메인 에칭 공정) 후, 공정 압력을 낮추거나 가스 유량비 등의 식각 조건을 변경하여 추가적인 식각 공정(오버 에칭 공정)을 진행하는 방법으로 이루어질 수 있다. 이때, 제2 절연층은 동일한 식각 조건하에서 식각률이 다른 두 개의 절연층으로 이루어질 수 있으며, 식각률이 큰 절연층이 제1 절연층에 인접하도록 배치된 것일 수 있다. 한편, 상기와 같은 플라즈마를 이용한 건식 식각 공정이 완료된 후에 습식 식각 공정이 추가적으로 진행될 수 있다.
도 2b에 도시된 개구(H)들은 제1 절연층(131)에 근접함에 따라 개구의 폭이 감소하다가 증가하도록 측면의 경사가 변하는 하나의 제1 형 굴곡부(C1)를 몰드영역에 포함하고 있는 프로파일로 도시되어 있으나, 실시예에 따라, 도 3a 내지 도 3b에 도시되어 있는 프로파일일 수도 있다.
도 3a에 도시된 바와 같이, 각 개구(H)의 몰드영역은 제1 절연층(131)에 근접함에 따라 개구의 폭이 증가하다가 감소하도록 측면의 경사가 변하는 하나의 제2 형 굴곡부(C1')를 가질 수 있다. 제2 형 굴곡부를 소위 보우(bow)라고도 일컫는다. 또한, 제1 절연층(131)에 인접하며 상기 제1 절연층(131)에 근접함에 따라 개구의 폭이 감소하도록 경사진 측면을 가지는 경사부를 가질 수 있다.
제2 형 굴곡부(C1')에서 개구의 폭은 상단 개구의 폭(WT)보다 클 수 있다. 다만, 재성장 공정이 완료된 후의 소정의 나노코어(도 2f의 151)의 폭보다 크지 않은 것이 바람직하다. 후속 공정에서 성장될 나노로드의 구조적인 안정성을 향상시키기 위하여 하단 개구의 폭(WB)은 상단 개구의 폭(WT)의 70% 이상일 수 있다.
경사부의 측면이 제1 절연층(131)과 이루는 각도(θB)는 80도보다 크고 90도 보다 작을 수 있다.
도 3b 및 도 3c에 도시되어 있는 바와 같이, 각 개구(H)의 몰드영역은 제1 절연층(131)에 근접함에 따라 상기 개구의 크기가 감소하다가 증가하는 하나의 제1 형 굴곡부(C1)과 제1 절연층(131)에 근접함에 따라 상기 개구의 크기가 증가하다가 감소하는 하나의 제2 형 굴곡부(C1')을 포함할 수 있다. 도 3b에 도시되어 있는 개구(H)의 몰드영역은 제1형 굴곡부(C1)이 제2 형 굴곡부(C1')의 하부에 배치되고, 제1 절연층(131)에 인접하며 제1 절연층(131)에 근접함에 따라 개구의 크기가 증가하는 경사부를 포함할 수 있다. 도 3c에 도시되어 있는 개구(H)의 몰드영역은 제2 형 굴곡부(C1')이 제1 형 굴곡부(C1)의 하부에 배치되고, 제1 절연층(131)에 인접하며 제1 절연층(131)에 근접함에 따라 개구의 크기가 감소하는 경사부를 포함할 수 있다.
개구(H)의 몰드영역의 프로파일은 도시된 바에 한정되지 아니하며, 적절한 식각공정을 이용하여 다양한 형상을 가질 수 있다. 예를 들어, 다수의 제1 형 굴곡부와 다수의 제2 형 굴곡부를 포함하도록 개구(H)의 몰드영역의 프로파일이 형성될 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 예를 들어, 플라즈마 식각 공정을 이용하여 제1 절연층(131)을 이방성 식각함으로써 베이스층(120)의 일 영역이 노출되도록 개구(H)들이 연장될 수 있다. 개구(H)들에 의해 노출된 베이스층(120)의 영역은 후속 공정에서 나노로드를 성장시키기 위한 시드(seed)로 사용될 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 복수의 개구(H)들이 채워지도록 베이스층(120)의 노출된 영역에서 선택적 에피택시 공정(Selective Epitaxial Growth, SEG)을 수행하여 제1 도전형 반도체로 이루어진 복수의 나노로드(151a)들을 성장시킬 수 있다. 마스크층(130)의 개구(H)는 나노로드(151a)가 성장하는 데 있어서 몰드(mold)로서 역할을 하므로, 개구(H)의 형상에 대응되는 형상의 나노로드(151a)가 형성될 수 있다. 본 실시예에서, 나노로드(151a)들은 도 1b에 도시된 개구(H)들의 형상에 대응하여 제1 절연층(131)에 근접함에 따라 나노로드(151a)의 폭이 감소하다가 증가하도록 측면의 경사가 변하는 하나의 굴곡부 및 제1 절연층(131)에 인접하며 제1 절연층(131)에 근접함에 따라 나노로드(151a)의 폭이 증가하도록 경사진 측면을 가지는 경사부를 포함하는 형상을 가질 수 있다. 또한, 복수의 개구(H)의 횡단면이 원형의 형상인 경우, 나노로드(151a)의 몸체부(M)는 원통형의 형상을 가질 수 있으며, 나노로드(151a)의 상단부(T)는 일부 모서리가 완전하게 형성되지 않은 육각뿔 또는 원뿔의 형상을 가질 수 있다. 한편, 나노로드(151a)들의 상단부(T)는 제2 절연층(132)의 제2 영역(II) 내에 위치할 수 있고, 나노로드(151a)들의 몸체부(M)는 제2 절연층(132)의 제1 영역(I)에 위치할 수 있다.
나노로드(151a)들을 이루는 제1 도전형 반도체는 베이스층(12)과 유사한 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 나노로드(151a)를 이루는 제1 도전형 반도체는 Si 등과 같은 n형 불순물로 도핑된 GaN 단결정일 수 있다.
나노로드(151a)를 이루는 제1 도전형 반도체는 유기금속 기상 성장법(Metal-organic Vapor Phase Epitaxy: MOVPE), 수소화 기상 성장법(Hydride Vapor Phase Epitaxy: HVPE) 또는 분자선 성장법(Molecular Beam Epitaxy: MBE) 공정 등을 이용하여 형성될 수 있다.
다음으로, 도 2e에 도시된 바와 같이, 복수의 나노로드(151a)의 측면이 노출되도록 제2 절연층(132)이 완전히 제거될 수 있다.
본 실시예에서는, 제2 절연층(132)이 선택적으로 제거될 수 있는 조건으로 식각 공정을 적용하여 제1 절연층(131)만이 잔존하도록 할 수 있다. 이러한 제거 공정은 습식 식각 공정에 의해 이루어질 수 있다. 예를 들어, 제2 절연층(132)가 실리콘 산화물이고 제1 절연층(131)이 실리콘 질화물인 경우에, BOE(Buffered Oxide Etchant)나 HF 용액을 이용한 습식 식각 공정에 의해 이루어질 수 있다. 한편, 잔존하는 제1 절연층(131)은 후속의 공정에서는 형성되는 활성층(153) 및 제2 도전형 반도체층(155)이 베이스층(120)과 접속되는 것을 방지하는 역할을 할 수 있다.
다음으로, 도 2f에 도시된 바와 같이, 제2 절연층(132)이 제거된 후에, 나노로드(151a)들의 결정성을 향상시키고 안정적인 결정면을 갖도록 하기 위해서 나노로드(151a)들을 재성장 시키는 공정이 진행될 수 있다.
나노로드(151a)는 개구의 형상에 따라 정해지는 형상을 갖는다. 개구(H)의 형상에 따라 다를 수 있지만, 본 실시예와 같은 방법으로 얻어진 나노로드(151a)의 표면은 열역학적으로 안정적이지 못한 표면을 가질 수 있으며, 이러한 표면은 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 공정과 같이, 일정한 공정 조건 하에서 재성장 공정을 진행하여 불안정한 표면 및 불균일한 폭을 가지는 나노로드(151a)들의 표면에 재성장층(151b)을 형성함으로써, 결정성장에 유리한 열역학적으로 안정적인 면을 가지며, 균일한 폭을 가지는 나노코어(151)들이 마련될 수 있다. 예를 들어, 나노코어(151)를 이루는 제1 도전형 반도체가 n형 GaN이라면, 나노코어(151)의 몸체부(M)은 비극성면(non-polar plane)인 m면으로 이루어진 육각기둥 형상을 가지고, 나노코어(151)의 상단부(T)는 반극성면(semi-polar plane)인 r면으로 이루어진 육각뿔 형상을 가질 수 있다.
재성장층(151b)의 형성은 예를 들어, 수소(H2) 분위기에서 수행될 수 있으며, 반도체를 이루는 물질의 전구체 및 불순물의 소스 가스들이 공정 챔버 내로 공급될 수 있다. 예를 들어, 제1 도전형 반도체가 n형 GaN인 경우에, 갈륨 전구체로 수소(H2) 분위기에서 분해가 잘 이루어지는 트리메틸갈륨(TMGa)이 공급되고, 질소 전구체로 암모니아(NH3)가 사용될 수 있다. 불순물 주입을 위해 SiH4가스가 소스가스로 사용될 수 있다. 수소(H2) 분위기에서 재성장 공정이 진행되면, 상단부(T)의 r면은 수소(H2)에 의해 패시베이션(passivation)될 수 있어, 상단부(T)보다 몸체부(M)의 측면 성장(lateral growth)이 유도될 수 있다. 실시예에 따라, 질소(N2) 분위기 또는 수소(H2)와 질소(N2)를 혼합한 분위기에서 재성장 공정이 진행될 수도 있다.
공정 온도는 950 ℃ 내지 1150 ℃의 범위에서 적절히 결정될 수 있다. 또한, 공정 압력은 80 mbar 내지 220 mbar의 범위에서 선택될 수 있다. 또한, 재성장층(151b)의 형성 시 주입되는 불순물의 농도는 나노로드(151a)의 성장 시에 주입되는 불순물의 농도와 다를 수 있다.
다만, 실시예에 따라, 열처리(재성장) 과정는 온도, 압력, 분위기 가스 등의 공정 조건이 다른 복수의 단계로 이루어질 수 있다.
도 2f에서 용이한 이해를 돕기 위해 나노 로드(151a)과 재성장층(151b)의 경계를 실선으로 도시하였으나, 실제로 두 구성요소의 경계는 명확히 구분되지 않을 수 있다.
다음으로, 도 2g에 도시된 바와 같이, 복수의 나노코어(151)들의 표면에 활성층(153) 및 제2 도전형 반도체층(155)이 순차적으로 형성될 수 있다.
이러한 공정을 통해서, 중심에 위치한 나노코어(151)를 감싸는 쉘(shell)층으로 활성층(153) 및 제2 도전형 반도체층(155)이 제공되어 나노 발광구조물(150)은 이른바 코어-쉘(core-shell) 구조를 가질 수 있다. 증착 조건에 따라, 활성층(153) 및 제2 도전형 반도체층(155)은 나노코어(151)의 몸체부를 이루는 m면과 상단부를 이루는 r면 상에서 서로 다른 두께를 가질 수도 있다. 예를 들어, 활성층(153) 및 제2 도전형 반도체층(155)은 몸체부(M)에서의 두께가 상단부(T)에서의 두께보다 두꺼울 수 있다.
활성층(155)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multi Quantum Well, MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 AlGaN/GaN구조로 이루어질 수 있다. 다만, 실시예에 따라 활성층(155)는 단일 양자우물(Single Quantum Well, SQW) 구조로 이루어질 수도 있다.
제2 도전형 반도체층(155)은 p형 불순물로 도핑된 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 제2 도전형 반도체층(155)은 활성층(153)과 인접한 부분에 전자 차단층(미도시)을 더 포함할 수 있다. 전자 차단층은 복수의 서로 다른 조성의 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 적층한 구조 또는 AlyGa1 - yN (0≤y<1)로 구성된 1층 이상의 층을 가질 수 있다. 전자차단층은 활성층(153)보다 밴드갭이 커서 제1 도전형 반도체로 나노코어(151)로부터 주입된 전자가 활성층(153)에서의 재결합(recombination)되지 않고 제2 도전형 반도체층(155)으로 넘어가는 것을 방지할 수 있다.
다음으로, 도 2h에 도시된 바와 같이, 나노 발광구조물(150)들 상에 콘택전극층(160) 및 절연성 충전층(170)이 형성될 수 있다.
콘택전극층(150)은 인접한 나노 발광구조물들(140) 사이에서 제1 절연층(131)의 상면을 덮도록 연장되어 복수의 나노 발광구조물들(140) 상에 하나의 층으로 형성될 수 있다.
콘택 전극층(160)은 나노 발광구조물(140)의 제2 도전형 반도체층과 오믹콘택을 형성할 수 있는 물질로 이루어질 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조를 갖는 박막 형태일 수 있다. 또한, 콘택 전극층(160)은 투명 전도성 산화물(TCO)로 이루어질 수 있다. 예를 들어, 콘택 전극(160)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 콘택 전극층(160)은 그래핀을 포함할 수도 있다. 콘택 전극층(160)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정에 의해 형성될 수 있다.
절연성 충전층(170)은 산화물이나 질화물일 수 있다. 경우에 따라, 절연성 충전층(170)으로 TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), SOG(Spin-on Glass), SOD(Spin-on Dielectric) 등의 물질이 사용될 수 있다. 또한, 절연성 충전층(170)은 에폭시 수지, 실리콘 수지 등과 같은 열경화성 폴리머일 수 있다.
한편, 본 실시예에서 나노 발광구조물(150)에는, 도 2g에 도시된 나노 발광구조물(150)이 채용되어 있으나, 실시예에 따라 도 6d 또는 도 7d에 도시된 나노 발광구조물들(250, 350)이 채용될 수 있다.
이어서, 포토리소그래피 및 플라즈마 에칭 공정을 이용하여 베이스층(120)의 일부 및 콘택전극층(160)의 일부가 노출되도록 할 수 있다. 노출된 베이스층(120)의 일 영역 및 콘택전극층(160)의 일 영역에 각각 제1 전극(181)과 제2 전극(182)이 배치될 수 있다.
제1 전극(181) 및 제2 전극(182)으로 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, ZnO, ITO, 그래핀, Sn, TiW, AuSn 등의 물질이 사용될 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 나노로드의 재성장량을 설명하기 위한 단면도이다.
도 5a에는 도 2d를 참조하여 설명한, 하부영역에 제1 형 굴곡부(C1)를 하나를 포함하고 하단 개구의 폭이 상단 개구의 폭과 동일한 식각 프로파일을 가지는 개구에 대응하여 성장된 나노로드(151a)가 도시되어 있다. 종횡비가 높은 개구의 이방성 식각에서 흔히 나타나는, 일정한 측면의 경사를 가지고 개구의 폭이 점점 작아지는 개구의 형상에 대응하여 성장된 나노로드(점선으로 표시)는 하부의 폭이 좁아 후속 공정에서 쉽게 부러질 수 있는 반면에, 본 실시예에 따른 나노로드(151a)는 하부의 폭이 증가됨으로써 후속 공정에서 나노로드(151a)의 구조적 안정성이 개선될 수 있다. 예를 들어, 나노로드(151a)를 성장시킨 후 제2 절연층(132)를 제거하는 단계에서의 세정 과정 중에 나노로드(151a)가 부러지는 것을 방지할 수 있다. 또한, 일정한 측면의 경사를 가지고 개구의 폭이 점점 작아지는 개구의 형상에 대응하여 성장된 나노로드(점선으로 표시)에 비해, 후속의 나노로드(151a)들을 재성장 시켜 나노코어(151)들을 마련하는 공정에서 재성장량이 감소될 수 있다. 도 5b에 빗금친 부분에 상응하는 양만큼 재성장량이 감소될 수 있다. 평면적으로 도시된 단면도를 참조하여 설명하였으나 입체적인 형상을 기준으로 재성장량의 감소 효과가 이해되어야 할 것이다. 이러한 재성장량의 감소는 동일한 공정 조건에서 재성장 시간이 감소되는 것으로 이해될 수 있을 것이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 나노로드의 재성장량을 설명하기 위한 단면도이다.
도 6a에는 도 3b를 참조하여 설명한, 상부에 하나의 제2 형 굴곡부(C1')를 그리고 그 하부에 배치된 하나의 제1 형 굴곡부(C1) 및 제1 절연층(131)에 인접하며 제1 절연층(131)에 근접함에 따라 개구의 크기가 증가하는 경사부를 포함하는 식각 프로파일을 가지는 개구에 대응하여 성장된 나노로드(151a)가 도시되어 있다. 이 경우에도, 일정한 측면의 경사를 가지고 개구의 폭이 점점 작아지는 개구에 대응하여 성장된 나노로드(점선으로 표시)에 비해, 나노로드(151a)의 하부의 폭이 증가됨으로써 후속 공정에서 나노로드의 구조적 안정성이 개선될 수 있고, 후속의 나노로드(151a)들을 재성장 시켜 나노코어(151)들을 마련하는 단계에서의 재성장량이 감소될 수 있다. 도 6b에 빗금친 부분에 상응하는 양만큼 재성장량이 감소될 수 있다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
이하에서, 도 7a 내지 도 7d를 참조하여, 전류억제중간층(252) 및 전류확산층(254)을 더 포함하는 나노 발광구조물을 형성하는 공정을 설명한다.
본 실시예에 따른 나노 발광구조물을 형성하는 공정은 앞서 도 2a 내지 도 2d를 참조하여 설명한 공정이 완료된 상태를 기초로 하여 후속으로 수행되는 공정들이다.
도 7a에 도시된 바와 같이, 도 2d를 참조하여 설명한 복수의 나노로드(251a)들을 성장시키는 공정이 완료된 후에 나노로드(251a)의 상단부에 선택적으로 전류억제중간층(252)를 형성할 수 있다.
전류억제중간층(252)은 제1 도전형 반도체로 이루어진 나노로드(251a)의 상단부에 의해 야기될 수 있는 누설전류를 차단할 수 있도록 전기적 저항이 높은 물질로 이루어질 수 있다. 전류억제중간층(252)은 고의적으로 도핑되지 않거나 제1 도전형 불순물과 반대되는 제2 도전형 불순물로 도핑된 반도체층일 수 있다. 예를 들어, 제1 도전형 반도체로 이루어진 나노로드(252a)가 n형 GaN일 경우에, 전류억제중간층(54)은 언도프(undoped) GaN 또는 p형 GaN일 수 있다.
전류억제중간층(54)은 충분한 전기적 저항을 위해서 약 50㎚ 이상의 두께를 가질 수 있다. 제2 도전형 불순물로 도핑을 하는 경우에 전류억제중간층(252)의 제2 도전형 불순물의 농도는 약 1.0×1016/㎤이상일 수 있다. 제2 도전형 불순물로 도핑된 전류억제중간층(252)의 경우에, 그 두께와 농도가 적절하게 상보적으로 구현될 수 있다. 예를 들어, 두께가 얇은 경우에 도핑농도를 높여 저항성을 확보할 수 있으며, 반대의 경우에도 마찬가지다.
이와 같이, 나노로드(251a)의 상단부에 전류억제중간층(252)을 형성함으로써, 나노구조 반도체 발광소자의 누설전류를 감소시킴으로써 발광효율을 향상시킬 수 있고, 그 상단부에 위치한 활성층 부분이 발광에 가담하지 않게 함으로써 방출되는 광의 파장을 정확히 설계할 수 있다.
다음으로, 도 7b에 도시된 바와 같이, 제2 절연층(232)를 제거하여 나노로드(251a)들이 노출되도록 할 수 있다. 이어서, 상단부에 전류억제중간층(252)이 형성된 나노로드(251a)들의 표면에 전류확산층(254)을 형성할 수 있다.
전류확산층(254)은 서로 다른 에너지 밴드를 가지는 반도체층이 두 층 이상 적층되어 있는 다층 구조로 형성되거나, 서로 다른 타입의 도전형 불순물이 도핑된 반도체층이 두 층 이상 적층되어 있는 다층 구조 및 서로 동일한 타입의 도전형 불순물이 다른 농도로 도핑된 반도체층이 두 층 이상 적층되어 있는 다층 구조로 형성될 수 있다. 전류확산층(254)은 초격자 구조를 가질 수 있다. 예를 들어, 제1 도전형 반도체로 이루어진 나노로드(251a)가 n형 GaN 질화물 반도체로 이루어진 경우에는 전류확산층(254)은 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1) 조성물로 이루어지는 것이 바람직하다. 보다 구체적으로, 전류확산층(254)을 구성하는 서로 다른 에너지 밴드를 가지는 질화물 반도체층은 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1) 조성물의 Al과 In의 조성비를 다르게 하여 형성되며, 서로 다른 타입의 도전형 불순물이 도핑된 질화물 반도체층은 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1) 조성물에 n형 도전형 불순물과 p형 불순물의 도핑 농도를 다르게 하여 형성될 수 있다.
나노로드의 종횡비가 증가할수록, 즉 나노 발광구조물의 종횡비가 증가할수록 나노 발광구조물의 하부 영역에 전류가 집중되는 현상이 생길 수 있다. 이로 인해, 나노구조 반도체 발광소자의 발광효율이 저하될 수 있다.
본 실시예와 같이, 나노로드의 표면에 전류확산층을 형성하여 나노로드의 높이 방향으로 전류를 확산시킴으로써, 이러한 전류 집중에 따른 발광효율 저하를 개선할 수 있다.
다음으로, 도 7c에 도시된 바와 같이, 나노로드(251a)들의 결정성을 향상시키고 결정성장에 유리한 안정적인 결정면을 갖도록 하기 위해서 나노로드(251a)들을 재성장시키는 공정이 진행될 수 있다. 본 공정은 앞서 도 2f를 참조하여 설명한 공정이 동일하게 적용될 수 있으므로, 반복되는 설명은 생략한다.
다음으로, 도 7d에 도시된 바와 같이, 복수의 나노코어(251)들의 표면에 활성층(253) 및 제2 도전형 반도체층(255)이 순차적으로 형성될 수 있다. 본 공정은 앞서 도 2g를 참조하여 설명한 공정이 동일하게 적용될 수 있으므로, 반복되는 설명은 생각한다.
도 8a 내지 도 8d는 본 발명의 일 실시예에 따른 나노 발광구조물의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
이하에서, 도 8a 내지 도 8d를 참조하여, 전류억제중간층(352) 및 전류확산층(354)을 더 포함하는 나노 발광구조물을 형성하는 공정을 설명한다.
본 실시예에 따른 나노 발광구조물을 형성하는 공정은 앞서 도 2a 내지 도 2d를 참조하여 설명한 공정이 완료된 상태를 기초로 하여 후속으로 수행되는 공정들이다.
도 8a에 도시된 바와 같이, 도 2d를 참조하여 설명한 복수의 나노로드(351a)들을 성장시키는 공정이 완료된 후에 나노로드(351a)의 상단부에 선택적으로 전류억제중간층(352)를 형성할 수 있다.
본 공정은 앞서, 도 7a를 참조하여 설명한 공정과 동일한 공정이 적용될 수 있으므로, 반복되는 설명은 생략한다.
다음으로, 도 8b에 도시된 바와 같이, 제1 절연층(331)만을 잔존시키고 제2 절연층(332)를 제거하여 나노로드(351a)들이 노출되도록 할 수 있다.
다음으로, 도 8c에 도시된 바와 같이, 나노로드(351a)들의 결정성을 향상시키고 결정성장에 유리한 안정적인 결정면을 갖도록 하기 위해서 나노로드(351a)들을 재성장시키는 공정이 진행될 수 있다. 본 공정은 앞서 도 2f를 참조하여 설명한 공정이 동일하게 적용될 수 있으므로, 반복되는 설명은 생략한다.
이어서, 상단부에 전류억제중간층(352)이 형성된 나노코어(351)들의 표면에 전류확산층(354)이 형성될 수 있다. 본 공정은 앞서 도 7b를 참조하여 설명한 공정이 동일하게 적용될 수 있으므로, 반복되는 설명은 생략한다.
다음으로, 도 8d에 도시된 바와 같이, 나노코어(351)들을 덮고 있는 전류확산층(354) 상에 활성층(353) 및 제2 도전형 반도체층(355)이 순차적으로 형성될 수 있다. 본 공정은 앞서 도 2g를 참조하여 설명한 공정이 동일하게 적용될 수 있으므로, 반복되는 설명은 생략한다.
도 9는 본 발명의 일 실시예에 따른 나노 발광구조물의 개략적인 단면도이다.
도 9을 참조하면, 본 실시예의 나노 발광구조물(450)은 제1 내지 제3 영역(R1, R2, R3)으로 나뉘어 형성되며, 각 영역들에서 나노 발광구조물(450)들 사이의 이격 거리가 각각 제1 길이 내지 제3 길이(D1, D2, D3)로 다를 수 있다. 제1 길이(D1)가 가장 작고, 제3 길이(D3)가 가장 클 수 있다.
본 실시예와 같이, 나노 발광구조물들(450) 사이의 이격 거리가 상이한 제1 내지 제3 영역(R1, R2, R3)으로 나뉘어 형성되는 경우, 각 영역들에서 성장된 나노 발광구조물(450) 내의 활성층의 인듐(In)의 함량 또는 성장 두께가 서로 다를 수 있다. 예를 들어, 동일한 성장 조건 하에서 성장된 경우, 나노 발광구조물들(450) 사이의 이격 거리가 클수록, 활성층의 인듐(In)의 함량이 증가할 수 있으며, 성장 두께가 두꺼워 질 수 있다. 따라서, 제1 내지 제3 영역(R1, R2, R3)의 나노 발광구조물(450)은 서로 다른 파장을 가지는 빛을 방출할 수 있으며, 이를 혼합하여 백색광을 방출할 수 있다.
실시예에 따라, 제1 내지 제3 영역(R1, R2, R3)에서, 나노 발광구조물(450)의 크기도 서로 상이하게 형성될 수 있다.
도 10a 및 도 10b는 본 발명의 일 실시예에 적용될 수 있는 전극 구조의 제조방법을 설명하기 위한 단면도이다.
먼저, 도 10a에 도시된 바와 같이, 나노 발광구조물(550)들의 상부영역이 노출되도록 나노 발광구조물(550)들 사이의 공간을 부분적으로 충전하여 제1 절연성 충전층(555)를 형성할 수 있다. 그 다음, 노출된 나노 발광구조물(550)들의 상부영역 및 제1 절연성 충전층(555) 상에 콘택 전극(560)을 형성할 수 있다.
나노 발광구조물(550)들의 노출된 상부영역은 콘택 전극(560)과 접속되는 콘택영역으로 제공될 수 있으며, 이러한 콘택영역은 나노 발광구조물(550)의 높이와 제1 절연성 충전층(555)의 두께에 의해 결정될 수 있다.
콘택 전극(560)이 제1 절연층(531)으로부터 이격된 거리는 적어도 나노 발광구조물(550)의 높이의 약 50% 이상일 수 있다. 특정 예에서, 이격된 거리는 나노 발광구조물(550)의 높이의 약 70%보다 클 수 있다.
제1 절연성 충전층(555)은 산화물이나 질화물일 수 있으며, 구체적인 예에서, 제1 절연성 충전층(555)은 CVD-SiO2, TEOS, BPSG, SOG, SOD 등 일 수 있다. 또한, 경우에 따라, 제1 절연성 충전층(555)은 에폭시 수지, 실리콘 수지, 폴리에스테르 등과 같은 열경화성 폴리머일 수 있다.
콘택 전극(560)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정에 의해 형성될 수 있다. 앞서 설명한 바와 같이, 콘택 전극(560)은 제2 도전형 반도체층(도 2g의 155, 도 6d의 255 또는 도 7d의 355)과 오믹콘택을 실현할 수 있는 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 콘택 전극(560)은 투명한 전도성 산화물로 이루어질 수 있다. 예를 들어, 콘택 전극(560)은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 또는 Zn(1-x)MgxO(0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 콘택 전극(560)은 그래핀을 포함할 수도 있다.
한편, 본 실시예에서 나노 발광구조물(550)에는, 도 2g에 도시된 나노 발광구조물(150)뿐만 아니라, 도 6d 또는 도 7d에 도시된 나노 발광구조물들(250, 350)이 채용될 수 있다.
다음으로, 도 10b에 도시된 바와 같이, 콘택 전극(560) 상에 제2 절연성 충전층(565)을 형성할 수 있다.
제2 절연성 충전층(565)은 나노 발광구조물(550)들을 덮도록 나노 발광구조물(550) 사이의 나머지 공간에 충전할 수 있다. 제2 절연성 충전층(565)은 제1 절연성 충전층(555)와 유사한 물질로 이루어질 수 있다.
본 실시예와 달리, 제2 절연성 충전층(565)이 별도로 제공되지 않을 수 있다. 예를 들어, 콘택 전극(560)을 후막으로 형성함으로써 나노 발광구조물 사이의 공간을 충전하는 형태로 변경될 수 있다.
이어, 포토리소그래피 및 플라즈마 에칭 공정을 이용하여 베이스층(520)의 일부 및 콘택전극(565)의 일부가 노출되도록 할 수 있다. 노출된 베이스층(520)의 일부 및 콘택전극(565)의 일부에 각각 제1 전극(581)과 제2 전극(582)를 형성할 수 있다.
제1 전극(581) 및 제2 전극(582)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, ZnO, ITO, 그래핀, Sn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
이어, 추가적인 패시베이션층(590)을 형성할 수 있다. 패시베이션층(590)은 노출된 베이스층(520) 영역을 덮어 보호할 뿐만 아니라, 상기 제1 및 제2 전극(581, 582)을 견고하게 유지시킬 수 있다. 또한, 에칭된 제1 및 제2 절연성 충전층(555, 565)의 측면을 따라 노출된 콘택전극(560)을 덮어 보호할 수 있다.
이러한 콘택 전극(560)의 배치에서는, 나노 발광구조물(550)에 인가되는 전류가 나노 발광구조물(550)의 양단을 통해서 공급되므로, 나노 발광구조물(550)의 전체 영역에서 비교적 균일한 전류밀도 분포를 얻을 수 있으며 나노 발광구조물(550)의 하단부에서의 전류 집중 문제를 완화시킬 수 있다.
도 11a 및 도 11b는 본 발명의 일 실시예에 적용될 수 있는 전극 구조의 제조방법을 설명하기 위한 단면도이다.
도 11a 및 도 11b를 참조하여, 나노구조 반도체 발광소자에 수직적인 전극 구조를 형성하는 제조 방법을 설명한다.
우선, 도 11a에 도시된 바와 같이, 나노 발광구조물(650)들의 상부 영역이 노출되도록 나노 발광구조물(650)들 사이의 공간이 부분적으로 충전하여 절연성 충전층(655)을 형성할 수 있다. 그 다음, 노출된 나노 발광구조물(650)들의 상부 영역 및 절연성 충전층(655) 상에 콘택 전극층(660)을 형성할 수 있다. 본 실시예에 채용된 콘택 전극층(660)은 도 9a 및 도9b를 참조하여 설명한 일 실시예와 달리, 두껍게 형성됨으로써 나노 발광구조물(650)들 사이의 나머지 공간이 충전되도록 형성될 수 있다. 콘택 전극층(660)은 앞서 설명한 물질로 이루어질 수 있으며, 특히, 광추출 효율을 높이기 위해 반사성 금속층으로 형성할 수 있다.
다음으로, 도 11b에 도시된 바와 같이, 콘택 전극층(660) 상에 접합 금속층(670)을 이용하여 지지 기판(680)을 접합할 수 있다.
지지 기판(680)은 도전성 기판으로서 예를 들어, Si 기판 또는 Si-Al 합금 기판일 수 있다. 접합 금속층(670)으로는, Ni, Pt, Au, Cu, Co, Sn, In, Zn, Bi, Au, W, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금이 사용될 수 있다. 예를 들어, 접합 금속층(670)은 Ni/Sn이나 Au/Sn과 같은 공융 금속층일 수 있다. 경우에 따라, 이러한 접합 금속층을 이루는 원소들이 반도체층으로 확산하는 것을 막기 위해 확산 방지층(barrier layer)으로서 Ni/Ti나 Ti/W 등이 추가적으로 사용될 수 있다.
이어, 결정 성장에 이용된 기판(610)이 베이스층(620)으로부터 제거될 수 있다. 이러한 기판 제거 공정은 레이저 리프트 오프 공정, 화학적 리프트 오프 공정 또는 연마 공정을 이용하여 실행될 수 있다. 예를 들어, 기판(620)이 사파이어 기판인 경우에, 레이저 빔을 기판(620)과 베이스층(620)의 계면에 조사함으로써 기판(610)을 베이츠층(620)으로부터 분리시킬 수 있다. 경우에 따라, 기판의 휨을 감소시키기 위해 레이저 리프트 오프 공정은 상온보다 높은 온도에서 실행될 수 있다.
이어, 기판(610)에 제거된 후 얻어진 베이스층(620)의 표면에 제1 전극(681)를 형성하여 수직적인 전극 구조를 가지는 나노구조 반도체 발광소자(600)를 얻을 수 있다. 지지 기판(680)은 도전성 기판으로서 외부 회로와 연결되는 제2 전극으로 사용될 수 있다.
도 12 및 도 13는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 12을 참조하면, 반도체 발광소자 패키지(1000)는 나노구조 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함할 수 있다. 나노구조 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 나노구조 반도체 발광소자(1001)의 한 쌍의 전극이 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 나노구조 반도체 발광소자(1001)의 한 쌍의 전극이 와이어(W)를 통하여 리드 프레임(503)과 전기적으로 연결될 수 있다. 또한, 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 나노구조 반도체 발광소자(100)와 유사한 구조를 가지는 나노구조 반도체 발광소자(1001)를 포함하는 것으로 도시되었다. 구체적으로, 도 1의 반도체 발광소자(100)가 제1 및 제2 전극(181, 182)이 모두 실장 기판(1002)을 향해 아래로 배치된 플립칩 구조로 실장되었으며, 이 경우, 충진층(160)은 도전성 물질로 이루어질 수도 있다. 다만, 실시예에 따라, 반도체 발광소자 패키지(1000)는 제1 및 제2 전극(181, 182)이 상부를 향하도록 실장된 도 1의 반도체 발광소자(100)를 포함할 수도 있으며,도 10b 또는 도 11b을 참조하여 상술한 다른 실시예의 반도체 발광소자(500 또는 600)를 포함할 수도 있다.
도 13를 참조하면, 반도체 발광소자 패키지(2000)는 나노구조 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함할 수 있다. 나노구조 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 도전성 지지 기판(680)(도 9b 참조)을 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(2003) 내에 또는 상기 나노구조 반도체 발광소자(2001) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 11b에 도시된 나노구조 반도체 발광소자(600)와 동일한 구조를 가지는 반도체 발광소자(2001)를 포함하는 것으로 도시되었으나, 실시예에 따라, 도 1 또는 도 10b을 참조하여 상술한 다른 실시예의 반도체 발광소자(100 또는 500)를 포함할 수도 있다.
도 14 및 도 15는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 14을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 12 및 도 13를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 14의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 15에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 16는 본 발명의 실시예에 의한 나노구조 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 16의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1, 도 10b 또는 도 11b을 참조하여 상술한 실시예의 반도체 발광소자(100, 500 또는 600)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 17은 본 발명의 실시예에 의한 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 17을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 12 및 도 13 중 어느 하나의 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 몸체부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110, 210, 310: 기판 120, 220, 320: 베이스층
130, 230, 330: 마스크층 131, 231, 331: 제1 절연층
132, 232, 332: 제2 절연층 150, 250, 350: 나노 발광구조물
151, 251, 351: 나노코어 151a, 251a, 351a: 나노로드
151b, 251b, 351b: 재성장층 152, 252, 352: 전류억제중간층
153, 253, 353: 활성층 154, 254, 354: 전류확산층
155, 255, 355: 제2 도전형 반도체층 160: 투명전극층
170: 충전층 181: 제1 전극
182: 제2 전극

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층 상에 제1 절연층 및 제2 절연층을 순차적으로 형성하여 마스크층을 마련하는 단계;
    상기 마스크층을 두께 방향으로 관통하는 복수의 개구들을 형성하는 단계;
    상기 복수의 개구들에 제1 도전형 반도체로 이루어진 복수의 나노로드들을 성장시키는 단계;
    상기 복수의 나노로드들이 노출되도록 상기 제2 절연층을 제거하는 단계;
    상기 복수의 나노로드들을 재성장시켜 복수의 나노코어들을 마련하는 단계; 및
    상기 복수의 나노코어들의 표면에 활성층 및 제2 도전형 반도체층을 순차적으로 성장시켜 나노 발광구조물을 형성하는 단계;
    를 포함하며,
    상기 복수의 개구들은 각각 상기 제2 절연층 내에 위치하며 상기 나노로드의 측면의 형상을 정의하는 몰드영역을 가지고, 상기 몰드영역은 상기 제1 절연층에 근접함에 따라 측면의 경사가 변하는 적어도 하나의 굴곡부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  2. 제1 항에 있어서,
    상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 감소하다가 증가하도록 측면의 경사가 변하는 하나의 제1 형 굴곡부와 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 증가하도록 경사진 측면을 가지는 경사부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  3. 제2 항에 있어서,
    상기 제1 형 굴곡부에서 개구의 폭은 상단 개구의 폭의 70% 이상이며, 상기 경사부의 측면이 제1 절연층과 이루는 각도는 90도보다 크고 100도 보다 작은 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  4. 제1 항에 있어서,
    상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 증가하다가 감소하도록 측면의 경사가 변하는 제2 형 굴곡부와 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 감소하도록 경사진 측면을 가지는 경사부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  5. 제4 항에 있어서,
    상기 제2 형 굴곡부에서 개구의 폭은 상단 개구의 폭보다 크며, 상기 제1 절연층과 접하는 하단 개구의 폭이 상단 개구의 폭의 70% 이상인 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  6. 제4 항에 있어서,
    상기 경사부의 측면이 제1 절연층과 이루는 각도는 80도 보다 크고 90도 보다 작은 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  7. 제1 항에 있어서,
    상기 몰드영역은 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 감소하다가 증가하는 적어도 하나의 제1 형 굴곡부와 상기 제1 절연층에 근접함에 따라 상기 개구의 폭이 증가하다가 감소하는 적어도 하나의 제2 형 굴곡부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  8. 제7 항에 있어서,
    상기 몰드영역은 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 증가하는 경사부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  9. 제7 항에 있어서,
    상기 몰드영역은 상기 제1 절연층에 접하며 상기 제1 절연층에 근접함에 따라 개구의 폭이 감소하는 경사부를 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
  10. 제1 항에 있어서,
    상기 제2 절연층은 동일한 식각 조건에서 식각률이 다른 복수의 절연층들로 이루어진 것을 특징으로 하는 나노구조 반도체 발광소자의 제조방법.
KR1020140087228A 2014-07-11 2014-07-11 나노구조 반도체 발광소자의 제조방법 Expired - Fee Related KR102203460B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140087228A KR102203460B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자의 제조방법
US14/607,920 US9553234B2 (en) 2014-07-11 2015-01-28 Method of manufacturing nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087228A KR102203460B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20160007997A KR20160007997A (ko) 2016-01-21
KR102203460B1 true KR102203460B1 (ko) 2021-01-18

Family

ID=55068234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087228A Expired - Fee Related KR102203460B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자의 제조방법

Country Status (2)

Country Link
US (1) US9553234B2 (ko)
KR (1) KR102203460B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
WO2018035261A1 (en) * 2016-08-17 2018-02-22 Arizona Board Of Regents On Behalf Of Arizona State University Nanostructured substrates for improved lift-off of iii-v thin films
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
JP7137066B2 (ja) * 2018-10-23 2022-09-14 日亜化学工業株式会社 発光素子の製造方法
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes
TWI733243B (zh) * 2019-11-06 2021-07-11 錼創顯示科技股份有限公司 半導體結構
CN110783395B (zh) * 2019-11-06 2022-10-14 錼创显示科技股份有限公司 半导体结构
KR102300006B1 (ko) * 2020-02-12 2021-09-09 세종대학교산학협력단 그래핀층 위의 선택적 영역 에피텍시 구조체 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356701B1 (ko) 2012-03-22 2014-02-04 삼성전자주식회사 발광소자 및 그 제조방법

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
TWI220319B (en) * 2002-03-11 2004-08-11 Solidlite Corp Nano-wire light emitting device
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2008108757A (ja) 2006-10-23 2008-05-08 Matsushita Electric Works Ltd 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
JP4982176B2 (ja) 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US7682986B2 (en) 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
KR100878539B1 (ko) 2007-02-08 2009-01-14 세메스 주식회사 기판 에칭 방법
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP5112761B2 (ja) 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
US7846846B2 (en) 2007-09-25 2010-12-07 Applied Materials, Inc. Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8049061B2 (en) 2008-09-25 2011-11-01 Abbott Cardiovascular Systems, Inc. Expandable member formed of a fibrous matrix having hydrogel polymer for intraluminal drug delivery
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101563686B1 (ko) 2009-01-15 2015-10-27 삼성전자주식회사 반도체 발광소자의 제조방법
JP4586935B2 (ja) 2010-03-17 2010-11-24 パナソニック電工株式会社 半導体発光素子の製造方法
WO2012008179A1 (ja) 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
KR20120065607A (ko) 2010-12-13 2012-06-21 삼성엘이디 주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR101718067B1 (ko) 2010-12-15 2017-03-20 삼성전자 주식회사 발광소자 및 그 제조방법
JP5839689B2 (ja) 2011-02-28 2016-01-06 東京エレクトロン株式会社 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
US8937297B2 (en) 2011-12-02 2015-01-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device including nanowires with a core/shell structure
KR20130131217A (ko) 2012-05-23 2013-12-03 삼성전자주식회사 반도체 발광소자
US20130313514A1 (en) 2012-05-23 2013-11-28 Samsung Electronics Co., Ltd. Semiconductor light emitting device
KR20130139113A (ko) 2012-06-12 2013-12-20 삼성전자주식회사 반도체 발광소자 및 그 제조 방법
KR101898680B1 (ko) 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
KR20130025856A (ko) 2012-11-05 2013-03-12 삼성전자주식회사 나노로드 발광소자
KR101898679B1 (ko) 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR101967836B1 (ko) 2012-12-14 2019-04-10 삼성전자주식회사 3차원 발광 소자 및 그 제조방법
KR102018615B1 (ko) 2013-01-18 2019-09-05 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR101554032B1 (ko) 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
KR102022266B1 (ko) 2013-01-29 2019-09-18 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR101603207B1 (ko) 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR101977677B1 (ko) 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
KR102075985B1 (ko) 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
KR20150054383A (ko) 2013-11-12 2015-05-20 삼성전자주식회사 반도체 발광소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356701B1 (ko) 2012-03-22 2014-02-04 삼성전자주식회사 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20160013364A1 (en) 2016-01-14
KR20160007997A (ko) 2016-01-21
US9553234B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
US9660139B2 (en) Nanostructure semiconductor light emitting device
US9842966B2 (en) Nano-structured semiconductor light-emitting element
US9525102B2 (en) Method for manufacturing nanostructure semiconductor light emitting device
KR102164796B1 (ko) 나노구조 반도체 발광소자
US9508893B2 (en) Method for manufacturing nano-structured semiconductor light-emitting element
KR102198694B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
US9461199B2 (en) Nanostructure semiconductor light-emitting device
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
US9190563B2 (en) Nanostructure semiconductor light emitting device
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
US9461205B2 (en) Nanostructure semiconductor light emitting device
US9362448B2 (en) Nanostructure semiconductor light emitting device
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9537049B2 (en) Nanostructure semiconductor light emitting device
US20160064607A1 (en) Nanostructure semiconductor light emitting device
US20160118533A1 (en) Method of manufacturing nanostructure semiconductor light emitting device
KR20150145756A (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140711

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190621

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140711

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200622

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210112

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241022