[go: up one dir, main page]

JP5839689B2 - プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体 - Google Patents

プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体 Download PDF

Info

Publication number
JP5839689B2
JP5839689B2 JP2012039978A JP2012039978A JP5839689B2 JP 5839689 B2 JP5839689 B2 JP 5839689B2 JP 2012039978 A JP2012039978 A JP 2012039978A JP 2012039978 A JP2012039978 A JP 2012039978A JP 5839689 B2 JP5839689 B2 JP 5839689B2
Authority
JP
Japan
Prior art keywords
gas
etching
plasma
etching step
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012039978A
Other languages
English (en)
Other versions
JP2012195576A (ja
Inventor
顕 中川
顕 中川
雄二 大塚
雄二 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012039978A priority Critical patent/JP5839689B2/ja
Priority to US13/405,539 priority patent/US9039909B2/en
Priority to EP12157266.3A priority patent/EP2492955B1/en
Priority to CN201210048412.3A priority patent/CN102651336B/zh
Priority to KR1020120020144A priority patent/KR101912776B1/ko
Priority to TW101106646A priority patent/TWI528449B/zh
Publication of JP2012195576A publication Critical patent/JP2012195576A/ja
Application granted granted Critical
Publication of JP5839689B2 publication Critical patent/JP5839689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体に関する。
従来から、半導体装置の製造工程においては、処理チャンバー内に配置した基板(例えば、半導体ウエハ)にプラズマを作用させてエッチングを行うプラズマエッチング方法が使用されている。例えば、半導体装置の製造工程において、二酸化シリコン膜にコンタクトホールを形成する場合などにおいてこのプラズマエッチング方法が使用されている。なお、コンタクトホールにおいては、高アスペクト比のコンタクトホール(HARC(High Aspect Ratio Contact))が要求されるようになっており、側壁形状を垂直に維持しつつこのようなコンタクトホールを形成することが困難になりつつある。
このようなプラズマエッチング方法では、高い堆積性を有するガス条件のプラズマを作用させて保護膜を形成する期間と、低い堆積性を有するガス条件のプラズマを作用させてエッチングを進行させる期間とを交互に繰り返して実行し、側壁形状を垂直に維持しながらコンタクトホール等を形成する技術が知られている(例えば、特許文献1参照。)。
特表2006−523030号公報
上述したとおり、半導体装置の製造工程においては、高アスペクト比のコンタクトホールが要求されるようになっており、プラズマエッチングによって、側壁形状を垂直に維持しつつ高アスペクト比のコンタクトホールを形成することが困難になっている。
また、本発明者等が詳査したところ、上記のような高アスペクト比のコンタクトホールを形成する際に、次のような問題が発生することが判明した。すなわち、高アスペクト比のコンタクトホールをエッチング可能なメインエッチング工程のエッチング条件で、引き続きオーバーエッチング工程を実施した場合、縦軸をミニマムバー(Minimum Bar(隣接するホール同士の間の最も薄い部位の隔壁の厚み))及びホール深さ、横軸をエッチング時間とした図8のグラフに示されるように、オーバーエッチング工程(エッチング時間680秒付近以降)では、メインエッチング工程に比べてミニマムバーが急激に減少してしまうという問題が発生する。また、ミニマムバーの急激な減少を抑制するため、オーバーエッチング工程で堆積物が多くなる条件でエッチングを行うと、上部開口径(Top CD)が小さいため、ホールが塞がってしまう。
本発明は、かかる従来の事情に対処してなされたもので、高アスペクト比のコンタクトホールを形成することができ、かつ、オーバーエッチング工程におけるミニマムバーの急激な減少を抑制することのできるプラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体を提供することを目的とする。
本発明のプラズマエッチング方法の一態様は、処理チャンバー内に被処理基板を収容し、前記処理チャンバー内に導入した処理ガスのプラズマを発生させ、当該プラズマによって前記被処理基板のエッチストップ層上に形成された酸化シリコン膜にマスク層を介してホールを形成するプラズマエッチング方法であって、前記酸化シリコン膜をエッチングするメインエッチング工程と、前記メインエッチング工程の後、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程とを具備し、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程は、前記処理ガスを、CガスとArガスとOガスとの混合ガスとした第1エッチング工程と、前記処理ガスを、CガスとArガスとOガスとの混合ガス、又は、CガスとArガスとOガスとの混合ガスとした第2エッチング工程とを交互に複数回繰り返して行う工程を含むことを特徴とする。
本発明の半導体装置の製造方法の一態様は、処理チャンバー内に被処理基板を収容し、前記処理チャンバー内に導入した処理ガスのプラズマを発生させ、当該プラズマによって前記被処理基板のエッチストップ層上に形成された酸化シリコン膜にマスク層を介してホールを形成するプラズマエッチング工程を有する半導体装置の方法であって、前記プラズマエッチング工程は、前記酸化シリコン膜をエッチングするメインエッチング工程と、前記メインエッチング工程の後、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程とを具備し、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程は、前記処理ガスを、CガスとArガスとOガスとの混合ガスとした第1エッチング工程と、前記処理ガスを、CガスとArガスとOガスとの混合ガス、又は、CガスとArガスとOガスとの混合ガスとした第2エッチング工程とを交互に複数回繰り返して行う工程を含むことを特徴とする。
本発明によれば、高アスペクト比のコンタクトホールを形成することができ、かつ、オーバーエッチング工程におけるミニマムバーの急激な減少を抑制することのできるプラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体を提供することができる。
本発明の一実施形態に用いるプラズマエッチング装置の概略構成を模式的に示す図。 一実施形態に係るプラズマエッチング方法の工程を説明するための図。 一実施形態に係るプラズマエッチング方法の工程を示すフローチャート。 一実施形態に係るプラズマエッチング方法におけるエッチング時間とミニマムバー及びホール深さとの関係を示すグラフ。 他の実施形態に係るプラズマエッチング方法におけるエッチング時間とミニマムバー及びホール深さとの関係を示すグラフ。 EPDにより検出される信号波形の例を示すグラフ。 エッチング時間とエッチング深さとの関係の例を示すグラフ。 従来技術におけるエッチング時間とミニマムバー及びホール深さとの関係を示すグラフ。
以下、本発明の一実施形態について図面を参照して説明する。図1は、本実施形態に使用するプラズマエッチング装置の構成を示すものである。まず、プラズマエッチング装置の構成について説明する。
プラズマエッチング装置は、気密に構成され、電気的に接地電位とされた処理チャンバー1を有している。この処理チャンバー1は、円筒状とされ、例えば表面に陽極酸化被膜を形成されたアルミニウム等から構成されている。処理チャンバー1内には、被処理基板である半導体ウエハWを水平に支持する載置台2が設けられている。
載置台2は、その基材2aが導電性の金属、例えばアルミニウム等で構成されており、下部電極としての機能を有する。この載置台2は、絶縁板3を介して導体の支持台4に支持されている。また、載置台2の上方の外周には、例えば単結晶シリコンで形成されたフォーカスリング5が設けられている。さらに、載置台2及び支持台4の周囲を囲むように、例えば石英等からなる円筒状の内壁部材3aが設けられている。
載置台2の基材2aには、第1の整合器11aを介して第1の高周波電源10aが接続され、また、第2の整合器11bを介して第2の高周波電源10bが接続されている。第1の高周波電源10aは、プラズマ発生用のものであり、この第1の高周波電源10aからは所定周波数(27MHz以上例えば40MHz)の高周波電力が載置台2の基材2aに供給されるようになっている。また、第2の高周波電源10bは、イオン引き込み用(バイアス用)のものであり、この第2の高周波電源10bからは第1の高周波電源10aより低い所定周波数(13.56MHz以下、例えば3.2MHz)の高周波電力が載置台2の基材2aに供給されるようになっている。一方、載置台2の上方には、載置台2と平行に対向するように、上部電極としての機能を有するシャワーヘッド16が設けられており、シャワーヘッド16と載置台2は、一対の電極(上部電極と下部電極)として機能するようになっている。
載置台2の上面には、半導体ウエハWを静電吸着するための静電チャック6が設けられている。この静電チャック6は絶縁体6bの間に電極6aを介在させて構成されており、電極6aには直流電源12が接続されている。そして電極6aに直流電源12から直流電圧が印加されることにより、クーロン力によって半導体ウエハWが吸着されるよう構成されている。
支持台4の内部には、冷媒流路4aが形成されており、冷媒流路4aには、冷媒入口配管4b、冷媒出口配管4cが接続されている。そして、冷媒流路4aの中に適宜の冷媒、例えば冷却水等を循環させることによって、支持台4及び載置台2を所定の温度に制御可能となっている。また、載置台2等を貫通するように、半導体ウエハWの裏面側にヘリウムガス等の冷熱伝達用ガス(バックサイドガス)を供給するためのバックサイドガス供給配管30が設けられており、このバックサイドガス供給配管30は、図示しないバックサイドガス供給源に接続されている。これらの構成によって、載置台2の上面に静電チャック6によって吸着保持された半導体ウエハWを、所定の温度に制御可能となっている。
上記したシャワーヘッド16は、処理チャンバー1の天壁部分に設けられている。シャワーヘッド16は、本体部16aと電極板をなす上部天板16bとを備えており、絶縁性部材45を介して処理チャンバー1の上部に支持されている。本体部16aは、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなり、その下部に上部天板16bを着脱自在に支持できるように構成されている。
本体部16aの内部には、ガス拡散室16c,16dが設けられ、このガス拡散室16c,16dの下部に位置するように、本体部16aの底部には、多数のガス通流孔16eが形成されている。ガス拡散室16c,16dは、中央部に設けられたガス拡散室16cと、周縁部に設けられたガス拡散室16dとに2分割されており、中央部と周縁部とで独立に処理ガスの供給状態を変更できるようになっている。
また、上部天板16bには、当該上部天板16bを厚さ方向に貫通するようにガス導入孔16fが、上記したガス通流孔16eと重なるように設けられている。このような構成により、ガス拡散室16c,16dに供給された処理ガスは、ガス通流孔16e及びガス導入孔16fを介して処理チャンバー1内にシャワー状に分散されて供給されるようになっている。なお、本体部16a等には、冷媒を循環させるための図示しない配管が設けられており、プラズマエッチング処理中にシャワーヘッド16を所望温度に冷却できるようになっている。
上記した本体部16aには、ガス拡散室16c,16dへ処理ガスを導入するための2つのガス導入口16g,16hが形成されている。これらのガス導入口16g,16hにはガス供給配管15a,15bが接続されており、このガス供給配管15a,15bの他端には、エッチング用の処理ガスを供給する処理ガス供給源15が接続されている。ガス供給配管15aには、上流側から順にマスフローコントローラ(MFC)15c、及び開閉弁V1が設けられている。また、ガス供給配管15bには、上流側から順にマスフローコントローラ(MFC)15d、及び開閉弁V2が設けられている。
そして、処理ガス供給源15からプラズマエッチングのための処理ガスが、ガス供給配管15a,15bを介してガス拡散室16c,16dに供給され、このガス拡散室16c,16dから、ガス通流孔16e及びガス導入孔16fを介して処理チャンバー1内にシャワー状に分散されて供給される。
また、ガス供給配管15bには、付加ガス供給配管151の一端が接続されており、付加ガス供給配管151の他端は付加ガス供給源150に接続されている。付加ガス供給配管151には、上流側から順にマスフローコントローラ(MFC)152、及び開閉弁V3が設けられている。これらの機構によって、上記した処理ガス供給源15からの処理ガスに加えて、付加ガス供給源150からの付加ガスを、周縁部に設けられたガス拡散室16dから半導体ウエハWの周縁部に向けて供給できるようになっている。
上記した上部電極としてのシャワーヘッド16には、ローパスフィルタ(LPF)51を介して可変直流電源52が電気的に接続されている。この可変直流電源52は、オン・オフスイッチ53により給電のオン・オフが可能となっている。可変直流電源52の電流・電圧ならびにオン・オフスイッチ53のオン・オフは、後述する制御部60によって制御されるようになっている。なお、後述のように、第1の高周波電源10a、第2の高周波電源10bから高周波が載置台2に印加されて処理空間にプラズマが発生する際には、必要に応じて制御部60によりオン・オフスイッチ53がオンとされ、上部電極としてのシャワーヘッド16に所定の直流電圧が印加される。
処理チャンバー1の側壁からシャワーヘッド16の高さ位置よりも上方に延びるように円筒状の接地導体1aが設けられている。この円筒状の接地導体1aは、その上部に天壁を有している。
処理チャンバー1の底部には、排気口71が形成されており、この排気口71には、排気管72を介して排気装置73が接続されている。排気装置73は、真空ポンプを有しており、この真空ポンプを作動させることにより処理チャンバー1内を所定の真空度まで減圧することができるようになっている。一方、処理チャンバー1の側壁には、半導体ウエハWの搬入出口74が設けられており、この搬入出口74には、当該搬入出口74を開閉するゲートバルブ75が設けられている。
図中76,77は、着脱自在とされたデポシールドである。デポシールド76は、処理チャンバー1の内壁面に沿って設けられ、処理チャンバー1にエッチング副生物(デポ)が付着することを防止する役割を有している。このデポシールド76の半導体ウエハWと略同じ高さ位置には、直流的にグランドに接続された導電性部材(GNDブロック)79が設けられており、これにより異常放電が防止される。
上記構成のプラズマエッチング装置は、制御部60によって、その動作が統括的に制御される。この制御部60には、CPUを備えプラズマエッチング装置の各部を制御するプロセスコントローラ61と、ユーザインターフェース62と、記憶部63とが設けられている。
ユーザインターフェース62は、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部63には、プラズマエッチング装置で実行される各種処理をプロセスコントローラ61の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインターフェース62からの指示等にて任意のレシピを記憶部63から呼び出してプロセスコントローラ61に実行させることで、プロセスコントローラ61の制御下で、プラズマエッチング装置での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
なお、処理チャンバー1の側壁部には、終点検出装置(EPD)80が配設されており、処理チャンバー1の側壁部に配設された窓81を介して、処理チャンバー1内の処理空間におけるプラズマの発光強度の変化を検出してエッチング処理の終点を検出できる構成となっている。
次に、上記構成のプラズマエッチング装置で、半導体ウエハWに形成された二酸化シリコン層等をプラズマエッチングする手順について説明する。まず、ゲートバルブ75が開かれ、半導体ウエハWが図示しない搬送ロボット等により、図示しないロードロック室を介して搬入出口74から処理チャンバー1内に搬入され、載置台2上に載置される。この後、搬送ロボットを処理チャンバー1外に退避させ、ゲートバルブ75を閉じる。そして、排気装置73の真空ポンプにより排気口71を介して処理チャンバー1内が排気される。
処理チャンバー1内が所定の真空度になった後、処理チャンバー1内には処理ガス供給源15から所定の処理ガス(エッチングガス)が導入され、処理チャンバー1内が所定の圧力に保持される。この時、処理ガス供給源15からの処理ガスの供給状態を、中央部と周縁部とで異ならせることができ、また、処理ガスの全体の供給量のうち、中央部からの供給量と周縁部からの供給量との比率を所望の値に制御することができる。さらに、必要に応じて、周縁部に付加ガス供給源150からの付加ガスを供給することができる。
そして、この状態で第1の高周波電源10aから載置台2に、周波数が例えば40MHzの高周波電力が供給される。また、第2の高周波電源10bからは、イオン引き込みのため、載置台2の基材2aに周波数が例えば3.2MHzの高周波電力(バイアス用)が供給される。このとき、直流電源12から静電チャック6の電極6aに所定の直流電圧が印加され、半導体ウエハWはクーロン力により静電チャック6に吸着される。
上述のようにして下部電極である載置台2に高周波電力が印加されることにより、上部電極であるシャワーヘッド16と下部電極である載置台2との間には電界が形成される。この電界により、半導体ウエハWが存在する処理空間には放電が生じ、それによって形成された処理ガスのプラズマにより、半導体ウエハW上に形成されたに二酸化シリコン層等がエッチング処理される。
また、前述したとおり、プラズマ処理中にシャワーヘッド16に直流電圧を印加することができるので次のような効果がある。すなわち、プロセスによっては、高い電子密度でかつ低いイオンエネルギーであるプラズマが要求される場合がある。このような場合に直流電圧を用いれば、半導体ウエハWに打ち込まれるイオンエネルギーが抑えられつつプラズマの電子密度が増加されることにより、半導体ウエハWのエッチング対象となる膜のエッチングレートが上昇すると共にエッチング対象の上部に設けられたマスクとなる膜へのスパッタレートが低下して選択性が向上する。
そして、上記したエッチング処理が終了すると、高周波電力の供給、直流電圧の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハWが処理チャンバー1内から搬出される。
次に、図2、図3を参照して本発明の実施形態に係るプラズマエッチング方法について、高アスペクト比のコンタクトホールを形成する場合について説明する。図2は、プラズマエッチングされる半導体ウエハWの断面構成を模式的に示すものであり、図3は、プラズマエッチング工程を示すフローチャートである。
図2(a)に示すように、半導体ウエハWには、エッチストップ層としての窒化シリコン層201(厚さ30nm)の上に二酸化シリコン層202(厚さ2000nm)が形成されている。二酸化シリコン層202(厚さ2000nm)の上には、窒化シリコン層203(厚さ100nm)、二酸化シリコン層204(厚さ100nm)、マスク層としてのポリシリコン層205(厚さ500nm)が形成されている。ポリシリコン層205に形成された開口206の上部開口径(Top CD)は39nm、底部開口径(Bottom CD)は30nm、隣接する開口206同士の間の間隔は40nmとなっている。
上記の状態からまず、二酸化シリコン層204と窒化シリコン層203とを順次エッチングして、図2(b)の状態とする。この後、二酸化シリコン層202をエッチングして高アスペクト比のホール210を形成するエッチング工程を行う。このエッチング工程は、二酸化シリコン層202を底部近傍までエッチングするメインエッチング工程(図3の工程301)と、底部の窒化シリコン層201が露出する直前又は露出し始めてから行うエッチング工程(以下、オーバーエッチング工程と称する。)(図3の工程302)との2段階の工程によって行う。
上記のメインエッチングを二酸化シリコン層202の底部近傍まで行って図2(c)の状態とし、この後、オーバーエッチング工程を行う。このオーバーエッチング工程は、処理ガスを、CガスとArガスとOガスとの混合ガスとした第1エッチング工程(図3の工程303)と、処理ガスを、CガスとArガスとOガスとの混合ガス、又は、CガスとArガスとOガスとの混合ガスとした第2エッチング工程(図3の工程304)とを交互に所定回数となるまで複数回繰り返して行う工程(図3の工程305)によって行う。
上記第1エッチング工程は、堆積物が多いエッチング条件であり、図2(d)に示すように、ホール210内に保護膜211が形成される。一方、第2エッチング工程は、堆積物が少ないエッチング条件であり、図2(e)に示すように、ホール210内に形成された保護膜210がエッチングによって除去されるとともに、ホール210の底部がエッチングされる。図2(e)に示すように、ホール210内に形成された保護膜210がエッチングによって除去された後に、再度第1エッチング工程を行って図2(f)に示すように、ホール210内に保護膜211を形成する。
このように、第1エッチング工程と第2エッチング工程とを複数回繰り返して行った後、最後に第2エッチング工程を行って、図2(g)に示すように、エッチストップ層としての窒化シリコン層201に至る高アスペクト比のホール210を形成する。
上記オーバーエッチング工程における第1エッチング工程及び第2エッチング工程の1回の時間は、短くした方が、保護膜211の状況をより細かく制御することが可能となる。しかし、処理チャンバー1内のガスの略全部を、置き換えるには数秒程度かかる。このため、第1エッチング工程及び第2エッチング工程の1回の時間は、数秒から十数秒程度、例えば3秒〜15秒程度とすることが好ましく、5秒〜10秒程度とすることがさらに好ましい。また、このオーバーエッチング工程は、1分〜数分程度行う。このため、第1エッチング工程と第2エッチング工程とによる1サイクルを、数サイクルから数十サイクル程度行う。
上記のように、本実施形態では、オーバーエッチング工程を、第1エッチング工程と第2エッチング工程とを交互に複数回繰り返して行う。これは、以下のような理由による。すなわち、例えば、前記したメインエッチング工程のエッチング条件で引き続きオーバーエッチング工程を実施した場合、縦軸をミニマムバー(Minimum Bar(隣接するホール同士の間の最も薄い部位の隔壁の厚み))及びホール深さ、横軸をエッチング時間とした図6のグラフに示されるように、オーバーエッチング工程では、メインエッチング工程に比べてミニマムバーが急激に減少する。
これは、メインエッチング工程では二酸化シリコン層202のエッチングによって消費されていたフッ素イオンが、オーバーエッチング工程では過剰となってホール210の側壁部分をエッチングするためと推測される。一方、前述したとおり、このミニマムバーの急激な減少を抑制するため、オーバーエッチング工程で堆積物が多くなる条件でエッチングを行うと、上部開口径(Top CD)が小さいため、ホール210が塞がってしまう。
このため、本実施形態では、オーバーエッチング工程を、堆積物が多いエッチング条件の第1エッチング工程と、堆積物が少ないエッチング条件の第2エッチング工程とを短時間で交互に複数回繰り返して行い、保護膜211を形成しながらオーバーエッチング工程を実施する。これによって、オーバーエッチング工程におけるミニマムバーの減少を抑制することができ、かつ、ホール210が堆積物で塞がってしまうことを防止することができる。
ここで、上記したメインエッチング工程とオーバーエッチング工程との切り換えは、例えば、図1に示した終点検出装置(EPD)80による検出結果に基づいて行うことができる。すなわち、例えば、縦軸を発光強度、横軸をエッチング時間として図6のグラフに示すように、波長387nmの窒素に由来する光の発光強度を検出し、その変化を測定すると、底部の窒化シリコン層201が露出し始め、窒化シリコン層201のエッチングが始まるとその発光強度が上昇し始める。したがって、例えば、この波長387nmの光の発光強度が上昇し始めるポイント(ジャストタイム)を、メインエッチング工程とオーバーエッチング工程との切り換えポイントとすることができる。
なお、図6のグラフにおける波長387nmの光の発光強度の変化は、以下の条件で酸化膜をエッチングした際のものである。
圧力:4.0Pa(30mTorr)
処理ガス:C/CF/Ar/O=30/20/300/26sccm
周縁部側に追加するガス:C/O=4/7sccm
高周波電力(高い周波数/低い周波数):2300W/4500W
直流電圧:−150V
中央部のガス流量比:50%
また、縦軸を酸化膜のエッチング深さ、横軸をエッチング時間とした図7のグラフに示すように、酸化膜のエッチング深さとエッチング時間の関係は、1つのエッチング条件では、略リニアな関係(図7に示す例ではy=1.38x+1157)となる。このような関係を、予め各エッチング時間において、SEMによる断面観察を行うことによって測定しておき、酸化膜のエッチング深さが一定の深さとなるエッチング時間において、メインエッチング工程とオーバーエッチング工程との切り換えを行ってもよい。図7のグラフに示す例では、酸化膜の厚さが2100nmであり、例えば酸化膜のエッチング時間683秒で酸化膜のエッチングが終了するので、例えばこのタイミングでメインエッチング工程とオーバーエッチング工程との切り換えを行うことができる。
第1実施例として、図1に示したプラズマエッチング装置を用い、次のようなエッチング条件で二酸化シリコン層202のプラズマエッチングを行った。
(メインエッチング工程)
圧力:2.0Pa(15mTorr)
処理ガス:C/C/Ar/O/CO=37/33/300/40/180sccm
周縁部側に追加するガス:C/O=5/5sccm
高周波電力(高い周波数/低い周波数):2500W/7800W
直流電圧:−150V
中央部のガス流量比:40%
(オーバーエッチング工程)
(第1エッチング工程)
圧力:2.0Pa(15mTorr)
処理ガス:C/Ar/O=54/200/52sccm
高周波電力(高い周波数/低い周波数):1000W/6000W
直流電圧:−150V
中央部のガス流量比:40%
1回のエッチング時間:10秒
(第2エッチング工程)
圧力:2.0Pa(15mTorr)
処理ガス:C/Ar/O=85/200/25sccm
高周波電力(高い周波数/低い周波数):1000W/6000W
直流電圧:−150V
中央部のガス流量比:40%
1回のエッチング時間:10秒
縦軸をミニマムバー(Minimum Bar(隣接するホール同士の間の最も薄い部位の隔壁の厚み))及びホール深さ、横軸をエッチング時間とした図4のグラフに、上記第1実施例において測定したミニマムバーの値及びホール深さの値を示す。この図4のグラフに示されるように、第1実施例では、オーバーエッチング工程におけるミニマムバーの急激な減少を抑制することができた。
次に、第2実施例として、上記第1実施例のオーバーエッチング工程における第2エッチング工程の処理ガスのうち、CをCとした点以外は、第1実施例と同一の処理条件としたプラズマエッチングを行った。この結果第2実施例におけるミニマムバーの値の変化は、第1実施例の場合と略同様になった。
次に、第3実施例として、メインエッチング工程も、上記第1実施例のオーバーエッチング工程と同様のエッチング条件で、第1エッチング工程と第2エッチング工程とを繰り返し複数回行い、引き続きオーバーエッチング工程も同様にしてエッチングを行った。縦軸をミニマムバー(Minimum Bar(隣接するホール同士の間の最も薄い部位の隔壁の厚み))及びホール深さ、横軸をエッチング時間とした図5のグラフに、この第3実施例において測定したミニマムバーの値及びホール深さの値を示す。この第3実施例においても、オーバーエッチング工程におけるミニマムバーの急激な減少を抑制することができた。
以上説明したとおり、本実施形態及び実施例によれば、高アスペクト比のコンタクトホールを形成することができ、かつ、オーバーエッチング工程におけるミニマムバーの急激な減少を抑制することのできるプラズマエッチング方法及び半導体装置の製造方法を提供することができる。なお、本発明は上記の実施形態及び実施例に限定されるものではなく、各種の変形が可能である。
W……半導体ウエハ、201……窒化シリコン層(エッチストップ層)、202……二酸化シリコン層、203……窒化シリコン層、204……二酸化シリコン層、205……ポリシリコン層、206……開口、210……ホール、211……保護膜。

Claims (10)

  1. 処理チャンバー内に被処理基板を収容し、前記処理チャンバー内に導入した処理ガスのプラズマを発生させ、当該プラズマによって前記被処理基板のエッチストップ層上に形成された酸化シリコン膜にマスク層を介してホールを形成するプラズマエッチング方法であって、
    前記酸化シリコン膜をエッチングするメインエッチング工程と、
    前記メインエッチング工程の後、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程とを具備し、
    前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程は、
    前記処理ガスを、CガスとArガスとOガスとの混合ガスとした第1エッチング工程と、
    前記処理ガスを、CガスとArガスとOガスとの混合ガス、又は、CガスとArガスとOガスとの混合ガスとした第2エッチング工程と
    を交互に複数回繰り返して行う工程を含む
    ことを特徴とするプラズマエッチング方法。
  2. 請求項1記載のプラズマエッチング方法であって、
    前記第1エッチング工程及び前記第2エッチング工程を行う1回の時間が、3秒から15秒の範囲内である
    ことを特徴とするプラズマエッチング方法。
  3. 請求項1又は2記載のプラズマエッチング方法であって、
    前記エッチストップ層が窒化シリコンから構成されている
    ことを特徴とするプラズマエッチング方法。
  4. 請求項1〜3いずれか1項記載のプラズマエッチング方法であって、
    前記マスク層が、ポリシリコンから構成されている
    ことを特徴とするプラズマエッチング方法。
  5. 処理チャンバー内に被処理基板を収容し、前記処理チャンバー内に導入した処理ガスのプラズマを発生させ、当該プラズマによって前記被処理基板のエッチストップ層上に形成された酸化シリコン膜にマスク層を介してホールを形成するプラズマエッチング工程を有する半導体装置の方法であって、
    前記プラズマエッチング工程は、
    前記酸化シリコン膜をエッチングするメインエッチング工程と、
    前記メインエッチング工程の後、前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程とを具備し、
    前記エッチストップ層が少なくとも一部露出した状態で行うエッチング工程は、
    前記処理ガスを、CガスとArガスとOガスとの混合ガスとした第1エッチング工程と、
    前記処理ガスを、CガスとArガスとOガスとの混合ガス、又は、CガスとArガスとOガスとの混合ガスとした第2エッチング工程と
    を交互に複数回繰り返して行う工程を含む
    ことを特徴とする半導体装置の製造方法。
  6. 請求項5記載の半導体装置の製造方法であって、
    前記第1エッチング工程及び前記第2エッチング工程を行う1回の時間が、3秒から15秒の範囲内である
    ことを特徴とする半導体装置の製造方法。
  7. 請求項5又は6記載の半導体装置の製造方法であって、
    前記エッチストップ層が窒化シリコンから構成されている
    ことを特徴とする半導体装置の製造方法。
  8. 請求項5〜7いずれか1項記載の半導体装置の製造方法であって、
    前記マスク層が、ポリシリコンから構成されている
    ことを特徴とする半導体装置の製造方法。
  9. 被処理基板を収容する処理チャンバーと、
    前記処理チャンバー内に処理ガスを供給する処理ガス供給機構と、
    前記処理ガスのプラズマを発生させるプラズマ発生機構と
    を具備したプラズマエッチング装置を制御する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、請求項1〜4いずれか1項記載のプラズマエッチング方法が実行されるように前記プラズマエッチング装置を制御する
    ことを特徴とするコンピュータ記憶媒体。
  10. 被処理基板を収容する処理チャンバーと、
    前記処理チャンバー内に処理ガスを供給する処理ガス供給機構と、
    前記処理ガスのプラズマを発生させるプラズマ発生機構と
    を具備したプラズマエッチング装置を制御する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、請求項5〜8いずれか1項記載の半導体装置の製造方法が実行されるように前記プラズマエッチング装置を制御する
    ことを特徴とするコンピュータ記憶媒体。
JP2012039978A 2011-02-28 2012-02-27 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体 Active JP5839689B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012039978A JP5839689B2 (ja) 2011-02-28 2012-02-27 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
US13/405,539 US9039909B2 (en) 2011-02-28 2012-02-27 Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium
EP12157266.3A EP2492955B1 (en) 2011-02-28 2012-02-28 Semiconductor device manufacturing method and computer-readable storage medium
CN201210048412.3A CN102651336B (zh) 2011-02-28 2012-02-28 等离子体蚀刻方法和半导体装置的制造方法
KR1020120020144A KR101912776B1 (ko) 2011-02-28 2012-02-28 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 그리고 컴퓨터 기억 매체
TW101106646A TWI528449B (zh) 2011-02-28 2012-02-29 A plasma etching method, a method of manufacturing a semiconductor device, and a computer recording medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011042501 2011-02-28
JP2011042501 2011-02-28
JP2012039978A JP5839689B2 (ja) 2011-02-28 2012-02-27 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体

Publications (2)

Publication Number Publication Date
JP2012195576A JP2012195576A (ja) 2012-10-11
JP5839689B2 true JP5839689B2 (ja) 2016-01-06

Family

ID=45833116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012039978A Active JP5839689B2 (ja) 2011-02-28 2012-02-27 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体

Country Status (6)

Country Link
US (1) US9039909B2 (ja)
EP (1) EP2492955B1 (ja)
JP (1) JP5839689B2 (ja)
KR (1) KR101912776B1 (ja)
CN (1) CN102651336B (ja)
TW (1) TWI528449B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9840778B2 (en) * 2012-06-01 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma chamber having an upper electrode having controllable valves and a method of using the same
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
CN103915330B (zh) * 2013-01-09 2017-02-08 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
JP6007143B2 (ja) * 2013-03-26 2016-10-12 東京エレクトロン株式会社 シャワーヘッド、プラズマ処理装置、及びプラズマ処理方法
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6219179B2 (ja) * 2014-01-20 2017-10-25 東京エレクトロン株式会社 プラズマ処理装置
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
CN103811416B (zh) * 2014-02-27 2017-01-04 华进半导体封装先导技术研发中心有限公司 硅通孔侧壁的平坦化方法
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
CN105845563B (zh) * 2015-01-14 2018-10-19 中芯国际集成电路制造(上海)有限公司 一种控制氧化硅沟槽底部平坦化的刻蚀方法
US10522429B2 (en) * 2015-11-30 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor device
JP6557642B2 (ja) * 2016-09-05 2019-08-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR102487054B1 (ko) 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP6928548B2 (ja) * 2017-12-27 2021-09-01 東京エレクトロン株式会社 エッチング方法
WO2020051063A2 (en) 2018-09-05 2020-03-12 Tokyo Electron Limited Surface modification process
IL302020A (en) * 2020-10-15 2023-06-01 Resonac Corp [Jp]/[Jp] Fluorobutene storage method
WO2022080269A1 (ja) * 2020-10-15 2022-04-21 昭和電工株式会社 フルオロブテンの保管方法
KR102800434B1 (ko) * 2023-02-28 2025-04-23 광운대학교 산학협력단 Low-GWP 가스를 이용한 플라즈마 식각 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111693A (ja) * 1997-10-06 1999-04-23 Sony Corp コンタクトホール形成方法
US6387287B1 (en) * 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
JP2000077625A (ja) 1998-08-31 2000-03-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP3400770B2 (ja) 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP4120272B2 (ja) * 2002-05-29 2008-07-16 沖電気工業株式会社 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP2008021809A (ja) * 2006-07-12 2008-01-31 Elpida Memory Inc 半導体装置およびその製造方法
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
TW200952126A (en) * 2008-06-12 2009-12-16 Inotera Memories Inc Method for fabricating a semiconductor memory device
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法

Also Published As

Publication number Publication date
US9039909B2 (en) 2015-05-26
EP2492955A1 (en) 2012-08-29
TWI528449B (zh) 2016-04-01
EP2492955B1 (en) 2014-01-08
TW201250825A (en) 2012-12-16
JP2012195576A (ja) 2012-10-11
CN102651336B (zh) 2014-09-10
US20120220135A1 (en) 2012-08-30
KR20120098525A (ko) 2012-09-05
KR101912776B1 (ko) 2018-10-29
CN102651336A (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5839689B2 (ja) プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
JP5608384B2 (ja) 半導体装置の製造方法及びプラズマエッチング装置
JP5102653B2 (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
US20120225502A1 (en) Plasma etching method and computer-readable storage medium
JP5568340B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101067222B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 제어 프로그램 및 컴퓨터 기억 매체
JP2014096500A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR101068014B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20180122620A1 (en) Plasma processing apparatus
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5839689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250