[go: up one dir, main page]

KR102075985B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102075985B1
KR102075985B1 KR1020130122225A KR20130122225A KR102075985B1 KR 102075985 B1 KR102075985 B1 KR 102075985B1 KR 1020130122225 A KR1020130122225 A KR 1020130122225A KR 20130122225 A KR20130122225 A KR 20130122225A KR 102075985 B1 KR102075985 B1 KR 102075985B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
nano
nanocore
base layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130122225A
Other languages
English (en)
Other versions
KR20150043152A (ko
Inventor
차남구
금현성
서주빈
이동훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130122225A priority Critical patent/KR102075985B1/ko
Priority to US14/338,174 priority patent/US9461205B2/en
Publication of KR20150043152A publication Critical patent/KR20150043152A/ko
Application granted granted Critical
Publication of KR102075985B1 publication Critical patent/KR102075985B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8314—Electrodes characterised by their shape extending at least partially onto an outer side surface of the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 나노 발광구조물의 상면은 비평탄한 면을 가지며, 구동시에 발광이 일어나지 않도록 적어도 제2 도전형 반도체층이 형성되지 않은 부분을 갖는 나노구조 반도체 발광소자를 제공한다.

Description

나노구조 반도체 발광소자{NANO STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
최근에는, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 구조물을 이용한 반도체 발광소자 및 그 제조 기술이 제안되었다. 나노 구조물을 이용한 반도체 발광소자는, 상대적으로 열 발생이 작을 뿐만 아니라, 나노 구조물에 의해 표면적이 증가되므로, 발광면적을 증가되어 발광효율을 높일 수 있다. 또한, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있으며, 드루프(droop)특성도 개선할 수 있다.
나노 구조물의 상단에는 다른 결정면을 취할 경우에, 동일한 조건으로 활성층을 성장시키더라도 그 상단에 위치한 활성층 영역이 다른 조성을 가질 수 있으며 이로 인해 다른 영역과 상이한 파장의 광을 발광하는 문제가 있다. 한편, 그 상단에 위치한 활성층 영역은 상대적으로 얇은 두께를 가지므로 누설전류의 발생가능성이 높다는 문제도 있다.
당 기술분야에서는 나노구조물의 상단에서 야기될 수 있는 방출광의 파장변화 문제와 누설전류 문제를 해결하여 보다 안정적인 발광특성을 갖는 새로운 나노 반도체 발광소자 및 제조방법이 요구되고 있다.
본 발명의 일 측면은, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 나노 발광구조물의 상단은 비평탄한 면을 가지며, 구동시에 발광이 일어나지 않도록 적어도 제2 도전형 반도체층이 형성되지 않은 부분을 갖는 나노구조 반도체 발광소자를 제공한다.
상기 나노 발광구조물의 상단은 상기 제2 도전형 반도체층 및 상기 활성층이 배치되지 않아 상기 나노 코어가 노출된 부분을 가질 수 있다.
상기 나노 코어의 측면은 동일한 결정면을 가지며, 상기 활성층은 상기 나노 코어의 측면에 형성될 수 있다.
상기 나노 코어의 측면은 상기 베이스층의 상면과 수직인 결정면을 가질 수 있다. 상기 나노 발광구조물과 상기 베이스층은 질화물 단결정일 수 있다. 이 경우에, 상기 나노 코어의 측면은 비극성 m면일 수 있다.
상기 나노 발광구조물의 비평탄한 상면은 볼록한 면 또는 오목한 면일 수 있다. 상기 나노 발광구조물의 비평탄한 상면은 요철이 형성된 면일 수 있다.
상기 제2 도전형 반도체층의 표면에 따라 위치하는 콘택전극을 더 포함하며, 상기 나노 발광구조물의 비평탄한 상면에는 상기 콘택전극이 배치되지 않을 수 있다.
상기 복수의 나노 코어의 일부는 다른 나노 코어의 단면적과 다른 단면적을 가질 수 있다. 상기 복수의 나노 코어의 일부는 인접한 다른 나노 코어와의 간격이 다른 나노 코어 간의 간격을 가질 수 있다.
다른 측면은, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어 - 상기 나노 코어의 측면은 동일한 결정면을 가지며 상기 나노 코어의 상면은 비평탄한 면을 가짐 -와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 포함하는 나노구조 반도체 발광소자를 제공한다.
나노 발광 구조물을 채용하더라도 단일한 결정면 상에 활성층을 성장시킬 수 있으므로, 활성층의 전체 영역에서 균일한 광특성을 도모할 수 있다. 나노 발광 구조물의 상단(tip) 형상을 비평탄한 면으로 제공함으로써 광추출효율을 크게 향상시킬 수 있다. 또한, 나노 발광구조물의 상단에 위치한 활성층 영역에서 발생되는 누설전류에 대한 영향을 방지할 수 있다.
덧붙여 상기한 과제의 해결수단 및 효과는, 상술된 것에 한정되지는 않는다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도1은 본 발명의 일 실시형태에 따른 나노구조 반도체 발광소자의 측단면도이다.
도2a 및 도2b는 본 발명에 채용되는 나노 코어의 예를 나타내는 개략 사시도이다.
도3a 내지 도3e는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도4a 내지 도4e는 도3d에 도시된 결과물에 대한 전극형성공정의 예를 설명하기 위한 주요 공정별 단면도이다.
도5는 본 발명에 따른 다른 실시형태에 따른 나노구조 반도체 발광소자의 측단면도이다.
도6a 내지 도6h는 본 발명의 나노구조 반도체 발광소자 제조방법의 다른 예를 설명하기 위한 주요 공정별 단면도이다.
도7a 및 도7b는 도6d 및 도6e에서 적용되는 열처리공정을 설명하기 위한 모식도이다.
도8a 및 도8b는 본 발명에 채용되는 마스크에 형성될 수 있는 개구의 형상을 나타내는 측단면도이다.
도9a 및 도9b는 실시예1에서 얻어진 나노 구조물의 상면을 촬영한 사진이다.
도10a 및 도10b는 실시예2에서 얻어진 나노 구조물의 상면을 촬영한 사진이다.
도11a 및 도11b는 실시예3에서 얻어진 나노 구조물의 상면을 촬영한 사진이다.
도12a 내지 도12c는 본 발명에 채용될 수 있는 나노 발광구조물의 다양한 예를 나타내는 단면도이다.
도13a 내지 도13f는 본 발명의 다른 실시예(연마공정 도입)에 따른 나노구조 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도14 및 도15는 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도16은 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도17은 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도1은 본 발명의 일 실시형태에 따른 나노구조 반도체 발광소자의 측단면도이다.
도1에 도시된 바와 같이, 본 실시형태에 따른 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 그 위에 형성된 다수의 나노 발광 구조물(15)를 포함한다.
상기 베이스층(12)은 기판(11) 상에 형성되어, 나노 발광 구조물(15)의 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(15)의 일측 극성을 전기적으로 연결시키는 역할을 할 수 있다.
상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노코어) 성장을 위한 개구(H)를 갖는 절연막(13)가 형성될 수 있다. 상기 개구(H)를 통해서 상기 베이스층이 노출되며, 그 노출된 영역에 나노 코어(15a)가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a)를 성장하기 위한 마스크로서 사용된다. 상기 절연막(13)은 반도체 공정에 사용될 수 있는 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 제1 도전형 반도체로 이루어진 나노 코어(15a)와, 상기 나노 코어(15a)의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 갖는다.
상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(15c)은 활성층(15b)과 인접한 부분에 전자 차단층을 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(15b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(15c)으로 전자가 넘어가는 것을 방지할 수 있다.
상기 나노 발광구조물(15)의 상단은 비평탄한 면(P)을 가질 수 있다. 도1에 도시된 바와 같이, 본 실시형태에서는, 상기 나노 발광구조물(15)의 상단은 단면이 삼각형인 각뿔형상일 수 있다.
상기 나노 발광구조물(15)의 비평탄한 상면(P)에는, 상기 제2 도전형 반도체층(15c) 및 상기 활성층(15b)이 식각되어 나노 코어(15a)의 표면이 노출될 수 있다. 이와 같이, 상기 나노 코어(15a)의 상면이 나노 발광 구조물(15)의 비평탄한 상면(P)의 일부로 제공될 수 있다. 이러한 비평탄한 상면(P)은 상기 나노 발광구조물(15)의 활성층(15b)에서 생성된 광을 추출시키는데 유리한 광학적 계면으로 작용할 수 있다.
이러한 구조에서, 상기 활성층(15b)은 나노 코어(15a)의 측면에 존재하지만, 상기 나노 코어(15a)의 상면에는 상기 활성층(15b)이 거의 존재하지 않을 수 있다.
본 실시형태에서, 상기 나노 코어(15a)의 측면은 동일한 결정면을 가지므로, 활성층(15b)은 동일한 결정면 상에 형성될 수 있다. 동일한 성장조건에서 동시에 형성되어도 다른 결정면에서 성장될 경우에, 활성층(15b)의 두께 또는 특정 성분의 함량이 달라질 수 있으며, 이로 인해 결정면에 따라 활성층(15b)의 광특성이 변경될 수 있다. 하지만, 본 구조에서는, 상기 나노 코어(15a)의 상면에 위치한 활성층을 제거함으로써 거의 대부분의 활성층(15b)이 동일한 결정면에 형성될 수 있으며, 원하는 광특성을 유지할 수 있다.
상기 나노 코어(15a)의 측면은 하나의 결정면을 제공하며, 상기 활성층(15b)의 대부분을 나노 코어(15a)의 측면에 형성하므로, 결정면의 차이로 인한 광특성의 차이를 방지할 수 있다.
본 실시형태에 채용된 나노구조 반도체 발광소자(10)는 나노 발광구조물 사이의 공간에 형성된 콘택전극(16)을 포함한다. 도1에 도시된 바와 같이, 상기 콘택전극(16)은 나노 발광구조물(15)의 상면에는 존재하지 않으며, 특히 제1 도전형 반도체층인 나노 코어(15a)에 직접 접촉하지 않도록 위치할 수 있다.
이와 같이 나노 코어(15a)의 상단에 전류가 인가되지 않는 구조를 채용함으로써 이러한 문제(누설전류 문제)를 해결할 수 있다. 즉, 나노 코어(15a)의 상단에서 성장되는 반도체층(활성층, 제2 도전형 반도체층)이 다른 영역(나노 코어의 측면)에 비하여 얇으므로, 누설전류가 집중될 수 있으나, 본 실시형태에 따른 구조에서는 이러한 문제를 해결할 수 있다.
페시베이션으로서, 상기 나노 발광구조물(15)의 상면에 형성된 절연성 보호층(17)이 형성될 수 있다. 이러한 절연성 보호층(17)은 상기 활성층(15b) 등과 같은 나노 발광 구조물(15)이 원하지 않는 노출을 방지하고 보호할 수 있다. 본 실시형태와 같이, 콘택전극을 형성한 후에도, 복수의 나노 발광구조물 사이에 공간이 존재하고, 상기 절연성 보호층(17)은 그 공간이 충전되도록 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 다른 형태에서는, 콘택 전극과 같은 전극요소가 나노 발광구조물 사이의 공간을 충전하도록 형성될 수 있다.
도1에 도시된 바와 같이, 상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
본 실시형태에 채용될 수 있는 나노 코어 구조에 대해서, 도2a 및 도2b를 참조하여 더욱 상세히 설명한다.
도2a에 도시된 나노 코어(25)는 성장방향을 따라, 제1 결정면을 갖는 측면을 제공하는 메인부(M)와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단(T)으로 구분될 수 있다.
상기 나노 코어(25)가 질화물 단결정과 같은 육방정계 결정구조일 경우, 상기 제1 결정면은 비극성면(m면)이고, 상기 제2 결정면은 복수의 반극성면(r면)일 수 있다. 상기 나노 코어(25)는 도1에 설명된 나노 코어(15a)와 유사하게, 상단(T)이 육각 피라미드인 로드구조로 이해할 수 있다.
상기 나노 코어(25)의 표면에 동일한 공정을 이용하여 활성층을 성장하더라도, 각 결정면의 특성 차이로 인하여 활성층의 조성(특히, InGaN층 성장시에 인듐함량)의 차이가 발생되며, 나노 코어(25)의 상단(r면)에 성장된 활성층 부분에서 생성되는 광의 파장과 나노 코어(25)의 측면(m면)에서 생성되는 광의 파장이 상이해질 수 있다. 그 결과, 발광파장의 반치폭이 증가되고, 원하는 파장의 광을 정확히 설계하는 어려움이 될 수 있다. 또한, 반극성면인 상단에서 반도체층(활성층, 제2 도전형 반도체층)이 상대적으로 얇게 성장되므로, 누설전류가 집중되는 문제가 있을 수 있다.
이러한 문제를 해결하기 위해서, 도1에 도시된 바와 같이, 나노코어의 상단에 위치한 활성층 및 제2 도전형 반도체 영역을 제거하여 누설전류를 저감시킬 수 있으며, 그 결과, 발광효율을 향상시킬 수 있다. 또한, 그 상단에 위치한 활성층 부분이 발광에 가담하지 않게 함으로써 광의 발광파장을 정확히 설계할 수 있다.
상술된 나노 코어의 상단이 그 측면과 다른 결정면을 갖는다면, 도2a에 도시된 나노 코어 외에도 다양한 결정구조와 형상을 갖는 나노 코어에도 유익하게 적용될 수 있다. 예를 들어, 도2b에 도시된 바와 같이, 나노 코어의 상단이 비극성면이 아닌 형태에도 유사하게 적용될 수 있다.
도2b에 도시된 바와 같이, 상기 나노 코어(25')는 도2a와 유사하게, 제1 결정면(r)을 갖는 측면을 제공하는 메인부(M)를 갖지만, 상단(T)이 상기 제1 결정면과 다른 결정면이지만, 완전한 반극성면이 아닌 면(c')로 예시되어 있다.
이러한 형태에서도, 각 결정면의 특성 차이로 인하여 활성층의 조성 또는 성장되는 반도체층의 두께가 달라지고, 발광파장의 차이와 누설전류 발생의 원인이 될 수 있다. 도1에서 설명된 바와 같이, 상기 나노 코어(25')의 상단(T)에 위치한 활성층 및 제2 도전형 반도체 영역을 제거함으로써, 상기 나노 코어(25')의 상단(T)에 활성층과의 전류흐름을 억제할 수 있다. 그 결과, 누설전류 발생과 발광 파장의 차이로 인한 문제를 해결하여 고효율 나노구조 반도체 발광소자를 제공할 수 있다.
도1에 도시된 실시형태에서, 나노 코어의 상면에 활성층이 거의 존재하지 않는 형태를 예시하였으나, 나노 코어의 상면에 활성층이 존재하더라도 제2 도전형 반도체층만 제거하여, 다른 결정면 상에 형성된 활성층이 구동시에 실질적인 발광이 일어나지 않도록 할 수 있다. 예를 들어, 나노 코어의 상면(측면과 다른 결정면을 갖는 면)에 제2 도전형 반도체층만을 제거하고, 활성층에 페시베이션층을 직접 접속시킴으로써 그 영역에 위치한 활성층이 실질적으로 구동에 기여하지 않도록 할 수 있다.
앞선 실시형태에서 설명된, 나노 코어의 상단에 위치한 층들의 선택적인 제거는 식각공정을 이용하여 구현될 수 있다. 도3a 내지 도3e에는 본 발명의 나노구조 반도체 발광소자 제조방법의 일 예를 설명하기 위한 주요 공정별 단면도이다.
도3a에 도시된 바와 같이, 제1 도전형 반도체로 이루어진 베이스층(22) 상에 마스크로서 절연막(23)을 형성하고, 상기 베이스층(22)의 노출된 영역에 복수의 나노 코어(25a)를 형성한다.
상기 베이스층(22)은 기판(21) 상에 형성되며, 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공될 수 있다. 따라서, 상기 베이스층(22)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 이러한 베이스층(22)은 직접 성장하는 경우에, 상기 기판(21)은 결정성장용 기판일 수 있다.
상기 베이스층(22)을 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, Si와 같은 n형 불순물로 도프될 수 있다. 이 경우에 상기 기판(21)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 절연막(23)은 상기 베이스층(22)의 일 영역이 노출되는 복수의 개구(H)를 갖는다. 이러한 절연막(23)은 절연물질을 베이스층(22) 상에 증착한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(22) 영역을 노출시킬 수 있다. 상기 절연막(23)은 SiO2 또는 SiN와 같은 절연물질일 수 있다. 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 개구(H)는 폭의 500㎚이하, 나아가 200㎚가 되도록 형성될 수 있다. 이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다.
본 나노 코어(25a)는 상기 절연막을 마스크로 이용하여 제1 도전형 반도체를 선택적으로 성장시킴으로써 얻어질 수 있다. 상기 나노 코어(25a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 예를 들어, n형 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 결정일 수 있다. 상기 나노 코어(25a)를 구성하는 제1 도전형 반도체는 상기 베이스층(22)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(22)과 상기 나노 코어(25a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(25a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있다. 상기 절연막(23) 상에는 성막되지 않고 개구에 의해 노출된 베이스층(22) 영역에 한하여 결정이 성장되므로, 원하는 나노 코어(25a)를 제공할 수 있다. 상기 나노 코어(25a)의 상단(T)은 상기 나노 코어(25a)의 측면과 다른 결정면을 갖는다. 본 실시예에서는 나노 코어를 로드구조로 예시하였으나, 이에 한정되지 아니하며, 예를 들어, 육각뿔과 같은 다각뿔 구조일 수 있다. 이는 성장조건(예, 성장온도, 성장압력, 소스유량)을 조절하여 구현될 수 있다.
이어, 도3b에 도시된 바와 같이, 상기 복수의 나노 코어(25a)의 표면에 활성층(25b) 및 제2 도전형 반도체층(25c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(25)은 제1 도전형 반도체가 나노 코어(25a)로 제공되고, 나노 코어(25a)를 감싸는 활성층(25b) 및 제2 도전형 반도체층(25c)이 쉘층으로 제공되는 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 활성층(25b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수 있다.
상기 제2 도전형 반도체층(25c)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(25c)은 활성층(25b)과 인접한 부분에 전자 차단층을 포함할 수 있다. 이러한 전자차단층은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x-yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(25b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(25c)으로 전자가 넘어가는 것을 방지할 수 있다.
도3b에 도시된 바와 같이, 상기 나노 코어(25b)는 성장방향을 따라, 제1 결정면을 갖는 측면을 제공하는 메인부와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단(T)으로 구분될 수 있다.
예를 들어, 본 실시형태에서, 상기 베이스층(22)이 상면이 c면인 질화물 단결정일 경우에, 상기 나노 코어(25b)(메인부)의 측면은 상기 베이스층(22)의 성장면과 수직인 결정면, 즉 비극성면(m면)을 가지며, 그 상단에 위치한 상면은 이와 다른 r면을 갖는다. 이와 같이, 나노 코어(25a)의 표면은 서로 다른 복수의 결정면으로 구성될 수 있다.
이로 인해서 앞서 설명한 바와 같이, 나노 코어(25a)의 표면에 동일한 공정을 이용하여 활성층(25b)을 성장하더라도, 각 결정면의 특성 차이로 인하여 활성층(25b)의 조성(특히, 인듐함량)의 차이가 발생될 수 있다.
구체적으로, 동일한 공정으로 활성층을 성장시키더라도, 나노 코어(25a)의 상단의 표면(r면)에 성장된 활성층 부분(Ⅱ)은 나노 코어(25a)의 측면(m면)에 성장된 활성층 부분(Ⅰ)에 비해서 낮은 인듐함량을 낮아질 수 있다. 이로 인해, 나노 코어(25a)의 상단 표면(M면)에 성장된 활성층 부분(Ⅱ)은 원래 의도한 파장보다도 장파장인 광을 방출하게 될 수 있다.
또한, 상기 나노 코어(25a)의 상단(T)에 위치한 활성층 부분(Ⅱ)은 동일한 공정조건에서도 나노 코어(25a)의 측면(m면)에 위치한 활성층 부분(Ⅰ)에 비해서 얇은 두께로 성장될 수 있다. 따라서, 상기 나노 코어(25a)의 상단(T)에 위치한 활성층 부분(Ⅱ)에서 누설전류가 발생하는 문제가 야기될 수도 있다.
따라서, 본 실시예에서는, 다른 결정면에 있는 활성층 부분(Ⅱ)을 제거하는 공정을 추가로 진행할 수 있다. 이러한 공정은 도3c 및 도3e에 걸쳐 도시되어 있다.
우선, 도3c에 도시된 바와 같이, 콘택 전극(26)을 나노 발광구조물(25) 상에 형성한다. 추가적으로 상기 콘택전극(26) 상에 절연성 보호층(27)을 형성할 수 있다. 상기 절연성 보호층(27)은 도3c에 도시된 바와 같이 나노 발광구조물(25) 사이의 공간을 충전하도록 형성될 수 있다.
상기 콘택전극(26)은 제2 도전형 반도체층과 오믹컨택을 이루는 물질로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(26)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다.
상기 절연성 보호층(27)은 반도체 공정으로 페시베이션구조를 제공할 수 있는 전기적 절연물질이면 사용될 수 있다. 이러한 절연성 보호층(27)으로는 SiO2 또는 SiNx과 같은 절연성 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(27)으로서, 나노 발광구조물(15) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
본 실시형태에서, 콘택 전극(26)을 나노 발광구조물(25) 표면을 따라 얇은 층 형태로 제공하고, 페시베이션으로 작용하는 절연성 보호층(27)을 충전하는 방식으로 예시되어 있으나, 콘택 전극물질을 후막으로 형성함으로써 절연성 보호층(27)과 같이, 나노 발광구조물(25) 사이의 공간을 충전하는 형태로 변경되어 실시될 수 있다. 이러한 형태는 상기 콘택 전극(26)으로서 상기 나노 발광구조물(25)의 표면에 오믹콘택이 가능한 시드층을 형성한 후에, 전기도금을 실시하여 얻어질 수 있다. 예를 들어, Ag/Ni/Cr층을 시드층으로 스퍼터링한 후에, Cu/Ni을 전기 도금하여 원하는 콘택 전극(26)을 형성할 수 있다.
이어, 도3d에 도시된 바와 같이, 상기 절연성 보호층(27)을 선택적으로 제거하는 식각공정을 적용하여 나노 발광구조물(25)의 상단(T)을 노출시킬 수 있다. 본 절연성 보호층(27)에 대한 선택적 식각공정은 건식식각 또는 습식식각을 이용하여 원하는 높이(EL)까지 산화막을 제거할 수 있다. 예를 들어, 상기 절연성 보호층(27)이 산화막 또는 그와 유사한 계열일 경우에, 건식식각은 CF계열의 플라즈마를 활용할 수 있으며, 습식식각일 경우에는, BOE와 같은 HF 함유 에천트를 사용할 수 있다.
도3b의 선택적 식각 공정에 의해 상기 나노 발광구조물의 노출된 부분에는 콘택전극이 형성되어 있으며, 추가적으로 콘택전극과 함께 나노 코어(25a)의 다른 결정면(상면)에 형성된 활성층 부분을 제거하기 위한 식각 공정을 실시할 수 있다. 그 결과, 도3e에 도시된 바와 같이, 나노 발광구조물의 상단에서, 상기 나노 코어(25a)의 다른 결정면(상면)에 형성된 활성층 부분은 제거되고, 잔류한 활성층(25b)은 나노 코어(25a)의 측면에만 위치할 수 있다. 상기 나노 코어(25a)의 측면은 동일한 결정면을 가지므로, 잔류된 활성층(25b)은 원하는 파장 특성이 정확히 구현할 수 있으며, 누설전류 발생을 방지할 수 있다.
일반적으로, 나노 코어(25a)는 제거된 상면보다는 측면이 주된 면적을 차지하므로, 발광면적의 감소가 미치는 영향이 크지 않으며, 특히 종횡비가 높은 나노 코어(25a)의 경우에는 발광면적의 감소에 대한 영향보다는 광특성의 개선효과가 큰 장점이 될 수 있다.
또한, 도3e에 도시된 바와 같이, 나노 발광구조물(25)의 상단은 비평탄한 면을 가질 수 있다. 식각공정의 조건과 에천트에 따라 나노 발광구조물(25)의 상단은 다양한 형태를 가질 수 있으나, 본 실시예와 같이 육각뿔 구조를 갖도록 할 수 있다. 따라서, 나노 발광구조물의 상면을 광학적으로 불균일한 면으로 제공함으로써 그 상면 전체가 평면일 때보다 광추출효율을 향상시킬 수 있다(시뮬레이션 결과, 나노 발광구조물의 상단이 육각뿔일 경우, 평면 대비 발광효율: 약 2% 개선효과)
이러한 식각공정, 즉 콘택전극(26)과 나노 발광구조물(25)에 대한 선택적 식각공정은 각 물질에 따라 적절한 건식 또는 습식식각으로 그 공정조건 및 에천트가 선택될 수 있다. 예를 들어, 콘택전극(26)이 ITO이고, 나노 발광구조물(25)가 질화물 단결정일 경우에, 플라즈마 에칭공정을 이용할 수 있으며, 플라즈마 가스로는 Cl2,BCl3, Ar 또는 그 조합이 사용될 수 있다. 또한, 이러한 에천트의 선택(종류 또는 배합비)과 공정조건을 조절함으로써 식각된 나노 발광 구조물의 상단의 형상을 다양하게 변경시킬 수 있다. 이에 대해서는 후술될 실시예를 통해서 자세히 설명하기로 한다.
도3e에 도시된 나노구조 반도체 발광소자는 다양한 구조로 전극이 형성될 수 있다. 도4a 내지 도4e에는 전극형성공정의 일 예를 나타내는 주요 공정별 단면도이다.
도4a에 도시된 바와 같이, 상기 나노 발광구조물(25) 상에 추가적으로 제1 페시베이션층(28a)을 형성한다. 이러한 제1 페시베이션층(28a)은 절연성 보호층(27)으로 예시된 물질이 사용될 수 있으며, 실제 동일하거나 유사한 물질이 사용될 수 있다.
이어, 도4b에 도시된 바와 같이, 페시베이션(27,28)을 선택적으로 제거하여 베이스층(22)의 일부 영역(e1)을 노출시킬 수 있다. 상기 노출된 영역(e1)은 제1 전극을 형성할 영역으로 제공될 수 있다. 이러한 제거공정은 포토 리소그래피 공정을 이용하여 구현될 수 있다. 본 공정에서, 원하는 노출영역(e1)에 위치한 나노 발광구조물(25)의 일부가 제거될 수 있으나, 전극이 형성될 영역에 나노 코어(25a)를 성장시키지 않음으로써 본 공정에서 나노 발광구조물(25)을 함께 제거하지 않을 수도 있다.
다음으로, 도4c와 같이, 전극을 위한 콘택 영역이 정의되도록 포토레지스트를 형성한다. 본 공정에서, 제2 전극의 콘택영역은 콘택전극(26)의 일부 영역(e2)이 노출될 수 있도록 선택적 식각공정을 적용할 수 있다.
이어, 도4d와 같이, 전극을 위한 콘택영역에 제1 및 제2 전극(29a,29b)을 형성한다. 본 공정에서 사용되는 전극 물질은 제1 및 제2 전극(29a,29b)의 공통 전극물질이 사용될 수 있다. 예를 들면, 상기 제1 및 제2 전극(29a,29b)을 위한 물질은 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속일 수 있다.
이어, 도4e와 같이, 필요에 따라 추가적인 제2 페시베이션층(28b)을 형성할 수 있다. 상기 제2 페시베이션층(28b)은 상기 제1 페시베이션층(28a)과 함께 보호층(28)을 제공한다. 상기 제2 페시베이션층(28b)은 노출된 반도체 영역을 커버하여 보호할 뿐만 아니라, 상기 제1 및 제2 전극(29a,29b)을 견고히 지지시킬 수 있다.
상기 제2 페시베이션층(28b)은 상기 제1 페시베이션층(28a)의 물질이 사용될 수 있으며, 상기 제1 페시베이션층(28a)과 동일하거나 유사한 물질로 형성될 수 있다.
도5는 본 발명의 다른 실시형태로서, 상술된 공정 중에서 일부 공정(도4e)을 달리하여 플립칩 구조로 구현한 반도체 발광소자(20')를 나타낸다.
도5에 도시된 반도체 발광소자(20')는 도4e에 도시된 반도체 발광소자(20)와 달리, 상기 나노 발광구조물(25)로부터 생성된 광이 기판(21) 방향으로 향하도록 반사층(R)을 추가로 채용할 수 있다. 본 실시형태에 채용된 반사층(R)은, 도4e에 설명된 공정에서 상기 제2 페시베이션층(28b)을 형성하기 전에, 상기 나노 발광구조물(25)의 상면에 위치하도록 상기 제1 페시베이션층(28a) 상에 형성될 수 있다. 상기 반사층(R)의 형성영역과 위치는 이에 한정되지 아니한다. 예를 들어, 상기 반사층(R)은 상기 제2 페시베이션층(28b) 상에 형성되거나 다른 영역에 형성될 수 있다. 상기 반사층(R)은 Ag 또는 Al과 같은 금속 반사층이거나, 유전체 DBR 구조와 같은 절연층일 수 있다.
본 발명에 따른 제조방법은 다양한 형태로 변경되어 실시될 수 있다. 예를 들어, 상술된 제조방법의 예와 달리, 마스크를 몰드구조로 이용하여 나노 코어를 충진시키는 방식으로 성장시키는 공정에도 유익하게 적용될 수 있다. 도6a 내지 도6g에는 본 발명의 나노구조 반도체 발광소자 제조방법의 다른 예를 설명하기 위한 주요 공정별 단면도이다.
도6a에 도시된 바와 같이, 상기 기판(51) 상에 제1 도전형 반도체를 성장시켜 베이스층(52)을 제공할 수 있다.
상기 베이스층(52)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 상기 베이스층(52)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 이러한 베이스층(52)은 직접 성장하는 경우에, 상기 기판(51)은 결정성장용 기판일 수 있다.
상기 베이스층(52)을 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 질화물 반도체일 수 있으며, Si와 같은 n형 불순물로 도프될 수 있다. 이 경우에 상기 기판(51)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다.
상기 기판으로서, 실리콘을 사용하는 경우에는 GaN와 열팽창 계수 차이로 인해 휨 또는 파손이 발생되거나 격자 상수 차이로 인해 결함 발생 가능성도 크므로,결함 제어뿐만 아니라 휨을 억제하기 위한 응력 제어를 동시에 해줘야 하기 때문에 복합 구조의 버퍼층을 사용한다. 예를 들어, 먼저 기판(51) 상에 AlN 또는 SiC와 같이 Si와 Ga 반응을 막기 위해 Ga을 포함하지 않은 결정을 이용하며, 복수의 AlN 층을 사용하는 경우에, 그 사이에 GaN 중간에 응력을 제어하기 위한 AlGaN 중간층을 삽입할 수 있다.
상기 기판(51)은 LED 구조 성장 전 또는 후에 LED 칩의 광 또는 전기적 특성을 향상시키기 위해 칩 제조 과정에서 완전히 또는 부분적으로 제거되거나 패터닝할 수도 있다.
예를 들어, 사파이어 기판인 경우는 레이저를 기판(51)을 통해 베이스층(12)과의 계면에 조사하여 기판을 분리할 수 있으며, 실리콘이나 실리콘 카바이드 기판은 연마/에칭 등의 방법에 의해 제거할 수 있다.
상기 기판을 제거할 경우에, 다른 지지 기판을 사용할 수 있다. 이러한 지지기판은 LED 칩의 광효율을 향상시키게 위해서, 반사 금속을 사용하여 접합하거나 반사구조를 접합층의 중간에 삽입할 수 있다.
상기 기판을 패터닝할 경우에는, 기판의 주면(표면 또는 양쪽면) 또는 측면에 단결정 성장 전 또는 후에 요철 또는 경사면을 형성하여 광추출 효율과 결정성을 향상시킬 수 있다. 패턴의 크기는 5㎚ ~ 500㎛ 범위에서 선택될 수 있으며 규칙 또는 불규칙한 패턴으로 광 추출 효율을 좋게 하기 위한 구조면 가능하다. 모양도 기둥, 산, 반구형 등의 다양한 형태를 채용할 수 있다.
이어, 도6b에 도시된 바와 같이, 상기 베이스층(52) 상에 복수의 개구(H)를 가지며 식각정지층이 개재된 마스크(53)를 형성한다.
본 실시예에 채용된 마스크(53)는 상기 베이스층(52) 상에 형성된 제1 물질층(53a)과, 상기 제1 물질층(53a) 상에 형성되며 상기 제1 물질층(53a)의 식각률보다 큰 식각률을 갖는 제2 물질층(53b)을 포함할 수 있다.
상기 제1 물질층(53a)은 상기 식각 정지층으로 제공된다. 즉, 상기 제1 물질층(53a)은 동일한 식각조건에서 상기 제2 물질층(53b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(53a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(53b)도 절연 물질일 수 있다.
상기 제1 및 제2 물질층(53a,53b)은 원하는 식각률 차이를 위해서 서로 다른 물질일 수 있다. 예를 들어, 상기 제1 물질층(53a)은 SiN이며, 상기 제2 물질층(53b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 이 경우에는 제1 및 제2 물질층(53a,53b)을 공극밀도가 상이한 동일한 물질로 형성될 수 있다.
상기 제1 및 제2 물질층(53a,53b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(53a)은 상기 제2 물질층(53b)의 두께보다 작은 두께를 갖는다. 상기 제1 물질층(53a)에 의한 식각 정지 레벨은 상기 베이스층(52) 표면으로부터 상기 마스크(53)의 전체 높이, 상기 제1 및 제2 물질층(53a,53b)의 총 두께의 1/3 이하의 지점에 위치할 수 있다.
상기 마스크(53)의 전체 높이, 상기 제1 및 제2 물질층(53a,53b)의 총 두께는, 10㎚∼100㎛일 수 있다.
상기 제1 및 제2 물질층(53a,53b)을 순차적으로 베이스층(52) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(52) 영역을 노출시킬 수 있다(도1b). 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 개구(H)는 폭의 500㎚이하, 나아가 200㎚가 되도록 형성될 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상으로도 구현될 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 도6b에 도시된 개구(H)는 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다.
다음으로, 도6c에 도시된 바와 같이, 상기 복수의 개구(H)가 충진되도록 상기 베이스층(52)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(55a)를 형성한다.
상기 나노 코어(55a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 예를 들어, n형 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 만족하는 결정일 수 있다. 상기 나노 코어를 구성하는 제1 도전형 반도체는 상기 베이스층(52)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(52)과 상기 나노 코어(55a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(55a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(53)는 성장되는 질화물 단결정의 몰드로 작용하여 개구의 형상에 대응되는 나노 코어(55a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(53)에 의해 상기 개구(H)에 노출된 베이스층(52) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충진하게 되고, 충진되는 질화물 단결정은 그 개구의 형상에 대응되는 형상을 가질 수 있다.
이어, 도6d에 도시된 바와 같이, 상기 복수의 나노 코어(55a)의 측면이 노출되도록 상기 식각정지층을 이용하여 상기 마스크(53)를 부분적으로 제거한다.
본 실시예에서는, 상기 제2 물질층(53b)이 선택적으로 제거될 수 있는 조건으로 식각 공정을 적용하여 상기 제2 물질층(53b)만을 제거하고, 상기 제1 물질층(53a)이 잔류시킬 수 있다. 상기 제1 물질층(53a)은 본 식각공정에서는 식각정지층으로 채용되며, 후속 성장공정에서는 활성층(55b) 및 제2 도전형 반도체층(55c)이 상기 베이스층(52)과 접속되는 것을 방지하는 역할을 할 수 있다.
본 예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다. 도6e에는 열처리되어 표면의 결정성이 개선된 나노 코어(55a')가 도시되어 있다.
상기 마스크를 제거한 후에, 나노 코어(55a)의 표면을 일정한 조건에서 열처리하여 나노 코어(55a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다. 이러한 공정은 도7a 및 도7b를 참조하여 설명할 수 있다.
도7a 및 도7b는 도6d의 공정에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다.
도7a는 도6d에서 얻어진 나노 코어(55a)로 이해할 수 있다. 상기 나노 코어(55a)는 개구의 형상에 따라 정해지는 결정면을 갖는다. 개구의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(55a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥의 로드형상일 경우에, 도7a에 도시된 바와 같이, 나노 코어(55a)의 측면은 특정 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(55a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 도7b와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 적어도 800℃에서 실행하며 수분 내지 수십분 간 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면을 이용하여 성장시킨 경우에, 도6a에 도시된 나노코어를 예를 들어 800℃이상에서 열처리함으로써 불안정한 곡면 비극성면(m면)으로 전환될 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 구현될 수 있다. 이러한 과정은 고온에서의 표면에 위치한 결정의 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장의 경우에, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 예를 들어, 도7a에 도시된 바와 같이, MOCVD 챔버의 경우에, TMGa과 NH3가 잔류하고, 이러한 잔류 분위기에서 열처리함으로써 나노 코어의 표면에 소스가스가 반응하여 안정적인 결정면을 갖도록 부분적인 재성장이 이루어질 수 있으며, 재성장으로 인해, 열처리된 나노 코어(55a')의 사이즈가 다소 증가될 수 있다(도7b 참조).
이와 같이, 상기 열처리 단계는 마스크를 제거한 후 MOCVD 안에서 코어 형성 조건과 유사한 조건에서 이루어지며 나노 구조물의 표면 품질을 향상시킬 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 제작된 코어의 표면 비균일성(예, 결함(defect) 등)을 제거할 수 있으며 안정한 구조(예, 6각형 기둥)으로 형상 제어를 할 수 있다. 이러한 열처리 공정의 온도는 코어를 성장시키는 조건과 유사한 온도조건, 예를 들어 800∼1200℃ 사이에서 이루어질 수 있다.
이어, 도6f에 도시된 바와 같이, 상기 복수의 나노 코어(55a')의 표면에 활성층(55b) 및 제2 도전형 반도체층(55c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(55)은 제1 도전형 반도체가 나노 코어(55a)와, 나노 코어(55a)를 감싸는 활성층(55b) 및 제2 도전형 반도체층(55b)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 활성층(55b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 제2 도전형 반도체층(55c)은 p형 AlxInyGa1 -x- yN을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(55c)은 활성층(55b)과 인접한 부분에 전자 차단층을 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 n형 AlxInyGa1 -x- yN을 적층한 구조 또는 AlyGa(1-y)N로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(55b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(55c)으로 전자가 넘어가는 것을 방지한다.
상기 나노 코어(55a)는 성장방향을 따라, 제1 결정면을 갖는 측면을 제공하는 메인부와 상기 제1 결정면과 다른 제2 결정면을 갖는 표면을 제공하는 상단로 구분될 수 있다.
상기 베이스층(52)이 상면이 c면인 질화물 단결정일 경우에, 상기 메인부의 측면은 상기 베이스층(52)의 성장면과 수직인 결정면, 즉 비극성면(m면)을 가지며, 그 상단에 위치한 상면은 이와 다른 반극성면(r면)을 갖는다. 이와 같이, 나노 코어(55a)의 표면은 서로 다른 복수의 결정면으로 구성된다.
이로 인해서 앞서 설명한 바와 같이, 나노 코어(55a)의 표면에 동일한 공정을 이용하여 활성층(55b)을 성장하더라도, 각 결정면의 특성 차이로 인하여 활성층(55b)의 조성(특히, 인듐함량)의 차이가 발생될 수 있다. 따라서, 원하는 파장광 조건에서 벗어날 수 있는 다른 결정면에 있는 활성층 부분(Ⅱ)을 제거하고, 동일한 결정면에 형성된 활성층 부분(Ⅰ)을 잔류시킬 수 있다. 이러한 공정은 도6g 및 도6h와 같이 추가로 진행한다.
우선, 도6g에 도시된 바와 같이, 콘택 전극(56)을 나노 발광구조물(55) 상에 형성한다. 추가적으로 상기 콘택전극(56) 상에 절연성 보호층(57)을 형성할 수 있다. 상기 절연성 보호층(57)은 나노 발광구조물(55) 사이의 공간을 충전하도록 형성될 수 있다.
상기 콘택전극(56)은 제2 도전형 반도체층(55c)과 오믹컨택을 이루는 물질로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(56)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다.
상기 절연성 보호층(57)은 반도체 공정으로 페시베이션구조를 제공할 수 있는 전기적 절연물질이면 사용될 수 있다. 이러한 절연성 보호층(57)으로는 SiO2 또는 SiNx과 같은 절연성 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(57)으로서, 나노 발광구조물(55) 사이의 공간의 충전을 용이하게 실현하도록, TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Delectric)물질이 사용될 수 있다.
이어, 도6h에 도시된 바와 같이, 나노 발광구조물(55)의 상단이 노출되도록 상기 절연성 보호층(57)을 선택적으로 제거하는 1차 식각공정을 적용하고, 이어 콘택전극(56)과 함께 나노 코어(55a)의 다른 결정면(상면)에 형성된 활성층 부분을 제거하는 2차 식각공정을 실시할 수 있다.
1차 식각공정에서는, 절연성 보호층(57)에 대한 선택적 식각공정으로서, 건식식각 또는 습식식각을 이용하여 원하는 높이까지 상기 절연성 보호층(57)을 제거할 수 있다. 예를 들어, 상기 절연성 보호층(57)이 산화막 또는 그와 유사한 계열일 경우에, 건식식각은 CF계열의 플라즈마를 활용할 수 있으며, 습식식각일 경우에는, BOE와 같은 HF 함유 에천트를 사용할 수 있다.
2차 식각공정에서는, 상기 나노 발광구조물(55)의 노출된 상단로부터 콘택전극(56), 제2 도전형 반도체층(55c) 및 활성층(55b)을 제거할 수 있다. 이로써, 잔류한 활성층(55b)은 나노 코어(55a)의 측면에만 제공될 수 있다. 상기 나노 코어(55a)의 측면은 동일한 결정면을 가지므로, 잔류된 활성층(55b)은 원하는 파장 특성이 정확히 나타낼 수 있다. 이러한 2차 식각공정, 즉 콘택전극(56)과 나노 발광구조물(55)에 대한 선택적 식각공정은 각 물질에 따라 적절한 건식 또는 습식식각으로 그 공정조건 및 에천트가 선택될 수 있다. 예를 들어, 콘택전극(56)이 ITO이고, 나노 발광구조물(55)가 질화물 단결정일 경우에, 플라즈마 에칭공정을 이용할 수 있으며, 플라즈마 가스로는 Cl2,BCl3, Ar 또는 그 조합이 사용될 수 있다.
도6h에 도시된 바와 같이, 나노 발광구조물(55)의 상단은 비평탄한 면을 가질 수 있다. 식각공정의 조건과 에천트에 따라 나노 발광구조물(55)의 상단은 다양한 형태를 가질 수 있으나, 본 실시형태와 같이, 거의 반구형 구조를 갖도록 형성될 수 있다. 이와 같이, 본 실시형태에서 얻어진 나노 발광구조물의 상면은 광추출효율에 유리한 광학면을 가짐으로써 발광효율을 개선시킬 수 있다(시뮬레이션 결과, 나노 발광구조물의 상단이 반구형일 경우, 평면 대비 발광효율: 약 5% 개선효과). 이러한 나노 발광구조물의 상단 형상은, 2차 식각공정에서 사용되는 에천트의 선택(종류 또는 배합비)과 공정조건을 조절함으로써 다양하게 변경시킬 수 있다. 후술될 실시예를 통해서 자세히 설명하기로 한다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
예를 들어, 베이스층으로부터 순차적으로 형성된 제1 내지 제3 물질층을 갖는 마스크의 경우에는, 상기 제2 물질층은 식각 정지층으로서, 제1 및 제3 물질층과 다른 물질로 이루어진다. 필요에 따라, 상기 제1 및 제3 물질층은 동일한 물질로 이루어질 수 있다.
동일한 식각조건에서 적어도 상기 제2 물질층은 제3 물질층의 식각률보다 낮은 식각률을 가지므로, 식각정지층으로 작용할 수 있다. 적어도 상기 제1 물질층은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 또는 제3 물질층도 절연 물질일 수 있다.
또한, 본 실시형태에 채용되는 나노 발광 구조물은 측면이 베이스층의 표면과 수직인 면으로 예시되어 있으나, 일정한 경사각을 갖는 측면을 가질 수도 있다. 이러한 경사진 측면은 나노 발광 구조물로부터 광을 추출하는데 유리할 수 있다.
이러한 경사진 측면을 갖는 나노 발광구조물은 다양한 방식으로 제조할 수 있다. 예를 들어, 마스크를 몰드 구조로 이용하는 방법에서는 마스크의 개구 형상을 적절한 경사면을 갖도록 제공함으로써 경사진 측면을 갖는 나노 코어를 제공하고, 활성층과 제2 도전형 반도체층을 일정한 두께로 성장시킴으로써 원하는 경사진 측면을 갖는 나노 발광 구조물을 제공할 수 있다.
보다 구체적으로 설명하면, 도6b에 도시된 개구(H)는 로드 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 이러한 예로서, 도8a 및 도8b에 다른 형상의 개구를 갖는 마스크가 도시되어 있다. 도8a의 경우에, 제1 및 제2 물질층(33a,33b)로 이루어진 마스크(33)는 상부로 갈수록 단면적이 증가하는 형상의 기둥구조의 개구(H)를 가지며, 도8b의 경우에는, 제1 및 제2 물질층(33a',33b')으로 이루어진 마스크(33')는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(H)를 가질 수 있다.
이러한 마스크를 이용하여, 개구 형상에 대응되는 적절한 경사면을 갖는 나노 코어와, 나노 발광구조물을 형성할 수 있다.
식각공정에 의해서 얻어지는 나노 발광구조물의 상단 형상과 그 제어방법을 설명하기 위해서 다양한 실험을 실시하였다. 이러한 실험예를 참조하여 본 발명의 다양한 작용과 효과를 보다 상세히 설명하기로 한다.
실시예1
마스크를 SiNx/SiO2인 2층 몰드 구조로 사용하여 n형 GaN인 나노 코어를 성장시키고(도6a-6b 참조), 상층인 SiO2 몰드 구조를 선택적으로 제거한 후(도6c 참조)에 나노 코어를 약 950℃로 열처리하였다(도6d 참조). 이어, 나노코어의 표면에 쉘로서 In0 .2Ga0 .8N/GaN 활성층과 p형 AlGaN/GaN을 순차적으로 형성하여 나노 발광구조물을 형성하였다(도6e 참조).
다음으로, ITO층을 나노 발광구조물의 표면에 증착하고, 이어 나노 발광구조물 사이 공간이 충전되면서 나노 발광구조물이 덮이도록 SOG를 이용하여 도포하였다(도6g 참조).
이어, CF 플라즈마 에칭을 이용하여 나노 발광구조물의 상단이 노출되도록 SOG를 제거하는 1차 식각공정을 실시하였다. ITO와 질화물 단결정을 제거하는 2차 식각공정을 실시하였다. 2차 식각공정 조건으로서 7mTorr에서 플라즈마 에천트로서 BCl3와 Cl2을 각각 100 sccm 및 25 sccm으로 공급하였다.
실시예2
실시예1과 동일한 조건으로 나노 발광구조물을 제조하되, 2차 식각공정에서 플라즈마 에천트를 달리하였다. 즉, 본 실시예에서는, BCl3을 사용하지 않고, Cl2만을 150 sccm으로 공급하여 2차 식각공정을 실시하였다.
실시예3
실시예1과 동일한 조건으로 나노 발광구조물을 제조하되, 2차 식각공정에서 플라즈마 에천트를 달리하였다. 즉, 본 실시예에서는, BCl3을 사용하지 않는 대신에 Ar을 사용하였다. Ar과 Cl2을 각각 10sccm과 150 sccm으로 공급하여 2차 식각공정을 실시하였다.
실시예1 내지 실시예3에서 얻어진 나노 발광구조물의 상단 형상을 살펴보기 위해서 SEM 사진을 촬영하였고, 그 결과를 도9a 및 9b, 도10a 및 10b, 도11a 및 11b로 나타내었다.
도9a 및 도9b를 참조하면, 실시예1에서 얻어진 나노 발광구조물의 상단은 거의 반구형상을 가질 수 있다. BCl3을 첨가하여 질화물 단결정에 대한 등방성 에칭이 강화되어 반구형상 또는 단면이 삼각형인 뿔형상을 얻을 수 있다.
도10a 및 도10b를 참조하면, 실시예2에서 얻어진 나노 발광구조물의 상단은 요철이 형성된 면을 가질 수 있다. 본 에천트 조건일 경우에 경사면(r면)에 대한 식각률이 상대적으로 높으므로, 경사면에 균일하지 않은 피트가 형성될 수 있으며, 상단의 표면을 요철면으로 형성할 수 있었다.
도11a 및 도11b를 참조하면, 실시예3에서 얻어진 나노 발광구조물의 상단은 오목한 형상을 가질 수 있다. Ar을 첨가하여 식각률을 향상시켜 상단을 오목하게 형성할 수 있었다.
이와 같이, 에천트의 선택(종류 또는 배합비)과 식각공정의 조건을 조절함으로써 식각된 나노 발광 구조물의 상단의 형상을 다양하게 변경시킬 수 있다.
도12a 내지 도12c는 본 발명에 채용될 수 있는 나노 발광구조물의 다양한 예를 나타내는 단면도이다. 도12a 내지 도12c에 도시된 형태는 각각 실시예1 내지 3으로부터 얻어진 나노 발광구조물을 예시하는 형태로 이해할 수 있다.
도12a를 참조하면, 베이스층(62) 상에는 개구(H)를 갖는 절연막(63)가 형성된다. 나노 발광구조물(65)은 개구(H)로부터 형성된 나노 코어(65a)와, 상기 나노 코어(65a)의 표면에 순차적으로 형성된 활성층(65b) 및 제2 도전형 반도체층(65c)을 갖는다. 상기 나노 발광구조물(65)의 표면, 즉 상기 제2 도전형 반도체층(65c) 표면에 콘택전극(66)이 위치하고, 나노 발광구조물(65) 사이에는 절연성 보호층(67)이 위치한다. 상기 나노 발광구조물(65)의 상단은 제2 도전형 반도체층(65c)과 활성층(65b)이 부분적으로 제거되고, 나노 코어(65a)의 상단은 볼록한 구조를 가질 수 있다.
도12b를 참조하면, 베이스층(72) 상에는 개구(H)를 갖는 절연막(73)가 형성된다. 나노 발광구조물(75)은 개구(H)로부터 형성된 나노 코어(75a)와, 상기 나노 코어(75a)의 표면에 순차적으로 형성된 활성층(75b) 및 제2 도전형 반도체층(75c)을 갖는다. 상기 나노 발광구조물(75)의 표면, 즉 상기 제2 도전형 반도체층(75c) 표면에 콘택전극(76)이 위치하고, 나노 발광구조물(75) 사이에는 절연성 보호층(77)이 위치한다. 상기 나노 발광구조물(75)의 상단은 제2 도전형 반도체층(75c)과 활성층(75b)이 부분적으로 제거되고, 나노 코어(75a)의 상단은 불규칙한 요철면을 가질 수 있다.
도12c를 참조하면, 베이스층(82) 상에는 개구(H)를 갖는 절연막(83)가 형성된다. 나노 발광구조물(85)은 개구(H)로부터 형성된 나노 코어(85a)와, 상기 나노 코어(85a)의 표면에 순차적으로 형성된 활성층(85b) 및 제2 도전형 반도체층(85c)을 갖는다. 상기 나노 발광구조물(85)의 표면, 즉 상기 제2 도전형 반도체층(85c) 표면에 콘택전극(86)이 위치하고, 나노 발광구조물(85) 사이에는 절연성 보호층(87)이 위치한다. 상기 나노 발광구조물(85)의 상단은 제2 도전형 반도체층(85c)과 활성층(85b)이 부분적으로 제거되고, 나노 코어(85a)의 상단은 오버에칭되어 오목한 면을 가질 수 있다.
상술된 실시예를 통해서 개구가 형성된 마스크를 몰드 구조로 이용하여 나노 코어를 성장시키는 나노구조 반도체 발광소자 제조방법의 예를 설명하였으나, 다양한 특정예로 변형되거나 개선되어 수행될 수 있다.
이러한 특정예로서, 마스크를 몰드로 이용하여 나노코어를 성장할 때에 나노 코어의 상단이 다른 형상을 취하거나, 복수의 나노 코어가 다른 높이로 성장되어 불균일한 구조를 가질 수 있으며, 이러한 불균일한 나노 코어의 분포가 반도체 발광소자에 불이익한 특성을 유발하는 것을 방지하기 위해서, 상기 복수의 나노 코어를 형성한 후에, 상기 복수의 나노 코어 상면이 동일한 레벨로 평탄화되도록 연마공정을 적용하는 단계를 더 포함할 수 있다.
이와 같이, 나노 코어를 동일한 레벨로 평탄화하는 공정은, 특히 복수의 나노 코어의 적어도 일부는 다른 나노 코어와 대비하여 단면적 및 간격 중 적어도 하나가 상이하도록 설계될 수 있다.
나노 발광구조물의 단면적 및 간격 중 어느 하나를 달리 설계함으로써 동일한 활성층 형성공정을 적용하더라도, 2 이상의 다른 파장의 광을 방출할 수 있다.
이와 같이, 나노 구조의 설계를 달리하여 2이상의 다른 파장의 광을 생성함으로써 단일소자에서 백색광을 얻을 수 있다. 도13a 내지 도13f는 본 발명의 다른 실시예(연마공정 도입)에 따른 나노구조 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다.
우선, 도13a에 도시된 바와 같이, 기판(121) 상에 형성된 베이스층(122) 상에 복수의 개구(H)를 가지며 식각정지층이 개재된 마스크(123)를 형성한다.
본 실시예에 채용된 마스크(123)는 도6b에 도시된 마스크와 유사하게, 상기 베이스층(122) 상에 형성된 제1 물질층(123a)과, 상기 제1 물질층(123a) 상에 형성되며 상기 제1 물질층(123a)의 식각률보다 큰 식각률을 갖는 제2 물질층(123b)을 포함할 수 있다.
상기 개구(H)는 서로 다른 형태로 형성된다. 구체적으로, 본 실시형태에서는, 3개의 다른 그룹으로 형성된다. 제2 그룹의 개구(A2)는 제1 그룹의 개구(A1)의 간격(d2)과 동일한 간격(d1)을 갖지만 제1 그룹의 개구(A1)의 폭(w1)보다 큰 개구의 폭(w2)을 가지며, 제3 그룹의 개구(A3)는 제1 그룹의 개구(A1)의 폭(w1)과 동일한 폭(w3)을 갖지만, 제1 그룹의 개구(A1)의 간격(d1)보다 큰 간격(d3)을 갖는다.
대체로, 개구의 간격이 커진다는 것은 상대적으로 동일 면적에 대한 소스가스의 접촉량이 많아진다는 것을 의미하므로, 나노 코어(125a)의 성장속도가 상대적으로 빨라지며, 개구의 폭이 커진다는 것은 동일 면적에서 소스가스의 접촉량이 감소되는 것을 의미하므로, 나노 코어(125a)의 성장속도가 상대적으로 느려질 수 있다.
이와 같은, 개구의 폭과 간격에 의한 나노 코어(125a)의 성장속도 차이로 인해, 도13b와 같이, 3개의 그룹에 형성되는 나노 코어(125a)의 높이는 각각 그룹별로 다른 높이를 가질 수 있다. 이러한 불균일한 높이를 해소하기 위해서, 도12c에 도시된 바와 같이, 본 공정에서 적정한 레벨(L1)로 평탄화하여 각 그룹의 나노 코어(125a)의 높이를 일정하게 구현할 수 있다.
이러한 평탄화 공정에서, 마스크(123)는 나노 코어(125a)를 지지하는 구조로 사용되므로, 나노 코어(125a)의 손상 없이 원하는 평탄화공정을 용이하게 수행할 수 있다.
평탄화 공정 후에, 도13c에 도시된 바와 같이, 평탄화된 나노 코어(125a)의 측면이 노출되도록 상기 식각정지층을 이용하여 상기 마스크(123)를 부분적으로 제거한다. 즉, 본 공정을 통해서 상기 제2 물질층(123b)만을 제거하고, 상기 제1 물질층(123a)이 잔류시킬 수 있다.
다음으로, 도13d에 도시된 바와 같이, 상기 복수의 나노 코어(125a)의 표면에 활성층(125b) 및 제2 도전형 반도체층(125c)을 순차적으로 성장시킨다.
이러한 공정을 통해서, 나노 발광구조물(125)은 제1 도전형 반도체가 나노 코어(125a)로 제공되고, 나노 코어(125a)를 감싸는 활성층(125b) 및 제2 도전형 반도체층(125b)이 쉘층으로 제공되는 코어-쉘(core-shell) 구조를 가질 수 있다.
앞서 설명한 바와 같이, 상기 활성층(125b)은 동일한 공정으로 성장시키더라도, 나노 코어(125a)의 상면(c면)에 성장된 활성층 부분은 나노 코어(125a)의 측면(m면)에 성장된 활성층 부분에 비해서 낮은 인듐함량을 낮아질 수 있다. 이로 인해, 나노 코어(125a)의 상면(c면)에 성장된 활성층 부분은 원래 의도한 파장보다도 장파장인 광을 방출하게 될 수 있다. 따라서, 원하는 파장광 조건에서 벗어날 수 있는 다른 결정면에 있는 활성층 부분을 식각공정을 이용하여 제거하는 공정을 추가로 진행한다. 이러한 공정은 도13e 및 도13f에 걸쳐 도시되어 있다.
우선, 도13e에 도시된 바와 같이, 콘택 전극(126)을 나노 발광구조물(125) 상에 형성한다. 추가적으로 상기 콘택전극(126) 상에 절연성 보호층(127)을 형성할 수 있다. 상기 절연성 보호층(127)은 나노 발광구조물(125) 사이의 공간을 충전하도록 형성될 수 있다.
상기 콘택전극(126)은 제2 도전형 반도체층(125c)과 오믹컨택을 이루는 물질로 형성될 수 있으며, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다. 이러한 전극물질 외에도, 상기 콘택 전극(126)은 ITO와 같은 투명 전극물질을 채용할 수 있으며, 필요에 따라 그래핀이 사용될 수도 있다.
상기 절연성 보호층(127)은 반도체 공정으로 페시베이션구조를 제공할 수 있는 전기적 절연물질이면 사용될 수 있다. 이러한 절연성 보호층(127)으로는 SiO2 또는 SiNx과 같은 절연성 보호층이 사용될 수 있다. 구체적으로, 상기 절연성 보호층(127)으로서, 나노 발광구조물(125) 사이의 공간의 충전을 용이하게 실현하도록, TEOS, BPSG, CVD-SiO2, SOG, SOD물질이 사용될 수 있다.
이어, 도13f에 도시된 바와 같이, 나노 발광구조물(125)의 상단이 노출되도록 상기 절연성 보호층(127)을 선택적으로 제거하는 1차 식각공정을 적용하고, 이어 콘택전극(126)과 함께 나노 코어(125a)의 다른 결정면(상면)에 형성된 활성층 부분을 제거하는 2차 식각공정을 실시할 수 있다.
1차 식각공정에서는, 절연성 보호층(127)에 대한 선택적 식각공정으로서, 건식식각 또는 습식식각을 이용하여 원하는 높이까지 상기 절연성 보호층(127)을 제거할 수 있다. 예를 들어, 상기 절연성 보호층(127)이 산화막 또는 그와 유사한 계열일 경우에, 건식식각은 CF계열의 플라즈마를 활용할 수 있으며, 습식식각일 경우에는, BOE와 같은 HF 함유 에천트를 사용할 수 있다.
2차 식각공정에서는, 상기 나노 발광구조물(125)의 노출된 상단로부터 콘택전극(126), 제2 도전형 반도체층(125c) 및 활성층(125b)을 제거할 수 있다. 이로써, 잔류한 활성층(125b)은 나노 코어(125a)의 측면에만 제공될 수 있다. 상기 나노 코어(125a)의 측면은 동일한 결정면을 가지므로, 잔류된 활성층(125b)은 원하는 파장 특성이 정확히 나타낼 수 있다. 이러한 2차 식각공정, 즉 콘택전극(126)과 나노 발광구조물(125)에 대한 선택적 식각공정은 각 물질에 따라 적절한 건식 또는 습식식각으로 그 공정조건 및 에천트가 선택될 수 있다. 예를 들어, 콘택전극(126)이 ITO이고, 나노 발광구조물(125)가 질화물 단결정일 경우에, 플라즈마 에칭공정을 이용할 수 있으며, 플라즈마 가스로는 Cl2,BCl3, Ar 또는 그 조합이 사용될 수 있다.
도13f에 도시된 바와 같이, 나노 발광구조물(125)의 상단은 비평탄한 면을 가질 수 있다. 식각공정의 조건과 에천트에 따라 나노 발광구조물(125)의 상단은 다양한 형태를 가질 수 있으나, 본 실시형태와 같이, 거의 반구형 구조를 갖도록 형성될 수 있다. 이와 같이, 본 실시형태에서 얻어진 나노 발광구조물의 상면은 광추출효율에 유리한 광학면을 가짐으로써 발광효율을 개선시킬 수 있다.
도14 및 도15는 본 발명의 실시형태에 따른 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도14를 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 광원(1001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 구비한 패키지를 사용할 수 있다.
도14의 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도15에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도16은 본 발명의 실시형태에 따른 반도체 발광소자 패키지가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도16에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(5010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술한 반도체 발광소자 패키지 구조 또는 이와 유사한 구조를 갖는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 앞선 설명된 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시형태에서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도17은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도17을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 반도체 발광소자 또는 그 반도체 발광소자를 갖는 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있으며, 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막; 및
    상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며,
    상기 나노 발광구조물의 상단은 비평탄한 면을 가지며, 구동시에 발광이 일어나지 않도록 적어도 제2 도전형 반도체층이 형성되지 않은 부분을 갖는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 나노 발광구조물의 상단은 상기 제2 도전형 반도체층 및 상기 활성층이 배치되지 않은 상기 나노 코어가 노출된 부분을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제1항에 있어서,
    상기 나노 코어의 측면은 동일한 결정면을 가지며, 상기 활성층은 상기 나노 코어의 측면에 형성되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제1항에 있어서,
    상기 나노 코어의 측면은 상기 베이스층의 상면과 수직인 결정면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제4항에 있어서,
    상기 나노 발광 구조물과 상기 베이스층은 질화물 단결정인 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 나노 코어의 측면은 비극성면인 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 나노 발광구조물의 비평탄한 상면은 볼록한 면 또는 오목한 면인 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제1항에 있어서,
    상기 나노 발광구조물의 비평탄한 상면은 요철이 형성된 면인 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제1항에 있어서,
    상기 제2 도전형 반도체층의 표면에 따라 위치하는 콘택전극을 더 포함하며,
    상기 나노 발광구조물의 비평탄한 상면에는 상기 콘택전극이 배치되지 않는 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막;
    상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어 - 상기 나노 코어의 측면은 동일한 결정면을 가지며 상기 나노 코어의 상단은 비평탄한 면을 가짐 -;
    상기 나노 코어의 측면에 순차적으로 형성된 활성층 및 제2 도전형 반도체층; 및
    상기 나노 코어의 상단의 비평탄한 면과 접촉하도록 상기 나노 코어의 상단을 덮는 절연성 보호층을 포함하는 나노구조 반도체 발광소자.
KR1020130122225A 2013-10-14 2013-10-14 나노구조 반도체 발광소자 Active KR102075985B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130122225A KR102075985B1 (ko) 2013-10-14 2013-10-14 나노구조 반도체 발광소자
US14/338,174 US9461205B2 (en) 2013-10-14 2014-07-22 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130122225A KR102075985B1 (ko) 2013-10-14 2013-10-14 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20150043152A KR20150043152A (ko) 2015-04-22
KR102075985B1 true KR102075985B1 (ko) 2020-02-11

Family

ID=52808944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130122225A Active KR102075985B1 (ko) 2013-10-14 2013-10-14 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9461205B2 (ko)
KR (1) KR102075985B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
KR102203460B1 (ko) 2014-07-11 2021-01-18 삼성전자주식회사 나노구조 반도체 발광소자의 제조방법
KR102188494B1 (ko) 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
KR20160054073A (ko) 2014-11-05 2016-05-16 삼성전자주식회사 디스플레이 장치 및 디스플레이 패널
WO2016208993A1 (ko) * 2015-06-23 2016-12-29 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
FR3041068B1 (fr) * 2015-09-15 2017-09-15 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
DE102016102876A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US10342405B2 (en) * 2016-05-20 2019-07-09 Lg Electronics Inc. Autonomous cleaner
JP6662464B2 (ja) * 2016-09-29 2020-03-11 日亜化学工業株式会社 発光素子
US10263151B2 (en) * 2017-08-18 2019-04-16 Globalfoundries Inc. Light emitting diodes
KR20210098661A (ko) * 2020-02-03 2021-08-11 삼성전자주식회사 반도체 발광소자 및 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098220A (ja) 2006-10-06 2008-04-24 Asahi Kasei Corp 発光ダイオード
JP2011119612A (ja) 2009-12-07 2011-06-16 Sharp Corp 半導体素子の製造方法および半導体素子

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100682877B1 (ko) 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100746784B1 (ko) 2006-03-02 2007-08-06 엘지전자 주식회사 나노선을 갖는 발광 소자 및 그의 제조 방법
NZ570678A (en) * 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20110102061A (ko) 2010-03-10 2011-09-16 삼성엘이디 주식회사 Ｌｅｄ 소자 및 그 제조 방법
KR20110117856A (ko) 2010-04-22 2011-10-28 삼성엘이디 주식회사 발광다이오드 소자 및 그 제조 방법
JP5626847B2 (ja) 2010-04-22 2014-11-19 日本電信電話株式会社 ナノ構造体およびその製造方法
KR20150098246A (ko) 2010-09-01 2015-08-27 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
JP4927223B2 (ja) 2010-09-01 2012-05-09 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR20120029170A (ko) 2010-09-16 2012-03-26 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR20120052651A (ko) 2010-11-16 2012-05-24 삼성엘이디 주식회사 나노로드 발광소자
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101269053B1 (ko) 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
KR101898680B1 (ko) 2012-11-05 2018-09-13 삼성전자주식회사 나노구조 발광 소자
KR20130025856A (ko) 2012-11-05 2013-03-12 삼성전자주식회사 나노로드 발광소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098220A (ja) 2006-10-06 2008-04-24 Asahi Kasei Corp 発光ダイオード
JP2011119612A (ja) 2009-12-07 2011-06-16 Sharp Corp 半導体素子の製造方法および半導体素子

Also Published As

Publication number Publication date
US9461205B2 (en) 2016-10-04
US20150102365A1 (en) 2015-04-16
KR20150043152A (ko) 2015-04-22

Similar Documents

Publication Publication Date Title
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102188497B1 (ko) 나노구조 반도체 발광소자
KR101554032B1 (ko) 나노구조 반도체 발광소자
US9257605B2 (en) Nano-structure semiconductor light emitting device
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102212557B1 (ko) 나노구조 반도체 발광소자
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102223036B1 (ko) 나노구조 반도체 발광소자
US20160064607A1 (en) Nanostructure semiconductor light emitting device
KR102038384B1 (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131014

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180514

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131014

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190708

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191216

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240125

Start annual number: 5

End annual number: 5