[go: up one dir, main page]

KR102188497B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102188497B1
KR102188497B1 KR1020140036132A KR20140036132A KR102188497B1 KR 102188497 B1 KR102188497 B1 KR 102188497B1 KR 1020140036132 A KR1020140036132 A KR 1020140036132A KR 20140036132 A KR20140036132 A KR 20140036132A KR 102188497 B1 KR102188497 B1 KR 102188497B1
Authority
KR
South Korea
Prior art keywords
nano
light emitting
emitting structure
layer
nano light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140036132A
Other languages
English (en)
Other versions
KR20150113288A (ko
Inventor
유건욱
황경욱
김용민
심성현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140036132A priority Critical patent/KR102188497B1/ko
Priority to US14/605,551 priority patent/US9287446B2/en
Publication of KR20150113288A publication Critical patent/KR20150113288A/ko
Priority to US15/018,026 priority patent/US9660139B2/en
Application granted granted Critical
Publication of KR102188497B1 publication Critical patent/KR102188497B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 배치되며, 복수의 개구를 갖는 절연막과, 상기 복수의 개구 각각에 위치하며, 각각 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 표면에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물과, 상기 절연막으로부터 이격되어 상기 제2 도전형 반도체층의 일부 영역에 배치된 콘택 전극;을 포함하며, 상기 나노 발광구조물의 상단부는 상기 나노 발광구조물의 측면의 결정면과 다른 결정면을 갖는 나노구조 반도체 발광소자를 제공할 수 있다.

Description

나노구조 반도체 발광소자{NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 3차원 나노구조 반도체 발광소자에 관한 것이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 구조물을 이용한 반도체 발광소자의 개발되고 있다. 나노 구조물을 이용한 반도체 발광소자(이하, '나노 구조 반도체 발광소자'라 함)는, 결정성이 크게 개선될 뿐만 아니라, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광효율을 크게 향상시킬 수 있다.
본 발명의 일 실시예에서 해결하고자 하는 기술적 과제 중 하나는 광효율이 향상되도록 3차원 나노 발광구조물에서의 전류밀도 분포 및/또는 광추출효율을 개선한 새로운 구조의 나노구조 반도체 발광소자를 제공하는데 있다.
본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 배치되며, 복수의 개구를 갖는 절연막과, 상기 복수의 개구 각각에 위치하며, 각각 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 표면에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물과, 상기 절연막으로부터 이격되어 상기 제2 도전형 반도체층의 일부 영역에 배치된 콘택 전극;을 포함하며, 상기 나노 발광구조물의 상단부는 상기 나노 발광구조물의 측면의 결정면과 다른 결정면을 갖는 나노구조 반도체 발광소자를 제공할 수 있다.
상기 콘택 전극이 상기 절연막으로부터 이격된 거리는 상기 나노 발광구조물의 높이의 약 50%보다 클 수 있다. 상기 나노 발광구조물의 종횡비는 2:1 이상일 수 있다.
일 실시예에서는, 상기 콘택 전극은 상기 나노 발광구조물의 상단부를 덮도록 배치될 수 있다.
이 경우에, 상기 나노 발광구조물의 상단부에서 상기 활성층을 통과하는 전류 흐름이 억제되도록 상기 활성층과 상기 나노 코어 사이 및 상기 활성층과 상기 제2 도전형 반도체층 사이 중 적어도 한 영역에 배치된 전류억제 중간층을 더 포함할 수 있다.
다른 일 실시예에서는, 상기 콘택 전극은 상기 나노 발광구조물의 상단부에 배치되지 않고 상기 나노 발광구조물의 측면에 배치될 수 있다.
상기 콘택 전극은 상기 나노 발광구조물의 측면 상단으로부터 형성될 수 있다. 상기 콘택 전극은 상기 나노 발광구조물의 상단부로부터 이격되며, 그 이격된 거리는 상기 나노 발광구조물의 높이의 약 10%보다 작을 수 있다. 상기 나노 발광구조물의 상단부는 비평탄한 면을 가질 수 있다.
상기 복수의 나노 발광구조물 사이의 공간에 충전되며, 상기 복수의 나노 발광구조물의 하부에 접속된 절연성 충전부를 더 포함할 수 있다. 이 경우에, 상기 콘택 전극은 상기 절연성 충전부 상에 배치될 수 있다.
상기 나노 코어의 측면의 결정면은 상기 베이스층의 표면과 실질적으로 수직일 수 있다.
상기 콘택 전극은 상기 나노 발광구조물의 높이 방향으로 이격되어 배치된 복수의 콘택 전극을 포함할 수 있다. 이 경우에, 상기 나노 발광구조물의 종횡비는 10:1 이상일 수 있다.
본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 배치되며, 각각, 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 표면에 순차적으로 위치한 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물과, 상기 베이스층으로부터 이격되어 상기 나노 발광구조물의 높이의 절반보다 높은 영역에 위치하도록 상기 제2 도전형 반도체층 상에 배치된 콘택 전극을 포함하는 나노구조 반도체 발광소자를 제공할 수 있다.
나노 발광구조물의 상단의 일부 영역에 콘택 전극을 배치함으로써 상대적으로 큰 종횡비를 갖는 나노 발광구조물에서 전체적으로 균일한 전류분포를 도모할 수 있으며, 이로써 발광효율을 크게 개선할 수 있다. 또한, 나노 발광구조물의 형상 및 콘택 전극의 배치를 조절하여 광추출 효율을 개선시킬 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도2a 및 도2b는 도1에 채용된 나노 코어의 다양한 예를 나타내는 개략 사시도이다.
도3a 내지 도3c는 각각 다른 전극배열을 갖는 나노 발광구조물을 나타내는 개략 사시도이다.
도4a 및 도4b는 서로 다른 전극배열을 갖는 나노 발광구조물에서의 높이방향에 따른 전류밀도 분포도이다.
도5a 내지 도5h는 도1에 도시된 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도6a 및 도6b는 개구의 형상의 다양한 예를 나타내는 마스크의 평면도이다.
도7a 및 도7b는 개구의 형상의 다양한 예를 나타내는 마스크의 측단면도이다.
도8a 및 도8b는 도5d 및 도5e에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다.
도9a 내지 도9d는 도7a에 도시된 마스크를 이용하여 나노 코어를 얻기 위한 과정을 설명하기 위한 공정별 단면도이다.
도10a 내지 도10c은 본 발명의 다양한 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도11은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도12a 및 도12b는 도10에 도시된 나노 발광구조물의 다양한 변형예를 나타내는 단면도이다.
도13은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도14는 도13의 나노구조 반도체 발광소자에 전극이 형성된 형태를 나타낸다.
도15는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도16 및 도17은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 나타내는 단면도이다.
도18 및 도19는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도21은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 단면도이다.
도1에 도시된 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 상기 베이스층 상에 배치된 다수의 나노 발광구조물(15)을 포함할 수 있다. 또한, 상기 나노구조 반도체 발광소자(10)는 상기 베이스층(12)이 배치된 상면을 갖는 기판(11)을 포함할 수 있다.
상기 기판(11)의 상면에는 볼록한 패턴(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN일 수 있다.
상기 베이스층(12)은 상기 나노 발광구조물(15)의 성장면을 제공할 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(12)은 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(12) 상에는 나노 발광구조물(15)(특히, 나노 코어) 성장을 위한 개구를 갖는 절연막(13)가 형성될 수 있다. 상기 개구에 의해 노출된 상기 베이스층(12) 영역에 나노 코어(15a)가 형성될 수 있다. 상기 절연막(13)은 나노 코어(15a)를 성장하기 위한 마스크로서 사용될 수 있다. 예를 들어, 상기 절연막(13)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15)은 제1 도전형 반도체로 이루어진 나노 코어(15a)와, 상기 나노 코어(15a)의 표면에 순차적으로 형성된 활성층(15b) 및 제2 도전형 반도체층(15c)을 가질 수 있다. 상기 나노 코어(15a)는 상기 베이스층(12)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(15a)는 n형 GaN일 수 있다. 상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체일 경우, GaN/InGaN인 다중양자우물구조일 수 있다. 필요에 따라, 상기 활성층(15b)은 단일 양자우물(SQW) 구조를 가질 수도 있다. 상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체이며 필요에 따라 복수의 층으로 구성될 수 있다.
도2a에 도시된 바와 같이, 본 실시예에 채용된 나노 발광구조물(15)은 육각기둥 구조를 갖는 메인부(M)와 상기 메인부(M) 상에 위치한 상단부(T)를 포함할 수 있다. 상기 나노 발광구조물(15)의 메인부(M)는 동일한 결정면인 측면들을 가지며, 상기 나노 발광구조물(15)의 상단부(T)는 상기 나노 발광구조물(15)의 측면들의 결정면과 다른 결정면을 가질 수 있다. 상기 나노 발광구조물(15)의 상단부(T)는 육각 피라미드형상을 가질 수 있다.
이러한 나노 발광구조물(15)의 형상 및 각 결정면은 상기 나노 코어(15a)의 형상 및 각 결정면에 의해 결정될 수 있으며, 본 실시예에 채용가능한 나노 발광구조물(15)도 다양한 형태로 변경될 수 있다. 즉, 성장된 나노 코어 또는 후속 공정에 따라, 나노 발광구조물(15)은 다른 형태와 다른 결정면을 가질 수 있다.
예를 들어, 도2b에 도시된 바와 같이, 상기 나노 발광구조물(25)은 도2a와 유사하게, 제1 결정면(r)을 갖는 측면을 제공하는 메인부(M)를 갖지만, 상단부(T)가 상기 제1 결정면과 다른 결정면이지만, 완전한 반극성면이 아닌 면(c')을 가질 수 있다. 이와 달리, 특정 예에서는, 나노 코어의 상단부를 제거하는 평탄화 공정을 이용하여 나노 발광구조물의 상면은 평탄한 면일 수도 있다.
상기 나노구조 반도체 발광소자(10)는 상기 제2 도전형 반도체층(15c)과 접속된 콘택 전극(16)을 포함할 수 있다. 상기 콘택 전극(16)은 상기 절연막(13)으로부터 이격되어 상기 제2 도전형 반도체층(15c)의 일부 영역에 배치될 수 있다.
도1에 도시된 바와 같이, 상기 콘택 전극(16)은 상기 나노 발광구조물(15)의 하부영역에는 배치되지 않고, 상기 나노 발광구조물(15)의 상부영역에 배치될 수 있다. 본 실시예에서는, 상기 콘택 전극(16)은 상기 나노 발광구조물(15)의 상단부를 덮도록 배치될 수 있다.
이러한 콘택 전극(16)의 배열에서, 상기 나노 발광구조물(15)에 인가되는 전류가 상기 나노 발광구조물(15)의 양단을 통해서 공급되며 베이스층(12)에 인접한 영역에 콘택 전극(16)이 존재하지 않으므로, 상기 나노 발광구조물(15)의 전체 영역에서 비교적 균일한 전류밀도 분포를 도모하고 전류 집중 문제를 완화시킬 수 있다. 이에 대해서는 도3과 도4a 및 도4b를 참조하여 설명하기로 한다.
상기 콘택 전극(16)이 상기 절연막(13)으로부터 이격된 거리(d)는 적어도 상기 나노 발광구조물(15)의 높이(h)의 약 50% 이상일 수 있다. 특정 예에서, 상기 이격된 거리(d)는 상기 나노 발광구조물(15)의 높이(h)의 약 70%보다 클 수 있다.
상기 나노 발광구조물(15)의 높이(h)가 클수록 그 높이 방향에 따른 전류밀도 분포가 더욱 심각하게 불균일해질 수 있다. 따라서, 본 실시예에 따른 콘택 전극(16)의 배열은 상대적으로 큰 종횡비를 갖는 나노 발광구조물(15)에서 더욱 유용할 수 있다. 예를 들어, 상기 나노 발광구조물(15)은 2:1 이상의 종횡비를 가질 수 있다. 특정 예에서, 상기 나노 발광구조물(15)의 종횡비는 3:1 이상, 나아가 5:1 이상일 수 있다.
본 실시예에서 채용되는 콘택 전극(16)은 상기 제2 도전형 반도체층(15c)과 오믹콘택을 실현할 수 있는 오믹컨택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 상기 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 이에 한정되지 않으나, 상기 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 광을 방출하기 위해서 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide),In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다.
이러한 콘택 전극(16)의 배치는, 도1에 도시된 바와 같이, 상기 절연성 충전부(17)를 제1 및 제2 절연성 충전부로 나누어 형성함으로써 용이하게 구현될 수 있다. 상기 절연성 충전부(17)는, 상기 복수의 나노 발광구조물(15) 사이의 일부 공간에 충전된 제1 절연성 충전부(17a)와, 상기 복수의 나노 발광구조물(15) 사이의 나머지 공간에 충전하며 상기 복수의 나노 발광구조물(15)을 덮는 제2 절연성 충전부(17b)를 포함할 수 있다.
상기 콘택 전극(16)이 상기 절연막(13)으로부터 이격된 거리(d)는 상기 제1 절연성 충전부(17a)의 두께에 의해 정해질 수 있다. 즉, 상기 제1 절연성 충전부(17a)가 형성되는 높이에 의해 상기 콘택 전극(16)과 접속되는 상기 나노 발광구조물(15)의 상부 영역이 정해질 수 있다. 상기 콘택 전극(16)은 각각의 나노 발광구조물(15)의 상부 영역과 접속되면서 상기 제1 절연성 충전부(17a) 상에 배치될 수 있다. 상기 제1 절연성 충전부(17a)는 상기 복수의 나노 발광구조물(15)의 하부 영역이 접속되어 상기 하부 영역이 상기 콘택 전극(16)과 접속되는 것을 방지할 수 있다.
상기 절연성 보호층(17)은 상기 나노 발광구조물(15)을 보호할 수 있는 페시베이션일 수 있다. 상기 절연성 보호층(17)은 광투과성 물질로 이루어질 수 있다.
상기 제1 및 제2 절연성 보호층(17a,17b) 중 적어도 하나는 산화물, 질화물과 같은 절연물질일 수 있다. 예를 들어, 상기 제1 절연성 보호층(17a)은 TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), CVD-SiO2, SOG(Spin-on Glass), SOD(Spin-on Dielectric) 물질을 사용할 수 있다. 상기 제2 절연성 보호층(17b)은 상기 제1 절연성 보호층(17a)과 유사한 물질로 형성될 수 있다.
특정 예에서는, 상기 제1 및 제2 절연성 보호층(17a,17b) 중 적어도 하나는 폴리머 계열 수지를 이용할 수도 있다. 예를 들어, 에폭시 수지, 실리콘 수지, 폴리에틸렌 및 폴리카보네이트로부터 선택된 적어도 하나의 수지가 선택되어 사용될 수 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
도3a 내지 도3c를 참조하여 본 실시예에 따른 작용과 효과를 더 상세하게 설명한다. 도3a 내지 도3c는 각각 다양한 전극 배열을 갖는 나노 발광구조물을 나타내는 개략 단면도이다.
도3a 내지 도3c에 도시된 나노 발광구조물(35)은 서로 동일한 반도체층 구조와 동일한 n측 전극의 배치를 갖는다. 상기 나노 발광구조물(35)은 각각 n형 GaN 코어(35a)와, 상기 나노 코어(35a)의 표면에 순차적으로 배치된 GaN/InGaN 활성층(35b)과 p형 GaN층(35c)을 포함한다. 반면에, 도3a 내지 도3c에 도시된 나노 발광구조물(35)은 콘택 전극(36,36')과 그 콘택 전극(36,36')에 배치된 p측 전극(P1,P2,P3)은 서로 다른 형태를 갖는다. 여기서, 상기 콘택 전극(36,36')은 ITO(두께:100㎚)이며, p측 전극(P1,P2,P3) 및 n측 전극(N)은 전도도가 높은 메탈일 수 있다.
구체적으로, 도3a 내지 도3c에 도시된 나노 발광구조물(35)을 표1와 같이 설계하고, p측 전극(P1,P2,P3) 및 n측 전극(N)을 통해서 각각의 나노 발광구조물 (35)에 동일한 전류를 인가하는 시뮬레이션을 실시하여 각각의 나노 발광구조물(35)에서의 전류밀도 분포를 측정하였다.
구분 나노발광구조물
높이(㎛)		 ITO 콘택 전극 p측 전극
위치 폭(㎚) 위치 폭(㎚)
도3a 1.5 전체영역 - 하단 230
도3b 1.5 전체영역 - 상단 230
도3c 1.5 상단 230 상단(ITO와 동일) 230
도3b에서의 전류 밀도 분포는 도3a에서의 전류 밀도 분포와 거의 유사한 전류밀도 분포를 나타내었다. 즉, 도3a 및 도3b에서의 전류 밀도 분포는 나노 발광구조물의 하부영역에서 높은 전류밀도가 집중되었으며, 상부영역의 많은 부분에서 최대 전류밀도의 50% 이하 수준으로 낮은 전류밀도를 나타내었다.
이와 같이, 상기 콘택 전극을 나노 발광구조물의 전체 표면에 증착한 상태에서 p측 전극을 부분적으로 특정 영역(예, 도3b와 같이 상부 영역)에 한하여 배치한 것만으로는 균일한 전류 분산 효과를 기대하기 어려울 수 있다.
반면에, 도3c에 도시된 바와 같이, p측 전극뿐만 아니라, ITO 콘택 전극을 나노 발광구조물의 상단영역에 부분적으로 배치한 경우에, 나노 발광구조물의 전체 영역에 걸쳐 전류 밀도가 비교적 균일하게 분산될 수 있었다.
전류밀도 분포 개선효과는 도4a 및 도4b를 참조하여 더욱 상세히 설명될 수 있다. 도4a 및 도4b는 각각 도3b 및 도3c의 나노 발광구조물에서의 전류밀도 분포를 나타내는 그래프이다.
도4a에 나타난 전류밀도 분포(도3b)가 도4b에 나타난 전류밀도 분포(도3c)에 비해 균일한 것을 확인할 수 있다.
도4a에 나타난 전류밀도 분포에서, 나노 발광구조물에서의 최대 전류밀도의 약 50% 이상이 되는 영역은 나노 발광구조물의 전체영역의 약 40%에 불과하며, 하단 영역에 집중된 반면에, 도4b에 나타난 전류밀도 분포에서는, 나노 발광구조물에서 최대 전류밀도의 약 50% 이상이 되는 영역은 나노 발광구조물의 전체영역의 약 75%로 증가되고, 상부영역에서 중간 영역에 걸쳐 비교적 넓게 분포하는 것을 확인할 수 있었다.
이와 같이, 제2 도전형 반도체층 표면에 제공되는 콘택 전극을 나노 발광구조물의 상부영역에 부분적으로 제공함으로써 전체 나노 발광구조물에서의 더욱 균일한 전류 분산을 실현할 수 있었다.
도5a 내지 도5h는 도1에 도시된 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 공정 단면도이다.
본 제조방법은 제1 도전형 반도체로 이루어진 베이스층(12)을 제공하는 단계로 시작될 수 있다.
도5a에 도시된 바와 같이, 상기 기판(11) 상에 제1 도전형 반도체를 성장시켜 베이스층(12)을 제공할 수 있다.
상기 기판(11)은 요부(R)가 형성된 상면을 가질 수 있다. 상기 기판(11)으로는 필요에 따라 절연성, 도전성 또는 반도체 기판이 사용될 수 있다. 상기 기판(11)은 상기 베이스층(12)을 성장하기 위한 결정성장용 기판일 수 있다. 상기 베이스층(12)이 질화물 반도체일 경우에, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 중 선택될 수 있다.
상기 베이스층(12)은 나노 발광구조물(15)을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 복수의 나노 발광구조물(15)의 일단을 서로 전기적으로 연결할 수 있다. 따라서, 상기 베이스층(12)은 전기적 도전성을 갖는 반도체 단결정으로 형성된다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다.
상기 베이스층(12)은 특정 도전형을 갖도록 Si와 같은 n형 불순물로 도프될 수 있다. 상기 베이스층(12)은 1×1018/㎤ 이상의 의 n형 불순물 농도를 갖는 GaN을 포함할 수 있다. 상기 나노 코어(15a)의 성장을 위해서 제공되는 상기 베이스층(12)의 두께는 1㎛ 이상일 수 있다. 후속 전극형성공정 등을 고려하여, 상기 베이스층(12)의 두께는 3∼10㎛일 수 있다.
상기 베이스층(12)으로 질화물 반도체 단결정을 성장시킬 경우에, 상기 기판(11)은 동종 기판인 GaN 기판일 수도 있으며, 이종 기판으로는 사파이어, 실리콘(Si) 기판, 실리콘 카바이드(SiC) 기판 등이 사용될 수 있다. 필요에 따라, 기판(11)과 베이스층(12) 사이에는 버퍼층을 도입하여 격자부정합의 차이를 완화시킬 수 있다. 상기 버퍼층은 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1), 특히 GaN, AlN, AlGaN, InGaN, 또는 InGaAlN일 수 있으며, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
상기 기판(11)이 실리콘 기판인 경우에는 GaN와 열팽창 계수 차이로 인해 휨 또는 파손이 발생되거나 격자 상수 차이로 인해 결함 발생 가능성도 커지므로, 결함발생을 제어할 뿐만 아니라 휨을 억제하기 위해 응력을 제어하기 위해서 다층 버퍼구조를 사용할 수 있다. 예를 들어, 기판(11) 상에 AlN 또는 SiC와 같이 Si와 Ga 반응을 막기 위해 Ga을 포함하지 않은 결정을 버퍼층으로 형성하고, AlN 버퍼층과 GaN층 사이에 응력을 제어하기 위한 AlGaN 중간층을 삽입할 수 있다.
상기 기판(11)은 LED 구조 성장 전 또는 후에 LED 칩의 광 또는 전기적 특성을 향상시키기 위해 칩 제조 과정에서 완전히 또는 부분적으로 제거되거나 패터닝될 수도 있다. 예를 들어, 사파이어 기판인 경우는 레이저를 기판(11)을 통해 베이스층(12)과의 계면에 조사하여 기판을 분리할 수 있으며, 실리콘이나 실리콘 카바이드 기판은 연마/에칭 등의 방법에 의해 제거할 수 있다.
상기 기판(11)을 제거할 경우에, 다른 지지 기판을 사용할 수 있다. 이러한 지지기판은 LED 칩의 광효율을 향상시키게 위해서, 반사 금속을 사용하여 접합시키거나 지지기판과의 접합 구조에 별도의 반사 구조를 추가할 수 있다.
본 실시예에 채용된 기판(11)은 반구형상인 요부(R)의 패턴을 갖는 형태로 예시되어 있으나, 이와 달리, 기판(11)을 다양하게 패터닝될 수 있다. 예를 들어 기판의 상면뿐만 아니라 반대디는 면 또는 측면에 단결정 성장 전 또는 후에 요철 또는 경사면을 형성하여 광추출 효율과 결정성을 향상시킬 수 있다. 이러한 패턴은 5㎚ ~ 500㎛ 범위의 크기일 수 있으며, 규칙 또는 불규칙한 패턴을 가질 수 있다. 상기 패턴의 형상도 반구형상 외에도 기둥, 산과 같은 다양한 형상으로 형성될 수 있다.
이어, 도5b에 도시된 바와 같이, 상기 베이스층(12) 상에 복수의 개구(H)를 가지며 식각정지층이 개재된 마스크(13)를 형성할 수 있다.
본 실시예에 채용된 마스크(13)는 상기 베이스층(12) 상에 형성된 제1 물질층(13a)과, 상기 제1 물질층(13a) 상에 형성되며 상기 제2 물질층(13b)의 식각조건 하에서 상기 제1 물질층(13a)의 식각률보다 큰 식각률을 갖는 제2 물질층(13b)을 포함할 수 있다.
상기 제1 물질층(13a)은 상기 제2 물질층(13b)에 대해 식각 정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(13a)은 상기 제2 물질층(13b)의 식각조건 하에서 상기 제2 물질층(13b)의 식각률보다 낮은 식각률을 갖는다.
적어도 상기 제1 물질층(13a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(13b)도 절연 물질일 수 있다. 상기 제1 및 제2 물질층(13a,13b)은 원하는 식각률 차이를 확보하기 위해서 서로 다른 물질로 형성될 수 있다. 예를 들어, 상기 제1 물질층(13a)은 SiN이며, 상기 제2 물질층(13b)은 SiO2일 수 있다.
이와 달리, 이러한 식각률의 차이는 공극밀도의 차이를 이용하여 얻어질 수 있다. 상기 제2 물질층(13b)을 또는 제1 및 제2 물질층(13a,13b) 모두를 다공성 구조의 물질로 채용하고, 그 공극률의 차이를 달리하여 제1 및 제2 물질층(13a,13b)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 물질층(13a,13b)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 물질층(13a)은 제1 공극률을 갖는 SiO2이며, 제2 물질층(13b)은 제1 물질층(13a)과 동일한 SiO2로 이루어지되 상기 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 상기 제2 물질층이 식각되는 조건에서 상기 제1 물질층(13a)은 상기 제2 물질층(13b)의 식각률보다 낮은 식각률을 가질 수 있다.
상기 제1 및 제2 물질층(13a,13b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(13a)은 상기 제2 물질층(13b)의 두께보다 작은 두께를 갖는다. 상기 제1 물질층(13a)에 의한 식각 정지 레벨은 상기 베이스층(12) 표면으로부터 상기 마스크(13)의 전체 높이 1/3 이하의 지점일 수 있다. 다시 말해, 제1 물질층(13a)은 상기 제1 및 제2 물질층(13a,13b)의 전체 두께의 1/3 이하의 두께를 가질 수 있다.
상기 마스크(13)의 전체 높이, 상기 제1 및 제2 물질층(13a,13b)의 총 두께는, 1㎛이상, 바람직하게는 5∼10㎛일 수 있다. 상기 제1 물질층(13a)은 0.5㎛이하일 수 있다.
상기 제1 및 제2 물질층(13a,13b)을 순차적으로 베이스층(12) 상에 형성한 후에, 복수의 개구(H)를 형성하여 상기 베이스층(12) 영역을 노출시킬 수 있다(도1b). 상기 베이스층(12)의 표면을 노출시키는 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 개구(H)는 폭(직경)의 300㎚이하, 나아가 50∼500㎚가 되도록 형성될 수 있다.
상기 마스크(13)의 개구(H)는 포토 리소그래피와 같은 반도체 공정을 이용하여 형성될 수 있다. 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 3:1 이상 5:1 이상, 나아가 10:1 이상으로도 구현될 수 있다.
일반적으로, 딥 에칭 공정은 건식식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 이러한 건식 식각은 습식 식각과 비교하여 미세구조를 기하학적 제한 없이 정밀한 가공을 진행할 수 있다. 상기 마스크(13)의 산화막 에칭에는 CF 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 에천트가 사용될 수 있다.
이러한 개구(H)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 평면 형상의 경우에는, 다각형, 사각형, 타원형, 원형과 같이 다양하게 구현될 수 있다. 도5b에 도시된 마스크(13)는 도6a에 도시된 바와 같이, 단면이 원형인 개구(H)의 어레이를 가질 수 있으나, 필요에 따라 다른 형상 및 다른 배열을 가질 수 있다. 예를 들어, 도6b에 도시된 마스크(13')와 같이, 단면이 정육각형인 개구(H)의 어레이를 가질 수 있다.
도5b에 도시된 개구(H)는 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 식각공정을 이용하여 다양한 형상을 가질 수 있다. 상기 개구(H)의 형상은 식각 조건에 따라 달라질 수 있다.
이러한 예로서, 도7a 및 도7b에 다른 형상의 개구를 갖는 마스크가 도시되어 있다. 도7a를 참조하면, 제1 및 제2 물질층(33a,33b)으로 이루어진 마스크(33)는, 하부로 갈수록 폭이 작아지는 형상의 기둥구조의 개구(H)를 갖는 것으로 예시되어 있다. 이와 달리, 도7b을 참조하면, 제1 및 제2 물질층(33a',33b')으로 이루어진 마스크(33')는 하부로 갈수록 폭이 커지는 형상의 기둥구조의 개구(H)를 갖는 것으로 예시되어 있다.
본 실시예에서는 원하는 나노 코어에 대응되는 개구(H)를 갖는 몰드를 이용하는 방법을 예시하고 있으나, 개구를 갖는 마스크(예, 몰드보다 낮은 두께를 갖는 단일층)를 이용하는 선택적인 성장방법으로 구현될 수도 있다.
다음으로, 도5c에 도시된 바와 같이, 상기 복수의 개구(H)가 충진되도록 상기 베이스층(12)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(15a)를 형성할 수 있다.
상기 나노 코어(15a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 예를 들어, n형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 나노 코어(15a)를 구성하는 제1 도전형 반도체는 상기 베이스층(12)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(12)과 상기 나노 코어(15a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(15a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(13)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(H)의 형상에 대응되는 나노 코어(15a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(13)에 의해 상기 개구(H)에 노출된 베이스층(12) 영역에 선택적으로 성장되면서, 상기 개구(H)를 충진하게 되고, 충진되는 질화물 단결정은 그 개구(H)의 형상에 대응되는 형상을 가질 수 있다.
이어, 도5d에 도시된 바와 같이, 상기 복수의 나노 코어(15a)의 측면이 노출되도록 식각정지층인 제1 물질층(13a)을 이용하여 상기 마스크(13)를 부분적으로 제거할 수 있다.
본 실시예에서는, 상기 제2 물질층(13b)이 선택적으로 제거될 수 있는 조건으로 식각 공정을 적용하여 상기 제2 물질층(13b)만을 제거하고, 상기 제1 물질층(13a)이 잔류시킬 수 있다. 상기 제1 물질층(13a)은 본 식각공정에서는 식각정지층으로 채용되며, 후속 성장공정에서는 활성층(15b) 및 제2 도전형 반도체층(15c)이 상기 베이스층(12)과 접속되는 것을 방지하는 역할을 할 수 있다.
본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다. 도5e에는 열처리되어 표면의 결정성이 개선된 나노 코어(15a')가 도시되어 있다.
상기 마스크(제2 물질층)를 제거한 후에, 나노 코어(15a)의 표면을 일정한 조건에서 열처리하여 나노 코어(15a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다. 이러한 공정은 도8a 및 도8b를 참조하여 설명할 수 있다.
도8a 및 도8b는 도5d 및 도5e의 공정에서 적용되는 열처리공정을 설명하기 위한 모식도이다.
도8a는 도5d에서 얻어진 나노 코어(15a)로 이해할 수 있다. 상기 나노 코어(15a)는 개구의 형상에 따라 정해지는 결정면을 갖는다. 개구(H)의 형상에 따라 달리하지만, 대체로 이렇게 얻어진 나노 코어(15a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥인 로드형상일 경우에, 도8a에 도시된 바와 같이, 나노 코어(15a)의 측면은 특정한 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(15a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 도8b와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 600℃이상, 특정 예에서는 800∼1200℃에서 수초 내지 수십분(1초∼60분) 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
본 열처리 공정은 기판 온도가 600℃보다 낮으면 나노 코어의 결정 성장 및 재배열이 어려워 열처리 효과를 기대하기 힘들며, 1200℃보다 높으면 GaN 결정면으로부터 질소(N)가 증발하여 결정 품질이 저하될 수 있다. 또한, 1초보다 짧은 시간에서는 충분한 열처리 효과를 기대하기 어려우며, 수십분, 예를 들어 60분보다 긴 시간 동안의 열처리는 제조 공정의 효율을 저하시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면(실리콘기판일 경우에 (111)면)상에 성장시킨 경우에, 도8a에 도시된 원기둥 형상인 나노 코어(15a)를 상술된 적정한 온도 범위에서 열처리함으로써 불안정한 결정면인 곡면(측면)은 안정적인 결정면을 갖는 육각형 결정 기둥(도8b의 15a')으로 전환될 수 있다.
이러한 원리는 명확히 설명되기 어려우나, 고온에서 표면에 위치한 결정이 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 일어나는 것으로 이해할 수 있다.
특히, 재성장 관점에서 설명하면, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 예를 들어, 도8a에 도시된 바와 같이, MOCVD 챔버의 경우에, TMGa과 NH3가 잔류하고, 이러한 잔류 분위기에서 열처리함으로써 나노 코어의 표면에 소스가스가 반응하여 안정적인 결정면을 갖도록 부분적인 재성장이 이루어질 수 있다. 이러한 재성장으로 인하여, 열처리된 나노 코어(15a')의 폭이 열처리 전의 나노 코어(15a)의 폭보다 다소 커질 수 있다.
이와 같이, 추가적인 열처리 공정을 도입함으로써, 나노 코어의 결정성을 향상시키는데 기여할 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 나노 코어의 표면에 존재하는 비균일성(예, 결함(defect) 등)을 제거할 뿐만 아니라 내부 결정의 재배열을 통해서 결정의 안정성을 크게 향상시킬 수 있다. 이러한 열처리 공정은 마스크를 제거한 후 챔버 안에서 나노 코어(15a)의 성장공정과 유사한 조건으로 실행될 수 있다. 예를 들어, 열처리 온도(예, 기판 온도)는 800∼1200℃ 사이에서 수행될 수 있으나, 600℃ 이상의 열처리공정에서도 유사한 효과를 기대할 수 있다.
이어, 도5f에 도시된 바와 같이, 상기 복수의 나노 코어(15a')의 표면에 활성층(15b) 및 제2 도전형 반도체층(15c)을 순차적으로 성장시킬 수 있다.
본 성장공정을 통해서, 나노 발광구조물(15)은 제1 도전형 반도체가 나노 코어(15a')와, 상기 나노 코어(15a')를 감싸는 활성층(15b) 및 제2 도전형 반도체층(15c)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 활성층(15b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 또는 GaN/AlGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 제2 도전형 반도체층(15c)은 p형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정일 수 있다. 상기 제2 도전형 반도체층(15c)은 활성층(15b)과 인접한 부분에 전자 차단층을 더 포함할 수 있다. 상기 전자차단층은 복수의 서로 다른 조성의 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 적층한 구조 또는 AlyGa(1-y)N (0≤y<1)로 구성된 1층 이상의 층을 가질 수 있으며, 활성층(55b)보다 밴드갭이 커서 제2 도전형(p형) 반도체층(15c)으로 전자가 넘어가는 것을 방지한다.
다음으로, 나노 발광구조물(15)의 제2 도전형 반도체층(15c)의 상부영역에 접속된 콘택 전극(16)을 형성하는 공정을 수행할 수 있다. 본 실시예에서, 절연성 충전부를 제1 및 제2 절연성 충전부로 나누고, 콘택 전극 형성공정을 제1 및 제2 절연성 충전부의 형성과정 사이에 수행하는 방법으로 예시되어 있다. 이러한 공정은 도5g 및 도5h를 참조하여 설명될 수 있다.
도5g에 도시된 바와 같이, 상기 나노 발광구조물(15) 사이의 공간(S)이 부분적으로 충전되도록 제1 절연성 충전부(17a)를 형성하고, 상기 나노 발광구조물(17a)의 상부영역에 접속되도록 상기 제1 절연성 충전부(17a) 상에 콘택 전극(16)을 형성할 수 있다.
상기 제1 절연성 충전부(17a)의 부분적인 충전공정은 상기 나노 발광구조물(15)의 상부영역을 노출시킬 수 있다. 상기 나노 발광구조물(15)의 노출영역은 콘택 전극(16)과 접속되는 콘택영역(C)으로 제공될 수 있으며, 이러한 콘택영역(C)은 나노 발광구조물(15)의 높이(H)와 상기 제1 절연성 충전부의 두께(d)에 의해 결정될 수 있다.
상기 콘택 전극(16)이 상기 절연막(13)으로부터 이격된 거리(d)는 적어도 상기 나노 발광구조물(15)의 높이(h)의 약 50%일 수 있다. 특정 예에서, 상기 이격된 거리(d)는 상기 나노 발광구조물(15)의 높이(h)의 약 70%보다 클 수 있다. 상대적으로, 상기 콘택 영역(C)은 상기 나노 발광구조물(15)의 높이(h) 기준으로 50% 미만, 나아가 30% 미만이 되도록 설계될 수 있다.
상기 제1 절연성 보호층(17a)의 형성공정은 사용되는 물질에 따라 적절히 선택되어 수행될 수 있다. 상기 제1 절연성 보호층(17a)은 산화물이나 질화물일 수 있으며, 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정뿐만 아니라 스핀 코팅 또는 리플로우 등의 도포공정으로 형성될 수 있다. 구체적인 예에서, 상기 제1 절연성 보호층(17a)은 TEOS, BPSG, CVD-SiO2, SOG, SOD일 수 있다. 다른 예에서는, 상기 제1 절연성 보호층(17a)은 에폭시 수지, 실리콘 수지, 폴리에틸렌 또는 폴리카보네이트과 같은 경화성 폴리머일 수 있다. 스핀 코팅, 스프레이 코팅과 같은 다양한 코팅공정이 사용될 수 있다.
상기 콘택 전극(16)은 CVD 또는 PVD와 같은 증착공정에 의해 형성될 수 있다. 앞서 설명한 바와 같이, 상기 콘택 전극(16)은 상기 제2 도전형 반도체층(15c)과 오믹콘택을 실현할 수 있는 오믹컨택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 상기 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 예를 들어, 상기 콘택 전극(16)은 ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO,In4Sn3O12 또는 Zn(1-x)MgxO(0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀을 포함할 수도 있다.
한편, 본 실시예와 같은 나노 발광구조물(15)에서는, 누설전류 방지 및/또는 광추출효율의 개선을 위해서 일부 구조를 변경하여 나노 발광구조물(15)의 측면에 위치한 측면 콘택영역(C1)만을 이용하고 그 측면과 다른 결정면을 갖는 상단에 위치한 상단 콘택영역(C2)은 이용하지 않을 수 있다. 예를 들어, 나노 발광구조물(15)의 상단에 고저항요소인 전류억제 중간층을 제공하거나(도10a 참조) 상단 콘택영역(C2)의 콘택 전극부분을 제거하여(도10b 참조) 나노 발광구조물(15)의 상단에서의 전류흐름을 억제할 수 있다.
이어, 도5g에 도시된 바와 같이, 상기 콘택 전극(16) 상에 제2 절연성 보호부(17b)를 형성할 수 있다.
상기 제2 절연성 충전부(17b)는 상기 복수의 나노 발광구조물(15)을 덮도록 상기 복수의 나노 발광구조물(15) 사이의 나머지 공간에 충전할 수 있다. 상기 제2 절연성 충전부(17b)는 상기 제1 절연성 충전부(17a)와 함께, 페시베이션 구조로 제공되는 절연성 충전부(17)를 형성할 수 있다.
상기 제2 절연성 충전부(17b)는 상기 제1 절연성 충전부(17a)와 유사한 물질로 이루어질 수 있다. 상기 제2 절연성 보호층(17b)의 형성공정도 사용되는 물질에 따라 적절히 선택되어 수행될 수 있다. 예를 들어, 상기 제2 절연성 보호층(17b)은 산화물이나 질화물일 수 있으며, 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정 또는 스핀 코팅 또는 리플로우 등의 도포공정으로 형성될 수 있다. 구체적인 예에서, 상기 제2 절연성 보호부(17b)은 TEOS, BPSG, CVD-SiO2, SOG, SOD일 수 있으며, 이와 달리, 에폭시 수지, 실리콘 수지, 폴리에틸렌 또는 폴리카보네이트과 같은 경화성 폴리머일 수 있다.
본 실시예와 달리, 상기 제2 절연성 충전부(17b)가 별도로 제공되지 않을 수 있다. 예를 들어, 콘택 전극을 후막으로 형성함으로써 나노 발광구조물 사이의 공간을 충전하는 형태로 변경될 수 있다(도13 참조).
도9a 내지 도9d는 도7a에 도시된 마스크(33)를 이용하여 나노 발광구조물(35)을 형성하는 공정을 설명하기 위한 주요공정별 단면도이다. 본 실시예에서는, 나노 발광구조물의 상단에 누설 전류가 억제되도록 전류제한층(34)을 채용된 형태를 예시하고 있다.
도9a에 도시된 바와 같이, 마스크(33)를 이용하여 베이스층(32) 상에 나노 코어(35a)를 성장시킬 수 있다. 상기 마스크(33)는 아래로 갈수록 좁아지는 폭의 개구(H)를 갖는다. 상기 나노 코어(35a)는 상기 개구(H)의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(35a)의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(35a)의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이러한 열처리 공정은 앞서 설명된 온도 조건에서 수행될 수 있다. 예를 들어, 공정 편의를 위해서 나노 코어(35a)의 성장온도와 동일하거나 유사한 온도 조건에서 수행될 수 있다. 또한, NH3 분위기에서 상기 나노 코어(35a)의 성장 압력과 온도와 동일하거나 유사한 수준의 압력/온도를 유지하면서 TMGa와 같은 금속 소스를 중단하는 방식으로 수행될 수 있다. 이러한 열처리공정은 수 초 내지 수십 분(예, 5초∼30분)동안에 지속될 수 있으나, 약 10초 ∼ 약 60초의 지속시간으로도 충분한 효과를 얻을 수 있다.
이와 같이, 나노 코어(35a)의 성장과정에서 도입되는 열처리공정은 나노 코어(35a)를 빠른 속도로 성장될 때에 야기되는 결정성의 퇴보를 방지할 수 있으므로, 빠른 결정 성장과 함께 우수한 결정품질을 함께 도모할 수 있다.
이러한 안정화를 위한 열처리 공정 구간의 시간과 횟수는 최종 나노 코어의 높이와 직경에 따라 다양하게 변경될 수 있다. 예를 들어, 개구의 폭이 300∼400㎚이고, 개구의 높이(마스크 두께)가 약 2.0㎛인 경우에, 중간지점인 약 1.0㎛에서 약 10 초 ∼ 약 60 초의 안정화 시간을 삽입하여 원하는 고품질의 코어를 성장시킬 수 있다. 물론, 이러한 안정화 공정은 코어 성장 조건에 따라 생략할 수도 있다.
이어, 도9b에 도시된 바와 같이, 상기 나노 코어(35a)의 상단에 고저항요소인 전류억제 중간층(34)을 형성할 수 있다.
상기 나노 코어(35a)를 원하는 높이로 형성한 후에, 상기 마스크(33)를 그대로 둔 채로 상기 나노 코어(35a)의 상단 표면에 전류억제 중간층(34)을 형성할 수 있다. 이와 같이, 마스크(33)를 그대로 이용함으로써 별도의 마스크를 형성하는 공정 없이, 나노 코어(35a)의 원하는 영역(상단의 표면)에 전류억제 중간층(34)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(34)은 고의적으로 도프되지 않거나 상기 나노 코어(35a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(35a)가 n형 GaN일 경우에, 상기 전류억제 중간층(34)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(35a)와 전류억제 중간층(34)을 연속적으로 형성할 수 있다. 예를 들어, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우 전류억제 중간층(34)의 두께(t)는 약 200㎚ ∼ 약 300㎚의 두께(t)를 가질 수 있으며, 이러한 전류억제 중간층은 수㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류억제 중간층(34)의 도입공정이 간소화하게 구현될 수 있다.
이어, 도9c에 도시된 바와 같이, 상기 복수의 나노 코어(35a)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(33a)까지 상기 마스크(33)를 제거한다.
본 실시예에서는, 상기 제2 물질층(33b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(33b)만을 제거하고 상기 제1 물질층(33a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(33a)은 후속 성장공정에서는 활성층 및 제2 도전형 반도체층이 상기 베이스층(32)과 접속되는 것을 방지할 수 있다.
본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 제2 물질층(33b)을 제거한 후에, 나노 코어(35a)의 표면을 일정한 조건에서 열처리하여 나노 코어(35a)의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다(도8a 및 도8b 참조). 특히, 본 실시예와 같이, 나노 코어(35a)가 경사진 측벽을 갖는 개구에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 도9d에 도시된 바와 같이, 열처리 공정 후의 나노 코어(35a')는 결정의 재배열과 함께 재성장이 일어나서 개구(H)의 직경보다 크면서 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(35a)의 상단도 불완전한 육각 피리미드 형상을 가질 수 있으나, 열처리 공정 후의 나노 코어(35a')는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크 제거 후에 불균일한 폭을 갖던 나노 코어(35a)는 열처리 공정을 통해서 균일한 폭을 갖는 육각 피라미드 기둥의 나노 코어(35a')가 되도록 재성장(및/또는 재배열)될 수 있다.
도10a 내지 도10c는 본 발명의 다양한 실시예에 따른 나노구조 반도체 발광소자의 단면도이다. 도10a 내지 도10c에 도시된 누설전류 방지 및/또는 광추출효율의 개선을 위한 예이다.
도10a에 도시된 바와 같이, 본 실시예에 따른 나노구조 반도체 발광소자(50)는, 도1에 도시된 예와 유사하게, 제1 도전형 반도체 물질로 이루어진 베이스층(52)과 상기 베이스층(52) 상에 배치된 다수의 나노 발광구조물(55)을 포함할 수 있다. 또한, 상기 나노구조 반도체 발광소자(50)는 상기 베이스층(52)이 배치된 상면을 갖는 기판(51)을 포함할 수 있다.
특별히 반대되는 설명이 없는 한, 도1에 도시된 설명이 참조로서 본 실시예의 설명에 결합될 수 있다. 상기 기판(51)의 상면에는 볼록한 패턴(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 베이스층(52)은 상기 나노 발광구조물(55)의 성장면을 제공할 수 있다. 상기 베이스층(52)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 예를 들어, 상기 베이스층(52)은 Si와 같은 n형 불순물로 도프될 수 있다.
상기 베이스층(52) 상에는 복수의 개구를 갖는 절연막(53)이 배치되며, 개구에 의해 노출된 상기 베이스층(52) 영역에 나노 코어(55a)가 형성될 수 있다. 예를 들어, 상기 절연막(53)은 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(55)은 제1 도전형 반도체로 이루어진 나노 코어(55a)와, 상기 나노 코어(55a)의 표면에 순차적으로 형성된 활성층(55b) 및 제2 도전형 반도체층(55c)을 가질 수 있다. 상기 나노 코어(55a)는 상기 베이스층(52)과 유사한 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(55a)는 n형 GaN일 수 있다. 상기 활성층(55b)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 질화물 반도체일 경우, GaN/InGaN인 다중양자우물구조일 수 있다. 상기 제2 도전형 반도체층(55c)은 p형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다.
콘택 전극(56)은 상기 절연막(53)으로부터 이격되어 상기 제2 도전형 반도체층(55c)의 일부 영역에 배치될 수 있다. 본 실시예에서는, 상기 콘택 전극(56)은 상기 나노 발광구조물(55)의 상단부를 덮도록 상기 나노 발광구조물(55)의 상부영역에 배치될 수 있다.
이러한 콘택 전극(56)의 배열에서, 상기 나노 발광구조물(55)에 인가되는 전류가 상기 나노 발광구조물(55)의 양단을 통해서 공급되며 베이스층(52)에 인접한 영역에 콘택 전극(56)이 존재하지 않으므로, 상기 나노 발광구조물(55)의 전체 영역에서 비교적 균일한 전류밀도 분포를 도모하고 전류 집중 문제를 완화시킬 수 있다.
상기 콘택 전극(56)이 상기 절연막(53)으로부터 이격된 거리는 적어도 상기 나노 발광구조물(55)의 높이(h)의 약 50% 이상, 나아가 약 70%보다 클 수 있다.
이러한 콘택 전극(56)의 배치는, 도1에 도시된 실시예와 유사하게, 상기 절연성 충전부(57)를 제1 및 제2 절연성 충전부(57a,57b)로 나누어 형성함으로써 용이하게 구현될 수 있다. 이 경우에, 상기 콘택 전극(56)이 상기 절연막(53)으로부터 이격된 거리는 상기 제1 절연성 충전부(57a)의 두께에 의해 정해질 수 있다.
본 실시예에 채용된 나노 발광구조물(55)은, 상기 나노 코어(55a)의 상단부 표면에 배치된 전류억제 중간층(54)을 포함할 수 있다.
상기 전류억제 중간층(54)은 고의적으로 도프되지 않거나 상기 나노 코어(55a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(55a)가 n형 GaN일 경우에, 상기 전류억제 중간층(54)은 언도프 GaN 또는 p형 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물만을 전환함으로써 나노 코어(55a)와 전류억제 중간층(54)을 연속적으로 형성할 수 있다. 이와 같이, 이러한 전류억제 중간층(55)은 몰드 공정과 결합하여 별도의 마스크를 형성하는 공정 없이도 용이하게 형성될 수 있다(도9a 내지 도9d 참조).
이러한 전류억제 중간층(55)의 도입을 통해서 실질적으로 나노 발광구조물(55)의 측면에 위치한 측면 콘택영역(C1)만을 이용하고 그 측면과 다른 결정면을 갖는 상단에 위치한 상단 콘택영역(C2)은 이용하지 않을 수 있다. 이로써 나노 발광구조물의 상단에서 발생되는 누설전류를 효과적으로 방지할 수 있다. 본 실시예에서, 나노 발광구조물(55)의 상단은 발광에 기여하지 않으므로, 실질적인 나노 발광구조물(55)의 높이는 상단부를 제외한 높이(h')로 이해될 수 있다. 또한, 실질적인 콘택영역인 측면 콘택영역(C1)은 도1에 도시된 예의 콘택 면적보다 작은 면적을 가질 수 있다.
상기한 실시예와 달리, 도10b에 도시된 바와 같이, 콘택 전극(66)의 자체를 변경할 수 있다. 이 경우에도 나노 발광구조물(65)의 상단에서 발생되는 누설전류를 저감시킬 수 있으며, 나아가, 나노 발광구조물(65)의 상단을 통해서 광추출효율을 향상시킬 수도 있다.
도10b에 도시된 나노구조 반도체 발광소자(60)는, 도10a에 도시된 예와 유사하게, 볼록한 패턴(R)이 형성된 기판(61)과, 상기 기판(61) 상에 배치된 베이스층(62)과, 상기 베이스층(62) 상에 형성된 다수의 나노 발광구조물(65)을 포함할 수 있다. 특별히 반대되는 설명이 없는 한, 도1 및 도10a에 도시된 설명이 참조로서 본 실시예의 설명에 결합될 수 있다.
상기 베이스층(62) 상에는 복수의 개구를 갖는 절연막(63)이 배치되며, 개구에 의해 노출된 상기 베이스층(62) 영역에 나노 코어(65a)가 형성될 수 있다. 상기 나노 발광구조물(65)은 나노 코어(65a)와, 상기 나노 코어(65a)의 표면에 순차적으로 형성된 활성층(65b) 및 제2 도전형 반도체층(65c)을 가질 수 있다.
상기 절연성 충전부(67)는 제1 및 제2 절연성 충전부(67a,67b)로 구분되며, 그 사이에 콘택 전극(66)이 배치될 수 있다.
본 실시예에 채용된 콘택 전극(66)도 도10a에 도시된 콘택 전극(56)과 유사하게 상기 절연막(63)으로부터 이격되어 상기 제2 도전형 반도체층(65c)의 일부 영역에 배치될 수 있다. 하지만, 앞선 실시예와 달리, 상기 콘택 전극(66)은 상기 나노 발광구조물(65)의 상단부에는 접속되지 않으며 상기 나노 발광구조물(65)의 상부의 측면영역에 한하여 배치된 형태를 갖는다.
이러한 콘택 전극(66)의 배치도 역시 나노 발광구조물(65)의 양단을 통해서 전류를 공급하므로, 전체 영역에서 전류 밀도를 균일하게 분산시킬 수 있을 뿐만 아니라, 앞선 실시예와 유사하게 누설전류를 저감시킬 수 있다. 즉, 본 실시예에서는 실질적으로 나노 발광구조물(65)의 측면에 위치한 측면 콘택영역(C1)만을 이용하므로, 그 측면과 다른 결정면을 갖는 상단에서 야기될 수 누설전류를 효과적으로 방지할 수 있다. 또한, 본 실시예에서, 상기 나노 발광구조물(65)의 상단이 상기 콘택 전극(66)에 덮이지 않은 채 개방되어 있으므로, 상기 콘택 전극(66)의 불이익한 광학적 특성(예, 굴절률, 투명도)으로 인한 광추출 효율의 감소를 방지할 수 있다.
본 실시예에 따른 콘택 전극은 다양한 방법으로 형성될 수 있다. 예를 들어,도10a에 도시된 구조와 유사하게 상기 나노 발광구조물(65)을 덮도록 콘택 전극(66)과 제2 절연성 충전부(67a)를 형성한 후에 식각공정을 적용하여 상기 콘택 전극(66)과 제2 절연성 충전부(67a)를 부분적으로 제거하고 상기 나노 발광구조물(65)의 상단을 노출시킬 수 있다. 도10b에 도시된 바와 같이, 에천트와 식각조건을 조절하여 나노 발광구조물(65)을 거의 식각되지 않은 채로 잔류시킬 수 있다.
본 공정과 달리, 에천트와 식각 조건을 달리하여 나노 발광구조물의 상단을 의도적으로 식각시킬 수 있으며, 다른 공정에서는 기계적/화학적 연마를 이용한 평탄화 공정을 적용할 수 있다.
도10c에 도시된 실시예는, 도10b에 도시된 실시예와 달리, 콘택 전극의 위치를 나노 발광구조물의 하부에 배치하여 광추출효율을 더욱 향상시킬 수도 있다.
구체적으로, 도10c에 도시된 나노구조 반도체 발광소자(60')는, 도10b에 도시된 예와 유사하게, 볼록한 패턴(R)이 형성된 기판(61)과, 상기 기판(61) 상에 배치된 베이스층(62)과, 상기 베이스층(62) 상에 형성된 다수의 나노 발광구조물(65)을 포함하며, 상기 베이스층(62) 상에는 복수의 개구를 갖는 절연막(63)이 배치될 수 있다. 상기 나노 발광구조물(65)은 나노 코어(65a)와, 상기 나노 코어(65a)의 표면에 순차적으로 형성된 활성층(65b) 및 제2 도전형 반도체층(65c)을 가질 수 있다.
본 실시예에서, 콘택전극(66')은 나노 발광구조물(65)의 측면 중 하부영역에 한하여 배치된다. 이러한 구조에서, 나노 발광구조물(65)의 상부영역은 콘택 전극(66')에 가려지지 않을 수 있다. 일반적으로, 콘택 전극을 ITO와 같은 투명 전극 물질을 사용하더라도 굴절률이 상이하므로, 나노 발광구조물이 위치한 방향으로의 광추출효율이 저하될 수 있으나, 본 실시예와 같이 콘택전극(66')이 나노 발광구조물(65)의 측면 중 하부영역에 한하여 배치될 경우에, 상부방향으로의 광추출효율을 크게 개선할 수 있다.
또한, 본 실시예와 같이, 절연성 충전부(67')를 나노 발광구조물(65)의 상단이 개방되도록 형성함으로써 광추출효율을 추가적으로 향상시킬 수 있다. 이와 달리, 절연성 충전부를 나노 발광구조물을 덮도록 형성하고, 절연성 충전부의 상면에 요철 구조를 부가하여 광추출효율을 개선할 수도 있다.
도11에 도시된 나노구조 반도체 발광소자(70)는, 앞선 실시예와 유사하게 볼록한 패턴(R)이 형성된 기판(71)과, 상기 기판(71) 상에 배치된 베이스층(72)과, 상기 베이스층(72) 상에 형성된 다수의 나노 발광구조물(75)을 포함할 수 있다. 특별히 반대되는 설명이 없는 한, 앞선 실시예들의 설명이 참조로서 본 실시예의 설명에 결합될 수 있다.
상기 베이스층(72) 상에는 복수의 개구를 갖는 절연막(73)이 배치되며, 개구에 의해 노출된 상기 베이스층(72) 영역에 나노 코어(75a)가 형성될 수 있다. 상기 나노 발광구조물(75)은 나노 코어(75a)와, 상기 나노 코어(75a)의 표면에 순차적으로 형성된 활성층(75b) 및 제2 도전형 반도체층(75c)을 가질 수 있다. 상기 절연성 충전부(77)는 제1 및 제2 절연성 충전부(77a,77b)로 구분되며, 그 사이에 콘택 전극(76)이 배치될 수 있다.
본 실시예에 채용된 콘택 전극(76)은 상기 절연막(73)으로부터 이격되도록 배치될 수 있다. 또한, 상기 나노 발광구조물(75)는 평탄화된 상면을 가지며, 그 상면에는 상기 콘택 전극(76)이 배치되지 않는다. 본 실시에에서는, 상기 나노 발광구조물을 덮도록 콘택 전극을 형성한 후에 기계적/화학적인 연마와 같이 평탄화공정으로 얻어진 구조일 수 있다.
본 실시예에 따른 콘택 전극(76)의 배치에 의해서도, 나노 발광구조물(75)의 양단을 통해서 전류를 공급될 수 있으므로, 전체 영역에서의 균일한 전류 밀도 분포에도 기여할 수 있으며, 나노 발광구조물(75)의 상단부에 발생되는 누설전류를 저감시킬 수 있다.
또한, 본 실시예에서도, 도10b에 도시된 실시예와 유사하게, 상기 나노 발광구조물(75)의 상단이 상기 콘택 전극(76)에 의해 덮이지 않은 채 개방되어 있으므로, 상기 콘택 전극(76)의 불이익한 광학적 특성(예, 굴절률, 투명도)으로 인한 광추출 효율의 감소를 방지할 수 있다.
필요에 따라, 상기 콘택 전극(76)의 상단이 추가 식각되어 평탄한 상면보다 낮은 위치에 배치될 수 있다. 이 경우에도, 상기 콘택 전극(76)에 의한 전류밀도의 분산효과를 위해서 상기 나노 발광구조물(75)의 상단부로부터 이격된 거리가 상기 나노 발광구조물(75)의 높이의 약 10%보다 작게 유지할 수 있다.
도12a 및 도12b는 나노 발광구조물의 다양한 예를 나타내는 단면도이다. 도12a 및 도12b에 도시된 예는 도10b에서 식각공정을 다양하게 변경하여 얻어질 수 있는 형태일 수 있다.
도12a를 참조하면, 베이스층(82) 상에는 개구(H)를 갖는 절연막(73)가 형성된다. 나노 발광구조물(85)은 개구(H)로부터 형성된 나노 코어(85a)와, 상기 나노 코어(85a)의 표면에 순차적으로 형성된 활성층(85b) 및 제2 도전형 반도체층(85c)을 갖는다. 상기 나노 발광구조물(85) 주위에는 절연성 보호층(87)이 배치될 수 있다. 상기 나노 발광구조물(85)의 상부영역, 즉 상기 제2 도전형 반도체층(85c) 상부의 일부 표면에 콘택 전극(86)이 위치할 수 있다. 상기 나노 발광구조물(85)의 상단은 제2 도전형 반도체층(85c)과 활성층(85b)이 부분적으로 제거되고, 나노 코어(85a)의 상단은 볼록한 구조(A1)를 가질 수 있다.
예를 들어, SOG와 같은 절연성 충전부가 제거되어 나노 발광구조물의 상단을 노출시키는 1차 식각공정을 CF 플라즈마 에칭을 이용하여 실시하고, ITO와 질화물 단결정을 제거하는 2차 식각공정을 BCl3와 Cl2을 혼합한 플라즈마 에천트를 이용하여 등방성 식각을 적용하여 볼록한 구조(A1)를 얻을 수 있다.
도12b를 참조하면, 베이스층(82) 상에는 개구(H)를 갖는 절연막(83)가 형성된다. 나노 발광구조물(85')은 개구(H)로부터 형성된 나노 코어(85a')와, 상기 나노 코어(85a')의 표면에 순차적으로 형성된 활성층(85b') 및 제2 도전형 반도체층(85c')을 갖는다. 상기 나노 발광구조물(85')의 상단은 제2 도전형 반도체층(85c')과 활성층(85b')이 부분적으로 제거되고, 나노 코어(85a')의 상단은 불규칙한 요철면(A2)을 가질 수 있다.
이러한 형상은 2차 식각공정에서 플라즈마 에천트를 달리하여 형성될 수 있다. 예를 들어, BCl3을 사용하지 않고, Cl2만을 이용한 플라즈마 에칭을 통해서 얻어질 수 있다.
이와 같이, 에천트의 선택(종류 또는 배합비)과 식각공정의 조건을 조절함으로써 식각된 나노 발광구조물의 상단의 형상을 다양하게 변경시킬 수 있다. 또한, 나노 발광구조물의 상단 형상을 제어하여 광추출효율을 개선할 수 있다.
앞선 실시예에서는, 절연성 충전부를 제1 및 제2 절연성 충전부로 나누어 형성하는 예를 설명하였으나 도13에 도시된 예와 같이 다양하게 변경될 수 있다.
도13에 도시된 나노구조 반도체 발광소자(90)는, 기판(91)과, 상기 기판(91) 상에 배치된 베이스층(92)과, 상기 베이스층(92) 상에 형성된 다수의 나노 발광구조물(95)을 포함할 수 있다. 특별히 반대되는 설명이 없는 한, 앞선 실시예들의 설명이 참조로서 본 실시예의 설명에 결합될 수 있다.
상기 베이스층(92) 상에는 복수의 개구를 갖는 절연막(93)이 배치되며, 개구에 의해 노출된 상기 베이스층(92) 영역에 나노 코어(95a)가 형성될 수 있다. 상기 나노 발광구조물(95)은 나노 코어(95a)와, 상기 나노 코어(95a)의 표면에 순차적으로 형성된 활성층(95b) 및 제2 도전형 반도체층(95c)을 가질 수 있다.
상기 절연성 충전부(97)는 나노 발광구조물(95) 사이의 공간이 부분적으로 충전되도록 형성될 수 있다. 상기 절연성 충전부(97)의 형성 두께를 조절하여 상기 나노 발광구조물(95)의 상부 영역을 노출시킬 수 있으며, 상기 콘택 전극(96)은 상기 노출된 상부 영역에 접속될 수 있다. 본 실시예에 채용된 콘택 전극(96)은 앞선 실시예와 달리, 후막으로 형성됨으로써 나노 발광구조물(95) 사이의 나머지 공간이 충전되도록 형성될 수 있다
도14는 도13에 도시된 나노구조 반도체 발광소자(90)에 전극이 형성된 형태를 나타낸다.
도14에 도시된 나노구조 반도체 발광소자(110)는 도13에 도시된 소자(90)에서 성장 기판(91)을 분리하고, 영구기판(115)을 접합시킨 구조를 갖는다.
구체적으로, 도13에 도시된 소자(90)에서 결정 성장에 사용된 기판(91)을 상기 제1 도전형 반도체 베이스층(92)으로부터 제거할 수 있다. 본 제거공정은 레이저 리프트 오프공정 또는 연마/식각공정을 이용하여 실행될 수 있다. 예를 들어, 상기 기판(91)이 사파이어 기판인 경우에, 레이저 빔을 상기 기판(91)과 상기 제1 도전형 반도체 베이스층(92)의 계면에 조사함으로써 성장용 기판(91)을 상기 제1 도전형 반도체 베이스층(92)으로부터 분리시킬 수 있다. 반면에 상기 기판(91)이 Si과 같은 불투명 기판일 경우, 연마/식각 공정을 이용하여 상기 기판(91)을 제거할 수 있다.
상기 성장용 기판(91)에 제거되어 얻어진 제1 도전형 반도체 베이스층(92)의 표면에는 전극패드(116)가 배치될 수 있다. 또한, 상기 영구 기판(115)은 도전성 기판으로서 외부 회로와 연결되는 일 전극으로 사용될 수 있다.
상술된 실시예에 제안된 콘택 전극의 배치는 다양하게 변경될 수 있다. 상술된 실시예에서는 나노 발광구조물의 상부의 일영역에 배치된 형태만을 제안하였으나, 필요에 따라 도15에 도시된 바와 같이, 나노 발광구조물의 중간영역에 추가로 콘택 전극을 배치할 수 있다. 이러한 형태는 나노 발광구조물의 종횡비가 상당히 큰 경우(예, 10:1 이상)에 유익하게 적용될 수 있다.
도15를 참조하면, 본 실시예에 따른 나노구조 반도체 발광소자(120)는, 앞선 실시예들과 유사하게, 제1 도전형 반도체 물질로 이루어진 베이스층(122)과 상기 베이스층(122) 상에 배치된 다수의 나노 발광구조물(125)을 포함할 수 있다. 또한, 상기 나노구조 반도체 발광소자(120)는 상기 베이스층(122)이 배치된 상면을 갖는 기판(121)을 포함할 수 있다.
특별히 반대되는 설명이 없는 한, 도1에 도시된 설명이 참조로서 본 실시예의 설명에 결합될 수 있다. 상기 기판(121)의 상면에는 볼록한 패턴(R)이 형성될 수 있다. 상기 요철(R)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다. 상기 베이스층(122)은 상기 나노 발광구조물(122)의 성장면을 제공할 수 있다. 상기 베이스층(122) 상에는 복수의 개구를 갖는 절연막(123)이 배치되며, 개구에 의해 노출된 상기 베이스층(122) 영역에 나노 코어(125a)가 형성될 수 있다.
상기 나노 발광구조물(125)은 제1 도전형 반도체로 이루어진 나노 코어(125a)와, 상기 나노 코어(125a)의 표면에 순차적으로 형성된 활성층(125b) 및 제2 도전형 반도체층(125c)을 가질 수 있다.
본 실시예에 따른 나노구조 반도체 발광소자(120)는, 2개의 콘택 전극(126a,)을 구비할 수 있다. 제1 콘택 전극(125a)은 상기 절연막(123)으로부터 제1 거리(d1)로 이격되어 상기 나노 발광구조물(125)의 중간 영역에 배치될 수 있다. 제2 콘택 전극은, 상기 제1 콘택 전극(126a)으로부터 제2 거리(d2)로 이격되어 상기 나노 발광구조물(125)의 상단부를 덮도록 상기 나노 발광구조물(125)의 상부영역에 배치될 수 있다.
상기 제2 콘택 전극(126b)을 통해서 상기 나노 발광구조물(125)에 인가되는 전류가 상기 나노 발광구조물(125)의 양단으로 공급될 뿐만 아니라, 나노 발광구조물(15) 중간영역에서 상기 제1 콘택 전극(126a)에 의해 베이스층(122)과의 전류경로가 추가로 형성될 수 있다. 이러한 콘택 전극(126a)의 배치는 상기 나노 발광구조물(125)의 종횡비가 큰 경우에, 예를 들어 10:1 이상인 경우에 나노 발광구조물(15)의 양단을 통해서 전류가 인가될 경우에 중간영역에 상대적으로 낮은 전류밀도 분포를 나타낼 수 있다. 이러한 문제를 보완하기 위해서, 본 실시예와 같이 나노 발광구조물(125)의 중간영역에 추가적인 콘택 전극(126a)이 제공될 있다.
본 실시예에 따른 콘택 전극의 배치는, 도15에 도시된 바와 같이, 상기 절연성 충전부(127)를 제1 내지 제3 절연성 충전부(127a,127b,127c)로 나누어 형성함으로써 용이하게 구현될 수 있다.
우선, 상기 복수의 나노 발광구조물(125) 사이의 일부 공간에 충전되도록 제1 절연성 충전부(127a)를 형성하고, 그 위에 제2 도전형 반도체층(125c)의 일부 영역과 접속되도록 제1 콘택 전극(126a)을 형성할 수 있다. 이 때에, 상기 제1 콘택 전극(126a)의 위치는 상기 제1 절연성 충전부(127a)의 두께(d1)에 의해 결정될 수 있다. 상기 복수의 나노 발광구조물(125) 사이의 나머지 일부 공간에 충전되도록 상기 제1 콘택 전극(126a) 상에 제2 절연성 충전부(127b)를 형성하고, 그 위에 제2 도전형 반도체층(125c)의 상부 영역과 접속되도록 제2 콘택 전극(126b)을 형성할 수 있다. 이 때에, 상기 제1 콘택 전극(126a)과 상기 제2 콘택 전극(126b)의 이격거리는 상기 제2 절연성 충전부(127b)의 두께(d2)에 의해 결정될 수 있다. 상기 제2 콘택 전극은 본 실시예와 같이 상기 나노 발광구조물의 상단을 덮도록 형성될 수 있으나, 이에 한정되지 않고, 앞선 실시예들과 같이 상단의 표면을 노출시키거나 상단의 형상을 변경할 수 있다.
상기 복수의 나노 발광구조물(125) 사이의 나머지 공간에 충전하며 상기 복수의 나노 발광구조물(125)을 덮도록 상기 제2 콘택 전극(126b) 상에 제3 절연성 충전부(127c)를 형성할 수 있다.
도16 및 도17는 상술된 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다.
도16에 도시된 반도체 발광소자 패키지(500)는 도1에 도시된 나노구조 반도체 발광소자(10), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)일 수 있다.
상기 나노구조 반도체 발광소자(10)는 리드 프레임(503)에 실장되어, 각 전극이 리드 프레임(503)에 전기적으로 연결될 수 있다. 필요에 따라, 나노구조 반도체 발광소자(10)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 나노구조 반도체 발광소자(10)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
도17에 도시된 반도체 발광소자 패키지(600)는 도14에 도시된 나노구조 반도체 발광소자(110), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다.
상기 나노구조 반도체 발광소자(110)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(603) 또는 상기 나노구조 반도체 발광소자(110) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자 및 이를 구비한 패키지는 다양한 응용제품에 유익하게 적용될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 응용제품의 광원으로 채용될 수 있다. 도18 내지 도21은 나노구조 반도체 발광소자가 채용될 수 있는 다양한 응용제품을 예시한다.
도18 및 도19는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도18을 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 상기 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 이용할 수 있다.
도18에 도시된 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도19에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도20은 본 발명의 실시형태에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도20에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형 구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술된 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지일 수 있는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 상기 나노구조 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도21은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도21을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있다. 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 배치되며, 복수의 개구를 갖는 절연막;
    상기 복수의 개구 각각에 위치하며, 각각 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 표면에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 및
    상기 절연막으로부터 이격되어 상기 제2 도전형 반도체층의 일부 영역에 배치된 콘택 전극;을 포함하며,
    상기 나노 발광구조물의 상단부는 상기 나노 발광구조물의 측면의 결정면과 다른 결정면을 가지며,
    상기 콘택 전극은 상기 나노 발광구조물의 상단부에 배치되지 않고, 상기 나노 발광구조물의 측면 상단으로부터 형성되어 상기 나노 발광구조물의 측면에 배치되는 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 콘택 전극이 상기 절연막으로부터 이격된 거리는 상기 나노 발광구조물의 높이의 50%보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제1항에 있어서,
    상기 나노 발광구조물의 종횡비는 2:1 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제1항에 있어서,
    상기 나노 발광구조물의 상단부에서 상기 활성층을 통과하는 전류 흐름이 억제되도록 상기 활성층과 상기 나노 코어 사이 및 상기 활성층과 상기 제2 도전형 반도체층 사이 중 적어도 한 영역에 배치된 전류억제 중간층을 더 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 삭제
  6. 제1항에 있어서,
    상기 콘택 전극은 상기 나노 발광구조물의 상단부로부터 이격되며, 그 이격된 거리는 상기 나노 발광구조물의 높이의 10%보다 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제1항에 있어서,
    상기 나노 발광구조물의 상단부는 비평탄한 면을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제1항에 있어서,
    상기 콘택 전극은 상기 나노 발광구조물의 높이 방향으로 이격되어 배치된 복수의 콘택 전극을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제8항에 있어서,
    상기 나노 발광구조물의 종횡비는 10:1 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 배치되며, 각각, 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 표면에 순차적으로 위치한 활성층 및 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물; 및
    상기 베이스층으로부터 이격되며, 상기 나노 발광구조물의 상단부에 배치되지 않고 상기 나노 발광구조물의 측면에 배치되며, 상기 제2 도전형 반도체층에 접속된 콘택 전극을 포함하고,
    상기 나노 발광구조물의 상단부는 비평탄한 면을 갖는 나노구조 반도체 발광소자.
KR1020140036132A 2014-03-27 2014-03-27 나노구조 반도체 발광소자 Active KR102188497B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140036132A KR102188497B1 (ko) 2014-03-27 2014-03-27 나노구조 반도체 발광소자
US14/605,551 US9287446B2 (en) 2014-03-27 2015-01-26 Nanostructure semiconductor light emitting device
US15/018,026 US9660139B2 (en) 2014-03-27 2016-02-08 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140036132A KR102188497B1 (ko) 2014-03-27 2014-03-27 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20150113288A KR20150113288A (ko) 2015-10-08
KR102188497B1 true KR102188497B1 (ko) 2020-12-09

Family

ID=54191569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140036132A Active KR102188497B1 (ko) 2014-03-27 2014-03-27 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (2) US9287446B2 (ko)
KR (1) KR102188497B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI636952B (zh) * 2013-12-13 2018-10-01 瑞典商Ｇｌｏ公司 使用介電膜以減少奈米線發光二極體中之透明導電氧化物之電阻率
KR102203461B1 (ko) * 2014-07-10 2021-01-18 삼성전자주식회사 나노 구조 반도체 발광 소자
US9773889B2 (en) * 2014-07-18 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Method of semiconductor arrangement formation
KR20160027610A (ko) * 2014-09-01 2016-03-10 삼성전자주식회사 나노구조 반도체 발광소자
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
KR102237149B1 (ko) * 2014-11-18 2021-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
US9620466B1 (en) * 2015-11-30 2017-04-11 Infineon Technologies Ag Method of manufacturing an electronic device having a contact pad with partially sealed pores
DE102016102876A1 (de) * 2016-02-18 2017-08-24 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
JP6954562B2 (ja) * 2017-09-15 2021-10-27 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
CN107749437A (zh) * 2017-11-17 2018-03-02 广州市香港科大霍英东研究院 可挠性发光二极管制程及其结构
US11482644B2 (en) * 2018-09-29 2022-10-25 Intel Corporation Nanowire light emitting diodes with high extraction efficiency for micro LED displays
KR102651789B1 (ko) 2018-11-06 2024-03-27 삼성디스플레이 주식회사 발광 소자 구조물 및 이의 제조방법
CN110231309A (zh) * 2019-04-15 2019-09-13 厦门大学 一种利用石墨烯的介质棱镜结构及其传感的方法
JP7056628B2 (ja) * 2019-06-28 2022-04-19 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2021057443A (ja) * 2019-09-30 2021-04-08 セイコーエプソン株式会社 発光装置、および、プロジェクター
KR20210073675A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7424038B2 (ja) * 2019-12-23 2024-01-30 セイコーエプソン株式会社 発光装置、および、プロジェクター
JP7531805B2 (ja) * 2020-06-30 2024-08-13 セイコーエプソン株式会社 発光装置およびプロジェクター
JP2022019456A (ja) * 2020-07-17 2022-01-27 ソニーセミコンダクタソリューションズ株式会社 発光装置および表示装置
JP7631976B2 (ja) * 2021-03-29 2025-02-19 セイコーエプソン株式会社 発光装置、プロジェクター、およびディスプレイ
KR20230033218A (ko) 2021-08-30 2023-03-08 삼성디스플레이 주식회사 발광 소자 및 이를 포함한 표시 장치, 및 발광 소자의 제조 방법
US20230369535A1 (en) * 2022-05-10 2023-11-16 Meta Platforms Technologies, Llc Nanowire architecture for micro-displays

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US7132677B2 (en) * 2004-02-13 2006-11-07 Dongguk University Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
NZ570678A (en) * 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR20110039313A (ko) * 2008-07-07 2011-04-15 글로 에이비 나노구조 ｌｅｄ
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
WO2011067872A1 (ja) 2009-12-01 2011-06-09 国立大学法人北海道大学 発光素子およびその製造方法
JP5911856B2 (ja) 2010-06-18 2016-04-27 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄの構造体およびそれを製作する方法
US8835903B2 (en) * 2010-07-29 2014-09-16 National Tsing Hua University Light-emitting diode display and method of producing the same
KR20120052651A (ko) * 2010-11-16 2012-05-24 삼성엘이디 주식회사 나노로드 발광소자
KR20120055390A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 발광소자 및 그 제조방법
KR101622309B1 (ko) 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
US8350249B1 (en) * 2011-09-26 2013-01-08 Glo Ab Coalesced nanowire structures with interstitial voids and method for manufacturing the same
US8350251B1 (en) 2011-09-26 2013-01-08 Glo Ab Nanowire sized opto-electronic structure and method for manufacturing the same
KR101258583B1 (ko) 2011-10-21 2013-05-02 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101269053B1 (ko) * 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법
US8937297B2 (en) 2011-12-02 2015-01-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Optoelectronic device including nanowires with a core/shell structure
KR20130106690A (ko) 2012-03-20 2013-09-30 삼성전자주식회사 백색 발광 다이오드
KR20130131217A (ko) * 2012-05-23 2013-12-03 삼성전자주식회사 반도체 발광소자
EP2912698B1 (en) * 2012-10-26 2018-04-04 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same
EP2912699B1 (en) * 2012-10-26 2019-12-18 Glo Ab Method for modifying selected portions of nanowire sized opto-electronic structure
WO2014197799A1 (en) * 2013-06-07 2014-12-11 Glo-Usa, Inc. Multicolor led and method of fabricating thereof

Also Published As

Publication number Publication date
KR20150113288A (ko) 2015-10-08
US20160155897A1 (en) 2016-06-02
US9287446B2 (en) 2016-03-15
US9660139B2 (en) 2017-05-23
US20150280062A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
KR102188497B1 (ko) 나노구조 반도체 발광소자
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
US9525102B2 (en) Method for manufacturing nanostructure semiconductor light emitting device
US9842966B2 (en) Nano-structured semiconductor light-emitting element
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR102212557B1 (ko) 나노구조 반도체 발광소자
KR102203461B1 (ko) 나노 구조 반도체 발광 소자
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102252991B1 (ko) 나노구조 반도체 발광소자
KR20150145756A (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140327

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190226

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140327

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200330

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 5

End annual number: 5