[go: up one dir, main page]

KR102188499B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102188499B1
KR102188499B1 KR1020140087466A KR20140087466A KR102188499B1 KR 102188499 B1 KR102188499 B1 KR 102188499B1 KR 1020140087466 A KR1020140087466 A KR 1020140087466A KR 20140087466 A KR20140087466 A KR 20140087466A KR 102188499 B1 KR102188499 B1 KR 102188499B1
Authority
KR
South Korea
Prior art keywords
group
nano
belonging
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140087466A
Other languages
English (en)
Other versions
KR20160008028A (ko
Inventor
허재혁
김정섭
최영진
이진섭
강삼묵
서연우
성한규
천대명
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140087466A priority Critical patent/KR102188499B1/ko
Priority to US14/752,814 priority patent/US9461199B2/en
Publication of KR20160008028A publication Critical patent/KR20160008028A/ko
Application granted granted Critical
Publication of KR102188499B1 publication Critical patent/KR102188499B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 복수의 나노 발광구조물은 동일한 성장공정에 의해 형성되며, 각각 2개 이상의 나노 발광구조물을 갖는 n개의 그룹(n은 2 이상인 정수)으로 구분되고, 상기 각 그룹의 활성층은 각각 서로 다른 광을 방출하도록 상기 각 그룹의 나노 코어의 직경, 높이 및 피치 중 적어도 하나가 상이한 나노구조 반도체 발광소자를 제공할 수 있다.

Description

나노구조 반도체 발광소자{NANO STRUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
최근에는 새로운 반도체 발광소자 기술로서, 나노 구조물을 이용한 반도체 발광소자의 개발되고 있다. 3차원 나노 구조물을 이용한 반도체 발광소자(이하, '나노 구조 반도체 발광소자'라 함)는, 결정성이 크게 개선될 뿐만 아니라, 비극성면 또는 반극성면에서 활성층을 얻을 수 있으므로, 분극에 의한 효율저하를 방지할 수 있다. 또한, 넓은 표면적을 통해 발광할 수 있으므로, 광효율을 크게 향상시킬 수 있다.
당 기술분야에서는, 서로 다른 파장의 광을 방출하는 복수의 나노 발광 구조물을 갖는 나노구조 반도체 발광소자가 요구되고 있다. 또한, 복수의 다른 파장의 조합을 통해서 백색광을 구현할 수 있는 나노구조 반도체 발광소자가 연구되고 있다.
본 발명의 일 측면은, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 복수의 나노 발광구조물은 동일한 성장공정에 의해 형성되며, 각각 2개 이상의 나노 발광구조물을 갖는 n개의 그룹(n은 2 이상인 정수)으로 구분되고, 상기 각 그룹에 해당하는 활성층의 양자우물 두께(Tn)는 하기 식(1) 및 (2)의 조건을 만족하며,
Figure 112014065389886-pat00001
.....................(1)
T1 < T2 <....< Tn-1 < Tn .......................(2)
여기서, K는 비례상수이며, Dn와 Hn는 제n 그룹에 속하는 나노 코어의 직경과 높이를 나타내며, Pn는 제n 그룹에 속하는 나노 코어의 피치를 나타내고, 상기 각 그룹의 활성층은 서로 다른 광을 방출하도록 상기 각 그룹의 Dn, Hn 및 Pn 중 적어도 하나가 상이한 나노구조 반도체 발광소자를 제공한다.
상기 n개의 그룹은 제1 내지 제3 그룹을 포함하며, 상기 제1 내지 제3 그룹의 활성층으로부터 방출되는 광이 조합되어 백색광을 제공할 수 있다.
이 경우에, 상기 제1 그룹에 속하는 활성층의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일 수 있다.
상기 제1 그룹에 속하는 활성층의 양자우물 두께는 약 1㎚ ∼ 약 5㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 양자우물 두께는 약 1.5㎚ ∼ 약 5.5㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 양자우물 두께는 약 2㎚ ∼ 약 7.5㎚ 범위일 수 있다.
이 경우에, 상기 각 그룹의 나노 코어의 크기는 실질적으로 동일하며, 상기 제2 및 제3 그룹에 속하는 활성층의 양자우물 두께는 각각 상기 제1 및 제2 그룹에 속하는 활성층의 양자우물 두께보다 약 40% 이상 클 수 있다.
상기 제1 그룹에 속하는 활성층의 양자우물 두께는 약 1.5㎚ 이상일 수 있다.
상기 제1 내지 제3 그룹에 속하는 활성층의 양자우물은 인듐(In)을 함유한 질화물막을 포함하며, 적어도 일부 그룹 간의 양자우물의 인듐 함량이 서로 상이할 수 있다.
일 실시예에서, 상기 각 그룹에 속하는 나노 코어의 피치의 상대적인 비율(P1:P2:P3)은 하기 식 (a) 및 (b-1) 내지 (b-3)을 만족할 수 있다.
P1 < P2 < P3 .......................(a)
1 < P1 < 2.24 ......................(b-1)
1.2 < P2 < 2.35 .....................(b-2)
1.4 < P3 < 2.74 ......................(b-3)
이 경우에, 상기 각 그룹의 나노 코어의 크기는 실질적으로 동일하며, 상기 제2 및 제3 그룹에 속하는 나노 코어의 피치는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 피치보다 약 20% 이상 더 클 수 있다.
상기 제1 그룹에 속하는 나노 코어의 피치는 약 0.5㎛∼2.5㎛ 범위일 수 있다.
상기 제1 내지 상기 제3 그룹 중 적어도 하나의 그룹의 나노 코어는 다른 그룹의 나노 코어의 크기와 상이할 수 있다.
일 실시예에서, 상기 각 그룹에 속하는 나노 코어의 직경(Dn)과 높이(Hn)의 곱에 대한 상대적인 비율은 하기 식 (c) 및 (d) 중 적어도 하나와, 그리고 (e-1) 내지 (e-3)을 만족할 수 있다.
D1 > D2 > D3 .......................(c)
H1 > H2 > H3 .......................(d)
0.2 < D1×H1 < 1 .......................(e-1)
0.18 < D2×H2 < 0.67 ...................(e-2)
0.13 < D3×H3 < 0.5 ....................(e-3)
특정 예에서, 상기 각 그룹의 나노 코어 피치는 실질적으로 동일하며, 상기 제2 및 제3 그룹에 속하는 나노 코어의 직경은 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 직경보다 약 40% 이하로 작을 수 있다.
특정 예에서, 상기 각 그룹의 나노 코어 피치는 실질적으로 동일하며, 상기 제2 및 제3 그룹에 속하는 나노 코어의 높이는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 높이보다 약 40% 이하로 작을 수 있다.
상기 제1 내지 상기 제3 그룹 중 적어도 하나의 그룹의 나노 코어는 다른 그룹의 나노 코어의 피치와 다른 피치로 배열될 수 있다.
상기 제1 내지 제3 그룹에 속하는 나노 코어는 서로 동일한 높이와 서로 다른 직경을 가질 수 있다.
적어도 상기 제3 그룹에 속하는 나노 코어의 피치는 1.5㎛보다 클 수 있다.
상기 베이스층의 상면은 서로 다른 제1 내지 제3 영역으로 구분되며, 상기 제1 내지 제3 그룹의 나노 발광구조물은 각각 상기 제1 내지 제3 영역에 배열될 수 있다.
이 경우에, 상기 제1 내지 제3 영역 중 적어도 하나의 영역은 다른 영역의 면적과 상이할 수 있다.
상기 n개의 그룹은 제1 및 제2 그룹을 포함하며, 상기 제1 그룹에 속하는 활성층의 방출파장은 약 430㎚ ∼ 약 470㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 약 560㎚ ∼ 약 590㎚ 범위일 수 있다.
본 발명의 일 실시예는, 제1 도전형 반도체로 이루어진 베이스층과, 상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막과, 상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며, 상기 복수의 나노 발광구조물은 동일한 성장공정에 의해 형성되며, 각각 2개 이상의 나노 발광구조물을 갖는 제1 내지 제3 그룹으로 구분되고, 상기 각 그룹에 속하는 활성층의 양자우물은 서로 다른 광을 방출하며, 하기 식(1)을 만족하고,
T1 < T2 < T3 .......................(1)
상기 각 그룹에 속하는 나노 코어의 피치의 상대적 비율(P1:P2:P3)은 하기 식을 만족하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공할 수 있다.
P1 < P2 < P3 .......................(a)
1 < P1 < 2.24 ......................(b-1)
1.2 < P2 < 2.35 .....................(b-2)
1.4 < P3 < 2.74 ......................(b-3)
상기 제1 그룹에 속하는 활성층의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위이며, 상기 제1 내지 제3 그룹의 활성층으로부터 방출되는 광이 조합되어 백색광을 제공할 수 있다.
상기 제1 내지 제3 그룹에 속하는 나노 코어는 실질적으로 동일한 높이를 가질 수 있다.
본 발명의 다른 측면은 제1 및 제2 전극구조를 갖는 패키지 기판과, 상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된, 상술된 실시예에 따른 나노구조 반도체 발광소자를 포함하는 발광소자 패키지를 제공할 수 있다.
본 발명의 또 다른 측면은, 상술된 실시예에 따른 나노구조 반도체 발광소자와, 상기 나노구조 반도체 발광소자를 구동하도록 구성된 구동부와, 상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치를 제공한다.
하나의 기판에서 동일한 MOCVD 공정을 이용하여 성장된 나노 발광 구조물을 이용하여 서로 다른 파장을 갖는 복수의 광을 방출하는 나노구조 반도체 발광소자를 제공할 수 있다. 상기 나노 코어의 크기(직경 및 높이)와 피치 중 적어도 하나의 인자를 조절함으로써 서로 다른 방출파장의 광을 갖는 복수의 그룹의 나노 발광구조물을 제공할 수 있다. 또한, 서로 다른 방출파장을 조합하여 최종 광으로서 백색광을 방출하는 반도체 발광소자를 제공할 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 개략적으로 나타내는 사시도이다.
도2는 도1에 도시된 나노구조 반도체 발광소자를 X1-X1'로 절개하여 본 측단면도이다.
도3은 도2에 채용된 마스크의 개구 패턴을 예시하는 평면도이다.
도4는 양자우물의 두께에 따른 방출파장의 변화를 나타내는 그래프이다.
도5는 본 발명의 일 실시예에 따른 나노 반도체 발광소자를 나타내는 측단면도이다.
도6는 도5에 채용된 마스크의 개구 패턴을 예시하는 평면도이다.
도7은 본 발명의 일 실시예에 따른 나노 반도체 발광소자를 나타내는 측단면도이다.
도8a 내지 도8d는 실험예1(피치의 변화)에서 얻어진 나노 발광구조물의 평면을 나타내는 사진이다.
도9는 실험예1에서 얻어진 나노 발광구조물의 방출파장을 나타내는 그래프이다.
도10는 실험예2(높이의 변화)에서 얻어진 나노 발광구조물의 PL 피크 파장을 나타내는 그래프이다.
도11은 실험예3의 결과로서, 나노 코어의 직경 및 피치에 따른 활성층 두께 변화를 나타내는 그래프이다.
도12a 내지 도12f는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조공정을 설명하기 위한 단면도이다.
도13a 및 도13b는 도12b에 채용된 절연막의 개구 형상을 나타내는 측단면도이다.
도14a 및 도14b는 도12d 및 도12e의 공정에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다.
도15a 내지 도15d는 본 발명의 다른 실시예(마스크 구조 변경)에 따른 나노구조 반도체 발광소자 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도16a 내지 도16e는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조공정을 설명하기 위한 단면도이다.
도17 및 도18은 본 발명의 일 실시예에 따른 반도체 발광소자 패키지를 나타내는 단면도이다.
도19 및 도20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도21은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도22는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 개략적으로 나타내는 사시도이며, 도2는 도1에 도시된 나노구조 반도체 발광소자를 X1-X1'로 절개하여 본 측단면도(콘택전극(16) 생략)이다.
도1에 도시된 나노구조 반도체 발광소자(10)는, 제1 도전형 반도체 물질로 이루어진 베이스층(12)과 상기 베이스층(12) 상에 배치된 다수의 나노 발광구조물(15-1,15-2,15-3)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(10)는 상기 베이스층(12)이 배치된 상면을 갖는 기판(11)을 포함할 수 있다. 상기 기판(11)은 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN일 수 있다.
상기 베이스층(12)은 상기 나노 발광구조물(15-1,15-2,15-3)의 성장면을 제공할 수 있다. 상기 베이스층(12)은 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, 특정 도전형 불순물로 도프될 수 있다. 예를 들어, 상기 베이스층(12)은 Si와 같은 n형 불순물로 도프된 GaN일 수 있다.
도2에 도시된 바와 같이, 상기 절연막(13)은 나노 코어(15a-1,15a-2,15a-3)를 성장하기 위한 복수의 개구(O)를 갖는다. 상기 절연막(13)은 반도체 공정에 사용될 수 있는 SiO2 또는 SiNx와 같은 절연물질일 수 있다.
상기 나노 발광구조물(15-1,15-2,15-3)은 제1 도전형 반도체로 이루어진 나노 코어(15a-1,15a-2,15a-3)와, 상기 나노 코어(15a-1,15a-2,15a-3)의 표면에 순차적으로 형성된 활성층(15b-1,15b-2,15b-3) 및 제2 도전형 반도체층(15c-1,15c-2,15c-3)을 가질 수 있다.
상기 나노 코어(15a-1,15a-2,15a-3)는 상기 베이스층(12)과 유사한 AlxInyGa1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 상기 나노 코어(15a-1,15a-2,15a-3)는 n형 GaN일 수 있다.
상기 활성층(15b-1,15b-2,15b-3)은 복수의 양자우물과 복수의 양자장벽이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 활성층(15b-1,15b-2,15b-3)은 GaN/InGaN인 다중양자우물 구조를 가질 수 있다. 이에 한정되지 않으며, 상기 활성층(15b-1,15b-2,15b-3)은 단일 양자우물(SQW)을 가질 수도 있다.
상기 제2 도전형 반도체층(15c-1,15c-2,15c-3)은 p형 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 특정 예에서, 상기 제2 도전형 반도체층(15c-1,15c-2,15c-3)은 p형 AlGaN 전자차단층과 p형 GaN층을 포함할 수 있다.
본 실시예에서 채용되는 콘택 전극(16)은 상기 제2 도전형 반도체층(15c)과 오믹콘택을 실현할 수 있는 오믹컨택 물질로 형성될 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조일 수 있다. 상기 콘택 전극(16)은 투명한 전도성 물질로 이루어질 수 있다. 이에 한정되지 않으나, 상기 콘택 전극(16)은 나노 발광구조물 측(기판측과 반대인 방향)으로 광을 방출하기 위해서 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다.
예를 들어, ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극(16)은 그래핀(graphene)을 포함할 수도 있다.
상기 나노구조 반도체 발광소자(10)는 제1 및 제2 전극(19a,19b)을 포함할 수 있다. 상기 제1 전극(19a)은 제1 도전형 반도체로 이루어진 베이스층(12)의 일부가 노출된 영역에 배치될 수 있다. 또한, 상기 제2 전극(19b)은 상기 콘택 전극(16)이 연장되어 노출된 영역에 배치될 수 있다.
본 실시예에 채용된 나노 발광구조물(15-1,15-2,15-3)은 나노 코어(15a-1,15a-2,15a-3)의 피치(P1,P2,P3)에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다.
상기 제1 내지 제3 그룹의 나노 발광구조물(15-1,15-2,15-3)은 상기 베이스층(12)의 상면을 분할한 3개의 영역(Ⅰ,Ⅱ,Ⅲ)에 각각 배치될 수 있다. 본 실시예에서는, 3개의 분리된 영역(Ⅰ,Ⅱ,Ⅲ)은 유사한 면적을 가지며 나란히 배열된 것으로 예시되었으나, 이에 한정되지 않으며 각 영역은 서로 다른 면적을 갖거나, 각 영역이 특정 모양을 갖도록 분할될 수 있다. 3개의 분리된 영역(Ⅰ,Ⅱ,Ⅲ)의 면적을 조절하여 각 그룹의 나노 발광구조물(15-1,15-2,15-3)로부터 얻어지는 광량을 조절할 수 있다. 예를 들어, 광효율이 낮은 장파장 대역(예, 적색)에 해당되는 그룹의 면적을 단파장 대역(예, 녹색)에 해당하는 그룹의 면적보다 크게 마련할 수 있다. 이러한 면적의 조절은 원하는 색특성(예, 색온도)를 갖는 백색광을 구현하는데 유익하게 활용될 수 있다.
본 실시예에서, 각 그룹의 활성층(15b-1,15b-2,15b-3)은 서로 다른 파장의 광을 방출하도록, 양자우물 두께(Tn)를 조절하는 방안이 제안된다. 즉, 각 그룹의 활성층(15b-1,15b-2,15b-3)의 양자우물 두께는 하기 식(1) 및 (2)을 만족하도록 설정되어 서로 다른 파장의 광을 방출하도록 설계될 수 있다.
Figure 112014065389886-pat00002
.....................(1)
T1 < T2 <....< Tn -1 < Tn .......................(2)
상기 식에서, K는 비례상수이며, Dn와 Hn는 제n 그룹에 속하는 나노 코어의 직경과 높이를 나타내며, Pn는 제n 그룹에 속하는 나노 코어의 피치를 나타낸다. 여기서, n은 2 이상의 정수로서 그룹의 개수를 의미한다. 본 실시예에서, n은 3으로 예시되어 있으며, 그룹의 개수는 3개일 수 있다.
또한, 식(1)에서, 비례상수인 K는 양자우물 성장시에 적용되는 공정 조건에 따라 정의되는 비례상수일 수 있다. 예를 들어, 양자우물의 성장공정에서 적용되는 온도, 압력 및 소스 유량 등의 요소에 따라 결정될 수 있다.
상기한 식(1) 및 식(2)에 나타난 바와 같이, 상기 각 그룹의 나노 코어의 직경(Dn), 높이(Hn) 및 피치(Pn) 중 적어도 하나를 상이하게 설정하여 동일한 성장공정에서도 양자우물을 다른 두께로 성장시킬 수 있다. 본 명세서에서 나노 코어의 높이(H)는 다른 설명이 없는 한 나노 코어의 전체 높이가 아니라, 실질적으로 동일한 결정면을 제공하는 나노 코어의 측면의 높이를 의미한다.
도2에 표시된 각 그룹의 활성층(15b-1,15b-2,15b-3)의 두께(t1,t2,t3)는 실제 각 그룹의 양자우물의 두께에 비례할 수 있다. 본 실시예에서는, 나노 코어의 배열간격과 관련된 나노 코어 간의 피치(Pn)를 달리하여 활성층의 두께, 즉 양자우물의 두께를 조절할 수 있다.
동일한 조성(동일한 밴드갭)을 갖는 양자우물들도 서로 다른 두께를 갖는 경우에, 상이한 파장의 광을 방출할 수 있다. 예를 들어, 양자우물이 작은 두께를 가질수록 상대적으로 단파장의 광을 방출할 수 있다.
도4는 InxGa1 - xN인 양자우물의 두께에 따른 방출파장의 변화를 나타내는 그래프이다.
도4에서, a 내지 ℓ는 서로 다른 인듐 함량을 갖는 양자우물의 두께에 따른 방출파장의 변화를 나타낸다. 구체적으로, a 내지 ℓ는 인듐 조성의 몰비가 13%(a)에서 2%씩 증가하여 35%(ℓ)까지 증가된 양자우물의 결과를 나타낸다.
도4에 나타난 바와 같이, 인듐(In) 조성비(x)가 클수록 장파장의 광이 방출되는 경향을 갖는다. 동일한 인듐 함량을 갖더라도 양자 우물의 두께만의 변화로 인해 방출 파장이 변하는 것도 확인할 수 있다.
제1 내지 제3 그룹으로부터 얻어진 광의 방출파장을 적절히 선택함으로써 최종광을 백색광으로 제공할 수 있다. 예를 들어, 상기 제1 그룹에 속하는 활성층의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위일 수 있으며, 상기 제2 그룹에 속하는 활성층의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위일 수 있다. 또한, 상기 제3 그룹에 속하는 활성층의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일 수 있다.
도4에 나타난 그래프의 결과를 참조하여, 각 그룹의 방출파장 조건(각 범위의 상/하한)을 얻기 위한 양자우물의 조성과 두께를 아래의 표1과 같이 나타낼 수 있다.
파장
(㎚)		 인듐 조성
(mol%) 		QW 두께
(㎚)		 파장
(㎚)		 인듐 조성
(mol%)		 QW 두께
(㎚)
430 14 3.85 480 25 2.25
430 15 3.05 480 26 2.05
430 16 2.55 480 27 1.85
430 17 2.2 480 28 1.7
430 18 1.9 480 29 1.6
430 19 1.75 480 30 1.5
430 20 1.55 540 27 5.5
430 21 1.45 540 28 4.1
430 22 1.35 540 29 3.45
430 23 1.25 540 30 3
430 24 1.15 540 31 2.7
430 25 1.1 540 32 2.45
430 26 1.05 540 33 2.3
430 27 1 540 34 2
480 20 4.75 540 35 2
480 21 3.75 605 33 7.5
480 22 3.15 605 34 5.1
480 23 2.8 605 35 4.2
480 24 2.5 - - -
상기한 표1에 근거하여, 각 그룹의 방출파장을 얻기 위한 양자우물의 두께 범위를 얻을 수 있다. 예를 들어, 상기 제1 그룹에 속하는 활성층의 방출파장 범위의 상/하한인 430㎚와 480㎚에 해당하는 두께 조건을 고려하여 상기 제1 그룹의 양자우물 두께는 약 1㎚ ∼ 약 5㎚ 범위일 수 있다. 유사하게, 상기 제2 그룹에 속하는 활성층의 양자우물 두께는 약 1.5㎚ ∼ 약 5.5㎚ 범위일 수 있으며, 상기 제3 그룹에 속하는 활성층의 양자우물 두께는 약 2㎚ ∼ 약 7.5㎚ 범위일 수 있다.
각 그룹의 양자우물의 두께에 따른 인듐함량 범위도 도4와 표1를 근거하여 설정할 수 있다. 예를 들어, 상기 제1 그룹의 양자우물은 14%∼30%이고, 상기 제2 그룹의 양자우물은 20%∼35%일 수 있다. 또한, 상기 제3 그룹은 27%∼35%일 수 있다.
한편, 도4에 나타난 바와 같이, InGaN인 경우에, 양자우물의 두께에 따른 파장은 두께 증가에 따라 더 이상 증가하지 않는 포화영역을 갖는 것으로 나타났다.
예를 들어, InxGa1 - xN인 양자우물은 약 10㎚보다 큰 두께를 가질 경우에 더 이상 장파장화되지 않는 것을 확인할 수 있다. 또한, 양자제한효과(quantum cofine effect)를 위한 양자우물의 최소한 두께는 약 1㎚일 수 있다. 이러한 관점에서, 파장변화를 고려한 양자우물의 두께 조절 범위는 약 1㎚ ∼ 약 10㎚에서 적절히 선택될 수 있다.
양자우물의 두께는 내부 양자효율(IQE)에 영향을 미칠 수 있다. 예를 들어, 제1 그룹에 속하는 활성층의 예로서, 약 450㎚의 방출파장을 갖도록 양자우물의 인듐조성과 두께를 달리하여 설계하고, 그 두께에 따라 내부양자효율의 변화를 확인하였다. 표2은 그 결과를 나타낸다.
QW 두께(㎚) 인듐조성(%) 파장(㎚) 내부양자효율 V I
1 35 450 43.3 3.73 326
1.5 28 450 49.1 3.76 340
2 25 450 51.5 3.74 328
3 22 450 52.5 3.79 338
4 21 451 51.6 3.77 332
5 20 449 50.8 3.73 320
6 19.5 449 50.1 3.82 345
7 19.4 449 44.2 3.76 329
상기한 표2에 나타난 바와 같이, 방출파장에 따라 조건은 다소 차이가 있을 수 있으나, 약 450㎚ 내외의 방출파장을 갖는 양자우물의 경우에는, 1㎚와 7㎚에서 내부양자효율이 낮아지는 것을 확인할 수 있었다. 이러한 양자우물의 효율 저하는 결정성에 관련된 것으로 이해될 수 있으며, 이러한 측면을 고려하여 양자우물의 두께를 1.5㎚∼6㎚ 범위로 선택할 수 있다.
실제 공정에서, 양자우물의 두께(Tn)에 따른 파장의 변화는 도4에서 나타난 결과보다 크게 나타날 수 있다. 그 이유는 동일한 공정조건에 의해 성장되더라도, 각 그룹에 속하는 활성층(15b-1,15b-2,15b-3)의 양자우물의 조성은 서로 달라질 수 있기 때문이다. 예를 들어, 양자우물이 InGaN과 같이 인듐(In)을 함유한 질화물막일 경우에, 동일한 공정조건(예, 동일한 인듐 소스 유량 조건)이 적용되더라도 얇은 두께의 양자우물은 인듐 함량이 상대적으로 작아질 수 있다. 따라서, 실제 공정에서는 도4에 나타난 양자우물의 두께 차이로 얻어지는 파장의 변화보다 큰 폭으로 각 그룹의 양자우물의 파장을 변화시킬 수 있으며, 그 결과, 각 그룹의 활성층(15b-1,15b-2,15b-3)은 백색광을 얻기 위한 파장 조건을 만족하는 광을 방출할 수 있다
앞서 설명한 바와 같이, 각 그룹의 활성층(15b-1,15b-2,15b-3)으로부터 백색광을 얻기 위해서 서로 다른 방출파장의 조합을 얻을 수 있다. 예를 들어, 상기 제1 내지 제3 그룹의 양자우물은 청색, 녹색 및 적색 대역의 광을 방출하도록 설계될 수 있다.
상기 제1 그룹에 속하는 활성층(15b-1)의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(15b-2)의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(15b-3)의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일 수 있다.
상기 제1 그룹에 속하는 활성층의 양자우물 두께는 약 1㎚ ∼ 약 5㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 양자우물 두께는 약 1.5㎚ ∼ 약 5.5㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 양자우물 두께는 약 2㎚ ∼ 약 7.5㎚ 범위일 수 있다.
도2에 도시된 바와 같이, 본 실시예에서는, 각 그룹의 나노 코어(15a-1,15a-2,15a-3)는 서로 다른 피치(P1<P2<P3)로 배열될 수 있다. 각 그룹의 피치(P1,P2,P3)는 상기 각 그룹의 활성층(15b-1,15b-2,15b-3)의 방출파장이 혼합되어 백색광을 제공할 수 있도록 설정될 수 있다. 이러한 각 그룹에 속하는 나노 코어의 피치(P1,P2,P3 )의 조건은 하기 식 (a) 및 (b-1) 내지 (b-3)으로 표현될 수 있다.
P1 < P2 < P3 .......................(a)
1 < P1 < 2.24 ......................(b-1)
1.2 < P2 < 2.35 .....................(b-2)
1.4 < P3 < 2.74 ......................(b-3)
상기 식 (b-1) 내지 (b-3)에서, 숫자는 특정한 단위의 수가 아니라 다른 그룹의 피치와 상대적인 비율(P1:P2:P3)을 정의하는 상수로 이해될 수 있다.
도2에 도시된 바와 같이, 제1 그룹의 나노 코어(15a-1)는 제1 피치(P1)로 배열되며, 제2 그룹의 나노 코어(15a-2)는 상기 제1 피치(P1)보다 큰 제2 피치(P2)로 배열된다. 또한, 제3 그룹의 나노 코어(15a-3)는 상기 제2 피치(P2)보다 큰 제3 피치(P3)로 배열된다. 본 실시예에서, 상기 제1 내지 제3 그룹의 나노 코어(15a-1,15a-2,15a-3)는 거의 동일한 직경(D)과 거의 동일한 높이(H)를 갖는 것으로 예시되어 있다. 본 명세서에서 나노 코어의 높이(H)는 다른 특별한 설명이 없는 한 코어의 단부까지의 높이를 의미하지 않으며, 도2에 표시된 바와 같이, 나노 코어(15a-1,15a-2,15a-3) 측면의 높이를 의미한다.
본 발명은 나노 코어의 크기가 동일한 예에 한정되는 것은 아니며, 직경 및/또는 높이가 각 그룹별로 다른 사이즈를 가질 수 있다. 이러한 형태는 도5 및 도6을 참조하여 설명하기로 한다.
본 실시예에 따른 나노 코어(15a-1,15a-2,15a-3)의 배열은 상기 베이스층(12)에 배치되는 절연막(13)의 개구(O) 패턴을 조절하여 얻어질 수 있다. 도3은 도2에 채용된 절연막(13)의 평면도를 나타낸다.
도3을 참조하면, 상기 절연막(13)은 동일한 폭(W)을 갖는 개구(O)가 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 서로 다른 피치(P1<P2<P3)로 형성되어 있다. 예를 들어, 제1 영역(Ⅰ)의 개구 패턴은 제1 피치(P1)로 배열되고, 제2 영역(Ⅱ)의 개구 패턴은 상기 제1 피치(P1)보다 큰 제2 피치(P2)로 배열된다. 또한, 제3 영역(Ⅲ)의 개구 패턴은 상기 제2 피치(P2)보다 큰 제3 피치(P3)로 배열된다. 동일한 성장공정이 적용되는 경우에, 각 영역에서 다르게 설정된 피치(P1,P2,P3)에 따라 각 그룹의 나노 코어(15a-1,15a-2,15a-3)의 피치도 결정될 수 있다.
각 그룹의 나노 코어(15a-1,15a-2,15a-3)는 동일한 조건에서 성장될 수 있다. 즉, 동일한 챔버에서 동일한 조건의 공정을 이용하여 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 나노 코어를 성장시킬 수 있다. 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 피치(P1<P2<P3)가 서로 다르더라도, 몰드 공정을 이용하여 각 그룹의 나노 코어(15a-1,15a-2,15a-3)는 거의 동일한 직경(D)을 갖도록 성장될 수 있다. 최종적으로 얻어진 나노 코어(15a-1,15a-2,15a-3)는 상기 절연막(13)의 개구의 폭(w)에 비해 동일하거나, 다소 큰 직경(D)을 가질 수 있다.
나노 코어(15a-1,15a-2,15a-3)가 상대적으로 큰 피치로 배열될수록 그 나노 코어(15a-1,15a-2,15a-3)의 표면에서 성장되는 활성층은 더 큰 두께를 가질 수 있다(t1<t2<t3). 예를 들어, 상기 제2 그룹의 활성층(15b-2)의 양자우물의 두께는 상기 제1 그룹의 활성층(15b-1)의 양자우물의 두께보다 크며, 상기 제3 그룹의 활성층(15b-3)의 양자우물의 두께보다 작을 수 있다.
본 실시예와 같이, 나노 코어의 크기(직경 및/또는 높이)의 차이를 이용하지 않고 피치의 차이만으로 각 그룹의 활성층(15b-1,15b-2,15b-3)의 방출파장을 설계할 때에, 백색광을 구현하기 위한 각 파장조건을 만족하기 위해서 각 그룹의 피치 차이는 충분히 확보할 필요가 있다. 즉, 제2 및 제3 그룹에 속하는 나노 코어의 피치(P2,P3)는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 피치(P1,P2)보다 약 20% 이상 클 수 있다.
예를 들어, 상기 제1 그룹에 속하는 나노 코어의 피치(P1)는 약 0.5㎛ ∼ 약 2.5㎛ 범위에서 적절히 설계될 수 있으며, 상기 제2 그룹 및 상기 제3 그룹에 속하는 나노 코어의 피치(P2,P3)는 상기 식에서 만족하는 상대적 비율에 따라 설계될 수 있다. 또한, 각 그룹의 방출 파장의 충분한 차이를 보장하기 위해서, 상기 제2 및 제3 그룹에 속하는 나노 코어의 피치(P2,P3)는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 피치(P1,P2)보다 약 20% 이상 더 크도록 설계될 수 있다.
본 실시예에서, 상기 제1 내지 상기 제3 그룹 중 적어도 하나의 그룹의 나노 코어는 다른 그룹의 나노 코어의 크기와 다른 크기를 가질 수 있다. 이와 같이, 피치(Pn)만을 이용하여 활성층의 방출파장을 설계하지 않고, 나노 코어의 직경(Dn) 및 높이(Hn)을 함께 이용함으로써, 피치의 차이를 작게 하더라도 각 그룹의 활성층(15b-1,15b-2,15b-3)의 방출파장이 원하는 백색광을 위한 조건을 만족하도록 설계할 수 있다(도7 참조).
또한, 도2에 도시된 실시예와 달리, 나노 코어의 크기를 이용하여 각 그룹의 활성층에서 방출되는 광이 서로 다른 파장을 가지며, 그 방출파장의 광이 조합되어 백색광을 제공할 수도 있다. 이러한 실시예는 도5 및 도6을 참조하여 설명될 수 있다.
도5는 본 발명의 일 실시예에 따른 나노 반도체 발광소자를 나타내는 측단면도이며, 도6는 도5에 채용된 마스크의 개구 패턴을 예시하는 평면도이다.
도5에 도시된 나노구조 반도체 발광소자(20)는, 도2에 도시된 실시예와 유사하게, 제1 도전형 반도체 물질로 이루어진 베이스층(22)과 상기 베이스층(22) 상에 배치된 다수의 나노 발광구조물(25-1,25-2,25-3)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(20)는 상기 베이스층(22)이 배치된 상면을 갖는 기판(21)을 포함할 수 있다. 상기 베이스층(22)은 상기 나노 발광구조물(25-1,25-2,25-3)의 성장면을 제공할 수 있다. 상기 절연막(23)은 나노 코어(25a-1,25a-2,25a-3)를 성장하기 위한 복수의 개구(O1,O2,O3)를 갖는다.
본 실시예에 채용된 나노 발광구조물(25-1,25-2,25-3)은 나노 코어(25a-1,25a-2,25a-3)의 크기에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다. 상기 제1 내지 제3 그룹의 나노 발광구조물(25-1,25-2,25-3)은 상기 베이스층(22)의 상면을 분할한 3개의 영역(Ⅰ,Ⅱ,Ⅲ)에 각각 배치될 수 있다.
각 그룹의 나노 발광구조물(25-1,25-2,25-3)은 제1 도전형 반도체로 이루어진 나노 코어(25a-1,25a-2,25a-3)와, 상기 나노 코어(25a-1,25a-2,25a-3)의 표면에 순차적으로 형성된 활성층(25b-1,25b-2,25b-3) 및 제2 도전형 반도체층(25c-1,25c-2,25c-3)을 가질 수 있다. 이하, 앞선 실시예와 동일하거나 유사한 구성요소는, 특별히 다른 설명이 없는 한, 앞선 실시예의 관련 설명을 참조하여 이해될 수 있다.
본 실시예에서, 각 그룹의 활성층(25b-1,25b-2,25b-3)은 서로 다른 파장의 광을 방출하도록, 서로 다른 양자우물 두께(Tn)를 가질 수 있다. 도5에 도시된 바와 같이, 상기 각 그룹에 속하는 나노 코어(25a-1,25a-2,25a-3)의 직경(Dn) 및 높이(Hn)를 달리 설정하여 동일한 성장공정에서도 양자우물을 다른 두께로 성장시킬 수 있다.
앞서 설명한 바와 같이, 동일한 공정조건에 의해 성장되더라도, 다른 크기의 나노 코어에서 성장되는 각 그룹에 속하는 활성층(25b-1,25b-2,25b-3)은 서로 다른 양자우물의 두께를 가질 수 있다. 그 결과, 각 그룹에 속하는 활성층(25b-1,25b-2,25b-3)은 다른 파장의 광을 방출하고, 그 광의 조합을 통해서 나노구조 반도체 발광소자(20)는 최종적으로 백색광을 제공할 수 있다. 이러한 파장변화를 고려한 양자우물의 두께 조절 범위는 약 1㎚ ∼ 약 10㎚에서 적절히 선택될 수 있다.
또한, 동일한 공정조건에 의해 성장되더라도, 각 그룹에 속하는 활성층(25b-1,25b-2,25b-3)의 양자우물의 조성은 서로 달라질 수 있기 때문이다. 예를 들어, 양자우물이 InGaN과 같이 인듐(In)을 함유한 질화물막일 경우에, 동일한 공정조건(예, 동일한 인듐 소스 유량 조건)이 적용되더라도 얇은 두께의 양자우물은 인듐 함량이 상대적으로 작아질 수 있으며, 그 결과 실제 공정에서는 단순히 양자우물의 두께 차이로만 얻어지는 파장의 변화(도4 참조)보다 큰 폭으로 각 그룹의 양자우물의 파장을 변화시킬 수 있으며, 그 결과, 각 그룹의 활성층(25b-1,25b-2,25b-3)은 백색광을 얻기 위한 파장 조건을 만족하는 광을 방출할 수 있다
앞서 설명한 바와 같이, 각 그룹의 활성층(25b-1,25b-2,25b-3)으로부터 백색광을 얻기 위해서 서로 다른 방출파장의 조합을 얻을 수 있다. 예를 들어, 상기 제1 내지 제3 그룹의 활성층(25b-1,25b-2,25b-3)은 청색, 녹색 및 적색 대역의 광을 방출하도록 설계될 수 있다.
상기 제1 그룹에 속하는 활성층(25b-1)의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(25b-2)의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(25b-3)의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일 수 있다.
상기한 파장 조건을 만족하기 위해서, 상기 제1 그룹에 속하는 활성층(25b-1)의 양자우물 두께는 약 1㎚ ∼ 약 5㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(25b-2)의 양자우물 두께는 약 1.5㎚ ∼ 약 5.5㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(25b-3)의 양자우물 두께는 약 2㎚ ∼ 약 7.5㎚ 범위일 수 있다.
도5에 도시된 바와 같이, 본 실시예에서는, 각 그룹의 나노 코어(25a-1,25a-2,25a-3)는 서로 다른 크기, 즉 다른 직경(D1>D2>D3)과 다른 높이(H1>H2>H3)를 가질 수 있다. 각 그룹의 나노코어(25a-1,25a-2,25a-3)를 위한 직경과 높이는 상기 각 그룹의 활성층(25b-1,25b-2,25b-3)로부터 방출되는 파장이 혼합되어 백색광을 제공할 수 있도록 설정될 수 있다. 이를 위해서, 각 그룹에 속하는 나노 코어의 다른 직경(D1,D2,D3)과 다른 높이(H1,H2,H3)의 조건은 (c) 및 (d) 중 적어도 하나와, (e-1) 내지 (e-3)을 만족하도록 설정될 수 있다.
D1 > D2 > D3 .......................(c)
H1 > H2 > H3 .......................(d)
0.2 < D1×H1 < 1 .......................(e-1)
0.18 < D2×H2 < 0.67 ...................(e-2)
0.13 < D3×H3 < 0.5 ....................(e-3)
상기 식 (e-1) 내지 (e-3)에서, 숫자는 특정한 단위의 수가 아니라 다른 그룹의 나노 코어 크기(예, 표면적)와 상대적인 비율을 정의하는 상수로 이해될 수 있다.
도5에 도시된 바와 같이, 제1 그룹의 나노 코어(25a-1)는 제1 직경(D1) 및 제1 높이(H1)를 가지며, 제2 그룹의 나노 코어(25a-2)는 상기 제1 직경(D1)보다 작은 제2 직경(D2)와 상기 제1 높이(D1)보다 작은 제2 높이(D2)를 갖는다. 또한, 제3 그룹의 나노 코어(25a-3)는 상기 제2 직경(D2)보다 작은 제3 직경(D3)와 상기 제2 높이(D2)보다 작은 제3 높이(D3)를 갖는다. 본 실시예에서, 나노 코어의 직경과 높이를 함께 변경한 형태로 예시하였으나, 나노 코어의 직경 및 높이 중 하나만을 이용하여 나노 코어의 크기(예, 표면적)을 변경할 수도 있다. 또한, 상기 제1 내지 제3 그룹의 나노 코어(25a-1,25a-2,25a-3)는 거의 동일한 피치(P)를 갖는 것으로 예시되어 있으나, 이에 한정되는 것은 아니며, 다른 피치로 배열될 수 있다. 이러한 형태는 도7을 참조하여 설명하기로 한다.
본 실시예에 따른 나노 코어(25a-1,25a-2,25a-3)의 사이즈 조절은 상기 베이스층(22)에 배치되는 절연막(23)의 개구(O1,O2,O3) 패턴을 조절하여 얻어질 수 있다. 도6은 도5에 채용된 절연막(23)의 평면도를 나타낸다.
도6을 참조하면, 상기 절연막(23)은 다른 폭(W1>W2>W3)을 갖는 개구(O1,O2,O3)가 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 동일한 피치(P)로 형성되어 있다. 예를 들어, 제1 영역의 개구(O1)는 제1 폭(W1)으로 배열되고, 제2 영역의 개구(O2)는 상기 제1 폭(W1)보다 작은 제2 폭(W2)으로 배열된다. 또한, 제3 영역의 개구(O3)는 상기 제2 폭(W2)보다 큰 제3 폭(W3)으로 배열된다. 동일한 성장조건이 적용될 때에, 각 영역에서 다르게 설정된 폭(W1>W2>W3)에 따라 각 그룹의 나노 코어(25a-1,25a-2,25a-3)의 직경도 결정될 수 있다.
나노 코어(25a-1,25a-2,25a-3)가 직경 및 높이가 클수록 그 나노 코어(25a-1,25a-2,25a-3)의 표면에서 성장되는 활성층(25b-1,25b-2,25b-3)은 더 작은 두께를 가질 수 있다(t1<t2<t3). 예를 들어, 상기 제2 그룹의 활성층(25b-2)의 양자우물의 두께는 상기 제1 그룹의 활성층(25b-1)의 양자우물의 두께보다 크며, 상기 제3 그룹의 활성층(25b-3)의 양자우물의 두께보다 작을 수 있다.
본 실시예와 같이, 나노 코어의 피치의 차이를 이용하지 않고 나노 코어의 표면적(직경 및/또는 높이) 차이만으로 각 그룹의 활성층(25b-1,25b-2,25b-3)의 방출파장을 설계할 때에, 백색광을 구현하기 위한 각 파장조건을 만족하기 위해서 각 그룹의 표면적(직경 및/또는 높이) 차이는 충분히 확보할 필요가 있다.
일 예에서, 상기 제2 및 제3 그룹에 속하는 나노 코어의 직경(D2,D3)은 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 직경(D1,D2)보다 약 40% 이하로 작을 수 있다. 다른 예에서는, 상기 제2 및 제3 그룹에 속하는 나노 코어의 높이(H2,H3)는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 높이(H1,H2)보다 약 40% 이하로 작을 수 있다.
또한, 나노 코어의 피치(P)가 지나치게 좁은 경우에, 나노 코어의 직경(D1>D2>D3)에 따른 양자우물 두께의 차이가 거의 발생되지 않거나, 발생되더라도 미비한 수준일 수 있다. 이러한 나노 코어의 직경(D1>D2>D3)에 의한 영향을 고려하여 나노 코어의 피치(P)를 1.5㎛보다 크게 설계할 수 있다(도11 및 관련 설명 참조). 예를 들어, 나노 코어의 직경 차이에 따른 양자우물 두께의 충분한 변화를 위해서, 나노 코어의 피치(P)를 1.8㎛이상으로 설계할 수 있다.
본 실시예에서도, 상기 제1 내지 상기 제3 그룹 중 적어도 하나의 그룹의 나노 코어는 다른 그룹의 나노 코어의 피치와 다른 피치로 배열될 수 있다. 이와 같이, 피치(Pn)의 차이를 추가적으로 이용함으로써, 나노 코어의 크기 차이를 작게 확보하더라도 각 그룹의 활성층의 방출파장이 원하는 백색광을 위한 조건을 만족하도록 설계할 수 있다. 이러한 실시예는 도7에 도시되어 있다.
도7에 도시된 나노구조 반도체 발광소자(30)는, 도2 및 도5에 도시된 실시예와 유사하게, 제1 도전형 반도체 물질로 이루어진 베이스층(32)과 상기 베이스층(32) 상에 배치된 다수의 나노 발광구조물(35-1,35-2,35-3)을 포함할 수 있다.
상기 나노구조 반도체 발광소자(30)는 상기 베이스층(32)이 배치된 상면을 갖는 기판(31)을 포함할 수 있다. 상기 베이스층(32)은 상기 나노 발광구조물(35-1,35-2,35-3)의 성장면을 제공할 수 있다. 상기 절연막(33)은 나노 코어(35a-1,35a-2,35a-3)를 성장하기 위한 복수의 개구(O1,O2,O3)를 갖는다.
본 실시예에 채용된 나노 발광구조물(35-1,35-2,35-3)은 나노 코어(35a-1,35a-2,35a-3)의 크기에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다. 상기 제1 내지 제3 그룹의 나노 발광구조물(35-1,35-2,35-3)은 상기 베이스층(32)의 상면을 분할한 3개의 영역(Ⅰ,Ⅱ,Ⅲ)에 각각 배치될 수 있다.
각 그룹의 나노 발광구조물(35-1,35-2,35-3)은 제1 도전형 반도체로 이루어진 나노 코어(35a-1,35a-2,35a-3)와, 상기 나노 코어(35a-1,35a-2,35a-3)의 표면에 순차적으로 형성된 활성층(35b-1,35b-2,35b-3) 및 제2 도전형 반도체층(35c-1,35c-2,35c-3)을 가질 수 있다. 특별히 반대되는 설명이 없는 한, 각 구성요소는 앞선 실시예에서 설명된 사항이 본 실시예의 설명에 참조로 결합될 수 있다.
본 실시예에서, 각 그룹의 활성층(35b-1,35b-2,35b-3)은 서로 다른 파장의 광을 방출하도록, 서로 다른 양자우물 두께(Tn)를 가질 수 있다. 도7에 도시된 바와 같이, 상기 각 그룹에 속하는 나노 코어(35a-1,35a-2,35a-3)의 크기와 함께, 각 그룹별로 피치(P1<P2<P3)를 상이할 수 있다. 나노 코어의 크기는 직경 및 높이 중 하나만을 주로 이용할 수 있다. 본 실시예와 같이, 나노 코어의 높이(H)를 거의 동일하면서 직경을 이용하여(D1>D2>D3) 나노 코어의 크기(또는 표면적)를 다르게 형성할 수 있다. 이러한 나노 코어의 크기와 배열에서, 동일한 성장공정이 적용되더라도 양자우물은 다른 두께로 성장될 수 있다. 다만, 양자우물의 두께를 이용한 파장을 변화시키는데 있어서 나노 코어의 크기와 나노 코어의 피치는 반대되는 경향을 갖는다. 예를 들어, 양자우물의 두께를 증가시켜 장파장화 하고자 할 경우에, 나노 코어의 크기(직경 또는 높이)를 감소시키는 것이 바람직하나, 나노 코어가 배열되는 피치는 증가시키는 것이 바람직하다.
상기 각 그룹에 속하는 나노 코어의 피치(P1,P2,P3)는 앞선 실시예에서 설명된 식 (a) 및 (b-1) 내지 (b-3)을 만족하도록 설정될 수 있다. 상기 각 그룹에 속하는 나노 코어의 직경(D1,D2,D3) 및 높이(H1,H2,H3) 중 적어도 하나는 하기 식 (c) 내지 (e-3)을 만족하도록 설정될 수 있다.
백색광을 위한 반도체 발광소자를 제조하기 위해서, 각 그룹의 활성층(35b-1,35b-2,35b-3)의 양자우물은 그 방출되는 파장이 청색, 녹색 및 적색 대역에 해당되도록 설계할 수 있다.
예를 들어, 상기 제1 그룹에 속하는 활성층(35b-1)의 방출파장은 약 430㎚ ∼ 약 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(35b-2)의 방출파장은 약 480㎚ ∼ 약 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(35b-3)의 방출파장은 약 540㎚ ∼ 약 605㎚ 범위일 수 있다. 상기한 파장 조건을 만족하기 위한 두께로서, 상기 제1 그룹에 속하는 활성층(35b-1)의 양자우물 두께는 약 1㎚ ∼ 약 5㎚ 범위이며, 상기 제2 그룹에 속하는 활성층(35b-2)의 양자우물 두께는 약 1.5㎚ ∼ 약 5.5㎚ 범위이고, 상기 제3 그룹에 속하는 활성층(35b-3)의 양자우물 두께는 약 2㎚ ∼ 약 7.5㎚ 범위일 수 있다.
본 실시예와 같이, 상기 각 그룹에 속하는 나노 코어(35a-1,35a-2,35a-3)의 크기와 함께, 각 그룹별로 피치(P1<P2<P3)를 상이하게 설정함으로써, 각 그룹의 활성층(35b-1,35b-2,35b-3)의 방출파장의 차이를 더욱 용이하게 보장할 수 있다.
나노 코어의 피치 및 나노 코어의 크기에 따른 양자우물 두께와 양자우물의 파장의 변화를 확인하기 위해서 아래의 실험을 실시하였다.
실험1 : 피치에 따른 변화
동일한 직경의 개구를 갖는 마스크를 서로 다른 피치로 마련하여 동일한 조건으로 나노 코어를 성장하였다.
구체적으로, n-GaN 베이스층 상에 SiO2 마스크를 배치하고, 상기 마스크에 약 820㎚ 직경을 갖는 개구를 형성하되, 4개의 샘플에서 개구는 서로 다른 피치(2.0㎛, 2.3㎛, 2.8㎛, 3.3㎛)로 형성하였다.
동일한 MOCVD 공정 조건에서 각 샘플에서 n-GaN 나노 코어(직경: 850㎚, 높이: 900㎚)를 성장시키고, 각 샘플의 나노 코어 표면에 InGaN/GaN 활성층과, p-AlGaN/p-GaN을 순차적으로 성장시켰다.
도8a 내지 도8d는 각 샘플에서 얻어진 나노 발광구조물의 평면을 촬영한 SEM 사진이다. 도8a 내지 도8d에 나타난 바와 같이, 피치만을 달리하여 나노 발광구조물을 성장하였으며, 각 활성층의 양자우물 두께와 함께, 그로부터 발생되는 광의 파장을 측정하였으며, 그 결과는 표3에 나타내었다.
구분 샘플1 샘플2 샘플3 샘플4
피치(㎚) 2 2.3 2.8 3.3
활성층 성장후 두께(㎚) 920 980 1030 1170
QW 두께(㎚) 2.4 3.0 3.9 5.5
파장(㎚) 488 493 522 531
상기한 표3에 나타난 바와 같이, 피치가 증가할 경우에, 동일한 성장조건에서도 양자우물의 두께는 2.4㎚에서 5.5㎚까지 증가한 것을 확인할 수 있었다. 특히, 양자우물의 파장도 488㎚에서 531㎚로 장파장화되었다.
도9는 실험1에서 얻어진 나노 발광구조물의 방출파장을 나타내는 그래프이다. 동일한 성장조건에서 성장된 활성층을 갖더라도 샘플 1 및 2는 청색광을 방출하는 반면에, 샘플 3 및 4는 녹색광으로 다른 색의 광을 방출할 수 있었다.
또한, 도4를 참조하면, 샘플 1의 두께와 파장은 인듐함량(x)이 0.3인 라인에 근접하지만, 샘플 2의 두께와 파장은 인듐함량(x)이 0.35인 라인에 근접하는 것으로 나타났다. 다시 말해, 동일한 성장조건(즉, 동일한 인듐소스 유량)으로 형성하더라도 양자우물의 두께에 의해 실제 인듐함량을 차이가 있으며, 얇은 두께일 때에 인듐함량이 작아지고, 그 결과 더욱 단파장화 경향을 나타내는 점을 확인할 수 있었다.
실험2 A: 나노 코어의 높이에 따른 변화
본 실험에서는, n-GaN 베이스층 상에 SiO2 마스크를 배치하고, 상기 마스크에 약 820㎚ 직경을 갖는 개구를 2.5㎛ 피치로 형성하였다.
7개의 샘플에서 동일한 MOCVD 공정 조건에서 n-GaN 나노 코어(직경: 850㎚)를 성장시키되, 각 샘플의 나노 코어의 높이를 달리하여 성장하였다. 이어, 각 샘플의 나노 코어 표면에 InGaN/GaN 활성층과, p-AlGaN/p-GaN을 순차적으로 성장시켰다.
각 샘플의 나노 코어 높이는 동일한 면(m면)을 기준으로 420㎚, 600㎚, 610㎚, 730㎚, 920㎚, 940㎚, 1000㎚로 측정되었다.
각 샘플에서 얻어진 활성층의 PL 피크는 도10의 그래프로 나타내었다. 도10을 참조하면, 나노 코어의 900㎚이상의 높이를 갖는 경우에는, 430∼445㎚의 청색 방출광을 나타내는 반면에, 420㎚인 경우에는 505㎚를 갖는 것으로 나타났다.
실험2 B: 나노 코어의 직경에 따른 변화
본 실험에서는, n-GaN 베이스층 상에 SiO2 마스크를 배치하되, 상기 마스크에 형성되는 개구의 직경과 피치를 표2와 같이 달리하여 형성하였다.
이어 각각의 샘플에서 동일한 MOCVD 공정 조건에서 n-GaN 나노 코어를 성장시키되, 각 샘플의 나노 코어의 높이를 달리하여 성장하였다. 이어, 각 샘플의 나노 코어 표면에 InGaN/GaN 활성층과, p-AlGaN/p-GaN을 순차적으로 성장시켰다.
그 결과, 각 샘플의 양자우물 두께는 아래의 표4 및 도11의 그래프와 같이 나타났다
구분 직경1 = 300㎚ 직경2 = 500㎚ 직경3 = 700㎚ 직경4 = 800㎚
피치1 = 1.5㎛ QW두께 = 2.4㎚ QW두께 = 2.2㎚ QW두께 = 2.3㎚ QW두께 = 2.2㎚
피치2 = 2.3㎛ QW두께 = 12㎚ QW두께 = 10㎚ QW두께 = 6.2㎚ QW두께 = 5.5㎚
피치3 = 3.4㎛ QW두께 = 20㎚ QW두께 = 16㎚ QW두께 = 8.3㎚ QW두께 = 7.2㎚
상기한 표4와 함께 도11을 참조하면, 나노 코어의 직경이 클수록 양자우물의 두께는 증가하는 것으로 나타났다. 특히, 나노 코어의 직경에 따른 양자우물의 두께 변화는 피치의 조건에 따라 민감한 것으로 나타났다. 피치 간격이 1.5㎛인 경우에는 직경의 변화에 따라 양자우물의 두께의 변화가 크게 나타나지 않았으나, 피치 간격이 클수록 직경의 변화에 따라 양자우물의 두께의 변화가 크게 나타나는 것을 확인할 수 있었다. 본 실험 결과로부터 피치를 1.52㎛보다 크게, 나아가 1.8㎛이상인 조건에서 나노 코어의 직경으로 양자우물(파장)을 변화시키는 효과를 뚜렷하게 기대할 수 있다는 것을 확인할 수 있었다.
본 실시예에 따른 나노구조 반도체 발광소자는 다양한 제조방법으로 제조될 수 있다. 도12a 내지 도12f는 나노구조 반도체 발광소자의 제조방법의 일 예로서, 마스크를 몰드구조로 이용하여 나노 코어를 충전시키는 방식으로 성장시키는 공정을 나타낸다. 또한, 본 실시예는 도2에 도시된 예와 유사하게 각 영역에서 피치를 조절하여 양자우물의 방출파장을 변화시키는 형태를 나타낸다.
도12a에 도시된 바와 같이, 상기 기판(131) 상에 제1 도전형 반도체를 성장시켜 베이스층(132)을 제공할 수 있다.
상기 베이스층(132)은 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)으로 구분된 상면을 가지며, 각 영역(Ⅰ,Ⅱ,Ⅲ)에는 서로 다른 파장의 광을 방출하는 복수의 나노 발광구조물이 배치될 수 있다. 본 실시예에서, 이러한 나노 발광구조물은 나노 코어의 피치를 조절하여 형성될 수 있다. 각 영역은 각 그룹의 나노 발광구조물의 발광효율이나 분포수를 고려하여 백색 광이 얻어질 수 있도록 서로 다른 면적을 갖거나 다른 형상으로 제공될 수 있다.
상기 베이스층(132)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물의 일측 극성을 서로 전기적으로 연결하는 구조로서 제공된다. 따라서, 상기 베이스층(132)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있다. 이러한 베이스층(132)은 직접 성장하는 경우에, 상기 기판(131)은 결정성장용 기판일 수 있다. 상기 베이스층(132) 성장 전에 상기 기판(131) 상에 AlxInyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함해 다층막 구조가 추가로 형성될 수 있다. 상기 다층막 구조에는 상기 베이스층(132)으로부터 상기 버퍼층쪽으로의 전류 누설을 막고, 상기 베이스층(132)의 결정 품질 향상을 위한 언도핑 GaN층 및 AlGaN층 또는 이들 층의 조합으로 구성된 중간층들이 포함된다.
이어, 도12b에 도시된 바와 같이, 상기 베이스층(132) 상에 복수의 개구(O)를 가지며 식각정지층을 포함하는 마스크(133)를 형성한다.
본 예에 채용된 마스크(133)는 상기 베이스층(132) 상에 형성된 제1 물질층(133a)과, 상기 제1 물질층(133a) 상에 형성되며 상기 제1 물질층(133a)의 식각률보다 큰 식각률을 갖는 제2 물질층(133b)을 포함할 수 있다.
상기 제1 물질층(133a)은 상기 식각 정지층으로 제공될 수 있다. 즉, 상기 제1 물질층(133a)은 상기 제2 물질층의 식각조건에서 상기 제2 물질층(133b)의 식각률보다 낮은 식각률을 갖는다. 적어도 상기 제1 물질층(133a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 물질층(133b)도 절연 물질일 수 있다.
상기 절연막(133)은 동일한 폭(W)을 갖는 개구(O)가 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)에 걸쳐 서로 다른 피치(P1<P2<P3)로 형성되어 있다. 예를 들어, 제1 영역(Ⅰ)의 개구 패턴은 제1 피치(P1)로 배열되고, 제2 영역(Ⅱ)의 개구 패턴은 상기 제1 피치(P1)보다 큰 제2 피치(P2)로 배열된다. 또한, 제3 영역(Ⅲ)의 개구 패턴은 상기 제2 피치(P2)보다 큰 제3 피치(P3)로 배열된다. 본 피치의 조건은 상술된 식(a) 및 (b-1) 내지 (b-3)의 조건을 만족하도록 설정될 수 있다.
본 실시예에서, 상기 제1 및 제2 물질층(133a,133b)은 원하는 식각률 차이를 얻기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 상기 제1 물질층(133a)은 SiN계 물질이며, 상기 제2 물질층(133b)은 SiO2일 수 있다. 이와 달리, 이러한 식각률의 차이는 공극밀도를 이용하여 구현될 수 있다. 상기 제2 물질층(133b)을 또는 제1 및 제2 물질층(133a,133b) 모두를 다공성 구조의 물질로 채용하여 그 공극률의 차이를 조절하여 제1 및 제2 물질층(133a,133b)의 식각률의 차이를 확보할 수 있다. 이 경우에는 제1 및 제2 물질층(33a,33b)은 동일한 물질로 형성될 수 있다. 예를 들어, 제1 물질층(133a)은 제1 공극률을 갖는 SiO2이며, 제2 물질층(133b)은 제1 물질층(133a)과 동일한 SiO2로 이루어지되 상기 제1 공극률보다 큰 제2 공극률을 가질 수 있다. 이로써, 상기 제2 물질층(133a)이 식각되는 조건에서 상기 제1 물질층(133a)은 상기 제2 물질층(133b)의 식각률보다 낮은 식각률을 가질 수 있다.
상기 제1 및 제2 물질층(133a,133b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 상기 제1 물질층(133a)에 의한 식각 정지 레벨은 상기 베이스층(132) 표면으로부터 상기 마스크(133)의 전체 높이를 고려하여 설계될 수 있다. 상기 제1 및 제2 물질층(133a,133b)을 순차적으로 베이스층(132) 상에 형성한 후에, 복수의 개구(O)를 형성하여 상기 베이스층(132) 영역을 노출시킬 수 있다. 상기 개구(O)의 형성은 상기 마스크층(133) 상부에 포토레지스트를 형성하고, 이를 이용한 리소그래피 및 습식/건식 에칭 공정으로 수행될 수 있다. 각 개구(O)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 상기 베이스층(132)의 표면을 노출하는 개구(O)는 이에 한정되지는 않으나, 그 폭(W)이 600㎚이하, 나아가 50∼500㎚이하일 수 있다.
상기 개구(O)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(O)를 형성할 수 있다. 상기 개구(O)의 종횡비는 3:1 이상, 나아가 10:1 이상일 수 있다.
식각 조건에 따라 달라질 수 있으나, 일반적으로 상기 제1 및 제2 물질층(133a,133b)에서의 상기 개구(O)는 베이스층(132) 방향으로 갈수록 작아지는 폭을 가질 수 있다(도13a 참조).
일반적으로, 딥 에칭 공정은 건식식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 이러한 건식 식각은 습식 식각과 비교하여 미세구조를 기하학적 제한 없이 정밀한 가공을 진행할 수 있다. 상기 마스크(133)의 산화막 에칭에는 CF 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3와 같은 가스에 O2 및 Ar 중 적어도 하나를 조합한 에천트가 이용될 수 있다.
이러한 개구(O)의 평면 형상과 배열은 다양하게 구현될 수 있다. 예를 들어, 개구의 평면형상은 원형 및 육각형뿐만 아니라, 다각형, 사각형, 타원형과 같이 다양하게 구현될 수 있다. 도12b에 도시된 개구(O)는 직경(또는 폭)이 일정한 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 이러한 예로서, 도13a 및 도13b에 다른 형상의 개구를 갖는 마스크가 도시되어 있다. 도13a의 경우에, 제1 및 제2 물질층(143a,143b)로 이루어진 마스크(143)는 상부로 갈수록 단면적이 증가하는 형상의 기둥구조의 개구(O)를 가지며, 도13b의 경우에는, 제1 및 제2 물질층(143a',143b')으로 이루어진 마스크(143')는 상부로 갈수록 단면적이 감소하는 형상의 기둥구조의 개구(O)를 가질 수 있다.
다음으로, 도12c에 도시된 바와 같이, 상기 각 영역의 개구(O)가 충전되도록 상기 베이스층(132)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(135a)를 형성하고, 이어 상기 나노 코어(135a)의 상단부(T)에 전류차단 중간층(134)을 형성한다.
상기 나노 코어(135a)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 상기 베이스층(132)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(132)과 상기 나노 코어(135a)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(135a)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 마스크(133)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(O)의 형상에 대응되는 나노 코어(135a)를 제공할 수 있다. 즉, 질화물 단결정은 상기 마스크(133)에 의해 상기 개구(O)에 노출된 베이스층(132) 영역에 선택적으로 성장되면서, 상기 개구(O)를 충전하게 되고, 충전되는 질화물 단결정은 그 개구(O)의 형상에 대응되는 형상을 가질 수 있다. 따라서, 각 영역에 형성된 나노 코어(135a)는 서로 다른 피치(P1<P2<P3)로 배열되었음에도 불구하고, 동일한 크기(직경과 높이)로 형성될 수 있다.
상기 마스크(133)를 그대로 둔 채로 상기 나노 코어(135a)의 상단부(T) 표면에 전류차단 중간층(134)을 형성할 수 있다. 따라서, 별도의 마스크를 형성하는 공정 없이도 원하는 상단부에 전류차단 중간층(134)을 용이하게 형성할 수 있다.
상기 전류차단 중간층(134)은 고의적으로 도프되지 않거나 상기 나노 코어(135a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(135a)가 n형 GaN일 경우에, 상기 전류차단 중간층(134)은 언도프 GaN 또는 Mg와 같은 p형 불순물이 도프된 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(135a)와 전류차단 중간층(134)을 연속적으로 형성할 수 있다. 이와 같이, 전류차단 중간층(134)의 형성 공정과 몰드 공정을 결합하여 전체 공정을 더욱 간소화할 수 있다.
이어, 도12d에 도시된 바와 같이, 상기 복수의 나노 코어(35a)의 측면이 부분적으로 노출되도록 상기 식각정지층인 제1 물질층(133a)까지 상기 마스크(133)를 제거한다.
본 실시예에서는, 상기 제2 물질층(133b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(133b)만을 제거하고 상기 제1 물질층(133a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(133a)은 후속 성장공정에서는 활성층(135b) 및 제2 도전형 반도체층(135c)이 상기 베이스층(132)과 접속되는 것을 방지할 수 있다.
이어, 도12e에 도시된 바와 같이, 상기 나노 코어(135a)의 성장을 완료하고 상기 마스크의 상층(133b)을 제거한 후에, 나노 코어(135a)의 표면을 일정한 조건에서 열처리하여 나노 코어(135a)의 결정면을 반극성 또는 비극성 결정면과 같이 결정성장에 유리한 안정적인 면으로 전환시킬 수 있다. 이러한 공정은 도14a 및 도14b를 참조하여 설명할 수 있다.
도14a 및 도14b는 각각 도12d 및 도12e의 공정에서 적용될 수 있는 열처리공정을 설명하기 위한 모식도이다. 도14a는 도12d에서 얻어진 나노 코어(135a)로 이해할 수 있다. 상기 나노 코어(135a)는 개구(O)의 형상에 따라 정해지는 결정면을 갖는다. 개구(O)의 형상에 따라 차이는 있으나, 대체로 이렇게 얻어진 나노 코어(135a)의 표면은 상대적으로 안정적이지 못한 결정면을 가지며, 후속 결정성장에 유리한 조건이 아닐 수 있다.
본 실시예와 같이, 개구가 원기둥인 로드형상일 경우에, 도14a에 도시된 바와 같이, 나노 코어(135a)의 측면은 특정한 결정면이 아닌 곡면을 가질 수 있다.
이러한 나노 코어(135a)를 열처리하면 그 표면의 불안정한 결정이 재배열되면서 도14b와 같이, 반극성 또는 비극성과 같은 안정적인 결정면을 가질 수 있다. 열처리 조건은 600℃이상, 특정 예에서는 800∼1200℃에서 수초 내지 수십분(1초∼60분) 실행함으로써 원하는 안정된 결정면으로 전환시킬 수 있다.
본 열처리 공정은 기판 온도가 600℃보다 낮으면 나노 코어의 결정 성장 및 재배열이 어려워 열처리 효과를 기대하기 힘들며, 1200℃보다 높으면 GaN 결정면으로부터 질소(N)가 증발하여 결정 품질이 저하될 수 있다. 또한, 1초보다 짧은 시간에서는 충분한 열처리 효과를 기대하기 어려우며, 수십분, 예를 들어 60분보다 긴 시간 동안의 열처리는 제조 공정의 효율을 저하시킬 수 있다.
예를 들어, 상기 사파이어 기판의 C(0001)면(실리콘기판일 경우에 (111)면)상에 성장시킨 경우에, 도14a에 도시된 원기둥 형상인 나노 코어(135a)를 상술된 적정한 온도 범위에서 열처리함으로써 불안정한 결정면인 곡면(측면)은 안정적인 결정면인 비극성면(m면)을 갖는 육각형 결정 기둥(도14b의 135a')으로 전환될 수 있다. 이러한 결정면의 안정화 과정은 고온의 열처리과정에 의해 실현될 수 있다.
이러한 원리는 명확히 설명되기 어려우나, 고온에서 표면에 위치한 결정이 재배열되거나 챔버 내에서 소스가스가 잔류하는 경우에 이러한 잔류 소스가스가 증착되어 안정적인 결정면을 갖도록 부분적인 재성장이 진행되는 것으로 이해할 수 있다.
특히, 재성장 관점에서 설명하면, 챔버 내에서 소스 가스가 잔류한 분위기에서 열처리 공정이 수행되거나 소량의 소스가스를 의도적으로 공급하는 조건에서 열처리될 수 있다. 예를 들어, 도14a에 도시된 바와 같이, MOCVD 챔버의 경우에, TMGa과 NH3가 잔류하고, 이러한 잔류 분위기에서 열처리함으로써 나노 코어의 표면에 소스가스가 반응하여 안정적인 결정면을 갖도록 부분적인 재성장이 이루어질 수 있다. 이러한 재성장으로 인하여, 열처리된 나노 코어(135a')의 폭이 열처리 전의 나노 코어(135a)의 폭보다 다소 커질 수 있다(도14a 및 도14b 참조).
이와 같이, 열처리 공정을 도입함으로써, 나노 코어의 결정성을 향상시키는데 기여할 수 있다. 즉, 이러한 열처리 공정을 통해 마스크 제거 후 나노 코어의 표면에 존재하는 비균일성(예, 결함(defect) 등)을 제거할 뿐만 아니라 내부 결정의 재배열을 통해서 결정의 안정성을 크게 향상시킬 수 있다. 이러한 열처리 공정은 마스크를 제거한 후 챔버 안에서 나노 코어의 성장공정과 유사한 조건으로 실행될 수 있다. 예를 들어, 열처리 온도(예, 기판 온도)는 800∼1200℃ 사이에서 수행될 수 있으나, 600℃ 이상의 열처리공정에서도 유사한 효과를 기대할 수 있다.
도12e에는 열처리 후 나노 코어(135a')가 동일한 직경(D)을 갖는 것으로 도시되어 있으나, 실제로는, 그 차이(예, 10㎚이하)가 크지 않더라도 열처리 과정에서 재성장되는 양의 차이로 인해 각 그룹의 다른 직경을 가질 수 있다. 예를 들어, 피치가 큰 경우에 재성장량이 많아져 직경이 커질 수 있다.
특정 예에서는, 재성장에 의한 직경 차이를 고려하여 열처리 후 나노 코어(135a')의 직경이 그룹과 관계 없이 동일해지도록 개구의 폭(W)을 다르게 형성할 수 있다. 예를 들어, 재성장되는 양의 차이를 고려하여, 피치가 큰 그룹의 개구를 피치가 작은 그룹의 개구보다 작게 형성할 수 있다.
이어, 도12f에 도시된 바와 같이, 복수의 나노 코어(135a')의 표면에 활성층(135b-1,135b-2,135b-3) 및 제2 도전형 반도체층(135c-1,135c-2,135c-3)을 순차적으로 성장시킨다.
본 공정은 나노 코어의 성장공정 및 열처리공정과 유사하게, 모든 영역(Ⅰ,Ⅱ,Ⅲ)에 배치된 나노 코어(135a')에 동일한 조건으로 실행될 수 있다. 즉, 동일한 챔버 내에서 동일한 온도와 압력 조건에서 동일한 소스 유량을 공급하여 수행될 수 있다. 동일한 공정 조건에도 불구하고, 상기 나노 코어(135a')의 피치가 각 영역에 따라 상이하므로, 상기 나노 코어(135a')의 표면에 성장되는 층, 특히 활성층(135b-1,135b-2,135b-3)은 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 다른 활성층의 두께(t1<t2<t3)를 가질 수 있다. 또한, 각 영역의 양자우물의 두께가 달라지므로, 그 양자우물의 조성(예, 인듐함량)이 상이해질 수 있다. 그 결과, 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 얻어진 활성층(135b-1,135b-2,135b-3)은 다른 파장의 광을 방출할 수 있다.
예를 들어, 가장 작은 제1 피치(P1)를 갖는 제1 영역의 활성층(135b-1)은 얇은 양자우물이 형성되고 청색과 같은 단파장의 광을 방출할 수 있으며, 가장 큰 제3 피치(P3)를 갖는 제3 영역의 활성층(135b-3)은 두꺼운 양자우물이 형성되고 적색과 같은 장파장의 광을 방출할 수 있다. 또한, 중간의 제2 피치(P2)를 갖는 제2 영역의 활성층(135b-2)은 녹색과 같은 그 사이의 파장의 광을 방출할 수 있다.
이와 같이, 본 공정을 통해서, 나노 발광구조물(135)은 제1 도전형 반도체가 나노 코어(135a')와, 나노 코어(135a')를 감싸는 활성층(135b-1,135b-2,135b-3) 및 제2 도전형 반도체층(135c-1,135c-2,135c-3)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
상기 나노 코어(135a')는 그 측면과 다른 결정면을 갖는 상단부를 포함하며, 앞서 설명한 바와 같이, 상단부에 형성된 활성층과 제2 도전형 반도체층의 부분(T)은, 측면에 형성된 활성층 및 제2 도전형 반도체층의 부분(S)과 다른 조성 및/또는 두께를 가질 수 있다. 이로 인해 발생되는 누설전류 및 발광파장의 문제를 해결하기 위해서, 상기 전류차단 중간층(134)이 상기 나노 코어(135a)의 상단부에 배치된다. 이러한 전류차단 중간층(134)의 선택적인 배치로 인해, 상기 나노 코어(135a')의 측면에 형성된 활성층 영역을 통한 전류의 흐름은 정상적으로 보장하면서, 상기 나노 코어(135a')의 상단부에 형성된 활성층 영역을 통한 전류의 흐름은 상기 전류차단 중간층(134)에 의해 차단될 수 있다.
이로써, 상기 나노 코어(135a')의 상단부에 집중되는 누설전류를 억제하여 효율을 향상시키는 동시에, 원하는 발광파장을 정확히 설계할 수 있다.
상술된 실시형태에 채용된 마스크는 2개의 물질층으로 구성된 형태를 예시하였으나, 본 발명은 이에 한정되지 아니하며, 3개 이상의 물질층을 채용한 형태로도 구현될 수 있다.
예를 들어, 베이스층으로부터 순차적으로 형성된 제1 내지 제3 물질층을 갖는 마스크의 경우에는, 상기 제2 물질층은 식각 정지층으로서, 상기 제1 및 제3 물질층과 다른 물질로 이루어진다. 필요에 따라, 상기 제1 및 제3 물질층은 동일한 물질로 이루어질 수 있다.
상기 제3 물질층의 식각조건에서 적어도 상기 제2 물질층은 제3 물질층의 식각률보다 낮은 식각률을 가지므로, 식각정지층으로 작용할 수 있다. 적어도 상기 제1 물질층은 전기적인 절연성을 갖는 물질이며, 필요에 따라 상기 제2 또는 제3 물질층도 절연 물질일 수 있다.
본 실시예에서 채용될 수 있는 다양한 세부공정으로서, 도13a에 도시된 마스크를 이용하여 전류차단 중간층의 형성과 열처리공정을 수행하는 나노 코어 형성과정을 도15a 내지 도15d를 참조하여 설명하기로 한다.
도15a에 도시된 바와 같이, 마스크(143)를 이용하여 베이스층(142) 상에 나노 코어(145a)를 성장시킬 수 있다. 상기 마스크(143)는 아래로 갈수록 좁아지는 폭의 개구를 갖는다. 상기 나노 코어(145a)는 상기 개구의 형상에 대응되는 형상으로 성장될 수 있다.
상기 나노 코어(145a)의 결정 품질을 더 향상시키기 위해서, 성장 중 1회 이상의 열처리 공정을 도입할 수 있다. 특히, 성장 중 나노 코어(145a)의 상단 표면이 육각 피라미드의 결정면으로 재배열시킴으로써 보다 안정적인 결정구조를 갖출 수 있으며, 후속 성장되는 결정의 높은 품질을 보장할 수 있다.
이러한 열처리 공정은 앞서 설명된 온도 조건에서 수행될 수 있다. 예를 들어, 공정 편의를 위해서 나노 코어(145a)의 성장온도와 동일하거나 유사한 온도 조건에서 수행될 수 있다. 또한, NH3 분위기에서 상기 나노 코어(145a)의 성장 압력과 온도와 동일하거나 유사한 수준의 압력/온도를 유지하면서 TMGa와 같은 금속 소스를 중단하는 방식으로 수행될 수 있다. 이러한 열처리공정은 수 초 내지 수십 분(예, 5초∼30분)동안에 지속될 수 있으나, 약 10초 ∼ 약 60초의 지속시간으로도 충분한 효과를 얻을 수 있다.
이와 같이, 나노 코어(145a)의 성장과정에서 도입되는 열처리공정은 나노 코어(145a)를 빠른 속도로 성장될 때에 야기되는 결정성의 퇴보를 방지할 수 있으므로, 빠른 결정 성장과 함께 우수한 결정품질을 함께 도모할 수 있다.
이러한 안정화를 위한 열처리 공정 구간의 시간과 횟수는 최종 나노 코어의 높이와 직경에 따라 다양하게 변경될 수 있다. 예를 들어, 개구의 폭이 300∼400㎚이고, 개구의 높이(마스크 두께)가 약 2.0㎛인 경우에, 중간지점인 약 1.0㎛에서 약 10 초 ∼ 약 60 초의 안정화 시간을 삽입하여 원하는 고품질의 코어를 성장시킬 수 있다. 물론, 이러한 안정화 공정은 코어 성장 조건에 따라 생략할 수도 있다.
이어, 도15b에 도시된 바와 같이, 상기 나노 코어(145a)의 상단에 고저항요소인 전류차단 중간층(144)을 형성할 수 있다.
상기 나노 코어(145a)를 원하는 높이로 형성한 후에, 상기 마스크(143)를 그대로 둔 채로 상기 나노 코어(145a)의 상단 표면에 전류차단 중간층(144)을 형성할 수 있다. 이와 같이, 마스크(143)를 그대로 이용함으로써 별도의 마스크를 형성하는 공정 없이, 나노 코어(145a)의 원하는 영역(상단의 표면)에 전류차단 중간층(144)을 용이하게 형성할 수 있다.
상기 전류억제 중간층(144)은 고의적으로 도프되지 않거나 상기 나노 코어(145a)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 상기 나노 코어(145a)가 n형 GaN일 경우에, 상기 전류억제 중간층(144)은 언도프 GaN 또는 p형 불순물인 Mg를 도프한 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(145a)와 전류억제 중간층(144)을 연속적으로 형성할 수 있다. 예를 들어, n형 GaN 나노 코어의 성장과 동일한 조건에서 Si 도핑을 중지하고 Mg을 주입하여 약 1분 정도 성장시킬 경우 전류억제 중간층(144)의 두께(t)는 약 200㎚ ∼ 약 300㎚일 수 있으며, 이러한 전류억제 중간층은 수㎂ 이상의 누설전류를 효과적으로 차단시킬 수 있다. 이와 같이, 본 실시예와 같은 몰드방식 공정에서는 전류억제 중간층(144)의 도입공정이 간소화하게 구현될 수 있다.
이어, 도15c에 도시된 바와 같이, 상기 복수의 나노 코어(145a)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(143a)까지 상기 마스크(143)를 제거한다.
본 실시예에서는, 상기 제2 물질층(143b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 상기 제2 물질층(143b)만을 제거하고 상기 제1 물질층(143a)이 잔류시킬 수 있다. 상기 잔류한 제1 물질층(143a)은 후속 성장공정에서는 활성층 및 제2 도전형 반도체층이 상기 베이스층(142)과 접속되는 것을 방지할 수 있다.
본 실시예와 같이, 개구를 갖는 마스크를 몰드로 이용한 나노 발광구조물의 제조공정에서, 결정성을 향상시키기 위해서 추가적인 열처리공정을 도입할 수 있다.
상기 마스크의 제2 물질층(143b)을 제거한 후에, 나노 코어(145a)의 표면을 일정한 조건에서 열처리하여 나노 코어(145a)의 불안정한 결정면을 안정적인 결정면으로 전환시킬 수 있다(도14a 및 도14b의 설명 참조). 특히, 본 실시예와 같이, 나노 코어(145a)가 경사진 측벽을 갖는 개구에서 성장되므로, 그 형상에 대응하여 경사진 측벽을 갖는 형태를 가졌으나, 도15d에 도시된 바와 같이, 열처리 공정 후의 나노 코어(145a')는 결정의 재배열과 함께 재성장이 일어나서 개구의 직경보다 크면서 거의 균일한 직경(또는 폭)을 가질 수 있다. 또한, 성장된 직후의 나노 코어(145a)의 상단도 불완전한 육각 피리미드 형상을 가질 수 있으나, 열처리 공정 후의 나노 코어(145a')는 균일한 표면을 갖는 육각 피라미드 형상으로 변화될 수 있다. 이와 같이, 마스크 제거 후에 불균일한 폭을 갖던 나노 코어(145a)는 열처리 공정을 통해서 균일한 폭을 갖는 육각 피라미드 기둥의 나노 코어(145a')가 되도록 재성장(및/또는 재배열)될 수 있다.
도16a 내지 도16e는 나노구조 반도체 발광소자의 제조방법의 다른 예로서,각 영역에서 나노 코어의 크기(예, 직경)을 조절하여 양자우물의 방출파장을 변화시키는 형태를 나타낸다.
도16a에 도시된 바와 같이, 상기 기판(231) 상에 제1 도전형 반도체를 성장시켜 베이스층(232)을 제공하고, 상기 베이스층(232) 상에 복수의 개구(O1,O2,O3)를 가지며 식각정지층을 포함하는 마스크(233)를 형성한다.
본 예에 채용된 마스크(233)는 상기 베이스층(232) 상에 형성된 제1 물질층(233a)과, 상기 제1 물질층(233a) 상에 형성되며 상기 제1 물질층(233a)의 식각률보다 큰 식각률을 갖는 제2 물질층(233b)을 포함할 수 있다.
상기 베이스층(232)은 제1 내지 제3 영역(Ⅰ,Ⅱ,Ⅲ)으로 구분된 상면을 가지며, 각 영역(Ⅰ,Ⅱ,Ⅲ)에 형성된 개구는 동일한 피치(P)로 배열되되 서로 다른 폭(W1,W2,W3)을 갖도록 형성될 수 있다. 예를 들어, 제1 영역(Ⅰ)의 개구(O1)는 제1 폭(W1)을 가지고, 제2 영역(Ⅱ)의 개구(O2)는 상기 제1 폭(W1)보다 작은 제2 폭(W2)을 갖는다. 또한, 제3 영역(Ⅲ)의 개구(O3)는 상기 제2 폭(W2)보다 큰 제3 폭(W3)을 갖는다. 상기 개구의 폭의 조건은 최종 나노 코어의 직경(D1,D2,D3)이 상술된 식(c) 및 (e-1) 내지 (e-3)의 조건을 만족하도록 설정될 수 있다.
이어, 도16b에 도시된 바와 같이, 상기 각 영역의 개구(O1,O2,O3)가 충전되도록 상기 베이스층(232)의 노출된 영역에 제1 도전형 반도체를 성장시킴으로써 복수의 나노 코어(235a-1,235a-2,235a-3)를 형성할 수 있다.
상기 나노 코어(235a-1,235a-2,235a-3)의 제1 도전형 반도체는 n형 질화물 반도체일 수 있으며, 상기 베이스층(232)의 제1 도전형 반도체와 동일한 물질일 수 있다. 예를 들어, 상기 베이스층(232)과 상기 나노 코어(235a-1,235a-2,235a-3)는 n형 GaN으로 형성될 수 있다.
상기 나노 코어(235a-1,235a-2,235a-3)를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 상기 개구(O1,O2,O3)에 충전되는 질화물 단결정은 그 형상 및 크기에 대응되는 형상과 크기를 갖도록 성장될 수 있다. 즉, 상기 제1 영역의 나노 코어(235a-1)의 직경은 상기 제2 영역의 나노 코어(235a-2)의 직경보다 크며, 상기 제2 영역의 나노 코어(235a-2)의 직경은 상기 제3 영역의 나노 코어(235a-3)의 직경보다 크다. 반면에, 나노 코어의 높이는 동일한 성장공정이 적용되므로, 그 직경과 반비례할 수 있다. 즉, 상기 제1 영역의 나노 코어(235a-1)의 높이는 상기 제2 영역의 나노 코어(235a-2)의 높이보다 작으며, 상기 제2 영역의 나노 코어(235a-2)의 높이는 상기 제3 영역의 나노 코어(235a-3)의 높이보다 크다(H1<H2<H3). 후속 공정에서 나노 코어의 직경에 따라 활성층(양자우물)의 두께를 증가시키고자 하지만, 높이가 직경과 반비례하므로 활성층(양자우물)의 두께의 변화를 상쇄될 수 있다(식(1) 참조).
이러한 나노 코어의 높이의 편차를 제거하기 위해서, 도16c에 도시된 바와 같이, 나노 코어(235a-1,235a-2,235a-3)를 일정한(L) 레벨로 평탄화하는 공정이 도입될 수 있다.
본 평탄화 공정에서, 마스크(233)는 각 영역의 나노 코어(235a-1,235a-2,235a-3)를 지지하는 구조로 사용되므로, 나노 코어(235a-1,235a-2,235a-3)의 손상 없이 원하는 평탄화공정을 용이하게 수행할 수 있다. 본 평탄화 공정은 코어-쉘 구조 및 콘택 전극을 형성한 후에 평탄화 공정을 수행할 수도 있으며, 이 경우에, 본 단계에서 적용되는 평탄화공정을 생략할 수도 있다.
이어, 도16d에 도시된 바와 같이, 상기 복수의 나노 코어(235a-1,235a-2,235a-3)의 측면이 노출되도록 상기 식각정지층인 제1 물질층(233a)까지 상기 마스크(233)를 선택적으로 제거하고 열처리 공정을 수행할 수 있다.
본 열처리 공정이 완료한 후에, 각 영역의 나노 코어(235a'-1,235a'-2,235a'-3)는 식(c)와 식(e-1) 내지 (e-3)을 만족하는 최종 직경(D1,D2,D3)을 가질 수 있다. 이와 같이, 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 나노 코어의 직경 차이를 확보함으로써 후속공정에서 형성될 활성층이 혼합되어 백색광을 제공할 수 있는 서로 다른 파장의 광을 방출할 수 있다.
다음으로, 도16e에 도시된 바와 같이, 복수의 나노 코어(235a'-1,235a'-2,235a'-3)의 표면에 활성층(235b-1,235b-2,235b-3) 및 제2 도전형 반도체층(235c-1,335c-2,335c-3)을 순차적으로 성장시킨다.
본 공정은 나노 코어의 성장공정 및 열처리공정과 유사하게, 모든 영역(Ⅰ,Ⅱ,Ⅲ)에 배치된 나노 코어(235a'-1,235a'-2,235a'-3)에 동일한 조건으로 실행될 수 있다. 즉, 동일한 챔버 내에서 동일한 온도와 압력 조건에서 동일한 소스 유량을 공급하여 수행될 수 있다. 동일한 공정 조건에도 불구하고, 상기 나노 코어(235a'-1,235a'-2,235a'-3)의 직경이 각 영역에 따라 상이하므로, 상기 나노 코어(235a'-1,235a'-2,235a'-3)의 표면에 성장되는 층, 특히 활성층(235b-1,235b-2,235b-3)은 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 다른 두께(t1<t2<t3)를 가질 수 있다. 또한, 각 영역에서 양자우물의 두께가 달라지므로, 그 양자우물의 조성(예, 인듐함량)이 상이해질 수 있다. 그 결과, 각 영역(Ⅰ,Ⅱ,Ⅲ)에서 얻어진 활성층(235b-1,235b-2,235b-3)은 다른 파장의 광을 방출할 수 있다.
예를 들어, 가장 큰 제1 직경(D1)를 갖는 제1 영역의 활성층(235b-1)은 얇은 양자우물이 형성되고 청색과 같은 단파장의 광을 방출할 수 있으며, 가장 작은 제3 직경(D3)를 갖는 제3 영역의 활성층(235b-3)은 두꺼운 양자우물이 형성되고 적색과 같은 장파장의 광을 방출할 수 있다. 또한, 중간의 제2 직경(D2)를 갖는 제2 영역의 활성층(235b-2)은 녹색과 같은 그 사이의 파장의 광을 방출할 수 있다. 결과적으로, 상기 나노구조 반도체 발광소자는 상기 각 영역에서 방출되는 광이 조합되어 백색광을 제공할 수 있다.
실험3 : 나노 코어의 피치를 이용한 반도체 발광소자
본 실험에서는, n-GaN 베이스층 상에 SiO2 마스크를 배치하되, 상기 마스크를 3개의 영역을 구분하고, 각 영역에서 개구의 폭은 동일하게 하되, 피치(P1,P2,P3)를 아래의 표4에 나타난 비율로 다르게 3개의 샘플을 마련하였다.
이어, 동일한 MOCVD 공정 조건에서, 각각의 샘플에 n-GaN 나노 코어를 성장시키고, 재성장 공정에 따라 다소 차이가 있으나, 각 그룹별로 거의 동일한 사이즈의 나노 코어가 형성되었다. 다음으로, 나노 코어의 표면에 InGaN/GaN 활성층과, p-AlGaN/p-GaN을 순차적으로 성장시켰다. 동일한 공정 조건에서, 실질적으로 동일한 크기의 나노 코어에 성장된 양자우물(QW)의 두께(T1,T2,T3)는 표4에 나타난 바와 같이 다른 비율로 얻어졌다. 또한, 각 그룹별의 양자우물의 두께 및 인듐 함량의 차이로 인해, 각 그룹의 활성층에서 얻어진 방출파장은 표5에 나타난 바와 같이 다른 크기를 나타내었다.
구분
 피치 비율
(P1:P2:P3)		 QW 두께 비율
(T1:T2:T3)		 그룹별 방출파장 피크
그룹1 그룹2 그룹3
샘플1 1:1.3:1.8 1:1.5:2 471 515 564
샘플2 1:1.64:2.36 1:1.5:2.25 463 49 547
샘플3 1:1.2:1.6 1:1.75:2.67 480 530 590
상기한 표5에 나타난 바와 같이, 제1 내지 제3 샘플의 반도체 발광소자 모두에서 각 그룹별로 다른 파장을 갖는 광을 방출할 수 있으며, 이들 광이 조합되어 백색광을 제공할 수 있었다.
본 실험에서 제시된 피치 조건과 같이, 백색광을 얻기 위해서 각 그룹의 방출파장의 차이를 확보하기 위해서, 상기 제2 및 제3 그룹에 속하는 나노 코어의 피치는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 피치보다 약 20% 이상 더 크도록 설계될 수 있다.
이와 같이, 각 그룹의 활성층의 방출 파장은 양자우물의 인듐 조성과 함께 양자우물의 두께로 조절할 수 있다. 인듐 조성의 경우 MOCVD 공정에서 인듐 소스의 유량과 성장 온도로 조절할 수 있으나, 각 그룹별 영역에 독립적으로 유량과 성장온도를 조절하기 어려우므로, 상술한 바와 같이, 동일한 공정 조건(예, 인듐 유량 및 성장온도)를 이용하는 대신에, 양자우물의 두께를 달리하여 각 영역별로 파장을 조절할 수는 있다. 구체적으로, 나노 코어의 피치, 직경과 높이와 같은 나노 코어에 관련된 파라미터를 변경하여 각 그룹의 영역별로 다른 방출파장을 갖는 활성층을 형성할 수 있다. 이 과정에서 활성층이 동일한 공정 조건을 갖더라도 양자우물의 두께가 달리지면서 각 그룹의 양자우물에 함유된 인듐 조성도 달라질 수 있다.
상술된 실시예들에 따른 나노 반도체 발광소자는 다양한 형태의 응용제품으로 구현될 수 있다. 도17 및 도18은 상술된 반도체 발광소자를 채용한 패키지의 일 예를 나타낸다.
도17에 도시된 반도체 발광소자 패키지(500)는 도1에 도시된 나노구조 반도체 발광소자(10), 패키지 본체(502) 및 한 쌍의 리드 프레임(503)일 수 있다.
상기 나노구조 반도체 발광소자(10)는 리드 프레임(503)에 실장되어, 각 전극이 리드 프레임(503)에 전기적으로 연결될 수 있다. 필요에 따라, 나노구조 반도체 발광소자(10)는 리드 프레임(503) 아닌 다른 영역, 예를 들어, 패키지 본체(502)에 실장될 수 있다. 또한, 패키지 본체(502)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 나노구조 반도체 발광소자(10)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(505)가 형성될 수 있다.
도18에 도시된 반도체 발광소자 패키지(600)는 도1에 도시된 나노구조 반도체 발광소자(10), 실장 기판(610) 및 봉지체(603)를 포함할 수 있다.
상기 나노구조 반도체 발광소자(10)는 실장 기판(610)에 실장되어 와이어(W)를 통하여 실장 기판(610)과 전기적으로 연결될 수 있다.
실장 기판(610)은 기판 본체(611), 상부 전극(613) 및 하부 전극(614)과 상부 전극(613)과 하부 전극(614)을 연결하는 관통 전극(612)을 포함할 수 있다. 실장 기판(610)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(610)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(603)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시 형태에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(603) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(603) 또는 상기 나노구조 반도체 발광소자(10) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
상술된 실시예에 따른 나노구조 반도체 발광소자는 다양한 응용제품의 광원으로 채용될 수 있다. 도19 내지 도22는 나노구조 반도체 발광소자가 채용될 수 있는 다양한 응용제품을 예시한다.
도19 및 도20은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도19를 참조하면, 백라이트 유닛(1000)은 기판(1002) 상에 광원(1001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(1003)를 구비한다. 상기 광원(1001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 이용할 수 있다.
도19에 도시된 백라이트 유닛(1000)에서 광원(1001)은 액정표시장치가 배치된 상부를 향하여 빛을 방출하는 방식과 달리, 도20에 도시된 다른 예의 백라이트 유닛(2000)은 기판(2002) 위에 실장된 광원(2001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(2003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(2003)을 거친 빛은 상부로 방출되며, 광추출 효율을 향상시키기 위하여 도광판(2003)의 하면에는 반사층(2004)이 배치될 수 있다.
도21은 본 발명의 실시형태에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸 분해사시도이다.
도21에 도시된 조명장치(3000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(3003)과 구동부(3008)와 외부접속부(3010)를 포함한다.
또한, 외부 및 내부 하우징(3006, 3009)과 커버부(3007)와 같은 외형 구조물을 추가적으로 포함할 수 있다. 발광모듈(3003)은 상술된 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지일 수 있는 광원(3001)과 그 광원(3001)이 탑재된 회로기판(3002)을 포함할 수 있다. 예를 들어, 상기 나노구조 반도체 발광소자의 제1 및 제2 전극이 회로기판(3002)의 전극 패턴과 전기적으로 연결될 수 있다. 본 실시예서는, 하나의 광원(3001)이 회로기판(3002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다.
외부 하우징(3006)은 열방출부로 작용할 수 있으며, 발광모듈(3003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(3004) 및 조명장치(3000)의 측면을 둘러싸는 방열핀(3005)을 포함할 수 있다. 커버부(3007)는 발광모듈(3003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(3008)는 내부 하우징(3009)에 장착되어 소켓구조와 같은 외부접속부(3010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다.
또한, 구동부(3008)는 발광모듈(3003)의 반도체 발광소자(3001)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(3008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
도22는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도22를 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(4000)는 광원(4001), 반사부(4005), 렌즈 커버부(4004)를 포함하며, 렌즈 커버부(4004)는 중공형의 가이드(4003) 및 렌즈(4002)를 포함할 수 있다. 광원(4001)은 상술한 나노구조 반도체 발광소자 또는 그 나노구조 반도체 발광소자를 구비한 패키지를 포함할 수 있다.
헤드 램드(4000)는 광원(4001)에서 발생된 열을 외부로 방출하는 방열부(4012)를 더 포함할 수 있으며, 방열부(4012)는 효과적인 방열이 수행되도록 히트싱크(4010)와 냉각팬(4011)을 포함할 수 있다. 또한, 헤드 램프(4000)는 방열부(4012) 및 반사부(4005)를 고정시켜 지지하는 하우징(4009)을 더 포함할 수 있다. 하우징(4009)은 일면에 방열부(4012)가 결합하여 장착되기 위한 중앙홀(4008)을 구비할 수 있다.
하우징(4009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 반사부(4005)가 광원(4001)의 상부측에 위치하도록 고정시키는 전방홀(4007)을 구비할 수 있다. 이에 따라, 반사부(4005)에 의하여 전방측은 개방되며, 개방된 전방이 전방홀(4007)과 대응되도록 반사부(4005)가 하우징(4009)에 고정되어 반사부(4005)를 통해 반사된 빛이 전방홀(4007)을 통과하여 외부로 출사될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막; 및
    상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며,
    상기 복수의 나노 발광구조물은 동일한 성장공정에 의해 형성되며, 각각 2개 이상의 나노 발광구조물을 갖는 n개의 그룹(n은 2 이상인 정수)으로 구분되고,
    상기 각 그룹에 해당하는 활성층의 양자우물 두께(Tn)는 하기 식(1) 및 (2)의 조건을 만족하며,
    Figure 112014065389886-pat00003
    .....................(1)
    T1 < T2 <....< Tn -1 < Tn .......................(2)
    여기서, K는 비례상수이며, Dn와 Hn는 제n 그룹에 속하는 나노 코어의 직경과 높이를 나타내며, Pn는 제n 그룹에 속하는 나노 코어의 피치를 나타내고,
    상기 각 그룹의 활성층은 서로 다른 광을 방출하도록 상기 각 그룹의 Dn, Hn 및 Pn 중 적어도 하나가 상이한 나노구조 반도체 발광소자.
  2. 제1항에 있어서,
    상기 n개의 그룹은 제1 내지 제3 그룹을 포함하며, 상기 제1 내지 제3 그룹의 활성층으로부터 방출되는 광이 조합되어 백색광을 제공하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제2항에 있어서,
    상기 제1 그룹에 속하는 활성층의 방출파장은 430㎚ ∼ 480㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 480㎚ ∼ 540㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 방출파장은 540㎚ ∼ 605㎚ 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제3항에 있어서,
    상기 제1 그룹에 속하는 활성층의 양자우물 두께는 1㎚ ∼ 5㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 양자우물 두께는 1.5㎚ ∼ 5.5㎚ 범위이고, 상기 제3 그룹에 속하는 활성층의 양자우물 두께는 2㎚ ∼ 7.5㎚ 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제4항에 있어서,
    상기 각 그룹의 나노 코어의 크기는 동일하며,
    상기 제2 및 제3 그룹에 속하는 활성층의 양자우물 두께는 각각 상기 제1 및 제2 그룹에 속하는 활성층의 양자우물 두께보다 40% 이상 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제5항에 있어서,
    상기 제1 그룹에 속하는 활성층의 양자우물 두께는 1.5㎚ 이상인 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제4항에 있어서,
    상기 제1 내지 제3 그룹에 속하는 활성층의 양자우물은 인듐(In)을 함유한 질화물막을 포함하며, 적어도 일부 그룹 간의 양자우물의 인듐 함량은 서로 다른 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제2항에 있어서,
    상기 각 그룹에 속하는 나노 코어의 피치의 상대적인 비율(P1:P2:P3)은 하기 식 (a) 및 (b-1) 내지 (b-3)을 만족하는 것을 특징으로 하는 나노구조 반도체 발광소자.
    P1 < P2 < P3 .......................(a)
    1 < P1 < 2.24 ......................(b-1)
    1.2 < P2 < 2.35 .....................(b-2)
    1.4 < P3 < 2.74 ......................(b-3)
  9. 제8항에 있어서,
    상기 각 그룹의 나노 코어의 크기는 동일하며,
    상기 제2 및 제3 그룹에 속하는 나노 코어의 피치는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 피치보다 20% 이상인 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제9항에 있어서,
    상기 제1 그룹에 속하는 나노 코어의 피치는 0.5㎛ ∼ 2.5㎛ 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  11. 제8항에 있어서,
    상기 제1 내지 상기 제3 그룹 중 적어도 하나의 그룹의 나노 코어는 다른 그룹의 나노 코어의 크기와 다른 것을 특징으로 하는 나노구조 반도체 발광소자.
  12. 제2항에 있어서,
    상기 각 그룹에 속하는 나노 코어의 직경(Dn)과 높이(Hn)의 곱에 대한 상대적인 비율은 하기 식 (c) 및 (d) 중 적어도 하나와, 그리고 (e-1) 내지 (e-3)을 만족하는 것을 특징으로 하는 나노구조 반도체 발광소자.
    D1 > D2 > D3 .......................(c)
    H1 > H2 > H3 .......................(d)
    0.2 < D1×H1 < 1 .......................(e-1)
    0.18 < D2×H2 < 0.67 ...................(e-2)
    0.13 < D3×H3 < 0.5 ....................(e-3)
  13. 제12항에 있어서,
    상기 각 그룹의 나노 코어 피치는 동일하며,
    상기 제2 및 제3 그룹에 속하는 나노 코어의 직경은 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 직경보다 40% 이하로 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  14. 제12항에 있어서,
    상기 각 그룹의 나노 코어 피치는 동일하며,
    상기 제2 및 제3 그룹에 속하는 나노 코어의 높이는 각각 상기 제1 및 제2 그룹에 속하는 나노 코어의 높이보다 40% 이하로 작은 것을 특징으로 하는 나노구조 반도체 발광소자.
  15. 제2항에 있어서,
    상기 제1 내지 제3 그룹에 속하는 나노 코어는 서로 동일한 높이와 서로 다른 직경을 갖는 것을 특징으로 하는 나노구조 반도체 발광소자.
  16. 제12항에 있어서,
    적어도 상기 제3 그룹에 속하는 나노 코어의 피치는 1.5㎛ 보다 큰 것을 특징으로 하는 나노구조 반도체 발광소자.
  17. 제1항에 있어서,
    상기 n개의 그룹은 제1 및 제2 그룹을 포함하며,
    상기 제1 그룹에 속하는 활성층의 방출파장은 430㎚ ∼ 470㎚ 범위이며, 상기 제2 그룹에 속하는 활성층의 방출파장은 560㎚ ∼ 590㎚ 범위인 것을 특징으로 하는 나노구조 반도체 발광소자.
  18. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 형성되며, 상기 베이스층의 일부 영역이 노출된 복수의 개구를 갖는 절연막; 및
    상기 베이스층의 노출된 영역 각각에 형성되며, 제1 도전형 반도체로 이루어진 나노 코어와, 상기 나노 코어의 측면에 순차적으로 형성된 활성층과 제2 도전형 반도체층을 갖는 복수의 나노 발광구조물을 포함하며,
    상기 복수의 나노 발광구조물은 동일한 성장공정에 의해 형성되며, 각각 2개 이상의 나노 발광구조물을 갖는 제1 내지 제3 그룹으로 구분되고,
    상기 각 그룹에 속하는 활성층의 양자우물은 서로 다른 광을 방출하며, 상기 그룹에 해당하는 활성층의 양자우물 두께(T1, T2, T3)는 하기 식(1)을 만족하고,
    T1 < T2 < T3 .......................(1)
    상기 각 그룹에 속하는 나노 코어의 피치의 상대적 비율(P1:P2:P3)은 하기 식을 만족하는 것을 특징으로 하는 나노구조 반도체 발광소자.
    P1 < P2 < P3 .......................(a)
    1 < P1 < 2.24 ......................(b-1)
    1.2 < P2 < 2.35 .....................(b-2)
    1.4 < P3 < 2.74 ......................(b-3)
  19. 제1 및 제2 전극구조를 갖는 패키지 기판; 및
    상기 패키지 기판에 탑재되며, 상기 제1 및 제2 전극구조와 전기적으로 연결된, 제1항 내지 제18항 중 어느 한 항에 기재된 나노구조 반도체 발광소자를 포함하는 발광소자 패키지.
  20. 제1항 내지 제18항 중 어느 한 항에 기재된 나노구조 반도체 발광소자;
    상기 나노구조 반도체 발광소자를 구동하도록 구성된 구동부; 및
    상기 구동부에 외부 전압을 공급하도록 구성된 외부 접속부를 포함하는 조명장치.
KR1020140087466A 2014-07-11 2014-07-11 나노구조 반도체 발광소자 Active KR102188499B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140087466A KR102188499B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자
US14/752,814 US9461199B2 (en) 2014-07-11 2015-06-26 Nanostructure semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087466A KR102188499B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160008028A KR20160008028A (ko) 2016-01-21
KR102188499B1 true KR102188499B1 (ko) 2020-12-09

Family

ID=55068232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087466A Active KR102188499B1 (ko) 2014-07-11 2014-07-11 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9461199B2 (ko)
KR (1) KR102188499B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102227771B1 (ko) 2014-08-25 2021-03-16 삼성전자주식회사 나노구조 반도체 발광소자
KR102244218B1 (ko) 2014-10-01 2021-04-27 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR102237149B1 (ko) * 2014-11-18 2021-04-07 엘지이노텍 주식회사 발광소자 및 조명시스템
FR3048845A1 (fr) * 2016-03-11 2017-09-15 Valeo Vision Dispositif d'eclairage et/ou de signalisation pour vehicule automobile
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
FR3053434B1 (fr) * 2016-06-30 2019-06-28 Valeo Vision Module d'emission de lumiere blanche a spectre enrichi
FR3053764A1 (fr) * 2016-07-05 2018-01-12 Valeo Vision Dispositif lumineux indicateur de direction pour vehicule automobile
FR3061607B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoelectronique a diodes electroluminescentes
US10290768B2 (en) * 2017-09-14 2019-05-14 Globalfoundries Inc. Nanowire formation methods
PL3460858T3 (pl) 2017-09-20 2020-11-16 Instytut Technologii Materialów Elektronicznych Sposób wytwarzania kolumnowych struktur elektroluminescencyjnych UV i struktury wytworzone tym sposobem
JP7052287B2 (ja) * 2017-10-25 2022-04-12 ウシオ電機株式会社 半導体発光装置
FR3076171B1 (fr) * 2017-12-22 2021-10-29 Valeo Vision Calibration d'un module lumineux a elements electroluminescents
KR102532278B1 (ko) * 2018-06-14 2023-05-15 주식회사 소프트에피 반도체 발광소자용 웨이퍼 및 이를 이용하는 반도체 발광소자 패널을 제조하는 방법
KR102110446B1 (ko) * 2019-02-20 2020-05-13 한국세라믹기술원 나노와이어 백색 발광소자 및 그 제조 방법
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
KR102200782B1 (ko) * 2019-06-17 2021-01-08 한국세라믹기술원 단일 박막 증착에 의해 제조된 다중 파장 나노구조 및 그 제조 방법
KR20210099681A (ko) 2020-02-04 2021-08-13 삼성전자주식회사 3차원 구조 반도체 발광소자 및 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269053B1 (ko) 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20100133157A (ko) 2009-06-11 2010-12-21 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
JP4927223B2 (ja) 2010-09-01 2012-05-09 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
KR101710159B1 (ko) 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR20120079310A (ko) 2011-01-04 2012-07-12 삼성엘이디 주식회사 나노로드형 반도체 발광소자 및 그 제조방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101335945B1 (ko) 2011-08-30 2013-12-04 서울대학교산학협력단 반도체 발광소자
KR101913712B1 (ko) 2011-12-14 2018-12-28 엘지이노텍 주식회사 발광 소자
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR102244218B1 (ko) * 2014-10-01 2021-04-27 삼성전자주식회사 나노구조 반도체 발광소자 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269053B1 (ko) 2011-11-09 2013-06-04 삼성전자주식회사 나노 로드 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20160013362A1 (en) 2016-01-14
KR20160008028A (ko) 2016-01-21
US9461199B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
KR102188499B1 (ko) 나노구조 반도체 발광소자
KR102188497B1 (ko) 나노구조 반도체 발광소자
KR101603207B1 (ko) 나노구조 반도체 발광소자 제조방법
KR101554032B1 (ko) 나노구조 반도체 발광소자
KR102022266B1 (ko) 나노구조 반도체 발광소자 제조방법
KR102227771B1 (ko) 나노구조 반도체 발광소자
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102075985B1 (ko) 나노구조 반도체 발광소자
KR102227770B1 (ko) 나노구조 반도체 발광소자
KR101544772B1 (ko) 나노구조 반도체 발광소자 및 제조방법
KR102188496B1 (ko) 나노구조 반도체 발광소자
KR102244218B1 (ko) 나노구조 반도체 발광소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140711

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190617

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140711

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20201030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201203

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 5

End annual number: 5