[go: up one dir, main page]

KR102164796B1 - 나노구조 반도체 발광소자 - Google Patents

나노구조 반도체 발광소자 Download PDF

Info

Publication number
KR102164796B1
KR102164796B1 KR1020140113532A KR20140113532A KR102164796B1 KR 102164796 B1 KR102164796 B1 KR 102164796B1 KR 1020140113532 A KR1020140113532 A KR 1020140113532A KR 20140113532 A KR20140113532 A KR 20140113532A KR 102164796 B1 KR102164796 B1 KR 102164796B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
nano
emitting device
stress control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140113532A
Other languages
English (en)
Other versions
KR20160027352A (ko
Inventor
정병규
김정섭
최수정
서연우
이동건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140113532A priority Critical patent/KR102164796B1/ko
Priority to US14/838,322 priority patent/US9508898B2/en
Publication of KR20160027352A publication Critical patent/KR20160027352A/ko
Application granted granted Critical
Publication of KR102164796B1 publication Critical patent/KR102164796B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 나노구조 반도체 발광소자는 제1 도전형 질화물 반도체로 이루어진 베이스층, 및 베이스층 상에 서로 이격되어 배치된 복수의 나노 발광구조물들을 포함하며, 나노 발광구조물은 제1 도전형 질화물 반도체로 이루어진 나노 코어, 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력 제어층, 응력 제어층 상에 배치되는 활성층, 활성층 상에 배치되는 제2 도전형 질화물 반도체층, 및 응력 제어층의 적어도 일부 상에 배치되며, 응력 제어층의 격자상수보다 작은 격자상수를 갖는 질화물 반도체를 포함하는 결함 차단층을 포함할 수 있다.

Description

나노구조 반도체 발광소자 {NANO-STURUCTURE SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 나노구조 반도체 발광소자에 관한 것이다.
발광다이오드(Light emitting diode: LED)와 같은 반도체 발광소자는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있다.
최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 왔다. 특히, 결정성 향상, 압전분극 현상 방지, 발광 면적의 증가 등을 통해 발광 효율 증가를 위한 나노 발광구조물을 구비하는 반도체 발광소자가 개발되고 있다.
당 기술분야에서는 활성층 내의 결정결함을 감소시키고, 활성층 내의 인듐 함량을 증가시킴으로써 방출되는 광을 장파장화할 수 있는 새로운 나노구조 반도체 발광소자가 요구되고 있다.
상기한 기술적 과제를 해결하기 위해, 본 발명의 일 실시예는, 제1 도전형 질화물 반도체로 이루어진 베이스층 및 상기 베이스층 상에 서로 이격되어 배치된 복수의 나노 발광구조물들을 포함하며, 상기 나노 발광구조물은 제1 도전형 질화물 반도체로 이루어진 나노 코어, 상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력 제어층, 상기 응력 제어층 상에 배치된 활성층, 상기 활성층 상에 배치되는 제2 도전형 질화물 반도체, 및 상기 응력 제어층의 적어도 일부 상에 배치되며, 상기 응력 제어층의 격자상수보다 작은 격자상수를 갖는 질화물 반도체를 포함하는 결함 차단층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자를 제공할 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 상기 응력 제어층과 상기 활성층 사이에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 상기 응력 제어층 내에 삽입될 수 있다.
본 발명의 일 실시예에서, 상기 응력 제어층은 Inx1Ga1-x1N(0<x1<1)으로 이루어진 제1 층과 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 제2 층이 교대로 적층된 구조일 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 적어도 하나의 상기 제1 층의 상부에 배치될 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 상기 제2 층 내에 삽입될 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 상기 활성층 내에 삽입될 수 있다.
본 발명의 일 실시예에서, 상기 활성층은 Iny1Ga1-y1N(0<y1<1)으로 이루어진 양자우물층과 Iny2Ga1-y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 구조일 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 상기 양자장벽층 내에 삽입될 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 Alz1Ga1-z1N(0.3≤z1≤0.4)을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 Alz1Ga1-z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층 및 Alz2Ga1-z2N(0≤z2≤z1)으로 이루어진 제2 차단층이 교대로 적층된 다층구조일 수 있다.
본 발명의 일 실시예에서, 상기 결함 차단층은 15 nm 내지 40 nm 범위의 두께를 가질 수 있다.
본 발명의 다른 일 실시예는 제1 도전형 질화물 반도체로 이루어진 베이스층 및 상기 베이스층 상에 서로 이격되어 배치된 복수의 나노 발광구조물들을 포함하며, 상기 각각의 나노 발광구조물은 제1 도전형 질화물 반도체로 이루어진 나노 코어, 상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력 제어층, 상기 응력 제어층 상에 배치되는 활성층, 상기 활성층 상에 배치되는 제2 도전형 질화물 반도체층, 및 상기 응력 제어층의 적어도 일부 상에 배치되며 상기 응력 제어층의 격자상수보다 작은 격자상수를 갖는 질화물 반도체를 포함하는 결함 차단층을 포함하고, 상기 복수의 나노 발광구조물들은 나노 코어의 직경 또는 피치가 서로 다른 세 그룹을 포함하는 나노구조 반도체 발광소자를 제공할 수 있다.
본 발명의 일 실시예에서, 상기 세 그룹 중에 더 긴 파장의 광을 방출하는 그룹에서 결함 차단층의 두께가 더 두꺼울 수 있다.
본 발명의 일 실시예에서, 상기 세 그룹 중 하나의 그룹은 540 nm이상의 피크 파장을 갖는 광을 방출할 수 있다.
하부의 층으로부터 발생한 결함들(선결함, 적층결함)의 전파를 차단할 수 있는 결함 차단층을 삽입함으로써 활성층 내의 결함을 감소시켜 발광효율을 증가시킬 수 있다. 또한, 활성층 내의 인듐의 함량을 높일 수 있으며, 결과적으로, 동일한 공정 조건에서 더욱 장파장화된 광을 방출하는 활성층을 제공할 수 있다.
다만, 본 발명으로부터 얻을 수 있는 효과는 상술된 것에 한정되는 것은 아니며, 본 발명의 구체적인 실시예를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략적인 사시도이다.
도 2는 도 1에 도시된 나노구조 반도체 발광소자를 A-A＇선을 따라 자른 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 적용될 수 있는 나노 발광구조물의 적층구조를 나타내는 개략도이다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 5는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 단면도이다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도 7은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략적인 사시도이다.
도 8은 도 7에 도시된 나노구조 반도체 발광소자를 X-X＇선을 따라 자른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 단면도이다.
도 10는 본 발명의 일 실시예에 적용될 수 있는 전극 구조를 나타내는 단면도이다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 구비한 패키지를 나타내는 단면도이다.
도 13 및 도 14는 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 백라이트 유닛의 예를 나타낸다.
도 15는 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 조명 장치의 예를 나타낸다.
도 16은 본 발명의 실시예에 따른 나노구조 반도체 발광소자가 채용된 헤드 램프의 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. 또한, 본 명세서에서 ‘상’, ‘상부’, ‘상면’, ‘하’, ‘하부’, ‘하면’, ‘측면’등의 용어는 도면을 기준으로 한 것이며, 실제로는 반도체 소자가 배치되는 방향에 따라 달라질 수 있다.
한편, 본 명세서에서 사용되는 “일 실시예”라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도 1은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 개략적인 사시도이다. 도 2는 도 1에 도시된 나노구조 반도체 발광소자를 A-A＇선을 따라 자른 단면도이다. 도 1에서는 이해를 돕기 위하여 일부 구성 요소, 예를 들어 충전층(180)을 일부 절단하여 도시하였으며, 도 1 및 도 2에 도시된 나노 발광구조물(150)의 개수는 임의적으로 선택된 것일 수 있다.
도 1 및 도 2를 참조하면, 나노구조 반도체 발광소자(100)는 기판(110), 기판(110) 상에 형성된 베이스층(120), 절연층(130), 나노 발광구조물(150), 콘택 전극층(170) 및 절연성 충전층(180)을 포함할 수 있다. 기판(110)은 표면에 요철(R)을 포함할 수 있다. 코어-쉘 구조를 가지는 나노 발광구조물(150)은 제1 도전형 질화물 반도체로 이루어진 베이스층(120)으로부터 성장된 나노 코어(151), 나노 코어(151)를 감싸도록 순차적으로 배치된 응력 제어층(153), 결함 차단층(155), 활성층(157) 및 제2 도전형 질화물 반도체층(159)을 포함할 수 있다. 나노구조 반도체 발광소자(100)는 제2 도전형 질화물 반도체층(159)과 접속된 콘택 전극층(170)을 포함할 수 있고, 또한, 베이스층(120)의 일 영역 상에 배치된 제1 전극(190a) 및 콘택 전극층(170)의 일 영역 상에 배치된 제2 전극(190b)을 더 포함할 수 있다.
기판(110)은 반도체 성장용 기판으로 제공되며, 절연성, 도전성 또는 반도체 기판일 수 있다. 예를 들어, 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, c(0001)면, a(11-20)면, r(1-102)면 등을 갖는다. c면은 GaN 등과 같은 질화물 박막의 성장이 비교적 용이하며 고온에서 안정하기 때문에, c면의 사파이어 기판은 질화물 반도체 성장용 기판으로 주로 사용된다.
기판(110)으로부터 성장되는 베이스층(120)의 결정성 향상 및 광추출 효율을 증가시키기 위해 기판(110)의 상면에는 요철이 형성될 수 있다. 요철의 형상은 도시된 것에 한정되지 않으며, 기둥, 뿔, 반구형 등의 다양한 형상이 채용될 수 있다. 요철은 규칙적이거나 불규칙적인 형상이나 패턴으로 형성될 수 있다.
제1 도전형 질화물 반도체로 이루어진 베이스층(120)은 후속 공정에서 나노 코어를 에피텍셜 성장시키기 위한 결정면을 제공할 뿐만 아니라, 복수의 나노 발광구조물들(150)의 일단에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수 있다. 베이스층(120)을 이루는 제1 도전형 질화물 반도체는 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있다. 예를 들어, 베이스층(120)은 Si 등과 같은 n형 불순물로 도핑된 GaN 단결정일 수 있다.
도시되지 않았으나, 제1 도전형 반도체로 이루어진 베이스층(120)의 결정성을 향상시키기 위한 버퍼층이 기판(110)과 베이스층(120) 사이에 더 배치될 수 있다. 버퍼층은 도핑 없이 저온에서 성장된 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다. 한편, ZrB2, HfB2, ZrN, HfN, TiN 등의 물질도 버퍼층으로 사용될 수 있다. 또한, 복수의 물질층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
베이스층(120) 상에 나노 발광구조물(150)(특히, 나노 코어(151))의 성장을 위한 개구들을 갖는 절연층(130)이 배치될 수 있다. 상기 개구들에 의해 노출된 베이스층(120)으로부터 나노 코어(151)가 성장될 수 있다. 다시 말해, 개구들이 형성된 절연층(130)은 나노 코어(151)의 성장을 위한 마스크로서의 역할을 수행할 수 있다. 절연층(130)은 전기적인 절연성을 갖는 물질로 이루어질 수 있다. 절연층(130)은 예를 들어, 실리콘 질화물(SixNy), 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 알루미늄 산화물(Al2O3) 또는 알루미늄 질화물(AlN) 등과 같은 절연물질로 이루어 질 수 있다. 또한, 절연층(130)은 그래핀층을 포함하는 2이상의 물질층으로 이루어질 수 있다.
나노 발광구조물(150)은 육각기둥 구조를 갖는 메인부(M)와 메인부(M) 상에 위치한 상단부(T)를 포함할 수 있다. 나노 발광구조물(150)의 메인부(M)는 동일한 결정면(m면)을 갖는 측면들을 가지며, 나노 발광구조물(150)의 상단부(T)는 나노 발광구조물(150)의 측면들의 결정면과 다른 결정면(r면)을 가질 수 있다. 나노 발광구조물(150)의 상단부(T)는 육각 피라미드형상을 가질 수 있다. 이러한 구조의 구분은 실제로 나노 코어(151)에 의해 결정될 수 있으며, 나노 코어(151)를 메인부(M)와 상단부(T)로 구분하여 이해할 수도 있다.
나노 발광구조물(150)은 제1 도전형 질화물 반도체로 이루어진 나노 코어(151)와, 나노 코어(151)의 표면에 순차적으로 배치되는 응력 제어층(153), 결함 차단층(155), 활성층(157) 및 제2 도전형 질화물 반도체층(159)를 포함할 수 있다.
나노 코어(151)를 이루는 제1 도전형 질화물 반도체는 베이스층(120)과 유사하게 n형 불순물로 도핑된 AlxInyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 만족하는 질화물 반도체일 수 있다. 예를 들어, 나노 코어(151)는 n형 불순물로 도핑된 GaN일 수 있다. 나노 코어(151)를 이루는 제1 도전형 질화물 반도체는 유기금속 기상 성장법(Metal-organic Vapor Phase Epitaxy: MOVPE), 수소화 기상 성장법(Hydride Vapor Phase Epitaxy: HVPE) 또는 분자선 성장법(Molecular Beam Epitaxy: MBE) 공정 등을 이용하여 형성될 수 있다.
응력 제어층(153)은 나노 코어(151)와 활성층(157) 사이에 배치될 수 있다. 나노 코어(151)와 활성층(157) 사이에 격자상수 차이로 인해 응력이 존재하는 경우에, 활성층(157)에 적층결함(stacking fault)와 같은 결함(defect)이 발생될 수 있고, 활성층(157)에서 인듐의 함유 비율이 낮아질 수 있다. 특히, 이러한 인듐의 낮은 함유 비율로 인해, 활성층(157)으로부터 장파장(예를 들어, 피크파장 540㎚이상)의 방출광을 얻는 것이 어려울 수 있다. 응력 제어층(153)은 나노 코어(151)와 활성층(157) 사이에 배치되어 격자상수 차이로 인한 응력을 완화시킬 활성층 내의 결함을 감소시킬 수 있다.
응력 제어층(153)은 인듐을 함유한 질화물 반도체를 가질 수 있다. 예를 들어, 응력 제어층(153)은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2 층이 교대로 적층된 초격자 구조일 수 있다. 응력 제어층(153)은 나노 코어(151)와 같은 도전형을 가질 수 있다. 예를 들어, 응력 제어층(153)은 n형 불순물로 도핑될 수 있다.
본 발명에 따른 일 실시예에서는 응력 제어층(153)과 활성층(157) 사이에 결함 차단층(155)를 더 포함할 수 있다. 활성층(157)으로부터 장파장(예를 들어, 피크파장 540㎚이상)의 방출광을 얻으려면 활성층(157) 내의 인듐 함량비를 증가시켜야 한다. 이 경우, 활성층(157)과 하부 층들 사이의 격자 상수 불일치를 상쇄하기 위하여 응력 제어층(153) 내에서도 인듐 함량비를 증가시킬 필요가 있다. 이와 같이 응력 제어층(153) 내의 인듐 함량비를 증가시킴에 따라 응력 제어층(153) 자체에서 적층결함과 같은 결함이 발생하게 될 수 있다. 이와 같은 적층결함은 응력 제어층(153) 상에 배치되는 활성층(157)으로 전파될 수 있다. 그로 인해, 활성층(157) 내의 인듐 함량비를 원하는 만큼 얻을 수 없고, 원하는 장파장의 방출광을 얻을 수 없다. 결함 차단층(155)은 응력 제어층(153)과 활성층(157) 사이에 배치되어 응력 제어층(153)으로부터 적층결함이 활성층(157)으로 전파되는 것을 차단할 수 있다. 결함 차단층(155)은 활성층(157) 내의 결함을 감소시키고, 활성층(157) 내의 인듐 함량비를 높일 수 있도록 하는 역할을 수행할 수 있다.
결함 차단층(155)은 알루미늄을 함유한 질화물 반도체를 가질 수 있다. 예를 들어, 결함 차단층(155)은 Alz1Ga1 - z1N(0.3≤z1≤0.4)의 조성을 만족하는 질화물 반도체를 포함할 수 있다. 결함 차단층(155)은 실시예에 따라, Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층 및 Alz2Ga1 -z2N(0≤z2<z1)이 교대로 적층된 다층구조일 수 있다. 결함 차단층(155)은 나노 코어(151)와 동일한 도전형을 가질 수 있다. 예를 들어, 결함 차단층(155)은 n형 불순물로 도핑될 수 있다. 결함 차단층(155) 의 두께는 15 nm 내지 40 nm 범위 사이에서 나노 발광구조물(150)의 크기 등을 고려하여 적절히 결정될 수 있다.
활성층(157)은 인듐을 함유한 질화물 반도체를 포함할 수 있다. 활성층(157)은 Iny1Ga1 -y1N(0<y1<1)으로 이루어진 양자우물층과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 다중 양자우물(Multi-Quantum Well, MQW) 구조일 수 있다. 예를 들어, 활성층(157)은 GaN/InGaN인 다중양자우물구조(MQW)일 수 있다. 필요에 따라, 활성층(157)은 인듐이 함유된 단일 양자우물(Single-Quantum Well, SQW) 구조를 가질 수도 있다.
제2 도전형 질화물 반도체층(159)은 p형 불순물로 도핑된 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 만족하는 결정이며, 필요에 따라 복수의 층으로 구성될 수 있다. 실시예에 따라, 제2 도전형 질화물 반도체층(159)은 활성층(157)과 인접한 부분에 전자 차단층을 더 포함할 수 있다. 상기 전자 차단층에 대해서는 하기의 도 3a 내지 도 3d를 참조하여 더욱 상세하게 설명한다.
콘택 전극층(170)은 나노 발광구조물(150)의 제2 도전형 질화물 반도체층(159)과 오믹콘택을 형성할 수 있는 물질로 이루어질 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조를 갖는 박막 형태일 수 있다. 또한, 콘택 전극층(170)은 투명 전도성 산화물(TCO)로 이루어질 수 있다. 예를 들어, 콘택 전극층(170)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 또는 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)으로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 콘택 전극층(170)은 그래핀을 포함할 수도 있다. 콘택 전극층(170)은 화학 기상 증착 공정(CVD) 또는 물리적 기상 증착 공정(PVD)와 같은 증착공정에 의해 형성될 수 있다.
절연성 충전층(180)은 산화물이나 질화물일 수 있다. 경우에 따라, 절연성 충전층(180)으로 TEOS(TetraEthylOrthoSilane), BPSG(BoroPhospho Silicate Glass), SOG(Spin-on Glass), SOD(Spin-on Dielectric) 등의 물질이 사용될 수 있다. 또한, 절연성 충전층(180)은 에폭시 수지, 실리콘 수지 등과 같은 열경화성 폴리머일 수 있다.
노출된 베이스층(120)의 일 영역 및 콘택 전극층(170)의 일 영역에 각각 제1 전극(190a)과 제2 전극(190b)이 배치될 수 있다.
제1 전극(190a) 및 제2 전극(190b)으로 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, ZnO, ITO, 그래핀, Sn, TiW, AuSn 등의 물질이 사용될 수 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 적용될 수 있는 나노 발광구조물의 적층구조를 나타내는 단면도이다. 도 3a 내지 도 3는 도 1에 표시된 ‘B’영역을 확대하여 도시한 단면도들이다. 도 3a 내지 도 3d에 도시된 적층구조는 결함 차단층의 적용 예들을 예시적으로 나타낸 것이다.
도 3a에 도시된 구체적인 적층구조를 참조하면, 본 발명의 일 실시예에 따른 나노 발광구조물(150)은 n형 GaN로 이루어진 나노 코어(151), 나노 코어(151) 상에 배치된 인듐(In)을 함유한 응력 제어층(153), 및 응력 제어층(153) 상에 배치된 알루미늄(Al)을 함유한 결함 차단층(155)를 포함할 수 있다.
응력 제어층(153)은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층(153a)과 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 제2 층(153b)이 교대로 적층된 초격자 구조일 수 있다. 도 3a 내지 도 3d에서 응력 제어층(153)은 제1 층(153a) 및 제2 층(153b)이 5회 교대로 적층되어 있는 것으로 도시되었으나, 이에 제한되지 않는다. 제2 층(153b)은 인듐이 상대적으로 많은 제1 층(153a)에 의한 응력을 분산시킴으로써 제1 층(153a)의 전체 두께(예를 들어, 층수)를 증가시킬 수 있다. 제2 층(153b)은 예를 들어 GaN층일 수 있다. 실시예에 따라, 제1 층(153a) 및 제2 층(153b)이 10회 이상 교대로 적층될 수 있다. 응력 제어층(1) 내의 GaN은 응력 제어에 큰 영향을 주지 않으나, GaN의 두께가 지나치게 두꺼워지면, InGaN에 의한 응력완화 효과가 감소할 수 있다.
응력 제어층(153)의 제1 층(153a)의 적어도 일부가 다른 두께를 가질 수 있다. 예를 들어, 나노 코어(151)에서 멀어질수록 제1 층(153a)의 두께는 점차 작아지도록 배열될 수 있다. 이와 반대로, 나노 코어(151)에서 멀어질수록 제1 층(153a)의 두께는 점차 커지도록 배열될 수도 있다. 또한, 응력 제어층(153)의 제2 층(153b)의 적어도 일부가 다른 두께를 가질 수도 있다.
응력 제어층(153)의 제1 층(153a)의 적어도 일부가 인듐 함량비가 다르게 설계될 수 있다. 예를 들어, 나노 코어(151)에서 멀어질수록 제1 층(153a)의 인듐 함량비가 증가될 수 있다. 이와 반대로, 나노 코어(151)에서 멀어질수록 제1 층(153a)의 인듐 함량비가 감소될 수 있다. 응력 제어층(153)은 제1 도전형 불순물(예를 들어, n형 불순물)로 도핑될 수 있다.
결함 차단층(155)은 Alz1Ga1 - z1N(0.3≤z1≤0.4)을 만족하는 질화물 반도체를 포함하는 단일층일 수 있다. 결함 차단층(155)은 나노 코어(151)와 같은 제1 도전형을 가질 수 있다. 예를 들어, 결함 차단층(155)은 n형 불순물로 도핑될 수 있다. 결함 차단층(155)의 두께는 15 nm 내지 40 nm 범위 사이에서 적절히 결정될 수 있다. 결함 차단층(155)의 두께가 두꺼울수록 적층결함을 차단하는 효과가 더 좋을 수 있으나, 너무 두꺼우면 결함 차단층(155) 자체에서 결함이 발생할 수 있을 뿐만 아니라, 적층결함을 차단하는 효과가 없어질 수 있다. 또한, 활성층(157) 내의 응력을 완화시켜주는 응력 제어층(153)의 효과가 감소할 수 있다.
본 발명의 일 실시예에 따른 나노 발광구조물(150)은 결함 차단층(155) 상에 순차적으로 배치된 활성층(157), 제2 도전형 질화물 반도체층(159), 및 콘택 전극층(170)을 더 포함할 수 있다.
활성층(157)은 Iny1Ga1 -y1N(0<y1<1)으로 이루어진 양자우물층(157b)과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층(157a)이 교대로 적층된 다중 양자우물(Multi-Quantum Well, MQW) 구조일 수 있다. 예를 들어, 활성층(157)은 GaN/InGaN인 다중양자우물구조(MQW)일 수 있다.
본 실시예는, 활성층(157)내에 높은 인듐 함량비를 요구되는 경우에 유익하게 사용될 수 있다. 예를 들어, 활성층(157)은 녹색, 황색 또는 적색 등의 장파장 광을 방출하는 양자우물층(157b)을 가질 수 있다. 양자우물층(157b)의 인듐 함량(y1)은 0.2 이상일 수 있다. 활성층(157)은 540㎚ 이상의 피크 파장을 갖는 광을 방출할 수 있다.
제2 도전형 질화물 반도체층(159)은 전자차단층(159a), 저농도 p형 GaN층(159b)과 고농도 p형 GaN층(159c)을 포함할 수 있다. 고농도 p형 GaN층(159c)은 콘택층으로 제공될 수 있다. 전자 차단층(159a)은 복수의 서로 다른 조성의 AlxInyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 적층한 구조를 가질 수 있다. 전자차단층(159a)은 활성층(157)보다 밴드갭이 크므로, n형 GaN 단결정인 나노 코어(151)로부터 주입된 전자가 활성층(157) 내에서 재결합(recombination)되지 않고 저농도 p형 GaN층(159b)으로 넘어가는 것을 방지할 수 있다. 전자 차단층(159a)는 p형 불순물로 도핑될 수 있다.
콘택 전극층(170)은 앞서 도 1 및 도2를 참조하여 설명한 바와 같이 제2 도전형 질화물 반도체층(159)과 오믹콘택을 형성할 수 있는 물질로 이루어질 수 있다. 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt 및 Au 중 적어도 하나를 포함할 수 있으며, 단일층 또는 복수의 층 구조를 갖는 박막 형태일 수 있다. 또한, 콘택 전극층(170)은 투명 전도성 산화물(TCO)로 이루어질 수 있다.
도 3b에 도시된 구체적인 적층구조를 참조하면, 본 발명의 일 실시예에 따른 나노 발광구조물(150)은 n형 GaN로 이루어진 나노 코어(151), 나노 코어(151) 상에 배치된 인듐(In)을 함유한 응력 제어층(153), 및 응력 제어층(153) 상에 배치된 알루미늄(Al)을 함유한 결함 차단층(155')를 포함할 수 있다. 또한, 결함 차단층(155') 상에 순차적으로 배치된 활성층(157), 제2 도전형 질화물 반도체층(159), 및 콘택 전극층(170)을 포함할 수 있다.
본 실시예의 결함 차단층(155')은 도 3a를 참조하여 설명한 것과 달리, Alz1Ga1-z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층(155a)과 Alz2Ga1 -z2N(0≤z2<z1)으로 이루어진 제2 차단층(155b)이 교대로 적층된 다층 구조일 수 있다. 결함 차단층(155')은 나노 코어(151)와 동일한 제1 도전형을 가질 수 있다. 예를 들어, 결함 차단층(155')은 n형 불순물로 도핑될 수 있다. 결함 차단층(155')의 제1 차단층(155a)의 두께는 15 nm 내지 40 nm 범위 사이에서 ~을 고려하여 적절히 결정될 수 있다.
도 3c에 도시된 구체적인 적층구조를 참조하면, 본 발명의 일 실시예에 따른 나노 발광구조물(150)은 n형 GaN로 이루어진 나노 코어(151), 나노 코어(151) 상에 배치된 인듐(In)을 함유한 응력 제어층(153), 및 응력 제어층(153) 내에 삽입된 알루미늄(Al)을 함유한 결함 차단층(155)을 포함할 수 있다. 또한, 결함 차단층(155) 상에 순차적으로 배치된 활성층(157), 제2 도전형 질화물 반도체층(159), 및 콘택 전극층(170)을 포함할 수 있다.
응력 제어층(153)은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층(153a)과 Inx2Ga1-x2N(0≤x2<x1)으로 이루어진 제2 층(153b)이 교대로 적층된 초격자 구조일 수 있다. 제2 층(153b)은 예를 들어 GaN층일 수 있다. 응력 제어층(153)의 제1 층(153a)의 적어도 일부가 다른 두께를 가질 수 있다. 응력 제어층(153)의 제1 층(153a)의 적어도 일부가 인듐 함량비가 다르게 설계될 수 있다. 응력 제어층(153)은 제1 도전형 불순물(예를 들어, n형 불순물)로 도핑될 수 있다.
결함 차단층(155)은 Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어질 수 있고, 복수의 결함 차단층(155)이 응력 제어층(153)의 제2 층(153b) 내에 삽입되도록 배치될 수 있다. 응력 제어층(153)으로부터 발생된 적층결함을 차단하기 위한 것이므로 응력 제어층(153)의 상부 영역에 배치되는 것이 바람직하다. 도 3c에는 3개의 결함 차단층(155)이 응력 제어층(153) 내에 삽입되어 있는 것으로 도시되어 있으나, 이에 제한 되지 않는다. 응력 제어층(153)의 구성에 따라 삽입되는 결함 차단층(155)의 개수는 변할 수 있다.
결함 차단층(155)은 나노 코어(151)와 같은 제1 도전형을 가질 수 있다. 예를 들어, 결함 차단층(155)은 n형 불순물로 도핑될 수 있다. 결함 차단층(155)의 제1 차단층(155a)의 두께는 15 nm 내지 40 nm 범위 사이에서 적절히 결정될 수 있다.
도 3d에 도시된 구체적인 적층구조를 참조하면, 본 발명의 일 실시예에 따른 나노 발광구조물(150)은 n형 GaN로 이루어진 나노 코어(151), 나노 코어(151) 상에 배치된 인듐(In)을 함유한 응력 제어층(153), 응력 제어층(153) 상에 배치된 활성층(157), 및 활성층(157) 내에 삽입된 알루미늄(Al)을 함유한 결함 차단층(155)을 포함할 수 있다. 또한, 활성층(157) 상에 순차적으로 배치된 제2 도전형 질화물 반도체층(159), 및 콘택 전극층(170)을 포함할 수 있다.
활성층(157)은 Iny1Ga1 -y1N(0<y1<1)으로 이루어진 양자우물층(157b)과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층(157a)이 교대로 적층된 다중 양자우물(Multi-Quantum Well, MQW) 구조일 수 있다. 예를 들어, 활성층(157)은 GaN/InGaN인 다중양자우물구조(MQW)일 수 있다.
본 실시예는, 활성층(157)내에 높은 인듐 함량비를 요구되는 경우에 유익하게 사용될 수 있다. 예를 들어, 활성층(157)은 녹색, 황색 또는 적색 등의 장파장 광을 방출하는 양자우물층(157b)을 가질 수 있다. 양자우물층(157b)의 인듐 함량(y1)은 0.2 이상일 수 있다. 활성층(157)은 540㎚ 이상의 피크 파장을 갖는 광을 방출할 수 있다.
결함 차단층(155)은 Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어질 수 있고, 복수의 결함 차단층(155)이 활성층(157)의 양자장벽층(157b) 내에 삽입되도록 배치될 수 있다. 도 3d에는 3개의 결함 차단층(155)이 활성층(157) 내에 삽입되어 있는 것으로 도시되어 있으나, 이에 제한 되지 않는다. 활성층(157)의 구성에 따라 삽입되는 결함 차단층(155)의 개수는 변할 수 있다.
활성층(157) 내에 삽입되는 결함 차단층(155)은 도 3a 내지 도 3c를 참조하여 설명한 것과 달리, 불순물로 도핑되지 않는다. 활성층(157)이 도핑되지 않는 것과 같은 이유이다. 즉, 불순물로 도핑이 되면 비발광성 재결합이 일어나서 발광효율이 저하되기 때문이다. 결함 차단층(155a)의 두께는 15 nm 내지 40 nm 범위 사이에서 적절히 결정될 수 있다.
도 4a 내지 도 4e는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
본 실시예에서는 나노 발광구조물의 적층구조를 도 3a에 도시된 바를 기준으로 설명되나, 이에 제한되지 않는다. 도 3b 내지 도 3d를 참조하여 설명한 나노 발광구조물의 적층구조들도 본 실시예에 적용될 수 있다.
도 4a에 도시된 바와 같이, 제1 도전형 질화물 반도체로 이루어진 베이스층(120) 상에 복수의 나노 코어들(151)을 형성할 수 있다.
기판(110)은 요철(R)이 형성된 상면을 가질 수 있다. 베이스층(120)은 기판(11) 상면에 형성될 수 있다. 베이스층(120) 상에는 개구(H)를 갖는 절연막(130)이 형성된다. 절연막(130)을 마스크로 이용하여 베이스층(120)의 노출된 영역에 제1 도전형 질화물 반도체로 이루어진 나노 코어(151)를 선택적으로 성장시킬 수 있다.
다음으로, 도 4b에 도시된 바와 같이, 복수의 나노 코어들(151)의 표면에 순차적으로 응력 제어층(153) 및 결함 차단층(155)을 형성할 수 있다.
응력 제어층(153)은 In이 함유된 질화물 반도체층의 성장공정으로 얻어질 수 있다. 본 실시예에서는, 응력 제어층(153)은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2 층이 교대로 성장시킴으로써 초격자 구조로 마련될 수 있다. 실시예에 따라, 응력 제어층(153)는 초격자 구조가 아닌 다층 구조로 구현될 수 있다. 응력 제어층(153)은 제1 도전형 불순물(예, Si, Ge 등과 같은 n형 불순물)로 도핑될 수 있다.
결함 차단층(155)은 알루미늄(Al)이 함유된 질화물 반도체층의 성장공정으로 얻어질 수 있다. 결함 차단층(155)은 AlzGa1 - zN(0.3≤z≤0.4)을 만족하는 질화물 반도체를 포함하는 단일층일 수 있다. 결함 차단층(155)은 도 3b를 참조하여 설명한 것과 같이, Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층과 Alz2Ga1 -z2N(0≤z2≤z1)으로 이루어진 제2 차단층이 교대로 적층된 다층 구조일 수 있다. 결함 차단층(155)은 나노 코어(151)와 같은 제1 도전형을 가질 수 있다. 예를 들어, 결함 차단층(155)은 n형 불순물로 도핑될 수 있다.
이어서, 도 4c에 도시된 바와 같이, 결함 차단층(155) 상에 활성층(157) 및 제2 도전형 질화물 반도체층(159)을 순차적으로 형성할 수 있다. 이러한 공정을 통해서, 원하는 적층구조를 갖는 나노 발광구조물(150)을 형성할 수 있다.
활성층(157)은 Iny1Ga1 -y1N(0<y1<1)으로 이루어진 양자우물층과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층이 서로 교대로 적층된 다중양자우물(Multi-Quantum Well, MQW)구조일 수 있다. 본 실시예에서는 양자장벽층은 GaN로 이루어질 수 있다.
본 실시예는 높은 인듐 함량이 요구되는 활성층(157)에 유익하게 사용될 수 있다. 예를 들어, 활성층(157) 은 녹색, 황색, 적색 등의 장파장의 광을 방출하도록 구성될 수 있다. 예를 들어, 활성층(157)의 양자우물층은 y1>0.2 이상의 인듐함량을 가질 수 있다. 활성층(157)은 540㎚ 이상의 피크 파장을 갖는 광을 방출할 수 있다.
제2 도전형 질화물 반도체층(159)은 p형 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 결정이며 필요에 따라 복수의 층으로 구성될 수 있다.
다음으로, 도 4d에 도시된 바와 같이, 나노 발광구조물(150)에 콘택 전극층(170)을 형성할 수 있다.
콘택 전극층(170)은 제2 도전형 질화물 반도체층(159)의 표면에 형성될 수 있다. 이에 한정되지 않으나, 본 실시예에서 채용되는 콘택 전극층(170)은 투명한 전도성 물질로 이루어질 수 있다. 콘택 전극층(170)은 투명 전도성 산화물층 또는 질화물층 중 어느 하나일 수 있다. 예를 들어, ITO, ZITO, ZIO, GIO, ZTO, FTO, AZO, GZO, In4Sn3O12 및 Zn(1-x)MgxO로부터 선택된 적어도 하나일 수 있다. 필요에 따라, 상기 콘택 전극층(170)은 반사 전극 물질로 이루어질 수 있다.
이어, 도 4e에 도시된 바와 같이, 나노 발광구조물(150) 사이의 공간이 충전되도록 절연성 충전층(180)을 형성할 수 있다.
절연성 충전층(180)은 광투과성 물질로 이루어질 수 있다. 절연성 충전층(180)은 화학기상증착(CVD) 공정 또는 물리기상증착(PVD) 공정와 같은 박막 증착 공정 또는 스핀 공정, 리플로우 공정 등에 의해 형성될 수 있다. 예를 들어, 절연성 충전층(180)은 TEOS, BPSG, CVD-SiO2, SOG, SOD 물질일 수 있다. 이와 달리, 절연성 충전층(180)은 에폭시 수지, 실리콘 수지, 폴리에틸렌 및 폴리카보네이트로부터 선택된 투광성 수지일 수 있다.
도 5는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 단면도이다.
도 5를 참조하면, 나노구조 반도체 발광소자(300)는 기판(310), 기판(310) 상에 형성된 베이스층(320), 절연층(330), 나노 발광구조물(350), 콘택 전극층(370) 및 절연성 충전층(380)을 포함할 수 있다. 도시되지 않았으나, 기판(310)은 표면에 요철을 포함할 수 있다. 코어-쉘 구조를 가지는 나노 발광구조물(350)은 제1 도전형 질화물 반도체로 이루어진 베이스층(320)으로부터 성장된 나노 코어(351), 나노 코어(351)의 상단부에 배치된 전류억제 중간층(352), 나노 코어(351)를 감싸도록 순차적으로 배치된 응력 제어층(353), 결함 차단층(355), 활성층(357) 및 제2 도전형 질화물 반도체층(359)을 포함할 수 있다. 나노구조 반도체 발광소자(300)는 제2 도전형 질화물 반도체층(359)과 접속된 콘택 전극층(370)을 포함할 수 있고, 또한, 베이스층(320)의 일 영역 상에 배치된 제1 전극(390a) 및 콘택 전극층(370)의 일 영역 상에 배치된 제2 전극(190b)을 더 포함할 수 있다.
본 실시예에서는 나노 코어(351)의 상단부에 발생되는 누설전류를 효과적으로 억제하여 우수한 발광효율을 얻기 위해 나노 코어(351)의 상단부에 배치된 전류억제 중간층(352)을 더 포함할 수 있다. 전류억제 중간층(352)은 고의적으로 도프되지 않거나 나노 코어(351)와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 나노 코어(351)가 n형 GaN일 경우에, 전류억제 중간층(352)은 언도프 GaN 또는 p형 불순물이 도프된 GaN일 수 있다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도들이다. 이들 도면을 참조하여 도 5에 도시된 나노구조 반도체 발광소자(300)을 제조하는 방법을 설명한다. 한편, 도 6a 내지 도 6g는 나노구조 반도체 발광소자의 제조방법의 일 예로서, 마스크를 몰드구조로 이용하여 나노 코어를 충전시키는 방식으로 성장시키는 공정을 나타낸다. 본 공정은 도 4a 및 도 4e에 도시된 나노 발광구조물을 형성하는 공정을 대체하는 공정으로 이해될 수 있다.
본 실시예에서는 나노 발광구조물의 적층구조를 도 3a에 도시된 바를 기준으로 설명되나, 이에 제한되지 않는다. 도 3b 내지 도 3d를 참조하여 설명한 나노 발광구조물의 적층구조들도 본 실시예에 적용될 수 있다.
도 6a에 도시된 바와 같이, 기판(310) 상에 제1 도전형 질화물 반도체를 성장시켜 베이스층(320)을 제공할 수 있다.
베이스층(320)은 나노 발광구조물을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물을 서로 전기적으로 연결하는 구조로 제공될 수 있다. 따라서, 베이스층(320)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있다. 이러한 베이스층(320)은 직접 성장하는 경우에, 기판(310)은 결정성장용 기판일 수 있다. 베이스층(320)의 성장 전에 기판(310) 상에 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 구성된 버퍼층을 포함하는 다층막 구조가 추가로 형성될 수 있다.
베이스층(320) 상에 복수의 개구들(H)을 가지며 식각정지층을 포함하는 마스크(330)를 형성할 수 있다.
본 실시예에 채용된 마스크(330)는 베이스층(320) 상에 형성된 제1 물질층(330a)과, 제1 물질층(330a) 상에 형성되며 제1 물질층(330a)의 식각률보다 큰 식각률을 갖는 제2 물질층(330b)을 포함할 수 있다.
제1 물질층(330a)은 식각 정지층으로 제공될 수 있다. 즉, 제1 물질층(330a)은 제2 물질층(330b)의 식각조건에서 제2 물질층(330b)의 식각률보다 낮은 식각률을 갖는다. 적어도 제1 물질층(330a)은 전기적인 절연성을 갖는 물질이며, 필요에 따라 제2 물질층(330b)도 절연 물질일 수 있다.
제1 및 제2 물질층(330a, 330b)은 원하는 식각률 차이를 얻기 위해서 서로 다른 물질로 이루어질 수 있다. 예를 들어, 제1 물질층(330a)은 실리콘 질화물이며, 제2 물질층(330b)은 실리콘 산화물일 수 있다.
제1 및 제2 물질층(330a, 330b)의 총 두께는 원하는 나노 발광구조물의 높이를 고려하여 설계될 수 있다. 예를 들어, 마스크(330)가 적어도 나노 코어의 측면 높이와 동일하거나 더 큰 높이로 형성될 수 있다. 본 실시예에서는 제1 물질층(330a)에 의한 식각 정지 레벨은 베이스층(320)의 표면으로부터 마스크(330)의 전체 높이를 고려하여 설계될 수 있다. 제1 및 제2 물질층(330a, 330b)을 순차적으로 베이스층(320) 상에 형성한 후에, 복수의 개구들(H)을 형성하여 베이스층(320)의 일부 영역을 노출시킬 수 있다. 개구(H)의 형성은 마스크층(330) 상부에 포토레지스트를 형성하고, 이를 이용한 포토리소그래피 및 이방성 식각 공정에 의해 수행될 수 있다. 각 개구(H)의 사이즈는 원하는 나노 발광구조물의 사이즈를 고려하여 설계될 수 있다. 예를 들어, 베이스층(320)의 표면을 노출하는 개구(H)는 폭(직경)의 600㎚이하, 나아가 50~500㎚이하일 수 있다.
상기 개구(H)는 반도체 공정을 이용하여 제조될 수 있으며, 예를 들어, 딥 에칭(deep-etching)공정을 이용하여 높은 종횡비를 갖는 개구(H)를 형성할 수 있다. 상기 개구(H)의 종횡비는 5:1 이상, 나아가 10:1 이상일 수 있다.
일반적으로, 딥 에칭 공정은 이방성 식각 공정이 사용되며, 플라즈마로부터 발생되는 반응성 이온을 이용하거나 높은 진공에서 발생되는 이온빔을 이용할 수 있다. 마스크(330)의 식각 공정에는 플루오로카본 또는 하이드로플루오로카본 계열 가스가 이용될 수 있다. 예를 들어 CF4, C2F6, C3F8, C4F8, CHF3, CH2F2 및 이들의 조합으로부터 선택된 가스와 O2 및/또는 Ar이 혼합된 식각 가스가 이용될 수 있다.
도 6a에 도시된 마스크(330)는 단면이 원형인 개구(H)의 어레이를 포함할 수 있으나, 필요에 따라 다른 형상(예를 들어, 육각형)의 단면을 갖는 개구(H)의 어레이를 포함할 수 있다. 도 5a에 도시된 개구(H)는 직경(또는 폭)이 일정한 로드(rod) 구조로 예시되어 있으나, 이에 한정되지 아니하며, 적절한 에칭공정을 이용하여 다양한 구조를 가질 수 있다. 예를 들어, 하부로 갈수록 단면적이 증가하는 형상의 기둥구조, 하부로 갈수록 단면적이 감소하는 형상의 기둥구조, 하부로 갈수록 단면적이 감소하다 다시 증가하는 형상의 기둥구조, 또는 하부로 갈수록 단면적이 증가하다가 다시 감소하는 형상의 기둥구조의 개구(H)를 가질 수 있다.
다음으로, 도 6b에 도시된 바와 같이, 상기 복수의 개구들(H)이 충전되도록 베이스층(320)의 노출된 영역에 제1 도전형 질화물 반도체를 성장시킴으로써 복수의 나노 코어들(351')을 형성하고, 나노 코어들(351')의 상단부(T)에 전류억제 중간층(352')을 형성할 수 있다.
나노 코어들(351')은 n형 질화물 반도체일 수 있으며, 베이스층(320)과 동일한 물질일 수 있다. 예를 들어, 베이스층(320)과 나노 코어들(351')은 n형 GaN으로 형성될 수 있다.
나노 코어들(351')를 구성하는 질화물 단결정은 MOCVD 또는 MBE 공정을 이용하여 형성될 수 있으며, 마스크(330)는 성장되는 질화물 단결정의 몰드로 작용하여 개구(H)의 형상에 대응되는 나노 코어들(351')을 제공할 수 있다. 즉, 질화물 단결정은 마스크(330)에 의해 개구(H)에 노출된 베이스층(320) 영역에 선택적으로 성장되면서, 개구(H)를 충전하게 되고, 충전되는 질화물 단결정은 그 개구(H)의 형상에 대응되는 형상을 가질 수 있다.
마스크(330)를 그대로 둔 채로 나노 코어들(351')의 상단부(T) 표면에 전류억제 중간층(352')을 형성할 수 있다. 따라서, 별도의 마스크를 형성하는 공정 없이도 원하는 상단부에 전류억제 중간층(352')을 용이하게 형성할 수 있다.
전류억제 중간층(352')은 고의적으로 도프되지 않거나 나노 코어(351')와 반대되는 제2 도전형 불순물로 도프된 반도체층일 수 있다. 예를 들어, 나노 코어(351')가 n형 GaN일 경우에, 전류억제 중간층(352')은 언도프 GaN 또는 Mg와 같은 p형 불순물이 도프된 GaN일 수 있다. 이 경우에, 동일한 성장공정에서 불순물의 종류만을 전환함으로써 나노 코어(351')와 전류억제 중간층(352')을 연속적으로 형성할 수 있다. 이와 같이, 전류억제 중간층(352')의 형성 공정과 몰드 공정을 결합하여 전체 공정을 더욱 간소화할 수 있다.
이어서, 도 6c에 도시된 바와 같이, 복수의 나노 코어들(351')의 측면이 부분적으로 노출되도록 식각정지층인 제1 물질층(330a)이 남도록 마스크(330)의 일부 즉, 제2 물질층(330b)을 제거할 수 있다.
본 실시예에서는, 제2 물질층(330b)이 선택적으로 제거될 수 있는 식각 공정을 적용함으로써, 제2 물질층(330b)만을 제거하고 제1 물질층(330a)이 잔류시킬 수 있다. 잔류한 제1 물질층(330a)은 후속 성장공정에서는 응력 제어층(353), 결함 차단층(355), 활성층(357) 및 제2 도전형 질화물 반도체층(359)이 베이스층(320)과 물리적으로 접촉되는 것을 방지할 수 있다.
다음으로, 도 6d를 참조하면, 나노 코어들(351')의 결정성을 향상시키고 나노 코어들(351')의 표면이 열역학적으로 안정한 결정면이 되도록 하기 위해서 나노 코어들(351')을 재성장 시키는 공정이 진행될 수 있다. 재성장 후의 나노 코어(351)은 재성장 전의 나노 코어(351')에 비해 직경이 더 증가될 수 있다.
본 실시예와 같이, 개구(H)를 갖는 마스크(330)를 몰드로 이용한 나노 발광구조물의 제조공정에서는, 나노 코어(351')의 표면은 열역학적으로 안정하지 못한 표면을 가질 수 있다. 이러한 표면은 후속 결정성장에 유리한 조건이 아닐 수 있다. 그러므로, 제2 물질층(330b)이 제거된 후에, 나노 코어들(351')의 결정성을 향상시키고 나노 코어들(351')의 표면이 열역학적으로 안정한 결정면이 되도록 하기 위해서 나노 코어들(351')을 재성장 시키는 공정이 진행될 수 있다.
예를 들어, 나노 코어(351')를 이루는 제1 도전형 반도체가 n형 GaN이라면, 재성장 공정이 진행되고 나면, 나노 코어(351)의 메인부는 비극성면(non-polar plane)인 m면으로 이루어진 육각기둥 형상을 가지고, 나노 코어(351)의 상단부는 반극성면(semi-polar plane)인 r면으로 이루어진 육각뿔 형상을 가질 수 있다. 나노 코어(351)의 상단부에 배치된 전류억제 중간층(352)도 r면으로 이루어질 수 있다.
재성장 공정은 예를 들어, 수소(H2) 분위기에서 수행될 수 있으며, 반도체를 이루는 물질의 전구체 및 불순물의 소스 가스들이 공정 챔버 내로 공급될 수 있다. 예를 들어, 제1 도전형 질화물 반도체가 n형 GaN인 경우에, 갈륨 전구체로 수소(H2) 분위기에서 분해가 잘 이루어지는 트리메틸갈륨(TMGa)이 공급되고, 질소 전구체로 암모니아(NH3)가 사용될 수 있다. 불순물 주입을 위해 SiH4가스가 소스가스로 사용될 수 있다. 수소(H2) 분위기에서 재성장 공정이 진행되면, 상단부의 r면은 수소(H2)에 의해 패시베이션(passivation)될 수 있어, 상단부보다 메인부의 측면 성장(lateral growth)이 유도될 수 있다. 실시예에 따라, 질소(N2) 분위기 또는 수소(H2)와 질소(N2)를 혼합한 분위기에서 재성장 공정이 진행될 수도 있다.
공정 온도는 950 ℃ 내지 1150 ℃의 범위에서 적절히 결정될 수 있다. 또한, 공정 압력은 80 mbar 내지 220 mbar의 범위에서 적절히 선택될 수 있다. 또한, 재성장 공정 시에 주입되는 불순물의 농도는 나노 코어들(351')의 성장 시에 주입되는 불순물의 농도와 다를 수 있다.
다만, 실시예에 따라, 열처리(재성장) 과정는 온도, 압력, 분위기 가스 등의 공정 조건이 다른 복수의 단계로 이루어질 수 있다.
이어서, 도 6e에 도시된 바와 같이, 상기 복수의 나노 코어들(351)의 표면에 응력 제어층(353)을 형성할 수 있다.
응력 제어층(353)은 인듐(In)이 함유된 질화물 반도체층의 성장공정으로 얻어질 수 있다. 본 실시예에서는, 응력 제어층(353)은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2 층이 교대로 성장시킴으로써 초격자 구조로 마련될 수 있다. 실시예에 따라, 응력 제어층(353)는 초격자 구조가 아닌 다층 구조로 구현될 수 있다. 응력 제어층(353)은 제1 도전형 불순물(예, Si, Ge 등과 같은 n형 불순물)로 도핑될 수 있다.
결함 차단층(355)은 알루미늄(Al)이 함유된 질화물 반도체층의 성장공정으로 얻어질 수 있다. 결함 차단층(355)은 AlzGa1 - zN(0.3≤z≤0.4)을 만족하는 질화물 반도체를 포함하는 단일층일 수 있다. 결함 차단층(355)은 도 3b를 참조하여 설명한 것과 같이, Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층과 Alz2Ga1 -z2N(0≤z2≤z1)으로 이루어진 제2 차단층이 교대로 적층된 다층 구조일 수 있다. 결함 차단층(355)은 나노 코어(351)와 같은 제1 도전형을 가질 수 있다. 예를 들어, 결함 차단층(355)은 n형 불순물로 도핑될 수 있다.
이어서, 도 6f에 도시된 바와 같이, 결함 차단층(355)의 표면에 활성층(357) 및 제2 도전형 질화물 반도체층(359)을 순차적으로 성장시킬 수 있다.
이러한 공정을 통해서, 나노 발광구조물(350)은 제1 도전형 질화물 반도체로 이루어진 나노 코어(351)와, 나노 코어(351)를 감싸는 응력 제어층(353), 결함 차단층(355), 활성층(357) 및 제2 도전형 질화물 반도체층(359)으로 이루어진 쉘층을 구비한 코어-쉘(core-shell) 구조를 가질 수 있다.
나노 코어(351)는 기둥형상인 메인부의 결정면과 다른 결정면을 갖는 상단부를 포함하며, 앞서 설명한 바와 같이, 상단부에 형성된 활성층과 제2 도전형 질화물 반도체층의 부분(Ⅱ)은, 메인부에 형성된 활성층 및 제2 도전형 질화물 반도체층의 부분(Ⅰ)과 다른 조성 및/또는 두께를 가질 수 있다. 이로 인해 상단부에서 발생되는 누설전류 및 발광파장의 문제를 해결하기 위해서, 전류억제 중간층(352)이 나노 코어(351)의 상단부에 배치된 것이다. 이러한 전류억제 중간층(352)의 선택적인 배치로 인해, 나노 코어(351)의 메인부에 형성된 활성층 영역을 통한 전류의 흐름은 정상적으로 보장하면서, 나노 코어(351)의 상단부에 형성된 활성층 영역을 통한 전류의 흐름은 전류억제 중간층(352)에 의해 차단될 수 있다. 이로써, 나노 코어(351)의 상단부에 발생되는 누설전류를 효과적으로 억제하여 우수한 발광효율을 얻을 수 있다.
이어서, 도 6g에 도시된 바와 같이, 나노 발광구조물(350) 사이의 공간이 충전되도록 절연성 충전층(380)을 형성할 수 있다.
절연성 충전층(380)은 광투과성 물질로 이루어질 수 있다. 절연성 충전층(380)은 화학기상증착(CVD) 공정 또는 물리기상증착(PVD) 공정와 같은 박막 증착 공정 또는 스핀 공정, 리플로우 공정 등에 의해 형성될 수 있다. 예를 들어, 절연성 충전층(380)은 TEOS, BPSG, CVD-SiO2, SOG, SOD 물질일 수 있다. 이와 달리, 절연성 충전층(380)은 에폭시 수지, 실리콘 수지, 폴리에틸렌 및 폴리카보네이트로부터 선택된 투광성 수지일 수 있다.
도 7은 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 개략적인 사시도이다. 도 8는 도7에 도시된 나노구조 반도체 발광소자를 X-X＇을 따라 자른 단면도이다. 도 8에서는 편의상 콘택 전극층(570)은 생략되어 도시된다.
도 7 및 도 8에 도시된 나노구조 반도체 발광소자(500)는, 기판(510), 기판(510) 상에 배치된 제1 도전형 반도체 물질로 이루어진 베이스층(520)과 베이스층(520) 상에 배치된 복수의 나노 발광구조물(550-1,550-2,550-3)을 포함할 수 있다. 절연층(530) 및 콘택 전극층(570)을 더 포함할 수 있다. 상기 구성 요소들에 대한 설명은 하기의 설명 내용과 모순되지 않는 한, 앞서 실시예들에서 설명한 내용이 그대로 적용될 수 있다.
본 실시예에 따른 나노 발광구조물(550-1,550-2,550-3)은 나노 코어(551)의 피치(P1, P2, P3)에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다. 제1 그룹의 피치(P1)는 제2 그룹의 직경(D2)보다 작고, 제2 그룹의 피치(P2)는 제3 그룹의 피치(P3)보다 작을 수 있다.
각 그룹의 나노 발광구조물로부터 방출되는 광은 서로 다른 파장을 가질 수 있다. 적어도 하나의 그룹의 나노 발광구조물은 540 nm이상의 피크파장을 갖는 광을 방출할 수 있다.
제1 내지 제3 그룹의 나노 발광구조물(550-1,550-2,550-3)은 베이스층(520)의 상면을 분할한 3개의 영역(Ⅰ, Ⅱ, Ⅲ)에 각각 배치될 수 있다. 본 실시예에서는, 3개의 분리된 영역(Ⅰ, Ⅱ, Ⅲ)은 유사한 면적을 가지며 나란히 배열된 것으로 예시되었으나, 이에 한정되지 않으며 각 영역은 서로 다른 면적을 갖거나, 각 영역이 특정 모양을 갖도록 분할될 수 있다. 3개의 분리된 영역(Ⅰ, Ⅱ, Ⅲ)의 면적을 조절하여 각 그룹의 나노 발광구조물(550-1, 550-2, 550-3)로부터 얻어지는 광량을 조절할 수 있다.
제1 내지 제3 그룹의 나노 발광구조물(550-1,550-2,550-3)은 나노 코어(551) 상에 순차적으로 배치된 응력 제어층(553-1, 553-2, 553-3), 결함 차단층(555-1, 555-2, 555-3), 활성층(557-1, 557-2, 557-3) 및 제2 도전형 반도체층(559-1, 559-2, 559-3)을 포함할 수 있다.
응력 제어층(553-1, 553-2, 553-3), 결함 차단층(555-1, 555-2, 555-3), 활성층(557-1, 557-2, 557-3) 및 제2 도전형 반도체층(559-1, 559-2, 559-3)의 성장 공정은 모든 영역(Ⅰ, Ⅱ, Ⅲ)에서 동일한 조건으로 수행될 수 있다. 즉, 동일한 챔버 내에서 동일한 온도와 압력 조건에서 동일한 소스 유량을 공급하여 수행될 수 있다. 동일한 공정 조건에도 불구하고, 나노 코어(551)의 피치(P1, P2, P3)가 각 영역(Ⅰ, Ⅱ, Ⅲ)에 따라 상이하므로, 나노 코어(551) 상에 성장되는 층들의 두께가 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 다를 수 있다. 특히 응력 제어층(553-1, 553-2, 553-3), 결함 차단층(555-1, 555-2, 555-3), 및 활성층(557-1, 557-2, 557-3)은 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 다른 두께를 가질 수 있다.
각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 활성층의 두께는 나노 코어 간의 피치가 큰 영역으로 갈수록 두꺼워질 수 있다(tc-1 < tc-2 < tc-3). 또한, 각 영역에서의 양자우물층의 두께가 달라지므로, 각 영역에서의 양자우물층의 조성(예, 인듐 함량)이 상이해질 수 있다. 그 결과, 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 얻어진 활성층(557-1, 557-2, 557-3)은 다른 파장의 광을 방출할 수 있다. 예를 들어, 가장 작은 제1 피치(P1)를 갖는 제1 영역의 활성층(557-1)은 얇은 양자우물이 형성되고 청색과 같은 단파장의 광을 방출할 수 있으며, 가장 큰 제3 피치(P3)를 갖는 제3 영역의 활성층(557-3)은 두꺼운 양자우물이 형성되고 적색과 같은 장파장의 광을 방출할 수 있다. 또한, 중간의 제2 피치(P2)를 갖는 제2 영역의 활성층(557-2)은 녹색과 같은 그 사이의 파장의 광을 방출할 수 있다.
각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 응력 제어층의 두께는 나노 코어 간의 피치가 큰 영역으로 갈수록 즉, 영역 Ⅰ에서 영역 Ⅲ으로 갈수록 두꺼워질 수 있다(ta-1 < ta-2 < ta-3). 응력 제어층의 두께가 두꺼워질수록, 구체적으로 인듐을 함유한 질화물 반도체층의 두께가 두꺼워질수록 응력 제어층 내에서 적층결함이 발생할 수 있다. 두께가 두꺼워지는 것과 더불어 인듐의 함량도 같이 늘어나므로, 영역 Ⅰ보다 영역 Ⅲ에서 응력 제어층 내에 적층결함이 더 용이하게 발생할 수 있다.
또한, 각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 결함 차단층의 두께는 나노 코어 간의 피치가 큰 영역으로 갈수록 즉, 영역 Ⅰ에서 영역 Ⅲ으로 갈수록 두꺼워질 수 있다(tb-1 < tb-2 < tb-3). 결함 차단층의 두께가 두꺼울수록 응력 제어층 내에 발생한 적층결함이 상부층으로 전파되는 것을 차단하는 효과가 증가할 수 있다. 그러므로, 영역 Ⅰ보다는 영역 Ⅲ에서 응력 제어층으로부터 발생한 적층결함의 전파를 차단하는 것도 더 효율적으로 이루어질 수 있다.
나노 코어 간의 피치가 큰 영역으로 갈수록 응력 제어층의 두께가 두꺼워져서 적층결함이 발생할 가능성이 커지는 반면, 결함 제어층의 두께가 두꺼워져서 발생한 적층결함의 전파를 더 효율적으로 차단할 수 있으므로, 영역 ?에서도 활성층 내에 적층결함이 감소된 나노 발광구조물(550-3)을 얻을 수 있다. 다시 말해, 장파장 대역에 해당하는 그룹(특히, 제3 그룹)의 나노 발광구조물(550-3)의 경우에도 활성층(557-3) 내의 결정 결함이 감소되어 발광효율이 향상될 수 있다. 더불어 활성층 내의 인듐의 함량을 높일 수 있으므로, 더욱 장파장 대역의 광이 방출될 수 있다.
본 실시예에서 나노 발광구조물의 적층구조를 도 3a에 도시된 바를 기준으로 설명하였으나, 이에 제한되지 않는다. 도 3b 내지 도 3d를 참조하여 설명한 나노 발광구조물의 적층구조들도 본 실시예에 적용될 수 있다.
도 9는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 나타내는 단면도이다.
도 9에 도시된 나노구조 반도체 발광소자(600)는, 기판(610), 기판(610) 상에 배치된 제1 도전형 반도체 물질로 이루어진 베이스층(620)과 베이스층(620) 상에 배치된 복수의 나노 발광구조물(650-1, 650-2, 650-3)을 포함할 수 있다.
본 실시예에 따른 나노 발광구조물(650-1, 650-2, 650-3)은 나노 코어(651)의 직경(D1, D2, D3)에 따라 3개의 그룹(제1 내지 제3 그룹)으로 구분될 수 있다. 제1 그룹의 직경(D1)은 제2 그룹의 직경(D2)보다 크고, 제2 그룹의 직경(D2)는 제3 그룹의 직경(D3)보다 클 수 있다.
각 그룹의 나노 발광구조물로부터 방출되는 광은 서로 다른 파장을 가질 수 있다. 적어도 하나의 그룹의 나노 발광구조물은 540 nm이상의 피크파장을 갖는 광을 방출할 수 있다.
제1 내지 제3 그룹의 나노 발광구조물(650-1, 650-2, 650-3)은 베이스층(620)의 상면을 분할한 3개의 영역(Ⅰ, Ⅱ, Ⅲ)에 각각 배치될 수 있다. 본 실시예에서는, 3개의 분리된 영역(Ⅰ, Ⅱ, Ⅲ)은 유사한 면적을 가지며 나란히 배열된 것으로 예시되었으나, 이에 한정되지 않으며 각 영역은 서로 다른 면적을 갖거나, 각 영역이 특정 모양을 갖도록 분할될 수 있다. 3개의 분리된 영역(Ⅰ, Ⅱ, Ⅲ)의 면적을 조절하여 각 그룹의 나노 발광구조물(650-1, 650-2, 650-3)로부터 얻어지는 광량을 조절할 수 있다. 각 영역의 면적을 적절히 조절함으로써 백색광을 얻을 수 있다.
제1 내지 제3 그룹의 나노 발광구조물(650-1,650-2,650-3)은 나노 코어(651) 상에 순차적으로 배치된 응력 제어층(653-1, 653-2, 653-3), 결함 차단층(655-1, 655-2, 655-3), 활성층(657-1, 657-2, 657-3) 및 제2 도전형 반도체층(659-1, 659-2, 659-3)을 포함할 수 있다.
응력 제어층(653-1, 653-2, 553-3), 결함 차단층(655-1, 655-2, 655-3), 활성층(657-1, 657-2, 657-3) 및 제2 도전형 반도체층(659-1, 659-2, 659-3)의 성장 공정은 모든 영역(Ⅰ, Ⅱ, Ⅲ)에서 동일한 조건으로 수행될 수 있다. 동일한 공정 조건에도 불구하고, 나노 코어(651)의 직경(D1, D2, D3)이 각 영역(Ⅰ, Ⅱ, Ⅲ)에 따라 상이하므로, 나노 코어(651) 상에 성장되는 층들의 두께가 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 다를 수 있다. 특히 응력 제어층(653-1, 653-2, 653-3), 결함 차단층(655-1, 655-2, 655-3), 및 활성층(657-1, 657-2, 657-3)은 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 다른 두께를 가질 수 있다.
각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 활성층의 두께는 나노 코어의 직경이 작은 영역으로 갈수록 두꺼워질 수 있다(tc-1 < tc-2 < tc-3). 또한, 각 영역에서의 양자우물층의 두께가 달라지므로, 각 영역에서의 양자우물층의 조성(예, 인듐 함량)이 상이해질 수 있다. 그 결과, 각 영역(Ⅰ, Ⅱ, Ⅲ)에서 얻어진 활성층(657-1, 657-2, 657-3)은 다른 파장의 광을 방출할 수 있다. 예를 들어, 가장 큰 제1 직경(D1)을 갖는 제1 영역의 활성층(657-1)은 얇은 양자우물이 형성되고 청색과 같은 단파장의 광을 방출할 수 있으며, 가장 작은 제3 직경(D3)을 갖는 제3 영역의 활성층(657-3)은 두꺼운 양자우물이 형성되고 적색과 같은 장파장의 광을 방출할 수 있다. 또한, 중간의 제2 직경(D2)를 갖는 제2 영역의 활성층(657-2)은 녹색과 같은 그 사이의 파장의 광을 방출할 수 있다.
각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 응력 제어층의 두께는 나노 코어의 직경이 작은 영역으로 갈수록 즉, 영역 Ⅰ에서 영역 Ⅲ으로 갈수록 두꺼워질 수 있다(ta-1 < ta-2 < ta-3). 응력 제어층의 두께가 두꺼워질수록, 구체적으로 인듐을 함유한 질화물 반도체층의 두께가 두꺼워질수록 응력 제어층 내에서 적층결함이 발생할 수 있다. 두께가 두꺼워지는 것과 더불어 인듐의 함량도 같이 늘어나므로, 영역 ?보다 영역 ?에서 응력 제어층 내에 적층결함이 더 용이하게 발생할 수 있다.
또한, 각 영역(Ⅰ, Ⅱ, Ⅲ)에서의 결함 차단층의 두께는 나노 코어의 직경이 작은 영역으로 갈수록 즉, 영역 Ⅰ에서 영역 Ⅲ으로 갈수록 두꺼워질 수 있다(tb-1 < tb-2 < tb-3). 결함 차단층의 두께가 두꺼울수록 응력 제어층 내에 발생한 적층결함이 상부층으로 전파되는 것을 차단하는 효과가 증가할 수 있다. 그러므로, 영역 Ⅰ보다는 영역 Ⅲ에서 응력 제어층으로부터 발생한 적층결함의 전파를 차단하는 것도 더 효율적으로 이루어질 수 있다.
나노 코어의 직경이 작은 영역으로 갈수록 응력 제어층의 두께가 두꺼워져서 적층결함이 발생할 가능성이 커지는 반면, 결함 제어층의 두께가 두꺼워져서 발생한 적층결함의 전파를 더 효율적으로 차단할 수 있으므로, 영역 Ⅲ에서도 활성층 내에 적층결함이 감소된 나노 발광구조물(650-3)을 얻을 수 있다. 장파장 대역에 해당하는 그룹(특히, 제3 그룹)의 나노 발광구조물(650-3)의 경우에도 활성층(657-3) 내의 결정 결함이 감소되어 발광효율이 향상될 수 있다. 더불어 활성층 내의 인듐의 함량을 높일 수 있으므로, 더욱 장파장 대역의 광이 방출될 수 있다.
본 실시예에서 나노 발광구조물의 적층구조를 도 3a에 도시된 바를 기준으로 설명하였으나, 이에 제한되지 않는다. 도 3b 내지 도 3d를 참조하여 설명한 나노 발광구조물의 적층구조들도 본 실시예에 적용될 수 있다.
도 10는 본 발명의 일 실시예에 적용될 수 있는 전극 구조를 나타내는 단면도이다.
도 10를 참조하면, 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자(800)은 베이스층(820), 베이스층(820) 상에 성장된 나노 발광구조물(850), 나노 발광구조물(850)들 사이의 공간을 충전하도록 배치된 콘택 전극층(875)을 포함할 수 있다. 본 실시예에 채용된 콘택 전극층(875)은 앞서 도 1 내지 도 7을 참조하여 설명한 실시예들과 달리, 두껍게 형성됨으로써 나노 발광구조물(850)들 사이의 나머지 공간이 충전되도록 형성될 수 있다. 콘택 전극층(875)은 앞서 도 1 내지 도 7을 참조하여 설명한 물질로 이루어질 수 있으며, 특히, 광추출 효율을 높이기 위해 반사성 금속층으로 이루어질 수 있다.
본 실시예에 따른 나노구조 반도체 발광소자(800)은 콘택 전극층(875) 상에 배치된 지지 기판(890)을 포함할 수 있다. 콘택 전극층(875)과 지지 기판(890) 사이에 접합 금속층(885)이 개재될 수 있고, 접합 금속층(885)은 콘택 전극층(875)과 지지 기판(890)을 접합시킬 수 있다. 지지 기판(890)은 도전성 기판으로서 예를 들어, Si 기판 또는 Si-Al 합금 기판일 수 있다. 접합 금속층(885)으로 Ni, Pt, Au, Cu, Co, Sn, In, Zn, Bi, Au, W, Ti 및 그 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금이 사용될 수 있다. 예를 들어, 접합 금속층(885)은 Ni/Sn이나 Au/Sn과 같은 공융 금속층일 수 있다.
본 실시예에서는 베이스층(820)의 성장에 이용된 기판은 베이스층(820)으로부터 제거될 수 있다. 기판의 제거 공정은 레이저 리프트 오프 공정, 화학적 리프트 오프 공정 또는 연마 공정을 이용하여 실행될 수 있다.
기판에 제거된 베이스층(820)의 표면에 배치된 제1 전극(895)을 포함할 수 있다. 지지 기판(890)은 도전성 기판으로서 외부 회로와 연결되는 제2 전극으로 사용될 수 있다.
도 11 및 도 12는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 11을 참조하면, 반도체 발광소자 패키지(1000)는 나노구조 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함할 수 있다. 나노구조 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 나노구조 반도체 발광소자(1001)의 한 쌍의 전극이 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 나노구조 반도체 발광소자(1001)의 한 쌍의 전극이 와이어(W)를 통하여 리드 프레임(503)과 전기적으로 연결될 수 있다. 또한, 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1 및 도 2에 도시된 나노구조 반도체 발광소자(100)와 유사한 구조를 가지는 나노구조 반도체 발광소자(1001)를 포함하는 것으로 도시되었다. 구체적으로, 도 1의 반도체 발광소자(100)가 제1 및 제2 전극(190a, 190b)이 모두 실장 기판(1002)을 향해 아래로 배치된 플립칩 구조로 실장되며, 이 경우, 절연성 충전층(180)은 도전성 물질로 이루어질 수도 있다. 다만, 실시예에 따라, 반도체 발광소자 패키지(1000)는 제1 및 제2 전극(190a, 190b)이 상부를 향하도록 실장된 도 1의 반도체 발광소자(100)를 포함할 수도 있으며, 상술한 다른 실시예의 반도체 발광소자를 포함할 수도 있다.
도 12를 참조하면, 반도체 발광소자 패키지(2000)는 나노구조 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함할 수 있다. 나노구조 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 도전성 지지 기판(890)(도 10 참조)을 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다. 필요에 따라, 상기 봉지체(2003) 내에 또는 상기 나노구조 반도체 발광소자(2001) 표면에 형광체나 양자점 등과 같은 파장변환물질이 배치될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 10에 도시된 나노구조 반도체 발광소자(800)와 동일한 구조를 가지는 반도체 발광소자(2001)를 포함하는 것으로 도시되었으나, 실시예에 따라, 상술한 다른 실시예의 반도체 발광소자를 포함할 수도 있다.
도 13 및 도 14는 본 발명의 일 실시예에 따른 나노구조 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 13을 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 11 및 도 12를 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 chip-on-board, COB 타입)하여 이용할 수도 있다.
도 13의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 14에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 15는 본 발명의 실시예에 의한 나노구조 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 15의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 상술한 실시예들의 나노구조 반도체 발광소자와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 16은 본 발명의 실시예에 의한 나노구조 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 16을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(6000)는 광원(6001), 반사부(6005), 렌즈 커버부(6004)를 포함하며, 렌즈 커버부(6004)는 중공형의 가이드(6003) 및 렌즈(6002)를 포함할 수 있다. 광원(6001)은 도 11 및 도 12 중 어느 하나의 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(6000)는 광원(6001)에서 발생된 열을 외부로 방출하는 방열부(6012)를 더 포함할 수 있으며, 방열부(6012)는 효과적인 방열이 수행되도록 히트싱크(6010)와 냉각팬(6011)을 포함할 수 있다. 또한, 헤드 램프(6000)는 방열부(6012) 및 반사부(6005)를 고정시켜 지지하는 하우징(6009)을 더 포함할 수 있으며, 하우징(6009)은 메인부(6006) 및 일면에 방열부(6012)가 결합하여 장착되기 위한 중앙홀(6008)을 구비할 수 있다. 또한, 하우징(6009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(6007)을 구비할 수 있다. 반사부(6005)는 하우징(6009)에 고정되어, 광원(6001)에서 발생된 빛이 반사되어 전방홀(6007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110, 310: 기판 120, 320: 베이스층
130, 330: 마스크층 330a: 제1 절연층
330b: 제2 절연층 150, 350: 나노 발광구조물
151, 351: 나노 코어 153, 353: 응력 제어층
155, 355: 결함 차단층 157, 357: 활성층
159, 359: 제2 도전형 반도체층 170, 370: 콘택 전극층
180, 380: 절연성 충전층 190a, 390a: 제1 전극
190b, 390b: 제2 전극

Claims (10)

  1. 제1 도전형 질화물 반도체로 이루어진 베이스층; 및
    상기 베이스층 상에 서로 이격되어 배치된 복수의 나노 발광구조물들;을
    포함하며,
    상기 나노 발광구조물은
    제1 도전형 질화물 반도체로 이루어진 나노 코어,
    상기 나노 코어의 표면에 배치되며 인듐을 함유한 질화물 반도체를 갖는 응력 제어층,
    상기 응력 제어층 상에 배치되는 활성층,
    상기 활성층 상에 배치되는 제2 도전형 질화물 반도체층, 및
    상기 응력 제어층의 적어도 일부 상에 배치되며, 상기 응력 제어층의 격자상수보다 작은 격자상수를 갖는 질화물 반도체를 포함하는 결함 차단층을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 결함 차단층은 상기 응력 제어층과 상기 활성층 사이에 배치되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  3. 제1 항에 있어서,
    상기 결함 차단층은 상기 응력 제어층 내에 삽입되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  4. 제3 항에 있어서,
    상기 응력 제어층은 Inx1Ga1 -x1N(0<x1<1)으로 이루어진 제1 층과 Inx2Ga1 -x2N(0≤x2<x1)으로 이루어진 제2 층이 교대로 적층된 구조이고, 상기 결함 차단층은 상기 제2 층 내에 삽입되는 것을 것을 특징으로 하는 나노구조 반도체 발광소자.
  5. 제4 항에 있어서,
    상기 결함 차단층은 적어도 하나의 상기 제1 층의 상부에 배치되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 결함 차단층은 상기 활성층 내에 삽입되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  7. 제6항에 있어서,
    상기 활성층은 Iny1Ga1 -y1N(0<y1<1)으로 이루어진 양자우물층과 Iny2Ga1 -y2N(0≤y2<y1)으로 이루어진 양자장벽층이 교대로 적층된 구조이고, 상기 결함 차단층은 상기 양자장벽층 내에 삽입되는 것을 특징으로 하는 나노구조 반도체 발광소자.
  8. 제1 항에 있어서,
    상기 결함 차단층은 Alz1Ga1 - z1N(0.3≤z1≤0.4)을 포함하는 것을 특징으로 하는 나노구조 반도체 발광소자.
  9. 제1 항에 있어서,
    상기 결함 차단층은 상기 결함 차단층은 Alz1Ga1 - z1N(0.3≤z1≤0.4)으로 이루어진 제1 차단층 및 Alz2Ga1 -z2N(0≤z2<z1)으로 이루어진 제2 차단층이 교대로 적층된 다층구조인 것을 특징으로 하는 나노구조 반도체 발광소자.
  10. 제1항에 있어서,
    상기 결함 차단층은 15 nm 내지 40 nm 범위의 두께를 가지는 것을 특징으로 하는 나노구조 반도체 발광소자.
KR1020140113532A 2014-08-28 2014-08-28 나노구조 반도체 발광소자 Active KR102164796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140113532A KR102164796B1 (ko) 2014-08-28 2014-08-28 나노구조 반도체 발광소자
US14/838,322 US9508898B2 (en) 2014-08-28 2015-08-27 Nanostructure semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140113532A KR102164796B1 (ko) 2014-08-28 2014-08-28 나노구조 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20160027352A KR20160027352A (ko) 2016-03-10
KR102164796B1 true KR102164796B1 (ko) 2020-10-14

Family

ID=55403510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140113532A Active KR102164796B1 (ko) 2014-08-28 2014-08-28 나노구조 반도체 발광소자

Country Status (2)

Country Link
US (1) US9508898B2 (ko)
KR (1) KR102164796B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620559B2 (en) * 2014-09-26 2017-04-11 Glo Ab Monolithic image chip for near-to-eye display
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
KR102587958B1 (ko) * 2017-02-03 2023-10-11 삼성전자주식회사 메타 광학 소자 및 그 제조 방법
KR102701758B1 (ko) * 2018-11-27 2024-09-04 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 발광 소자를 구비한 표시 장치
JP7232461B2 (ja) * 2019-02-28 2023-03-03 セイコーエプソン株式会社 発光装置およびプロジェクター
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
FR3098987B1 (fr) * 2019-07-15 2021-07-16 Aledia Dispositif optoelectronique dont les pixels contiennent des diodes electroluminescentes emettant plusieurs couleurs et procede de fabrication
FR3098992B1 (fr) * 2019-07-18 2023-01-13 Aledia Diode électroluminescente et procédé de fabrication
JP7336767B2 (ja) * 2019-10-03 2023-09-01 株式会社小糸製作所 半導体発光素子および半導体発光素子の製造方法
FR3105878B1 (fr) * 2019-12-26 2023-10-27 Aledia Dispositif à composants optoélectroniques tridimensionnels pour découpe au laser et procédé de découpe au laser d'un tel dispositif
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法
KR20220067560A (ko) * 2020-11-16 2022-05-25 삼성디스플레이 주식회사 발광 소자의 제조 방법, 발광 소자 어레이 기판 및 이를 포함하는 표시 장치
JP7560829B2 (ja) * 2020-11-20 2024-10-03 セイコーエプソン株式会社 発光装置およびプロジェクター
WO2022118634A1 (ja) * 2020-12-04 2022-06-09 ソニーグループ株式会社 発光デバイスおよび画像表示装置
US20220367752A1 (en) * 2021-05-11 2022-11-17 Seoul Viosys Co., Ltd. Multi-band light emitting diode

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862855B2 (ja) 1996-06-25 2012-01-25 住友電気工業株式会社 半導体素子
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
DE602004029910D1 (de) 2003-08-26 2010-12-16 Sony Corp LICHTEMITTIERENDES BAUELEMENT AUS GaN III-V VERBINDUNGSHALBLEITERMATERIAL UND ZUGEHÖRIGES HERSTELLUNGSVERFAHREN
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
JPWO2006030622A1 (ja) 2004-09-01 2008-07-31 国立大学法人 新潟大学 レーザ治療装置
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR20060066872A (ko) 2004-12-14 2006-06-19 주식회사 실트론 반도체 발광 소자용 기판과 질화물 반도체 발광 소자 및이의 제조 방법
TWI377602B (en) 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
RU2315135C2 (ru) 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
JP2009536606A (ja) 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
KR100795547B1 (ko) 2006-06-30 2008-01-21 서울옵토디바이스주식회사 질화물 반도체 발광 소자
KR100850950B1 (ko) 2006-07-26 2008-08-08 엘지전자 주식회사 질화물계 발광 소자
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
EP2126986B1 (en) * 2006-12-22 2019-09-18 QuNano AB Led with upstanding nanowire structure and method of producing such
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5911856B2 (ja) * 2010-06-18 2016-04-27 グロ アーベーＧｌｏ Ａｂ ナノワイヤｌｅｄの構造体およびそれを製作する方法
SG186312A1 (en) * 2010-06-24 2013-02-28 Glo Ab Substrate with buffer layer for oriented nanowire growth
US8485638B2 (en) 2010-10-01 2013-07-16 Zamtec Ltd Inkjet printhead having common conductive track on nozzle plate
KR20120055391A (ko) * 2010-11-23 2012-05-31 삼성엘이디 주식회사 나노로드 발광소자
US8395165B2 (en) 2011-07-08 2013-03-12 Bridelux, Inc. Laterally contacted blue LED with superlattice current spreading layer
US8865565B2 (en) 2011-08-02 2014-10-21 Kabushiki Kaisha Toshiba LED having a low defect N-type layer that has grown on a silicon substrate
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
KR101554032B1 (ko) * 2013-01-29 2015-09-18 삼성전자주식회사 나노구조 반도체 발광소자
US9224914B2 (en) * 2013-06-18 2015-12-29 Glo Ab Insulating layer for planarization and definition of the active region of a nanowire device
KR102075985B1 (ko) * 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자
KR102070092B1 (ko) * 2014-01-09 2020-01-29 삼성전자주식회사 반도체 발광소자

Also Published As

Publication number Publication date
US9508898B2 (en) 2016-11-29
KR20160027352A (ko) 2016-03-10
US20160064608A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
KR102164796B1 (ko) 나노구조 반도체 발광소자
US9553235B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR102075986B1 (ko) 반도체 발광소자
KR102188497B1 (ko) 나노구조 반도체 발광소자
US9461199B2 (en) Nanostructure semiconductor light-emitting device
US9112105B1 (en) Nitride semiconductor light emitting device
KR102203460B1 (ko) 나노구조 반도체 발광소자의 제조방법
KR102337405B1 (ko) 나노구조 반도체 발광소자
KR102018615B1 (ko) 반도체 발광소자 및 그 제조방법
KR102227772B1 (ko) 반도체 발광소자
US8907319B2 (en) Light emitting device package
US9537049B2 (en) Nanostructure semiconductor light emitting device
KR20150097322A (ko) 나노구조 반도체 발광소자
KR20160053329A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
US20150129834A1 (en) Semiconductor light emitting device
US9941443B2 (en) Semiconductor light emitting device
US9425355B2 (en) Semiconductor light emitting device
KR20150085653A (ko) 반도체 발광소자
KR20150086689A (ko) 반도체 발광소자
US20160118533A1 (en) Method of manufacturing nanostructure semiconductor light emitting device
KR20140131695A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20140104294A (ko) 반도체 발광소자
KR20150145756A (ko) 나노구조 반도체 발광소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20140828

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20190809

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20140828

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200824

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20201006

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20201007

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee