[go: up one dir, main page]

KR102252993B1 - 반도체 발광소자 및 반도체 발광소자의 제조방법 - Google Patents

반도체 발광소자 및 반도체 발광소자의 제조방법 Download PDF

Info

Publication number
KR102252993B1
KR102252993B1 KR1020140151379A KR20140151379A KR102252993B1 KR 102252993 B1 KR102252993 B1 KR 102252993B1 KR 1020140151379 A KR1020140151379 A KR 1020140151379A KR 20140151379 A KR20140151379 A KR 20140151379A KR 102252993 B1 KR102252993 B1 KR 102252993B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
type semiconductor
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020140151379A
Other languages
English (en)
Other versions
KR20160053329A (ko
Inventor
금현성
천대명
연지혜
성한규
이진섭
최영진
허재혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140151379A priority Critical patent/KR102252993B1/ko
Priority to US14/920,509 priority patent/US9595637B2/en
Publication of KR20160053329A publication Critical patent/KR20160053329A/ko
Application granted granted Critical
Publication of KR102252993B1 publication Critical patent/KR102252993B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Landscapes

  • Led Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체로 이루어진 베이스층, 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 제1 도전형 반도체 코어는, 베이스층으로부터 상부로 연장되는 로드층 및 로드층 상에 배치되는 캡핑층을 포함하고, 복수의 나노 발광구조물들 중 적어도 일부에서 로드층들 및 캡핑층들의 높이는 서로 다르다.

Description

반도체 발광소자 및 반도체 발광소자의 제조방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 반도체 발광소자 및 반도체 발광소자의 제조방법에 관한 것이다.
발광 다이오드(LED)는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목 받고 있다. 특히, 갈륨 질화물(GaN), 알루미늄 갈륨 질화물(AlGaN), 인듐 갈륨 질화물(InGaN), 인듐 알루미늄 갈륨 질화물(InAlGaN) 등과 같은 3족 질화물 기반의 LED는 청색 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다.
최근에 LED의 활용범위가 넓어짐에 따라 고전류/고출력 분야의 광원 분야로 그 활용범위가 확대되고 있다. 이와 같이 LED가 고전류/고출력 분야에서 요구됨에 따라 당 기술 분야에서는 발광 특성의 향상을 위한 연구가 계속되어 왔다. 특히, 결정성 향상과 발광 영역의 증대를 통한 광 효율 증가를 위해, 나노 발광구조물을 구비하는 반도체 발광소자 및 그 제조 기술이 제안되었다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 발광 효율이 향상된 반도체 발광소자를 제공하는 것이다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체로 이루어진 베이스층; 상기 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 상기 제1 도전형 반도체 코어는, 상기 베이스층으로부터 상부로 연장되는 로드층 및 상기 로드층 상에 배치되는 캡핑층을 포함하고, 상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 로드층들 및 상기 캡핑층들의 높이는 서로 다를 수 있다.
일 예로, 상기 복수의 나노 발광구조물들에서, 상기 베이스층의 상면으로부터 상기 캡핑층들의 최상부까지의 높이는 서로 실질적으로 동일할 수 있다.
일 예로, 상기 나노 발광구조물은, 인접하는 상기 나노 발광구조물과의 거리가 멀수록 상기 캡핑층의 높이가 작을 수 있다.
일 예로, 상기 복수의 나노 발광구조물들에서, 상기 제1 도전형 반도체 코어들의 폭의 표준 편차는 평균 폭의 3 % 이하일 수 있다.
일 예로, 상기 제1 도전형 반도체 코어들의 폭의 표준 편차는 10 nm 이하일 수 있다.
일 예로, 상기 복수의 나노 발광구조물들은, 복수의 영역들에 서로 다른 이격 거리로 배열될 수 있다.
일 예로, 상기 복수의 나노 발광구조물들은, 육각기둥 형상의 몸체부 및 상기 몸체부 상에 배치되는 육각뿔 형상의 상단부를 포함하고, 상기 캡핑층은 상기 몸체부 및 상기 상단부 각각의 일부를 이룰 수 있다.
일 예로, 상기 몸체부에서, 상기 로드층 및 상기 캡핑층은 경사진 측면을 가질 수 있다.
일 예로, 상기 복수의 나노 발광구조물들은 상기 상단부에서 상기 활성층에 접하도록 배치되는 고저항층을 더 포함할 수 있다.
일 예로, 상기 캡핑층은 상기 로드층으로부터 상부로 연장되며 불연속적으로 폭이 변화되는 영역을 가질 수 있다.
일 예로, 상기 제1 도전형 반도체 코어는, 상기 로드층 및 상기 캡핑층의 외측에 배치되는 커버층을 더 포함할 수 있다.
일 예로, 상기 복수의 나노 발광구조물들은, 육각기둥 형상의 몸체부 및 상기 몸체부 상에 배치되는 육각뿔 형상의 상단부를 포함하고, 상기 몸체부에서, 상기 커버층은 하부에서의 두께가 상부에서의 두께보다 두꺼울 수 있다.
일 예로, 상기 로드층 및 상기 캡핑층은 서로 다른 조성의 질화물계 반도체 물질로 이루어질 수 있다.
일 예로, 상기 로드층 및 상기 캡핑층은 서로 다른 농도의 불순물을 포함할 수 있다.
일 예로, 상기 로드층 및 상기 캡핑층은 서로 다른 결정성(crystallinity)을 가질 수 있다.
일 예로, 상기 제2 도전형 반도체층 상에 위치하는 투명전극층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 도전성의 베이스층; 상기 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 상기 제1 도전형 반도체 코어는, 하부의 로드층 및 상기 로드층 상의 캡핑층을 포함하고, 상기 로드층과 상기 캡핑층은 서로 다른 조성 또는 결정성(crystallinity)을 가질 수 있다.
일 예로, 상기 복수의 나노 발광구조물들 중 적어도 일부에서, 상기 로드층들 및 캡핑층들의 높이는 각각 서로 다를 수 있다.
일 예로, 상기 복수의 나노 발광구조물들에서, 상기 베이스층의 상면으로부터 상기 캡핑층들의 최상부까지의 높이는 서로 실질적으로 동일할 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 도전성의 베이스층; 상기 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고, 상기 제1 도전형 반도체 코어들의 폭의 표준 편차는 평균 폭의 3 % 이하일 수 있다.
본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법은, 기판 상에 제1 도전형 반도체로 이루어진 베이스층을 형성하는 단계; 상기 베이스층 상에, 상기 베이스층의 일부가 노출된 복수의 개구부를 가지는 마스크층 및 몰드층을 형성하는 단계; 상기 베이스층으로부터 상기 개구부를 통해 연장되는 몸체부 및 상기 몸체부 상에 배치되는 뿔 형상의 상단부를 포함하는 복수의 제1 도전형 반도체 코어들을 형성하는 단계; 및 각각의 상기 복수의 제1 도전형 반도체 코어들 상에 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계를 포함하고, 상기 복수의 제1 도전형 반도체 코어들을 형성하는 단계는, 상기 베이스층 상에서 상기 개구부 내로 연장되는 로드층을 형성하는 단계; 및 상기 개구부를 채우고 상기 몰드층의 상부로 연장되도록 상기 로드층 상에 캡핑층을 형성하는 단계를 포함할 수 있다.
일 예로, 상기 캡핑층은, 성장이 포화(saturation)되는 시점까지 이루어질 수 있다.
복수의 나노 발광구조물들 사이에서 폭의 편차를 감소시킴으로써, 발광 파장의 산포(distribution)가 개선되고 발광 효율이 향상된 반도체 발광소자가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 사시도이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법에 의한 제1 도전형 반도체 코어의 형성 과정을 도시하는 개략도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자가 형성된 반도체 웨이퍼의 개략적인 평면도이다.
도 5a 및 도 5b는 각각 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도 및 단면도이다.
도 6a 내지 도 7b는 본 발명의 일 실시예에 따른 반도체 발광소자의 제1 도전형 반도체 코어를 도시하는 전자 현미경 사진들이다.
도 8은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 9는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 15는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 16은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
본 발명의 실시예는 여러 가지 다른 형태로 변형되거나 여러 가지 실시예가 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 발명의 실시예는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 사시도이다.
도 1을 참조하면, 반도체 발광소자(100)는 기판(101), 기판(101) 상에 형성된 베이스층(120), 마스크층(130), 나노 발광구조물(140), 투명전극층(150) 및 충전층(160)을 포함할 수 있다. 나노 발광구조물(140)은 제1 도전형 반도체의 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함할 수 있다. 반도체 발광소자(100)는 각각 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 및 제2 전극(170, 180)을 더 포함할 수 있다.
도 1에서는, 이해를 돕기 위하여 일부 구성 요소, 예를 들어 투명전극층(150) 및 충전층(160)은 일부 영역에서만 도시되며, x 방향으로의 일단에서는 나노 발광구조물(140)을 포함하는 일부 구성 요소의 절단된 면이 도시된다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
기판(101)은 반도체 성장용 기판으로 제공되며, 사파이어, 실리콘 탄화물(SiC), 마그네슘 알루미늄 산화물(MgAl2O4), 마그네슘 산화물(MgO), 리튬 알루미늄 산화물(LiAlO2), 리튬 갈륨 산화물(LiGaO2), 갈륨 질화물(GaN) 등과 같이 절연성, 도전성 또는 반도체 물질을 이용할 수 있다. 사파이어의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(11-20)면, R(1-102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 한편, 기판(101)으로 실리콘(Si)을 사용하는 경우, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다.
기판(101)의 표면에는 요철이 형성되어 광 추출 효율을 향상시킬 수 있다. 상기 요철의 형상은 도면에 도시된 것에 한정되지 않는다. 실시예에 따라, 기판(101) 상에는 베이스층(120)의 결정성을 향상시키기 위한 버퍼층이 더 배치될 수 있다. 상기 버퍼층은 예를 들어, 도핑 없이 저온에서 성장된 알루미늄 갈륨 질화물(AlxGa1 - xN)로 이루어질 수 있다.
실시예에 따라, 기판(101)은 제거되어 생략될 수 있다. 예를 들어, 반도체 발광소자(100)가 패키지 기판과 같은 외부 장치 상에 플립칩 실장되는 경우 추가적인 공정에 의해 기판(101)이 제거될 수 있으며, 기판(101)으로 실리콘(Si)을 사용하는 경우에도 후속 공정에서 기판(101)이 제거될 수 있다.
베이스층(120)은 기판(101) 상에 배치될 수 있다. 베이스층(120)은 도전성 물질로 이루어질 수 있다. 베이스층(120)은 Ⅲ-Ⅴ족 화합물일 수 있으며, 예컨대 갈륨 질화물(GaN) 또는 n형으로 도핑된 n형 갈륨 질화물(n-GaN)일 수 있다.
본 실시예에서, 베이스층(120)은 나노 발광구조물(140)의 제1 도전형 반도체 코어(142)를 성장시키기 위한 결정면을 제공할 뿐만 아니라, 각 나노 발광구조물(140)의 일 측에 공통적으로 연결되어 콘택 전극의 역할을 수행할 수도 있다.
마스크층(130)이 베이스층(120) 상에 배치될 수 있다. 마스크층(130)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있으며, 예를 들어, 실리콘 산화물(SiOx), 실리콘 산질화물(SiOxNy), 실리콘 질화물(SixNy), 알루미늄 산화물(Al2O3), 티타늄 질화물(TiN), 알루미늄 질화물(AlN), 지르코늄 산화물(ZrO), 티타늄 알루미늄 질화물(TiAlN), 티타늄 실리콘 질화물(TiSiN) 중 적어도 하나로 이루어질 수 있다. 특히, 마스크층(130)은 분산형 브래그 반사(Distributed Bragg Reflector, DBR)층 또는 무지향성 반사(Omni-Directional Reflector, ODR)층일 수 있다. 이 경우, 마스크층(130)은 굴절률이 서로 다른 층이 교대로 반복하여 배치된 구조를 가질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 실시예에 따라, 마스크층(130)은 단일층일 수도 있다.
마스크층(130)은 베이스층(120)의 일부를 노출하는 복수의 개구부들(H)을 가질 수 있다. 복수의 개구부들(H)의 크기에 따라 나노 발광구조물(140)의 직경, 길이, 위치 및 성장 조건이 결정될 수 있다. 복수의 개구부들(H)은 원형, 사각형, 육각형 등 다양한 형태를 가질 수 있다.
복수의 나노 발광구조물들(140)이 복수의 개구부들(H)에 해당하는 위치에 각각 배치될 수 있다. 나노 발광구조물(140)은 복수의 개구부(H)에 의해 노출된 베이스층(120) 영역으로부터 성장된 제1 도전형 반도체 코어(142)와, 제1 도전형 반도체 코어(142)의 표면에 순차적으로 형성된 활성층(144) 및 제2 도전형 반도체층(146)을 포함하는 코어-쉘(core-shell) 구조를 가질 수 있다. 도시된 것과 같이, 제1 도전형 반도체 코어(142)의 폭은 마스크층(130)의 복수의 개구부들(H)의 폭보다 넓게 형성될 수 있으나, 폭의 상대적인 차이는 도시된 것에 한정되지 않는다.
제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 각각 n형 및 p형 불순물이 도핑된 반도체로 이루어질 수 있으나, 이에 한정되지 않고 반대로 각각 p형 및 n형 반도체로 이루어질 수도 있다. 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체, 예컨대, AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 알루미늄 인듐 갈륨 질화물로 이루어질 수 있으며, 각각의 층은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층들을 구비할 수도 있다. 다만, 제1 도전형 반도체 코어(142) 및 제2 도전형 반도체층(146)은 질화물 반도체 외에도 알루미늄 인듐 갈륨 인화물(AlInGaP)이나 알루미늄 인듐 갈륨 비소화물(AlInGaAs) 계열의 반도체를 이용할 수도 있을 것이다. 본 실시예에서, 제1 도전형 반도체 코어(142)은 예를 들어, 실리콘(Si) 또는 탄소(C)가 도핑된 n형 갈륨 질화물(n-GaN)이고, 제2 도전형 반도체층(146)은 마그네슘(Mg) 또는 아연(Zn)이 도핑된 p형 갈륨 질화물(p-GaN)일 수 있다.
활성층(144)은 제1 도전형 반도체 코어(142)의 표면에 배치될 수 있다. 활성층(144)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 인듐 갈륨 질화물(InGaN) 등의 단일 물질로 이루어진 층일 수도 있으나, 양자장벽층과 양자우물층이 서로 교대로 배치된 단일(SQW) 또는 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, 갈륨 질화물(GaN)/인듐 갈륨 질화물(InGaN) 구조가 사용될 수 있다. 활성층(144)이 인듐 갈륨 질화물(InGaN)을 포함하는 경우, 인듐(In)의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 반도체 발광소자(100)의 내부 양자 효율이 증가될 수 있다. 또한, 활성층(144) 내의 인듐(In)의 함량에 따라, 발광 파장이 조절될 수 있다.
반도체 발광소자(100)가 포함하는 나노 발광구조물(140)의 개수는 도면에 도시된 것에 한정되지 않으며, 반도체 발광소자(100)는 예를 들어, 수십 내지 수백만 개의 나노 발광구조물들(140)을 포함할 수 있다. 복수의 나노 발광구조물들(140)은 육각형 형태로 배열될 수 있다.
복수의 나노 발광구조물들(140)은 마스크층(130) 상의 육각기둥 형상의 몸체부(B) 및 몸체부(B) 상의 육각뿔 형상의 상단부(T)를 포함할 수 있다. 몸체부(B) 및 상단부(T)는 나노 발광구조물(140)을 이루는 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146) 각각에 대해서도 동일하게 지칭될 수 있다. 특히, 제1 도전형 반도체 코어(142)의 경우, 몸체부(B)는 베이스층(120)으로부터 마스크층(130) 상으로 연장될 수 있다. 나노 발광구조물(140)은 이와 같은 3차원 형상을 가지므로, 발광 표면적이 상대적으로 넓어 광효율이 증가될 수 있다.
나노 발광구조물(140)의 몸체부(B)는 m면인 결정면(crystal plane)을 가지며, 상단부(T)는 r면인 결정면을 가질 수 있다. 몸체부(B)는 예를 들어, 2.5 ㎛ 내지 4 ㎛의 높이를 가질 수 있으며, 상단부(T)는 예를 들어, 300 nm 내지 600 nm의 높이를 가질 수 있다. 복수의 나노 발광구조물들(140)에서, 상단부(T)의 육각뿔의 꼭짓점(TC)은 중심 세로축, 즉 나노 발광구조물(140)의 중심을 z 방향으로 관통하는 축 상에 또는 중심 세로축에 가깝게 배치될 수 있다. 나노 발광구조물(140)의 폭은 나노 발광구조물(140)의 발광 파장에 따라 변화될 수 있으며, 예를 들어, 700 nm 내지 1.3 ㎛의 범위를 가질 수 있다. 이하에서, 나노 발광구조물(140)의 폭은, 기판(101)의 상면에 평행한 평면 상에서, 몸체부(B)의 중심을 지나는 대각선의 길이를 말하며, 몸체부(B)가 정육각형이 아닌 경우는 중심을 지나는 최대 길이를 지칭할 수 있다.
본 발명의 실시예에 따른 제1 도전형 반도체 코어(142)는 복수의 공정 단계들에 의해 형성될 수 있으며 이에 따라 서로 다른 공정 단계에서 형성된 로드층(rod layer)(142A), 캡핑층(142B) 및 커버층(142C)을 포함할 수 있다.
로드층(142A)은 베이스층(120)으로부터 상부로 연장되어 제1 도전형 반도체 코어(142)의 몸체부(B)의 일부를 이룰 수 있다. 로드층(142A)의 상부는 뿔 형상일 수 있다. 캡핑층(142B)은 로드층(142A)으로부터 연장되며 제1 도전형 반도체 코어(142)의 몸체부(B) 및 상단부(T)의 일부를 이룰 수 있다. 캡핑층(142B)은 몸체부(B)에서 상단부(T)로 연장되며 비연속적으로 폭이 증가하는 영역을 가질 수 있다. 로드층(142A) 및 캡핑층(142B)은 기판(101)의 상면에 대하여 경사진 측면을 가질 수 있으나, 이에 한정되지는 않는다.
로드층(142A) 및 캡핑층(142B)은, 복수의 나노 발광구조물들(140) 중 적어도 일부에서 서로 다른 높이를 가질 수 있다. 예를 들어, 반도체 발 발광소자(100)의 일 단에서 제2 전극(180)에 인접하게 위치한 나노 발광구조물(140)에서의 로드층(142A)의 높이(Ha)는, 인접한 다른 나노 발광구조물들(140)에서의 로드층(142A)의 높이(Hb)보다 클 수 있다. 로드층(142A) 및 캡핑층(142B)의 높이는, 예를 들어, 나노 발광구조물들(140)이 성장될 때, 인접하는 나노 발광구조물들(140)과의 거리에 따라 달라질 수 있다. 예를 들어, 인접하는 나노 발광구조물들(140)과 사이의 이격 거리가 멀수록 로드층(142A)의 높이가 커지고, 캡핑층(142B)의 높이가 작아질 수 있다. 이와 같은 이격 거리의 차이에 의한 로드층(142A) 및 캡핑층(142B)의 높이의 차이는 하나의 반도체 소자(100) 내에서 서로 다른 영역들에 배치된 나노 발광구조물들(140) 사이에서 발생할 수 있다.
복수의 나노 발광구조물들(140)에서 로드층(142A) 및 캡핑층(142B)의 높이가 다른 경우에도, 복수의 나노 발광구조물들(140)에서 기판(101)의 상면으로부터 캡핑층들(142B)의 최상부까지의 높이(Ht) 또는 베이스층(120)의 상면으로부터 캡핑층들(142B)의 최상부까지의 높이는 실질적으로 동일할 수 있다. 즉, 복수의 나노 발광구조물들(140) 중 어느 하나에서 로드층(142A)의 높이가 상대적으로 큰 경우, 캡핑층(142B)의 높이는 상대적으로 작아서, 캡핑층들(142B)의 최상부까지의 높이는 다른 나노 발광구조물들(140)과 실질적으로 동일해질 수 있다.
커버층(142C)은 로드층(142A) 및 캡핑층(142B)을 둘러싸도록 배치될 수 있다. 커버층(142C)은 기판(101)에 수직한 측면을 가질 수 있다. 복수의 나노 발광구조물들(140)에서 커버층(142C)은 균일하게 성장되어 형성될 수 있다.
복수의 제1 도전형 반도체 코어들(142)은 개구부(H) 크기의 편차, 영역 별 패턴 밀도의 차이 등으로 인하여 크기 및 형상의 편차가 발생할 수 있다. 하지만, 본 발명의 실시예에 따르면, 복수의 나노 발광구조물들(140)에서, 제1 도전형 반도체 코어(142)의 높이는 실질적으로 동일할 수 있다. 이에 의해, 복수의 나노 발광구조물들(140)에서, 제1 도전형 반도체 코어들(142)의 폭도 실질적으로 동일하게 성장될 수 있다. 제1 도전형 반도체 코어들(142)의 폭의 표준 편차는 평균 폭의 3 % 이하일 수 있으며, 예를 들어, 제1 도전형 반도체 코어들(142)의 폭이 약 400 nm 내지 480 nm의 범위인 경우, 상기 표준 편차는 10 nm 이하일 수 있다. 제1 도전형 반도체 코어들(142)이 균일한 크기 및 형상을 가지게 됨으로써, 나노 발광구조물들(140)이 균일한 크기 및 형상을 가지게 될 수 있다.
로드층(142A), 캡핑층(142B) 및 커버층(142C) 각각의 상대적인 두께는 도시된 것에 한정되지 않는다. 또한, 로드층(142A) 및 캡핑층(142B)의 상대적인 높이도 도시된 것에 한정되지 않는다.
로드층(142A), 캡핑층(142B) 및 커버층(142C)은 서로 다른 조성의 물질로 이루어지거나 서로 다른 농도의 불순물을 포함할 수 있다. 예를 들어, 로드층(142A) 및 커버층(142C)은 n형 GaN으로 이루어지고, 캡핑층(142B)은 n형 InGaN 또는 n형 AlGaN으로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 일 실시예에서 로드층(142A), 캡핑층(142B) 및 커버층(142C)은 서로 동일한 조성의 물질로 이루어질 수도 있다. 이 경우, 로드층(142A), 캡핑층(142B) 및 커버층(142C)은 서로 다른 결정성(crystallinity)을 가질 수 있다. 예를 들어, 로드층(142A) 및 캡핑층(142B)은 서로 다른 공정 조건 하에서 형성되어, 밀도, 내부의 결함(defect) 밀도, 비저항 등의 차이가 발생할 수 있다.
투명전극층(150)은 제2 도전형 반도체층(146)과 전기적으로 연결될 수 있다. 투명전극층(150)은 나노 발광구조물(140)의 상면 및 측면을 덮으며, 인접하는 나노 발광구조물들(140) 사이에서 서로 연결되도록 배치될 수 있다. 투명전극층(150)은 예를 들어, ITO(Indium tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4), 또는 갈륨 산화물(Ga2O3)일 수 있다.
충전층(160)은 투명전극층(150) 상에 배치될 수 있다. 충전층(160)은 인접한 나노 발광구조물들(140) 사이에 충진되며, 투명전극층(150)을 덮도록 배치될 수 있다. 실시예에 따라, 충전층(160)의 상면은 나노 발광구조물(140)을 따라 굴곡이 형성될 수 있다.
충전층(160)는 투광성 절연 물질로 이루어질 수 있으며, 예를 들어, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx), 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 티타늄 산화물(TiO2) 또는 지르코늄 산화물(ZrO)을 포함할 수 있다. 다만, 실시예에 따라, 충전층(160)은 도전성 물질을 포함할 수도 있다. 이 경우, 충전층(160)은 제2 전극(180)과 전기적으로 연결되도록 형성되거나 일체로 형성될 수도 있으며, 반도체 발광소자(100)는 제1 및 제2 전극(170, 180)이 패키지 기판과 같은 외부 기판을 향하도록 플립칩 구조로 실장될 수 있다.
실시예에 따라, 충전층(160)의 상부에 패시베이션층이 더 배치될 수 있으며, 상기 패시베이션층은 제1 및 제2 전극(170, 180)의 상면을 노출시키도록 배치될 수 있다.
제1 및 제2 전극(170, 180)은 각각 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되도록, 각각 반도체 발광소자(100)의 일 측에서 베이스층(120) 및 투명전극층(150) 상에 배치될 수 있다. 다만, 제1 및 제2 전극(170, 180)의 배치 및 형태는 예시적인 것으로 실시예에 따라 다양하게 변화될 수 있다. 예를 들어, 제1 및 제2 전극(170, 180)은 전극 패드와 이로부터 연장되는 전극 핑거를 포함하는 형태를 가질 수도 있다. 실시예에 따라, 기판(101)이 도전성 물질로 이루어지는 경우, 제1 전극(170)은 기판(101)의 하부에 배치되거나 생략될 수도 있다.
제1 및 제2 전극(170, 180)은 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다. 예컨대, 제1 및 제2 전극(170, 180)은 금(Au), 은(Ag), 구리(Cu), 아연(Zn), 알루미늄(Al), 인듐(In), 티타늄(Ti), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 마그네슘(Mg), 탄탈륨(Ta), 크롬(Cr), 텅스텐(W), 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 등의 물질 또는 그 합금 중 하나 이상을 포함할 수 있다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 설명하기 위한 개략적인 단면도들이다. 도 2a 내지 도 2i에서는, 설명의 편의를 위하여, 도 1의 반도체 발광소자(100)의 서로 다른 영역들에 배치된 나노 발광구조물들(140)이 하나의 도면에서 나란히 배치되도록 도시하였다.
도 2a를 참조하면, 기판(101)의 상면에 요철을 형성하고, 기판(101) 상에 제1 도전형 반도체를 성장시켜 베이스층(120)을 형성할 수 있다.
베이스층(120)은 나노 발광구조물(140)(도 1 참조)을 성장시키는 결정 성장면을 제공할 뿐만 아니라, 나노 발광구조물(140)의 일 측을 서로 전기적으로 연결하는 구조물로서 제공될 수 있다. 따라서, 베이스층(120)은 전기적 도전성을 갖는 반도체 단결정으로 형성될 수 있으며, 이 경우, 기판(101)은 결정성장용 기판일 수 있다.
도 2b를 참조하면, 베이스층(120) 상에 베이스층(120)을 노출시키는 복수의 개구부들(H)을 가지는 마스크층(130) 및 몰드층(135)을 형성할 수 있다.
먼저, 마스크층(130)을 형성하는 물질 및 몰드층(135)을 형성하는 물질을 순차적으로 증착하고, 도시되지 않은 별도의 마스크 패턴을 이용하여 이를 패터닝하여 복수의 개구부들(H)을 형성함으로써 마스크층(130) 및 몰드층(135)이 형성될 수 있다.
복수의 개구부들(H) 사이의 거리는 제1 내지 제 5 이격 거리(D1-D5)로 서로 다를 수 있으며, 제1 이격 거리(D1)가 가장 짧고, 순차적으로 증가하여 제5 이격 거리(D5)가 가장 길 수 있다. 이는 도 1의 반도체 발광소자(100)에서 서로 다른 영역들에 배치되거나 또는 서로 다른 주변 배치를 갖는 나노 발광구조물들(140)을 하나의 도면에 도시하기 위해 임의적으로 나열하여 배치한 것으로, 서로 다른 이격 거리(D1-D5)의 개수나 상대적인 길이 등은 예시적인 것일 뿐 도시된 것에 한정되지 않는다.
복수의 개구부들(H)은 하부로 갈수록 직경이 감소하는 원통형의 형상으로 형성될 수 있으며, 이에 따라, 복수의 개구부들(H)의 측면은 기판(101)의 상면에 대하여 소정의 경사각(θ)을 가질 수 있다. 상기 경사각(θ)은 예를 들어, 70도 내지 90도의 범위를 가질 수 있다.
마스크층(130) 및 몰드층(135)은 특정 식각 조건에서 식각율이 상이한 물질들로 이루어질 수 있으며, 베이스층(120)과도 식각율이 상이한 물질로 이루어질 수 있다. 이에 의해 복수의 개구부들(H) 형성 시의 식각 공정이 제어될 수 있다. 예를 들어, 마스크층(130)은 실리콘 질화물(SiN)로 이루어지고, 몰드층(135)은 실리콘 산화물(SiO2)로 이루어질 수 있다.
마스크층(130) 및 몰드층(135)의 총 두께는 목적하는 나노 발광구조물(140)(도 1 참조)의 높이를 고려하여 설계될 수 있다. 또한, 복수의 개구부들(H)의 크기는 목적하는 나노 발광구조물(140)의 크기를 고려하여 설계될 수 있다.
도 2c를 참조하면, 복수의 개구부들(H)에 의해 노출된 베이스층(120)으로부터 제1 도전형 반도체를 성장시킴으로써 복수의 제1 도전형 반도체 코어들(142)(도 1 참조)의 로드층(142A)을 형성할 수 있다.
로드층(142A)은 몰드층(135) 내에서 성장되고, 몰드층(135)의 상부로 성장되지 않도록 제어될 수 있다. 로드층(142A)은 복수의 개구부들(H)의 형상과 같이 상부의 직경이 크도록 경사진 측면을 가질 수 있다. 또한, 복수의 개구부들(H)이 원통형의 형상을 가지는 경우, 로드층(142A)의 몸체부(B)는 원통형의 형상을 가질 수 있으며, 로드층(142A)의 상단부(T)는 일부 모서리가 완전하게 형성되지 않은 육각뿔 또는 원뿔의 형상을 가질 수 있다.
로드층들(142A)은 인접하는 로드층(142A)과의 이격 거리에 따라 제1 내지 제5 높이(H1-H5)로 성장될 수 있다. 인접하는 로드층(142A)과의 이격 거리가 클수록 성장되는 높이도 증가할 수 있으며, 제1 높이(H1)가 가장 짧고 순차적으로 증가하여 제5 높이(H5)가 가장 길 수 있다. 이는, 이격 거리에 따라 공급되는 소스 물질의 유량 차가 발생하여, 이격 거리가 클수록 하나의 개구부(H) 내에 도달할 수 있는 소스 물질의 양이 많아지기 때문일 수 있다.
로드층(142A)은, 후속에서 성장되는 캡핑층(142B)보다 상대적으로 저온, 예를 들어, 750 ℃ 내지 1050 ℃ 사이의 온도에서 성장될 수 있다. 공정 온도가 상기 범위보다 낮은 경우, 성장 효율이 저하될 수 있다. 또한, 공정 온도가 상기 범위보다 높은 경우, 복수의 로드층들(142A) 사이에서의 성장 높이를 본 발명에서 의도하는 것과 같이 몰드층(135) 내에 위치하도록 제어하기 어려울 수 있다. 로드층(142A)이 갈륨(Ga)을 포함하는 질화물인 경우, 성장 시 사용되는 갈륨(Ga) 소스의 양은 캡핑층(142B)의 성장 시보다 상대적으로 많을 수 있다.
로드층(142A)은 예컨대 n형 질화물 반도체로 이루어질 수 있으며, 베이스층(120)과 동일한 물질로 이루어질 수 있다. 로드층(142A)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 분자선 에피택시(Molecular Beam Epitaxy, MBE) 공정을 이용하여 형성될 수 있다.
도 2d를 참조하면, 로드층(142A) 상에 캡핑층(142Bp)을 성장시킬 수 있다.
도 2d에 도시된 캡핑층(142Bp)은 도 1의 캡핑층(142B)이 완전히 형성되기 전의 상태로, 구별하기 위해 다른 도면 번호로 도시한다. 캡핑층(142Bp)은 로드층(142A) 상에서 성장되어 몰드층(135)의 상부로 성장될 수 있다. 상대적으로 높은 로드층(142A) 상에 성장되는 캡핑층(142Bp)은 먼저 몰드층(135)의 상부로 성장될 수 있다.
캡핑층(142Bp)은 로드층(142A)보다 상대적으로 고온의 공정 온도에서 성장될 수 있으며, 상대적으로 낮은 성장 속도로 성장될 수 있다. 캡핑층(142Bp)은, 로드층(142A)보다 약 70 ℃ 내지 150 ℃ 정도 높은 온도에서 성장될 수 있으며, 예를 들어, 850 ℃ 내지 1150 ℃ 사이의 온도에서 성장될 수 있다. 또한, 캡핑층(142Bp)이 갈륨(Ga)을 포함하는 질화물인 경우, 성장 시 사용되는 갈륨(Ga) 소스의 양은 로드층(142A)의 성장 시보다 상대적으로 적을 수 있다. 예를 들어, 갈륨(Ga) 소스의 양은 로드층(142A)의 성장 시의 약 절반일 수 있다.
캡핑층(142Bp)은 몰드층(135)의 상부에서 소정 폭을 가지는 육각뿔 형상을 가지게 되면 성장 시간이 증가해도 더 이상 성장이 이루어지지 않는 조건에서 성장될 수 있다. 이와 같이 성장이 자기-제한(self-limiting)적으로 이루어지거나 포화(saturation)되는 것은, 캡핑층(142Bp)의 소스 물질의 흡착(adsorption)과 탈착(desorption)이 동일하게 일어나기 때문일 수 있다. 즉, 캡핑층(142Bp)에서 성장이 일어나는 상면이 소정 표면적을 가지게 되는 경우, 소스 물질의 흡착률과 탈착률이 동일하도록 성장 온도, 소스 가스의 양과 같은 성장 조건이 제어될 수 있다.
도 2e를 참조하면, 캡핑층(142B)의 성장이 완료될 수 있다.
캡핑층(142B)은 로드층(142A) 상으로부터 몰드층(135)의 상부로 연장되어, 몰드층(135)의 상면 상에서 측면이 확장될 수 있다. 따라서, 캡핑층(142B)은 몰드층(135)의 상부에서 그 폭이 불연속적으로 변화될 수 있다. 캡핑층(142B)은 몰드층(135)의 상부에서 육각뿔과 같은 뿔 형상의 상단부(T)를 갖도록 형성될 수 있다.
상단부(T)가 몰드층(135) 내에 형성되지 않고 몰드층(135)의 상부에 형성되므로, 성장 물질이 고르게 전달되어 열역학적으로 안정한 면을 따라 성장이 이루어질 수 있으므로 센터링이 향상될 수 있다. 즉, 로드층(142A)의 상단부(T)의 최상부인 꼭짓점이 몸체부(B)의 중심 세로축에 가깝게 배치될 수 있다.
도 2d를 참조하여 설명한 것과 같이, 캡핑층(142B)의 상면이 소정 면적을 가지게 되는 경우, 성장이 더 이상 일어나지 않게 될 수 있다. 따라서, 서로 다른 높이를 갖는 로드층들(142A) 상에 캡핑층들(142B)이 형성되더라도, 기판(101)의 상면으로부터 캡핑층(142B)의 최상부인 꼭짓점까지의 높이는 실질적으로 동일하도록 캡핑층(142B)이 형성될 수 있다. 따라서, 도 2b를 참조하여 상술한 공정에서 개구부들(H)의 크기의 편차가 발생하거나, 도 2c를 참조하여 상술한 공정에서 로드층(142A)의 높이의 편차가 발생하더라도, 캡핑층(142B)까지의 높이가 균일하게 제어될 수 있다. 이에 의해 후속 공정을 통해 균일한 크기의 나노 발광구조물들(140)(도 1 참조)이 형성될 수 있다.
도 2f를 참조하면, 로드층(142A) 및 캡핑층(142B)이 노출되도록 몰드층(135)을 제거할 수 있다.
먼저, 몰드층(135)을 마스크층(130), 로드층(142A) 및 캡핑층(142B)에 대하여 선택적으로 제거하여, 마스크층(130)이 잔존되도록 할 수 있다. 상기 제거 공정은, 예를 들어 습식 식각 공정에 의할 수 있다. 마스크층(130)은 후속 공정에서 형성되는 활성층(144) 및 제2 도전형 반도체층(146)이 베이스층(120)과 접속되는 것을 방지하는 역할을 할 수 있다.
로드층(142A) 및 캡핑층(142B)은 기판(101)의 상면에 대하여 소정의 경사를 가질 수 있다.
도 2g를 참조하면, 로드층(142A) 및 캡핑층(142B)의 노출된 면 상에 커버층(142C)을 형성할 수 있다. 이에 의해, 로드층(142A), 캡핑층(142B) 및 커버층(142C)을 포함하는 제1 도전형 반도체 코어(142)가 형성될 수 있다. 만, 실시예에 따라, 커버층(142C)의 형성은 생략될 수도 있다.
커버층(142C)은 육각기둥 형상의 몸체부(B)를 형성하기 위하여, 몸체부(B)의 성장이 우선적으로 이루어지도록 공정 조건이 조절될 수 있다. 커버층(142C)의 형성은 예를 들어, 수소(H2) 분위기에서 수행될 수 있으며, 예를 들어, 갈륨 전구체로 수소(H2) 분위기에서 분해가 잘 이루어지는 트리메틸갈륨(TMGa)이 사용될 수 있다. 수소(H2) 분위기에서, 상단부(T)의 r면은 수소(H2)에 의해 패시베이션될 수 있어, 상단부(T)보다 몸체부(B)의 성장이 유도될 수 있다.
커버층(142C)은 상단부(T)에서보다 몸체부(B)에서 두껍게 형성될 수 있다. 커버층(142C)은 몸체부(B) 내에서도 상부에서 제1 두께(T1)로 형성될 수 있으며, 하부에서는 제1 두께(T1)보다 두꺼운 제2 두께(T2)로 형성될 수 있다.
커버층(142C)의 형성 시 몸체부(B)의 성장이 우선적으로 이루어지므로, 복수의 로드층들(142A) 및 캡핑층들(142B)의 높이, 및 캡핑층들(142B)의 상면의 표면적이 균일하게 성장된 경우, 커버층(142C)이 형성된 후에도 제1 도전형 반도체 코어(142)의 크기의 균일성이 유지될 수 있다.
도 2h를 참조하면, 제1 도전형 반도체 코어(142) 상에 활성층(144) 및 제2 도전형 반도체층(146)을 형성할 수 있다.
본 단계에 의해, 코어-쉘 구조의 나노 발광구조물(140)이 형성될 수 있다. 증착 방법에 따라, 활성층(144) 및 제2 도전형 반도체층(146)은 제1 도전형 반도체 코어(142)의 m면과 r면 상에서 서로 다른 두께를 가질 수도 있다. 예를 들어, 활성층(144) 및 제2 도전형 반도체층(146)은 몸체부(B)에서의 두께가 상단부(T)에서의 두께보다 두꺼울 수 있다.
일 실시예에서, 활성층(144)의 상부에 전하차단층이 더 배치될 수 있다. 또한, 실시예에 따라, 제1 도전형 반도체 코어(142)의 상단부의 경사면에 활성층(144)은 배치되지 않고, 상기 전하차단층이 배치될 수도 있다. 상기 전하차단층은 제1 도전형 반도체 코어(142)로부터 주입된 전하가 활성층(144)에서의 전자와 정공의 결합(recombination)에 이용되지 않고 제2 도전형 반도체층(146)으로 이동되는 것을 방지하는 역할을 할 수 있다. 상기 전하차단층은 활성층(144)보다 큰 밴드갭 에너지를 가지는 물질을 포함할 수 있으며, 예를 들어, 알루미늄 갈륨 질화물(AlGaN) 또는 알루미늄 인듐 갈륨 질화물(AlInGaN)을 포함할 수 있다.
일 실시예에서, 활성층(144)의 하부에 응력완화층이 더 배치될 수 있다. 상기 응력완화층은 예를 들어 초격자 구조를 가질 수 있으며, 상부에 배치되는 활성층(144) 내에서 응력(stress)이 발생하는 것을 방지할 수 있다.
도 2i를 참조하면, 제2 도전형 반도체층(146) 상에 투명전극층(150) 및 충전층(160)을 형성할 수 있다.
투명전극층(150)은 인접한 나노 발광구조물들(140) 사이에서 마스크층(130)의 상면을 덮도록 연장되어 복수의 나노 발광구조물들(140) 상에 하나의 층으로 형성될 수 있다.
실시예에 따라, 충전층(160)은 복수의 층들로 이루어질 수 있으며, 상기 복수의 층들은 서로 다른 물질로 이루어지거나, 동일한 물질을 포함하는 경우라도 서로 다른 증착 공정에 의해서 형성될 수 있다.
다음으로, 도 1을 함께 참조하면, 일 영역에서 베이스층(120)을 노출시켜, 제1 전극(170)을 형성하고, 투명전극층(150) 상에 제2 전극(180)을 형성할 수 있다.
실시예에 따라, 투명전극층(150) 대신 반사전극층이 형성될 수도 있으며, 상기 반사전극층은 은(Ag) 또는 알루미늄(Al)을 포함할 수 있다. 이 경우, 반도체 발광소자는 패키지 기판과 같은 외부 장치에 플립칩 실장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법에 의한 제1 도전형 반도체 코어의 형성 과정을 도시하는 개략도이다.
도 3을 참조하면, 도 1 내지 도 2i를 참조하여 상술한 제1 도전형 반도체 코어(142)의 로드층(142A), 캡핑층(142B) 및 커버층(142C)이 형성된 구조가 순차적으로 도시된다.
로드층(142A)은, 도 2b의 몰드층(135)의 개구부(H)가 원기둥 형상인 경우, (a)에 도시된 것과 같이, 원기둥 또는 모서리의 각이 완화된(smoothed) 육각 기둥 형상의 몸체부(B) 및 원뿔 또는 모서리가 완화된 각을 갖는 육각뿔 형상의 상단부(T)를 가질 수 있다. 예를 들어, 로드층(142A)의 몸체부(B)는 개구부(H)의 형상을 따르면서, 상단부(T)는 공간 내에서 자유롭게 형성되면서, 결정학적으로 안정한 면을 따라 성장되어 육각뿔의 형상을 가지려고 할 수 있다. 이 경우 로드층(142A)은 원기둥 형상의 몸체부(B) 및 모서리가 완화된 각을 갖는 육각뿔 형상의 상단부(T)를 가질 수 있다.
캡핑층(142B)은, (b)에 도시된 것과 같이, 상단부(T)가 육각뿔 형상을 가지도록 형성될 수 있다. 캡핑층(142B)은 상대적으로 낮은 성장 속도로 성장되면서 로드층(142A)보다 향상된 결정성을 가지며 열역학적 및 결정학적으로 안정한 형상을 가지도록 형성될 수 있다. 따라서, 상단부(T)도 보다 명확하게 육각뿔 형상을 가질 수 있다.
커버층(142C)은, (c)에 도시된 것과 같이, 몸체부(B)가 육각 기둥 형상을 가지도록 형성될 수 있다. 커버층(142C)은 상단부(T) 및 몸체부(B)의 모두에서 성장되지만, 주로 몸체부(B)가 열역학적 및 결정학적으로 안정한 형상을 가지도록 형성될 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광소자가 형성된 반도체 웨이퍼의 개략적인 평면도이다.
도 4를 참조하면, 반도체 웨이퍼(10)는 복수의 발광 칩들(11), 키 영역(13) 및 발광 칩들(11) 사이의 스크라이브 레인(scribe lane) 영역(12)을 포함할 수 있다.
발광 칩(11)은 도 1을 참조하여 상술한 것과 같은 반도체 발광소자(100)가 배치되는 영역일 수 있다. 복수의 발광 칩들(11)은 하나의 반도체 웨이퍼(10) 상에 형성될 수 있다.
스크라이브 레인 영역(12)은 발광 칩들(11) 각각을 둘러싸도록 배치될 수 있다. 스크라이브 레인 영역(12)은 발광 칩들(11)에 반도체 발광소자들을 형성한 후, 반도체 웨이퍼(10)를 각각의 발광 칩들(11)로 분리하는 다이싱(dicing)을 수행하기 위한 영역에 해당한다.
키 영역(13)은 발광 칩들(11)에 반도체 발광소자를 형성하기 위해 수행되는 공정들, 예를 들어 노광 공정들에 사용되는 얼라인먼트 키 또는 오버레이 키들이 배치될 수 있다. 키 영역(13)의 위치 및 크기 등은 도면에 도시된 것에 한정되지 않는다.
각각의 발광 칩들(11)은 반도체 웨이퍼(10) 내에서 서로 다른 주변 조건을 갖는 영역들에 배치될 수 있다. 예를 들어, 발광 칩들(11) 중 일부는 반도체 웨이퍼(10)의 제1 내지 제3 영역들(R1, R2, R3)에 각각 배치될 수 있다. 제1 영역(R1)은 키 영역(13)의 주변 영역이고, 제2 영역(R2)은 제1 영역(R1)에 인접하여 위치하는 영역이며, 제3 영역(R3)은 키 영역(13)으로부터 이격되어 위치하는 영역일 수 있다.
복수의 발광 칩들(11) 내의 반도체 발광소자들은 도 1과 같이 복수의 나노 발광구조물들(140)을 포함할 수 있다. 하지만, 키 영역(13)에는 반도체 발광소자가 형성되지 않으므로, 나노 발광구조물(140)도 형성되지 않는다. 따라서, 반도체 발광소자의 제조 시에, 제1 내지 제3 영역들(R1, R2, R3) 각각에 배치되는 발광 칩들(11A, 11B, 11C)의 나노 발광구조물들(140)은 서로 다른 주변 조건 하에서 성장하게 될 수 있다. 예를 들어, 주변에 배치되는 나노 발광구조물들(140)의 밀도 등의 차이로 인하여 소스 물질의 유량이나 흐름이 서로 다를 수 있다. 예를 들어, 제1 영역(R1)에 배치되는 발광 칩들(11A) 내의 나노 발광구조물들(140)은 상대적으로 로드층(142A)(도 1 참조)의 높이가 높게 형성될 수 있다. 또한, 제3 영역(R3)에 배치되는 발광 칩들(11C) 내의 나노 발광구조물들(140)은 상대적으로 로드층(142A)의 높이가 낮게 형성될 수 있다. 따라서, 제1 내지 제3 영역들(R1, R2, R3) 각각에 배치되는 발광 칩들(11A, 11B, 11C)의 나노 발광구조물들(140)은 서로 다른 형태나 크기로 성장될 수 있다.
다만, 본 발명의 실시예에 따르면, 로드층(142A)의 높이가 다르게 형성되는 경우에도, 캡핑층(142B)에 의해 제1 도전형 반도체 코어들(142)(도 1 참조)이 서로 실질적으로 동일한 높이로 맞춰질 수 있다. 따라서, 하나의 반도체 웨이퍼(10) 내에서 영역에 따른 나노 발광구조물들(140)의 높이 편차가 거의 발생하지 않을 수 있으며, 이에 따라 영역에 따른 발광 칩(11)의 특성 차이가 발생하는 것을 방지할 수 있다.
도 5a 및 도 5b는 각각 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 평면도 및 단면도이다. 도 5b에서는, 도 5a의 절단선 B-B'를 따른 단면에서의 나노 발광구조물들(140)의 배치를 도시하며, 도시된 나노 발광구조물들(140)의 개수는 임의로 선택되었다.
도 5a 및 도 5b를 참조하면, 반도체 발광소자(100a)는 기판(101), 기판(101) 상에 형성된 제1 도전형 반도체 베이스층(120), 절연층(130), 나노 발광구조물(140), 투명전극층(150) 및 충전층(160a)을 포함할 수 있다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함할 수 있다. 반도체 발광소자(100a)는 각각 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 및 제2 전극(170, 180)을 더 포함할 수 있다.
도 5a에 도시된 것과 같이, 제1 및 제2 전극(170, 180)은, 전류가 복수의 나노 발광구조물들(140) 전체에 균일하게 주입될 수 있도록, 각각 패드부(P) 및 패드부(P)로부터 연장되며 패드부(P)보다 좁은 폭을 가지는 핑거부들(F)을 포함할 수 있다. 패드부(P)는 도전성 와이어나 솔더 범프 등과 접촉하는 영역일 수 있다. 또한, 제1 전극(170)의 핑거부들(F)과 제2 전극(180)의 핑거부들(F)은 서로 교대로 엇갈리도록 배치될 수 있다. 이러한 제1 및 제2 전극(170, 180)의 배치에 의하여, 나노 발광구조물(140) 내의 전류 흐름이 효율적으로 이루어져, 발광 효율이 증가될 수 있다. 다만, 실시예들에 따라, 패드부(P) 및 핑거부(F)의 상대적인 배치 및 핑거부(F)의 개수 등은 다양하게 변화될 수 있다.
도 5b에 도시된 것과 같이, 제1 도전형 반도체 코어(142)는 로드층(142A), 캡핑층(142B) 및 커버층(142C)을 포함할 수 있다. 또한, 충전층(160a)은 나노 발광구조물(140)의 형상을 따라 굴곡진 상면을 가질 수 있다.
본 실시예의 반도체 발광소자(100a)는 서로 다른 파장의 광을 방출하는 제1 내지 제3 발광 영역들(λ1, λ2, λ3)을 포함할 수 있다. 각 제1 내지 제3 발광 영역들(λ1, λ2, λ3)에서 나노 발광구조물들(140) 사이의 이격 거리는 각각 제6 길이 내지 제8 길이(D6, D7, D8)로 다를 수 있다. 제6 길이(D6)가 가장 작고, 제8 길이(D8)가 가장 클 수 있다.
제1 내지 제3 발광 영역들(λ1, λ2, λ3)에서 나노 발광구조물들(140) 사이의 이격 거리가 상이함에 따라, 로드층(142A) 및 캡핑층(142B)의 높이도 서로 상이할 수 있다. 예를 들어, 이격 거리가 가장 작은 제1 발광 영역(λ1)에서 로드층(142A)의 높이가 가장 작고, 이격 거리가 가장 큰 제3 발광 영역(λ3)에서 로드층(142A)의 높이가 가장 클 수 있다. 또한, 캡핑층들(142B)은 각각 서로 다른 높이(H6, H7, H8)를 가질 수 있으며, 제1 발광 영역(λ1)에서 캡핑층(142B)의 높이(H6)가 가장 크고, 제3 발광 영역(λ3)에서 캡핑층(142B)의 높이(H8)가 가장 작을 수 있다. 또한, 하나의 발광 영역들(λ1, λ2, λ3) 내에서도 위치에 따라 로드층(142A) 및 캡핑층(142B)의 높이가 서로 상이할 수 있다. 예를 들어, 다른 발광 영역(λ1, λ2, λ3)과 인접하게 위치하는 나노 발광구조물들(140)과, 발광 영역(λ1, λ2, λ3)의 중심부에 위치하는 나노 발광구조물들(140)에서, 로드층(142A) 및 캡핑층(142B)의 높이가 서로 상이할 수 있다. 다만, 반도체 발광소자(100a) 내에서 제1 도전형 반도체 코어들(142) 및 나노 발광구조물들(140)의 높이는 균일하게 형성될 수 있다.
본 실시예와 같이, 반도체 발광소자(100a)가 나노 발광구조물들(140) 사이의 이격 거리가 상이한 제1 내지 제3 발광 영역들(λ1, λ2, λ3)을 포함하는 경우, 각 영역들(λ1, λ2, λ3)에서 성장된 나노 발광구조물(140) 내의 활성층(144)의 인듐(In)의 함량 또는 성장 두께가 서로 다를 수 있다. 예를 들어, 동일한 성장 조건 하에서 성장된 경우, 나노 발광구조물들(140) 사이의 이격 거리가 클수록, 활성층(144)의 인듐(In)의 함량이 증가할 수 있으며, 성장 두께가 두꺼워 질 수 있다. 따라서, 제1 내지 제3 발광 영역들(λ1, λ2, λ3)의 나노 발광구조물(140)은 서로 다른 파장을 가지는 빛을 방출할 수 있으며, 이를 혼합하여 백색광을 방출할 수 있다. 일 실시예에서, 제1 내지 제3 발광 영역들(λ1, λ2, λ3)에서, 나노 발광구조물(140)의 크기도 서로 상이하게 형성될 수 있다.
도 6a 내지 도 7b는 본 발명의 일 실시예에 따른 반도체 발광소자의 제1 도전형 반도체 코어를 도시하는 전자 현미경 사진들이다. 도 6a 내지 도 7b는 주사 전자현미경(Scanning Electron Microscopy, SEM)에 의해 제1 도전형 반도체 코어(142)(도 1 참조)를 분석한 결과를 도시한다.
도 6a 및 도 6b는 비교예에서의 제1 도전형 반도체 코어들(142)로서, 도 6a는 서로 다른 반도체 웨이퍼들(10)(도 4 참조)의 제1 도전형 반도체 코어들(142)을 나타내며, 도 6b는 하나의 반도체 웨이퍼(10)의 제1 도전형 반도체 코어들(142)을 나타낸다. 비교예의 경우, 캡핑층(142B)의 형성 없이, 도 2c를 참조하여 상술한 공정에서 로드층(142A)을 몰드층(135)의 상부로 형성 시킨 후, 커버층(142C)을 형성하였다.
도 7a 및 도 7b는 본 발명의 실시예에서의 제1 도전형 반도체 코어들(142)로서, 도 7a는 서로 다른 반도체 웨이퍼들(10)의 제1 도전형 반도체 코어들(142)을 나타내며, 도 7b는 하나의 반도체 웨이퍼(10)의 제1 도전형 반도체 코어들(142)을 나타낸다.
도 6a 내지 도 7b를 참조하면, 비교예의 경우, 반도체 웨이퍼들(10) 사이에서 높이 및 폭의 편차가 발생하였으며, 하나의 반도체 웨이퍼(10) 내에서도 높이 차이가 크게 발생하였다. 하지만, 본 발명의 실시예의 경우, 서로 다른 반도체 웨이퍼들(10) 사이에서도 높이의 편차가 거의 발생하지 않았으며, 하나의 반도체 웨이퍼(10) 내에서도 높이 차이가 거의 발생하지 않았다. 이에 따라 폭의 편차도 거의 발생하지 않았다.
구체적으로, 제1 도전형 반도체 코어들(142)의 평균 폭이 약 420 nm 내지 480 nm의 범위인 경우, 비교예의 경우 서로 다른 반도체 웨이퍼들(10) 사이에서 제1 도전형 반도체 코어들(142)의 폭의 표준 편차가 약 33 nm이었으나, 본 발명의 실시예의 경우 약 8 nm이었다. 또한, 비교예의 경우, 하나의 반도체 웨이퍼(10) 내에서 제1 도전형 반도체 코어들(142)의 폭의 표준 편차가 약 10 nm 이었으나, 본 발명의 실시예의 경우 약 4 nm이었다. 또한, 하나의 발광 칩(11)(도 4 참조)이 도 5a 및 도 5b와 같이 서로 다른 발광 영역들을 포함하는 경우, 하나의 발광 칩(11) 내에서도, 비교예의 경우 제1 도전형 반도체 코어들(142)의 폭의 표준 편차가 약 14 nm 이었으나, 본 발명의 실시예의 경우 약 8 nm이었다.
이는 본 발명의 실시예의 경우, 로드층(142A) 상에 캡핑층(142B)을 형성함으로써, 제1 도전형 반도체 코어(142)의 높이를 균일하게 제어할 수 있고 이에 따라 제1 도전형 반도체 코어(142) 전체의 크기가 균일하게 제어될 수 있기 때문이다.
도 8은 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 8을 참조하면, 반도체 발광소자(100b)는 기판(101), 기판(101) 상에 형성된 베이스층(120), 마스크층(130), 나노 발광구조물(140a), 투명전극층(150) 및 충전층(160)을 포함할 수 있다. 나노 발광구조물(140a)은 베이스층(120)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 고저항층(143), 활성층(144) 및 제2 도전형 반도체층(146)을 포함할 수 있다. 제1 도전형 반도체 코어(142)는 로드층(142A), 캡핑층(142B) 및 커버층(142C)을 포함할 수 있다. 반도체 발광소자(100b)는 각각 베이스층(120) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 및 제2 전극(170, 180)을 더 포함할 수 있다.
본 실시예에서, 제1 도전형 반도체 코어(142)의 상단부인 경사면의 표면 상에 고저항층(143)이 더 배치될 수 있다. 다만, 실시예에 따라, 고저항층(143)은 활성층(144)의 표면 상에 배치될 수도 있다.
고저항층(143)은 제1 도전형 반도체 코어(142)의 상단부에서 발생될 수 있는 누설전류를 차단하도록 전기적 저항이 높은 물질로 이루어질 수 있다. 예를 들어, 고저항층(143)은 도핑되지 않거나, 제1 도전형 반도체 코어(142)와 반대되는 도전형의 불순물로 도핑된 반도체로 이루어질 수 있다. 예를 들어, 제1 도전형 반도체 코어(142)가 n형 갈륨 질화물(n-GaN)인 경우, 고저항층(143)은 언도프(undoped) 갈륨 질화물(GaN) 또는 마그네슘(Mg)과 같은 p형 불순물이 도핑된 갈륨 질화물(GaN)일 수 있다. 다만, 고저항층(143)의 조성은 실시예에 따라 다양할 수 있으며, 갈륨 질화물(GaN)의 제1 도전형 반도체 코어(142)를 성장시킨 후 인시추(in-situ)로 알루미늄(Al) 및 인듐(In) 중 적어도 하나의 소스를 추가 공급하여 AlxInyGa1 -x-yN(0≤x<1, 0≤y<1, 0≤x+y<1) 조성의 알루미늄 인듐 갈륨 질화물로 이루어진 층으로 형성될 수도 있다.
본 실시예의 반도체 발광소자(100b)는, 고저항층(143)을 형성함으로써 나노 발광구조물(140b)의 상부에서 누설전류가 효과적으로 차단될 수 있다.
도 9는 본 발명의 일 실시예에 따른 반도체 발광소자의 개략적인 단면도이다.
도 9를 참조하면, 반도체 발광소자(100c)는 도전성 기판(109), 제1 도전형 반도체 베이스층(120a), 마스크층(130) 및 나노 발광구조물(140)을 포함할 수 있다. 나노 발광구조물(140)은 제1 도전형 반도체 베이스층(120a)으로부터 성장되어 형성된 제1 도전형 반도체 코어(142), 활성층(144) 및 제2 도전형 반도체층(146)을 포함할 수 있다. 제1 도전형 반도체 코어(142)는 로드층(142A), 캡핑층(142B) 및 커버층(142C)을 포함할 수 있다. 반도체 발광소자(100c)는 각각 제1 도전형 반도체 베이스층(120a) 및 제2 도전형 반도체층(146)과 전기적으로 연결되는 제1 전극(170a), 제2 전극(180a, 180b)을 더 포함할 수 있다.
도전성 기판(109)은 도전성 물질로 이루어질 수 있으며, 예를 들어 Si 기판 또는 Si-Al 합금 기판일 수 있다.
제2 전극(180a, 180b)은 콘택 전극층(180a) 및 접합 전극층(180b)을 포함할 수 있으며, 도전성 기판(109)은 접합 전극층(180b)에 의해 콘택 전극층(180a)과 전기적으로 연결될 수 있다. 실시예에 따라, 도 1과 같이, 나노 발광구조물(140)을 덮는 투명 전극층(150)이 더 배치될 수도 있다.
콘택 전극층(180a)은 나노 발광구조물(140)의 제2 도전형 반도체층(146)과 오믹콘택을 실현할 수 있는 적절한 물질을 포함할 수 있다. 콘택 전극층(180a)은 예를 들어, 갈륨 질화물(GaN), 인듐 갈륨 질화물(InGaN), 아연 산화물(ZnO) 또는 그래핀층으로 이루어질 수 있다. 또한, 콘택 전극층(180a)은 은(Ag), 니켈(Ni), 알루미늄(Al), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au) 등의 물질을 포함할 수 있으며, 니켈/은(Ni/Ag), 아연/은(Zn/Ag), 니켈/알루미늄(Ni/Al), 아연/알루미늄(Zn/Al), 팔라듐/은(Pd/Ag), 팔라듐/알루미늄(Pd/Al), 이리듐/은(Ir/Ag), 이리듐/금(Ir/Au), 백금/은(Pt/Ag), 백금/알루미늄(Pt/Al), 니켈/은/백금(Ni/Ag/Pt) 등과 같이 상기 물질들이 2층 이상의 구조로 채용될 수 있다. 특히, 콘택 전극층(180a)은 광 추출 효율을 고려하여 반사성 금속층으로 형성될 수 있다. 이 경우, 활성층(144)으로부터 방출되어 도전성 기판(109)으로 향하는 빛을 상부로 반사시킬 수 있다. 접합 전극층(180b)은 예를 들어, 니켈/주석(Ni/Sn)과 같은 공융 금속층일 수 있다.
본 실시예의 반도체 발광소자(100c)는, 도 2i를 참조하여 상술한 공정에서, 충전층(160) 대신, 콘택 전극층(180a)을 형성하고, 접합 전극층(180b)을 콘택 전극층(180a) 상에 형성하는 공정에 의해 제조될 수 있다. 다음으로, 콘택 전극층(180a) 상에 도전성 기판(109)을 접합시키고, 반도체층의 성장용 기판인 제1 도전형 반도체 베이스층(120a) 상의 기판(101)(도 1 참조)을 제거할 수 있다. 본 실시예의 제1 도전형 반도체 베이스층(120a)은 도 1의 반도체 발광소자(100)와 달리, 요철을 포함하지 않을 수 있으나, 이에 한정되지는 않는다.
도 10 및 도 11은 본 발명의 일 실시예에 따른 반도체 발광소자를 패키지에 적용한 예를 나타낸다.
도 10을 참조하면, 반도체 발광소자 패키지(1000)는 반도체 발광소자(1001), 패키지 본체(1002) 및 한 쌍의 리드 프레임(1003)을 포함하며, 반도체 발광소자(1001)는 리드 프레임(1003)에 실장되어 와이어(W)를 통하여 리드 프레임(1003)과 전기적으로 연결될 수 있다. 실시예에 따라, 반도체 발광소자(1001)는 리드 프레임(1003) 아닌 다른 영역, 예컨대, 패키지 본체(1002)에 실장될 수도 있을 것이다. 또한, 패키지 본체(1002)는 빛의 반사 효율이 향상되도록 컵 형상을 가질 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)와 와이어(W) 등을 봉지하도록 투광성 물질로 이루어진 봉지체(1005)가 형성될 수 있다.
본 실시예에서, 반도체 발광소자 패키지(1000)는 도 1에 도시된 반도체 발광소자(100)와 유사한 구조를 가지는 반도체 발광소자(1001)를 포함하는 것으로 도시되었으나, 도 5a, 도 5b, 도 8 및 도 9를 참조하여 상술한 다른 실시예의 반도체 발광소자(100a, 100b, 100c)를 포함할 수도 있다.
도 11을 참조하면, 반도체 발광소자 패키지(2000)는 반도체 발광소자(2001), 실장 기판(2010) 및 봉지체(2003)를 포함한다. 반도체 발광소자(2001)는 실장 기판(2010)에 실장되어 와이어(W) 및 도전성 기판(109)(도 9 참조)을 통하여 실장 기판(2010)과 전기적으로 연결될 수 있다.
실장 기판(2010)은 기판 본체(2011), 상면 전극(2013) 및 하면 전극(2014)을 구비할 수 있다. 또한, 실장 기판(2010)은 상면 전극(2013)과 하면 전극(2014)을 연결하는 관통 전극(2012)을 포함할 수 있다. 실장 기판(2010)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(2010)의 구조는 다양한 형태로 응용될 수 있다.
봉지체(2003)는 상면이 볼록한 돔 형상의 렌즈 구조로 형성될 수 있지만, 실시예에 따라, 표면을 볼록 또는 오목한 형상의 렌즈 구조로 형성함으로써 봉지체(2003) 상면을 통해 방출되는 빛의 지향각을 조절하는 것이 가능하다.
본 실시예에서, 반도체 발광소자 패키지(2000)는 도 9에 도시된 반도체 발광소자(100c)와 동일한 구조를 가지는 반도체 발광소자(2001)를 포함하는 것으로 도시되었으나, 실시예에 따라, 도 1, 도 5a, 도 5b 및 도 8을 참조하여 상술한 다른 실시예의 반도체 발광소자(100, 100a, 100b)를 포함할 수도 있다.
도 12 및 도 13은 본 발명의 일 실시예에 따른 반도체 발광소자를 백라이트 유닛에 적용한 예를 나타낸다.
도 12를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 10 및 도 11을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 발광소자 패키지를 이용할 수 있으며, 또한, 반도체 발광소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.
도 12의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 13에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방시된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.
도 14는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 14의 분해사시도를 참조하면, 조명장치(5000)는 일 예로서 벌브형 램프로 도시되어 있으며, 발광모듈(5003)과 구동부(5008)와 외부접속부(5010)를 포함한다. 또한, 외부 및 내부 하우징(5006, 5009)과 커버부(5007)와 같은 외형구조물을 추가적으로 포함할 수 있다. 발광모듈(5003)은 도 1, 도 5a, 도 5b, 도 8 및 도 9를 참조하여 상술한 다른 실시예의 반도체 발광소자(100, 100a, 100b, 100c)와 동일하거나 유사한 구조를 가지는 반도체 발광소자(5001)와 그 반도체 발광소자(5001)가 탑재된 회로기판(5002)을 포함할 수 있다. 본 실시예에서는, 1개의 반도체 발광소자(5001)가 회로기판(5002) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 발광소자(5001)가 직접 회로기판(5002)에 실장되지 않고, 패키지 형태로 제조된 후에 실장될 수도 있다.
외부 하우징(5006)은 열방출부로 작용할 수 있으며, 발광모듈(5003)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5004) 및 조명장치(5000)의 측면을 둘러싸는 방열핀(5005)을 포함할 수 있다. 커버부(5007)는 발광모듈(5003) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5008)는 내부 하우징(5009)에 장착되어 소켓구조와 같은 외부접속부(5010)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5008)는 발광모듈(5003)의 광원(5001)을 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5008)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.
또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.
도 15는 본 발명의 실시예에 의한 반도체 발광소자를 조명 장치에 적용한 예를 나타낸다.
도 15의 분해 사시도를 참조하면, 본 실시예에 따른 조명장치(6000)는 발광모듈(6203), 몸체부(6304), 구동부(6209)를 포함할 수 있으며, 발광모듈 (6203)을 커버하는 커버부(6207)를 더 포함할 수 있다. 조명장치(6000)는 바(bar)-타입 램프로, 형광등과 유사한 형상을 가질 수 있으며, 형광등과 유사한 광특성을 갖는 광을 방출할 수 있으나, 이에 한정되지는 않는다.
발광모듈(6203)은 실장기판(6202) 및 실장기판(6202) 상에 장착되는 복수의 발광소자들(6201)을 포함할 수 있다. 복수의 발광소자들(6201)은 도 1, 도 5a, 도 5b, 도 8 및 도 9를 참조하여 상술한 다른 실시예의 반도체 발광소자(100, 100a, 100b, 100c)와 동일하거나 유사한 구조를 가질 수 있다. 발광소자(6201)는 실장기판(6202) 상에 접착부재를 매개로 접착될 수 있으며, 접착부재는 산란패턴을 가질 수 있다.
몸체부(6304)는 발광모듈(6203)을 일면에 장착하여 고정시킬 수 있다. 몸체부(6304)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있다. 몸체부(6304)는 발광모듈(6203)에서 발생되는 열을 외부로 방출할 수 있도록 열전도율이 우수한 재질로 이루어질 수 있으며, 예를 들어, 금속 재질로 이루어질 수 있으나 이에 한정하는 것은 아니다. 몸체부(6304)는 발광모듈(6203)의 실장기판(6202) 형상과 대응하여 전체적으로 길이가 긴 막대 형상을 가질 수 있다. 발광모듈(6203)이 장착되는 일면에는 발광모듈(6203)을 수용할 수 있는 리세스(6214)가 형성될 수 있다. 몸체부(6304)의 적어도 하나의 외측면에는 각각 방열을 위한 복수의 방열 핀(6224)이 돌출되어 형성될 수 있다. 리세스(6214)의 양 측에서, 몸체부(6304) 외측면에는 각각 몸체부(6304)의 길이 방향을 따라서 연장된 걸림 홈(6234)이 형성될 수 있다. 걸림 홈(6234)에는 커버부(6207)가 체결될 수 있다. 몸체부(6304)의 길이 방향의 적어도 일 단은 개방되어, 몸체부(6304)는 적어도 일 단이 개방된 파이프 형태의 구조를 가질 수 있다.
구동부(6209)는 몸체부(6304)의 길이 방향의 개방된 단부에 구비되어 발광모듈(6203)에 구동전원을 공급할 수 있다. 구동부(6209)는 외부로 돌출된 전극 핀(6219)을 포함할 수 있다.
커버부(6207)는 몸체부(6304)에 체결되어 발광모듈(6203)을 커버할 수 있다. 커버부(6207)는 광이 투과될 수 있는 재질로 이루어질 수 있다. 커버부(6207)는 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 몸체부(6304)와 체결되는 커버부(6207)의 하면에는 몸체부(6304)의 걸림 홈(6234)에 맞물리는 돌기(6217)가 커버부(6207)의 길이 방향을 따라서 형성될 수 있다.
본 실시예에서는 커버부(6207)가 반원 형태의 구조를 가지는 것으로 예시하고 있으나, 커버부(6207)의 형상은 이에 한정되지 않으며 광이 조사되는 조명 설계에 따라서 다양하게 변경될 수 있다. 예를 들어, 커버부(6207)는 평평한 사각 형태의 구조 또는 다른 다각 형태의 구조를 가질 수도 있다.
도 16은 본 발명의 실시예에 의한 반도체 발광소자를 헤드 램프에 적용한 예를 나타낸다.
도 16을 참조하면, 차량용 라이트 등으로 이용되는 헤드 램프(7000)는 광원(7001), 반사부(7005), 렌즈 커버부(7004)를 포함하며, 렌즈 커버부(7004)는 중공형의 가이드(7003) 및 렌즈(7002)를 포함할 수 있다. 광원(7001)은 도 10 및 도 11 중 어느 하나의 발광소자 패키지를 적어도 하나 포함할 수 있다. 또한, 헤드 램프(7000)는 광원(7001)에서 발생된 열을 외부로 방출하는 방열부(7012)를 더 포함할 수 있으며, 방열부(7012)는 효과적인 방열이 수행되도록 히트싱크(7010)와 냉각팬(7011)을 포함할 수 있다. 또한, 헤드 램프(7000)는 방열부(7012) 및 반사부(7005)를 고정시켜 지지하는 하우징(7009)을 더 포함할 수 있으며, 하우징(7009)은 몸체부(7006) 및 일면에 방열부(7012)가 결합하여 장착되기 위한 중앙홀(7008)을 구비할 수 있다. 또한, 하우징(7009)은 상기 일면과 일체로 연결되어 직각방향으로 절곡되는 타면에 전방홀(7007)을 구비할 수 있다. 반사부(7005)는 하우징(7009)에 고정되어, 광원(7001)에서 발생된 빛이 반사되어 전방홀(7007)을 통과하여 외부로 출사되게 할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
101: 기판 120: 제1 도전형 반도체 베이스층
130: 마스크층 140: 나노 발광구조물
142: 제1 도전형 반도체 코어 142A: 로드층
142B: 캡핑층 142C: 커버층
143: 고저항층 144: 활성층
146: 제2 도전형 반도체층 150: 투명전극층
160: 충전층 170: 제1 전극
180: 제2 전극

Claims (10)

  1. 제1 도전형 반도체로 이루어진 베이스층;
    상기 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고,
    상기 제1 도전형 반도체 코어는, 상기 베이스층으로부터 상부로 연장되는 로드층 및 상기 로드층 상에 배치되는 캡핑층을 포함하고,
    상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 로드층들의 높이는 서로 다르고, 상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 캡핑층들의 높이는 서로 다른 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 복수의 나노 발광구조물들에서, 상기 베이스층의 상면으로부터 상기 캡핑층들의 최상부까지의 높이는 서로 실질적으로 동일한 반도체 발광소자.
  3. 제1 항에 있어서,
    상기 나노 발광구조물은, 인접하는 상기 나노 발광구조물과의 거리가 멀수록 상기 캡핑층의 높이가 작은 반도체 발광소자.
  4. 제1 항에 있어서,
    상기 복수의 나노 발광구조물들에서, 상기 제1 도전형 반도체 코어들의 폭의 표준 편차는 평균 폭의 3 % 이하인 반도체 발광소자.
  5. 제4 항에 있어서,
    상기 제1 도전형 반도체 코어들의 폭의 표준 편차는 10 nm 이하인 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 제1 도전형 반도체 코어는, 상기 로드층 및 상기 캡핑층의 외측에 배치되는 커버층을 더 포함하는 반도체 발광소자.
  7. 제1 항에 있어서,
    상기 로드층 및 상기 캡핑층은 서로 다른 조성의 질화물계 반도체 물질로 이루어진 반도체 발광소자.
  8. 도전성의 베이스층;
    상기 베이스층 상에 서로 이격되어 배치되며, 각각 제1 도전형 반도체 코어, 활성층 및 제2 도전형 반도체층을 포함하는 복수의 나노 발광구조물들을 포함하고,
    상기 제1 도전형 반도체 코어는, 하부의 로드층 및 상기 로드층 상의 캡핑층을 포함하고, 상기 로드층과 상기 캡핑층은 서로 다른 조성 또는 결정성(crystallinity)을 가지고,
    상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 로드층들의 높이는 서로 다르고, 상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 캡핑층들의 높이는 서로 다른 반도체 발광소자.
  9. 기판 상에 제1 도전형 반도체로 이루어진 베이스층을 형성하는 단계;
    상기 베이스층 상에, 상기 베이스층의 일부가 노출된 복수의 개구부를 가지는 마스크층 및 몰드층을 형성하는 단계;
    상기 베이스층으로부터 상기 개구부를 통해 연장되는 몸체부 및 상기 몸체부 상에 배치되는 뿔 형상의 상단부를 포함하는 복수의 제1 도전형 반도체 코어들을 형성하는 단계; 및
    각각의 상기 복수의 제1 도전형 반도체 코어들 상에 활성층 및 제2 도전형 반도체층을 순차적으로 형성하는 단계를 포함하고,
    상기 복수의 제1 도전형 반도체 코어들을 형성하는 단계는,
    상기 베이스층 상에서 상기 개구부 내로 연장되는 로드층을 형성하는 단계; 및
    상기 개구부를 채우고 상기 몰드층의 상부로 연장되도록 상기 로드층 상에 캡핑층을 형성하는 단계를 포함하고,
    상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 로드층들의 높이는 서로 다르고, 상기 복수의 나노 발광구조물들 중 적어도 일부에서 상기 캡핑층들의 높이는 서로 다른 반도체 발광소자의 제조방법.
  10. 제9 항에 있어서,
    상기 캡핑층은, 성장이 포화(saturation)되는 시점까지 이루어지는 반도체 발광소자의 제조방법.
KR1020140151379A 2014-11-03 2014-11-03 반도체 발광소자 및 반도체 발광소자의 제조방법 Active KR102252993B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140151379A KR102252993B1 (ko) 2014-11-03 2014-11-03 반도체 발광소자 및 반도체 발광소자의 제조방법
US14/920,509 US9595637B2 (en) 2014-11-03 2015-10-22 Nanostructure semiconductor light emitting device having rod and capping layers of differing heights

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140151379A KR102252993B1 (ko) 2014-11-03 2014-11-03 반도체 발광소자 및 반도체 발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20160053329A KR20160053329A (ko) 2016-05-13
KR102252993B1 true KR102252993B1 (ko) 2021-05-20

Family

ID=55853607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151379A Active KR102252993B1 (ko) 2014-11-03 2014-11-03 반도체 발광소자 및 반도체 발광소자의 제조방법

Country Status (2)

Country Link
US (1) US9595637B2 (ko)
KR (1) KR102252993B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
WO2018180765A1 (ja) * 2017-03-31 2018-10-04 日本電気株式会社 テクスチャ構造の製造方法
KR102502608B1 (ko) 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102768832B1 (ko) * 2019-07-02 2025-02-17 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20210021769A (ko) 2019-08-19 2021-03-02 삼성전자주식회사 디스플레이 장치
KR20210095012A (ko) 2020-01-22 2021-07-30 삼성전자주식회사 반도체 발광 다이오드 및 그 제조 방법
EP3855513A3 (en) 2020-01-22 2021-11-03 Samsung Electronics Co., Ltd. Semiconductor led and method of manufacturing the same
KR20220014388A (ko) * 2020-07-24 2022-02-07 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치
KR20220045478A (ko) 2020-10-05 2022-04-12 삼성전자주식회사 마이크로 발광 디스플레이 장치 및 그 제조 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
NZ570678A (en) 2006-03-10 2010-10-29 Stc Unm Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
JP4982176B2 (ja) 2006-12-28 2012-07-25 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
JP5112761B2 (ja) 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
TWI351717B (en) 2007-10-15 2011-11-01 Univ Nat Chiao Tung Method for forming group-iii nitride semiconductor
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP4586935B2 (ja) 2010-03-17 2010-11-24 パナソニック電工株式会社 半導体発光素子の製造方法
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
KR101891777B1 (ko) 2012-06-25 2018-08-24 삼성전자주식회사 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
TW201438270A (zh) 2013-03-25 2014-10-01 Tekcore Co Ltd 降低氮化鎵之缺陷密度的成長方法
TWI548113B (zh) * 2014-03-11 2016-09-01 國立臺灣大學 半導體發光元件及其製造方法
KR102198694B1 (ko) 2014-07-11 2021-01-06 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법

Also Published As

Publication number Publication date
KR20160053329A (ko) 2016-05-13
US20160126419A1 (en) 2016-05-05
US9595637B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
KR102198694B1 (ko) 반도체 발광소자 및 반도체 발광소자 제조방법
KR102252993B1 (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
KR102075986B1 (ko) 반도체 발광소자
KR102188494B1 (ko) 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
US9070835B2 (en) Semiconductor light emitting device
US9484500B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR102227772B1 (ko) 반도체 발광소자
KR102223038B1 (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
US9537051B2 (en) Nanostructure semiconductor light emitting device
US9269865B2 (en) Nanostructure semiconductor light emitting device
US9142722B2 (en) Semiconductor light emitting device and illumination apparatus including the same
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR102070092B1 (ko) 반도체 발광소자
KR20150054383A (ko) 반도체 발광소자
US20150221825A1 (en) Semiconductor light emitting device and semiconductor light emitting device package
KR102075988B1 (ko) 반도체 발광소자 제조방법
KR20160029942A (ko) 반도체 발광소자
KR20140018696A (ko) 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20141103

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20191014

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20141103

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200928

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210511

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240424

Start annual number: 4

End annual number: 4