[go: up one dir, main page]

KR102680861B1 - 질화 갈륨 기판의 제조 방법 - Google Patents

질화 갈륨 기판의 제조 방법 Download PDF

Info

Publication number
KR102680861B1
KR102680861B1 KR1020160171563A KR20160171563A KR102680861B1 KR 102680861 B1 KR102680861 B1 KR 102680861B1 KR 1020160171563 A KR1020160171563 A KR 1020160171563A KR 20160171563 A KR20160171563 A KR 20160171563A KR 102680861 B1 KR102680861 B1 KR 102680861B1
Authority
KR
South Korea
Prior art keywords
buffer layer
layer
forming
gan
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160171563A
Other languages
English (en)
Other versions
KR20180069403A (ko
Inventor
김미현
강삼묵
김준연
탁영조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160171563A priority Critical patent/KR102680861B1/ko
Priority to US15/662,425 priority patent/US10600645B2/en
Publication of KR20180069403A publication Critical patent/KR20180069403A/ko
Application granted granted Critical
Publication of KR102680861B1 publication Critical patent/KR102680861B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02096—Cleaning only mechanical cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/02—Cleaning by the force of jets or sprays
    • B08B3/024—Cleaning by means of spray elements moving over the surface to be cleaned
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
    • B08B3/04—Cleaning involving contact with liquid
    • B08B3/10—Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration
    • B08B3/12—Cleaning involving contact with liquid with additional treatment of the liquid or of the object being cleaned, e.g. by heat, by electricity or by vibration by sonic or ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1034—Aluminium indium antimonide [AlInSb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 기재의 일 실시예에 따른 질화 갈륨 기판의 제조 방법은 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층 상에 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계, 상기 제2 버퍼층 상에 GaN층을 형성하는 단계를 포함하고, 상기 제1 버퍼층의 홀은 상기 제2 버퍼층에 의하여 채워진다.

Description

질화 갈륨 기판의 제조 방법{MANUFACTURING METHOD OF GANLLIUM NITRIDE SUBSTRATE}
본 발명은 질화 갈륨 기판의 제조 방법에 대한 것이다.
갈륨 나이트라이드(GaN)은 밴드갭(bandgap) 에너지가 약 3.39 eV이고, 직접 천이형인 와이드 밴드갭(wide bandgap) 반도체 물질로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다.
GaN 단결정은 융점에서 높은 질소 증기압 때문에 액상 결정 성장은 대략 1500 ℃ 이상의 고온과 대략 20000 기압의 질소 분위기가 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 약 100㎟ 정도의 박판 형으로 이를 소자 제작에 사용하기는 어렵다.
이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition), HVPE(Hydride Vapor Phase Epitaxy) 방법 등을 이용하여 GaN 박막을 성장시킬 수 있다.
사파이어 기판 상에 GaN 층을 성장시킨 후, 사파이어 기판을 제거하여 GaN 기판을 제조할 수 있다. 그러나, 사파이어 기판은 대략 6인치 이상의 기판을 준비하기가 어려우며, 가격이 비싸므로, 대면적 GaN 기판 제조에 사용하기가 어렵다.
대면적 실리콘 기판을 이용하여 GaN 층을 성장시키는 방법이 개발되고 있다. GaN를 실리콘 기판 상에 성장 할 때, 직접적으로 실리콘과 GaN가 맞닿을 경우, 실리콘이 GaN로 확산해 들어가 실리콘 기판 표면이 에칭되어 멜트백(meltback)이 발생하고, 실리콘과 GaN의 열팽창계수와 격자 상수 차이로 인하여 실리콘 기판 상에 GaN 성장시 텐사일 스트레스(tensile stress)가 발생하여 크랙(crack)이 생성될 수 있다.
실리콘 기판과 GaN의 멜트백을 방지할 수 있는 질화 갈륨 기판의 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 질화 갈륨 기판의 제조 방법은 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계, 상기 제1 버퍼층 상에 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계, 상기 제2 버퍼층 상에 GaN층을 형성하는 단계를 포함하고, 상기 제1 버퍼층의 홀은 상기 제2 버퍼층에 의하여 채워진다.
다른 일 실시예에 따른 질화갈륨 기판의 제조 방법은 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계, 상기 홀에 의해 노출된 실리콘 기판에 질화규소 영역을 형성하는 단계, 상기 제1 버퍼층 상에 GaN층을 형성하는 단계를 포함한다.
본 기재의 다른 일 실시예에 따른 반도체 발광 소자의 제조 방법은 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계, 상기 홀에 의해 노출된 실리콘 기판에 질화규소 영역을 형성하는 단계, 상기 제1 버퍼층 상에 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계, 상기 제2 버퍼층 상면의 테두리에 절연층 패턴을 형성하는 단계, 상기 제2 버퍼층 및 절연층 패턴 상에 GaN층을 형성하는 단계, 상기 절연층 패턴을 제거하는 단계를 포함한다.
본 개시에 따르면 실리콘 기판과 GaN의 멜트백을 방지할 수 있다.
도 1은 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다.
도 2는 일 실시예에 따라 홀이 형성된 제1 버퍼층의 이미지이다.
도 3은 다른 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다.
도 4는 다른 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다.
도 5는 다른 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다.
이제 본 기재의 실시예에 따른 질화 갈륨 기판의 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다.
도 1의 (a)를 참고로 하면, 먼저 기판(110)을 준비한다. 기판(110)은 실리콘 기판일 수 있다.
실리콘 기판(110)은 일반적인 반도체 공정에서 가장 광범위하게 사용되고 있는 기판으로서, 저렴하면서 대형 웨이퍼의 제작이 가능하고 열전도도가 우수한 특징을 갖는다. 본 기재에 따라 버퍼층등이 형성되는 실리콘 기판(110)의 면 방위는 {111}인 것이 바람직하다. 면 방위가 {111}인 실리콘 기판(110)의 면은 약 3.8403Å의 격자상수를 갖는다. 반면 면 방위가 {100}인 실리콘 기판(110)의 면은 약 5.40Å의 격자상수를 갖는다. 따라서 질화 갈륨의 격자상수가 약 3.189Å인 점을 감안하면 실리콘 기판(110)의 면 방위는 {111}인 것이 바람직하다.
실리콘 기판(110)은 100 ㎛ 내지 1000 ㎛의 두께를 가질 수 있다. 또한, 실리콘 기판(110)의 직경에 따라 질화 갈륨 기판의 직경이 결정되므로, 대면적의 질화 갈륨 기판의 제조를 위하여 대면적의 실리콘 기판(110)을 사용할 수 있다. 이때, 실리콘 기판(110)은 6인치 내지 18인치의 직경을 가질 수 있다.
다음 도 1의 (b)를 참고로 하면, 실리콘 기판(110) 위에 제1 버퍼층(121)을 형성한다. 제1 버퍼층(121)은 이후 단계에서 성장되는 GaN층(140)과의 격자 상수 차이가 적은 물질을 포함할 수 있다. 또한, 제1 버퍼층(121)은 멜트백(meltback)을 방지하기 위한 것이다. 멜트백(meltback)은 GaN를 실리콘 기판(110) 상에 성장 할 때, 직접적으로 실리콘과 GaN가 접촉될 경우, 실리콘이 GaN로 확산해 들어가 실리콘 기판(110) 표면이 에칭되어 일어나는 현상이다.
즉, 제1 버퍼층(121)은 실리콘 기판(110) 상에 GaN층(140)을 형성하는 과정에서 GaN층(140)과 실리콘 기판(110) 사이의 격자상수 부정합과 열팽창 계수의 차이로 인해 발생되는 결정 결함을 감소시킨다. 또한, GaN층(140)에 야기되는 응력을 해소하여 GaN층(140)에 크랙이 발생되는 것을 방지하며, 실리콘 기판(110)의 화학적 작용에 의한 멜트 백(melt-back) 에칭을 방지하고, GaN층(140)의 Ga 원자가 실리콘 기판(110)으로 침투하는 것을 방지한다.
제1 버퍼층(121)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 그러나 제1 버퍼층(121)은 실리콘 기판(110)과 Ga 원자가 접촉하는 것을 막기 위해 형성되므로, Ga을 포함하지 않는다.
제1 버퍼층(121)은 HVPE(Hydride Vapor Phase Epitaxy)법이나 MOCVD((Metal Organic Chemical Vapor Deposition))법을 이용하여 형성될 수 있다.
제1 버퍼층(121)이 AlN인 경우, 제1 버퍼층(121)은 일례로 하기와 같은 방법으로 형성될 수 있다. 먼저, 1000℃ 내지 1200℃의 고온에서 TMAl(TriMethlyAlluminum) 소스를 이용하여 실리콘 기판(110)위에 Al 코팅층을 형성한다. 다음, 1000℃ 내지 1200℃의 온도 및 수소 분위기하에서 실리콘 기판(110)의 상부 표면으로 NH3를 흘려 Al 코팅층과 NH3를 반응시킴으로써 질화 알루미늄(AlN)층을 형성한다. 이렇게 형성된 질화 알루미늄층이 제1 버퍼층(121)이 된다.
그러나 상기 제조 방법은 예시적인 것이며, 제1 버퍼층(121)은 당업자에게 자명한 다른 방법으로 형성될 수 있다.
제1 버퍼층(121)은 5 nm 내지 10 ㎛의 두께를 가질 수 있다. 보다 구체적으로, 제1 버퍼층(121)은 500 nm 내지 1.5 ㎛의 두께를 가질 수 있다.
다만 제1 버퍼층(121)의 형성 과정에서 증착 챔버 내에 이물질 입자(11)들이 존재하는 경우, 제1 버퍼층(121)은 실리콘 기판(110) 전면에 형성되지 못한다. 이러한 이물질 입자(11)는 증착 챔버(1000) 내에 존재하는 갈륨 입자 등과 같은 무기물 입자일 수 있다. 즉, 증착 챔버(1000)내에서 GaN층(140)등을 증착하는 과정에서, 일부 Ga입자들은 기판에 증착되지 않고 챔버 내에 남아있을 수 있고, 이러한 잔여 입자(11)들이 제1 버퍼층(121) 증착 과정에서 실리콘 기판(110)위에 위치하면, 제1 버퍼층(121)이 실리콘 기판(110)의 전면에 증착되지 못한다. 입자(11)의 크기는 10 nm 내지 1000 nm 사이일 수 있다.
도 1의 (b)를 참고하면, 입자(11)가 위치하는 영역에서는 소스들이 입자(11)에 집중되어, 입자(11) 주변의 실리콘 기판(110)은 제1 버퍼층(121)으로 덮이지 않고 노출되게 된다. 즉, 제1 버퍼층(121)은 실리콘 기판(110)을 노출하는 복수개의 홀(21)을 포함한다.
도 2는 실제 증착 공정에서 이물질 입자로 인해 실리콘 기판이 커버되지 않은 이미지이다. 도 2의 (a)는 입자가 위치하여 버퍼층 증착 공정에서 입자 주위로 버퍼층이 형성되지 않은 홀이 형성된 이미지이며, 도 2의 (b)는 입자가 제거된 후 버퍼층의 홀에 의해 실리콘 기판이 노출된 이미지이다.
이렇게 실리콘 기판(110)이 제1 버퍼층(121)으로 덮이지 않고 노출되는 영역은 이후 GaN층(140)을 증착하는 공정에서 실리콘과 Ga 소스가 만나 멜트백(melt back) 현상이 일어나게 된다. 멜트백(melt back)은 GaN를 실리콘 기판(110) 상에 성장할 때, 직접적으로 실리콘과 GaN가 접촉될 경우 발생하며, 형성된 GaN층(140)에 깨짐등을 유발할 수 있다.
실리콘 기판(110)과 GaN층(140)의 직접 접촉을 막기 위하여 사이에 버퍼층 등을 형성하지만, 버퍼층을 형성하더라도 상기와 같이 같이 증착 챔버(1000)내의 이물질 입자(11)에 의해 버퍼층이 형성되지 않는 영역이 발생하게 되고, 따라서 멜트백 현상을 완전히 예방할 수 없는 문제점이 있다.
이에 본 기재에 따른 일 실시예에서는, 제1 버퍼층(121)의 형성 후 제1 버퍼층(121)을 물리적으로 세정하여 입자(11)를 제거하고, 제1 버퍼층(121) 상에 제2 버퍼층(122)을 형성하여 멜트백 현상이 발생하지 않도록 예방하였다.
즉, 도 1의 (c)를 참고하면, 제1 버퍼층(121)을 물리적으로 세정한다. 이때, 물리적 세정은 증착 챔버(1000) 밖의 세정 장치(2000)에서 이루어질 수 있다. 즉, 제1 버퍼층(121)의 형성은 증착 챔버(1000) 내에서 이루어지지만, 물리적 세정은 제1 버퍼층(121)이 형성된 실리콘 기판(110)을 증착 챔버(1000) 밖으로 꺼내어, 세정 장치(2000)에서 별도의 공정으로 이루어질 수 있다.
물리적 세정은 나노 스프레이 또는 초음파 세정일 수 있다. 나노 스프레이는 나노 스프레이 장치를 이용하여 기판에 물을 분사하여 세정하는 방법이다. 초음파 세정은 초음파의 캐비테이션 효과 및 입자가속효과를 세정에 이용하는 기술로 액체에 고주파 진동에너지를 가하여 세정하는 방법이다. 이와 같이 본 실시예에 따른 제1 버퍼층(121)의 세정은 물을 이용하여 물리적으로 세정하며, 별도의 화학적 세정 공정을 포함하지 않는다. 이는 제1 버퍼층(121) 상에 위치하는 입자는 유기물이 아니라 Ga 입자와 같은 무기물 입자이기 때문이다. 따라서, 단순히 세정 용액 등을 이용하는 화학적 세정으로는 이러한 무기물 입자가 잘 제거되지 않으며, 본 기재와 같이 물리적인 압력이나 에너지를 이용하여 물리적으로 세정하여야 제거할 수 있다.
다음, 도 1의 (d)를 참고로 하면 제1 버퍼층(121)상에 제2 버퍼층(122)을 형성한다. 제2 버퍼층(122)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 제2 버퍼층(122)은 HVPE법이나 MOCVD법을 이용하여 형성될 수 있다. 제2 버퍼층(122)의 증착 공정에 관한 설명은 제1 버퍼층(121)의 증착 공정에 대한 설명과 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
제1 버퍼층(121)과 제2 버퍼층(122)은 서로 동일한 물질로 이루어질 수 도 있고, 서로 다른 물질로 이루어질 수도 있다. 일 실시예에서, 제1 버퍼층(121) 및 제2 버퍼층(122)은 모두 AlN을 포함할 수 있다.
제2 버퍼층(122)은 제1 버퍼층(121) 상에 형성되기 때문에, 제1 버퍼층(121)의 홀(21)은 제2 버퍼층(122)에 의하여 채워진다. 다만, 제2 버퍼층(122) 형성 과정에서도 이물질 입자(11)가 제1 버퍼층(121) 위에 위치하여, 제2 버퍼층(122)이 제1 버퍼층(121) 전면에 형성되지 못하고, 홀(21)이 형성될 수 있다. 이는 제1 버퍼층(121) 형성 과정에서와 마찬가지로, 증착 챔버 내의 갈륨 입자와 같은 무기물 입자가 제1 버퍼층(121)에 위치하면서, 제2 버퍼층(122)의 성장을 방해하기 때문이다. 즉 제2 버퍼층(122)도 복수개의 홀(21)을 포함하여 형성된다.
그러나, 제1 버퍼층(121)과 제2 버퍼층(122)의 홀은 서로 중첩하지 않는다. 또한, 제2 버퍼층(122) 하부에는 제1 버퍼층(121)이 위치하므로, 제2 버퍼층(122)에 위치하는 홀(21)은 실리콘 기판(110)을 노출시키지 않는다.
다음, 도 1의 (e)를 참고로 하면 제2 버퍼층(122)을 물리적으로 세정한다. 이때, 물리적 세정은 증착 챔버(1000) 밖의 세정 장치(2000)에서 이루어질 수 있다. 물리적 세정은 나노 스프레이 또는 초음파 세정일 수 있다. 제2 버퍼층(122)의 물리적 세정은 앞서 설명한 제1 버퍼층(121)에 대한 물리적 세정에 대한 설명과 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
다만, 일 실시예에서 제2 버퍼층(122)의 물리적 세정 단계는 생략될 수 있다. 즉, 제2 버퍼층(122) 하부에 제1 버퍼층(121)이 위치하기 때문에, 제2 버퍼층(122) 상의 입자를 제거하지 않는다고 하여도 후속 공정에서 문제를 유발하지 않을 수 있다. 따라서, 공정 단순화를 위하여 제2 버퍼층(122)의 물리적 세정 단계를 생략할 수 있다.
본 실시예에서는 버퍼층이 제1 버퍼층(121) 및 제2 버퍼층(122)을 포함하는 구성을 예시로 설명하였으나 버퍼층은 3층 이상으로 형성할 수 있다. 즉, 제2 버퍼층(122) 상에 제n 버퍼층(n은 3 내지 10의 정수)를 형성할 수 있으며, 형성 공정은 앞서 제1 버퍼층(121) 및 제2 버퍼층(122) 형성 단계에서 설명한 바와 동일하다.
다음, 도 1의 (f)를 참고로 하면, 제2 버퍼층(122)위에 중간층(130)을 형성한다. 중간층(130)은 제2 버퍼층(122)과 이후 증착되는 GaN층(140) 사이의 격자 결함을 완화시켜 줄 수 있다. 또한, 중간층(130)은 이후 상부에 형성되는 GaN층(140)의 결정 결함을 제어하여 GaN층(140)의 품질을 향상시킬 수 있다.
중간층(130)은 AlGaN 또는 GaN을 포함할 수 있다. 일례로, 중간층(130)이 GaN을 포함하는 경우 1000℃ 내지 1200℃의 온도 및 수소 분위기하에서 제2 버퍼층(122)의 표면으로 TMGa(TriMethlyGalium) 및 NH3를 흘려 형성할 수 있다. 또한, 일례로 중간층(130)이 AlGaN을 포함하는 경우, 1000℃ 내지 1200℃의 온도 및 수소 분위기하에서 제2 버퍼층(122)의 표면으로 TMAl, TMGa 및 NH3를 흘려 형성할 수 있다.
그러나, 중간층(130) 형성 단계는 필수적인 것이 아니며, 생략 가능하다. 공정을 단순화 하기 위하여 중간층(130)을 형성하지 않고 제2 버퍼층(122) 위에 바로 GaN층(140)을 형성하는 공정 또한 가능하다.
다음, 도 1의 (g)를 참고로 하면 중간층(130) 상에 GaN층(140)을 형성한다. 중간층(130) 공정이 생략되는 경우, 제2 버퍼층(121) 상에 GaN층(140)을 형성할 수 있다. GaN층(140)의 형성은 증착 챔버(1000) 내에서 이루어질 수 있다.
GaN층(140)은 일례로, 950℃ 내지 1200℃의 온도 및 수소 분위기하에서 중간층(130)의 상부 표면으로 TMGa와 NH3를 흘려 형성할 수 있다. 또는, GaN층(140)은 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy: HVPE)을 이용하여 증착될 수도 있다. HVPE 방법을 사용시 MOCVD 방법에 비해서 GaN의 성장속도가 빠르므로, 대면적으로 두꺼운 GaN층(140)을 성장할 수 있다. 일례로, HVPE 반응기 내에서, HCl과 Ga 금속을 반응시켜 GaCl을 형성한 후, GaCl을 NH3와 반응시켜 제2 버퍼층(121) 상에 GaN층(140)을 성장할 수 있다. 그러나 이러한 제조 방법은 예시적인 것으로, 이에 한정되는 것은 아니다.
GaN층(140)은 10 nm 내지 10 cm의 두께로 증착될 수 있다. 또한, GaN층(140)은 1cm 내지 5cm 의 두께로 증착될 수 있다.
앞 단계에서 제1 버퍼층(121)의 물리적 세정 공정 및 제1 버퍼층(121) 상의 제2 버퍼층(122) 형성 공정을 통해, 본 단계에서 증착되는 GaN층(140)은 실리콘 기판(110)과 접촉하지 않는다. 따라서 실리콘 기판(110)과 GaN층(140)의 접촉에 의한 멜트백 현상을 예방할 수 있다.
다음, 도 1의 (h)를 참고로 하면, GaN층(140)을 제외한 나머지 구조물들을 제거하여, GaN층(140)만으로 이루어진 질화 갈륨 기판(200)을 형성한다. 본 단계에서 실리콘 기판(110), 제1 버퍼층(121), 제2 버퍼층(122) 및 중간층(130)의 제거는 HCl 또는 Cl2와 같은 기체를 이용한 화학반응으로 제거될 수 있다. 이때, 실리콘 기판(110)등이 제거되는 온도는 500 ℃ 내지 1200 ℃일 수 있다. 그러나, GaN층(140)을 제외한 나머지 구조물들을 제거하는 방법은 이에 제한되는 것은 아니며, 실리콘 기판(110), 제1 버퍼층(121), 제2 버퍼층(122) 및 중간층(130)은 습식 식각 또는 건식 식각으로 제거될 수 있다.
이상과 같이 본 기재의 일 실시예에 따른 질화 갈륨 기판의 제조 방법은 제1 버퍼층(121)을 물리적으로 세정하고, 제1 버퍼층 상에 제2 버퍼층을 형성함으로써 멜트백 현상을 예방하였다. 즉, 물리적 세정에 의해 이물질 입자(11)를 제거하여, 복수개의 홀(21)이 형성된 제1 버퍼층(121)을 형성하고, 제1 버퍼층(121) 상에 제2 버퍼층(122)을 형성하여 제1 버퍼층(121)의 홀이 제2 버퍼층(122)에 의하여 채워지도록 함으로써, 실리콘 기판(110)과 GaN층(140)의 접촉을 막고, 멜트백 현상을 예방하였다.
그러면 이하에서 다른 일 실시예에 따른 질화 갈륨 기판의 제조 방법에 대하여 설명한다. 도 3은 다른 일 실시예에 따른 질화 갈륨 기판의 제조 과정을 나타낸 공정 흐름도이다.
도 3의 (a)를 참고로 하면, 실리콘 기판(110)을 준비한다. 기판(110)은 면방위가 {111}인 실리콘 기판일 수 있다.
다음 도 3의 (b)를 참고로 하면, 실리콘 기판(110) 위에 제1 버퍼층(121)을 형성한다. 제1 버퍼층(121)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 그러나 제1 버퍼층(121)은 실리콘 기판(110)과 Ga 원자가 접촉하는 것을 막기 위해 형성되므로, Ga을 포함하지 않는다. 제1 버퍼층(121)은 5 nm 내지 10 ㎛의 두께를 가질 수 있다. 보다 구체적으로, 제1 버퍼층(121)은 500 nm 내지 1.5 ㎛의 두께를 가질 수 있다.
다음 도 3의 (c)를 참고로 하면 제1 버퍼층(121)을 물리적으로 세정하여 이물질 입자(11)를 제거한다. 다. 이때, 물리적 세정은 증착 챔버(1000) 밖의 세정 장치(2000)에서 이루어질 수 있다. 물리적 세정은 나노 스프레이 또는 초음파 세정일 수 있다. 상기 단계에서, 제1 버퍼층(121)은 실리콘 기판(110)을 노출하는 복수개의 홀(21)을 포함하게 된다.
본 실시예의 상기 도 3의 (a) 내지 (c)에 해당하는 공정은 앞서 설명한 도 1의 (a) 내지 (c)에 대한 공정의 설명과 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
다음, 도 3의 (d)를 참고로 하면 제1 버퍼층(121)에 위치하는 홀(21)에 의해 노출된 실리콘 기판(110)의 표면에 질화규소 영역(111)을 형성한다. 이때, 질화규소 영역(111)의 형성은 제1 버퍼층(121)에 위치하는 홀(21)에 의해 노출된 실리콘 기판(110)의 상부 표면으로 N2 및 NH3를 흘려, 실리콘과 N2 및 NH3를 반응시켜 형성할 수 있다. 또한, 질화규소 영역(111)의 형성은 증착 챔버(1000) 내에서 이루어질 수 있다. 이는 증착 챔버(1000)가 N2 및 NH3 소스 등을 이미 포함하고 있기 때문이며, 질화규소 영역(111)의 형성을 위한 별도의 반응 챔버가 요구되지 않는다.
본 단계에서, 제1 버퍼층(121)에 의하여 덮인 실리콘 기판(110)은 NH3 등과 반응하지 않지만, 제1 버퍼층(121)의 홀(21)에 의해 노출된 실리콘 기판(110)은 NH3와 반응하고 실리콘 기판(110)의 일부가 질화규소로 전환되어 질화규소 영역을 형성한다.
이때 질화규소 영역(111)은 SiN, Si2N3, Si3N4와 같은 다양한 질화규소 물질들을 포함할 수 있다. 즉, SiNx 또는 SixNy (x,y는 1 내지 4의 자연수)를 포함할 수 있다.
이렇게 질화규소 영역(111)이 형성되는 경우, 이후 단계에서 GaN층(140)을 형성할 때 Ga이 실리콘 기판의 Si와 서로 접촉하여 멜트백 형성이 일어나는 것을 막을 수 있다. 즉, 질화규소 영역(111)은 절연 특성을 가지므로, 실리콘 기판(110)과 GaN층(140)을 서로 분리할 수 있다. 질화규소 영역(111)의 두께는 1Å 내지 10 nm일 수 있다.
다음, 도 3의 (e)를 참고로 하면, 제1 버퍼층(121)위에 제2 버퍼층(122)을 형성한다. 제2 버퍼층(122)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 제1 버퍼층(121)과 제2 버퍼층(122)은 서로 동일한 물질로 이루어질 수도 있고, 서로 다른 물질로 이루어질 수도 있다. 일 실시예에서, 제1 버퍼층(121) 및 제2 버퍼층(122)은 모두 AlN을 포함할 수 있다. 제2 버퍼층(122)은 제1 버퍼층(121) 상에 형성되기 때문에, 제1 버퍼층(121)의 홀(21)은 제2 버퍼층(122)에 의하여 채워진다. 다만, 제2 버퍼층(122) 형성 과정에서도 이물질 입자(11)가 제1 버퍼층(121) 위에 위치하여, 제2 버퍼층(122)이 제1 버퍼층(121) 전면에 형성되지 못하고, 홀(21)이 형성될 수 있다. 그러나, 제2 버퍼층(122)의 홀(21)과 제1 버퍼층(121)의 홀(21)은 서로 중첩하지 않는다.
다음 도 3의 (f)를 참고로 하면, 제2 버퍼층(122)을 물리적으로 세정한다. 그러나 제2 버퍼층(122)의 물리적 세정 공정은 생략될 수 있다. 도 3의 (e) 및 (f)에서의 제2 버퍼층(122)의 형성 및 물리적 세정 공정은 앞서 도 1의 (d) 및 (e)에서 설명한 바와 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
다만 본 실시예에 따른 질화 갈륨 기판의 제조 방법에서 제2 버퍼층(122)의 형성은 생략될 수 있다. 즉, 도 1의 실시예에서는 제2 버퍼층(122)이 홀(21)을 포함하는 제1 버퍼층(121)위에 형성되고, 제1 버퍼층(121)의 홀(21)을 제2 버퍼층(122)이 채우면서 GaN층(140)과 실리콘 기판(110)이 서로 접촉하는 걸 방지하였다. 그러나, 본 실시예에서는 제1 버퍼층(121)의 홀(21)에 의해 노출된 실리콘 기판(110)에 질화규소 영역(111)이 형성되었기 때문에, 제2 버퍼층(121)이 형성되지 않더라도 실리콘 기판(110)과 GaN층(140)이 서로 접하지 않는다. 또한, 본 실시예에서는 버퍼층이 제1 버퍼층(121) 단독 또는 제1 버퍼층(1201) 및 제2 버퍼층(122)을 포함하는 구성을 예시로 설명하였으나 버퍼층은 3층 이상일 수도 있다. 즉, 제2 버퍼층(122) 상에 제n 버퍼층(n은 3 내지 10의 정수)를 형성할 수 있으며, 형성 공정은 앞서 제1 버퍼층(121) 및 제2 버퍼층(122) 형성 단계에서 설명한 바와 동일하다.
다음, 도 3의 (g)를 참고로 하면 제2 버퍼층(122)위에 중간층(130)을 형성한다. 중간층(130)은 제2 버퍼층(122)과 이후 증착되는 GaN층(140) 사이의 격자 결함을 완화시켜 줄 수 있다. 또한, 중간층(130)은 이후 상부에 형성되는 GaN층(140)의 결정 결함을 제어하여 GaN층(140)의 품질을 향상시킬 수 있다.
중간층(130)은 AlGaN 또는 GaN을 포함할 수 있다. 그러나, 중간층(130) 형성 단계는 필수적인 것이 아니며, 생략 가능하다.
다음 도 3의 (h)를 참고로 하면 중간층(130) 위에 GaN층(140)을 형성한다. 중간층(130) 형성 공정이 생략되는 경우, 제2 버퍼층(122) 상에 GaN층(140)을 형성한다. 또한, 중간층(130) 형성 공정 및 제2 버퍼층(122) 형성 공정이 모두 생략되는 경우 제1 버퍼층(121)상에 GaN층(140)을 형성한다. GaN층(140)은 10 nm 내지 10 cm의 두께로 증착될 수 있다. 또한, GaN층(140)은 1cm 내지 5cm 의 두께로 증착될 수 있다. GaN층(140)은 MOCVD 또는 HVPE법으로 형성될 수 있다.
다음, 도 3의 (i)를 참고로 하면 GaN층(140)을 제외한 나머지 구조물들을 제거하여, GaN층(140)만으로 이루어진 질화 갈륨 기판을 형성한다. 상기 도 3의 (g) 내지 (i)의 단계는, 앞서 도 1의 (f) 내지 (h)의 단계에서 설명한 바와 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
이와 같이 본 기재의 일 실시예에 따른 질화 갈륨 기판의 제조 방법은 제1 버퍼층(121)을 물리적으로 세정하여 입자(11)를 제거하고, 제1 버퍼층(121)의 홀(21)에 의해 노출된 실리콘 기판(110)에 질화규소 영역(111)을 형성하여, 실리콘 기판(110)과 GaN층(140)이 서로 접촉하지 않도록 한다. 따라서, 멜트백(melt back) 현상을 방지할 수 있다.
그럼 이하에서는, 도 4를 참고로 하여 다른 일 실시예에 따른 질화 갈륨 기판의 제조 방법에 대하여 설명한다.
도 4는 다른 일 실시예에 따른 질화 갈륨 기판의 제조 공정을 나타낸 공정 단면도이다. 도 4를 참고로 하면, 본 실시예에 따른 질화 갈륨 기판의 제조 공정은 도 1의 실시예에 따른 질화 갈륨 기판의 제조 공정과 유사하다. 동일하거나 유사한 공정에 대한 구체적인 설명은 생략한다.
즉, 도 4의 (a)를 참고로 하면, 실리콘 기판(110)을 준비한다. 기판(110)은 면방위가 {111}인 실리콘 기판일 수 있다.
다음 도 4의 (b)를 참고로 하면, 실리콘 기판(110) 위에 제1 버퍼층(121)을 형성한다. 제1 버퍼층(121)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 그러나 제1 버퍼층(121)은 실리콘 기판(110)과 Ga 원자가 접촉하는 것을 막기 위해 형성되므로, Ga을 포함하지 않는다. 제1 버퍼층(121)은 5 nm 내지 10 ㎛의 두께를 가질 수 있다. 보다 구체적으로, 제1 버퍼층(121)은 500 nm 내지 1.5 ㎛의 두께를 가질 수 있다.
다음 도 4의 (c)를 참고로 하면 제1 버퍼층(121)을 물리적으로 세정하여 이물질 입자(11)를 제거한다. 다. 이때, 물리적 세정은 증착 챔버(1000) 밖의 세정 장치(2000)에서 이루어질 수 있다. 물리적 세정은 나노 스프레이 또는 초음파 세정일 수 있다. 상기 단계에서, 제1 버퍼층(121)은 실리콘 기판(110)을 노출하는 복수개의 홀(21)을 포함하게 된다.
다음, 도 4의 (d)를 참고로 하면 제1 버퍼층(121)상에 제2 버퍼층(122)을 형성한다. 제2 버퍼층(122)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 제1 버퍼층(121)과 제2 버퍼층(122)은 서로 동일한 물질로 이루어질 수도 있고, 서로 다른 물질로 이루어질 수도 있다. 일 실시예에서, 제1 버퍼층(121) 및 제2 버퍼층(122)은 모두 질화 알루미늄을 포함할 수 있다.
제2 버퍼층(122)은 제1 버퍼층(121) 상에 형성되기 때문에, 제1 버퍼층(121)의 홀(21)은 제2 버퍼층(122)에 의하여 채워진다. 다만, 제2 버퍼층(122) 형성 과정에서도 이물질 입자(11)가 제1 버퍼층(121) 위에 위치하여, 제2 버퍼층(122)이 제1 버퍼층(121) 전면에 형성되지 못하고, 홀(21)이 형성될 수 있다. 그러나, 제2 버퍼층(122)의 홀(21)과 제1 버퍼층(121)의 홀(21)은 서로 중첩하지 않는다.
다음 도 4의 (e)를 참고로 하면, 제2 버퍼층(122) 세정 장치(2000)에서 물리적으로 세정한다. 그러나 제2 버퍼층(122)의 물리적 세정 공정은 생략될 수 있다. 상기 도 4의 (a) 내지 (e) 단계는 앞서 도 1의 (a) 내지 (e)의 단계와 유사하다. 동일하거나 유사한 구성요소에 대한 구체적인 설명은 생략한다.
본 실시예에서는 버퍼층이 제1 버퍼층(121) 및 제2 버퍼층(122)을 포함하는 구성을 예시로 설명하였으나 버퍼층은 3층 이상으로 형성할 수 있다. 즉, 제2 버퍼층(122) 상에 제n 버퍼층(n은 3 내지 10의 정수)를 형성할 수 있으며, 형성 공정은 앞서 제1 버퍼층(121) 및 제2 버퍼층(122) 형성 단계에서 설명한 바와 동일하다.
다만, 도 4의 (f)를 참고로 하면, 제2 버퍼층(122) 위에 절연층(150)을 형성한다. 절연층(150)의 형성은 반응기(3000)에서 이루어질 수 있다. 절연층(150)은 CVD, 스퍼터링, 또는 증발법 등을 사용하여 형성할 수 있다. 절연층(150)의 두께는 1 nm 내지 100 ㎛ 일 수 있다. 절연층(150)은 실리콘 옥사이드, 실리콘 나이트라이드, 알루미나 및 하프늄 옥사이드 이루어진 군에서 선택되는 하나 이상일 수 있다.
다음 도 4의 (g)를 참고로 하면 절연층(150)을 패터닝하여 제2 버퍼층(122) 상면의 테두리에 절연층 패턴(152)을 형성한다. 실리콘 기판(110)이 원형인 경우, 절연층 패턴(152)은 원의 둘레를 따라 위치하는 원형 띠 형상일 수 있다. 절연층(150)의 패터닝은 습식 식각 또는 건식 식각으로 수행될 수 있다. 절연층 패턴(152)의 폭은 대략 0.5mm 내지 5mm 일 수 있다.
다음, 도 4의 (h)를 참고로 하면, 구조물을 다시 증착 챔버(1000)에 넣고, 제2 버퍼층(122) 상에 GaN층(140)을 형성한다. GaN층(140)은 HVPE법 또는 MOCVD법으로 형성할 수 있다. 이때 제2 버퍼층(122) 상에는 단결정 GaN층(140)이 성장되나, 절연층 패턴(152) 상에는 다결정 GaN층(142)이 형성된다. 이는 절연층 패턴(152)은 실리콘 옥사이드, 실리콘 나이트라이드, 알루미나 및 하프늄 옥사이드등의 물질을 포함하며, 이러한 물질들은 GaN이 단결정으로 성장하기에 적절하지 않기 때문이다.
다음, 도 4의 (i)를 참고로 하면, GaN층(140)을 제외한 나머지 구조물들을 제거하여, GaN층(140)만으로 이루어진 질화갈륨 기판(200)을 형성한다. 본 단계에 관한 구체적인 설명은 앞서 도 1의 (h)에서 설명한 바와 동일하다. 동일한 공정에 대한 구체적인 설명은 생략한다.
다만, 본 제거 단계에서 절연층 패턴(152) 위에 위치하는 다결정 GaN층(142)이 함께 제거된다. 단결정 GaN층(140)과 다결정 GaN층(142)은 결정 구조 차이로 인해 쉽게 박리가 일어난다. 따라서 다결정 GaN층(142)을 단결정 GaN층(140)으로부터 쉽게 뗄 수가 있다.
이렇게 절연층 패턴(152)을 형성하고, 그 위에 다결정 GaN층(142)을 형성하고 제거하는 경우 이러한 공정을 포함하지 않는 경우에 비하여 멜트백이 형성되는 것을 방지할 수 있다. 즉, 질화갈륨 기판의 제조 과정에서 버퍼층의 크랙은 주로 테두리 영역에서 발생하는데, 본 실시예에 따른 제조 방법은 테두리 영역 상에 절연층 패턴을 형성하고, 이 크랙을 통해서 멜트백이 형성되는 것을 방지하므로, 실리콘 기판 상에 양질의 대면적의 GaN 기판을 제조할 수 있다.
그러면, 이하에서 도 5를 참고로 하여 다른 일 실시예에 따른 질화 갈륨 기판의 제조 방법에 대하여 설명한다. 도 5는 다른 일 실시예에 따른 질화갈륨 기판의 제조 방법을 도시한 공정 단면도이다. 도 5를 참고로 하면, 본 실시예에 따른 질화갈륨 기판의 제조 방법은 복수의 홀을 포함하는 제1 버퍼층(121) 및 제2 버퍼층(122)의 형성 공정, 제1 버퍼층(121)의 홀(21)에 의해 노출된 실리콘 기판(110)에 질화규소 영역(111)을 형성하는 공정 및 제2 버퍼층(122)의 상부에 절연층 패턴(152)을 형성하는 공정을 모두 포함한다.
도 5의 (a)를 참고로 하면, 실리콘 기판(110)을 준비한다. 기판(110)은 면방위가 {111}인 실리콘 기판일 수 있다.
다음 도 5의 (b)를 참고로 하면, 실리콘 기판(110) 위에 제1 버퍼층(121)을 형성한다. 제1 버퍼층(121)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 그러나 제1 버퍼층(121)은 실리콘 기판(110)과 Ga 원자가 접촉하는 것을 막기 위해 형성되므로, Ga을 포함하지 않는다.
다음 도 5의 (c)를 참고로 하면 세정 장치(2000)에서 제1 버퍼층(121)을 물리적으로 세정하여 이물질 입자(11)를 제거한다. 상기 단계에서, 제1 버퍼층(121)은 실리콘 기판(110)을 노출하는 복수개의 홀(21)을 포함하게 된다. 상기 도 5의 (a) 내지 (c)의 공정은 앞서 도 1의 (a) 내지 (c)의 공정에서 설명한 바와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
다음, 도 5의 (d)를 참고로 하면, 제1 버퍼층(121)에 위치하는 홀(21)에 의해 노출된 실리콘 기판(110)에 질화규소 영역(111)을 형성한다. 질화규소 영역(111)의 형성은 증착 챔버(1000) 내에서 이루어질 수 있으며, 제1 버퍼층(121)에 위치하는 홀(21)에 의해 노출된 실리콘 기판(110)의 상부 표면으로 N2 및 NH3를 흘려 실리콘과 N2 및 NH3를 반응시켜 형성할 수 있다. 질화규소 영역(111)은 SiN, Si2N3, Si3N4와 같은 다양한 질화규소 물질들을 포함할 수 있다. 즉, SiNx 또는 SixNy (x,y는 1 내지 4의 자연수)를 포함할 수 있다. 질화규소 영역(111)의 두께는 1Å 내지 10 nm일 수 있다.
다음, 도 5의 (e)를 참고로 하면, 제1 버퍼층(121)상에 제2 버퍼층(122)을 형성한다. 제2 버퍼층(122)은 AlN, TaN, TiN, HfN 및 HfTi로 이루어진 군에서 선택되는 하나일 수 있다. 제1 버퍼층(121)과 제2 버퍼층(122)은 서로 동일한 물질로 이루어질 수도 있고, 서로 다른 물질로 이루어질 수도 있다. 일 실시예에서, 제1 버퍼층(121) 및 제2 버퍼층(122)은 모두 질화 알루미늄을 포함할 수 있다. 제2 버퍼층(122)은 제1 버퍼층(121) 상에 형성되기 때문에, 제1 버퍼층(121)의 홀(21)은 제2 버퍼층(122)에 의하여 채워진다. 다만, 제2 버퍼층(122) 형성 과정에서도 이물질 입자(11)가 제1 버퍼층(121) 위에 위치하여, 제2 버퍼층(122)이 제1 버퍼층(121) 전면에 형성되지 못하고, 홀(21)이 형성될 수 있다. 그러나, 제2 버퍼층(122)의 홀(21)과 제1 버퍼층(121)의 홀(21)은 서로 중첩하지 않는다.
다음 도 5의 (f)를 참고로 하면, 제2 버퍼층(122) 물리적으로 세정한다. 그러나 제2 버퍼층(122)의 물리적 세정 공정은 생략될 수 있다.
상기 도 5의 (d) 내지 (f)의 공정은 앞서 도 3의 (d) 내지 (f)에서 설명한 바와 동일하다. 동일하거나 유사한 구성요소에 대한 구체적인 설명은 생략한다.
다음, 도 5의 (g)를 참고로 하면, 제2 버퍼층(122) 위에 절연층(150)을 형성한다. 절연층(150)은 반응기(3000)에서 형성될 수 있으며, 절연층(150)은 실리콘 옥사이드, 실리콘 나이트라이드, 알루미나 및 하프늄 옥사이드 이루어지 군에서 선택되는 하나 이상일 수 있다.
다음 도 5의 (h)를 참고로 하면 절연층(150)을 패터닝하여 제2 버퍼층(122) 상면의 테두리 영역에 절연층 패턴(152)을 형성한다. 실리콘 기판(110)이 원형인 경우, 절연층 패턴(152)은 원의 둘레를 따라 위치하는 원형 띠 형상일 수 있다.
다음, 도 5의 (i)를 참고로 하면, 구조물을 다시 증착 챔버(1000)에 넣고, 제2 버퍼층(122) 상에 GaN층(140)을 형성한다. GaN층(140)은 HVPE법 또는 MOCVD법으로 형성할 수 있다. 이때 제2 버퍼층(122) 상에는 단결정 GaN층(140)이 성장되나, 절연층 패턴(152) 상에는 다결정 GaN층(142)이 형성된다.
다음, 도 5의 (j)를 참고로 하면, GaN층(140)을 제외한 나머지 구조물들을 제거하여, GaN층(140)만으로 이루어진 질화갈륨 기판(200)을 형성한다.
상기 도 5의 (g) 내지 (j)의 공정은, 앞서 도 4의 (f) 내지 (i)에서 설명한 바와 동일하다. 동일하거나 유사한 구성요소에 대한 구체적인 설명은 생략한다.
즉, 본 실시예에 따른 질화 갈륨 기판의 제조 방법은 제1 버퍼층(121)을 물리적으로 세정하고, 제1 버퍼층(121) 상에 제2 버퍼층(122)을 형성함으로써 멜트백 현상을 방지할 뿐만 아니라, 제2 버퍼층(122) 상에 절연층 패턴(152)을 형성하고 그 위에 GaN을 성장시킴으로써 테두리 영역의 크랙을 통해 멜트백이 일어나는 현상을 방지하였고, 제1 버퍼층(121)의 홀(21)에 의해 노출된 실리콘 기판(110)에 질화규소 영역(111)을 형성하여 멜트백을 방지하였다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
11: 입자 110: 기판
111: 질화규소 영역 121: 제1 버퍼층
122: 제2 버퍼층 130: 중간층
140: GaN층 150: 절연층
152: 절연층 패턴 200: 질화갈륨 기판
1000: 증착 챔버 2000: 세정장치
3000: 반응기

Claims (20)

  1. 실리콘 기판 상에 상기 실리콘 기판이 노출되는 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계;
    상기 하나 이상의 홀에 의해 노출된 실리콘 기판에 질화규소 영역을 형성하는 단계;
    상기 제1 버퍼층 상에 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계;
    상기 제2 버퍼층 상에 GaN층을 형성하는 단계를 포함하고,
    상기 제1 버퍼층의 홀은 상기 제2 버퍼층에 의하여 채워진 질화 갈륨 기판의 제조 방법.
  2. 삭제
  3. 제1항에서,
    상기 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계는
    제1 버퍼층을 증착하는 단계:
    상기 제1 버퍼층을 물리적으로 세정하여 제1 버퍼층 상의 불순물 입자를 제거하는 단계를 포함하는 질화 갈륨 기판의 제조 방법.
  4. 제3항에서,
    상기 제1 버퍼층의 형성은 증착 챔버 내에서 이루어지고,
    상기 물리적 세정은 증착 챔버 밖에서 이루어지며,
    상기 물리적 세정은 나노 스프레이 또는 초음파 세정인 질화 갈륨 기판의 제조 방법.
  5. 삭제
  6. 제1항에서,
    상기 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계는
    제2 버퍼층을 증착하는 단계:
    상기 제2 버퍼층을 물리적으로 세정하여 제1 버퍼층 상의 불순물 입자를 제거하는 단계를 포함하는 질화 갈륨 기판의 제조 방법.
  7. 제1항에서,
    상기 GaN층 두께는 10 nm 내지 10 cm인 질화 갈륨 기판의 제조 방법.
  8. 제1항에서,
    상기 제1 버퍼층 또는 제2 버퍼층은 각각 AlN, TaN, TiN, HfN 및 HfTi 로 이루어진 군에서 선택되는 하나인 질화 갈륨 기판의 제조 방법.
  9. 제1항에서,
    상기 제2 버퍼층을 형성하는 단계와 상기 제2 버퍼층 상에 GaN층을 형성하는 단계 사이에, 상기 제2 버퍼층 상면의 테두리에 절연층 패턴을 형성하는 단계를 더 포함하고,
    상기 제2 버퍼층 상에 GaN층을 형성하는 단계 이후에, 상기 절연층 패턴을 제거하는 단계를 더 포함하는 질화 갈륨 기판의 제조 방법.
  10. 제1항에서,
    상기 GaN층을 제외한 나머지 구조물들을 제거하는 단계를 더 포함하는 질화 갈륨 기판의 제조 방법.
  11. 제1항에서,
    상기 제2 버퍼층 상에 제n 버퍼층을 형성하는 단계를 더 포함하고,
    상기 n은 3 내지 10의 정수이며,
    상기 GaN층은 가장 상부에 위치하는 버퍼층 상에 형성되는 질화 갈륨 기판의 제조 방법.
  12. 제1항에서,
    상기 제2 버퍼층 상에 중간층을 형성하는 단계를 더 포함하고,
    상기 GaN층은 상기 중간층 상에 형성되며,
    상기 중간층은 GaN 또는 AlGaN을 포함하는 질화 갈륨 기판의 제조 방법.
  13. 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계;
    상기 홀에 의해 노출된 실리콘 기판에 질화규소 영역을 형성하는 단계;
    상기 제1 버퍼층 상에 GaN층을 형성하는 단계를 포함하는 질화 갈륨 기판의 제조 방법.
  14. 제13항에서,
    상기 질화규소 영역의 두께는 1Å 내지 10 nm인 질화 갈륨 기판의 제조 방법.
  15. 제13항에서,
    상기 제1 버퍼층의 형성과 상기 질화규소 영역의 형성은 동일 챔버 내에서 이루어지는 질화 갈륨 기판의 제조 방법.
  16. 제13항에서,
    상기 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계는
    제1 버퍼층을 증착하는 단계:
    상기 제1 버퍼층을 물리적으로 세정하여 제1 버퍼층 상의 불순물 입자를 제거하는 단계를 포함하는 질화 갈륨 기판의 제조 방법.
  17. 제13항에서,
    상기 실리콘 기판과 상기 GaN층은 서로 접촉하지 않는 질화 갈륨 기판의 제조 방법.
  18. 제13항에서,
    상기 제1 버퍼층을 형성하는 단계와 상기 제1 버퍼층 상에 GaN층을 형성하는 단계 사이에, 상기 제1 버퍼층 상면의 테두리에 절연층 패턴을 형성하는 단계를 더 포함하고,
    상기 제1 버퍼층 상에 GaN층을 형성하는 단계 이후에, 상기 절연층 패턴을 제거하는 단계를 더 포함하는 질화 갈륨 기판의 제조 방법.
  19. 제13항에서,
    상기 제1 버퍼층 상에 제n 버퍼층을 형성하는 단계를 더 포함하고,
    상기 n은 2 내지 10의 정수이며,
    상기 GaN층은 복수개의 버퍼층 중 가장 상부에 위치하는 버퍼층 상에 형성되는 질화 갈륨 기판의 제조 방법.
  20. 실리콘 기판 상에 하나 이상의 홀을 갖는 제1 버퍼층을 형성하는 단계;
    상기 홀에 의해 노출된 실리콘 기판에 질화규소 영역을 형성하는 단계;
    상기 제1 버퍼층 상에 하나 이상의 홀을 갖는 제2 버퍼층을 형성하는 단계;
    상기 제2 버퍼층 상면의 테두리에 절연층 패턴을 형성하는 단계;
    상기 제2 버퍼층 및 절연층 패턴 상에 GaN층을 형성하는 단계;
    상기 절연층 패턴을 제거하는 단계를 포함하는 질화 갈륨 기판의 제조 방법.
KR1020160171563A 2016-12-15 2016-12-15 질화 갈륨 기판의 제조 방법 Active KR102680861B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160171563A KR102680861B1 (ko) 2016-12-15 2016-12-15 질화 갈륨 기판의 제조 방법
US15/662,425 US10600645B2 (en) 2016-12-15 2017-07-28 Manufacturing method of gallium nitride substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160171563A KR102680861B1 (ko) 2016-12-15 2016-12-15 질화 갈륨 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180069403A KR20180069403A (ko) 2018-06-25
KR102680861B1 true KR102680861B1 (ko) 2024-07-03

Family

ID=62561947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160171563A Active KR102680861B1 (ko) 2016-12-15 2016-12-15 질화 갈륨 기판의 제조 방법

Country Status (2)

Country Link
US (1) US10600645B2 (ko)
KR (1) KR102680861B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
CN110875385B (zh) * 2018-09-04 2023-03-17 世界先进积体电路股份有限公司 半导体装置结构及其制造方法
US10651033B1 (en) * 2019-01-07 2020-05-12 Vanguard International Semiconductor Corporation Semiconductor device structures and methods for manufacturing the same
FR3112238A1 (fr) * 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
US12106960B2 (en) 2021-10-18 2024-10-01 Analog Devices, Inc. Electric field management in semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172645A (ja) * 2004-03-08 2004-06-17 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
KR100999684B1 (ko) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
KR19990062035A (ko) 1997-12-31 1999-07-26 조장연 실리콘 기판을 이용한 갈륨기판 제조방법
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4145437B2 (ja) * 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3988018B2 (ja) * 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
EP1403912A4 (en) * 2001-06-04 2009-08-26 Toyoda Gosei Kk PROCESS FOR PRODUCING A NITRIDE III SEMICONDUCTOR
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
FR2842832B1 (fr) * 2002-07-24 2006-01-20 Lumilog Procede de realisation par epitaxie en phase vapeur d'un film de nitrure de gallium a faible densite de defaut
US6818061B2 (en) * 2003-04-10 2004-11-16 Honeywell International, Inc. Method for growing single crystal GaN on silicon
US8134223B2 (en) * 2003-05-08 2012-03-13 Sumitomo Electric Industries, Ltd. III-V compound crystal and semiconductor electronic circuit element
US7803717B2 (en) * 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7012016B2 (en) * 2003-11-18 2006-03-14 Shangjr Gwo Method for growing group-III nitride semiconductor heterostructure on silicon substrate
KR20050073318A (ko) * 2004-01-09 2005-07-13 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TWI252599B (en) * 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
JPWO2005106977A1 (ja) * 2004-04-27 2008-03-21 松下電器産業株式会社 窒化物半導体素子およびその製造方法
US7445673B2 (en) * 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7646027B2 (en) * 2005-05-06 2010-01-12 Showa Denko K.K. Group III nitride semiconductor stacked structure
JP4777003B2 (ja) * 2005-07-28 2011-09-21 三菱電機株式会社 半導体層の検査方法および装置
DE102006035377B4 (de) * 2005-11-02 2010-09-16 Toyoda Gosei Co., Ltd. Verfahren zur Herstellung eines Halbleiterkristalls
US20070138505A1 (en) * 2005-12-12 2007-06-21 Kyma Technologies, Inc. Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
US20080132060A1 (en) * 2006-11-30 2008-06-05 Macronix International Co., Ltd. Contact barrier layer deposition process
KR100834698B1 (ko) 2006-12-27 2008-06-02 주식회사 실트론 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
KR101270170B1 (ko) 2007-03-05 2013-05-31 삼성코닝정밀소재 주식회사 ＧａＮ 반도체 기판 및 그 제조방법
KR101164026B1 (ko) * 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100901822B1 (ko) * 2007-09-11 2009-06-09 주식회사 실트론 질화갈륨 성장용 기판 및 질화갈륨 기판 제조 방법
RU2010129827A (ru) * 2007-12-18 2012-01-27 Сумитомо Электрик Индастриз, Лтд. (Jp) Способ обработки и способ изготовления полупроводникового прибора
JPWO2009090821A1 (ja) * 2008-01-16 2011-05-26 国立大学法人東京農工大学 Ａｌ系ＩＩＩ族窒化物単結晶層を有する積層体の製造方法、該製法で製造される積層体、該積層体を用いたＡｌ系ＩＩＩ族窒化物単結晶基板の製造方法、および、窒化アルミニウム単結晶基板
KR101281684B1 (ko) 2008-01-25 2013-07-05 성균관대학교산학협력단 질화물 반도체 기판의 제조방법
KR101129023B1 (ko) * 2008-02-26 2012-03-27 주식회사 하이닉스반도체 반사형 포토마스크의 세정방법
JP2009274945A (ja) * 2008-04-17 2009-11-26 Sumitomo Electric Ind Ltd ＡｌＮ結晶の成長方法およびＡｌＮ積層体
US20090324825A1 (en) * 2008-05-30 2009-12-31 Evenson Carl R Method for Depositing an Aluminum Nitride Coating onto Solid Substrates
US8425681B1 (en) * 2009-02-18 2013-04-23 Sandia Corporation Low-dislocation-density epitatial layers grown by defect filtering by self-assembled layers of spheres
US8932403B1 (en) * 2009-02-18 2015-01-13 Sandia Corporation Method of fabricating low-dislocation-density epitaxially-grown films with textured surfaces
TWI398558B (zh) * 2009-03-11 2013-06-11 Univ Nat Sun Yat Sen 氮化鎵立體磊晶結構及其製作方法
JP5367434B2 (ja) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5195613B2 (ja) * 2009-04-23 2013-05-08 日立電線株式会社 窒化物半導体自立基板の製造方法
WO2010147357A2 (ko) * 2009-06-15 2010-12-23 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
US20110244663A1 (en) * 2010-04-01 2011-10-06 Applied Materials, Inc. Forming a compound-nitride structure that includes a nucleation layer
JP5277270B2 (ja) * 2010-07-08 2013-08-28 学校法人立命館 結晶成長方法および半導体素子
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
CN102251228B (zh) * 2011-03-25 2015-12-16 中微半导体设备(上海)有限公司 清洁气体输送装置的方法、生长薄膜的方法及反应装置
CN102181844B (zh) * 2011-04-07 2015-04-22 中微半导体设备(上海)有限公司 清洁装置及清洁方法、薄膜生长反应装置及生长方法
US8980002B2 (en) * 2011-05-20 2015-03-17 Applied Materials, Inc. Methods for improved growth of group III nitride semiconductor compounds
KR101773091B1 (ko) * 2011-05-20 2017-08-30 엘지이노텍 주식회사 발광 소자 및 그 제조 방법
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices
JP5117609B1 (ja) * 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
US8772831B2 (en) * 2011-11-07 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. III-nitride growth method on silicon substrate
US8900979B2 (en) * 2011-11-23 2014-12-02 University Of South Carolina Pretreatment method for reduction and/or elimination of basal plane dislocations close to epilayer/substrate interface in growth of SiC epitaxial films
US20130140525A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride growth method on silicon substrate
US8507947B2 (en) * 2011-12-09 2013-08-13 Power Integrations, Inc. High quality GaN high-voltage HFETS on silicon
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
EP2641996A1 (en) * 2012-03-23 2013-09-25 Stanley Electric Co., Ltd. Method for growing magnesium-zinc-oxide-based crystal
US10511150B2 (en) * 2012-04-06 2019-12-17 Furukawa Electric Co., Ltd. Wavelength-variable laser
US8722526B2 (en) * 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
JP5362085B1 (ja) 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP6090899B2 (ja) * 2012-09-06 2017-03-08 パナソニック株式会社 エピタキシャルウェハの製造方法
KR101878754B1 (ko) 2012-09-13 2018-07-17 삼성전자주식회사 대면적 갈륨 나이트라이드 기판 제조방법
US9917004B2 (en) * 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
TWI481752B (zh) * 2012-11-20 2015-04-21 Univ Nat Chiao Tung 鑽石磊晶成長方法
CN104995713A (zh) * 2013-02-18 2015-10-21 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法,层叠的iii族氮化物复合衬底,以及iii族氮化物半导体器件及其制造方法
US9245736B2 (en) * 2013-03-15 2016-01-26 Semiconductor Components Industries, Llc Process of forming a semiconductor wafer
US10460952B2 (en) * 2013-05-01 2019-10-29 Sensor Electronic Technology, Inc. Stress relieving semiconductor layer
KR20140133085A (ko) * 2013-05-09 2014-11-19 엘지이노텍 주식회사 반도체 소자 및 그의 제조 방법
SG11201601129VA (en) * 2013-09-23 2016-03-30 Ultratech Inc Method and apparatus for forming device quality gallium nitride layers on silicon substrates
KR20240148949A (ko) * 2013-09-26 2024-10-11 어플라이드 머티어리얼스, 인코포레이티드 기판 프로세싱을 위한 혼합형-플랫폼 장치, 시스템들, 및 방법들
KR102094471B1 (ko) * 2013-10-07 2020-03-27 삼성전자주식회사 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
US8846504B1 (en) 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
KR102139453B1 (ko) * 2013-12-26 2020-07-30 엘지디스플레이 주식회사 플렉서블 기판 및 그 제조 방법
US9139934B2 (en) * 2014-01-23 2015-09-22 Translucent, Inc. REN semiconductor layer epitaxially grown on REAIN/REO buffer on Si substrate
US9704762B2 (en) * 2014-02-04 2017-07-11 Applied Materials, Inc. Application of in-line glass edge-inspection and alignment check in display manufacturing
US20150243494A1 (en) * 2014-02-25 2015-08-27 Texas Instruments Incorporated Mechanically robust silicon substrate having group iiia-n epitaxial layer thereon
JP6261388B2 (ja) * 2014-03-05 2018-01-17 信越半導体株式会社 半導体エピタキシャルウェーハの製造方法
TWI717777B (zh) * 2014-11-10 2021-02-01 日商德山股份有限公司 Iii族氮化物單結晶製造裝置、使用該裝置之iii族氮化物單結晶之製造方法、及氮化鋁單結晶
KR102308342B1 (ko) * 2015-01-09 2021-10-01 스웨간 에이비 반도체 소자 구조 및 그 제조 방법
US9997652B2 (en) * 2015-03-23 2018-06-12 Sunpower Corporation Deposition approaches for emitter layers of solar cells
US9666754B2 (en) * 2015-05-27 2017-05-30 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor substrate and substrate for semiconductor growth
KR102378823B1 (ko) * 2015-09-07 2022-03-28 삼성전자주식회사 반도체 기판 및 이를 이용한 반도체 발광소자의 제조 방법
US10573517B2 (en) * 2015-10-01 2020-02-25 Globalwafers Co., Ltd. Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
CN105789091B (zh) * 2016-03-16 2020-04-24 沈阳拓荆科技有限公司 负载腔室及其使用该负载腔室之多腔室处理系统
KR102608902B1 (ko) * 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR102742153B1 (ko) * 2016-10-21 2024-12-12 삼성전자주식회사 갈륨 질화물 기판의 제조 방법
KR20180068618A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 질화물 반도체 기판 형성 방법
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP6848584B2 (ja) * 2017-03-24 2021-03-24 住友電気工業株式会社 窒化物半導体層の成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172645A (ja) * 2004-03-08 2004-06-17 Shiro Sakai 窒化ガリウム系化合物半導体の製造方法
KR100999684B1 (ko) * 2009-10-21 2010-12-08 엘지이노텍 주식회사 발광 소자 및 그 제조방법

Also Published As

Publication number Publication date
US10600645B2 (en) 2020-03-24
KR20180069403A (ko) 2018-06-25
US20180174823A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
KR102680861B1 (ko) 질화 갈륨 기판의 제조 방법
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
JP4879614B2 (ja) ３−５族窒化物半導体基板の製造方法
KR101380717B1 (ko) 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
US20250079188A1 (en) Incorporating semiconductors on a polycrystalline diamond substrate
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
CN101651092B (zh) 电路结构的制造方法
KR101878754B1 (ko) 대면적 갈륨 나이트라이드 기판 제조방법
CN101743618A (zh) 外延方法和通过该方法生长的模板
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
JP2018168029A (ja) Ｉｉｉ族窒化物半導体成長用テンプレート
JP2009102218A (ja) 化合物半導体基板の製造方法
JP2009256154A (ja) 半導体結晶成長用基板および半導体結晶
JP4996448B2 (ja) 半導体基板の作成方法
US20150059640A1 (en) Method for reducing growth of non-uniformities and autodoping during column iii-v growth into dielectric windows
KR20140051639A (ko) 대면적 갈륨 나이트라이드 기판을 포함하는 구조체 및 그 제조방법
KR102742153B1 (ko) 갈륨 질화물 기판의 제조 방법
KR102608902B1 (ko) 질화물 반도체 기판 제조방법
CN105551939B (zh) 自组装制备带空腔的iii‑v族氮化物复合衬底的方法
CN116590795A (zh) 一种利用陶瓷衬底生长单晶GaN自支撑衬底的方法
CN105762064B (zh) 用于氮化物生长硅衬底实时图形化的方法
KR20090094516A (ko) 질화갈륨 성장용 베이스 기판, 베이스 기판 제조 방법 및질화갈륨 성장 방법
KR20090048139A (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161215

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211019

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161215

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20231012

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240521

PG1601 Publication of registration