[go: up one dir, main page]

KR102094471B1 - 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체 - Google Patents

질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체 Download PDF

Info

Publication number
KR102094471B1
KR102094471B1 KR1020130119447A KR20130119447A KR102094471B1 KR 102094471 B1 KR102094471 B1 KR 102094471B1 KR 1020130119447 A KR1020130119447 A KR 1020130119447A KR 20130119447 A KR20130119447 A KR 20130119447A KR 102094471 B1 KR102094471 B1 KR 102094471B1
Authority
KR
South Korea
Prior art keywords
buffer layer
nitride semiconductor
layer
nanostructure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130119447A
Other languages
English (en)
Other versions
KR20150040660A (ko
Inventor
이문상
박성수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130119447A priority Critical patent/KR102094471B1/ko
Priority to US14/505,181 priority patent/US9412588B2/en
Publication of KR20150040660A publication Critical patent/KR20150040660A/ko
Application granted granted Critical
Publication of KR102094471B1 publication Critical patent/KR102094471B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

질화물 반도체층의 성장방법이 개시된다. 개시된 질화물 반도체층의 성장방법은, 기판을 준비하는 단계; 상기 기판 상에 복수의 나노 구조물을 형성하는 단계; 상기 나노 구조물의 일부가 노출되도록 상기 기판 상에 제1 버퍼층을 형성하는 단계; 상기 나노 구조물을 제거하여 상기 제1 버퍼층에 보이드(void)를 형성하는 단계; 및 상기 보이드가 형성된 제1 버퍼층 상에 질화물 반도체층을 성장시키는 단계;를 포함한다.

Description

질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체{Method for growing nitride semiconductor layer and Nitride semiconductor formed therefrom}
질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체에 관한 것으로, 보다 상세하게는 고품질의 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체에 관한 것이다.
질화물 반도체를 이용한 전자산업은 그린 산업의 발전과 성장에 부합하는 분야로 기대를 모으고 있다. 특히 질화물 반도체 중 하나인 질화갈륨(GaN)의 경우, 발광 다이오드(LED) 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드(LED)는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다. GaN은 LED를 포함한 고출력 전자부품 소자의 핵심 소자인 적색, 녹색 및 청색발광 다이오드 중 청색 발광 다이오드의 제조에 널리 상용되고 있다. 이는 기존의 청색 영역의 빛을 내는 발광 소자의 반도체 물질인 징크 세레나이드(ZnSe) 보다, GaN를 이용한 청색 발광 다이오드가 휘도와 수명, 그리고 내부 양자효율이 우수하기 때문이다. 또한 GaN은 직접 천이형의 밴드갭 구조를 가지면서 In 이나 Al의 합금을 통해 1.9 ~ 6.2 eV 까지 밴드갭 조절이 가능하므로 녹색, 청색 및 백색광을 방출하는 반도체 층들을 제조할 수 있다. 즉, 밴드갭 조절에 의해 방출 파장을 조절할 수 있기 때문에 특정 장치 특성에 맞추어 재료의 특징들을 맞출 수 있다.
예를 들어, GaN를 이용하여 광기록에 유익한 청색 LED와 백열등을 대체할 수 있는 백색 LED를 만들 수 있기 때문에 광소자로서의 이용 가치가 매우 크다. 또한 항복 전압이 높고, 고온에서도 안정하기 때문에 기존의 재료들로는 구현하지 못하는 고출력 소자나 고온 전자 소자 등 여러 분야에 유용하다. 예를 들어 풀 칼라 디스플레이(Full color display)를 이용한 대형 전광판이나, 신호등, 광기록 매체의 광원, 자동차 엔진의 고출력 트랜지스터 등에 적용할 수 있다.
이종 기판 상에 질화물 반도체층을 성장시킬 때, 이종 기판과 질화물 반도체층 사이의 격자 상수 차이 및 열팽창 계수 차이로 인해 발생하는 크랙을 저감할 수 있는 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체를 제공한다.
본 발명의 일 실시예에 따른 질화물 반도체층의 성장방법은, 기판을 준비하는 단계; 상기 기판 상에 복수의 나노 구조물을 형성하는 단계; 상기 나노 구조물의 일부가 노출되도록 상기 기판 상에 제1 버퍼층을 형성하는 단계; 상기 나노 구조물을 제거하여 상기 제1 버퍼층에 보이드(void)를 형성하는 단계; 및 상기 보이드가 형성된 제1 버퍼층 상에 질화물 반도체층을 성장시키는 단계;를 포함할 수 있다.
상기 나노 구조물을 형성하는 단계는, 스핀 코팅 방식을 이용할 수 있다.
상기 나노 구조물의 크기는, 100nm ~ 500 nm 일 수 있다.
상기 나노 구조물은 산화물(oxide)을 포함할 수 있다. 상기 나노 구조물은, SiO2, TiO2, β-Ga2O3, Ta2O5, RuO2 중 적어도 하나를 포함할 수 있다.
상기 제1 버퍼층을 형성하는 단계에서, 상기 제1 버퍼층을 상기 나노 구조물의 두께보다 작은 두께로 형성할 수 있다.
상기 제1 버퍼층을 형성하는 단계에서, 비활성 분위기에서 제1 버퍼층을 형성할 수 있다.
상기 보이드를 형성하는 단계는, 상기 나노 구조물을 수소(H2) 분위기에 노출시킬 수 있다.
상기 보이드의 크기는, 100nm ~ 500 nm 일 수 있다.
상기 보이드는 단층 또는 복층으로 배열될 수 있다.
상기 제1 버퍼층은, ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다.
상기 복수의 나노 구조물을 형성하는 단계 이전에, 상기 기판 상에 제2 버퍼층을 형성하는 단계를 더 포함할 수 있다.
상기 제2 버퍼층은, ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다.
상기 제1 버퍼층과 상기 제2 버퍼층은 서로 동종이거나 이종일 수 있다.
상기 기판은, 사파이어(sapphire) 기판, 실리콘(silicon) 기판, 실리콘 카바이드(SiC) 기판 중 어느 하나일 수 있다.
상기 기판, 상기 제1 버퍼층 중 적어도 하나를 제거하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 질화물 반도체는, 상술한 질화물 반도체층의 성장방법에 의해 형성된 질화물 반도체층을 포함할 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 질화물 반도체층의 성장방법 및 이에 의해 형성된 질화물 반도체에 따르면, 별도의 마스크 단계를 거치지 않고 간단한 방법으로 버퍼층 내부에 보이드를 형성할 수 있다. 이러한 보이드를 통해, 질화물 반도체층의 성장 과정에서 나타나는 응력을 완화시킴으로써, 크랙 발생을 최소화할 수 있다.
도 1은 종래의 버퍼층 상에 성장된 질화물 반도체층의 상태를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다.
도 5a 내지 도 5d는 도 2의 실시예에 따른 질화물 반도체층(20)의 성장 과정을 개략적으로 도시한 도면이다.
도 6은 스핀 코팅 방식에 의해 기판 상에 형성된 복수의 나노 구조물의 상태를 나타낸 것이다.
도 7은 도 5a 내지 도 5d를 거친 질화물 반도체의 실제 모습을 나타낸 것이다.
도 8a 내지 도 8d는 도 3의 실시예에 따른 질화물 반도체층(20)의 성장 방법을 개략적으로 도시한 도면이다.
이하, 첨부된 도면들을 참조하면서, 본 발명의 실시예에 따른 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체를 상세히 설명한다. 도면에서 동일한 참조번호는 동일한 구성 요소를 지칭하며, 각 구성 요소의 크기나 두께는 설명의 편의를 위해 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예들은 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하에서, 한 층이 기판이나 다른 층의 "위", "상부" 또는 "상"에 구비된다고 설명될 때, 그 층은 기판이나 다른 층에 직접 접하면서 위에 존재할 수도 있고, 그 사이에 또 다른 층이 존재할 수도 있다.
잘 알려져 있는 바와 같이, 질화물에 기반을 둔 질화물 반도체층은 일반적으로 2차원 구조의 박막 형태로 구현된다. 그러나 박막 형태의 질화물 반도체층은 이종 기판에 에피택셜(epitaxial) 성장 시 기판과의 격자 상수와 열팽창 계수의 차이로 결함이 크게 발생할 수 있다.
이러한 이종 기판과 질화물 반도체층의 격자 상수 차이를 완화하기 위하여 이들 사이에 버퍼층이 배치될 수 있다. 그러나, 단순히 버퍼층을 사용하는 것만으로는 크랙 발생을 양산 가능한 수준으로 감소시키기 어려울 수 있다. 도 1은 AlGaN을 포함하는 버퍼층 상에, GaN을 포함하는 질화물 반도체층을 성장시킨 모습을 나타낸 것이다. 도 1을 참조하면, 버퍼층을 사용한다 하더라도 이종 기판 상에 성장된 반도체층에는 크랙이 발생하는 점을 확인할 수 있다.
한편, 현재 가장 많이 사용되고 있는 질화물 반도체층 내부의 전위농도를 줄이는 방법으로는 LEO(Lateral Epitaxial Overgrowth)방법, 펜디오(Pendeo) 방법 등이 있다.
LEO(Lateral Epitaxial Overgrowth)방법은 사파이어 기판 상부에 SiO2 또는 Si3N4 등으로 일정한 모양의 패턴을 형성한 후, SiO2 또는 Si3N4 위에서는 GaN가 성장하지 않는 원리를 이용하여 사파이어가 노출 된 부분에서만 GaN 에피층을 성장시키는 방법이다.
펜디오(Pendeo) 방법은 GaN 에피층을 성장시킨 후, GaN 표면 위에 패턴 형성 후 일부 영역을 에칭하여 그루브(Groove)를 형성하고, 그 상부에 다시 GaN 에피층을 재 성장 (re-growth)하는 방법이다. 이러한 방법들은 모두 GaN 에피층의 성장과정에서 발생하는 전위가 표면으로 전파되는 것을 측면쪽으로 전위 방향을 변화시킴으로써 사파이어 기판과 GaN 에피층 사이의 계면에서 형성된 결함이 표면으로 이동하는 것을 억제하는 방법이다.
그러나, 상기의 방법들은 모두 기판 상에 마스크층을 형성하고 이들을 패터닝하는 과정을 거쳐야 하는 등 공정이 상당히 복잡하다. 또한 거칠기 또는 굴곡을 주기 위해서 건식 에칭(dry etching)을 주로 하게 되는데 식각 후 반도체 표면에 공공(vacancy), 불순물(impurity), 건식 식각 잔류물, 물리적 피해 등과 같은 결함들이 발생하여 소자 효율성이 감소될 수 있다. 더욱이 건식 에칭에 의한 비화학양론적인(nonstoichiometric) 표면이 형성되어 소자의 신뢰성이 저하될 뿐만 아니라 소자의 수명이 단축될 수 있다.
본 발명의 실시예에 따른 질화물 반도체층의 성장방법 및 이에 의해 형성된질화물 반도체는, 기판 상에 마스크층을 형성하고 이를 패터닝하는 복잡한 공정을 거치지 않고도, 버퍼층 내부에 보이드(void)를 형성함으로써, 공정 단가를 낮출 수 있으며, 질화물 반도체의 신뢰성 저하 문제를 개선할 수 있다.
도 2는 본 발명의 일 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다. 도 3 및 도 4는 본 발명의 다른 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 질화물 반도체는 기판(1), 기판(1) 상에 형성된 버퍼층(10), 및 버퍼층(10) 상에 형성된 질화물 반도체층(20)을 포함할 수 있다.
기판(1)은 에피 성장하고자 하는 질화물 반도체층(20)과 이종 기판일 수 있다. 예컨대, 기판(1)은 사파이어(sapphire) 기판, 실리콘(silicon) 기판, 실리콘 카바이드(SiC) 기판 중 어느 하나일 수 있다. 기판(1)은 전도성 기판일 수 있다.
버퍼층(10)은 기판(1) 상에 형성되며, 복수의 보이드(40; void)를 포함할 수 있다. 버퍼층(10)은 복수의 보이드(40)를 포함함으로써, 외력이 작용할 때 쉽게 압축될 수 있다. 이러한 특성은, 기판(1)과 질화물 반도체층(20) 사이의 열팽창 계수 차이로 인해 발생하는 응력을 줄일 수 있다.
보이드(40)의 크기는 약 1 nm ~ 약 1000 nm, 보다 바람직하게는 약 100 nm ~ 약 500 nm 일 수 있다. 복수의 보이드(40) 각각의 크기는 도면과 같이 균일할 수 있으나, 이에 한정되지 않으며, 도면과 달리 각각 또는 적어도 일부가 달라질 수 있다. 보이드(40)의 형상은 다양한 형상을 가질 수 있다. 예를 들어, 보이드(40)의 단면 형상은 원형 형상, 다각형 형상, 타원형상 등을 가질 수 있다. 한편, 보이드(40)의 크기 및 형상은 후술할 나노 구조물(41)의 크기 및 형상에 따라 달라질 수 있다.
버퍼층(10)은 단층 구조 또는 복층 구조를 가질 수 있다. 버퍼층(10)이 단층 구조인 예로서, 기판(1) 상에 형성되며 복수의 보이드(40)를 포함하는 제1 버퍼층(11)을 포함할 수 있다.
버퍼층(10)이 복층 구조인 예로서, 도 3을 참조하면, 버퍼층(10)은 제1 버퍼층(11)과 제2 버퍼층(12)을 포함할 수 있다. 제2 버퍼층(12)은 기판(1) 상에 형성되며, 제1 버퍼층(11)은 제2 버퍼층(12) 상에 형성되며 복수의 보이드(40)를 포함할 수 있다. 도 2, 3에서는 제1 버퍼층(11) 내에서 보이드(40)가 단층으로 배열된 것이 개시되어 있으나, 이에 한정되는 것은 아니며, 도 4와 같이 보이드(40, 40A)가 버퍼층(10) 내에서 복층으로 배열될 수도 있다. 여기서, 제1, 3 버퍼층(11, 13)과, 제2, 제4 버퍼층(12, 14)의 구분은 보이드(40, 40A)의 포함 여부를 기준으로 한다.
제1 버퍼층(11), 제2 버퍼층(12), 제3 버퍼층(13), 제4 버퍼층(14)은 ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다. 제1 버퍼층(11)과 제2 버퍼층(12)은 서로 동종이거나 이종의 물질일 수 있다. 제3 버퍼층(13)과 제4 버퍼층(14)은 서로 동종이거나 이종의 물질일 수 있다. 예를 들어, 제2 버퍼층(11)은 AlGaN, 또는 AlN이며, 제1 버퍼층(11), 제3 버퍼층(13) 및 제4 버퍼층(14)은 GaN일 수 있다.
버퍼층(10) 상에 질화물 반도체층(20)이 형성될 수 있다. 예를 들어, 질화물 반도체층(20)은 에피택셜 성장될 수 있다. 질화물 반도체층(20)은 질화물을 기반으로 하는 반도체층으로서, 질화갈륨(GaN)을 포함할 수 있다. 예를 들어, 질화물 반도체층(20)은 InxAlyGa1 -x- yN(0≤x, 0≤y, x+y≤1)일 수 있다.
질화물 반도체층(20)은 전자소자 또는 발광소자 제조를 위한 단층 또는 다층 구조를 가질 수 있다. 도 5는 본 발명의 다른 실시예에 따른 질화물 반도체를 개략적으로 나타낸 단면도이다. 도 5를 참조하면, 질화물 반도체층(20)은 제1 도전형 질화갈륨층(21), 활성층(22), 제2 도전형 질화 갈륨층(23)을 포함할 수 있다.
제1 도전형 질화갈륨층(21)은 버퍼층(10) 상에 형성되며, 제1 도전형 불순물로 도핑된 질화갈륨층일 수 있다. 제1 도전형 불순물은 n형 불순물일 수 있으며, n형 불순물은 예를 들어, Si, Ge, Se, Te 등을 포함할 수 있다. 한편, 제1 도전형 질화갈륨층(21)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 성장될 수 있다.
활성층(22)은 제1 도전형 질화갈륨층(21)과 제2 도전형 질화갈륨층(23) 사이에 배치되는 것으로서, 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 빛을 방출한다. 활성층(22)은 인듐(In) 함량에 따라 밴드갭 에너지가 조절되도록 In1 -xGaxN(0<x<1) 등의 반도체 재료로 형성될 수 있다. 활성층(22)은 양자 장벽층과 양자 우물층이 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층일 수 있다.
제2 도전형 질화갈륨층(23)은 활성층(22) 상에 형성되며, 제2 도전형 불순물로 도핑된 질화갈륨층일 수 있다. 제2 도전형 불순물은 p형 불순물일 수 있으며, 예를 들어 Mg, Zn, Be 등을 포함할 수 있다. 제2 도전형 질화갈륨층(23)은 MOCVD, HVPE, MBE 등으로 성장될 수 있다. 한편, 제1 및 제2 도전형 질화갈륨층(21, 23)은 각각 n형 및 p형 질화갈륨층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.
도 6a 내지 도 6d는 도 2의 실시예에 따른 질화물 반도체층(20)의 성장 과정을 개략적으로 도시한 도면이다.
도 6a를 참조하면, 먼저 기판(1)을 준비하고, 복수의 나노 구조물(41)을 기판(1) 상에 형성한다.
기판(1)은 에피 성장하고자 하는 질화물 반도체층(20)과 이종 기판일 수 있다. 예컨대, 기판(1)은 사파이어(sapphire) 기판, 실리콘(silicon) 기판, 실리콘 카바이드(SiC) 기판 중 어느 하나일 수 있다. 기판(1)은 전도성 기판일 수 있다.
나노 구조물(41)은 산화물을 포함할 수 있다. 예를 들어, 나노 구조물(41)은 SiO2, TiO2, β-Ga2O3, Ta2O5, RuO2 중 적어도 하나를 포함할 수 있다.
나노 구조물(41)의 크기(직경)는 약 1 nm ~ 약 1000 nm, 바람직하게는 약 100nm ~ 약 500 nm 일 수 있다. 나노 구조물(41)의 단면 형상은 다양한 구조를 가질 수 있다. 예로서, 나노 구조물(41)의 단면 형상은 원형 형상, 다각형 형상, 타원형상 등을 가질 수 있다.
나노 구조물(41)은 코팅 방식에 의해 기판(1) 상에 형성될 수 있다. 예를 들어, 나노 구조물(41)은 스핀 코팅 방식을 이용하여 기판(1) 상에 형성될 수 있다. 스핀 코팅 방식은 나노 구조물(41)을 적절한 용매에 분산시킨 상태의 용액을 이용하는 습식 방식이다. 용매의 농도, 스핀 속도 등의 조건을 조절하여, 나노 구조물(41)의 배열을 조절할 수 있다.
도 7은 스핀 코팅 방식에 의해 기판(1) 상에 형성된 복수의 나노 구조물(41)의 상태를 나타낸 것이다. 별도의 마스크 공정 없이도, 도 7과 같이, 스핀 코팅 방식에 의해서, 기판(1) 상에 복수의 나노 구조물(41)이 배열된 것을 알 수 있다.
도 6b를 참조하면, 나노 구조물(41)의 일부가 노출되도록 기판(1) 상에 제1 버퍼층(11)을 형성한다. 나노 구조물(41)의 일부가 노출되도록 함으로써, 이후 진행될 공정(도 6c 참조)에 의해 나노 구조물(41)이 제거되어 보이드(40)가 형성될 수 있다.
나노 구조물(41)의 일부가 노출되도록 제1 버퍼층(11)을 형성하는 예로서, 제1 버퍼층(11)의 두께가 나노 구조물(41)의 두께보다 작도록, 제1 버퍼층(11)을 형성할 수 있다. 그에 따라 제1 버퍼층(11)은 나노 구조물(41)의 상부의 일부가 노출될 수 있다. 제1 버퍼층(11)은 나노 구조물(41)의 두께의 적어도 50% 이상의 두께일 수 있다. 제1 버퍼층(11)은 나노 구조물(41)의 두께의 적어도 50% 미만의 두께를 가질 경우, 이후에 형성될 질화물 반도체층(20)에 의해 보이드(40)가 유지되지 않을 수 있기 때문이다.
제1 버퍼층(11)은 ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 버퍼층(11)은 GaN을 포함할 수 있다. 제1 버퍼층(11)은 800 ~ 1100 ℃ 의 온도에서 성장될 수 있다. 이 때, 성장 분위기는 비활성 분위기일 수 있다. 비활성 분위기를 위해서, 질소(N2), 아르곤(Ar) 가스 등이 이용될 수 있다. 비활성 분위기에서 제1 버퍼층(11)을 성장함으로써, 나노 구조물(41)이 제1 버퍼층(11)의 성장과정에서 애싱(ashing)되는 것을 방지할 수 있다. 제1 버퍼층(11)의 성장이 진행되는 동안 나노 구조물(41)이 애싱될 경우, 제1 버퍼층(11)에 보이드(40)가 형성되지 않기 때문이다.
도 6c를 참조하면, 제1 버퍼층(11)에서 나노 구조물(41)을 제거한다. 나노 구조물(41)을 제거함으로써, 제1 버퍼층(11)에 보이드(40)가 형성될 수 있다.
나노 구조물(41)을 제거하기 위한 방식의 하나로서, 나노 구조물(41)을 수소(H2) 분위기에 노출시킬 수 있다. 예를 들어, 나노 구조물(41)이 산화물을 포함할 때, 수소 분위기에 노출된 나노 구조물(41)은 산화물과 수소의 화학적 반응에 의하여 제거될 수 있다.
나노 구조물(41)이 제거된 제1 버퍼층(11)은 나노 구조물(41)에 대응하는 보이드(40)를 가질 수 있다. 보이드(40)의 크기 및 형상은 나노 구조물(41)의 크기 및 형상에 따라 달라질 수 있다. 예를 들어, 보이드(40)의 크기는 약 1 nm ~ 약 1000 nm, 보다 바람직하게는 약 100nm ~ 약 500 nm 일 수 있다. 복수의 보이드(40) 각각의 크기는 도면과 같이 균일할 수 있으나, 이에 한정되지 않으며, 도면과 달리 각각 또는 적어도 일부가 달라질 수 있다.
도 6d를 참조하면, 보이드(40)가 형성된 제1 버퍼층(11) 상에 질화물 반도체층(20)을 형성한다. 이를 통해, 보이드(40)는 외부로부터 밀폐된다. 한편, 도면상 보이드(40)의 상부가 평평한 형태로 도시되어 있으나, 이는 설명의 편의를 위한 것이며, 이에 한정되는 것은 아니다.
질화물 반도체층(20)은 보이드(40)가 형성된 제1 버퍼층(11) 상에 에피택셜 성장될 수 있다. 보이드(40)는 외부 압력에 의해 쉽게 압축될 수 있다. 이러한 특성은, 기판(1)과 질화물 반도체층(20) 사이의 열팽창 계수 차이로 인해 발생하는 응력, 예를 들어 질화물 반도체층(20)에 작용하는 응력을 줄일 수 있다.
도 8은 도 6a 내지 도 6d를 거친 질화물 반도체의 실제 모습을 나타낸 것이다. 도 8을 참조하면, 질화갈륨을 재질로 하는 제1 버퍼층(11) 내에 소정 크기의 보이드(40)가 형성되었으며, 그 상부에 형성된 질화갈륨을 포함하는 질화물 반도체층(20)이 크랙 없이(crack-free) 성장될 수 있음을 확인할 수 있었다.
도 9a 내지 도 9d는 도 3의 실시예에 따른 질화물 반도체층(20)의 성장 방법을 개략적으로 도시한 도면이다. 도 9a 내지 도 9d에 개시된 실시예에는 앞서 살펴본 도 6a 내지 도 6d에 개시된 실시예와 버퍼층(10)의 형성 과정이 상이할 뿐, 나머지 과정은 실질적으로 유사하다. 따라서, 상기 도 6a 내지 도 6d에 개시된 실시예와의 유사점에 대해서는 중복 설명을 생략하기로 하고, 차이점을 중심으로 설명하기로 한다..
도 9a를 참조하면, 복수의 나노 구조물(41)을 형성하기 이전에, 기판(1) 상에 제2 버퍼층(12)을 형성한다. 다음으로, 제2 버퍼층(12) 상에 복수의 나노 구조물(41)을 형성한다. 이와 같이, 복수의 나노 구조물(41)을 제2 버퍼층(12) 상에 형성함으로써, 복수의 나노 구조물(41)을 기판(1) 상에 간접적으로 형성할 수 있다.
제2 버퍼층(12)은 ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다. 예를 들어, 제2 버퍼층(12)은 GaN을 포함할 수 있다. 제2 버퍼층(12)을 형성하기 위하여 다양한 방법이 사용될 수 있다. 예를 들어, 제2 버퍼층(12)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 중 어느 하나를 적용하여 형성될 수 있다.
제2 버퍼층(12)은 제1 버퍼층(11)과 동종이거나 이종의 물질일 수 있다. 예를 들어, 제2 버퍼층(12)은 AlN 또는 AlGaN이며, 제1 버퍼층(11)은 GaN일 수 있다.
도 10a 내지 도 10h는 도 4의 실시예에 따른 질화물 반도체층(20)의 성장 방법을 개략적으로 도시한 도면이다. 도 10a 내지 10h에 개시된 실시예는 도 9a 내지 도 9d에 개시된 실시예를 따르되, 보이드(40, 40A)를 복층으로 배열되도록 형성하는 추가 공정이 포함된다. 도 10a 내지 도 10c는 상기 도 9a 내지 도 9c와 동일하게 진행되므로, 중복 설명은 생략한다.
도 10d를 참조하면, 보이드(40)가 형성된 제1 버퍼층(11) 상에 제4 버퍼층(14)을 형성한다. 이를 통해, 보이드(40)를 외부로부터 밀폐한다.
제4 버퍼층(14)은 ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다. 예를 들어, 제4 버퍼층(14)은 GaN을 포함할 수 있다. 제4 버퍼층(14)을 형성하기 위하여 다양한 방법이 사용될 수 있다. 예를 들어, 제4 버퍼층(14)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 중 어느 하나를 적용하여 형성될 수 있다.
도 10e를 참조하면, 제4 버퍼층(14) 상에 나노 구조물(41A)을 형성할 수 있다. 나노 구조물(41A)은 산화물을 포함할 수 있다. 예를 들어, 나노 구조물(41A)은 SiO2, TiO2, β-Ga2O3, Ta2O5, RuO2 중 적어도 하나를 포함할 수 있다.
나노 구조물(41A)의 크기(직경)는 약 1 nm ~ 약 1000 nm, 보다 바람직하게는 약 100nm ~ 약 500 nm 일 수 있다. 나노 구조물(41A)의 단면 형상은 다양한 구조를 가질 수 있다. 예로서, 나노 구조물(41A)의 단면 형상은 원형 형상, 다각형 형상, 타원형상 등을 가질 수 있다. 나노 구조물(41)과 나노 구조물(41A)의 크기, 형상 등은 서로 동일하거나 다를 수 있다.
나노 구조물(41A)은 코팅 방식에 의해 제4 버퍼층(14) 상에 형성될 수 있다. 예를 들어, 나노 구조물(41)은 스핀 코팅 방식을 이용하여 제4 버퍼층(14) 상에 형성될 수 있다.
도 10f를 참조하면, 나노 구조물(41A)의 일부가 노출되도록 제4 버퍼층(14) 상에 제3 버퍼층(13)을 형성한다. 나노 구조물(41A)의 일부가 노출되도록 함으로써, 이후 진행될 공정에 의해 나노 구조물(41A)이 제거되어 보이드(40A)가 형성될 수 있다.
나노 구조물(41A)의 일부가 노출되도록 제3 버퍼층(13)을 형성하는 예로서, 제3 버퍼층(13)의 두께가 나노 구조물(41A)의 두께보다 작도록, 제3 버퍼층(13)을 형성할 수 있다. 그에 따라 제3 버퍼층(13)은 나노 구조물(41A)의 상부가 노출될 수 있다. 제3 버퍼층(13)은 나노 구조물(41A)의 두께의 적어도 50% 이상의 두께일 수 있다. 제3 버퍼층(13)은 나노 구조물(41A)의 두께의 적어도 50% 미만의 두께를 가질 경우, 이후에 형성될 질화물 반도체층(20)에 의해 보이드(40A)가 유지되지 않을 수 있기 때문이다.
제3 버퍼층(13)은 ZnO, BN, AlN, GaN, AlGaN 중 적어도 하나를 포함할 수 있다. 예를 들어, 제3 버퍼층(11)은 GaN을 포함할 수 있다. 제3 버퍼층(11)은 800 ~ 1100 ℃ 의 온도에서 성장될 수 있다. 이 때, 성장 분위기는 비활성 분위기일 수 있다. 비활성 분위기를 위해서, 질소(N2), 아르곤(Ar) 가스 등이 이용될 수 있다. 비활성 분위기에서 제3 버퍼층(13)을 성장함으로써, 나노 구조물(41A)이 제3 버퍼층(13)의 성장과정에서 애싱(ashing)되는 것을 방지할 수 있다. 제3 버퍼층(13)의 성장이 진행되는 동안 나노 구조물(41A)이 애싱될 경우, 제3 버퍼층(13)에 보이드(40A)가 형성되지 않기 때문이다.
도 10g를 참조하면, 제3 버퍼층(13)에서 나노 구조물(41A)을 제거한다. 나노 구조물(41A)을 제거함으로써, 제3 버퍼층(13)에 보이드(40A)가 형성될 수 있다.
나노 구조물(41A)을 제거하기 위한 방식의 하나로서, 나노 구조물(41A)을 수소(H2) 분위기에 노출시킬 수 있다. 예를 들어, 나노 구조물(41A)이 산화물을 포함할 때, 수소 분위기에 노출된 나노 구조물(41A)은 산화물과 수소의 화학적 반응에 의하여 제거될 수 있다.
나노 구조물(41A)이 제거된 제3 버퍼층(13)은 나노 구조물(41A)에 대응하는 보이드(40A)를 가질 수 있다. 보이드(40A)의 크기 및 형상은 나노 구조물(41A)의 크기 및 형상에 따라 달라질 수 있다. 예를 들어, 보이드(40A)의 크기는 약 1 nm ~ 약 1000 nm, 보다 바람직하게는 약 100nm ~ 약 500 nm 일 수 있다. 복수의 보이드(40A) 각각의 크기는 도면과 같이 균일할 수 있으나, 이에 한정되지 않으며, 도면과 달리 각각 또는 적어도 일부가 달라질 수 있다. 또한, 제1 버퍼층(11)의 보이드(40)와 제3 버퍼층(13)의 보이드(40A)의 크기가 동일할 수 있으나, 이에 한정되지 않으며, 필요에 따라 서로 달라질 수 있다.
도 10h를 참조하면, 보이드(40A)가 형성된 제3 버퍼층(13) 상에 질화물 반도체층(20)을 형성한다. 이를 통해, 보이드(40A)는 외부로부터 밀폐된다.
질화물 반도체층(20)은 복층 구조의 보이드(40, 40A)가 형성된 버퍼층(10) 상에 에피택셜 성장될 수 있다. 제1 버퍼층(11)의 보이드(40)와 제3 버퍼층(13)의 보이드(40A)는 외부 압력에 의해 더욱 쉽게 압축될 수 있다. 이러한 특성은, 기판(1)과 질화물 반도체층(20) 사이의 열팽창 계수 차이로 인해 발생하는 응력, 예를 들어 질화물 반도체층(20)에 작용하는 응력을 효율적으로 완화시킬 수 있다
한편, 도 10a 내지 10h에서는 보이드(40, 40A)가 2층으로 형성된 예를 중심으로 설명하였으나, 보이드(40, 40A)는 상술한 단계를 반복하여 3층 이상으로 형성될 수 있다.
지금까지, 본 발명의 이해를 돕기 위하여 질화물 반도체층(20)의 성장 방법 및 이에 의하여 성장된 질화물 반도체에 대한 예시적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
1...기판 10...버퍼층
11...제1 버퍼층 12...제2 버퍼층
13...제1 버퍼층 14...제2 버퍼층
20...질화물 반도체층 40, 40A...보이드
41, 41A...나노 구조물

Claims (17)

  1. 기판을 준비하는 단계;
    상기 기판 상에 복수의 나노 구조물을 형성하는 단계;
    상기 나노 구조물의 일부가 노출되도록 상기 기판 상에 제1 버퍼층을 형성하는 단계;
    상기 나노 구조물을 제거하여 상기 제1 버퍼층에 보이드(void)를 형성하는 단계; 및
    상기 보이드가 상기 제1 버퍼층에 의해 수평으로 둘러싸이도록 상기 제1 버퍼층의 상부 표면 상에 질화물 반도체층을 성장시키는 단계;를 포함하는 질화물 반도체층의 성장방법.
  2. 제1항에 있어서,
    상기 나노 구조물을 형성하는 단계는,
    스핀 코팅 방식을 이용하는 질화물 반도체층의 성장방법.
  3. 제1항에 있어서,
    상기 나노 구조물의 크기는, 100nm ~ 500 nm 이며,
    상기 보이드의 크기는, 100nm ~ 500 nm 인, 질화물 반도체층의 성장방법.
  4. 제1항에 있어서,
    상기 제1 버퍼층을 형성하는 단계에서,
    상기 제1 버퍼층을 상기 나노 구조물의 두께보다 작은 두께로 형성하는 질화물 반도체층의 성장방법.
  5. 제1항에 있어서,
    상기 제1 버퍼층을 형성하는 단계는 비활성 분위기에서 제1 버퍼층을 형성하며,
    상기 보이드를 형성하는 단계는 상기 나노 구조물을 수소(H2) 분위기에 노출시키는, 질화물 반도체층의 성장방법.
  6. 제1항에 있어서,
    상기 보이드는 단층 또는 복층으로 배열되는 질화물 반도체층의 성장방법.
  7. 제1항에 있어서,
    상기 복수의 나노 구조물을 형성하는 단계 이전에,
    상기 기판 상에 제2 버퍼층을 형성하는 단계를 더 포함하는 질화물 반도체층의 성장방법.
  8. 제7항에 있어서,
    상기 제1 버퍼층과 상기 제2 버퍼층은 서로 동종이거나 이종인 질화물 반도체층의 성장방법.
  9. 제1항에 있어서,
    상기 기판, 상기 제1 버퍼층 중 적어도 하나를 제거하는 단계를 더 포함하는 질화물 반도체층의 성장방법.
  10. 제1항 내지 제9항 중 어느 한 한의 방법에 의해 성장된 질화물 반도체층을 포함하는 질화물 반도체.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020130119447A 2013-10-07 2013-10-07 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체 Active KR102094471B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130119447A KR102094471B1 (ko) 2013-10-07 2013-10-07 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
US14/505,181 US9412588B2 (en) 2013-10-07 2014-10-02 Method of growing nitride semiconductor layer and nitride semiconductor formed by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130119447A KR102094471B1 (ko) 2013-10-07 2013-10-07 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체

Publications (2)

Publication Number Publication Date
KR20150040660A KR20150040660A (ko) 2015-04-15
KR102094471B1 true KR102094471B1 (ko) 2020-03-27

Family

ID=52777272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130119447A Active KR102094471B1 (ko) 2013-10-07 2013-10-07 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체

Country Status (2)

Country Link
US (1) US9412588B2 (ko)
KR (1) KR102094471B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015089514A2 (en) * 2013-12-13 2015-06-18 Colorado State University Research Foundation Nano-stamp and matched reader for anti-counterfeiting applications
CN105990493B (zh) * 2015-02-13 2019-01-15 展晶科技(深圳)有限公司 发光二极管封装结构
JP7224020B2 (ja) 2015-10-15 2023-02-17 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
KR102680861B1 (ko) * 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
US20180277713A1 (en) * 2017-03-21 2018-09-27 Glo Ab Red light emitting diodes having an indium gallium nitride template layer and method of making thereof
CN107670684B (zh) * 2017-10-27 2020-06-02 张香丽 一种嵌入型TiO2空心球/GaN/Ga2O3异质结光催化薄膜及其制备方法
CN110211869A (zh) * 2019-05-28 2019-09-06 北京大学 利用二维氮化硼插入层弛豫氮化物外延结构中应力的方法
WO2024145658A1 (en) 2022-12-30 2024-07-04 Opnovix Corp. Variable composition ternary compound semiconductor alloys, structures, and devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361461A (en) 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
US20060292777A1 (en) * 2005-06-27 2006-12-28 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20120091094A1 (en) * 2010-10-15 2012-04-19 Aurotek Corporation Method for forming nanostructure
US20130126867A1 (en) 2011-11-18 2013-05-23 Invensas Corporation High yield substrate assembly
US20130187124A1 (en) * 2012-01-25 2013-07-25 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR20050029735A (ko) 2003-09-22 2005-03-28 엘지전자 주식회사 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
US20050142876A1 (en) * 2003-10-24 2005-06-30 Katona Thomas M. Maskless lateral epitaxial overgrowth of aluminum nitride and high aluminum composition aluminum gallium nitride
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100682880B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR100893360B1 (ko) 2008-05-02 2009-04-15 (주)그랜드 텍 질화갈륨 단결정의 성장을 위한 버퍼층의 형성방법
EP2285736A2 (en) 2008-05-06 2011-02-23 Kyma Technologies, INC. Group iii nitride templates and related heterostructures, devices, and methods for making them
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
EP2290359A1 (en) 2009-08-18 2011-03-02 Universität Ulm Semiconductor device and method for manufacturing a semiconductor device
JP6284290B2 (ja) 2010-02-19 2018-02-28 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
US9117954B2 (en) 2010-03-09 2015-08-25 European Nano Invest Ab High efficiency nanostructured photovoltaic device manufacturing
KR101786951B1 (ko) 2010-04-23 2017-10-19 삼성전자주식회사 초발수 코팅 조성물, 상기 조성물의 경화물을 포함하는 초발수 코팅층, 및 상기 초발수 코팅층을 포함하는 열교환기
IT1402132B1 (it) 2010-07-12 2013-08-28 Enea Agenzia Naz Per Le Nuove Tecnologie L En E Lo Sviluppo Economico Sostenibile; Film sottile per schermi elettromagnetici trasparenti per risparmio energetico
US20120235115A1 (en) 2011-01-24 2012-09-20 Applied Materials, Inc. Growth of iii-v led stacks using nano masks
WO2012154692A1 (en) 2011-05-06 2012-11-15 Molycorp Minerals, Llc Lanthanide-mediated water splitting process for hydrogen and oxygen generation
US9287412B2 (en) 2011-05-06 2016-03-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices
TW201246599A (en) 2011-05-06 2012-11-16 Nanocrystal Asia Inc Taiwan Semiconductor substrate and fabricating method thereof
KR101216363B1 (ko) 2011-06-03 2012-12-28 주식회사 판크리스탈 다수의 보이드를 갖는 질화물 반도체 및 그 제조 방법.
US20120315742A1 (en) 2011-06-08 2012-12-13 Sumitomo Electric Industries, Ltd. Method for forming nitride semiconductor device
US20130009167A1 (en) 2011-07-06 2013-01-10 Sharp Kabushiki Kaisha Light emitting diode with patterned structures and method of making the same
WO2013010113A1 (en) 2011-07-14 2013-01-17 The Board Of Trustees Of The University Of Illinois Non-contact transfer printing
US20130021669A1 (en) 2011-07-21 2013-01-24 Raydex Technology, Inc. Spectrally Tunable Optical Filter
TWI447952B (zh) 2011-08-22 2014-08-01 Lextar Electronics Corp 發光二極體裝置的製造方法及發光半導體結構
KR20130035685A (ko) 2011-09-30 2013-04-09 서울옵토디바이스주식회사 질화물 반도체 소자 제조 방법
KR20130040498A (ko) 2011-10-14 2013-04-24 삼성코닝정밀소재 주식회사 질화갈륨 막 제조방법
TWI474507B (zh) 2011-10-18 2015-02-21 Lextar Electronics Corp 固態發光元件之製作方法
TW201318233A (zh) 2011-10-26 2013-05-01 Foxsemicon Integrated Tech Inc 發光二極體晶粒
CN103091747B (zh) 2011-10-28 2015-11-25 清华大学 一种光栅的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361461A (en) 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
US20060292777A1 (en) * 2005-06-27 2006-12-28 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US20120091094A1 (en) * 2010-10-15 2012-04-19 Aurotek Corporation Method for forming nanostructure
US20130126867A1 (en) 2011-11-18 2013-05-23 Invensas Corporation High yield substrate assembly
US20130187124A1 (en) * 2012-01-25 2013-07-25 Invenlux Limited Lighting-emitting device with nanostructured layer and method for fabricating the same

Also Published As

Publication number Publication date
KR20150040660A (ko) 2015-04-15
US20150099348A1 (en) 2015-04-09
US9412588B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
KR102094471B1 (ko) 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체
JP5097532B2 (ja) 化合物半導体発光素子の製造方法
TWI451591B (zh) 以氮化物為主之發光裝置
CN103578926B (zh) 半导体缓冲结构、半导体器件和制造半导体器件的方法
CN106057988B (zh) 一种GaN基发光二极管的外延片的制备方法
JP4997621B2 (ja) 半導体発光素子およびそれを用いた照明装置
KR102122846B1 (ko) 질화물 반도체 성장 방법, 이를 이용한 반도체 제조용 템플릿 제조 방법 및 반도체 발광 소자 제조 방법
JP4995053B2 (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
TW201501349A (zh) 具有包含ＩｎＧａＮ之作用區域之半導體結構、形成此等半導體結構之方法及由此等半導體結構所形成之發光裝置
JP2014036231A (ja) 半導体素子の製造方法
KR102099877B1 (ko) 질화물 반도체 디바이스의 제조 방법
JP2009123836A (ja) 窒化物半導体発光素子
JP2008066591A (ja) 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US9012934B2 (en) Method of forming semiconductor layer and semiconductor light emitting device
KR101198759B1 (ko) 질화물계 발광 소자
KR100834698B1 (ko) 질화 갈륨 박막 형성 방법 및 이 방법에 의해 제조된 질화갈륨 박막 기판
JP2008227103A (ja) ＧａＮ系半導体発光素子
TWI612686B (zh) 發光元件及其製造方法
KR100730752B1 (ko) 초격자층을 갖는 화합물 반도체, 이를 이용한 발광 다이오드 및 이의 제조 방법
TWI641160B (zh) 發光元件及其製造方法
KR101562928B1 (ko) 발광 다이오드 및 그 제조방법
TW201904087A (zh) 發光元件及其製造方法
KR100857796B1 (ko) 질화물계 발광 소자
KR102185686B1 (ko) 에피택셜층의 성장 방법 및 반도체 구조물
KR101414652B1 (ko) 질화물 반도체 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20131007

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20181008

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20131007

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20191115

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200310

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200323

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200324

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230222

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20240227

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 6

End annual number: 6