[go: up one dir, main page]

JP5362085B1 - 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 - Google Patents

窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP5362085B1
JP5362085B1 JP2012195586A JP2012195586A JP5362085B1 JP 5362085 B1 JP5362085 B1 JP 5362085B1 JP 2012195586 A JP2012195586 A JP 2012195586A JP 2012195586 A JP2012195586 A JP 2012195586A JP 5362085 B1 JP5362085 B1 JP 5362085B1
Authority
JP
Japan
Prior art keywords
layer
buffer
buffer layer
nitride semiconductor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012195586A
Other languages
English (en)
Other versions
JP2014053385A (ja
Inventor
学史 吉田
年輝 彦坂
佳幸 原田
直治 杉山
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012195586A priority Critical patent/JP5362085B1/ja
Priority to US13/626,265 priority patent/US9053931B2/en
Priority to EP13175320.4A priority patent/EP2706558B1/en
Priority to CN201310331650.XA priority patent/CN103682009B/zh
Priority to KR1020130091854A priority patent/KR101497823B1/ko
Application granted granted Critical
Publication of JP5362085B1 publication Critical patent/JP5362085B1/ja
Publication of JP2014053385A publication Critical patent/JP2014053385A/ja
Priority to KR1020140150124A priority patent/KR101528428B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/815—Bodies having stress relaxation structures, e.g. buffer layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】クラックを抑制した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を提供する。
【解決手段】実施形態によれば、シリコン基板と、バッファ部と、機能層と、を備えた窒化物半導体ウェーハが提供される。バッファ部は、シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、４以上の整数）を有する。第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有する。第ｉバッファ層の上に設けられた第（ｉ＋１）バッファ層は、第１方向の格子長Ｗ（ｉ＋１）を有する。第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。
【選択図】図１

Description

本発明の実施形態は、窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法に関する。
窒化物半導体を含む半導体層をシリコン基板上に形成した窒化物半導体ウェーハがある。窒化物半導体ウェーハは、例えば、発光ダイオード（ＬＥＤ）、高速電子デバイスまたはパワーデバイスなどの製造に用いられる。窒化物半導体ウェーハには、シリコン基板の熱膨張係数と半導体層の熱膨張係数の違いにより、製造時に半導体層にクラックが発生し易いという問題がある。
特表２００４−５２４２５０号公報
本発明の実施形態は、クラックを抑制した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を提供する。
本発明の実施形態によれば、シリコン基板と、バッファ部と、機能層と、を備えた窒化物半導体ウェーハが提供される。前記バッファ部は、前記シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、４以上の整数）を有する。前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有する。前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有する。前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層は、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。
第１の実施形態に係る窒化物半導体ウェーハを示す模式的断面図である。 第１の実施形態に係る窒化物半導体ウェーハの特性を例示する逆格子空間マッピング図である。 参考例の特性を例示する逆格子空間マッピング図である。 窒化物半導体ウェーハの特性を例示する表である。 窒化物半導体ウェーハの特性を例示するグラフ図である。 窒化物半導体ウェーハの特性を例示する表である。 窒化物半導体ウェーハの特性を例示するグラフ図である。 第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハの一部を示す模式的断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハの一部を示す模式的断面図である。 第１の実施形態に係る別の窒化物半導体ウェーハを示す模式的断面図である。 第２の実施形態に係る窒化物半導体素子を示す模式的断面図である。 図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を示す工程順模式的断面図である。 第３の実施形態に係る窒化物半導体ウェーハの製造方法を示すフローチャート図である。
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
本実施形態に係る窒化物半導体ウェーハ１１０は、例えば、半導体発光素子、半導体受光素子、または、電子デバイスなどの窒化物半導体素子の製造に用いられる。半導体発光素子は、例えば、発光ダイオード（ＬＥＤ）及びレーザダイオード（ＬＤ）などを含む。半導体受光素子は、例えば、フォトダイオード（ＰＤ）などを含む。電子デバイスは、例えば、高電子移動度トランジスタ（ＨＥＭＴ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、電界トランジスタ（ＦＥＴ）及びショットキーバリアダイオード（ＳＢＤ）などを含む。
図１は、第１の実施形態に係る窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１に表したように、本実施形態に係る窒化物半導体ウェーハ１１０は、シリコン基板４０と、バッファ部５０と、機能層１０ｓと、を備える。
バッファ部５０は、シリコン基板４０の上に設けられる。機能層１０ｓは、バッファ部５０の上に設けられる。機能層１０ｓは、窒化物半導体を含む。
ここで、シリコン基板４０から機能層１０ｓに向かう積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
バッファ部５０は、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎの複数のバッファ層を有する。但し、ｎは、４以上の整数である。第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎのうちの第ｉバッファ層ＢＦｉは、第１バッファ層ＢＦ１の主面ＢＦ１ａに対して平行な第１方向の格子長Ｗｉを有する。但し、ｉは、１以上ｎ未満の整数である。
第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）は、第１方向の格子長Ｗ（ｉ＋１）を有する。第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層（すなわち第ｉバッファ層ＢＦｉ及び第（ｉ＋１）バッファ層ＢＦ（ｉ＋１））は、全て（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす。後述するように、（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉは、０．００３以上であることが好ましい。
第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）は、例えば、第ｉバッファ層ＢＦｉに接する。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）は、例えば、第ｉバッファ層ＢＦｉとの界面近傍に、シリコンの濃度の高い領域を含んでもよい。
例えば、第１バッファ層ＢＦ１の主面ＢＦ１ａが、ｃ面である場合、第１方向は例えばａ軸方向である。例えば、格子長Ｗｉは、第ｉバッファ層ＢＦｉにおけるａ軸方向の格子長である。
以下では、説明を簡単にするために、第１方向がａ軸方向である場合として説明する。ただし、実施形態において、第１方向は、主面ＢＦ１ａ（Ｘ−Ｙ平面）に対して平行な任意の方向とすることができ、以下の説明は、ａ軸方向が主面ＢＦ１ａ（Ｘ−Ｙ平面）に対して平行な任意の方向である場合に適用できる。
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎは、窒化物半導体を含む。第１バッファ層ＢＦ１は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。第ｎバッファ層ＢＦｎは、例えば、ＡｌｘｎＧａ１−ｘｎＮ（０≦ｘｎ＜１）を含む。第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの間の第ｉバッファ層ＢＦｉは、例えば、ＡｌｘｉＧａ１−ｘｉＮ（０＜ｘｉ＜１）を含む。第１バッファ層ＢＦ１は、例えば、ＡｌＮ層である。第ｎバッファ層ＢＦｎは、例えば、ＧａＮ層である。第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの間の第ｉバッファ層ＢＦｉは、例えば、ＡｌＧａＮ層である。以下では、第１バッファ層ＢＦ１がＡｌＮ層であり、第ｎバッファ層ＢＦｎがＧａＮ層である場合として説明する。
第ｉバッファ層ＢＦｉと第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）との第１方向（例えばａ軸方向）の格子不整合率（lattice mismatch)ＬＭは、（１）式で求められる。
［数１］
ＬＭ＝（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ ×１００（％） … （１）

以下では、ＡｌＮ層とＧａＮ層との物性値から得られるａ軸方向の格子不整合率をＬＭｃ、ＡｌＮ層とＧａＮ層との実験値から得られるａ軸方向の格子不整合率をＬＭｔ、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率をＬＭｘと表記して説明する。
例えば、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、全て０．３％≦ＬＭｘ≦０．８％の関係を満たす。
ＡｌＮ層とＧａＮ層との物性値から得られるａ軸方向の格子不整合率ＬＭｃは、２．５％である。ＡｌＮ層とＧａＮ層との実験値から得られるａ軸方向の格子不整合率ＬＭｔは、例えば、１．９％以上２．５％以下である。すなわち、第１バッファ層ＢＦ１と第ｎバッファ層ＢＦｎとの第１方向における格子不整合率ＬＭｔは、１．９％以上２．５％以下である。
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘが一定であるとする。このとき、格子不整合率ＬＭｘが約０．８％である場合、０．８×３＝２．４であるから、ＡｌＮ層である第１バッファ層ＢＦ１とＧａＮ層である第ｎバッファ層ＢＦｎとの間に設けられるＡｌＧａＮ層の数は、２である。
また、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘが一定で、格子不整合率ＬＭｘが約０．３％である場合は、０．３×８＝２．４であるから、ＡｌＮ層である第１バッファ層ＢＦ１とＧａＮ層である第ｎバッファ層ＢＦｎとの間に設けられるＡｌＧａＮ層の数は、７となる。
すなわち、設けるＡｌＧａＮ層の数は、２以上７以下である。従って、バッファ部５０に設けられる層（第１バッファ層ＢＦ１及び第ｎバッファ層ＢＦｎを含む）の数ｎは、４以上９以下である。
シリコン基板４０の上にＡｌＮ層を形成する場合、ＡｌＮ層のａ軸方向の格子は、ＡｌＮとシリコンとの格子定数差によって引っ張られる。また、ＡｌＧａＮ層の上にＧａＮ層を形成する場合、ＧａＮ層のａ軸方向の格子は、ＧａＮとＡｌＧａＮとの格子長の差によって圧縮される。このため、ＡｌＮ層とＧａＮ層とのａ軸方向の格子不整合率ＬＭｔは、２．５％よりも小さくなる傾向にある。窒化物半導体ウェーハの複数の試料を作製し、それら複数の試料のＡｌＮ層とＧａＮ層とのａ軸方向の格子不整合率ＬＭｔを測定した実験によると、格子不整合率ＬＭｔの平均値は、約２．１％であった。すなわち、ＡｌＮ層とＧａＮ層とのａ軸方向の実際の格子不整合率ＬＭｔは、例えば、２．０％以上２．２％以下である。
第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、Ａｌの組成比を変化させることで調整される。第１バッファ層ＢＦ１から第ｎバッファ層ＢＦｎに向かって、Ａｌの組成比を徐々に低下させる。すなわち、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）におけるＡｌの組成比は、第ｉバッファ層ＢＦｉにおけるＡｌの組成比よりも低い。
以下では、バッファ部５０に設けられる層の数ｎを５として、説明を行う。
すなわち、バッファ部５０は、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を有する。第１バッファ層ＢＦ１は、シリコン基板４０の上に設けられる。第２バッファ層ＢＦ２は、第１バッファ層ＢＦ１の上に設けられる。第３バッファ層ＢＦ３は、第２バッファ層ＢＦ２の上に設けられる。第４バッファ層ＢＦ４は、第３バッファ層ＢＦ３の上に設けられる。第５バッファ層ＢＦ５は、第４バッファ層ＢＦ４の上に設けられる。この例においては、第５バッファ層ＢＦ５が、第ｎバッファ層ＢＦｎである。
第１バッファ層ＢＦ１は、例えば、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０＜ｘ１≦１）を含む。第２バッファ層ＢＦ２は、例えば、Ａｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜ｘ１）を含む。第３バッファ層ＢＦ３は、例えば、Ａｌｘ３Ｇａ１−ｘ３Ｎ（０＜ｘ３＜ｘ２）を含む。第４バッファ層ＢＦ４は、例えば、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０＜ｘ４＜ｘ３）を含む。第５バッファ層ＢＦ５は、例えば、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０≦ｘ５＜ｘ４）を含む。組成比ｘ１〜組成比ｘ５は、ｘ１＞ｘ２＞ｘ３＞ｘ４＞ｘ５の関係にある。窒化物半導体ウェーハ１１０においては、例えば、ｘ１＝１、ｘ２＝０．５、ｘ３＝０．３、ｘ４＝０．１５、及び、ｘ５＝０とされる。
例えば、第２バッファ層ＢＦ２は、第１バッファ層ＢＦ１に接する。第３バッファ層ＢＦ３は、第２バッファ層ＢＦ２に接する。第４バッファ層ＢＦ４は、第３バッファ層ＢＦ３に接する。第５バッファ層ＢＦ５は、第４バッファ層ＢＦ４に接する。
第１〜第５バッファ層ＢＦ１〜ＢＦ５は、それぞれ、第１方向（例えばａ軸方向）の格子長、すなわち、第１〜第５格子長Ｗ１〜Ｗ５をそれぞれ有する。
第２バッファ層ＢＦ２と第１バッファ層ＢＦ１とは、例えば、０．００３≦（Ｗ２−Ｗ１）／Ｗ１≦０．００８の関係を満たす。第３バッファ層ＢＦ３と第２バッファ層ＢＦ２とは、例えば、０．００３≦（Ｗ３−Ｗ２）／Ｗ２≦０．００８の関係を満たす。第４バッファ層ＢＦ４と第３バッファ層ＢＦ３とは、例えば、０．００３≦（Ｗ４−Ｗ３）／Ｗ３≦０．００８の関係を満たす。第５バッファ層ＢＦ５と第４バッファ層ＢＦ４とは、例えば、０．００３≦（Ｗ５−Ｗ４）／Ｗ４≦０．００８の関係を満たす。
図２は、第１の実施形態に係る窒化物半導体ウェーハの特性を例示する逆格子空間マッピング図である。
図２の横軸は、＜１１−２０＞方向の格子定数の逆数Ｑｘであり、縦軸は、＜０００４＞方向の格子定数の逆数Ｑｚである。
図２は、窒化物半導体ウェーハ１１０（ｘ１＝１、ｘ２＝０．５、ｘ３＝０．３、ｘ４＝０．１５、及び、ｘ５＝０）の逆格子空間マッピングの測定結果を表す。
図２に表したように、隣接する２つのバッファ層において、ａ軸方向の格子不整合率ＬＭｘは、０．４６％、０．６６％、０．３４％及び０．６３％である。このように、窒化物半導体ウェーハ１１０においては、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たしている。
このように、本実施形態に係る窒化物半導体ウェーハ１１０では、例えば、ＡｌＮ層とＧａＮ層との格子不整合率ＬＭｔを、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、複数のＡｌＧａＮ層で分割する。
図３は、参考例の特性を例示する逆格子空間マッピング図である。
図３は、以下の参考例における逆格子マッピングの測定結果を示す。参考例においては、ＡｌＮ層とＧａＮ層との間に、複数のＡｌＧａＮ層が設けられており、複数のＡｌＧａＮ層において、Ａｌの組成比を均等に分けている。
図３に例示した参考例では、ｘ１＝１、ｘ２＝０．７、ｘ３＝０．５、ｘ４＝０．２５、及び、ｘ５＝０としている。
図３に表したように、参考例では、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘは、０．１２％、０．５５％、０．４７％及び０．９６％である。このように、第１バッファ層ＢＦ１と第２バッファ層ＢＦ２とのａ軸方向の格子不整合率ＬＭｘが、０．１２％であり、０．３％以下である。そして、第４バッファ層ＢＦ４と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭｘが、０．９６％であり、０．８％以上である。
参考例のように、ＡｌＮ層とＧａＮ層との間に、Ａｌの組成比を均等に分けた複数のＡｌＧａＮ層を設ける構成では、隣接する２つのバッファ層において、ａ軸方向の格子不整合率ＬＭｘが過度に大きい場合と小さい場合とが生じてしまう。
本実施形態に係る窒化物半導体ウェーハ１１０では、第１バッファ層ＢＦ１〜第ｎバッファ層ＢＦｎにおいて、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘが過度に大きくならないようにする。そして、格子不整合率ＬＭｘが過度に小さくならないようにする。この例では、格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、Ａｌの組成比を設定する。
このような構成は、以下の実験結果に基づいて導出された。
以下、本願発明者が独自に行った、窒化物半導体ウェーハに関する実験結果について説明する。
図４は、窒化物半導体ウェーハの特性を例示する表である。
図４は、第１試料ＳＰ０１〜第３試料ＳＰ０３の３つの試料の第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５の成長条件を表す。実験では、図４に表す成長条件に基づいて第１試料ＳＰ０１〜第３試料ＳＰ０３を作製し、第１試料ＳＰ０１〜第３試料ＳＰ０３の特性が評価される。
図４には、以下の実験条件が示されている。
・シリコン基板４０の厚さｔ０（μｍ）及び第１〜第５バッファ層ＢＦ１〜ＢＦ５のそれぞれの厚さｔ１（ｎｍ）、ｔ２（ｎｍ）、ｔ３（ｎｍ）、ｔ４（ｎｍ）及びｔ５（ｎｍ）、
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれの成長温度ＧＴ１（℃）、成長温度ＧＴ２（℃）、成長温度ＧＴ３（℃）、成長温度ＧＴ４（℃）及び成長温度ＧＴ５（℃）、
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれのトリメチルアルミニウム（ＴＭＡ）ガスの流量ＴＭＡ１（ｃｃｍ：ｃｃ／ｍｉｎｕｔｅ）、ＴＭＡ２（ｃｃｍ）、ＴＭＡ３（ｃｃｍ）、ＴＭＡ４（ｃｃｍ）及びＴＭＡ５（ｃｃｍ）、
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの、それぞれのアンモニア（ＮＨ３）ガスの流量Ｎ１（ｌｍ：ｌｉｔｅｒ／ｍｉｎｕｔｅ）、流量Ｎ２（ｌｍ）、流量Ｎ３（ｌｍ）、流量Ｎ４（ｌｍ）、及び流量Ｎ５（ｌｍ）、
・第１〜第５バッファ層ＢＦ１〜ＢＦ５を成膜するときの成長速度ＧＲ１（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ２（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ３（ｎｍ／ｍｉｎｕｔｅ）、成長速度ＧＲ４（ｎｍ／ｍｉｎｕｔｅ）及び成長速度ＧＲ５（ｎｍ／ｍｉｎｕｔｅ）、
・第２〜第４バッファ層ＢＦ２〜ＢＦ４のそれぞれのＡｌの組成比ｘ２、ｘ３及びｘ４。
なお、この実験では、第１バッファ層ＢＦ１におけるＡｌ組成比ｘ１は１であり、第５バッファ層ＢＦ５におけるＡｌ組成比ｘ５は０である。
成長速度ＧＲ１〜成長速度ＧＲ５は、膜厚を成長時間で割ることで求められる。
シリコン基板４０の上に第１バッファ層ＢＦ１を形成すると、シリコンと第１バッファ層ＢＦ１との第１方向の格子定数差により、シリコン基板４０（窒化物半導体ウェーハ）が反る。このように、第ｉバッファ層ＢＦｉの上に第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）を形成すると、第ｉバッファ層ＢＦｉと第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）との第１方向の格子長の差により、シリコン基板４０が反る。第１試料ＳＰ０１〜第３試料ＳＰ０３においては、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を成膜したときのシリコン基板４０の曲率の変化（反り）が、光学モニタによって測定される。
図５は、窒化物半導体ウェーハの特性を例示するグラフ図である。
図５は、第１試料ＳＰ０１〜第３試料ＳＰ０３において、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を順次成膜したときのシリコン基板４０の曲率の変化を表す。
図５の縦軸は、窒化物半導体ウェーハの曲率ＣＦ（ｋｍ−１）であり、横軸は、バッファ部５０の厚さＴ（ｎｍ）である。厚さＴの０ｎｍは、シリコン基板４０と第１バッファ層ＢＦ１との界面に相当する。
第３試料ＳＰ０３のシリコン基板４０の厚さは、第１試料ＳＰ０１のシリコン基板４０の厚さ及び第２試料ＳＰ０２のシリコン基板４０の厚さと異なる。例えば、厚さの異なる複数のシリコン基板４０の上に、同じバッファ部５０を設けた複数の試料を形成した場合、シリコン基板４０の曲率は、シリコン基板４０の厚さと相関する。これは、同じバッファ部５０を形成した場合には、シリコン基板４０の厚さを変化させても、バッファ部５０に印加される応力が実質的に同じためである。シリコン基板４０の曲率とシリコン基板４０の厚さとの相関は、例えば、（２）式によって表される。


（２）式においては、シリコン基板４０の曲率Ｋと、シリコン基板４０の曲率半径Ｒと、シリコン基板４０の弾性係数Ｍｓと、窒化物半導体層（例えば第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５）の薄膜応力σｆと、窒化物半導体層の薄膜厚さｈｆと、シリコン基板４０の厚さｈｓと、が示される。
図５において、第３試料ＳＰ０３の曲率の変化には、（２）式を用いて第１試料ＳＰ０１のシリコン基板４０の厚さ及び第２試料ＳＰ０２のシリコン基板４０の厚さ（５２５μｍ）の曲率に換算した換算値を用いている。
曲率ＣＦがマイナスである場合、シリコン基板４０の中心のＺ軸方向の位置は、シリコン基板４０の端部のＺ軸方向の位置よりも高い。曲率ＣＦがマイナスである場合、シリコン基板４０は、上凸状に反る状態に対応する。逆に、曲率ＣＦがプラスである場合は、シリコン基板４０が下凸状に反る状態に対応する。
図５に表したように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５の成膜により、シリコン基板４０の曲率が変化する。すなわち、シリコン基板４０が反る。例えば、第３試料ＳＰ０３の第１バッファ層ＢＦ１の厚さｔ１は、１２０ｎｍである（図４参照）。従って、図５において、厚さＴの０ｎｍ〜１２０ｎｍの範囲における曲率ＣＦの変化量が、第１バッファ層ＢＦ１の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ１である。厚さＴの０ｎｍ〜１２０ｎｍの範囲における曲率の変化量は、第１バッファ層ＢＦ１を成膜する前のシリコン基板４０の曲率と、第１バッファ層ＢＦ１を成膜した後のシリコン基板４０の曲率と、の差である。例えば、第３試料ＳＰ０３においては、第１バッファ層ＢＦ１の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ１が、約１４．４ｋｍ−１(換算値)である。
第３試料ＳＰ０３の第２バッファ層ＢＦ２の厚さｔ２は、１００ｎｍである（図４参照）。厚さＴの１２０ｎｍ〜２２０ｎｍの範囲における曲率ＣＦの変化量が、第２バッファ層ＢＦ２の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２である。第３試料ＳＰ０３においては、第２バッファ層ＢＦ２の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２が、約−１８．１ｋｍ−１(換算値)である。
第３試料ＳＰ０３の第３バッファ層ＢＦ３の厚さｔ３は、２１５ｎｍである（図４参照）。厚さＴの２２０ｎｍ〜４３５ｎｍの範囲における曲率ＣＦの変化量が、第３バッファ層ＢＦ３の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ３である。第３試料ＳＰ０３においては、第３バッファ層ＢＦ３の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ３が、約−３８．６ｋｍ−１(換算値)である。
第１試料ＳＰ０１の第４バッファ層ＢＦ４の厚さｔ４は、２５０ｎｍである（図４参照）。厚さＴの４３５ｎｍ〜６８５ｎｍの範囲における曲率ＣＦの変化量が、第４バッファ層ＢＦ４の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ４である。第３試料ＳＰ０３においては、第４バッファ層ＢＦ４の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ４が、約−２９．８ｋｍ−１(換算値)である。
第３試料ＳＰ０３の第５バッファ層ＢＦ５の厚さｔ５は、４００ｎｍである（図４参照）。厚さＴの６８５ｎｍ〜１０８５ｎｍの範囲における曲率ＣＦの変化量が、第５バッファ層ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ５である。第３試料ＳＰ０３においては、第５バッファ層ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ５が、約−４４．０ｋｍ−１(換算値)である。
さらに、この評価においては、各バッファ層の成膜によるシリコン基板４０の反りを互いに比較するために、上記の測定結果に基づいて、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５を１００ｎｍの厚さまで成膜したときのシリコン基板４０の曲率の変化量を、以下のように求める。
上記のように、第３試料ＳＰ０３の第２バッファ層ＢＦ２の厚さｔ２は、１００ｎｍであるので、第２バッファ層ＢＦ２を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ２ａは、曲率の変化量ＣＦ２と同じである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ２ａは、約−１８．１ｋｍ−１(換算値)である。
第３試料ＳＰ０３においては、厚さＴの２２０ｎｍ〜３２０ｎｍの範囲における曲率ＣＦの変化量が、第３バッファ層ＢＦ３を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ３ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ３ａは、約−２５．８ｋｍ−１(換算値)である。
第３試料ＳＰ０３においては、厚さＴの４３５ｎｍ〜５３５ｎｍの範囲における曲率ＣＦの変化量が、第４バッファ層ＢＦ４を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ４ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ４ａは、約−１３．３ｋｍ−１(換算値)である。
第３試料ＳＰ０３においては、厚さＴの６８５ｎｍ〜７８５ｎｍの範囲における曲率ＣＦの変化量が、第５バッファ層ＢＦ５を１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ５ａである。第３試料ＳＰ０３においては、曲率の変化量ＣＦ５ａは、約−２２．６ｋｍ−１(換算値)である。
なお、実験に用いた測定装置では、曲率ＣＦの測定に限界があり、その測定限界においては、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１と、の和の最大が約−８５ｋｍ−１である。第１試料ＳＰ０１においては、厚さＴの７００ｎｍ以降の範囲で測定装置の測定限界に達している。このため、第１試料ＳＰ０１の曲率の変化量ＣＦ５及びＣＦ５ａは、測定できていない。
図５に表したように、シリコン基板４０の上に第１バッファ層ＢＦ１を成膜した場合、シリコン基板４０の曲率は、プラス側に変化する。一方、第１バッファ層ＢＦ１の上に第２バッファ層ＢＦ２を成膜した場合、第２バッファ層ＢＦ２の上に第３バッファ層ＢＦ３を成膜した場合、第３バッファ層ＢＦ３の上に第４バッファ層ＢＦ４を成膜した場合、及び、第４バッファ層ＢＦ４の上に第５バッファ層ＢＦ５を成膜した場合、シリコン基板４０の曲率は、マイナス側に変化する。
シリコン層の上にＡｌＮ層を形成した場合、シリコンとＡｌＮとの第１方向の格子定数差により、ＡｌＮ層に引っ張り応力が印加される。ＡｌＮ層の上にＡｌＧａＮ層を形成した場合、ＡｌＮとＡｌＧａＮとのａ軸方向の格子長の差により、ＡｌＧａＮ層に圧縮応力が印加される。さらに、第１ＡｌＧａＮ層の上に、第１ＡｌＧａＮ層よりもＡｌ組成比の低い第２ＡｌＧａＮ層を形成した場合、Ａｌ組成比の異なる２つのＡｌＧａＮのａ軸方向の格子長の差により、第２ＡｌＧａＮ層に圧縮応力が印加される。そして、ＡｌＧａＮ層の上にＧａＮ層を形成した場合、ＡｌＧａＮとＧａＮとのａ軸方向の格子長の差により、ＧａＮ層に圧縮応力が印加される。第１バッファ層ＢＦ１を成膜した場合と、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５を成膜した場合と、の曲率の変化の方向の違いは、印加される応力の違いに起因する。
曲率がマイナスである場合、シリコン基板４０は、上凸状に反る。すなわち、第１試料ＳＰ０１〜第３試料ＳＰ０３においては、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５の成膜により、シリコン基板４０が、上凸状に反る。
第３試料ＳＰ０３においては、ＣＦ２、ＣＦ３、ＣＦ４及びＣＦ５の合計の曲率の変化量ＣＦｔは、約−１３０．４ｋｍ−１(換算値)である。合計の曲率の変化量ＣＦｔは、圧縮応力によるシリコン基板４０の曲率の変化の合計である。また、第３試料ＳＰ０３においては、ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａの合計の曲率の変化量ＣＦａは、約−７９．８ｋｍ−１(換算値)である。なお、図５には、第３試料ＳＰ０３のｔ１〜ｔ５、ＣＦ１〜ＣＦ５、ＣＦ２ａ〜ＣＦ５ａ及びＣＦｔを例示している。
図６は、窒化物半導体ウェーハの特性を例示する表である。
図６は、第１試料ＳＰ０１〜第３試料ＳＰ０３の特性及びシリコン基板４０の曲率の変化の測定結果を表す。
図６には、格子不整合率及び曲率の変化量の測定結果が示されている。すなわち、図６には、第１バッファ層ＢＦ１と第２バッファ層ＢＦ２とのａ軸方向の格子不整合率ＬＭ２（％）、第２バッファ層ＢＦ２と第３バッファ層ＢＦ３とのａ軸方向の格子不整合率ＬＭ３（％）、第３バッファ層ＢＦ３と第４バッファ層ＢＦ４とのａ軸方向の格子不整合率ＬＭ４（％）、第４バッファ層ＢＦ４と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭ５（％）、が示されている。図６には、１バッファ層ＢＦ１と第５バッファ層ＢＦ５とのａ軸方向の格子不整合率ＬＭｔ（％）が示されている。格子不整合率ＬＭ２〜ＬＭ５、及び、ＬＭｔは、逆格子空間マッピングにより取得された値である。
さらに、図６には、
・第２バッファ層ＢＦ２のａ軸方向の緩和率ＳＲ２、第３バッファ層ＢＦ３のａ軸方向の緩和率ＳＲ３、第４バッファ層ＢＦ４のａ軸方向の緩和率ＳＲ４、第５バッファ層ＢＦ５のａ軸方向の緩和率ＳＲ５、
・第２〜第５バッファ層ＢＦ２〜ＢＦ５をそれぞれ１００ｎｍの厚さまで成膜したことにともなうシリコン基板４０の曲率の変化量ＣＦ２ａ（ｋｍ−１）、ＣＦ３ａ（ｋｍ−１）、ＣＦ４ａ（ｋｍ−１）及びＣＦ５ａ（ｋｍ−１）、
・第２〜第５バッファ層ＢＦ２〜ＢＦ５の成膜にともなうシリコン基板４０の曲率の変化量ＣＦ２（ｋｍ−１）、ＣＦ３（ｋｍ−１）、ＣＦ４（ｋｍ−１）及びＣＦ５（ｋｍ−１）、
・ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａの合計の曲率の変化量ＣＦａ（ｋｍ−１）、及び、
・ＣＦ２、ＣＦ３、ＣＦ４及びＣＦ５の合計の曲率の変化量ＣＦｔ（ｋｍ−１）、
が示されている。
第１試料ＳＰ０１において、曲率の変化量ＣＦ５及びＣＦ５ａは、測定限界に達している。このため、図６において、第１試料ＳＰ０１のＣＦ５、ＣＦ５ａ、ＣＦａ及びＣＦｔは、空欄としている。また、第３試料ＳＰ０３において、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１、の和は、−３９．８ｋｍ−１であり、測定範囲内である。第３試料ＳＰ０３は、シリコン基板４０の厚さが９５０μｍであり、第１試料ＳＰ０１及び第２試料ＳＰ０２と異なる。そのため、第３試料ＳＰ０３におけるマイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１については、（２）式を用いて５２５μｍの基板厚の曲率に換算した換算値を括弧付きの数値で示してある。
第２試料ＳＰ０２においては、マイナス側の合計の曲率の変化量ＣＦｔと、プラス側の曲率の変化量ＣＦ１と、の和が、−８０．８ｋｍ−１であり、測定範囲内である。
第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、例えば、（３）式によって求められる。


（３）式においては、第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２、及び、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の完全に緩和したａ軸方向の格子長ａ２Ｒが示される。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２が第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１に一致する場合（完全に歪んでいる場合）に、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、０になる。また、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２が第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の完全に緩和したａ軸方向の格子長ａ２Ｒに一致する場合（完全に緩和している場合）に、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、１になる。第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の格子長ａ２と第ｉバッファ層ＢＦｉのａ軸方向の格子長ａ１とのａ軸方向の格子不整合率が小さく、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）の膜厚が薄いほど、第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、０に近づく。
図５及び図６に表したように、合計の曲率の変化量ＣＦｔは、第２試料ＳＰ０２では、−９７．２ｋｍ−１であり、第３試料ＳＰ０３では、−１３０．４ｋｍ−１（換算値）である。第３試料ＳＰ０３の曲率の変化量ＣＦｔは、第２試料ＳＰ０２の曲率の変化量ＣＦｔよりも大きい。また、図５に表したように、第１試料ＳＰ０１の曲率の変化量ＣＦｔは、第２試料ＳＰ０２の曲率の変化量ＣＦｔよりも大きい。
従って、第１試料ＳＰ０１のバッファ部５０に印加される圧縮応力は、第２試料ＳＰ０２のバッファ部５０に印加される圧縮応力よりも大きい。第３試料ＳＰ０３のバッファ部５０に印加される圧縮応力は、第２試料ＳＰ０２のバッファ部５０に印加される圧縮応力よりも大きい。第１試料ＳＰ０１及び第３試料ＳＰ０３においては、第２試料ＳＰ０２と比較して、より大きい圧縮応力をバッファ部５０に印加することができ、クラックをより抑制できる。
第１〜第３試料ＳＰ０１〜ＳＰ０３について、さらに解析する。
図７は、窒化物半導体ウェーハの特性を例示するグラフ図である。
図７は、第１試料ＳＰ０１〜第３試料ＳＰ０３の曲率の変化量ＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａをプロットしたグラフ図である。図７の縦軸は、シリコン基板４０の曲率の変化量ＣＦ（ｋｍ−１）であり、横軸は、隣接する２つのバッファ層のａ軸方向の格子不整合率ＬＭｘ（％）である。図７は、１００ｎｍの厚さの窒化物半導体層を形成した場合の、ａ軸方向の格子不整合率ＬＭｘと、曲率の変化量ＣＦと、の関係の一例である。
第１試料ＳＰ０１のＣＦ５ａは、前述のように、測定装置の測定限界に達している。このため、第１試料ＳＰ０１のＣＦ５ａは、図７にプロットすることができない。また、第３試料ＳＰ０３のＣＦ２ａ、ＣＦ３ａ、ＣＦ４ａ及びＣＦ５ａについては、（２）式で求めた換算値を用いている。
図７に表したように、ＬＭｘ≦０．８％の領域においては、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって増加する。一方、０．８％＜ＬＭｘの領域においては、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって減少する。０．８％＜ＬＭｘの領域において、曲率の変化量ＣＦの絶対値が、格子不整合率ＬＭｘの増加にともなって減少するのは、格子不整合率ＬＭｘが大きくなりすぎて、格子緩和が生じているためであると考えられる。ＬＭｘ≦０．８％とすることにより、格子緩和を抑制することができる。また、格子緩和にともなう転位の発生を抑えることができる。
図７に表したように、ＬＭｘ＜０．３％の領域における窒化物半導体ウェーハの曲率の変化量ＣＦの絶対値は、０．３％≦ＬＭｘ≦０．８％の領域における窒化物半導体ウェーハの曲率の変化量ＣＦの絶対値よりも小さい。窒化物半導体ウェーハにおいては、バッファ部５０に圧縮応力が印加されている場合に、上凸状に反る。上凸状に反る窒化物半導体ウェーハの曲率の大きさは、バッファ部５０に印加される圧縮応力の大きさに従う。このため、ＬＭｘ＜０．３％とした場合にバッファ部５０に印加される圧縮応力は、０．３％≦ＬＭｘ≦０．８％とした場合にバッファ部５０に印加される圧縮応力よりも小さい。
また、０．３％≦ＬＭｘとすることにより、ＡｌＮ層とＧａＮ層との間のＡｌＧａＮ層の数を抑えることができる。例えば、ＡｌＧａＮ層の数を７層以下に抑えることができる。ＡｌＧａＮ層の数が増えると、例えば、ＴＭＡガスの流量やＴＭＧガスの流量などの成長条件の設定が煩雑になり、窒化物半導体ウェーハの製造が難しくなる。従って、０．３％≦ＬＭｘとすることにより、窒化物半導体ウェーハの製造を容易にすることができる。
さらに、ＬＭｘ＜０．３％の範囲において、０．３％≦ＬＭｘ≦０．８％の範囲と同等の窒化物半導体ウェーハの曲率の変化量を得るためには、ＡｌＧａＮ層が厚くなる。厚いＡｌＧａＮ層は、平坦性を失いやすい。ＡｌＧａＮ層の平坦性が失われると、ＡｌＧａＮ層の上に成長する窒化物半導体層の圧縮応力の減少を招く可能性がある。従って、０．３％≦ＬＭｘとすることにより、窒化物半導体ウェーハを薄型化でき、クラックを抑制できる。
実施形態においては、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、バッファ部５０に大きな圧縮応力を印加することができる。
この実験の第１試料ＳＰ０１においては、格子不整合率ＬＭ２〜格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしている（図６参照）。
これに対して、第２試料ＳＰ０２においては、格子不整合率ＬＭ２、及び、格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしていない。
第３試料ＳＰ０３においては、格子不整合率ＬＭ２〜格子不整合率ＬＭ５において、０．３％≦ＬＭｘ≦０．８％の関係を満たしている。
既に説明したように、第１試料ＳＰ０１の曲率の変化量は、第２試料ＳＰ０２の曲率の変化量よりも大きく、第１試料ＳＰ０１のバッファ部５０に印加される圧縮応力は、第２試料ＳＰ０２のバッファ部５０に印加される圧縮応力よりも大きい。第３試料ＳＰ０３の曲率の変化量は、第２試料ＳＰ０２の曲率の変化量よりも大きく、第３試料ＳＰ０３のバッファ部５０に印加される圧縮応力は、第２試料ＳＰ０２のバッファ部５０に印加される圧縮応力よりも大きい。このように、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、より大きな圧縮応力をバッファ部５０に印加することができる。
（２）式で表したように、シリコン基板４０の曲率は、シリコン基板４０の厚さと相関する。従って、シリコン基板４０の厚さを変化させても、図７に表したシリコン基板４０の厚さを５２５μｍとした場合と同様に、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５を形成することにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、バッファ部５０に大きな圧縮応力を印加することができる。
窒化物半導体ウェーハ１１０において、窒化物半導体を含む機能層１０ｓ及びバッファ部５０の熱膨張係数は、シリコン基板４０の熱膨張係数とは異なる。このため、窒化物半導体ウェーハ１１０においては、機能層１０ｓの成膜時の温度から室温に戻す際に、機能層１０ｓ及びバッファ部５０に引っ張り応力が印加される。従来の窒化物半導体ウェーハにおいては、降温時に印加される引っ張り応力により、窒化物半導体ウェーハが下凸状に反り、機能層１０ｓにクラックが発生してしまう場合があった。
窒化物半導体ウェーハ１１０では、室温に戻す際に機能層１０ｓに印加される引っ張り応力を、バッファ部５０の圧縮応力によってバランスさせることができる。例えば、室温に戻した際の窒化物半導体ウェーハ１１０の反りが抑えられる。これにより、窒化物半導体ウェーハ１１０では、機能層１０ｓにクラックが発生することを抑えることができる。
ＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）を含むバッファ層を、基板と機能層との間に設け、基板から機能層に行くほどバッファ層のＡｌ組成比を減少させる半導体素子がある。この参考例の半導体素子では、例えば、Ａｌ組成比を、１．０、０．８、０．６、０．４、０．２及び０のように、減少させる。すなわち、参考例の半導体素子のバッファ層は、Ａｌ組成比を均等に分けた５つのバッファ層を含む。ＡｌＮとＧａＮとの物性値から得られるａ軸方向の格子不整合率ＬＭｃは、２．５％である。ＡｌＮとＧａＮとの実験値から得られるａ軸方向の格子不整合率ＬＭｔは、例えば、１．９％以上２．５％以下である。これをＡｌ組成比を均等に分けた５つのバッファ層で均等に分割すると、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘは、０．３８％以上０．５０％以下である。
しかしながら、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを、Ａｌ組成比を均等に分割した５つのバッファ層で分割した場合、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の範囲に入るとは限らない。例えば、ＡｌＮの上に１００ｎｍのＡｌ０．８５Ｇａ０．１５Ｎを形成すると、Ａｌ０．８５Ｇａ０．１５Ｎがひずみ成長してしまうことによって、ＡｌＮとＡｌ０．８５Ｇａ０．１５Ｎとの格子不整合率ＬＭｘは、０．０％となり、０．３％よりも小さくなる。
Ａｌ組成比を均等に分割することが、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを均等に分割することと実質的に同じである場合は、例えば、ＡｌｍＧａ１−ｍＮが完全に緩和した場合である。
エピタキシャル成長などでバッファ層を形成する場合、バッファ層は、下地の結晶性や格子長の影響を受ける。このため、完全に緩和したＡｌｍＧａ１−ｍＮを得るためには、Ａｌの組成比により異なるが、１０００ｎｍ以上の非常に厚いＡｌｍＧａ１−ｍＮを成長させる必要がある。
しかしながら、完全に緩和したＡｌｍＧａ１−ｍＮのａ軸方向の緩和率ＳＲｉは、１であり、圧縮応力が印加されていないために、クラックの抑制に効果を発揮しない。そのため、第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、１よりも小さい必要がある。第ｉバッファ層ＢＦｉの上に設けられた第（ｉ＋１）バッファ層ＢＦ（ｉ＋１）のａ軸方向の緩和率ＳＲｉは、例えば、０．６５以下であることが好ましい。
また、ＡｌｍＧａ１−ｍＮの膜厚を１ｎｍ以上５０ｎｍ以下程度の膜厚とした場合には、ＡｌｍＧａ１−ｍＮがひずみ成長しやすく、Ａｌ組成比を均等分割することが、ＡｌＮとＧａＮとのａ軸方向の格子不整合率ＬＭｔを均等分割することに対応しなくなる。
本実施形態に係る窒化物半導体ウェーハ１１０では、例えば、ＡｌＮとＧａＮとの格子不整合率ＬＭｔを、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすように、ＡｌＧａＮで分割する。これにより、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合に比べて、バッファ部５０に大きな圧縮応力を印加することができる。
実施形態において、厚さｔ１は、例えば、１２０ｎｍ（８０ｎｍ以上１８０ｎｍ以下）であり、厚さｔ２は、例えば、１００ｎｍ（５０ｎｍ以上１５０ｎｍ以下）であり、厚さｔ３は、例えば、２００ｎｍ（１５０ｎｍ以上２５０ｎｍ以下）であり、厚さｔ４は、例えば、２５０ｎｍ（２００ｎｍ以上３００ｎｍ以下）であり、厚さｔ５は、例えば、４００ｎｍ（３５０ｎｍ以上４５０ｎｍ以下）である。
または、厚さｔ１は、例えば、２４０ｎｍ（２００ｎｍ以上３００ｎｍ以下）であり、厚さｔ２は、例えば、１５０ｎｍ（１００ｎｍ以上２００ｎｍ以下）であり、厚さｔ３は、例えば、３００ｎｍ（２５０ｎｍ以上３５０ｎｍ以下）であり、厚さｔ４は、例えば、４００ｎｍ（３５０ｎｍ以上４５０ｎｍ以下）であり、厚さｔ５は、例えば、５００ｎｍ（４５０ｎｍ以上５５０ｎｍ以下）である。
または、厚さｔ１は、例えば、３６０ｎｍ（３００ｎｍ以上４００ｎｍ以下）であり、厚さｔ２は、例えば、２００ｎｍ（１５０ｎｍ以上２５０ｎｍ以下）であり、厚さｔ３は、例えば、４００ｎｍ（３５０ｎｍ以上４５０ｎｍ以下）であり、厚さｔ４は、例えば、５００ｎｍ（４５０ｎｍ以上５５０ｎｍ以下）であり、厚さｔ５は、例えば、６００ｎｍ（５５０ｎｍ以上６５０ｎｍ以下）である。
このように、厚さｔ２、厚さｔ３、厚さｔ４、及び、厚さｔ５は、厚さｔ１に対応して変化させても良い。なお、厚さｔ１〜厚さｔ５は、上記に限らない。例えば、厚さｔ２、厚さｔ３、厚さｔ４、及び、厚さｔ５は、例えば、バッファ層の成長にともなって窒化物半導体ウェーハ１１０の曲率ＣＦが変化する範囲において、任意に設定することができる。
図８は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図８に表したように、窒化物半導体ウェーハ１１１において、バッファ部５０は、第１バッファ層ＢＦ１〜第４バッファ層ＢＦ４の４層の窒化物半導体層を含む。
この例において、第４バッファ層ＢＦ４は、Ａｌｘ４Ｇａ１−ｘ４Ｎ（０≦ｘ４＜ｘ３）を含む。この例において、第４バッファ層ＢＦ４は、例えば、ＧａＮを含む。すなわち、窒化物半導体ウェーハ１１１では、ＡｌＮ層である第１バッファ層ＢＦ１と、ＧａＮ層である第４バッファ層ＢＦ４との間に、第２バッファ層ＢＦ２と第３バッファ層ＢＦ３との２層のＡｌＧａＮ層を設けている。
この窒化物半導体ウェーハ１１１においても、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにバッファ部５０を形成することで、機能層１０ｓのクラックを抑制できる。
図９は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図９に表したように、窒化物半導体ウェーハ１１２において、バッファ部５０は、第１バッファ層ＢＦ１〜第６バッファ層ＢＦ６の６層の窒化物半導体層を含む。
この例において、第５バッファ層ＢＦ５は、Ａｌｘ５Ｇａ１−ｘ５Ｎ（０＜ｘ５＜ｘ４）を含む。この例において、第５バッファ層ＢＦ５は、例えば、ＡｌＧａＮを含む。第６バッファ層ＢＦ６は、Ａｌｘ６Ｇａ１−ｘ６Ｎ（０≦ｘ６＜ｘ５）を含む。第６バッファ層ＢＦ６は、例えば、ＧａＮを含む。第６バッファ層ＢＦ６は、上記の第１方向の格子長（第６格子長Ｗ６）を有する。第６バッファ層ＢＦ６は、０．００３≦（Ｗ６−Ｗ５）／Ｗ５≦０．００８の関係を満たす。
窒化物半導体ウェーハ１１２では、ＡｌＮ層である第１バッファ層ＢＦ１と、ＧａＮ層である第６バッファ層ＢＦ６との間に、第２バッファ層ＢＦ２〜第５バッファ層ＢＦ５の４層のＡｌＧａＮ層を設けている。
この窒化物半導体ウェーハ１１２においても、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにバッファ部５０を形成することで、機能層１０ｓのクラックを抑制できる。
図１０は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１０に表したように、窒化物半導体ウェーハ１１３において、機能層１０ｓは、第１半導体層１０と、第２半導体層２０と、発光層３０と、積層部３２と、を含む。すなわち、窒化物半導体ウェーハ１１３は、半導体発光素子を窒化物半導体素子として製造するためのウェーハである。
第１半導体層１０は、窒化物半導体を含む。第１半導体層１０は、例えば、第１導電形のＧａＮを含む。第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形、第２導電形がｐ形である場合として説明を行う。例えば、第１半導体層１０は、ｎ形ＧａＮ層である。
第１半導体層１０は、バッファ部５０の上に設けられる。積層部３２は、第１半導体層１０の上に設けられる。発光層３０は、積層部３２の上に設けられる。すなわち、発光層３０は、第１半導体層１０の上に設けられ、積層部３２は、第１半導体層１０と発光層３０との間に設けられる。第２半導体層２０は、発光層３０の上に設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２半導体層２０は、例えば、ｐ形ＧａＮ層である。第１半導体層１０と第２半導体層２０とを介して発光層３０に電流を流すことで、発光層３０から光が放出される。積層部３２は、機能層１０ｓに適宜設けられ、省略可能である。
図１１は、第１の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図１１に表したように、発光層３０は、複数の障壁層３３と、複数の障壁層３３どうしの間に設けられた井戸層３４と、を含む。例えば、複数の障壁層３３と複数の井戸層３４とが、Ｚ軸方向に沿って交互に積層される。
井戸層３４の数は、１つでも良く、２以上でも良い。すなわち、発光層３０は、ＳＱＷ（Single-Quantum Well）構造、または、ＭＱＷ（Multi-Quantum Well）構造を有することができる。
障壁層３３のバンドギャップエネルギーは、井戸層３４のバンドギャップエネルギーよりも大きい。井戸層３４には、例えばＩｎαＧａ１−αＮ（０＜α＜１）が用いられる。障壁層３３には、例えばＧａＮが用いられる。
障壁層３３は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、III族元素とＶ族元素とを含む窒化物半導体を含む。井戸層３４は、例えば、インジウム（Ｉｎ）とガリウム（Ｇａ）を含む窒化物半導体を含む。
図１２は、第１の実施形態に係る別の窒化物半導体ウェーハの一部の構成を例示する模式的断面図である。
図１２に表したように、積層部３２は、交互に積層された複数の高バンドギャップエネルギー層３５と複数の低バンドギャップエネルギー層３６とを含む。複数の低バンドギャップエネルギー層３６のそれぞれは、複数の高バンドギャップエネルギー層３５どうしの間に設けられる。複数の高バンドギャップエネルギー層３５は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６は、窒化物半導体を含む。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の高バンドギャップエネルギー層３５のそれぞれのバンドギャップエネルギーよりも低い。複数の低バンドギャップエネルギー層３６のそれぞれのバンドギャップエネルギーは、複数の井戸層３４のそれぞれのバンドギャップエネルギーよりも高い。
積層部３２は、例えば、超格子層である。
高バンドギャップエネルギー層３５は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、III族元素とＶ族元素とを含む窒化物半導体を含む。低バンドギャップエネルギー層３６は、例えば、ＩｎとＧａを含む窒化物半導体を含む。
この例において、窒化物半導体ウェーハ１１３は、中間層６０を、さらに備える。
中間層６０は、バッファ部５０と機能層１０ｓとの間に設けられる。中間層６０は、第１層６１と、第２層６２と、第３層６３とを含む。第２層６２は、第１層６１の上に設けられる。第３層６３は、第１層６１の上において、第１層６１と第２層６２との間に設けられる。例えば、第１層６１と第３層６３と第２層６２との順に積層されたセットが、Ｚ軸方向に沿って複数積層される。
第１層６１は、Ａｌを含む窒化物半導体を含む。第２層６２は、第１層６１のＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む。第３層６３は、Ａｌを含む窒化物半導体を含む。第３層６３のＡｌ組成比は、第１層６１のＡｌ組成比よりも低く、第２層６２のＡｌ組成比よりも高い。第１層６１には、例えば、ＡｌＮ層が用いられる。第２層６２には、例えば、ＧａＮ層が用いられる。第３層６３には、例えば、ＡｌＧａＮ層が用いられる。
第１層６１の厚さは、例えば、１２ｎｍ（例えば１０ｎｍ以上１４ｎｍ以下）である。第２層６２の厚さは、例えば、４５０ｎｍ（例えば３００ｎｍ以上６００ｎｍ以下）である。第３層６３の厚さは、例えば、２０ｎｍ（例えば１５ｎｍ以上２５ｎｍ以下）である。
中間層６０を設けることにより、例えば、シリコン基板４０と機能層１０ｓとの間における格子不整合による貫通転位などの欠陥の伝搬が抑制される。これにより、例えば、窒化物半導体素子を高性能化できる。なお、中間層６０において、第３層６３は、必要に応じて設けられ、省略可能である。
この例において、窒化物半導体ウェーハ１１３は、下地層７０を、さらに備える。
下地層７０は、バッファ部５０と機能層１０ｓとの間に設けられる。この例において、下地層７０は、中間層６０と機能層１０ｓとの間に設けられる。下地層７０は、窒化物半導体を含む。下地層７０に含まれる不純物の濃度は、機能層１０ｓに含まれる不純物の濃度よりも低い。下地層７０に含まれる不純物の濃度は、第１半導体層１０に含まれる不純物の濃度よりも低い。下地層７０には、例えば、ノンドープのＧａＮ層（ｉ−ＧａＮ層）が用いられる。下地層７０の厚さは、例えば、５００ｎｍ以上である。なお、下地層７０は、必要に応じて設けられ、省略可能である。
窒化物半導体ウェーハ１１３においても、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにバッファ部５０を形成することで、機能層１０ｓにクラックが発生することを抑えることができる。また、窒化物半導体ウェーハ１１３では、中間層６０を設けることにより、例えば、機能層１０ｓへの転位の伝搬が抑制される。
図１３は、第１の実施形態に係る別の窒化物半導体ウェーハの構成を例示する模式的断面図である。
図１３に表したように、窒化物半導体ウェーハ１１４において、機能層１０ｓは、バッファ部５０の上に設けられた第３半導体層８３と、第３半導体層８３の上に設けられ、第３半導体層８３よりも大きいバンドギャップを有する第４半導体層８４と、を含む。この窒化物半導体ウェーハ１１４は、例えば、ＧａＮ系ＨＥＭＴを窒化物半導体素子として製造するためのウェーハである。
第３半導体層８３は、チャネル層であり、第４半導体層８４は、バリア層である。第３半導体層８３と第４半導体層８４とは、ヘテロ接合をしている。第３半導体層８３には、例えば、ＡｌＧａＮまたはＧａＮなどが用いられる。第４半導体層８４には、例えば、ＡｌＧａＮまたはＧａＮなどが用いられる。第３半導体層８３は、例えば、ノンドープである。第３半導体層８３は、例えば、不純物を含まない。第４半導体層８４は、例えば、ノンドープまたはｎ形である。第４半導体層８４は、例えば、不純物を含まないか、ｎ形の不純物を含む。第３半導体層８３は、例えば、ノンドープのＧａＮ層である。第４半導体層８４は、例えば、ノンドープまたはｎ形のＡｌＧａＮ層である。
第４半導体層８４の上には、ソース電極８５とドレイン電極８６とが互いに離間して設けられる。ソース電極８５及びドレイン電極８６は、それぞれ第４半導体層８４の表面にオーミック接触している。ソース電極８５とドレイン電極８６との間における第４半導体層８４の上には、ゲート電極８７が設けられる。ゲート電極８７は、第４半導体層８４の表面にショットキー接触している。
第４半導体層８４の格子定数は、第３半導体層８３の格子定数よりも小さい。これにより、第４半導体層８４に歪みが生じて、ピエゾ効果により第４半導体層８４内にピエゾ分極が生じる。これにより、第３半導体層８３における第４半導体層８４との界面付近に２次元電子ガス８８が形成される。ゲート電極８７に印加する電圧を制御することで、ゲート電極８７の下の２次元電子ガス８８の濃度が増減する。これにより、ソース電極８５とドレイン電極８６との間に流れる電流が制御される。
この窒化物半導体ウェーハ１１４においても、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにバッファ部５０を形成することで、機能層１０ｓにクラックが発生することを抑えることができる。
（第２の実施の形態）
図１４は、第２の実施形態に係る窒化物半導体素子の構成を例示する模式的断面図である。
図１４に表したように、本実施形態に係る窒化物半導体素子２１０は、バッファ部５０と、機能層１０ｓと、を備える。
窒化物半導体素子２１０は、窒化物半導体ウェーハ１１０によって製造される。バッファ部５０は、シリコン基板４０の上に形成される。窒化物半導体素子２１０において、シリコン基板４０は、省略可能である。バッファ部５０及び機能層１０ｓに関しては、第１の実施形態に関して説明した構成を適用することができる。
これにより、機能層１０ｓにクラックの発生を抑制した窒化物半導体素子２１０が提供される。
（第３の実施形態）
本実施形態は、窒化物半導体ウェーハの製造方法に係る。本実施形態は、窒化物半導体素子の製造方法の一部に対応する。
図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示する工程順模式的断面図である。
図１５（ａ）に表したように、シリコン基板４０の上に第１バッファ層ＢＦ１を形成する。例えば、１２０ｎｍの厚さのＡｌＮ層を第１バッファ層ＢＦ１として形成する。第１バッファ層ＢＦ１の上に、第２バッファ層ＢＦ２を形成する。例えば、厚さ１００ｎｍ、Ａｌ組成比５０％のＡｌＧａＮ層を第２バッファ層ＢＦ２として形成する。第２バッファ層ＢＦ２の上に、第３バッファ層ＢＦ３を形成する。例えば、厚さ２００ｎｍ、Ａｌ組成比３０％のＡｌＧａＮ層を第３バッファ層ＢＦ３として形成する。第３バッファ層ＢＦ３の上に、第４バッファ層ＢＦ４を形成する。例えば、厚さ２５０ｎｍ、Ａｌ組成比１５％のＡｌＧａＮ層を第４バッファ層ＢＦ４として形成する。第４バッファ層ＢＦ４の上に、第５バッファ層ＢＦ５を形成する。例えば、４００ｎｍの厚さのＧａＮ層を第５バッファ層ＢＦ５として形成する。これにより、シリコン基板４０の上に、バッファ部５０を形成する。
バッファ部５０においては、第２バッファ層ＢＦ２〜第４バッファ層ＢＦ４のＡｌＧａＮ層のＡｌ組成比を調整することにより、第１バッファ層ＢＦ１〜第５バッファ層ＢＦ５において、隣接する２つのバッファ層におけるａ軸方向の格子不整合率ＬＭｘが、全て０．３％≦ＬＭｘ≦０．８％の関係を満たすようにする。これにより、バッファ部５０において、０．３％≦ＬＭｘ≦０．８％の関係を満たさない場合よりも大きな圧縮応力が印加される。これにより、後に形成する機能層１０ｓにおいて、クラックの発生が抑制される。
図１５（ｂ）に表したように、バッファ部５０（第５バッファ層ＢＦ５）の上に、第１層６１を形成する。例えば、１２ｎｍの厚さのＡｌＮ層を第１層６１として形成する。第１層６１の上に、第３層６３を形成する。例えば、２４ｎｍの厚さのＡｌＧａＮ層を第３層６３として形成する。第３層６３の上に、第２層６２を形成する。例えば、３５０ｎｍの厚さのＧａＮ層を第２層６２として形成する。第１層６１、第３層６３及び第２層６２の形成を複数回繰り返し、第１層６１、第３層６３及び第２層６２のセットを複数積層させる。これにより、バッファ部５０の上に、中間層６０を形成する。
図１５（ｃ）に表したように、中間層６０の上に、下地層７０を形成する。例えば、１０００ｎｍの厚さのｉ−ＧａＮ層を下地層７０として形成する。
図１５（ｄ）に表したように、下地層７０の上に、第１半導体層１０を形成する。例えば、厚さ１０００ｎｍのｎ形ＧａＮ層を第１半導体層１０として形成する。
第１半導体層１０の上に、高バンドギャップエネルギー層３５と低バンドギャップエネルギー層３６とを交互に複数積層させる。高バンドギャップエネルギー層３５には、例えば、ＧａＮ層を用いる。低バンドギャップエネルギー層３６には、例えば、ＩｎＧａＮ層を用いる。これにより、第１半導体層１０の上に、積層部３２を形成する。
積層部３２の上に、障壁層３３と井戸層３４とを交互に複数積層させる。障壁層３３には、例えば、ＧａＮ層を用いる。井戸層３４には、例えば、ＩｎＧａＮ層を用いる。これにより、積層部３２の上に、発光層３０を形成する。
発光層３０の上に、第２半導体層２０を形成する。例えば、厚さ１００ｎｍのｐ形ＧａＮ層を第２半導体層２０として形成する。これにより、下地層７０の上に、機能層１０ｓが形成される。
以上により、窒化物半導体ウェーハ１１３が完成する。
実施形態において、半導体層の成長には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。
例えば、ＭＯＣＶＤ法またはＭＯＶＰＥ法を用いた場合では、各半導体層の形成の際の原料には、以下を用いることができる。Ｇａの原料として、例えばＴＭＧａ（トリメチルガリウム）及びＴＥＧａ（トリエチルガリウム）を用いることができる。Ｉｎの原料として、例えば、ＴＭＩｎ（トリメチルインジウム）及びＴＥＩｎ（トリエチルインジウム）などを用いることができる。Ａｌの原料として、例えば、ＴＭＡｌ（トリメチルアルミニウム）などを用いることができる。Ｎの原料として、例えば、ＮＨ３（アンモニア）、ＭＭＨｙ（モノメチルヒドラジン）及びＤＭＨｙ（ジメチルヒドラジン）などを用いることができる。Ｓｉの原料としては、ＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）などを用いることができる。
図１６は、第３の実施形態に係る窒化物半導体ウェーハの製造方法を例示するフローチャート図である。
図１６に表したように、実施形態に係る窒化物半導体ウェーハの製造方法は、バッファ部５０を形成するステップＳ１１０と、機能層１０ｓを形成するステップＳ１２０と、を含む。
ステップＳ１１０では、例えば、図１５（ａ）に関して説明した処理を実施する。ステップＳ１２０では、例えば、図１５（ｄ）に関して説明した処理を実施する。
これにより、機能層１０ｓにクラックの発生を抑制した窒化物半導体ウェーハが製造される。
機能層１０ｓが形成された本発明にかかる窒化物半導体ウェーハから窒化物半導体素子を製造する際には、シリコン基板、若しくは基板及びバッファ部の一部、若しくは基板及びバッファ部の全部を除去し、機能層１０ｓまたは機能層とバッファ層の一部または全部を別の基板又は基材に接合することにより製造されても良い。
実施形態によれば、クラックを抑制した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法が提供される。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、窒化物半導体ウェーハ及び窒化物半導体素子に含まれる、シリコン基板、バッファ部、機能層、第１〜第ｎバッファ層、中間層及び下地層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１半導体層、 １０ｓ…機能層、 ２０…第２半導体層、 ３０…発光層、 ３２…積層部、 ３３…障壁層、 ３４…井戸層、 ３５…高バンドギャップエネルギー層、 ３６…低バンドギャップエネルギー層、 ４０…シリコン基板、 ５０…バッファ部、 ６０…中間層、 ６１…第１層、 ６２…第２層、 ６３…第３層、 ７０…下地層、 ８３…第３半導体層、 ８４…第４半導体層、 ８５…ソース電極、 ８６…ドレイン電極、 ８７…ゲート電極、 ８８…２次元電子ガス、 １１０、１１１、１１２、１１３、１１４…窒化物半導体ウェーハ、 ２１０…窒化物半導体素子、 ＢＦ１…第１バッファ層、 ＢＦ１ａ…主面、 ＢＦ２…第２バッファ層、 ＢＦ３…第３バッファ層、 ＢＦ４…第４バッファ層、 ＢＦ５…第５バッファ層、 ＢＦ６…第６バッファ層、 ＢＦｉ…第ｉバッファ層、 ＢＦｎ…第ｎバッファ層、 ＢＦ（ｉ＋１）…第（ｉ＋１）バッファ層、 ＣＦ、ＣＦ２〜ＣＦ５、ＣＦ２ａ〜ＣＦ５ａ、ＣＦａ、ＣＦｔ…変化量、 ＣＴ１〜ＣＴ３…特性、 ＬＭ、ＬＭｃ、ＬＭｔ、ＬＭｘ、ＬＭ２〜ＬＭ５…格子不整合率、 ＳＲｉ、ＳＲ２〜ＳＲ５…緩和率、 ｔ０〜ｔ５…厚さ、 ｘ２〜ｘ４…組成比

Claims (7)

  1. シリコン基板と、
    前記シリコン基板の上に設けられ、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、４以上の整数）を有するバッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たすバッファ部と、
    前記バッファ部の上に設けられ、窒化物半導体を含む機能層と、
    を備えた窒化物半導体ウェーハ。
  2. 前記第１バッファ層は、ＡｌＮであり、
    前記第ｎバッファ層は、ＧａＮである請求項１記載の窒化物半導体ウェーハ。
  3. 前記バッファ部と前記機能層との間に設けられた中間層を、さらに備え、
    前記中間層は、Ａｌを含む窒化物半導体を含む第１層と、前記第１層の上に設けられ前記第１層のＡｌ組成比よりも低いＡｌ組成比を有する窒化物半導体を含む第２層と、を含む請求項１または２記載の窒化物半導体ウェーハ。
  4. 前記バッファ部と前記機能層との間に設けられ、窒化物半導体を含む下地層を、さらに備え、
    前記下地層の窒化物半導体に含まれる不純物の濃度は、前記機能層の窒化物半導体に含まれる不純物の濃度よりも低い請求項１〜３のいずれか１つに記載の窒化物半導体ウェーハ。
  5. 前記バッファ部は、前記第１〜第ｎバッファ層の全てにおいて、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たす請求項１〜４のいずれか１つに記載の窒化物半導体ウェーハ。
  6. シリコン基板の上に形成され、窒化物半導体を含む第１〜第ｎバッファ層（ｎは、４以上の整数）を有するバッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たすバッファ部と、
    前記バッファ部の上に設けられ、窒化物半導体を含む機能層と、
    を備えた窒化物半導体素子。
  7. 窒化物半導体を含む第１〜第ｎバッファ層（ｎは、４以上の整数）を有するバッファ部であって、前記第１〜第ｎバッファ層のうちの第ｉバッファ層（ｉは、１以上ｎ未満の整数）は、前記第１バッファ層の主面に対して平行な第１方向の格子長Ｗｉを有し、前記第ｉバッファ層の上に設けられ前記第ｉバッファ層に接する第（ｉ＋１）バッファ層は、前記第１方向の格子長Ｗ（ｉ＋１）を有し、前記第１〜第ｎバッファ層において、前記第ｉバッファ層及び前記第（ｉ＋１）バッファ層が、０．００３≦（Ｗ（ｉ＋１）−Ｗｉ）／Ｗｉ≦０．００８の関係を満たすバッファ部を、シリコン基板の上に形成し、
    前記バッファ部の上に、窒化物半導体を含む機能層を形成する窒化物半導体ウェーハの製造方法。
JP2012195586A 2012-09-05 2012-09-05 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法 Active JP5362085B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012195586A JP5362085B1 (ja) 2012-09-05 2012-09-05 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US13/626,265 US9053931B2 (en) 2012-09-05 2012-09-25 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
EP13175320.4A EP2706558B1 (en) 2012-09-05 2013-07-05 Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
CN201310331650.XA CN103682009B (zh) 2012-09-05 2013-08-01 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
KR1020130091854A KR101497823B1 (ko) 2012-09-05 2013-08-02 질화물 반도체 웨이퍼, 질화물 반도체 디바이스, 및 질화물 반도체 웨이퍼의 제조 방법
KR1020140150124A KR101528428B1 (ko) 2012-09-05 2014-10-31 반도체 발광 디바이스, 및 반도체 발광 디바이스의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012195586A JP5362085B1 (ja) 2012-09-05 2012-09-05 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013181319A Division JP5996499B2 (ja) 2013-09-02 2013-09-02 半導体発光素子及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP5362085B1 true JP5362085B1 (ja) 2013-12-11
JP2014053385A JP2014053385A (ja) 2014-03-20

Family

ID=48740979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012195586A Active JP5362085B1 (ja) 2012-09-05 2012-09-05 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法

Country Status (5)

Country Link
US (1) US9053931B2 (ja)
EP (1) EP2706558B1 (ja)
JP (1) JP5362085B1 (ja)
KR (2) KR101497823B1 (ja)
CN (1) CN103682009B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
CN105304774B (zh) * 2015-11-03 2017-12-29 湘能华磊光电股份有限公司 一种led外延层生长方法
CN105304773B (zh) * 2015-11-03 2017-09-15 湘能华磊光电股份有限公司 一种led外延层生长方法
KR102608902B1 (ko) 2016-06-14 2023-12-04 삼성전자주식회사 질화물 반도체 기판 제조방법
KR102680861B1 (ko) 2016-12-15 2024-07-03 삼성전자주식회사 질화 갈륨 기판의 제조 방법
JP7158272B2 (ja) * 2018-12-25 2022-10-21 エア・ウォーター株式会社 化合物半導体基板
KR101986807B1 (ko) 2018-12-29 2019-06-07 (유)현대기공 볼트 표면처리를 위한 자동이송장치
CN109887678B (zh) * 2019-04-09 2023-10-27 合肥神马科技集团有限公司 一种同心绞储线装置
CN112331751A (zh) * 2020-12-03 2021-02-05 至芯半导体(杭州)有限公司 一种深紫外led外延片及其制造方法
JP7462544B2 (ja) 2020-12-11 2024-04-05 株式会社東芝 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004289005A (ja) * 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
WO2011135963A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340415B2 (ja) * 1993-03-15 2002-11-05 株式会社東芝 化合物半導体素子およびその製造方法
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP4327339B2 (ja) * 2000-07-28 2009-09-09 独立行政法人物質・材料研究機構 半導体層形成用基板とそれを利用した半導体装置
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3569807B2 (ja) * 2002-01-21 2004-09-29 松下電器産業株式会社 窒化物半導体素子の製造方法
CN1510764A (zh) * 2002-12-23 2004-07-07 威凯科技股份有限公司 高晶格匹配性的发光元件
WO2005015642A1 (ja) * 2003-08-08 2005-02-17 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
KR100756841B1 (ko) * 2006-03-13 2007-09-07 서울옵토디바이스주식회사 ＡｌｘＧａ１－ｘＮ 버퍼층을 갖는 발광 다이오드 및 이의제조 방법
US7851780B2 (en) * 2006-08-02 2010-12-14 Intel Corporation Semiconductor buffer architecture for III-V devices on silicon substrates
US7598108B2 (en) * 2007-07-06 2009-10-06 Sharp Laboratories Of America, Inc. Gallium nitride-on-silicon interface using multiple aluminum compound buffer layers
KR20100064383A (ko) * 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8067787B2 (en) * 2008-02-07 2011-11-29 The Furukawa Electric Co., Ltd Semiconductor electronic device
US8569794B2 (en) * 2008-03-13 2013-10-29 Toyoda Gosei Co., Ltd. Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
EP2259295A4 (en) * 2008-03-24 2013-11-27 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT, SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING AN EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR COMPONENT
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009295753A (ja) * 2008-06-04 2009-12-17 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2010123725A (ja) * 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP2010199441A (ja) * 2009-02-26 2010-09-09 Furukawa Electric Co Ltd:The 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230447A (ja) * 2000-02-16 2001-08-24 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP2004289005A (ja) * 2003-03-24 2004-10-14 Ngk Insulators Ltd エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2009158804A (ja) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd 半導体材料、半導体材料の製造方法及び半導体素子
WO2011135963A1 (ja) * 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
JP2012243871A (ja) * 2011-05-17 2012-12-10 Advanced Power Device Research Association 半導体素子及びその製造方法
JP2013004681A (ja) * 2011-06-15 2013-01-07 Mitsubishi Electric Corp 窒化物半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014053385A (ja) 2014-03-20
EP2706558A1 (en) 2014-03-12
KR20140133495A (ko) 2014-11-19
KR101528428B1 (ko) 2015-06-11
KR20140031789A (ko) 2014-03-13
EP2706558B1 (en) 2017-09-06
US9053931B2 (en) 2015-06-09
KR101497823B1 (ko) 2015-03-02
US20140061693A1 (en) 2014-03-06
CN103682009B (zh) 2017-04-12
CN103682009A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP5362085B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US9349590B2 (en) Method for manufacturing nitride semiconductor layer
JP5421442B1 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5228122B1 (ja) 窒化物半導体素子及び窒化物半導体ウェーハ
JP5425284B1 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
US8772800B2 (en) Semiconductor light-emitting device
JP6302254B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ、及び、窒化物半導体素子の製造方法
JP5175967B1 (ja) 半導体発光素子及び半導体ウェーハ
JP5996489B2 (ja) 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5996499B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2014068018A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5925708B2 (ja) 窒化物半導体素子及びウェーハ
JP2013251440A (ja) 半導体積層構造体及び半導体素子
JP6437083B2 (ja) 半導体ウェーハ及び半導体素子
JP6264628B2 (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP5833202B2 (ja) 窒化物半導体素子及びウェーハ
JP2014063988A (ja) 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法
JP2013084957A (ja) 半導体発光素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R151 Written notification of patent or utility model registration

Ref document number: 5362085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151