[go: up one dir, main page]

JP2010123725A - 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 - Google Patents

化合物半導体基板及び該化合物半導体基板を用いた半導体装置 Download PDF

Info

Publication number
JP2010123725A
JP2010123725A JP2008295526A JP2008295526A JP2010123725A JP 2010123725 A JP2010123725 A JP 2010123725A JP 2008295526 A JP2008295526 A JP 2008295526A JP 2008295526 A JP2008295526 A JP 2008295526A JP 2010123725 A JP2010123725 A JP 2010123725A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
compound semiconductor
substrate
hemt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008295526A
Other languages
English (en)
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008295526A priority Critical patent/JP2010123725A/ja
Priority to US12/619,110 priority patent/US8410525B2/en
Publication of JP2010123725A publication Critical patent/JP2010123725A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】寄生容量が低減された化合物半導体基板及び化合物半導体装置を提供する。
【解決手段】Ｓｉから構成される基板１１と、基板１１上に形成され、ＡｌＮから構成される第１の半導体層１２とＧａＮから構成され鉄（Ｆｅ）がドーピングされた第２の半導体層１３とを交互に積層して形成されるバッファ層１４（積層構造体）と、バッファ層１４上に形成され、ＧａＮから構成される第１の成長層としてのチャネル層１５と、チャネル層１５上に形成され、ＡｌＧａＮから構成される第２の成長層としてのバリア層１６と、バリア層１６上に形成され、所定の開口を有する絶縁膜１８と、絶縁膜１８の開口を介してバリア層１６上に形成されるゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、を備える。
【選択図】図１

Description

本発明は、積層構造を有する化合物半導体基板及び該化合物半導体基板を用いた半導体装置に関する。
炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等を用いた高電子移動度トランジスタ（ＨＥＭＴ）等の化合物半導体装置は、その特性から、高電圧を高速でスイッチング制御するスイッチング素子として、電源装置への応用が検討されている。化合物半導体装置は、ＧａＮ、サファイア、ＳｉＣ又は珪素（Ｓｉ）等から成る基板とこの上にエピタキシャル成長された複数の化合物半導体層とから構成される。但し、ＧａＮ基板、サファイア基板は、基板自体が高価である。そのため、安価なＳｉ基板或いはＳｉＣ基板上に化合物半導体層及び化合物半導体装置を形成する方法が望まれていた。
特許文献１に示される従来の方法は、Ｓｉ基板と化合物半導体層との間に、組成が異なる第１の半導体層と第２の半導体層とを交互に積層して形成される周期性積層構造のバッファ層を介在させるものである。
図５は、従来の方法により形成されたＨＥＭＴの構造を示す断面図である。
従来のＨＥＭＴ２００は、Ｓｉから構成される基板２１と、基板２１上に形成され、第１の半導体層２２と第２の半導体層２３とを交互に積層して形成されるバッファ層２４と、バッファ層２４上に形成され、ＧａＮから構成されるチャネル層２５と、チャネル層２５上に形成され、ＡｌＧａＮから構成されるバリア層２６と、バリア層２６上に形成され、所定の開口を有する絶縁膜２８と、絶縁膜２８の開口を介してバリア層２６上に形成されるゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、を備える。チャネル層２５とバリア層２６とはヘテロ接合され、チャネル層２５は、ヘテロ接合に基づき二次元電子ガス（２ＤＥＧ）を生じている。
従来の方法によれば、Ｓｉ基板２１上に形成されるチャネル層の平坦性即ち品質が改善される。そのため、耐圧や利得といった電気特性に優れたＨＥＭＴを安価に提供することができる。

特開２００３−５９９４８
しかしながら、従来の方法により形成される化合物半導体装置は、耐圧や利得といった電気特性が改善される反面、以下のような問題点があった。
ＨＥＭＴ２００において、例えば、第１の半導体層２２は、窒化アルミニウム（ＡｌＮ）から構成され、第２の半導体層２３は、ＧａＮから構成される。ＡｌＮは、ＧａＮと比して相対的に大きなバンドギャップを有するため、第１の半導体層２２に挟まれた第２の半導体層２３は、ピエゾ電界や結晶内に生じる窒素空孔等によりキャリアを生じやすくなる。そのため、第１の半導体層２２は電気絶縁性が高い一方、キャリアが生じた第２の半導体層２３は電気絶縁性が低くなりやすい。従って、従来のバッファ層２４は、等価的に見て、キャパシタを縦方向に直列接続して成る寄生容量を有していると言える。
また、ＨＥＭＴ２００は、ゲート電極Ｇの電位をソース電極Ｓの電位以下にすることでオフ動作し、ゲート電極Ｇの電位をソース電極Ｓの電位以上にすることで、オン動作させることができ、図６のような電源装置のスイッチング素子として使用される。電源装置は、例えば、交流電源ＡＣと、ダイオードブリッジＤＢと、リアクトルＬとスイッチング素子ＨＥＭＴとダイオードＤｉと出力コンデンサＣｏとが構成する昇圧チョッパ回路と、から構成される。スイッチング素子ＨＥＭＴが制御回路によってオンオフ制御され、交流電源ＡＣから入力する交流電流が整流及び昇圧されて出力される。このとき、高周波領域においてＨＥＭＴ２００の動作が、制御回路からゲート電極Ｇに印加されるゲート駆動信号に対して遅れることがあった。これは、オンオフ動作時において、ゲート駆動信号に基づく電流が、ゲート電極Ｇと寄生容量と基板２１とから成る経路を流れてしまうためである。
このように、従来のバッファ層は、寄生容量を有しているという問題点があった。また、従来のＨＥＭＴは、バッファ層が有する寄生容量のために、スイッチングスピード等のスイッチング特性及び最高発振周波数等の高周波特性が低いという問題点があった。
本発明は、上記課題を解決するためになされたものである。従って、本発明は、寄生容量が低減された化合物半導体基板及び化合物半導体装置を提供することである。
上記のような課題を解決するために、請求項１記載の発明は、第１の化合物半導体材料を含む第１の半導体層と前記第１の化合物半導体材料と組成の異なる第２の化合物半導体材料を含む第２の半導体層とを積層して成る積層構造体を有し、前記積層構造体が、遷移元素及びＣのうち少なくとも一種類の原子を含有することを特徴とする。
また、上記のような課題を解決するために、請求項７記載の発明は、第１の化合物半導体材料を含む第１の半導体層と前記第１の化合物半導体材料と組成の異なる第２の化合物半導体材料を含む第２の半導体層とを積層して成る積層構造体を有し、前記積層構造体が、遷移元素及びＣのうち少なくとも一種類の原子を含有する半導体基板と、
前記半導体基板上に形成される第１の成長層と前記第１の成長層上に形成される第２の成長層とを有する主半導体領域と、
前記主半導体領域上に形成される第１の電極と、
前記主半導体領域上に前記第１の電極と離間して形成される第２の電極と、
を備えることを特徴とする。
本発明の各請求項に係る発明によれば、寄生容量が低減された化合物半導体基板及び化合物半導体装置を提供することができる。
次に、図面を参照して本発明の実施形態に係るＨＥＭＴを説明する。
以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
（第１の実施例）
図１に示す本発明の実施例１に係るＨＥＭＴ１００は、Ｓｉから構成される基板１１と、基板１１上に形成され、ＡｌＮから構成される第１の半導体層１２とＧａＮから構成され鉄（Ｆｅ）がドーピングされた第２の半導体層１３とを交互に積層して形成されるバッファ層１４（積層構造体）と、バッファ層１４上に形成され、ＧａＮから構成される本発明の第１の成長層としてのチャネル層１５と、チャネル層１５上に形成され、ＡｌＧａＮから構成される本発明の第２の成長層としてのバリア層１６と、バリア層１６上に形成され、所定の開口を有する絶縁膜１８と、絶縁膜１８の開口を介してバリア層１６上に形成されるゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、を備える。チャネル層１５とバリア層１６とはヘテロ接合され、チャネル層１５におけるバリア層１６に近い領域は、ヘテロ接合に基づき二次元電子ガス（２ＤＥＧ）を生じている。本実施例において、チャネル層１５とバリア層１６とを併せて、本発明の主半導体領域１７と換言できる。但し、ＡｌＧａＮから構成されるスペーサ層が、チャネル層１５とバリア層１６との間に形成されても良い。その場合はスペーサ層を含めて本発明の主半導体領域１７と換言できる。
即ち、本実施例に係るＨＥＭＴ１００は、バッファ層１４を構成する第２の半導体層１５がＦｅを含有している点で従来のＨＥＭＴ１００と異なり、その他は同一に構成される。
本実施例に係るＨＥＭＴ１００の製造方法を説明する。
図２は、ＨＥＭＴ１００の製造方法を示す工程断面図である。
まず、Ｓｉから構成される基板１１上に、バッファ層１４が、周知の有機金属化学気相成長（ＭＯＣＶＤ）法によって形成される。即ち、ＡｌＮから構成される第１の半導体層１２は、反応炉内に配置した基板１１に対しトリメチルアルミニウム（ＴＭＡ）とアンモニア（ＮＨ３）との気相を供給して１０ｎｍ程度の厚さに形成される。次いで、ＧａＮから構成される第２の半導体層１３は、トリメチルガリウム（ＴＭＧ）とＮＨ３とフェロセン（Ｃｐ２Ｆｅ）との気相を供給して５×１０１７〜１０２０ｃｍ−３の不純物濃度と３０ｎｍ程度の厚さを有するように形成される（図２ａ）。基板１１は、ＳｉＣから構成される基板でも良い。また、エピタキシャル成長は、ＭＯＣＶＤ法に代わり、周知の分子線エピタキシャル成長（ＭＢＥ）法で行うことができる。
次に、バッファ層１４は、第１の半導体層１２と第２の半導体層１３とを形成する工程を繰り返し、２μｍ程度の厚さに形成される（図２ｂ）。
次に、バッファ層１４上に、主半導体領域１７が、ＭＯＣＶＤ法によって形成される。即ち、ＧａＮから構成されるチャネル層１５は、バッファ層１４が形成された基板１１に対しＴＭＧとＮＨ３との気相を供給して、半導体不純物を含まない非ドープＧａＮを成長させることで、０．５〜３μｍ程度の厚さに形成される。次いで、ＡｌＧａＮから構成されるバリア層１６は、ＴＭＡとＴＭＧとＮＨ３とシラン（ＳｉＨ４）との気相を供給して、１０ｎｍ程度の厚さに形成される。そして、ＳｉＯ２から構成される絶縁膜１８は、プラズマＣＶＤ法により、バリア層１６上に１００ｎｍ程度の厚さに形成される（図２ｃ）。
次に、所定の開口部が、反応性イオンエッチング（ＲＩＥ）法等により絶縁膜１８に形成される。そして、ソース電極Ｓとドレイン電極Ｄとは、絶縁膜１８の開口部において、周知の方法によって、バリア層１６上に例えばチタン（Ｔｉ）及びＡｌを蒸着させて形成される。また、ゲート電極Ｇは、絶縁膜１８の開口部において、バリア層１６上にニッケル（Ｎｉ）及び金（Ａｕ）を蒸着させて形成される（図２ｄ）。
本実施例に係るＨＥＭＴ１００によれば、次の効果が得られる。
（１）ＧａＮ層にドーピングされたＦｅイオンは、Ｇａサイトの一部を占有し、深い準位を形成するため、キャリアをトラッピングしやすくなる。本実施例に係る第２の半導体層１５は、１×１０５Ω・ｃｍ程度の抵抗性を示し、電気絶縁性を有する半絶縁層と言える。従って、Ｆｅを含有する第２の半導体層１５を備えるバッファ層１４は、寄生容量が低減されると共に高耐圧化される。
（２）バッファ層１４を形成することにより、Ｓｉから構成される基板１１とＧａＮを含む主半導体領域１７との間に作用する応力が良好に緩和される。即ち、安価なＳｉ基板１１上に化合物半導体材料から構成されるＨＥＭＴ１００が形成される。このため、主半導体領域１７を備えるＨＥＭＴ１００のコストが低減される。
（３）高い電気絶縁性を有するバッファ層１４上に形成される主半導体領域１７を備えるＨＥＭＴ１００は、寄生容量が低減されるため、スイッチングスピードや損失といったスイッチング特性及び高周波特性が改善される。さらに、ＨＥＭＴ１００は、高い電気絶縁性を有するバッファ層１４上に形成されるため、高耐圧化される。
（４）優れたスイッチング特性及び高周波特性を有するＨＥＭＴ１００をスイッチング素子として用いた電源装置は、高周波化が可能となる。そのため、リアクトルＬを小型化することができるため、電源装置が小型化又は薄型化される。
なお、本発明の実施例１に係るＨＥＭＴ１００において、第２の半導体層１３に加え、第１の半導体層１２が、全体的或いは局所的にＦｅを含有するように形成されても良い。実施例１における第１の半導体層１２の製造過程において、ＴＭＡとＮＨ３に加え、Ｃｐ２Ｆｅの気相を供給することで、Ｆｅを含有する第１の半導体層１２が形成される。Ｆｅが第１の半導体層１２の導電性に与える影響は小さいため、第１の半導体層１２は、高い電気絶縁性を維持する。従って、このように形成されたＨＥＭＴは、実施例１と同様の効果を得ることができる。
（第２の実施例）
図３に示す本発明の実施例２に係るＨＥＭＴ１０１について説明する。但し、図３において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
ＨＥＭＴ１０１は、Ｓｉから構成される基板１１と、基板１１上に形成され、ＡｌＮから構成される第１の半導体層１２とＧａＮから構成されＦｅがドーピングされた第２の半導体層１３とを交互に積層して形成されるバッファ層１４と、バッファ層１４上に形成され、ＧａＮから構成されＦｅが高濃度にドーピングされた第１のチャネル層１５ａと、第１のチャネル層１５ａ上に形成され、ＧａＮから構成される第２のチャネル層１５ｂと、第２のチャネル層１５ｂ上に形成され、ＡｌＧａＮから構成されるバリア層１６と、バリア層１６上に形成され、所定の開口を有する絶縁膜１８と、絶縁膜１８の開口を介してバリア層１６上に形成されるゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、を備える。本実施例において、第１のチャネル層１５ａと第２のチャネル層１５ｂとを併せてチャネル層或いは本発明の第１の成長層と換言することができ、また、第１のチャネル層１５ａ、第２のチャネル層１５ｂ及びバリア層１６を併せて主半導体領域１７ａと換言できる。
即ち、本実施例に係るＨＥＭＴ１０１は、主半導体領域１７ａが、第１のチャネル層１５ａ及び第２のチャネル層１５ｂを備える点で従来のＨＥＭＴ１００と異なり、その他は同一に構成される。
本実施例に係るＨＥＭＴ１０１の製造方法において、第１のチャネル層１５ａは、バッファ層１４が形成された基板１１に対しＴＭＧとＮＨ３に加え、Ｃｐ２Ｆｅの気相を供給することで形成される。本実施例における第１のチャネル層１５ａは、１×１０１７ｃｍ−３以上の不純物濃度と０．３〜１μｍ程度の厚さを有するように形成される。
次に、第１のチャネル層１５ｂは、本発明の実施例１におけるチャネル層１５と同様の手法によって、第１のチャネル層１５ａ上に１００〜２００ｎｍ程度の厚さに形成される。
本実施例に係るＨＥＭＴ１０１によれば、チャネル層におけるバッファ層１４に近い領域が電気絶縁性を有する一方、バリア層１６に近い領域が導電性を有するため、本発明の実施例１に係るＨＥＭＴ１００と同様の効果に加え、次の効果が得られる。
（１）ＨＥＭＴ１０１のオン動作時は、ソース電極Ｓとドレイン電極Ｄとの間を流れる電流が、チャネル層１５におけるバリア層１６に近い領域に形成される二次元キャリアガス層を流れる。また、ＨＥＭＴ１０１のオフ動作時は、ソース電極Ｓとドレイン電極Ｄとの間を流れる電流が、チャネル層１５におけるバッファ層１４に近い領域を流れにくくなる。従って、第１のチャネル層１５ａ、第２のチャネル層１５ｂ及びバリア層１６とから構成される主半導体領域１７ａが高耐圧化されるため、主半導体領域１７ａに形成されるＨＥＭＴ１０１が高耐圧化されると共にＨＥＭＴ１０１のリーク電流が低減される。
（２）ＨＥＭＴ１０１をスイッチング素子として用いた電源装置は、ＨＥＭＴ１０１のリーク電流が低減されるため、損失が低減され、高効率化される。
（第３の実施例）
図４に示す本発明の実施例３に係るＨＥＭＴ１０２について説明する。但し、図４において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
ＨＥＭＴ１０２は、Ｓｉから構成される基板１１と、基板１１上に形成され、ＡｌＮから構成される第１の半導体層１２とＧａＮから構成されＦｅがドーピングされた第２の半導体層１３とを交互に積層して形成され、且つ、ＧａＮから構成され導電性を有する第３の半導体層１３ａを有するバッファ層１４ａと、バッファ層１４ａ上に形成され、ＧａＮから構成されるチャネル層１５と、チャネル層１５上に形成され、ＡｌＧａＮから構成されるバリア層１６と、バリア層１６上に形成され、所定の開口を有する絶縁膜１８と、絶縁膜１８の開口を介してバリア層１６上に形成されるゲート電極Ｇ、ソース電極Ｓ及びドレイン電極Ｄと、を備える。第３の半導体層は、遷移元素及びＣのうち少なくとも一種類の原子を前記第２の半導体層よりも低濃度で含有する。
即ち、本実施例に係るＨＥＭＴ１０２は、バッファ層１４ａにおいて、複数の第２の半導体層１３の少なくとも１つが、第３の半導体層１３ａに置換される点で従来のＨＥＭＴ１００と異なり、その他は同一に構成される。
本実施例に係るＨＥＭＴ１０２の製造方法において、第３の半導体層１３ａは、ＴＭＧとＮＨ３との気相を供給して３０ｎｍ程度の厚さを有するように形成される。但し、第３の半導体層１３ａを形成する工程において、１×１０１６ｃｍ−３以下の不純物濃度を有するように形成しても良い。また、厚さは第２の半導体層１３と異なっても良く、複数設けられても良く、不規則に設けられても良い。
本実施例に係るＨＥＭＴ１０２によれば、バッファ層１４ａが導電性の層を有するため、バッファ層１４ａは寄生容量を有する反面、次の効果が得られる。
（１）ＨＥＭＴ１０２の動作時、第３の半導体層１３ａは、ゲート電極Ｇと略同電位となるため、ドレイン電極Ｄとゲート電極Ｇとの間に例えば６００Ｖの電位差が生じたとき、ドレイン電極Ｄと第３の半導体層１３ａとの間にも約６００Ｖの電位差が生じる。そのため、第３の半導体層１３ａは、ゲート電極Ｇの端部に集中する電界を緩和する、所謂裏面フィールドプレート効果を有する。従って、第３半導体層１３ａは、電界緩和による高耐圧化を実現すると共に、電流コラプスの発生を抑制することによる低オン抵抗化が達成される。寄生容量と裏面フィールドプレート効果とは、第３の半導体層１３ａの不純物濃度及び形成位置等によって適宜設定することができる。
（２）ＨＥＭＴ１０２スイッチング素子として用れば、ＨＥＭＴ１０２のオン抵抗が低減されるため、低損失で高効率な電源装置が得られる。
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能であり、また各実施例或いは各変形例の組合せが可能である。
例えば、深い準位を形成するドーパントは、Ｆｅの他にニッケル（Ｎｉ）等の遷移元素及びＣのうち少なくとも一種類の原子を、単独或いは組合せで用いることができ、半導体層ごとに組成を変えることができる。また、第１の半導体層１２及び第２の半導体層１３は、第２の半導体層１３のバンドギャップが第１の半導体層１２のバンドギャップよりも小さければ、上記組成の材料に限らず、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１）で示される組成の材料で構成することができる。また、上記ＨＥＭＴに限らず、化合物半導体材料で構成されるＭＯＳ或いはダイオード等の二端子素子を形成しても良く、チャネル層１５及びバリア層１６がそれぞれ多層構造を有しても良い。即ち、バッファ層１４上に主電極を有する横型半導体装置は、本発明の実施形態に係る効果を享受できる。また、本発明の実施形態に係るＨＥＭＴは、絶縁型の電源装置或いは複数のスイッチング素子を有する電源装置にも用いることができる。
本発明の実施例１に係るＨＥＭＴ１００の構造断面図である。 本発明の実施例１に係るＨＥＭＴ１００の製造方法を示す工程断面図である。 本発明の実施例２に係るＨＥＭＴ１０１の構造断面図である。 本発明の実施例３に係るＨＥＭＴ１０２の構造断面図である。 従来のＨＥＭＴ２００の構造断面図である。 ＨＥＭＴをスイッチング素子として用いる電源装置の回路構成図である。
符号の説明
１１、２１ 基板
１２、２２ 第１の半導体層
１３、２３ 第２の半導体層
１４、２４ バッファ層
１５、２５ チャネル層
１６、２６ バリア層
１７ 主半導体領域
１８ 絶縁膜

Claims (9)

  1. 第１の化合物半導体材料を含む第１の半導体層と前記第１の化合物半導体材料と組成の異なる第２の化合物半導体材料を含む第２の半導体層とを積層して成る積層構造体を有し、前記積層構造体が、遷移元素及びＣのうち少なくとも一種類の原子を含有することを特徴とする半導体基板。
  2. 前記第１の化合物半導体材料及び前記第２の化合物半導体材料が、窒化物系化合物半導体材料であることを特徴とする請求項１記載の半導体基板。
  3. 前記第１の化合物半導体材料及び前記第２の化合物半導体材料が、Ｇａ、Ｉｎ及びＡｌのうち少なくとも１つを含有することを特徴とする請求項１又は２に記載の半導体基板。
  4. 前記第１の半導体層が、第１のバンドギャップを有し、
    前記第２の半導体層が、前記第１のバンドギャップよりも小さい第２のバンドギャップを有すると共に遷移元素及びＣのうち少なくとも一種類の原子を含有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体基板。
  5. 前記積層構造体が、前記第２の化合物半導体材料を含む第３の半導体層を備え、
    前記第３の半導体層が、遷移元素及びＣのうち少なくとも一種類の原子を前記第２の半導体層よりも低濃度で含有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体基板。
  6. 前記半導体基板が、Ｓｉ或いはＳｉＣから構成される基板上に形成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体基板。
  7. 第１の化合物半導体材料を含む第１の半導体層と前記第１の化合物半導体材料と組成の異なる第２の化合物半導体材料を含む第２の半導体層とを積層して成る積層構造体を有し、前記積層構造体が、遷移元素及びＣのうち少なくとも一種類の原子を含有する半導体基板と、
    前記半導体基板上に形成される第１の成長層と前記第１の成長層上に形成される第２の成長層とを有する主半導体領域と、
    前記主半導体領域上に形成される第１の電極と、
    前記主半導体領域上に前記第１の電極と離間して形成される第２の電極と、
    を備えることを特徴とする半導体装置。
  8. 前記第１の成長層が、局所的に遷移元素及びＣのうち少なくとも一種類の原子を高濃度に含有することを特徴とする請求項７記載の半導体装置。
  9. 第１の化合物半導体材料を含む第１の半導体層と前記第１の化合物半導体材料と組成の異なる第２の化合物半導体材料を含む第２の半導体層とを積層して成る積層構造体を有し、前記積層構造体が、遷移元素及びＣのうち少なくとも一種類の原子を含有する半導体基板と、
    前記半導体基板上に形成される第１の成長層と前記第１の成長層上に形成される第２の成長層とを有する主半導体領域と、
    前記主半導体領域上に形成される第１の電極と、
    前記主半導体領域上に前記第１の電極と離間して形成される第２の電極と、
    を有する半導体装置を備えることを特徴とする電源装置。
JP2008295526A 2008-11-19 2008-11-19 化合物半導体基板及び該化合物半導体基板を用いた半導体装置 Pending JP2010123725A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008295526A JP2010123725A (ja) 2008-11-19 2008-11-19 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
US12/619,110 US8410525B2 (en) 2008-11-19 2009-11-16 Compound semiconductor substrate and device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008295526A JP2010123725A (ja) 2008-11-19 2008-11-19 化合物半導体基板及び該化合物半導体基板を用いた半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014117523A Division JP2014187386A (ja) 2014-06-06 2014-06-06 半導体基板及び該半導体基板を用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2010123725A true JP2010123725A (ja) 2010-06-03

Family

ID=42171282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008295526A Pending JP2010123725A (ja) 2008-11-19 2008-11-19 化合物半導体基板及び該化合物半導体基板を用いた半導体装置

Country Status (2)

Country Link
US (1) US8410525B2 (ja)
JP (1) JP2010123725A (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164937A (ja) * 2011-02-09 2012-08-30 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013038250A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd スイッチング素子及びこれを用いた電源装置
JP2013065703A (ja) * 2011-09-16 2013-04-11 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法
WO2014050250A1 (ja) * 2012-09-25 2014-04-03 古河電気工業株式会社 半導体積層基板および半導体素子
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015082599A (ja) * 2013-10-23 2015-04-27 富士通株式会社 化合物半導体装置及びその製造方法
JP2016076681A (ja) * 2014-10-02 2016-05-12 株式会社東芝 半導体装置およびその製造方法
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
WO2016143381A1 (ja) * 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
KR20160141756A (ko) 2014-04-18 2016-12-09 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
JP2017069450A (ja) * 2015-09-30 2017-04-06 サンケン電気株式会社 半導体基体、半導体装置、半導体基体の製造方法、並びに、半導体装置の製造方法
JP2017168862A (ja) * 2017-05-29 2017-09-21 富士通株式会社 半導体装置
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
US10833184B2 (en) 2016-09-15 2020-11-10 Sanken Electric Co., Ltd. Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
US10992269B2 (en) 2017-07-13 2021-04-27 Fujitsu Limited Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP6024075B2 (ja) * 2010-07-30 2016-11-09 住友電気工業株式会社 半導体装置およびその製造方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
US9142407B2 (en) 2013-01-16 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having sets of III-V compound layers and method of forming the same
JP6547581B2 (ja) 2015-10-22 2019-07-24 三菱電機株式会社 半導体装置
EP3486939B1 (en) 2017-11-20 2020-04-01 IMEC vzw Method for forming a semiconductor structure for a gallium nitride channel device
KR20210045835A (ko) 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
KR102767849B1 (ko) 2019-12-12 2025-02-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN114551563B (zh) * 2020-11-25 2025-06-20 苏州能讯高能半导体有限公司 成核层结构、半导体器件及成核层结构的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349278A (ja) * 1999-06-02 2000-12-15 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体結晶
JP2003059948A (ja) 2001-08-20 2003-02-28 Sanken Electric Co Ltd 半導体装置及びその製造方法
FR2887684A1 (fr) * 2005-06-28 2006-12-29 Thomson Licensing Sa Diode electroluminescente dont l'une des electrodes est multicouche en carbone amorphe
JP5100413B2 (ja) * 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008171843A (ja) * 2007-01-05 2008-07-24 Furukawa Electric Co Ltd:The 半導体電子デバイス
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164937A (ja) * 2011-02-09 2012-08-30 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP2013033778A (ja) * 2011-07-29 2013-02-14 Sumitomo Chemical Co Ltd 半導体基板および電子デバイス
JP2013038250A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd スイッチング素子及びこれを用いた電源装置
JP2013065703A (ja) * 2011-09-16 2013-04-11 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013074211A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置
JP2014007296A (ja) * 2012-06-25 2014-01-16 Advanced Power Device Research Association 半導体装置及び半導体装置の製造方法
JPWO2014050250A1 (ja) * 2012-09-25 2016-08-22 富士電機株式会社 半導体積層基板および半導体素子
WO2014050250A1 (ja) * 2012-09-25 2014-04-03 古河電気工業株式会社 半導体積層基板および半導体素子
JP2014072429A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2014072431A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置
JP2015053328A (ja) * 2013-09-05 2015-03-19 富士通株式会社 半導体装置
JP2015082599A (ja) * 2013-10-23 2015-04-27 富士通株式会社 化合物半導体装置及びその製造方法
US9876101B2 (en) 2014-04-18 2018-01-23 Sanken Electric Co., Ltd. Semiconductor substrate and semiconductor device
KR20160141756A (ko) 2014-04-18 2016-12-09 산켄덴키 가부시키가이샤 반도체 기판 및 반도체 소자
JP2016076681A (ja) * 2014-10-02 2016-05-12 株式会社東芝 半導体装置およびその製造方法
US9608103B2 (en) 2014-10-02 2017-03-28 Toshiba Corporation High electron mobility transistor with periodically carbon doped gallium nitride
WO2016143381A1 (ja) * 2015-03-09 2016-09-15 エア・ウォーター株式会社 化合物半導体基板
US10186421B2 (en) 2015-03-09 2019-01-22 Air Water Inc. Composite semiconductor substrate
JP2016167554A (ja) * 2015-03-10 2016-09-15 住友電気工業株式会社 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US10553674B2 (en) 2015-06-29 2020-02-04 Sanken Electric Co., Ltd. Substrate for semiconductor device, semiconductor device, and method for manufacturing semiconductor device
JP2017069450A (ja) * 2015-09-30 2017-04-06 サンケン電気株式会社 半導体基体、半導体装置、半導体基体の製造方法、並びに、半導体装置の製造方法
KR20180058725A (ko) 2015-09-30 2018-06-01 산켄덴키 가부시키가이샤 반도체 기체, 반도체 장치, 반도체 기체의 제조 방법, 및, 반도체 장치의 제조 방법
US10529842B2 (en) 2015-09-30 2020-01-07 Sanken Electric Co., Ltd. Semiconductor base substance having a boron containing buffer layer, semiconductor device including the same, and methods for manufacturing the semiconductor base substance and the semiconductor device
US10833184B2 (en) 2016-09-15 2020-11-10 Sanken Electric Co., Ltd. Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
JP2017168862A (ja) * 2017-05-29 2017-09-21 富士通株式会社 半導体装置
US10992269B2 (en) 2017-07-13 2021-04-27 Fujitsu Limited Compound semiconductor device with high power and reduced off-leakage and method for manufacturing the same

Also Published As

Publication number Publication date
US8410525B2 (en) 2013-04-02
US20100123169A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP2010123725A (ja) 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP4744109B2 (ja) 半導体装置とその製造方法
KR100967779B1 (ko) 화합물 반도체 장치 및 그것을 이용한 도허티 증폭기
JP5953706B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5388839B2 (ja) Ｉｉｉ族窒化物半導体電界効果トランジスタ
JP2013004735A (ja) 半導体装置及び半導体装置の製造方法
JPWO2007040160A1 (ja) 電界効果トランジスタ
JP2013004750A (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2017017088A (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP2019134153A (ja) 窒化物半導体装置
JP6233476B2 (ja) 化合物半導体装置
JP5707903B2 (ja) 化合物半導体装置及びその製造方法
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
JP2013038157A (ja) 化合物半導体基板
JP2014187386A (ja) 半導体基板及び該半導体基板を用いた半導体装置
JP2008098298A (ja) 化合物半導体デバイス
JP2016134565A (ja) 半導体装置
KR20140139346A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6084254B2 (ja) 化合物半導体基板
JP2007088252A (ja) 電界効果トランジスタ
JP2007088252A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140514