[go: up one dir, main page]

KR20210045835A - 반도체 박막 구조체 및 이를 포함하는 전자 소자 - Google Patents

반도체 박막 구조체 및 이를 포함하는 전자 소자 Download PDF

Info

Publication number
KR20210045835A
KR20210045835A KR1020190129326A KR20190129326A KR20210045835A KR 20210045835 A KR20210045835 A KR 20210045835A KR 1020190129326 A KR1020190129326 A KR 1020190129326A KR 20190129326 A KR20190129326 A KR 20190129326A KR 20210045835 A KR20210045835 A KR 20210045835A
Authority
KR
South Korea
Prior art keywords
layer
band gap
thin film
gap energy
film structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
KR1020190129326A
Other languages
English (en)
Inventor
박영환
김종섭
김준용
박준혁
신동철
오재준
정수진
황선규
황인준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190129326A priority Critical patent/KR20210045835A/ko
Priority to CN202010337504.8A priority patent/CN112687732B/zh
Priority to US16/868,745 priority patent/US11581269B2/en
Priority to EP20177054.2A priority patent/EP3809449A1/en
Priority to JP2020167689A priority patent/JP7687769B2/ja
Publication of KR20210045835A publication Critical patent/KR20210045835A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 박막 구조체는 제1 밴드갭 에너지를 가지며 제1두께의 제1층, 제2 밴드갭 에너지를 가지며 제2두께의 제2층 및 제3 밴드갭 에너지를 가지며 제3두께의 제3층을 포함하는 단위층이 복수회 반복 적층되며, 상기 단위층에서 상기 제1층, 제2층, 제3층 중 밴드갭 에너지가 가장 낮은 층이 나머지 두 층 사이에 배치되는, 버퍼층; 및 상기 버퍼층 상에 형성된 반도체층;을 포함한다. 이러한 버퍼층을 활용함에 따라 이종기판 상에 형성되는 반도체층이 양호한 박막 품질을 나타낼 수 있다.

Description

반도체 박막 구조체 및 이를 포함하는 전자 소자{Semiconductor thin film structure and electronic device including the same}
개시된 실시예들은 반도체 박막 구조체 및 이를 포함하는 전자 소자에 관한 것이다.
최근 고전력을 사용하는 시스템이 많아지면서, 질화물 반도체를 이용한 전자소자 개발이 활발히 이루어지고 있다. 순수한 질화물 반도체 기판은 크기가 작고 비싸, 사파이어(Sapphire), 실리콘 카바이드(SiC), 실리콘(Si) 기판 등 이종기판 상에 질화물 반도체를 성장하여 그 상부에 소자를 만드는 경우가 일반적이다.
이종 기판 상에 질화물 반도체를 성장시키는 경우, 격자 상수의 불일치(mismatch)에 의한 결함(defect), 열팽창 계수(coefficient of thermal expansion: CTE)의 불일치로 인한 휨이나 균열(crack) 등이 발생하는 문제가 있다. 이에 따라, 이종 기판과 질화물 반도체 간의 격자 상수 및 열팽창 계수의 차이로 인한 결함이나 크랙을 최소화하면서 수 um 이상의 두께로 질화물 반도체를 성장시키기 위한 방법이 다양하게 모색되고 있다.
양호한 품질의 반도체층을 구비하는 반도체 박막 구조체가 제공된다.
상기 반도체 박막 구조체를 구비하는 전자 소자가 제공된다.
일 유형에 따르면, 기판; 상기 기판 상에 형성된 것으로, 제1 밴드갭 에너지를 가지며 제1두께의 제1층, 제2 밴드갭 에너지를 가지며 제2두께의 제2층 및 제3 밴드갭 에너지를 가지며 제3두께의 제3층을 포함하는 단위층이 복수회 반복 적층되며, 상기 단위층에서 상기 제1층, 제2층, 제3층 중 밴드갭 에너지가 가장 낮은 층이 나머지 두 층 사이에 배치되는, 버퍼층; 및 상기 버퍼층 상에 형성된 반도체층;을 포함하는, 반도체 박막 구조체가 제공된다.
상기 단위층은 상기 기판에서 상기 반도체층을 향하는 제1방향을 따라, 상기 제1층, 상기 제2층, 상기 제3층의 순서로 배치될 수 있다.
상기 제2두께는 상기 제1두께, 상기 제3두께보다 얇을 수 있다.
상기 제1 층은 상기 기판의 휨을 조절하는 층일 수 있다.
상기 제1 밴드갭 에너지는 상기 제2 밴드갭 에너지보다 크고 상기 제3 밴드갭 에너지 보다 작을 수 있다.
상기 제1두께는 상기 제2두께, 상기 제3두께보다 클 수 있다.
상기 제1두께와 상기 제2두께의 합은 상기 제3두께의 2~15배의 범위일 수 있다.
상기 제1두께와 상기 제2두께의 합은 상기 제3두께의 4~9배의 범위일 수 있다.
상기 제3 층은 상기 버퍼층 내에서 상기 제1방향의 전류 흐름을 억제하는 층일 수 있다.
상기 제2 밴드갭 에너지와 상기 제3 밴드갭 에너지 간의 차이는 상기 제2 밴드갭 에너지와 상기 제1 밴드갭 에너지 간의 차이의 2배 이상일 수 있다.
상기 제1층은 AlwGa(1-w)N(0<w≤0.5)으로 이루어질 수 있다.
상기 제2층은 AlyGa(1-y)N(0≤y≤0.1, y<w)으로 이루어질 수 있다.
상기 제3층은 AlxGa(1-x)N(w<x≤1)으로 이루어질 수 있다.
상기 제3층은 AlxGa(1-x)N(0.7≤x≤1)으로 이루어질 수 있다.
상기 단위층은 상기 제3층 상에 배치되고, 상기 제3 밴드갭 에너지에서 상기 제1 밴드갭 에너지로 변화하는 분포의 제4 밴드갭 에너지를 가지는 제4층을 더 포함할 수 있다.
상기 제4층은 AlzGa(1-z)N으로 이루어지며, z는 상기 제1방향으로의 위치에 따라 다른 값을 가지며, z값의 평균값, z(average)는 y<w<z(average)<x 의 조건을 만족할 수 있다.
상기 단위층은 상기 제2층과 상기 제3층 사이에 배치되고, 상기 제2 밴드갭 에너지에서 상기 제3 밴드갭 에너지로 변화하는 분포의 제5 밴드갭 에너지를 가지는 제5층을 더 포함할 수 있다.
상기 제5층은 AlvGa(1-v)N으로 이루어지고, v는 상기 제1방향에 따라 다른 값을 가지며, v값의 평균값, v(average)는 y<w<v(average)<x 의 조건을 만족할 수 있다.
상기 제2층은 InyGa(1-y)N(0≤y≤0.2)으로 이루어지고, 상기 제3층은 AlN으로 이루어질 수 있다.
상기 제1층은 GaN으로 이루어질 수 있고, 이 경우, 상기 제2층은 InGaN으로 이루어지고, 상기 제3층은 AlN으로 이루어질 수 있다.
상기 제1층, 상기 제2층 및 상기 제3층은 각각 Al, In, Ga, N을 포함하며 조성비가 서로 다른 4원계 질화물로 이루어질 수 있다.
상기 버퍼층에서 상기 반도체층을 향하는 방향으로 갈수록 상기 복수의 단위층 각각에 포함된 층들의 밴드갭 에너지 평균값이 작아질 수 있다.
일 유형에 따르면, 전술한 어느 하나의 반도체 박막 구조체; 상기 반도체층의 양측에 각각 접촉하며 서로 이격되게 형성된 소스 전극 및 드레인 전극; 및 상기 반도체층 상에 형성된 게이트 전극;을 포함하는, 전자 소자가 제공된다.
상기 전자 소자는 상기 반도체층과 게이트 전극 사이에 형성된 디플리션층;을 더 포함할 수 있다.
상기 디플리션층이 p-GaN일 수 있다.
상술한 반도체 박막 구조체는 이종 기판과 반도체층 간의 스트레스를 줄일 수 있는 구조의 버퍼층을 구비하고 있어 양호한 품질의 반도체층을 제공할 수 있다.
상술한 반도체 박막 구조체는 파워 소자(power device)나 발광 소자 등의 다양한 전자 소자에 적용될 수 있다.
도 1a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
도 1b는 도 1a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
도 2a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
도 2b는 도 2a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
도 3a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
도 3b는 도 2a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
도 4a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
도 4b는 도 4a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
도 5 내지 도 12는 실시예에 따른 반도체 박막 구조체에 구비되는 버퍼층에 적용될 수 있는 단위층에 대한 구체적인 예시들을 보인 단면도들이다.
도 13은 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
도 14는 실시예에 따른 전자 소자의 개략적인 구조를 보이는 단면도이다.
도 15는 다른 실시예에 따른 전자 소자의 개략적인 구조를 보이는 단면도이다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하기로 한다. 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 이러한 용어들은 구성 요소들의 물질 또는 구조가 다름을 한정하는 것이 아니다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 “...부”, “모듈” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다.
방법을 구성하는 단계들은 설명된 순서대로 행하여야 한다는 명백한 언급이 없다면, 적당한 순서로 행해질 수 있다. 또한, 모든 예시적인 용어(예를 들어, 등등)의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구항에 의해 한정되지 않는 이상 이러한 용어로 인해 권리 범위가 한정되는 것은 아니다.
도 1a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이고, 도 1b는 도 1a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
반도체 박막 구조체(1000)는 기판(100), 기판(100) 상에 형성된 버퍼층(200), 버퍼층(200) 상에 형성된 반도체층(300)을 포함한다. 기판(100)과 버퍼층(200) 사이에는 핵생성층(nucleation layer)(120)이 배치될 수 있다.
반도체층(300)은 다양한 전자 소자로 활용될 활성층(active layer)으로서, Ⅲ-Ⅴ족 화합물 반도체를 포함할 수 있다. 반도체층(300)은 질화물 반도체일 수 있다. 즉, Ⅲ족 원소는 Al, Ga, In에서 하나 이상이 선택될 수 있고, V족 원소는 N일 수 있다. 반도체층(300)은 단층으로 도시되었으나 이는 편의상의 예시이며 복수의 층으로 이루어질 수 있다. 반도체층(300)은 미도핑된(undoped) 층일 수 있고, 또는, 소정의 도전성 캐리어(conductive carrier)가 도핑된 층일 수도 있다. 반도체층(300)을 구성하는 복수의 층 중 일부는 n형 도펀트(dopant)로 도핑될 수 있고, 다른 일부는 p형 도펀트로 도핑될 수 있다. 반도체층(300)을 구성하는 복수의 층은 같은 형의 도전성 캐리어가 다른 농도로 도핑된 층들을 포함할 수 있다.
기판(100)은 반도체층(300)과 다른, 이종의 기판일 수 있다. 예를 들어, 반도체층(300)이 Ⅲ-Ⅴ족 화합물 반도체이고, 기판(100)은 사파이어(Sapphire), 실리콘 카바이드(SiC), 실리콘(Si) 재질의 기판일 수 있다.
버퍼층(200)은 기판(100)과 반도체층(300) 간의 격자 상수 불일치, 열팽창 계수 불일치에 의한 결함, 균열, 스트레스 등의 발생을 완화시키고 양호한 품질의 반도체층(300)을 구현하기 위해 도입되고 있다.
예를 들어, 실리콘 기판 상에 직접 GaN 박막을 성장시키면 GaN과 Si의 열팽창 계수 차이로 인해 냉각 중 GaN 층에 열 인장 응력(thermal tensile stress)가 생성되고, 이에 의해 기판에 휨이 발생할 있다. 또한, 열 인장 응력이 임계점을 넘게 되면 크랙이 발생될 수 있다. 또한, 격자 상수 차이에 의한 결함이 발생할 수 있다.
이러한 현상을 완화하기 위해, 실시예에 따른 반도체 박막 구조체(1000)는 이를 기판(100)과 반도체층(300) 사이에 밴드갭 에너지가 다른 복수층을 포함하는 단위층(UL)이 반복 배치된 초격자(superlattice) 구조의 버퍼층(200)을 구비하고 있다.
핵생성층(120)은 기판(110)과 버퍼층(200) 사이에 형성될 수 있으며, 버퍼층(200)에 포함되는 질화물 반도체 물질이 기판(110)과 반응하여 생기는 melt-back 현상을 막아, 이 후 성장될 버퍼층(1200)이 잘 웨팅(wetting) 될 수 있게 하는 역할을 할 수 있다. 핵생성층(120)은 AlN으로 이루어질 수 있다. 핵생성층(120)의 성장 단계에서 초기에 Al 소스(source)를 먼저 주입하게 되는데 이에 의해 기판(110)이 암모니아에 먼저 노출되어 질화되는 것을 막을 수 있다. 핵생성층(120)은 수십에서 수백 나노미터의 두께를 가질 수 있다. 핵생성층(120)은 예를 들어, 약 50nm~300nm 범위의 두께로 형성될 수 있다.
또한, 핵생성층(120)과 버퍼층(200) 사이에는 추가적으로 AlxGa1-xN(0<x<1)층(미도시)이 더 형성될 수 있다.
버퍼층(200)을 구성하는 단위층(UL)은 제1층(201), 제2층(202), 제3층(203)을 포함한다. 제1층(201)은 제1두께(t1), 제1 밴드갭 에너지(E1)를 가지며, 제2층(202)은 제2두께(t2), 제2 밴드갭 에너지(E2), 제3층(203)은 제3두께(t3), 제3 밴드갭 에너지(E3)를 갖는다.
두께, t1, t2, t3 및 밴드갭 에너지 E1, E2, E3는 버퍼층(200) 상부에 형성되는 반도체층(300)에 걸리는 스트레스를 제어하고, 또한, 전류를 억제할 수 있도록 설정될 수 있다.
단위층(UL)을 구성하는 제1층(201), 제2층(202), 제3층(203) 중 밴드갭 에너지가 가장 낮은 층이 나머지 두 층 사이에 배치될 수 있다. 예를 들어, 기판(100)에서 반도체층(300)을 향하는 방향으로 제1층(201), 제2층(202), 제3층(203)의 순서로 배치된다고 할 때, 제2층(202)의 밴드갭 에너지(E2)가 가장 낮을 수 있다. 또한, 밴드갭 에너지가 가장 낮은 제2층(202)의 두께(t2)는 제1층(201)의 두께(t1), 제3층(203)의 두께(t3)보다 얇을 수 있다.
단위층(UL)을 구성하는 각 층의 의의를 세부적으로 살펴보면 다음과 같다.
제3층(203)은 인접층과의 밴드갭 에너지 차이에 의해 버퍼층(200)의 두께 방향으로의 전류 흐름을 억제하기 위한 층이다. 제3층(203)의 밴드갭 에너지(E3)는 제1 밴드갭 에너지(E1), 제2 밴드갭 에너지(E2)보다 크다.
제1층(201)은 기판(100)의 휨을 조절하기 위한 층이다. 제1층(201)의 밴드갭 에너지(E1)는 제3층(203)의 밴드갭 에너지(E3)보다 작다. 또한, 제1층(201)의 두께(t1)는 제2층(202)의 두께(t2), 제3층(203)의 두께(t3)보다 크다.
제2층(202)은 제3층(203)의 역할, 즉, 전류 흐름을 억제하는 작용을 최대화하기 위해 가장 작은 밴드갭 에너지(E2)를 가질 수 있다. 또한, 그 두께(t2)는 기판(100)의 휨에 미치는 영향을 최소화하기 위해 제1층(201)의 두께 제3층(203)의 두께보다 작다.
제1층(201)의 두께(t1)와 제2층(202)의 두께의 합은 제3층(203)의 두께(t3)의 2~15배의 범위일 수 있다. 상기 두께 합(t1+t2)의 범위는 예를 들어, 제3층(203)의 두께(t3)의 4~9배의 범위일 수 있다.
제3층(203)의 밴드갭 에너지(E3)와 제2층(202)의 밴드갭 에너지(E2)의 차이는 제1층(201)의 밴드갭 에너지(E1)보다 클 수 있다. 제3층(203)의 밴드갭 에너지(E3)와 제2층(202)의 밴드갭 에너지(E2)의 차이는 제2층(202)의 밴드갭 에너지(E2)와 제1층(201)의 밴드갭 에너지(E1) 간의 차이보다 클 수 있다. 제3층(203)의 밴드갭 에너지(E3)와 제2층(202)의 밴드갭 에너지(E2)의 차이는 제2층(202)의 밴드갭 에너지(E2)와 제1층(201)의 밴드갭 에너지(E1) 간의 차이의 2배 이상일 수 있다.
제1층(201), 제2층(202), 제3층(203) 각각의 밴드갭 에너지 및 두께는 다음과 같은 상대적인 관계로 표현될 수 있다.
밴드갭 에너지 두께
제1층 mid thick
제2층 small thin
제3층 large mid
즉, 제1층(201), 제2층(202), 제3층(203) 각각의 밴드갭 에너지, E1, E2, E3, 두께, t1, t2, t3는 E3>E1>E2, t1>t3>t2의 관계를 가질 수 있다.
상술한 관계는 3개층 이상으로 단위층을 구성하며, 가장 낮은 밴드갭 에너지를 가지는 층이 가장 얇고, 중간 밴드갭 에너지를 가지는 층이 가장 두껍게 형성되는 요건에 따라 도출된 것이며 이에 한정되는 것은 아니다. 이하에서 설명할 대부분의 실시예는 이를 만족하지만, 일부 실시예는 제시된 모든 요건들을 동시에 만족하지 않을 수도 있다.
상기 설명에서, 반복되는 단위층(UL)의 구조를 기판(100) 쪽에서 반도체층(300) 쪽의 방향의 순서로 제1층(201), 제2층(202), 제3층(203)으로 명명하고 있으며, 기판(100) 상에 적층되는 순서가 반드시 제1층(201)부터 시작되어야 하는 것은 아니다.
상술한 관계를 만족하기 위해, 다양한 층들의 조합으로 단위층(UL)이 구성될 수 있다.
제1층(201)은 AlGaN이 될 수 있으며, 두께는 10~70nm 범위일 수 있다. Al의 조성 범위는 0~50% 가 될 수 있다.
제2층(202)은 GaN일 수 있고, 두께는 1~20nm의 범위일 수 있다. 제2층(202)은 AlGaN일 수 있고, 이 경우, Al의 조성비는 0~10% 일 수 있다. 제2층(202)은 InGaN일 수도 있으며, 이 경우, In의 조성비는 0~20%가 될 수 있다.
제3층(203)은 AlN이 될 수 있으며, 두께는 2~15nm의 범위일 수 있다. 제3층(203)은 AlGaN일 수 있고, 이 경우, Al의 조성비는 70~100% 가 될 수 있다.
도 2a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이고, 도 2b는 도 2a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
반도체 박막 구조체(1001)는 기판(100), 버퍼층(210) 및 반도체층(300)을 포함한다. 기판(100)과 버퍼층(210) 사이에는 핵생성층(120)이 배치될 수 있다. 버퍼층(210)은 복수회 반복 적층된 단위층(UL1)을 포함한다.
버퍼층(210)을 구성하는 단위층(UL1)은 제1층(201), 제2층(202), 제3층(203)을 포함한다. 제1층(201)은 제1두께(t1), 제1 밴드갭 에너지(E1)를 가지며, 제2층(202)은 제2두께(t2), 제2 밴드갭 에너지(E2), 제3층(203)은 제3두께(t3), 제3 밴드갭 에너지(E3)를 갖는다.
본 실시예의 단위층(UL1)은 추가적으로 제3층(203) 상에 배치되고, 제4두께(t4), 제4 밴드갭 에너지를 가지는 제4층(204)을 더 포함한다.
제4 밴드갭 에너지는 제4층(204) 내에서 두께 방향을 따라, 제3 밴드갭 에너지(E3)에서 제1 밴드갭 에너지(E1)로 변하는 분포를 갖는다. 도면에서는 선형이고 연속적인 분포로 도시되었으나 이는 예시적이다. 예를 들어, 제4 밴드갭 에너지는 제3 밴드갭 에너지(E3)에서 제1 밴드갭 에너지(E1)로 비선형적으로 변하는 분포를 가질 수 있다. 또는, 제4 밴드갭 에너지는 제3 밴드갭 에너지(E3)에서 제1 밴드갭 에너지(E1)로 불연속적으로 변하는 분포를 가질 수 있다. 예를 들어 계단형으로 변하는 분포를 가질 수 있다. 또는, 제4 밴드갭 에너지는 제3 밴드갭 에너지(E3)에서 제1 밴드갭 에너지(E1)로 변하는 분포로서, 연속적인 분포(선형 또는 비선형)와 계단형과 같은 불연속적인 분포가 혼합된 분포를 가질 수도 있다.
제4층(204)의 두께(t4)는 2nm~25nm의 범위일 수 있다.
제4층(204)은 예를 들어, AlzGa(1-z)N으로 이루어질 수 있고, z는 두께 방향으로의 위치에 따라 다른 값을 가질 수 있다.
도 3a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이고, 도 3b는 도 3a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
반도체 박막 구조체(1002)는 기판(100), 버퍼층(220) 및 반도체층(300)을 포함한다. 기판(100)과 버퍼층(220) 사이에는 핵생성층(120)이 배치될 수 있다. 버퍼층(220)은 복수회 반복 적층된 단위층(UL2)을 포함한다.
버퍼층(220)을 구성하는 단위층(UL2)은 제1층(201), 제2층(202), 제3층(203)을 포함한다. 제1층(201)은 제1두께(t1), 제1 밴드갭 에너지(E1)를 가지며, 제2층(202)은 제2두께(t2), 제2 밴드갭 에너지(E2), 제3층(203)은 제3두께(t3), 제3 밴드갭 에너지(E3)를 갖는다.
본 실시예의 단위층(UL2)은 추가적으로 제2층(202)과 제3층(203) 사이에 배치되고 제5두께(t5), 제5 밴드갭 에너지를 가지는 제5층(205)을 더 포함한다.
제5 밴드갭 에너지는 제5층(205) 내에서 두께 방향을 따라, 제2 밴드갭 에너지(E2)에서 제3 밴드갭 에너지(E3)로 변하는 분포를 갖는다. 도면에서는 선형이고 연속적인 분포로 도시되었으나 이는 예시적이다. 예를 들어, 제5 밴드갭 에너지는 제2 밴드갭 에너지(E2)에서 제3 밴드갭 에너지(E3)로 비선형적으로 변하는 분포를 가질 수 있다. 또는, 제5 밴드갭 에너지는 제2 밴드갭 에너지(E2)에서 제3 밴드갭 에너지(E3)로 불연속적으로 변하는 분포를 가질 수 있다. 예를 들어 계단형으로 변하는 분포를 가질 수 있다. 또는, 제5 밴드갭 에너지는 제2 밴드갭 에너지(E2)에서 제3 밴드갭 에너지(E3)로 변하는 분포로서, 연속적인 분포(선형 또는 비선형)와 계단형과 같은 불연속적인 분포가 혼합된 분포를 가질 수도 있다.
제5층(205)의 두께(t5)의 범위는 2nm~25nm의 범위일 수 있다.
제5층(205)은 AlvGa(1-v)N으로 이루어질 수 있고, v는 두께 방향으로의 위치에 따라 다른 값을 가질 수 있다.
도 4a는 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이고, 도 4b는 도 4a의 반도체 박막 구조체에 구비된 버퍼층 일부를 확대한 세부 구조와 두께 방향으로의 밴드갭 에너지 변화를 함께 보이는 도면이다.
반도체 박막 구조체(1003)는 기판(100), 버퍼층(230) 및 반도체층(300)을 포함한다. 기판(100)과 버퍼층(230) 사이에는 핵생성층(120)이 배치될 수 있다. 버퍼층(230)은 복수회 반복 적층된 단위층(UL3)을 포함한다.
버퍼층(230)을 구성하는 단위층(UL3)은 제1층(201), 제2층(202), 제3층(203)을 포함한다. 제1층(201)은 제1두께(t1), 제1 밴드갭 에너지(E1)를 가지며, 제2층(202)은 제2두께(t2), 제2 밴드갭 에너지(E2), 제3층(203)은 제3두께(t3), 제3 밴드갭 에너지(E3)를 갖는다.
본 실시예의 단위층(UL3)은 추가적으로 제2층(202)과 제3층(203) 사이에 배치되고 제5두께(t5), 제5 밴드갭 에너지를 가지는 제5층(205)과, 제3층(203) 상에 배치되고, 제4두께(t4), 제4 밴드갭 에너지를 가지는 제4층(204)을 더 포함한다.
제4층(204), 제5층(205)의 밴드갭 에너지 및 두께는 각각 도 2b, 도 3b에서 설명한 바와 같은 에너지 분포, 두께 범위를 가질 수 있다.
도 5 내지 도 12는 실시예에 따른 반도체 박막 구조체에 구비되는 버퍼층에 적용될 수 있는 단위층에 대한 구체적인 예시들을 보인 단면도들이다.
이하의 설명들에서 질화물 반도체 물질을 예시하여 각 층들이 구성되는 것을 설명하고 있으나 이에 한정되지 않으며, 인접층 간에 전술한 밴드갭 에너지 관계를 만족하는 다양한 Ⅲ-Ⅴ족 화합물 반도체 물질이 채용될 수도 있다.
도 5를 참조하면, 제1층(201)은 AlGaN으로 이루어지고, 제2층(202)은 GaN으로 이루어지며, 제3층(203)은 AlN으로 이루어질 수 있다.
도 6을 참조하면, 제1층(201)은 AlwGa(1-w)N(0<w≤0.5)으로 이루어지고, 제2층(202)은 AlyGa(1-y)N(0≤y≤0.1, y<w)으로 이루어지며, 제3층은 AlxGa(1-x)N(w<x≤1)으로 이루어질 수 있다. 또는, 제3층은 AlxGa(1-x)N(0.7≤x≤1)으로 이루어질 수도 있다.
제1층(201), 제2층(202), 제3층(203)은 Al, Ga, N을 포함하는 삼원계로 이루어지며, 각 조성비는 전술한 밴드갭 에너지간의 관계로부터 설정되고 있다. 각 층에서 Al의 조성비, w, y, x는 x>w>y의 관계를 갖는다.
도 7을 참조하면, 제1층(201)은 AlGaN으로 이루어지고, 제2층(202)은 InyGa(1-y)N(0≤y≤0.2)으로 이루어지고, 제3층(203)은 AlN으로 이루어질 수 있다. 제1층(201)의 Al 조성비는 0.5 이하일 수 있다.
도 8을 참조하면, 제1층(201)은 GaN으로 이루어지고, 제2층(202)은 InGaN으로 이루어지고, 제3층(203)은 AlN으로 이루어질 수 있다. 제2층(202)의 In 조성비는 0.2 이하일 수 있다.
도 9을 참조하면, 제1층(201), 제2층(202), 제3층(203)은 Al, In, Ga, N을 포함하는 사원계(quaternary)로 이루어질 수 있다.
제1층(201)은 AlwIncGa(1-w-c)N으로 이루어지고, 제2층(202)은 AlyInbGa(1-y-b)N으로 이루어지며, 제3층(203)은 AlxInaGa(1-x-a)N으로 이루어질 수 있다. 0≤ x, y, w, a, b, c ≤1의 범위로서, 각 층의 밴드갭 에너지 요건에 따라 조성비를 나타내는 상기 수치들이 정해질 수 있다.
도 10을 참조하면, 각각의 밴드갭 에너지가 E1, E2, E3인 3개층 및 밴드갭 에너지가 E3에서 E1으로 변하는 분포의 층을 포함하는 4개의 층으로 단위층이 구성되고 있다. 제1층(201)은 AlwGa(1-w)N(0<w≤0.5)으로 이루어지고, 제2층(202)은 AlyGa(1-y)N(0<y≤0.1, y<w)으로 이루어지며, 제3층은 AlxGa(1-x)N(w<x≤1)으로 이루어질 수 있다. 제3층은 AlxGa(1-x)N(0.7≤x≤1)으로 이루어질 수도 있다. 밴드갭 에너지가 E3에서 E1으로 변하는 분포인 제4층(204)은 AlzGa(1-z)N으로 이루어질 수 있고, 제3층(203) 상에 배치된다.
제1층(201), 제2층(202), 제3층(203), 제4층(204)은 Al, Ga, N을 포함하는 삼원계로 이루어지며, 각 조성비는 전술한 밴드갭 에너지간의 관계로부터 설정되고 있다. 즉, E3>E1>E2의 관계 및 제4층(204)의 밴드갭 에너지는 E3에서 E1으로 변하는 분포가 만족되도록 조성비가 정해진다.
제1층(201), 제2층(202), 제3층(203)에서 Al의 조성비, w, y, x, 는 y<w<x 의 관계를 갖는다. 제4층(204)의 Al 조성비 z는 두께 방향으로의 위치에 따라 다른 값을 가질 수 있다. z값의 평균값, z(average)는 y<w<z(average)<x 의 조건을 만족할 수 있다.
도 11을 참조하면, 각각의 밴드갭 에너지가 E1, E2, E3인 3개층 및 밴드갭 에너지가 E2에서 E3으로 변하는 분포의 층을 포함하는 4개의 층으로 단위층이 구성되고 있다. 제1층(201)은 AlwGa(1-w)N(0<w≤0.5)으로 이루어지고, 제2층(202)은 AlyGa(1-y)N(0<y≤0.1, y<w)으로 이루어지며, 제3층은 AlxGa(1-x)N(w<x≤1)으로 이루어질 수 있다. 제3층은 AlxGa(1-x)N(0.7≤x≤1)으로 이루어질 수도 있다. 밴드갭 에너지가 E2에서 E3으로 변하는 분포인 제5층(205)은 AlvGa(1-v)N으로 이루어질 수 있고, 제2층(202)과 제3층(203) 사이에 배치된다.
제1층(201), 제2층(202), 제3층(203)에서 Al의 조성비, w, y, x, 는 y<w<x 의 관계를 갖는다. 제4층(204)의 Al 조성비 v는 두께 방향으로의 위치에 따라 다른 값을 가질 수 있다. v값의 평균값, v(average)는 y<w<v(average)<x 의 조건을 만족할 수 있다.
도 12를 참조하면, 각각의 밴드갭 에너지가 E1, E2, E3인 3개층 및 밴드갭 에너지가 E2에서 E3으로 변하는 분포의 층, 밴드갭 에너지가 E3에서 E1으로 변하는 분포의 층을 포함하는 5개의 층으로 단위층이 구성되고 있다.
제1층(201), 제2층(202), 제5층(205), 제3층(203), 제4층(204)의 순서로 배치되며, 각 층의 조성비는 전술한 밴드갭 에너지간의 관계로부터 정해지며, 도 10, 도 11에서 설명한 바와 같다.
도 13은 실시예에 따른 반도체 박막 구조체의 개략적인 구조를 보이는 단면도이다.
반도체 박막 구조체(1005)는 기판(100), 버퍼층(250) 및 반도체층(300)을 포함한다. 기판(100)과 버퍼층(250) 사이에는 핵생성층(120)이 배치될 수 있다. 버퍼층(250)은 단위층(U1, .., Uk, ..,UN)을 포함한다.
단위층(Uk)(1≤k≤N)은 전술한 어느 하나의 단위층(UL)(UL1)UL2)(UL3)일 수 있다. 단위층(Uk)(1≤k≤N)에 포함된 복수층들의 밴드갭 에너지 평균(Ea_Uk)은 다음 조건을 만족할 수 있다.
Ea_U1 ≥ Ea_U2 ≥ .. Ea_Uk .. ≥ Ea_UN-1 ≥ Ea_UN
즉, 밴드갭 에너지 평균은 기판(100)에서 반도체층(300)을 향하는 방향으로 갈수록 작아진다. 이러한 추이는 점진적이거나 또는 구간별 계단 형태를 가질 수 있다.
이러한 분포의 밴드갭 에너지 평균을 가지기 위해, 각 단위층(Uk)(1≤k≤N)에 포함되는 평균 Al 조성비는 기판(100)에서 반도체층(300)을 향하는 방향으로 갈수록 낮아질 수 있다.
단위층(Uk)(1≤k≤N)은 모두 같은 유형일 수 있다. 단위층(Uk)(1≤k≤N)은 예를 들어, 도 1b에서 예시한 단위층(UL)과 같은 형태일 수 있고, 또는 도 2b에서 예시한 단위층(UL1), 도 3b에서 예시한 단위층(UL2), 도 4b에서 예시한 단위층(UL3) 중 어느 하나의 같은 유형을 가질 수 있다. 다만, 이에 한정되지 않으며, 상술한 밴드갭 에너지 평균 조건을 만족하는 한, 버퍼층(250) 내의 한 위치의 단위층(Ui)과 이와 다른 위치의 단위층(Uj)이 서로 다른 단위층 형태를 가질 수도 있다.
전술한 실시예들에 따른 반도체 박막 구조체는 유기 금속 화학 기상 증착(metal-organic chemical vapor deposition, MOCVD), 물리 기상 증착(physical vapor deposition, PVD) 또는 원자층 증착(atomic layer deposotion, ALD) 공정 등을 이용하여 제조될 수 있다.
예를 들어, MOCVD 공정을 이용하는 경우, Ga의 원료로서 트리메틸갈륨(TMG), Al의 원료로서 트리메틸알루미늄(TMA), In의 원료로서 트리메틸인듐(TMI), 질소의 원료로서 암모니아(NH3), 캐리어 가스로서 N2 가스 및 H2 가스를 사용할 수 있다. 각 원료의 양을 조절하여 원하는 조성비로 각 층을 제조할 수 있다.
상술한 반도체 박막 구조체는 버퍼층을 활용함에 따라 양호한 품질의 반도체층을 구비하게 되며, 이를 활용하여 다양한 전자 소자를 구현할 수 있다. 예를 들어, 상술한 전자 소자는 모스 전계 효과 트랜지스터(MOSFET), 고전자 이동도 트랜지스터(HEMT), 또는 다이오드(diode)를 포함할 수 있다. 뿐만 아니라, 상술한 전자 소자는 발광 소자를 포함할 수 있다.
도 13은 실시예에 따른 전자 소자의 개략적인 구조를 보이는 단면도이다.
전자 소자(2000)는 기판(2100), 버퍼층(2200), 반도체층(2300)을 포함한다. 반도체층(2300) 상에는 게이트 전극(G)이 배치되며, 또한, 반도체층(2300)의 양측에 각각 접촉하며 서로 이격되게 형성된 소스 전극(S) 및 드레인 전극(D)이 배치된다. 기판(2100)과 버퍼층(2200) 사이에는 핵생성층()이 배치될 수 있다.
기판(2100)은 사파이어(sapphire), 실리콘(Si), 실리콘 카바이드(SiC) 기판일 수 있다. 기판(2100)은 반도체층(2300)과 이종인, 다른 임의의 기판일 수 있다.
버퍼층(2200)은 반도체층(2300)과 기판(2100) 간의 격자 상수 차이, 열팽창계수 차이에 의한 흠결을 완화하는 것으로, 전술항 다양한 실시예들에 따른 버퍼층일 수 있다.
기판(2100)과 버퍼층(2200) 사이에는 핵생성층(2150)이 배치될 수 있다. 핵생성층(2150)은 AlN으로 이루어질 수 있다. 또한, 핵생성층(2150)과 버퍼층(2200) 사이에는 추가적으로 AlxGa1-xN(0<x<1)층(미도시)이 더 형성될 수 있다.
반도체층(2300)은 제1반도체층(2310)과 제2반도체층(2320)을 포함할 수 있다.
제1반도체층(2310)은 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 예컨대, 제1반도체층(2310)은 GaN, InN, GaAs 등을 포함할 수 있다. 제1반도체층(2310)은 미도핑된(undoped) 층이거나 또는 소정의 불순물이 도핑된 층일 수도 있다.
제2반도체층(2320)은 제1반도체층(2310) 상에 형성되며, 제1반도체층(2310) 내에 2차원 전자가스층(2DEG)을 유발할 수 있는 재질로 형성된다. 제2반도체층(2320)은 Ⅲ-Ⅴ족 반도체를 포함할 수 있다. 예컨대, 제2반도체층(2320)은 AlGaN, AlInN, AlGaAs 등을 포함할 수 있다. 이러한 AlGaN, AlInN 및 AlGaAs 등은 제1반도체층(2310)보다 큰 분극률을 갖기 때문에, 제1반도체층(10)에 2DEG를 유발할 수 있다. 제1반도체층(2310)이 GaN층인 경우, 제2반도체층(2320)은 AlGaN층 또는 AlInN층일 수 있다. 제1반도체층(2310)이 InN층인 경우, 제2반도체층(2320)은 AlInN층일 수 있다. 제1반도체층(2310)이 GaAs층인 경우, 제2반도체층(2320)은 AlGaAs층일 수 있다. 그러나 여기서 제시한 제1반도체층(2310) 및 제2반도체층(2320)의 물질들은 예시적인 것이고, 다양하게 변화될 수 있다. 예를 들어, 제2반도체층(2320)은 서로 다른 복수의 물질층을 포함하는 다층 구조를 가질 수도 있다.
제2반도체층(2320)에 의해 제1반도체층(2310)에 형성되는 2차원 전자가스층(2DEG)은 높은 전자 농도를 가질 수 있다. 또한, 제1반도체층(2310)에 열처리 공정을 수행함으로써, 제1반도체층(2310)에 형성되는 이차원 전자가스층(2DEG)의 전자 농도를 더욱 높일 수 있다.
도 13의 전자 소자는 파워 소자로 사용되는 HEMT(High Electron Mobility Transister)의 기본적인 구조를 도시한 것으로, 이 구조는 다양하게 변형될 수 있다. 예컨대, 게이트 전극(G)과 제2반도체층(2320) 사이에 게이트 절연층(미도시)이나 디플리션층(미도시)이 더 구비될 수 있다. 또한 게이트 전극(G)이 형성되는 제2반도체층(2320) 부분을 소정 깊이까지 리세스(recess) 하여 리세스영역(미도시)을 형성한 후에, 상기 리세스영역에 게이트전극(G)을 형성할 수도 있다. 이 경우, 상기 리세스영역에 대응하는 2차원 전자가스층(2DEG)의 특성이 변화될 수 있고, HEMT의 특성이 조절될 수 있다. 이외에도, 소스 전극(S), 드레인 전극(D)이 수평형으로 배치되는 범위 내에서, 다양한 구조로 변형이 가능하다.
도 14는 다른 실시예에 따른 전자 소자의 개략적인 구조를 보이는 단면도이다.
본 실시예의 전자 소자(2001)는 p-GaN을 활용한 Enhanced mode의 HEMT(High Electron Mobility Transister)로서, 제2반도체층(2320)과 게이트 전극(G) 사이에 디플리션층(2330)을 더 포함하는 점에서, 도 13의 전자 소자()와 차이가 있다.
디플리션층(2330)은 p형 불순물로 도핑된 반도체층일 수 있다. 디플리션층(2330)운 p형 GaN일 수 있다. p형 불순물로는 Mg가 사용될 수 있다.
상술한 전자 소자는 반도체층의 품질을 확보할 수 있는 버퍼층을 활용하고 있으므로, 양호한 전기적 성능을 나타낼 수 있다.
상술한 반도체 박막 구조체 및 이를 포함하는 전자 소자는 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 구체적인 실시예의 예시로서 해석되어야 한다. 본 발명의 범위는 따라서 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100, 2100 - 기판
120, 2150 - 핵생성층
200, 210, 220, 230, 250, 2200 - 버퍼층
201-제1층
202-제2층
203-제3층
204-제4층
205-제5층
300, 2300 - 반도체층
1000, 1001, 1002, 1003, 1005 - 반도체 박막 구조체
2000 - 전자 소자

Claims (28)

  1. 기판;
    상기 기판 상에 형성된 것으로,
    제1 밴드갭 에너지를 가지며 제1두께의 제1층, 제2 밴드갭 에너지를 가지며 제2두께의 제2층 및 제3 밴드갭 에너지를 가지며 제3두께의 제3층을 포함하는 단위층이 복수회 반복 적층되며, 상기 단위층에서 상기 제1층, 제2층, 제3층 중 밴드갭 에너지가 가장 낮은 층이 나머지 두 층 사이에 배치되는, 버퍼층; 및
    상기 버퍼층 상에 형성된 반도체층;을 포함하는, 반도체 박막 구조체.
  2. 제1항에 있어서,
    상기 단위층은
    상기 기판에서 상기 반도체층을 향하는 제1방향을 따라, 상기 제1층, 상기 제2층, 상기 제3층의 순서로 배치되는, 반도체 박막 구조체.
  3. 제2항에 있어서,
    상기 제2두께는 상기 제1두께, 상기 제3두께보다 얇은, 반도체 박막 구조체.
  4. 제3항에 있어서,
    상기 제1 층은 상기 기판의 휨을 조절하는 층인, 반도체 박막 구조체.
  5. 제3항에 있어서,
    상기 제1 밴드갭 에너지는 상기 제2 밴드갭 에너지보다 크고 상기 제3 밴드갭 에너지 보다 작은, 반도체 박막 구조체.
  6. 제3항에 있어서,
    상기 제1두께는 상기 제2두께, 상기 제3두께보다 큰, 반도체 박막 구조체.
  7. 제3항에 있어서,
    상기 제1두께와 상기 제2두께의 합은 상기 제3두께의 2~15배의 범위인, 반도체 박막 구조체.
  8. 제7항에 있어서,
    상기 제1두께와 상기 제2두께의 합은 상기 제3두께의 4~9배의 범위인, 반도체 박막 구조체.
  9. 제3항에 있어서,
    상기 제3 층은 상기 버퍼층 내에서 상기 제1방향의 전류 흐름을 억제하는 층인, 반도체 박막 구조체.
  10. 제3항에 있어서,
    상기 제2 밴드갭 에너지와 상기 제3 밴드갭 에너지 간의 차이는
    상기 제2 밴드갭 에너지와 상기 제1 밴드갭 에너지 간의 차이의 2배 이상인, 반도체 박막 구조체.
  11. 제3항에 있어서,
    상기 제1층은 AlwGa(1-w)N(0<w≤0.5)으로 이루어지는, 반도체 박막 구조체.
  12. 제11항에 있어서,
    상기 제2층은 AlyGa(1-y)N(0<y≤0.1, y<w)으로 이루어지는, 반도체 박막 구조체.
  13. 제12항에 있어서,
    상기 제3층은 AlxGa(1-x)N(w<x≤1)으로 이루어지는, 반도체 박막 구조체.
  14. 제13항에 있어서,
    상기 제3층은 AlxGa(1-x)N(0.7≤x≤1)으로 이루어지는, 반도체 박막 구조체.
  15. 제13항에 있어서,
    상기 단위층은
    상기 제3층 상에 배치되고, 상기 제3 밴드갭 에너지에서 상기 제1 밴드갭 에너지로 변화는 분포의 제4 밴드갭 에너지를 가지는 제4층을 더 포함하는, 반도체 박막 구조체.
  16. 제15항에 있어서,
    상기 단위층은
    상기 제4층은 AlzGa(1-z)N으로 이루어지며, z는 상기 제1방향으로의 위치에 따라 다른 값을 가지며, z값의 평균값, z(average)는 y<w<z(average)<x 의 조건을 만족하는, 반도체 박막 구조체.
  17. 제13항에 있어서,
    상기 단위층은
    상기 제2층과 상기 제3층 사이에 배치되고, 상기 제2 밴드갭 에너지에서 상기 제3 밴드갭 에너지로 변화는 분포의 제5 밴드갭 에너지를 가지는 제5층을 더 포함하는, 반도체 박막 구조체.
  18. 제17항에 있어서,
    상기 단위층은
    상기 제5층은 AlvGa(1-v)N으로 이루어지고, v는 상기 제1방향에 따라 다른 값을 가지며, v값의 평균값, v(average)는 y<w<v(average)<x 의 조건을 만족하는, 반도체 박막 구조체,
  19. 제11항에 있어서,
    상기 제2층은 InyGa(1-y)N(0≤y≤0.2)으로 이루어지고,
    상기 제3층은 AlN으로 이루어지는, 반도체 박막 구조체.
  20. 제3항에 있어서,
    상기 제1층은 GaN으로 이루어지는, 반도체 박막 구조체.
  21. 제20항에 있어서,
    상기 제2층은 InGaN으로 이루어지고,
    상기 제3층은 AlN으로 이루어지는, 반도체 박막 구조체.
  22. 제3항에 있어서,
    상기 단위층은
    상기 제3층 상에 배치되고, 상기 제3 밴드갭 에너지에서 상기 제1 밴드갭 에너지로 변화는 분포의 제4 밴드갭 에너지를 가지는 제4층을 더 포함하는, 반도체 박막 구조체.
  23. 제3항에 있어서,
    상기 단위층은
    상기 제2층과 상기 제3층 사이에 배치되고, 상기 제2 밴드갭 에너지에서 상기 제3 밴드갭 에너지로 변화는 분포의 제5 밴드갭 에너지를 가지는 제5층을 더 포함하는, 반도체 박막 구조체.
  24. 제3항에 있어서,
    상기 제1층, 상기 제2층 및 상기 제3층은 각각 Al, In, Ga, N을 포함하며 조성비가 서로 다른 4원계 질화물로 이루어지는, 반도체 박막 구조체.
  25. 제1항에 있어서,
    상기 버퍼층에서 상기 반도체층을 향하는 방향으로 갈수록 상기 복수의 단위층 각각에 포함된 층들의 밴드갭 에너지 평균값이 작아지는, 반도체 박막 구조체.
  26. 제1항 내지 제25항 중 어느 하나의 반도체 박막 구조체;
    상기 반도체층의 양측에 각각 접촉하며 서로 이격되게 형성된 소스 전극 및 드레인 전극; 및
    상기 반도체층 상에 형성된 게이트 전극;을 포함하는, 전자 소자.
  27. 제26항에 있어서,
    상기 반도체층과 게이트 전극 사이에 형성된 디플리션층;을 더 포함하는, 전자소자.
  28. 제26항에 있어서,
    상기 디플리션층이 p-GaN인, 전자소자
KR1020190129326A 2019-10-17 2019-10-17 반도체 박막 구조체 및 이를 포함하는 전자 소자 Pending KR20210045835A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190129326A KR20210045835A (ko) 2019-10-17 2019-10-17 반도체 박막 구조체 및 이를 포함하는 전자 소자
CN202010337504.8A CN112687732B (zh) 2019-10-17 2020-04-26 半导体薄膜结构以及包括其的电子器件
US16/868,745 US11581269B2 (en) 2019-10-17 2020-05-07 Semiconductor thin film structures and electronic devices including the same
EP20177054.2A EP3809449A1 (en) 2019-10-17 2020-05-28 Semiconductor thin film structures and electronic devices including the same
JP2020167689A JP7687769B2 (ja) 2019-10-17 2020-10-02 半導体薄膜構造体、及びそれを含む電子素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190129326A KR20210045835A (ko) 2019-10-17 2019-10-17 반도체 박막 구조체 및 이를 포함하는 전자 소자

Publications (1)

Publication Number Publication Date
KR20210045835A true KR20210045835A (ko) 2021-04-27

Family

ID=70921783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190129326A Pending KR20210045835A (ko) 2019-10-17 2019-10-17 반도체 박막 구조체 및 이를 포함하는 전자 소자

Country Status (5)

Country Link
US (1) US11581269B2 (ko)
EP (1) EP3809449A1 (ko)
JP (1) JP7687769B2 (ko)
KR (1) KR20210045835A (ko)
CN (1) CN112687732B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102767849B1 (ko) 2019-12-12 2025-02-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US12125801B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12289901B2 (en) 2021-04-12 2025-04-29 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12317532B2 (en) 2021-04-12 2025-05-27 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12148713B2 (en) 2021-04-12 2024-11-19 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12274082B2 (en) 2021-04-12 2025-04-08 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12279444B2 (en) 2021-04-12 2025-04-15 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328678A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115896B2 (en) 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR100665364B1 (ko) 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2010123725A (ja) 2008-11-19 2010-06-03 Sanken Electric Co Ltd 化合物半導体基板及び該化合物半導体基板を用いた半導体装置
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
JP5564842B2 (ja) * 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
KR101766719B1 (ko) * 2010-03-25 2017-08-09 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
US8742396B2 (en) * 2012-01-13 2014-06-03 Dowa Electronics Materials Co., Ltd. III nitride epitaxial substrate and deep ultraviolet light emitting device using the same
CN103296161B (zh) 2012-03-01 2016-01-27 上海蓝光科技有限公司 一种GaN基LED超晶格缓冲层结构及其制备方法
US9233844B2 (en) 2012-06-27 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Graded aluminum—gallium—nitride and superlattice buffer layer for III-V nitride layer on silicon substrate
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
CN103578926B (zh) * 2012-08-09 2018-01-02 三星电子株式会社 半导体缓冲结构、半导体器件和制造半导体器件的方法
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
KR20140112272A (ko) * 2013-03-13 2014-09-23 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6121806B2 (ja) * 2013-06-07 2017-04-26 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
CN105637620B (zh) 2013-11-06 2018-11-20 夏普株式会社 氮化物半导体
CN105280736B (zh) * 2014-07-23 2017-04-19 北京有色金属研究总院 一种具有双层界面带隙缓冲层的非晶硅锗薄膜太阳能电池
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
KR102416870B1 (ko) * 2014-11-07 2022-07-05 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 검사 방법
WO2017145199A1 (ja) * 2016-02-26 2017-08-31 サンケン電気株式会社 半導体基体及び半導体装置
CN108110098B (zh) 2017-10-25 2019-12-31 华灿光电（浙江）有限公司 一种氮化镓基发光二极管外延片及其制造方法
CN108400159B (zh) * 2018-01-25 2020-08-25 厦门市三安集成电路有限公司 具有多量子阱高阻缓冲层的hemt外延结构及制备方法

Also Published As

Publication number Publication date
JP2021068889A (ja) 2021-04-30
US20210118814A1 (en) 2021-04-22
CN112687732B (zh) 2024-02-02
JP7687769B2 (ja) 2025-06-03
US11581269B2 (en) 2023-02-14
EP3809449A1 (en) 2021-04-21
CN112687732A (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
KR20210045835A (ko) 반도체 박막 구조체 및 이를 포함하는 전자 소자
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US8264001B2 (en) Semiconductor wafer having multi-layered buffer region formed from compound semiconductor materials
US8823055B2 (en) REO/ALO/A1N template for III-N material growth on silicon
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
US8633569B1 (en) AlN inter-layers in III-N material grown on REO/silicon substrate
US9053931B2 (en) Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
KR20040016723A (ko) 질화물 반도체 발광소자 및 그 제조방법
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
CN103682008A (zh) 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
CN104779329A (zh) 氮化物半导体元件和氮化物半导体晶片
US12046640B2 (en) Semiconductor device with strain relaxed layer
US8872308B2 (en) AlN cap grown on GaN/REO/silicon substrate structure
US8823025B1 (en) III-N material grown on AIO/AIN buffer on Si substrate
KR20230151382A (ko) 질화물 반도체 버퍼 구조체와 이를 포함하는 반도체 소자
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
US9281187B2 (en) Method for manufacturing nitride semiconductor device
KR101972045B1 (ko) 헤테로 구조 반도체 소자
KR100925062B1 (ko) 4원계 질화물 반도체 발광 소자 및 그 제조 방법
US20220344474A1 (en) Superlattice structure
US9449815B2 (en) Method of growing gallium nitride based semiconductor layers and method of fabricating light emitting device therewith
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
US11616135B2 (en) High electron mobility transistor and method of forming the same
US20230299146A1 (en) Semiconductor structures
KR20240103834A (ko) 초격자 버퍼 구조체 및 이를 포함한 반도체 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191017

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221012

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191017

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20241022

Patent event code: PE09021S01D