[go: up one dir, main page]

JP5572976B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5572976B2
JP5572976B2 JP2009076235A JP2009076235A JP5572976B2 JP 5572976 B2 JP5572976 B2 JP 5572976B2 JP 2009076235 A JP2009076235 A JP 2009076235A JP 2009076235 A JP2009076235 A JP 2009076235A JP 5572976 B2 JP5572976 B2 JP 5572976B2
Authority
JP
Japan
Prior art keywords
layer
nitride
composition gradient
thickness
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009076235A
Other languages
English (en)
Other versions
JP2010232293A (ja
Inventor
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009076235A priority Critical patent/JP5572976B2/ja
Priority to US12/696,470 priority patent/US8247842B2/en
Publication of JP2010232293A publication Critical patent/JP2010232293A/ja
Application granted granted Critical
Publication of JP5572976B2 publication Critical patent/JP5572976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、基板とデバイス形成層が異なる材料により構成された半導体装置に関する。
基板上に異なる半導体材料からなるデバイス形成層を形成する場合、基板とデバイス形成層との格子定数の違いからクラック等の破損が生じる問題があった。
そこで、特許文献１には、クラック等の破損を抑制する技術が開示されている。具体的には、特許文献１の技術は、基板とデバイス形成層との間に緩衝層が設けられている。緩衝層は、順に繰り返し積層されたＡｌＮからなる第１の層と、ＡｌＭＧａＮからなる第４の層と、ＧａＮからなる第２の層と、ＡｌＭＧａＮからなる第３の層とを備えている。Ｍは、Ｉｎ（インジウム）またはＢ（ボロン）から選択される元素である。
特許文献１の技術では、第３の層及び第４の層のＡｌの含有率を第１の層のＡｌの含有率よりも小さくしている。また、厚み方向において、第３の層及び第４の層のＡｌの含有率が徐々に変化させている。これにより、特許文献１の技術では、格子定数の違いによる応力を緩和して、結晶性をある程度向上させることができた。
特開２００５−１５８８８９号公報
しかしながら、特許文献１の技術では、引っ張り応力が生じるＡｌＮからなる第１の層へと組成傾斜させる第４の層を第３の層と同じ比率で組成傾斜させているので、反りやクラック等の破損を十分に抑制できていないといった課題があった。特に、この課題は、半導体装置が厚膜化すると顕著に現れた。
本発明は、上述した課題を解決するために創案されたものであり、破損を抑制できる半導体装置を提供することを目的としている。
上記目的を達成するために、請求項１に記載の発明は、基板と、前記基板上に形成された緩衝層と、前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、前記緩衝層は、前記基板の材料よりも格子定数が小さい第１の格子定数の材料からなる第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上に形成され、厚み方向に第１の格子定数から第２の格子定数まで徐々に格子定数が大きくなる第１の組成傾斜層と、前記第１の組成傾斜層の上に形成され、第２の格子定数の材料からなる第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上に形成され、厚み方向に第２の格子定数から第１の格子定数まで徐々に格子定数が小さくなる第２の組成傾斜層とを順番に複数回積層したものであって、前記第２の組成傾斜層は、前記第１の組成傾斜層よりも厚いことを特徴とするものである。
また、請求項２に記載の発明は、シリコンを含む材料からなる基板と、前記基板上に形成された緩衝層と、前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、前記緩衝層は、第１の含有率でアルミニウムを含む第１の窒化物系半導体層と、前記第１の窒化物系半導体層の上に形成され、アルミニウムの含有率が第１の含有率から第２の含有率まで徐々に減少する第１の組成傾斜層と、前記第１の組成傾斜層の上に形成され、アルミニウムの含有率が第２の含有率の第２の窒化物系半導体層と、前記第２の窒化物系半導体層の上に形成され、アルミニウムの含有率が第２の含有率から第１の含有率まで徐々に増加する第２の組成傾斜層とを順番に複数回積層したものであって、前記第２の組成傾斜層は、前記第１の組成傾斜層よりも厚いことを特徴とするものである。
また、請求項３に記載の発明は、前記第１の組成傾斜層、及び、前記第２の組成傾斜層のアルミニウムの含有率は、厚み方向に一定の変化量であることを特徴とするものである。
また、請求項４に記載の発明は、前記基板に近い前記第１の組成傾斜層及び前記第２の組成傾斜層の厚みが、前記デバイス形成層に近い前記第１の組成傾斜層及び前記第２の組成傾斜層の厚みより小さいことを特徴とするものである。
また、請求項５に記載の発明は、前記第１の窒化物系半導体層及び前記第２の窒化物系半導体層との界面近傍の前記第１の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第１の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とするものである。
また、請求項６に記載の発明は、前記第１の窒化物系半導体層及び前記第２の窒化物系半導体層との界面近傍の前記第２の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第２の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とするものである。
本発明によれば、引っ張り応力を生じさせる第１の窒化物系半導体層へ組成傾斜する第２の組成傾斜層を厚くすることによって、第２の組成傾斜層の格子定数の変化量を小さくしている。この結果、第２の組成傾斜層の応力緩和効果を向上させることができるので、クラック等による破損を抑制できる。
また、本発明によれば、引っ張り応力を生じさせる第１の窒化物系半導体層へ組成傾斜する第２の組成傾斜層を厚くすることによって、第２の組成傾斜層のＡｌの含有率の変化量を小さくしている。この結果、第２の組成傾斜層の応力緩和効果を向上させることができるので、クラック等による破損を抑制できる。
第１実施形態による半導体装置の断面図である。 緩衝層の断面図である。 緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。 第２実施形態による緩衝層の断面図である。 緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。 第３実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。 第４実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。 第５実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。 第６実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。
（第１実施形態）
以下、図面を参照して、本発明の半導体装置をＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）に適用した第１実施形態について説明する。図１は、第１実施形態による半導体装置の断面図である。図２は、緩衝層の断面図である。図３は、緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。
図１に示すように、第１実施形態による半導体装置１は、基板２と、緩衝層３と、デバイス形成層４とを備えている。
基板２は、緩衝層３及びデバイス形成層４を支持するものである。基板２は、Ｐ（リン）等の５族元素のｎ型不純物を含むｎ型の単結晶シリコンからなる。この基板２の不純物濃度は、基板２を通る漏れ電流を低減するために、１×１０12ｃｍ-3〜１×１０14ｃｍ-3程度の比較的高い値に設定されている。また、基板２の抵抗率は、同じく漏れ電流を低減するために、１００Ω・ｃｍ〜１００００Ω・ｃｍ程度である。基板２は、約５００μｍの厚みを有する。基板２の成長主面２ａは、ミラー指数で示す結晶の面方位において、好ましくは（１１１）ジャスト面である。尚、基板２の成長主面２ａは、（１１１）ジャスト面から−４°〜＋４°の間で傾斜させてもよい。
緩衝層３は、基板２を構成するシリコンとデバイス形成層４を構成する窒化物系半導体との格子定数の差に起因する応力を緩和するものである。図２に示すように、緩衝層３は、基板２上に形成されている。緩衝層３は、周期的に積層された複数組の多層領域５を備えている。多層領域５の組数は、特に限定するものではないが、好ましくは２組〜２００組、より好ましくは２０組〜８０組である。各多層領域５は、基板２側から順に積層された第１の窒化物系半導体層１１と、第１の組成傾斜層１２と、第２の窒化物系半導体層１３と、第２の組成傾斜層１４とを備えている。
第１の窒化物系半導体層１１は、ＡｌＮ（窒化アルミニウム）からなる。ここで、ＡｌＮの格子定数は、後述する第２の窒化物系半導体層１３を構成するＧａＮの格子定数、及び、基板２を構成するＳｉの格子定数よりも小さい。一方、熱膨張係数は基板２及び第２の窒化物系半導体層１３よりも大きい。第１の窒化物系半導体層１１は、基板２または第２の組成傾斜層１４上に形成されている。第１の窒化物系半導体層１１は、約０．５ｎｍ〜約５０ｎｍの厚みを有する。尚、第１の窒化物系半導体層１１の厚みが、０．５ｎｍ未満の場合、緩衝層３上に形成されるデバイス形成層４の平坦性が低下する。また、第１の窒化物系半導体層１１の厚みが、５０ｎｍを越えると、第１の窒化物系半導体層１１と第１及び第２の組成傾斜層１２、１４との格子定数の違い、及び、基板２と第１の窒化物系半導体層１１との熱膨張係数の違いに起因する引っ張り歪みによって、第１の窒化物系半導体層１１の内部にクラックが発生する確率が高くなる。
第１の組成傾斜層１２は、緩衝層３の応力緩和効果を向上させるものである。また、第１の組成傾斜層１２は、第１の窒化物系半導体層１１と第２の窒化物系半導体層１３との界面における応力の急激な変化を抑制する機能も有する。第１の組成傾斜層１２は、第１の窒化物系半導体層１１上に形成されている。
第１の組成傾斜層１２は、ＡｌXＧａ1-XＮ（０≦Ｘ≦１：窒化ガリウム・アルミニウム）からなる。ここで、図３に示すように、各第１の組成傾斜層１２内において、Ａｌの含有率Ｘは、第１の窒化物系半導体層１１と第２の窒化物系半導体層１３との間であって、第１の窒化物系半導体層１１から第２の窒化物系半導体層１３まで、厚み方向において、例えば、一定の変化量で徐々に減少するように構成されている。これにより、第１の組成傾斜層１２は、厚み方向において、第１の窒化物系半導体層１１の格子定数から徐々に格子定数が大きくなるように構成される。
第１の組成傾斜層１２の厚みｄ１は、第１の窒化物系半導体層１１及び第２の窒化物系半導体層１３の厚みよりも小さい約０．５ｎｍ〜約５ｎｍ、より好ましくは約０．５ｎｍ〜約２ｎｍに形成されている。
尚、第１の組成傾斜層１２の厚みｄ１が、０．５ｎｍ未満の場合、緩衝層３上に形成されるデバイス形成層４の平坦性が低下する。また、第１の組成傾斜層１２の厚みｄ１が、５ｎｍを越えると、第１の組成傾斜層１２と第１及び第２の窒化物系半導体層１１、１３との格子定数の違い、及び、基板２と第１の組成傾斜層１２との熱膨張係数の違いに起因する引っ張り歪みによって、第１の組成傾斜層１２の内部にクラックが発生する確率が高くなる。
第２の窒化物系半導体層１３は、ＧａＮ（窒化ガリウム）からなる。ＧａＮの格子定数は、第１の窒化物系半導体層１１を構成するＡｌＮの格子定数よりも大きく、且つ、基板２を構成するＳｉの格子定数よりも小さい。一方、ＧａＮの熱膨張係数は、第１の窒化物系半導体層１１を構成するＡｌＮの熱膨張係数より小さく、基板２を構成するＳｉの熱膨張係数よりも大きい。第２の窒化物系半導体層１３は、第１の組成傾斜層１２上に形成されている。第２の窒化物系半導体層１３は、約０．５ｎｍ〜約５００ｎｍの厚みを有する。尚、第２の窒化物系半導体層１３の厚みが、０．５ｎｍ未満の場合、第２の窒化物系半導体層１３上に形成される第２の組成傾斜層１４の平坦性及び緩衝層３上に形成されるデバイス形成層４の平坦性が低下する。また、第２の窒化物系半導体層１３の厚みが、５００ｎｍを越えると、応力緩和効果が低下して、クラックが発生する確率が高くなる。更に、第２の窒化物系半導体層１３は、第１の窒化物系半導体層１１よりも厚い方が好ましい。これにより、第２の窒化物系半導体層１３と第１及び第２の組成傾斜層１２、１４との格子定数及び熱膨張係数の違いに起因する引っ張り歪みによる、第２の窒化物系半導体層１３の内部に発生するクラックを抑制する。
第２の組成傾斜層１４は、緩衝層３の応力緩和効果を向上させるものである。また、第２の組成傾斜層１４は、第１の窒化物系半導体層１１と第２の窒化物系半導体層１３との界面における応力の急激な変化を抑制する機能も有する。第２の組成傾斜層１４は、第２の窒化物系半導体層１３上に形成されている。
第２の組成傾斜層１４は、ＡｌYＧａ1-YＮ（０≦Ｙ≦１：窒化ガリウム・アルミニウム）からなる。ここで、図３に示すように、各第２の組成傾斜層１４内において、Ａｌの含有率Ｙは、第２の窒化物系半導体層１３から第１の窒化物系半導体層１１まで、厚み方向において、所望（例えば、一定）の変化量で徐々に増加するように構成されている。これにより、第２の組成傾斜層１４は、厚み方向において、第２の窒化物系半導体層１３の格子定数から徐々に格子定数が小さくなる。
第２の組成傾斜層１４の厚みｄ２は、第１の組成傾斜層１２の厚みｄ１よりも大きく、且つ、第１の窒化物系半導体層１１及び第２の窒化物系半導体層１３の厚みよりも小さい約０．５ｎｍ〜約５ｎｍに形成されている。
尚、第２の組成傾斜層１４の厚みｄ２が、０．５ｎｍ未満の場合、緩衝層３上に形成されるデバイス形成層４の平坦性が低下する。また、第２の組成傾斜層１４の厚みｄ２が、５ｎｍを越えると、第２の組成傾斜層１４と第１及び第２の窒化物系半導体層１１、１３との格子定数の違い、及び、基板２と第２の組成傾斜層１４との熱膨張係数の違いに起因する引っ張り歪みによって、第２の組成傾斜層１４の内部にクラックが発生する確率が高くなる。
デバイス形成層４は、デバイスとして機能する層である。デバイス形成層４は、緩衝層３上に形成されている。デバイス形成層４は、電子走行層２１と、電子供給層２２と、ソース電極２３と、ドレイン電極２４と、ゲート電極２５と、絶縁層２６とを備えている。
電子走行層２１は、電子供給層２２から供給された電子を移動させる層であり、電子供給層２２との界面近傍には２次元電子ガス層を有する。電子走行層２１は、不純物がドープされていないＧａＮからなる。電子走行層２１は、緩衝層３上に形成されている。電子走行層２１は、約５００ｎｍの厚みを有する。
電子供給層２２は、電子走行層２１に電子を供給するものである。電子供給層２２は、ｎ型の不純物であるＳｉがドープされたｎ型Ａｌ0.2Ｇａ0.8Ｎからなる。電子供給層２２は、電子走行層２１上に形成されている。電子供給層２２は、約３０ｎｍの厚みを有する。
尚、電子走行層２１と電子供給層２２との間に、２次元電子ガス層の電子の濃度を高めるため、ＡｌＮ層を設けてもよい。
ソース電極２３及びドレイン電極２４は、Ｔｉ（チタン）とＡｌ（アルミニウム）とが積層された構造を有する。ソース電極２３及びドレイン電極２４は、電子供給層２２にオーミック接続されている。ソース電極２３及びドレイン電極２４と電子供給層２２との間にｎ型不純物濃度の高いコンタクト層を設けてもよい。
ゲート電極２５は、ソース電極２３とドレイン電極２４との間に流れる電流を制御するものである。ゲート電極２５は、Ｎｉ（ニッケル）とＡｕ（金）とが積層された構造を有する。ゲート電極２５は、電子供給層２２とショットキー接続されている。
次に、上述した第１実施形態による半導体装置１の製造方法について説明する。
まず、シリコンからなる基板２の成長主面２ａをＨＦ系エッチャントにより前処理する。次に、基板２をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition:有機金属化学気相成長法）装置の反応室内に導入する。その後、基板２を、約１１００℃の温度で、約１０分間サーマルアニーリングを行って表面の酸化膜を除去する。
次に、反応室内にＴＭＡ（トリメチルアンモニウム）ガス及びＮＨ３（アンモニア）ガスを供給して、基板２の成長主面２ａに厚さ約５ｎｍのＡｌＮをエピタキシャル成長させて、第１の窒化物系半導体層１１を形成する。
次に、反応室内にＴＭＡガス、ＴＭＧ（トリメチルガリウム）ガス及びＮＨ３ガスを供給して、第１の窒化物系半導体層１１上に、厚さ約０．５ｎｍ〜約２ｎｍのＡｌXＧａ1-XＮをエピタキシャル成長させて、第１の組成傾斜層１２を形成する。ここで、第１の組成傾斜層１２のＡｌの含有率Ｘを厚み方向において徐々に減少させるために、ＴＭＡガスの流量を徐々に減少させつつ成長させる。尚、成長温度または成長圧力によるガスの滞留を制御することによって、第１の組成傾斜層１２のＡｌの含有率Ｘを厚み方向において徐々に減少させてもよい。
次に、反応室内にＴＭＧガス及びＮＨ３ガスを供給して、第１の組成傾斜層１２の上面に厚さ約２０ｎｍのＧａＮをエピタキシャル成長させて、第２の窒化物系半導体層１３を形成する。
次に、反応室内にＴＭＡガス、ＴＭＧガス及びＮＨ３ガスを供給して、第２の窒化物系半導体層１３上に、厚さ約０．５ｎｍ〜約５ｎｍのＡｌYＧａ1-YＮをエピタキシャル成長させて、第２の組成傾斜層１４を形成する。ここで、第２の組成傾斜層１４のＡｌの含有率Ｙを厚み方向において徐々に増加させるために、ＴＭＡガスの流量を徐々に増加させつつ成長させる。尚、成長温度または成長圧力によるガスの滞留を制御することによって、第２の組成傾斜層１４のＡｌの含有率Ｙを厚み方向において徐々に減少させてもよい。また、第２の組成傾斜層１４を第１の組成傾斜層１２よりも厚く形成するため、第１の組成傾斜層１２よりも長時間ガスを供給する。
これにより、１組の多層領域５が完成する。この後、同じ工程を所望の回数繰り返すことによって、緩衝層３が完成する。
次に、反応室内にＴＭＧガス及びＮＨ３ガスを供給して、緩衝層３上に約５００ｎｍの厚みのノンドープのＧａＮからなる電子走行層２１を形成する。
次に、反応室内にＴＭＡガスと、ＴＭＧガスと、ＮＨ３ガスと、ＳｉＨ４（シラン）ガスとを供給して電子走行層２１上に約３０ｎｍの厚みを有し、Ｓｉがドープされたｎ型のＡｌ０．２Ｇａ０．８Ｎからなる電子供給層２２を形成する。
次に、ＭＯＣＶＤ装置から上述の工程が終了して、緩衝層３、電子走行層２１及び電子供給層２２が形成された基板２を取り出す。その後、プラズマＣＶＤ（Chemical Vapor Deposition）法によって、電子供給層２２上にＳｉＯ２からなる絶縁層２６を形成する。
次に、フォトリソグラフィー技術により形成されたレジスト膜とフッ酸系エッチャントを用いて、絶縁層２６上にソース電極２３及びドレイン電極２４を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、Ｔｉ（チタン）とＡｌ（アルミニウム）とを順次積層する。その後、レジスト膜とともに、その上の金属膜とを除去する（リフトオフ法）。次に、Ｎ２（窒素）雰囲気中で、約６５０℃、１０分間のアニールを行って、金属膜と電子供給層２２との間にオーミック接続を形成する。これにより、ソース電極２３及びドレイン電極２４が完成する。
次に、フォトリソグラフィー技術により形成されたレジスト膜とフッ酸系エッチャントを用いて、絶縁層２６上にゲート電極２５を形成するための開口を形成する。その後、電子ビーム蒸着法を用いて、Ｎｉ（ニッケル）とＡｕ（金）とを順次積層する。その後、レジスト膜とともに、その上の金属膜とを除去する（リフトオフ法）。この後、アニールすることなくショットキー接続を保ったゲート電極２５が完成する。
最後に、周知のダイシング工程により、基板２を素子単位で分離して、第１実施形態による半導体装置１が完成する。
次に、上述した第１実施形態による半導体装置１の動作を説明する。
まず、ドレイン電極２４が高電位になるように、ドレイン電極２４とソース電極２３との間に電圧が印加される。この状態で、ゲート電極２５に所望の制御電圧が印加されると、ソース電極２３、電子供給層２２、電子走行層２１、電子供給層２２、ドレイン電極２４の経路で電子が流れる。即ち、この電子の経路と逆方向に電流が流れる。ここで、電流の大きさは、ゲート電極２５に印加される制御電圧によって制御される。
基板２上の緩衝層３において、下層の第２の窒化物系半導体層１４に引っ張り応力を生じさせる第２の組成傾斜層１４の方が、下層の第１の窒化物系半導体層１１に圧縮応力を生じさせる第１の組成傾斜層１２に比べて、急激な変化による内部クラックが生じやすい。しかし、上述したように第１実施形態による半導体装置１は、緩衝層３を備えている。緩衝層３では、第２の組成傾斜層１４の厚みｄ２を第１の組成傾斜層１２の厚みｄ１よりも大きく形成している。
これにより、引っ張り応力を生じさせるＡｌＮからなる第１の窒化物系半導体層１１へとＡｌの含有率Ｙを組成傾斜させる第２の組成傾斜層１４のＡｌの組成傾斜が緩やかになる。これにより、緩衝層３及びデバイス形成層４の応力バランスを保ちつつ、緩衝層３内の各層１１〜１４のヘテロ界面でのミクロ部分の応力緩和効果を向上させることができる。このため、結晶成長させる際に、緩衝層３及びデバイス形成層４に内部クラック等の破損が生じることを抑制できる。この結果、デバイス形成層４の結晶性及び平坦性を向上させつつ、厚膜化に対応できる。
また、第１及び第２の組成傾斜層１２、１４を形成することによって、第１及び第２の窒化物系半導体層１１、１３と第１及び第２の組成傾斜層１２、１４との間に生じる応力を小さくすることができる。これにより、第２の窒化物系半導体層１３におけるピエゾ分極電界の発生を抑制でき、緩衝層３の寄生容量を抑制できる。更に、第１及び第２の組成傾斜層１２、１４のＡｌの含有率を徐々に変えることによって、隣接する層との急激な格子定数及び線膨張係数の変化を抑制できる。従って、各層１１〜１４の接合面において、緩衝層３及びデバイス形成層４の応力バランスを保ちつつ、緩衝層３内の各層１１〜１４のヘテロ界面でのミクロ部分の応力緩和効果を向上させることができる。
（第２実施形態）
次に、図面を参照して、上述した第１実施形態の緩衝層を変更した第２実施形態について説明する。図４は、第２実施形態による緩衝層の断面図である。図５は、緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図４及び図５に示すように、第２実施形態の緩衝層３では、基板２に近い第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍが、デバイス形成層４に近い第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍよりも小さい。尚、ｍ＝１、２・・・ｎとする。
即ち、各第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍが、
ｄ１１＜ｄ１２＜・・・・＜ｄ１ｎ
ｄ２１＜ｄ２２＜・・・・＜ｄ２ｎ
となるように形成されている。
これにより、応力が大きい基板２の近傍では、組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍを小さくして、周期性を増加させている。これにより、基板２の近い緩衝層３の応力緩和効果を向上させている。
一方、デバイス形成層４に近い第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍを厚くすることによって、デバイス形成層４の結晶性及び平坦性を向上させることができる。
（第３実施形態）
次に、上述した実施形態の緩衝層を変更した第３実施形態について説明する。図６は、第３実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図６に示すように、第３実施形態による緩衝層３では、基板２に近い第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍが、デバイス形成層４に近い第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍよりも大きい。
即ち、各第１及び第２の組成傾斜層１２ｍ、１４ｍの厚みｄ１ｍ、ｄ２ｍが、
ｄ１１＞ｄ１２＞・・・・＞ｄ１ｎ
ｄ２１＞ｄ２２＞・・・・＞ｄ２ｎ
となるように形成されている。
（第４実施形態）
次に、上述した実施形態の緩衝層を変更した第４実施形態について説明する。図７は、第４実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図７に示すように、第４実施形態の緩衝層３では、基板２に近い第１の組成傾斜層１２ｍの厚みｄ１ｍが、デバイス形成層４に近い第１の組成傾斜層１２ｍの厚みｄ１ｍよりも大きい。
即ち、第１の組成傾斜層１２ｍの厚みｄ１ｍが、
ｄ１１＜ｄ１２＜・・・・＜ｄ１ｎ
となるように形成されている。
一方、第２の組成傾斜層１４ｍの厚みｄ２は、一定に構成されている。
（第５実施形態）
次に、上述した実施形態の緩衝層を変更した第５実施形態について説明する。図８は、第５実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図８に示すように、第５実施形態による緩衝層３では、第１及び第２の窒化物系半導体層１１、１３と第１及び第２の組成傾斜層１２、１４との界面近傍の含有率Ｘ、Ｙの厚みに対する変化量を、第１及び第２の組成傾斜層１２、１４の中央部の厚みに対する含有率Ｘ、Ｙの変化量よりも小さくしている。これにより、第１及び第２の組成傾斜層１２、１４が接する第１及び第２の窒化物系半導体層１１、１３との界面でのミクロ部分の応力効果を更に向上でき、緩衝層３及びデバイス形成層４の応力バランスを保つことができる。
（第６実施形態）
次に、上述した実施形態の緩衝層を変更した第６実施形態について説明する。図９は、第６実施形態による緩衝層を構成する各層の厚みとＡｌの含有率との関係を示すグラフである。尚、上述した実施形態と同様の構成には、同じ符号を付けて説明を省略する。
図９に示すように、第６実施形態による緩衝層３では、第１の窒化物系半導体層１１がＡｌｚｍＧａ１−ｚｍＮにより構成されている。尚、ｍ＝１、２、・・・、ｎである。
ここで、第１の窒化物系半導体層１１のＡｌの含有率Ｚｍは、
Ｚ１＞Ｚ２＞・・・＞Ｚｍ
となるように構成されている。即ち、第１の窒化物系半導体層１１は、基板２側に比べて、デバイス形成層４の近傍では、組成がＧａＮに近づくように形成されている。この結果、ＧａＮにより構成される電子走行層２１の結晶性を更に向上させることができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した各実施形態の構成における、数値、材料、形状、組成の比率等は適宜変更可能である。
具体的には、第１の窒化物系半導体層１１は、基板２、第２の窒化物系半導体層１３、第１及び第２の組成傾斜層１２、１４の格子定数以下の格子定数を有する材料であって、化学式Ａｌa1Ｍb1Ｇａ1-a1-b1Ｎで示す材料により構成してもよい。ここで、化学式中の「Ｍ」は、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素である。また、ａ１及びｂ１は、
０＜ａ１≦１
０≦ｂ１＜１
ａ１＋ｂ１≦１
を満足する数値で示される材料で形成される。即ち、第１の窒化物系半導体層は、Ａｌ（アルミニウム）を含む窒化物系化合物半導体であって、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム・アルミニウム）、ＡｌＧａＮ（窒化ガリウム・アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム・インジウム・アルミニウム）、ＡｌＢＮ（窒化ボロン・アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム・ボロン・アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム・インジウム・ボロン・アルミニウム）から選択された材料から成る。
また、第２の窒化物系半導体層１３は、基板２の格子定数よりも小さく、且つ、第１の窒化物系半導体層１１、第１及び第２の組成傾斜層１２、１４の格子定数以上の格子定数を有する材料であって、化学式Ａｌa2Ｍb2Ｇａ1-a2-b2Ｎで示す材料により構成してもよい。ここで、化学式中の「Ｍ」は、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素である。また、ａ２及びｂ２は、
０≦ａ２＜１
０≦ｂ２＜１
ａ２＋ｂ２≦１
ａ２＜ａ１
を満足する数値で示される材料で形成される。即ち、第２の窒化物系半導体層は、例えばＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム・アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム・インジウム・アルミニウム）、ＡｌＢＮ（窒化ボロン・アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム・ボロン・アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム・インジウム・ボロン・アルミニウム）から選択された材料から成る。ここで、第２の窒化物系半導体層は、Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌの割合を示すａ２を０≦ａ２＜０．２を満足する値にすることが望ましい。また、第２の窒化物系半導体層のＡｌの含有率ａ２を、第１の窒化物系半導体層のＡｌの含有率ａ１よりも小さい。
また、第１及び第２の組成傾斜層は、第１の窒化物系半導体層１１の格子定数と第２の窒化物系半導体層１３の格子定数の間の格子定数を有する材料であって、化学式ＡｌiＢjＧａ1-i-jＮで示す材料により構成してもよい。ここで、ｉ及びｊは、
０＜ｉ＜１
０≦ｊ＜１
ｉ＋ｊ≦１
である。即ち、第１及び第２の組成傾斜層は、例えばＡｌＧａＮ（窒化ガリウム・アルミニウム）、ＡｌＩｎＮ（窒化インジウム・アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム・インジウム アルミニウム）、ＡｌＢＮ（窒化ボロン・アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム・ボロン・アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム・インジウム・ボロン・アルミニウム）から選択された材料を適用できる。
また、基板を単結晶シリコンのみならず、多結晶シリコン、ＳｉＣ等のシリコン化合物により構成してもよい。
また、基板２と基板２と最も近い緩衝層３との間に第１の窒化物系半導体層１１と同じまたは異なる材料の初期層を設けてもよい。初期層を第１の窒化物系半導体層と同じ材料で形成する場合、その厚みは２０ｎｍ〜２００ｎｍとすることが望ましい。
また、各実施形態を組み合わせてもよい。
また、上述した実施形態では、ＨＥＭＴを例に説明したが、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor：ショットキーゲート電界効果トランジスタ）、絶縁ゲート型電界効果トランジスタ、発光デバイスを含む光デバイス等に本発明を適用してもよい。
また、上述した実施形態の製造方法では、ＭＯＶＰＥ法について説明したが、ＭＢＥ法等の他の製造方法を適用してもよい。
１ 半導体装置
２ 基板
２ａ 成長主面
３ 緩衝層
４ デバイス形成層
５ 多層領域
１１ 第１の窒化物系半導体層
１２、１２ｍ 第１の組成傾斜層
１３ 第２の窒化物系半導体層
１４、１４ｍ 第２の組成傾斜層
２１ 電子走行層
２２ 電子供給層
２３ ソース電極
２４ ドレイン電極
２５ ゲート電極
２６ 絶縁層

Claims (6)

  1. 基板と、
    前記基板上に形成された緩衝層と、
    前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、
    前記緩衝層は、
    前記基板の材料よりも格子定数が小さい第１の格子定数の材料からなる第１の窒化物系半導体層と、
    前記第１の窒化物系半導体層の上に形成され、厚み方向に前記第１の格子定数から第２の格子定数まで徐々に格子定数が大きくなる第１の組成傾斜層と、
    前記第１の組成傾斜層の上に形成され、前記第２の格子定数の材料からなる第２の窒化物系半導体層と、
    前記第２の窒化物系半導体層の上に形成され、厚み方向に前記第２の格子定数から前記第１の格子定数まで徐々に格子定数が小さくなる第２の組成傾斜層と
    を順番に複数回積層したものであって、
    前記第２の組成傾斜層は、前記第１の組成傾斜層よりも厚いことを特徴とする半導体装置。
  2. シリコンを含む材料からなる基板と、
    前記基板上に形成された緩衝層と、
    前記緩衝層の上に形成された窒化物系半導体を含むデバイス形成層とを有し、
    前記緩衝層は、
    第１の含有率でアルミニウムを含む第１の窒化物系半導体層と、
    前記第１の窒化物系半導体層の上に形成され、アルミニウムの含有率が前記第１の含有率から第２の含有率まで徐々に減少する第１の組成傾斜層と、
    前記第１の組成傾斜層の上に形成され、アルミニウムの含有率が前記第２の含有率の第２の窒化物系半導体層と、
    前記第２の窒化物系半導体層の上に形成され、アルミニウムの含有率が前記第２の含有率から前記第１の含有率まで徐々に増加する第２の組成傾斜層と
    を順番に複数回積層したものであって、
    前記第２の組成傾斜層は、前記第１の組成傾斜層よりも厚いことを特徴とする半導体装置。
  3. 前記第１の組成傾斜層、及び、前記第２の組成傾斜層のアルミニウムの含有率は、厚み方向に一定の変化量であることを特徴とする請求項２に記載の半導体装置。
  4. 前記基板に近い前記第１の組成傾斜層及び前記第２の組成傾斜層の厚みが、前記デバイス形成層に近い前記第１の組成傾斜層及び前記第２の組成傾斜層の厚みより小さいことを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記第１の窒化物系半導体層及び前記第２の窒化物系半導体層との界面近傍の前記第１の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第１の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とする請求項２〜請求項４のいずれか１項に記載の半導体装置。
  6. 前記第１の窒化物系半導体層及び前記第２の窒化物系半導体層との界面近傍の前記第２の組成傾斜層の厚みに対するアルミニウムの含有率の変化量は、前記第２の組成傾斜層の中央部の厚みに対するアルミニウムの含有率の変化量よりも小さいことを特徴とする請求項２〜請求項５のいずれか１項に記載の半導体装置。
JP2009076235A 2009-03-26 2009-03-26 半導体装置 Active JP5572976B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009076235A JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置
US12/696,470 US8247842B2 (en) 2009-03-26 2010-01-29 Nitride semiconductor device having graded aluminum content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009076235A JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2010232293A JP2010232293A (ja) 2010-10-14
JP5572976B2 true JP5572976B2 (ja) 2014-08-20

Family

ID=42783019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009076235A Active JP5572976B2 (ja) 2009-03-26 2009-03-26 半導体装置

Country Status (2)

Country Link
US (1) US8247842B2 (ja)
JP (1) JP5572976B2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5473445B2 (ja) * 2009-07-17 2014-04-16 シャープ株式会社 エピタキシャルウェハ
JP6018360B2 (ja) * 2010-12-02 2016-11-02 富士通株式会社 化合物半導体装置及びその製造方法
US8957454B2 (en) * 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
JP5804768B2 (ja) * 2011-05-17 2015-11-04 古河電気工業株式会社 半導体素子及びその製造方法
JP5624940B2 (ja) * 2011-05-17 2014-11-12 古河電気工業株式会社 半導体素子及びその製造方法
JP5665676B2 (ja) * 2011-07-11 2015-02-04 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物エピタキシャル基板およびその製造方法
US20130082274A1 (en) * 2011-09-29 2013-04-04 Bridgelux, Inc. Light emitting devices having dislocation density maintaining buffer layers
JP5117609B1 (ja) 2011-10-11 2013-01-16 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
US9691855B2 (en) * 2012-02-17 2017-06-27 Epistar Corporation Method of growing a high quality III-V compound layer on a silicon substrate
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
EP2696365B1 (en) * 2012-08-09 2021-06-23 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device using a semiconductor buffer structure
US8946773B2 (en) 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP5705179B2 (ja) * 2012-08-15 2015-04-22 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体装置及び窒化物半導体結晶の成長方法
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
DE102012217631B4 (de) 2012-09-27 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement mit einer Schichtstruktur
JP6029538B2 (ja) * 2013-05-31 2016-11-24 サンケン電気株式会社 半導体装置
JP2016167472A (ja) * 2013-07-09 2016-09-15 シャープ株式会社 窒化物半導体エピタキシャルウェハおよび電界効果トランジスタ
JP6052420B2 (ja) * 2013-08-27 2016-12-27 富士電機株式会社 半導体装置の製造方法
US10147906B2 (en) * 2014-02-06 2018-12-04 Emagin Corporation High efficacy seal for organic light emitting diode displays
CN104037284B (zh) * 2014-06-10 2016-11-02 广州市众拓光电科技有限公司 一种生长在Si衬底上的GaN薄膜及其制备方法
FR3028670B1 (fr) 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
JP6653750B2 (ja) * 2016-02-26 2020-02-26 サンケン電気株式会社 半導体基体及び半導体装置
CN105609603A (zh) 2016-03-02 2016-05-25 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层
CN105762247A (zh) * 2016-03-02 2016-07-13 厦门乾照光电股份有限公司 一种具有复合结构的氮化物缓冲层制作方法
EP3451364B1 (en) * 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
WO2019073411A1 (en) * 2017-10-11 2019-04-18 King Abdullah University Of Science And Technology SEMICONDUCTOR DEVICES HAVING HETEROJUNCTIONS OF A TERNARY ALLOY LAYER OF INDIUM AND ALUMINUM NITRIDE AND A SECOND GROUP III NITRIDE TERNARY ALLOY LAYER
WO2019077420A1 (en) * 2017-10-19 2019-04-25 King Abdullah University Of Science And Technology HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME
US11705489B2 (en) * 2018-01-15 2023-07-18 Globalwafers Co., Ltd. Buffer layer structure to improve GaN semiconductors
JP7338166B2 (ja) 2019-02-25 2023-09-05 日本電信電話株式会社 半導体装置
KR20210045835A (ko) * 2019-10-17 2021-04-27 삼성전자주식회사 반도체 박막 구조체 및 이를 포함하는 전자 소자
TWI735212B (zh) * 2020-04-24 2021-08-01 環球晶圓股份有限公司 具有超晶格疊層體的磊晶結構
US20230072850A1 (en) * 2021-04-12 2023-03-09 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125801B2 (en) * 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328424A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328672A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328680A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US20220328673A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
US12125902B2 (en) 2021-04-12 2024-10-22 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
WO2022217413A1 (en) * 2021-04-12 2022-10-20 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
WO2022218273A1 (en) * 2021-04-12 2022-10-20 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing thereof
US20220328679A1 (en) * 2021-04-12 2022-10-13 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170407A (en) 1991-10-11 1992-12-08 At&T Bell Laboratories Elimination of heterojunction band discontinuities
JP4186266B2 (ja) * 1998-09-10 2008-11-26 株式会社デンソー 半導体装置及びその製造方法
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP4296727B2 (ja) 2001-07-06 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP2006210692A (ja) 2005-01-28 2006-08-10 Toyoda Gosei Co Ltd ３族窒化物系化合物半導体発光素子
KR100665364B1 (ko) 2005-12-28 2007-01-09 삼성전기주식회사 질화물 반도체 발광 소자
JP5116977B2 (ja) * 2006-02-17 2013-01-09 古河電気工業株式会社 半導体素子

Also Published As

Publication number Publication date
US8247842B2 (en) 2012-08-21
JP2010232293A (ja) 2010-10-14
US20100244096A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5572976B2 (ja) 半導体装置
JP5804768B2 (ja) 半導体素子及びその製造方法
JP4525894B2 (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP5309452B2 (ja) 半導体ウエーハ及び半導体素子及び製造方法
JP5495069B2 (ja) 半導体素子及びその製造方法
JP5891650B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5785103B2 (ja) ヘテロ接合型電界効果トランジスタ用のエピタキシャルウエハ
JP5116977B2 (ja) 半導体素子
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
CN103137446B (zh) 硅衬底上氮化镓生长方法
WO2011055774A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の製造方法
JP6180401B2 (ja) エピタキシャルウェーハ、半導体素子、エピタキシャルウェーハの製造方法、並びに、半導体素子の製造方法
US8405067B2 (en) Nitride semiconductor element
JP6239017B2 (ja) 窒化物半導体基板
JP6142893B2 (ja) 化合物半導体装置及びその製造方法
JP2009239144A (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2015103665A (ja) 窒化物半導体エピタキシャルウエハおよび窒化物半導体
JP6264485B2 (ja) 化合物半導体装置及びその製造方法
JP5711320B2 (ja) 窒化物半導体素子及びその製造方法
KR20140139890A (ko) 질화물 반도체 소자 및 그 제조 방법
JP6288187B2 (ja) 化合物半導体装置及びその製造方法
TW202406146A (zh) 高電子遷移率電晶體及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140616

R150 Certificate of patent or registration of utility model

Ref document number: 5572976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250