[go: up one dir, main page]

JP2004289005A - エピタキシャル基板、半導体素子および高電子移動度トランジスタ - Google Patents

エピタキシャル基板、半導体素子および高電子移動度トランジスタ Download PDF

Info

Publication number
JP2004289005A
JP2004289005A JP2003081259A JP2003081259A JP2004289005A JP 2004289005 A JP2004289005 A JP 2004289005A JP 2003081259 A JP2003081259 A JP 2003081259A JP 2003081259 A JP2003081259 A JP 2003081259A JP 2004289005 A JP2004289005 A JP 2004289005A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
epitaxial substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003081259A
Other languages
English (en)
Inventor
Yoshitaka Kuraoka
義孝 倉岡
Mikiya Ichimura
幹也 市村
Masahiro Sakai
正宏 坂井
Mitsuhiro Tanaka
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2003081259A priority Critical patent/JP2004289005A/ja
Publication of JP2004289005A publication Critical patent/JP2004289005A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】半絶縁層の抵抗率が低く、半導体素子として有効に利用できるエピタキシャル基板を提供する。
【解決手段】エピタキシャル基板は、基板1と、基板1上にエピタキシャル成長された第一の窒化物半導体からなる下地層2と、下地層2上にエピタキシャル成長された第二の窒化物半導体からなる半絶縁層3とを備えている。第一の窒化物半導体において、III属元素の含有量の合計に対するAl含有量が50原子%以上であり、転位密度が1011/cm以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下である。第二の窒化物半導体が、Gaを含み、比抵抗が10Ω・cm以上である。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】本発明は、エピタキシャル基板、半導体素子および高電子移動度トランジスタに関するものである。
【0002】
【従来の技術】近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。
【0003】このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP 系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。
【0004】GaNを用いた電子デバイスが最近注目されている。GaN はバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。
【0005】特に、非特許文献1がAlGaN /GaN 系のHEMT構造の電子デバイスを実現して以来、世界中で開発が進められている。これらのGaN 系の電子デバイスは従来、サファイア基板の上に所定の半導体層をエピタキシャル成長させて作製していた。
【非特許文献1】
Khanら(Appl.Phys.Lett., 63(1993),1214)
【0006】本出願人は、特許文献1において、基板と、基板上の高結晶性AlNからなる下地層と、下地層上のGaNからなる導電層とを備えている半導体素子を開示している。また、この半導体素子を高電子移動度トランジスタ(HEMT素子)に使用することを開示している。
【特許文献1】
特開2003−45899号公報
【0007】また、本発明者は、非特許文献2においては、サファイア基板/AlN下地層/GaN層/AlGaN層を備える高電子移動度トランジスタにおいて、直流特性が改善されたことを報告している。
【非特許文献2】
’’APPLIED PHYSICS LETTERS’’ Volume 81, number 6, Aug. 2002 ’’Improved dc characteristics of AlGaN/GaN high−electron−mobility transistors on AlN/sapphire templates’’
【0008】
【発明が解決しようとする課題】高電子移動度トランジスタにおいては、キャリア移動層の抵抗値が高いことが必要である。しかし、特許文献1、非特許文献2においては、GaN膜の具体的な抵抗率は記載されていない。このため、実用に適した高効率の高電子移動度トランジスタを提供する上で問題があった。
【0009】本発明の課題は、半導体素子として有効に利用できるエピタキシャル基板を提供することである。
【0010】
【課題を解決するための手段】本発明は、基板と、基板上にエピタキシャル成長された第一の窒化物半導体からなる下地層と、下地層上にエピタキシャル成長された第二の窒化物半導体からなる半絶縁層とを備えており、第一の窒化物半導体において、III属元素の含有量の合計に対するAl含有量が50原子%以上であり、転位密度が1011/cm以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であり、第二の窒化物半導体が、Gaを含み、比抵抗が10Ω・cm以上であることを特徴とする、エピタキシャル基板に係るものである。
【0011】また、本発明は、前記エピタキシャル基板を備えていることを特徴とする、半導体素子に係るものである。
【0012】また、本発明は、前記半導体素子、この半導体素子上のソース/ドレイン電極、及びゲート電極を備えていることを特徴とする、高電子移動度トランジスタに係るものである。
【0013】本発明においては、転位密度が1011/cm以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であるような高品質の窒化物半導体からなる下地層を使用し、この上に、Ga含有窒化物半導体からなる層を生成させる。ここで、この層が、製造条件によっては、10Ω・cm以上の高い抵抗率を示し、例えば比較的高い抵抗率を必要とする高電子移動度トランジスタのキャリア移動層として好適であることを見いだし、本発明に到達した。
【0014】
【発明の実施の形態】以下、本発明を実施の形態に即して詳細に説明する。
【0015】図1は、本発明の一実施形態に係る半導体素子を用いた高電子移動度トランジスタ(HEMT)20を模式的に示す断面図である。HEMT20は、基板1、下地層2、キャリア移動層3、キャリア供給層4を備えている。キャリア供給層4上には、ソース電極7、ドレイン電極8、ゲート電極9が形成されている。キャリア移動層3を構成する第二の窒化物半導体の抵抗率を高くすることによって、シートキャリア密度を向上させることができる。
【0016】本発明において、半絶縁層3を構成する窒化物半導体の比抵抗は10Ω・cm以上であるが、好ましくは、10Ω・cm以上、さらには10Ω・cm以上が更に好ましい。
【0017】基板1は、サファイア単結晶、ZnO単結晶、LiAlO単結晶、LiGaO単結晶、MgAl単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶、及びAlGaN単結晶などのIII−V族単結晶、ZrB2などのホウ化物単結晶などの、公知の基板材料から構成することができる。
【0018】例えばサファイア単結晶基板を用いる場合は、下地層2を形成すべき主面に対して表面窒化処理を施すことが好ましい。表面窒化処理は、基板をアンモニアなどの窒素含有雰囲気中に配置し、所定時間加熱することによって実施する。そして、窒素濃度や窒化温度、窒化時間を適宜に制御することによって、基板主面に形成される窒化層の厚さを制御する。
【0019】このようにして表面窒化層が形成された基板を用いれば、その主面上に直接的に形成される下地層2の結晶性をさらに向上させることができる。さらに、より厚く、例えば上述した好ましい厚さの上限値である3μmまで、特別な成膜条件を設定することなく、クラックの発生や剥離を生じることなく厚くすることができる。
【0020】下地層2における転移密度は1011/cm以下であるが、転位密度は低いほど好ましい。特に好ましくは1010/cm以下である。
【0021】また、下地層2を構成する第一の窒化物半導体の(002)面におけるX線ロッキングカーブにおける半値幅は200秒以下であるが、150秒以下であることが好ましく、100秒以下であることが更に好ましい。これによって、半絶縁層3の結晶性が一層良好となり、X線ロッキングカーブにおける半値幅で200秒以下、好ましくは150秒以下の結晶性を示すようになる。
【0022】したがって、半絶縁層3は低転位密度であるとともに、高い結晶性を有し、高品質な状態に形成することができるため、極めて高い移動度を有する。
【0023】下地層において、III族元素の全体に対するAl含有量は50原子%以上であるが、80原子%以上であることが好ましく、さらには好ましくはAlNである。
【0024】結晶性向上の観点から、下地層2の膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎるとクラックの発生や剥離などが生じる。したがって、下地層2の膜厚は基板1の材料により適宜選択されるが、0.3μm以上、好ましくは0.5μm以上であることが好ましく、さらには1μm〜3μmであることが好ましい。
【0025】下地層は、例えば、トリメチルアルミニウム(TMA)及びアンモニア(NH)を供給原料として用いることにより、MOCVD法によって好ましくは1100℃以上、さらに好ましくは1200℃以上に加熱することによって形成することができる。
【0026】また、下地層の形成温度は、上述したように1100℃以上であることが好ましい。なお、本願発明における「形成温度」とは、前記下地層を形成する際の基板の温度である。
【0027】また、下地層の形成温度の上限については特に限定されるものではないが、好ましくは1300℃である。これによって、下地層を構成する窒化物半導体の材料組成などに依存した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。これによって、下地層の結晶性を良好な状態に保持することが可能となるとともに、表面の荒れに起因する半絶縁層の結晶性の劣化を効果的に防止できる。
【0028】また、この場合において、下地層2を形成する際の温度を1200℃以下、あるいは1150℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、1010/cm以下の転位密度を簡易に実現することができる。
【0029】さらに、上述した表面窒化層上に下地層2を形成することにより、その厚さを大きくしても剥離やクラックが発生しにくくなる。このため、成膜条件などに依存することなく、例えば上述したような3μm程度まで簡易に厚く形成することができる。したがって、下地層2の、表面窒化層に起因した結晶性の向上と、厚さ増大による結晶性の向上との相乗効果によって、その結晶性はさらに向上し、転位密度をより低減させることができる。
【0030】表面窒化層は、例えば、基板主面から10オングストロームの深さにおける窒素含有量が2原子%以上となるようにすることが好ましい。
【0031】下地層2内のクラックを抑制するために、下地層2の組成を、基板1側から半絶縁層3側に向かって連続的又はステップ状に変化させることが好ましい。これによって下地層のクラックを抑制することができる。また、半絶縁層へのキャリア閉じ込め効果を向上させ、シートキャリア密度を向上させることができる。たとえば、0.05μm厚みごとにAlNからAl0.5Ga0.5NまでAl組成を0.05きざみで変化させる。
【0032】半絶縁層3を構成する第二の窒化物半導体は、Gaを含むことが必要であるが、必要に応じてGe、Si、Mg、Zn、Be、P、及びBなどの添加元素を含有することもできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。
好適な実施形態においては、第二の窒化物半導体の主成分がGaNである。ここでGaNは好ましくは第二の窒化物半導体中の80原子%以上を占めており、一層好ましくは90原子%以上を占めている。
【0033】また、好適な実施形態においては、第二の窒化物半導体において、III族元素の含有量の合計に対するAl含有量が1原子%以下含ませる。これによって、残留キャリアがAl原子近傍でトラップされ、半絶縁層3の抵抗を、より高抵抗化させることができる。この場合には、半絶縁層の全体に均一にAlを含有させる必要はない。
【0034】第二の窒化物半導体は、例えば、ガリウム源および他の金属源およびおよびアンモニア(NH)を供給原料として用いることにより、MOCVD法によって形成できる。この際の形成温度は、1000℃以上で、1100℃以下であることが好ましい。
【0035】また、第二の窒化物半導体を形成する際の圧力を300mbar以下とすることによって、第二の窒化物半導体の抵抗率を高くすることができる。この観点からは、前記圧力を200mbar以下とすることが更に好ましい。
【0036】以上、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、各層の厚さ、組成、及びキャリア濃度などについては、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【0037】例えば、図1に示すHEMTのキャリア移動層3とキャリア供給層4との間に、Siの拡散を防止するためのスペーサー層としてのi−AlGaN層を挿入することもできる。また、キャリア供給層4上に電極のコンタクト抵抗を低減するための、コンタクト層としてのn−GaN層などを積層することもできる。さらには、キャリア供給層4とコンタクト層との間にSiの拡散を防止すべくバリア層を挿入することもできる。
【0038】また、本発明の半導体素子は、例えば携帯電話基地局や無線LAN向けの増幅器などの、高速あるいは高出力で動作することが必要な、電子デバイスに利用可能である。
【0039】
【実施例】(実施例1)
図1に示すような積層構造1、2、3を製造した。具体的には、2インチ径の厚さ630μmのサファイア基板1をアセトン及びIPAで超音波洗浄した後、水洗乾燥した後、MOCVD装置の中に設置した。MOCVD装置には、ガス系としてNH、TMA、TMG、SiHが取り付けてある。圧力を50mbarに設定し、Hを流速1m/secで流しながら、基板1を1200℃まで昇温した。その後、NHガスを水素キャリアガスとともに5分間流し、基板1の主面を窒化させた。なお、ESCAによる分析の結果、この表面窒化処理によって、基板主面には窒化層が形成されており、主面から深さ1nmにおける窒素含有量が7原子%であることが判明した。
【0040】次いで、TMA及びNHを合計して流速5m/secで流して、下地層2(AlN層)を厚さ1μmまでエピタキシャル成長させた。このAlN層2の転位密度は2×1010/cmであり、(002)面におけるX線回折ロッキングカーブの半値幅は60秒であり、良質のAlN層であることがわかった。さらに、AlN層の表面平坦性を確認したところ、5μm範囲におけるRaが1.5オングストロームであり、極めて平坦な表面を有することが判明した。
【0041】次いで、圧力を200mbarに設定し、基板を1080℃まで昇温し、TMG、NH、及びキャリアガスとしてのH、Nを合計して流速1m/secで流して、GaN層3を厚さ3μmにエピタキシャル成長させた。このGaN層3の転位密度は1×10/cmであり、(002)面におけるX線ロッキングカーブの半値幅は100秒であった。
【0042】最後に、キャリア密度1×10 /cmとなるようにSiHを添加して、電極とのコンタクト層となるn−GaNを10nm成長した。成長終了後、GaN層3表面にTi/Al/Ti/Auからなる四端子測定用の電極を形成し、電極が被覆されていない部分のn−GaNの部分をエッチングにより除去して、比抵抗測定をおこなったところ、GaN層3の比抵抗は、1×10 〜1×10Ωcmであった。
【0043】(比較例1)
GaN層3の成長時の圧力を200mbarから400mbarに変更する以外は、実施例1と同様にGaN層3をAlN層2上に成長した。電極形成についても、実施例1と同様に行った。その結果、GaN層3の比抵抗は、1〜1000Ωcmと低い比抵抗を示した。
【0044】(比較例2)
基板1の前処理は、実施例1と同様に行った。この後、MOCVD装置内に基板1を設置し、圧力を200mbarに設定し、Hを流速1m/secで流しながら、基板を550℃まで昇温した。その後、TMG及びNHを合計して流速5m/secで流して、バッファ層としてのGaN層2を厚さ20nmまで成長した。
【0045】次いで、圧力を200mbarに設定し、基板を1080℃まで昇温し、TMG、NH、及びキャリアガスとしてのH、Nを合計して流速1m/secで流して、GaN層3を厚さ3μmにエピタキシャル成長させた。次いで、実施例1と同様にして電極を形成し、比抵抗を測定した。その結果、GaN層の比抵抗は、1〜100Ωcmであった。
【0046】
【発明の効果】以上述べたように、本発明によれば、基板と、基板上にエピタキシャル成長された第一の窒化物半導体からなる下地層と、下地層上にエピタキシャル成長された第二の窒化物半導体からなる半絶縁層とを備えているエピタキシャル基板であって、半絶縁層の抵抗率が低く、半導体素子として有効に利用できるエピタキシャル基板を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る半導体素子20を模式的に示す断面図である。
【符号の説明】1 基板 2 下地層 3 半絶縁層 4 キャリア供給層 20 半導体素子

Claims (12)

  1. 基板と、この基板上にエピタキシャル成長された第一の窒化物半導体からなる下地層と、この下地層上にエピタキシャル成長された第二の窒化物半導体からなる半絶縁層とを備えており、前記第一の窒化物半導体において、III族元素の含有量の合計に対するAl含有量が50原子%以上であり、転位密度が1011/cm以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であり、前記第二の窒化物半導体が、Gaを含み、比抵抗が10Ω・cm以上であることを特徴とする、エピタキシャル基板。
  2. 前記第一の窒化物半導体において、III族元素の含有量の合計に対するAl含有量が80原子%以上であることを特徴とする、請求項1記載のエピタキシャル基板。
  3. 前記第一の窒化物半導体がAlNであることを特徴とする、請求項2記載のエピタキシャル基板。
  4. 前記第一の窒化物半導体が、化学的気相成長法によって1100℃以上の温度で形成されていることを特徴とする、請求項1〜3のいずれか一つの請求項に記載のエピタキシャル基板。
  5. 前記基板が前記下地層下に基板窒化層を備えていることを特徴とする、請求項1〜4のいずれか一つの請求項に記載のエピタキシャル基板。
  6. 前記第一の窒化物半導体の組成が、前記基板から前記半絶縁層へと向かって連続的またはステップ状に変化していることを特徴とする、請求項1〜5のいずれか一つの請求項に記載のエピタキシャル基板。
  7. 前記第二の窒化物半導体において、III族元素の含有量の合計に対するAl含有量が1原子%以上であることを特徴とする、請求項1〜6のいずれか一つの請求項に記載のエピタキシャル基板。
  8. 前記第二の窒化物半導体の主成分がGaNであることを特徴とする、請求項1〜7のいずれか一つの請求項に記載のエピタキシャル基板。
  9. 前記第二の窒化物半導体が、化学的気相成長法により300mbar以下の圧力で形成されることを特徴とする、請求項1〜8のいずれか一つの請求項に記載のエピタキシャル基板。
  10. 請求項1〜9のいずれか一つの請求項に記載のエピタキシャル基板を備えていることを特徴とする、半導体素子。
  11. 前記半絶縁層がキャリア移動層であり、このキャリア移動層上にエピタキシャル成長された、Al、Ga、及びInの少なくとも一つを含む第三の窒化物半導体からなるキャリア供給層を備えていることを特徴とする、請求項10記載の半導体素子。
  12. 請求項11記載の半導体素子、この半導体素子上のソース電極、ドレイン電極及びゲート電極を備えていることを特徴とする、高電子移動度トランジスタ。
JP2003081259A 2003-03-24 2003-03-24 エピタキシャル基板、半導体素子および高電子移動度トランジスタ Pending JP2004289005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003081259A JP2004289005A (ja) 2003-03-24 2003-03-24 エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003081259A JP2004289005A (ja) 2003-03-24 2003-03-24 エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010262255A Division JP5455875B2 (ja) 2010-11-25 2010-11-25 エピタキシャル基板の製造方法

Publications (1)

Publication Number Publication Date
JP2004289005A true JP2004289005A (ja) 2004-10-14

Family

ID=33294880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003081259A Pending JP2004289005A (ja) 2003-03-24 2003-03-24 エピタキシャル基板、半導体素子および高電子移動度トランジスタ

Country Status (1)

Country Link
JP (1) JP2004289005A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096261A (ja) * 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
JP2008130971A (ja) * 2006-11-24 2008-06-05 Taiyo Nippon Sanso Corp 高抵抗GaN薄膜及びその気相成長方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US8178226B2 (en) 2005-03-17 2012-05-15 Nec Corporation Film-covered electric device and method of manufacturing same
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
CN103682008A (zh) * 2012-09-26 2014-03-26 株式会社东芝 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
US8853666B2 (en) 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US8981434B2 (en) 2009-08-31 2015-03-17 Renesas Electronics Corporation Semiconductor device and field effect transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2002184972A (ja) * 2000-12-19 2002-06-28 Furukawa Electric Co Ltd:The GaN系高移動度トランジスタ
JP2002313738A (ja) * 2001-04-16 2002-10-25 Hitachi Cable Ltd p型窒化物化合物半導体の作製方法及び半導体デバイス
JP2002359255A (ja) * 2001-05-31 2002-12-13 Ngk Insulators Ltd 半導体素子
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (ja) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> 絶縁性窒化物膜およびそれを用いた半導体装置
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2002184972A (ja) * 2000-12-19 2002-06-28 Furukawa Electric Co Ltd:The GaN系高移動度トランジスタ
JP2002313738A (ja) * 2001-04-16 2002-10-25 Hitachi Cable Ltd p型窒化物化合物半導体の作製方法及び半導体デバイス
JP2002359255A (ja) * 2001-05-31 2002-12-13 Ngk Insulators Ltd 半導体素子

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8178226B2 (en) 2005-03-17 2012-05-15 Nec Corporation Film-covered electric device and method of manufacturing same
JP2007096261A (ja) * 2005-09-01 2007-04-12 Furukawa Electric Co Ltd:The 半導体素子
US8853666B2 (en) 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
US9954087B2 (en) 2005-12-28 2018-04-24 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP2008130971A (ja) * 2006-11-24 2008-06-05 Taiyo Nippon Sanso Corp 高抵抗GaN薄膜及びその気相成長方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
WO2008114336A1 (ja) * 2007-02-20 2008-09-25 The Furukawa Electric Co., Ltd. 半導体素子
US8134181B2 (en) 2007-02-20 2012-03-13 Furukawa Electric Co., Ltd. Semiconductor device
JP2009231561A (ja) * 2008-03-24 2009-10-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
US8981434B2 (en) 2009-08-31 2015-03-17 Renesas Electronics Corporation Semiconductor device and field effect transistor
KR101497823B1 (ko) * 2012-09-05 2015-03-02 가부시끼가이샤 도시바 질화물 반도체 웨이퍼, 질화물 반도체 디바이스, 및 질화물 반도체 웨이퍼의 제조 방법
US9053931B2 (en) 2012-09-05 2015-06-09 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer
KR101528428B1 (ko) * 2012-09-05 2015-06-11 가부시끼가이샤 도시바 반도체 발광 디바이스, 및 반도체 발광 디바이스의 제조 방법
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP2014067908A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
CN103682008A (zh) * 2012-09-26 2014-03-26 株式会社东芝 氮化物半导体晶片、氮化物半导体器件和制造氮化物半导体晶片的方法
US9397167B2 (en) 2012-09-26 2016-07-19 Kabushiki Kaisha Toshiba Nitride semiconductor wafer, nitride semiconductor device, and method for manufacturing nitride semiconductor wafer

Similar Documents

Publication Publication Date Title
JP3836697B2 (ja) 半導体素子
KR101553721B1 (ko) 전계 효과 트랜지스터용 에피택셜 기판 및 전계 효과 트랜지스터
JP5004403B2 (ja) 高電子移動度トランジスタ(hemt)
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP5580009B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US8378386B2 (en) Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device
JP2015043437A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
JP2005167275A (ja) 半導体素子
CN111009468A (zh) 一种半导体异质结构制备方法及其用途
JP2003151996A (ja) 2次元電子ガスを用いた電子デバイス
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
JP2010267658A (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JP2002359255A (ja) 半導体素子
CN111009579A (zh) 半导体异质结构及半导体器件
JP5436819B2 (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2004289005A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2006114655A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP2004327882A (ja) エピタキシャル基板、半導体素子および高電子移動度トランジスタ
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法
JP2010056298A (ja) 高周波用半導体素子形成用のエピタキシャル基板および高周波用半導体素子形成用エピタキシャル基板の作製方法
CN109599437A (zh) 基于InGaN双沟道异质结构的高电子迁移率晶体管及其制备方法
JP2013187461A (ja) 半導体素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060118

A977 Report on retrieval

Effective date: 20080513

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100202

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100825