KR102307062B1 - 반도체 소자, 반도체 소자 패키지 및 조명 장치 - Google Patents

Abstract

본 발명에 따른 반도체 소자는, Al_xIn_yGa_(1-x-y)N로 이루어진 (여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임) 제1 및 제2 도전형 반도체층, 및 상기 제1 및 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 및 상기 발광 구조물의 제1 및 제2 도전형 반도체층의 적어도 하나의 전극 상에 배치되며, 상기 전극의 표면과 반대에 위치한 제1면 및 상기 제1면의 가장자리에서 연장되어 상기 전극과 연결되는 제2면을 가지는 UBM(Under Bump Metallurgy) 층; 상기 제1면 상에 배치되는 금속간 화합물; 상기 금속간 화합물을 매개로 상기 UBM 층과 결속되는 솔더 범프; 및 상기 제2면 상에 배치되며, 상기 솔더 범프가 상기 제2면으로 확산되는 것을 억제하기 위한 배리어 층;을 포함하는 상호연결용 범프를 포함할 수 있다.

Description

반도체 소자, 반도체 소자 패키지 및 조명 장치{SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE PACKAGE AND LIGHTING APPARATUS}

본 발명은 반도체 소자, 반도체 소자 패키지 및 조명 장치에 관한 것이다.

발광다이오드(LED)를 포함한 반도체 칩의 전극에 형성된 솔더 범프는 UBM(Under Bump Metallurgy) 층 상에 솔더를 도금한 후 리플로우(reflow)시켜 형성된다.

리플로우 과정에서 솔더의 상변화에 의해 솔더와 UBM 층 사이에 형성되는 금속간 화합물(IMC)은 UBM 층의 젖음성(wettability)에 의해 UBM 층의 측면까지 확산되어 전극과 접촉하는 구조로 형성된다. 그리고, 이러한 상변화에 따라 발생한 잔류응력은 상대적으로 브리틀(brittle)한 금속간 화합물의 전극과 접촉하는 영역에서 금속간 화합물에 크랙을 발생시키며, 이에 따라 솔더 범프가 떨어져 나가는 문제가 발생한다.

이에 당 기술분야에서는 금속간 화합물에 크랙이 발생하는 것을 방지할 수 있는 방안이 요구되고 있다.

다만, 본 발명의 목적은 이에만 제한되는 것은 아니며, 명시적으로 언급하지 않더라도 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 이에 포함된다고 할 것이다.

본 발명의 일 실시 형태에 따른 반도체 소자는, Al_xIn_yGa_(1-x-y)N로 이루어진 (여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임) 제1 및 제2 도전형 반도체층, 및 상기 제1 및 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 및 상기 발광 구조물의 제1 및 제2 도전형 반도체층의 적어도 하나의 전극 상에 배치되며, 상기 전극의 표면과 반대에 위치한 제1면 및 상기 제1면의 가장자리에서 연장되어 상기 전극과 연결되는 제2면을 가지는 UBM(Under Bump Metallurgy) 층; 상기 제1면 상에 배치되는 금속간 화합물; 상기 금속간 화합물을 매개로 상기 UBM 층과 결속되는 솔더 범프; 및 상기 제2면 상에 배치되며, 상기 솔더 범프가 상기 제2면으로 확산되는 것을 억제하기 위한 배리어 층;을 포함하는 상호연결용 범프를 포함할 수 있다.

상기 배리어 층 상에는 상기 금속간 화합물 또는 상기 솔더 범프가 형성되지 않을 수 있다.

상기 배리어 층은 상기 UBM 층의 구성원소 중 적어도 하나를 함유한 산화막을 포함할 수 있다.

상기 배리어 층은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막을 포함할 수 있다.

상기 배리어 층은 상기 UBM 층보다 상기 금속간 화합물 및 상기 솔더 범프에 대한 젖음성(wettability)이 작을 수 있다.

상기 제2면은 상기 제1면에서 상기 전극을 향해 완만하게 경사진 구조를 가질 수 있다.

상기 제2면은 상기 전극의 표면과 수직인 구조를 가질 수 있다.

상기 UBM 층은 상기 전극에 접하는 Ti 층 및 상기 Ti 층 상에 배치되는 Ni 층 또는 Cu 층을 포함하는 다층막 구조를 가질 수 있다.

상기 UBM 층은 상기 전극에 접하는 Cr 층 및 상기 Cr 층 상에 배치되는 Ni 층 또는 Cu 층을 포함하는 다층막 구조를 가질 수 있다.

상기 UBM 층은 Ni 층 또는 Cu 층을 포함하는 단일막 구조를 가질 수 있다.

상기 전극 상에서 상기 UBM 층 주위에 배치되는 패시베이션 층을 더 포함할 수 있다.

상기 패시베이션 층은 상기 전극 상에서 상기 UBM 층과 이격되어 접촉하지 않는 구조로 배치될 수 있다.

상기 패시베이션 층은 상기 UBM 층보다 낮은 높이를 가질 수 있다.

본 발명의 일 실시 형태에 따른 반도체 소자는, 복수의 전극을 구비하는 발광 구조물; 및 상기 복수의 전극 상에 배치된 상호연결용 범프를 포함하며, 상기 상호연결용 범프는, 상기 전극 상에 배치되며, 상기 전극의 표면과 반대에 위치한 제1면 및 상기 제1면의 가장자리에서 연장되어 상기 전극과 연결되는 제2면을 가지는 UBM(Under Bump Metallurgy) 층; 상기 제1면 상에 배치되는 금속간 화합물; 상기 금속간 화합물을 매개로 상기 UBM 층과 결속되는 솔더 범프; 및 상기 제2면 상에 배치되며, 상기 솔더 범프가 상기 제2면으로 확산되는 것을 억제하기 위한 배리어 층을 포함할 수 있다.

상기 복수의 전극은 상기 발광 구조물에서 동일한 방향을 향하도록 배치될 수 있다.

상기 발광 구조물은 Al_xIn_yGa_(1-x-y)N로 이루어진 (여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임) 제1 및 제2 도전형 반도체층, 및 상기 제1 및 제2 반도체층 사이에 배치되는 활성층을 포함할 수 있다.

본 발명의 일 실시 형태에 따른 반도체 소자 패키지는, 패키지 본체; 상기 패키지 본체에 실장되는 반도체 소자; 및 상기 반도체 소자를 봉지하는 봉지부;를 포함할 수 있다.

상기 봉지부는 적어도 1종 이상의 형광체를 함유할 수 있다.

본 발명의 일 실시 형태에 따른 조명 장치는, 하우징; 및 상기 하우징에 장착되는 적어도 하나의 반도체 소자 패키지를 포함할 수 있다.

상기 하우징에 장착되며, 상기 적어도 하나의 광원 모듈을 덮는 커버부를 더 포함할 수 있다.

본 발명의 일 실시 형태에 따르면, 금속간 화합물에서 크랙이 발생하는 것을 방지할 수 있는 반도체 소자, 반도체 소자 패키지 및 조명 장치가 제공될 수 있다.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프를 개략적으로 나타내는 단면도이다.
도 2는 도 1의 상호연결용 범프의 변형예를 개략적으로 나타내는 단면도이다.
도 3 내지 도 11은 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프의 제조 방법을 단계별로 개략적으로 나타내는 도면이다.
도 12 내지 도 17은 본 발명의 다른 실시 형태에 따른 반도체 소자의 상호연결용 범프의 제조 방법을 단계별로 개략적으로 나타내는 도면이다.
도 18은 본 발명의 일 실시 형태에 따른 반도체 소자를 개략적으로 나타내는 단면도이다.
도 19 및 도 20은 본 발명의 일 실시 형태에 따른 반도체 소자를 패키지에 적용한 예를 개략적으로 나타내는 단면도이다.
도 21은 본 발명에 채용가능한 파장변환물질을 설명하기 위한 CIE1931 좌표계이다.
도 22 및 도 23은 본 발명의 일 실시 형태에 따른 반도체 소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.
도 24 및 도 25는 본 발명의 일 실시 형태에 의한 반도체 소자를 조명 장치에 적용한 예를 나타내는 분해사시도이다.
도 26 및 도 27은 본 발명의 일 실시 형태에 따른 조명 장치를 이용한 조명 시스템이 적용되는 홈 네트워크를 개략적으로 나타내는 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.

또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 본 명세서에서, '상', '상부', '상면', '하', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자나 구성요소가 배치되는 방향에 따라 달라질 수 있을 것이다.

도 1을 참조하여 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프를 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프를 개략적으로 나타내는 단면도이다.

도 1을 참조하면, 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프(interconnected bump)(1)는 UBM(Under Bump Metallurgy) 층(10), 금속간 화합물(20), 솔더 범프(30) 및 배리어 층(40)을 포함하여 구성될 수 있으며, 패시베이션 층(50)을 더 포함할 수 있다.

상기 UBM 층(10)은 반도체 소자의 전극(A)과 솔더 범프(30)간의 계면 접합력을 증대시키고, 전기적인 통로를 제공할 수 있다. 또한, 상기 UBM 층(10)은 리플로우(reflow) 과정에서 솔더가 전극으로 확산되는 것을 방지할 수 있다. 즉, 솔더를 구성하는 성분이 상기 전극(A)으로 스며드는 것을 차단할 수 있다.

상기 UBM 층(10)은 상기 전극(A)의 표면과 반대에 위치하며 상기 전극(A)의 상부에서 금속간 화합물(20)과 접하도록 배치되는 제1면(10a) 및 상기 제1면(10a)의 가장자리에서 연장되어 상기 전극(A)과 연결되는 제2면(10b)을 가질 수 있다.

상기 제1면(10a)은 전체적으로 평평한 구조를 가지며, 상기 UBM 층(10)의 상면을 정의할 수 있다. 상기 제2면(10b)은 상기 제1면(10a)에서 상기 전극(A)을 향해 완만하게 경사진 구조를 가지며, 상기 UBM 층(10)의 측면을 정의할 수 있다.

도 2에서는 상기 상호연결용 범프의 변형예를 개략적으로 나타내고 있다. 도 2에서 도시하는 바와 같이, 상기 UBM 층(10')은 제2면(10d)이 상기 제1면(10c)에서 상기 전극(A)을 향해 거의 수직하게 연장된 구조를 가지는 것도 가능하다.

상기 UBM 층(10)은 상기 전극(A)과의 전기적 접속을 위해 금속 재질로 이루어질 수 있다.

예를 들어, 상기 UBM 층(10)은 상기 전극(A)과 접촉하는 티타늄(Ti) 층(11) 및 상기 티타늄(Ti) 층(11) 상에 배치되는 니켈(Ni) 층(12)의 다층막 구조를 가질 수 있다. 또한, 도면으로 도시하지는 않았으나 상기 UBM 층(10)은 상기 니켈 층(12) 대신에 상기 티타늄(Ti) 층(11) 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수도 있다.

본 실시 형태에서는 상기 UBM 층(10)이 티타늄(Ti)-니켈(Ni)의 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM 층(10)은 상기 전극(A)과 접촉하는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 니켈(Ni) 층을 포함하는 다층막 구조, 또는 크롬(Cr) 층 및 상기 크롬(Cr) 층 상에 배치되는 구리(Cu) 층을 포함하는 다층막 구조를 가질 수 있다.

또한, 본 실시 형태에서는 상기 UBM 층(10)이 다층막 구조를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 UBM 층(10)은 니켈(Ni) 층 또는 구리(Cu) 층을 포함하는 단일막 구조를 가지는 것도 가능하다.

상기 UBM 층(10)은, 예를 들어, 스퍼터링(sputtering), 전자빔(e-beam) 증착, 도금(plating)과 같은 공정으로 형성될 수 있다.

상기 금속간 화합물(IMC)(20)은 상기 UBM 층(10)의 제1면(10a) 상에 형성될 수 있다. 상기 금속간 화합물(20)은 솔더 범프(30)를 형성하는 리플로우 과정에서 형성될 수 있다. 상기 금속간 화합물(20)은, 예를 들어, 솔더 내의 주석(Sn) 성분이 UBM 층(10)의 금속, 예를 들어, 니켈(Ni)과 반응하여 형성되며, 주석-니켈의 2원계 합금을 이룰 수 있다.

상기 솔더 범프(30)는 상기 금속간 화합물(20)을 매개로 상기 UBM 층(10)과 결속(bonding)될 수 있다. 즉, 일종의 접착제 역할을 하는 상기 금속간 화합물(20)에 의해 상기 UBM 층(10) 상에 견고하게 결합될 수 있다.

상기 솔더 범프(30)는 상기 UBM 층(10) 상에 놓이는 솔더를 리플로우하여 형성될 수 있다. 상기 솔더는, 예를 들어, 일반적인 SAC305(Sn_{96 .5}Ag_{3 .0}Cu_{0 .5})가 사용될 수 있다.

상기 배리어 층(40)은 상기 UBM 층(10)의 제2면(10b)을 덮도록 형성될 수 있다.

상기 배리어 층(40)은 상기 솔더 범프(30)에 대한 젖음성(wettability)을 최소화하여 상기 금속간 화합물(20) 및 상기 솔더 범프(30)가 상기 제2면(10b)으로 확산되는 것을 차단할 수 있다. 이는 상기 배리어 층(40)의 상기 금속간 화합물(20) 및 상기 솔더 범프(30)에 대한 젖음성(wettability)이 충분히 작도록 물질을 구성함으로써 달성할 수 있다. 따라서, 상기 배리어 층(40) 상에는 상기 금속간 화합물(20) 또는 상기 솔더 범프(30)가 형성되지 않을 수 있다.

상기 배리어 층(40)은 상기 UBM 층(10)의 구성원소 중 적어도 하나를 함유한 산화막일 수 있다. 예를 들어, 상기 배리어 층(40)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막일 수 있다.

상기 배리어 층(40)은 상기 UBM 층(10)의 제2면(10b)을 산화시켜 형성될 수 있으며, 예를 들어, 열 산화(Thermal Oxiation) 또는 플라스마 산화(Plasma Oxidation) 공정을 수행하여 상기 UBM 층의 제2면(10b)을 산화시키는 방식으로 형성될 수 있다.

한편, 상기 패시베이션 층(50)은 상기 전극(A) 상에서 상기 UBM 층(10) 주위에 배치될 수 있다. 상기 패시베이션 층(50)은, 예를 들어, SiO₂ 또는 SiN과 같은 산화물 또는 질화물로 이루어질 수 있다.

상기 패시베이션 층(50)은 상기 전극(A) 상에서 상기 UBM 층(10)과 소정 간격으로 이격되어 상기 UBM 층(10)과 접촉하지 않는 구조로 배치될 수 있다. 그리고, 상기 패시베이션 층(50)은 박막 구조를 가지며, 상기 UBM 층(10)보다 낮은 높이를 가질 수 있다. 즉, 상기 전극(A)의 표면을 기준으로 상기 UBM 층(10)의 제1면(10a)은 상기 패시베이션 층(50)의 상면보다 높은 위치에 배치될 수 있다.

본 실시 형태에서는 상기 패시베이션 층(50)이 상기 UBM 층(10) 주위에 배치되는 것으로 예시하고 있으나 이에 한정하는 것은 아니다. 상기 패시베이션 층(50)은 선택적으로 구비될 수 있다. 따라서, 다른 실시 형태에서는 상기 패시베이션 층(50)은 생략될 수 있다.

도 3 내지 도 11을 참조하여 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프의 제조 방법을 설명한다. 도 3 내지 도 11은 본 발명의 일 실시 형태에 따른 반도체 소자의 상호연결용 범프의 제조 방법을 단계별로 개략적으로 나타내는 도면이다.

도 3에서는 반도체 소자의 전극(A) 상에 패시베이션 층(50)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 패시베이션 층(50)은, 예를 들어, SiO₂ 또는 SiN과 같은 산화물 또는 질화물로 이루어질 수 있으며, 두께가 10Å~20000Å 정도의 얇은 박막 형태의 구조를 가질 수 있다. 상기 패시베이션 층(50)은 상기 전극(A)의 표면을 전체적으로 덮는 구조로 형성될 수 있으나 이에 한정하는 것은 아니다.

도 4에서는 상기 패시베이션 층(50) 상에 솔더 범프 형성영역이 개방된 포토레지스트 패턴(60)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 포토레지스트 패턴(60)은 솔더 범프 형성영역 상에서 상기 패시베이션 층(50)을 부분적으로 노출시키는 개구(61)를 구비할 수 있다. 여기서, 솔더 범프 형성영역은 추후 설명하는 솔더 범프가 차지하는 영역 및 그 주변 일부 영역을 포함하는 영역으로 정의될 수 있다.

상기 포토레지스트 패턴(60)은 상기 개구(61)를 이루는 측면이 상기 패시베이션 층(60)을 향할수록 점차 안쪽으로 함몰되어 상기 개구(61)의 크기가 확대되는 오버행(overhang) 구조를 가질 수 있다. 즉, 상기 개구(61)는 상기 포토레지스트 패턴(60)의 상면에서 상기 패시베이션 층(50)과 접하는 하면으로 향할수록 단면적이 증가하는 구조를 가질 수 있다.

도 5에서는 상기 포토레지스트 패턴(60)의 개구(61)를 통해 노출되는 상기 패시베이션 층(50)을 부분적으로 식각하여 제거하는 단계를 개략적으로 나타내고 있다. 이를 통해서 상기 전극(A)의 솔더 범프 형성영역을 노출시킬 수 있다.

상기 패시베이션 층(50)은, 예를 들어, 습식 식각 공정을 통해 제거될 수 있다. 이 경우, 상기 패시베이션 층(50)은 상기 개구(61)를 통해 노출되는 영역뿐만 아니라 상기 포토레지스트 패턴(60)의 하부 일부 영역을 포함하여 제거될 수 있다.

도 6에서는 상기 전극(A)의 솔더 범프 형성영역 상에 UBM 층을 형성하는 단계를 개략적으로 나타내고 있다.

상기 UBM 층(10)은 상기 개구(61)를 통해 노출된 상기 전극(A) 상에 배치되며 상기 전극(A)의 표면과 반대에 위치한 제1면(10a) 및 상기 제1면(10a)의 가장자리에서 연장되어 상기 전극(A)과 연결되는 제2면(10b)을 가질 수 있다.

상기 제1면(10a)은 전체적으로 평평한 구조를 가지며, 상기 UBM 층(10)의 상면을 정의할 수 있다. 그리고, 상기 제2면(10b)은 상기 제1면(10a)에서 상기 전극(A)을 향해 완만하게 경사진 구조를 가지며, 상기 UBM 층(10)의 측면을 정의할 수 있다.

상기 UBM 층(10)은, 예를 들어, 스퍼터링 공정을 통해 형성될 수 있다. 따라서, 상기 UBM 층(10)을 형성하는 물질은 상기 포토레지스트 패턴(60)의 개구(61)를 통해 상기 전극(A)의 표면에 증착되어 상기 UBM 층(10)을 이루는 막을 형성할 수 있다. 특히, 상기 개구(61)가 오버행 구조를 가지므로 상기 포토레지스트 패턴(60)의 하면 일부와 마주하는 영역까지 증착이되 점차 완만하게 경사진 돌출 구조를 갖는 UBM 층(10)을 형성할 수 있다.

또한, 상기 UBM 층(10)을 형성하는 물질은 상기 포토레지스트 패턴(60)의 상면을 포함하여 상기 포토레지스트 패턴(60)의 상기 개구(61)를 이루는 측면을 따라 증착되어 상기 UBM 층(10)을 이루는 막을 형성할 수 있다.

도 7에서는 상기 UBM 층(10)의 상면인 제1면(10a)에 산화방지층(70)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 산화방지층(70)은 금(Au) 또는 금 합금(Au alloy)로 이루어질 수 있다. 상기 산화방지층(70)은, 예를 들어, 스퍼터링 또는 도금과 같은 성막공정을 통해 상기 UBM 층(10)의 제1면(10a) 및 상기 포토레지스트 패턴(60)의 상면을 덮는 구조로 형성될 수 있다.

도 8에서는 상기 패시베이션 층(50) 상에서 상기 포토레지스트 패턴(60)을 제거하는 단계를 개략적으로 나타내고 있다. 상기 포토레지스트 패턴(60)은, 예를 들어, 리프트 오프(lift off) 공정을 수행하여 제거할 수 있다.

도 9에서는 상기 UBM 층(10)의 제2면(10b)에 배리어 층(40)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 배리어 층(40)은, 예를 들어, 산소를 주입한 후 열 산화(Thermal Oxiation) 또는 플라스마 산화(Plasma Oxidation) 공정을 진행하여 상기 UBM 층(10)의 표면을 산화시키는 방식으로 형성될 수 있다. 이 경우, 상기 UBM 층(10)의 상면인 제1면(10a)은 상기 산화방지층(70)에 의해 보호되므로 외부로 노출된 상기 UBM 층(10)의 측면인 제2면(10b)이 산화되어 상기 제2면(10b)을 덮는 상기 배리어 층(40)이 형성될 수 있다.

상기 배리어 층(40)은 상기 UBM 층(10)의 제2면(10b)을 산화시켜 형성된 니켈 및 구리 중 적어도 하나의 원소를 함유한 산화막일 수 있다. 예를 들어, 산화니켈(NiO) 박막 또는 산화구리(CuO) 박막을 포함할 수 있다.

도 10 및 도 11에서는 상기 UBM 층(10) 상에 솔더 범프(30)를 형성하는 단계를 개략적으로 나타내고 있다. 상기 솔더 범프(30)는 상기 UBM 층(10) 상에 솔더(30a)를 형성하고 이를 리플로우(reflow)하여 형성할 수 있다.

도 10에서 도시하는 바와 같이, 상기 UBM 층(10)의 상면을 덮는 산화방지층(70) 상에 솔더(30a)를 형성한다. 상기 솔더(30a)는, 예를 들어, 스크린 프린팅을 통해 형성할 수 있다.

다음으로, 도 11에서 도시하는 바와 같이, 상기 솔더(30a)를 리플로우하여 상기 솔더 범프(30)와 UBM 층(10) 사이에 금속간 화합물(20)을 형성한다. 상기 솔더 범프(30)는 상기 금속간 화합물(20)을 매개로 상기 UBM 층(10) 상에 형성될 수 있다.

한편, 상기 산화방지층(70)은 리플로우 시 상기 솔더 범프(30) 내에 유입되어 상기 솔더 범프(30)를 구성하는 일 성분을 이룰 수 있다.

상기 금속간 화합물(20)은 상기 UBM 층(10)과 솔더(30a)가 각각 부분적으로 용융되어 주석(Sn)-니켈(Ni)의 2원계 합금을 이룰 수 있다. 이 경우, 상기 금속간 화합물(20)을 포함한 상기 솔더 범프(30)는 상기 배리어 층(40)에 의해 상기 UBM 층(10)의 측면, 즉 제2면(10b)으로 확산되는 것이 차단될 수 있다. 따라서, 상기 금속간 화합물(20)을 포함한 상기 솔더 범프(30)는 상기 UBM 층(10)의 상면에만 형성될 수 있다.

상기 도 3 내지 도 5와 함께 도 12 내지 도 17을 참조하여 본 발명의 다른 실시 형태에 따른 상호연결용 범프의 제조 방법을 설명한다. 도 12 내지 도 17은 본 발명의 다른 실시 형태에 따른 반도체 소자의 상호연결용 범프의 제조 방법을 단계별로 개략적으로 나타내는 도면이다.

반도체 소자의 전극(A) 상에 패시베이션 층(50)을 형성하고, 상기 패시베이션 층(50) 상에 솔더 범프 형성영역이 개방된 포토레지스트 패턴(60)을 형성하고, 상기 패시베이션 층(50)을 부분적으로 식각하여 상기 전극(A)의 솔더 범프 형성영역을 노출시키는 단계는 상기 도 3 내지 도 5에서 개시하고 있으므로 이에 대한 설명은 생략한다. 이하에서는 상기 도 5에서 도시한 바와 같이 상기 전극(A)의 솔더 범프 형성영역을 노출시킨 상태에서 제조 방법이 진행되는 것을 설명한다.

도 12에서는 상기 전극(A)의 솔더 범프 형성영역 상에 UBM 층(10')을 형성하는 단계를 개략적으로 나타내고 있다.

상기 UBM 층(10')은 상기 개구(61)를 통해 노출된 상기 전극(A) 상에 배치되며 상기 전극(A)의 표면과 반대에 위치한 제1면(10c) 및 상기 제1면(10c)의 가장자리에서 연장되어 상기 전극(A)과 연결되는 제2면(10d)을 가질 수 있다.

상기 제1면(10c)은 전체적으로 평평한 구조를 가지며, 상기 UBM 층(10')의 상면을 정의할 수 있다. 상기 제2면(10d)은 상기 전극(A)의 표면과 거의 수직인 구조를 가지며, 상기 UBM 층(10')의 측면을 정의할 수 있다.

상기 UBM 층(10')은, 예를 들어, 전자빔(e-beam) 증착을 통해 형성될 수 있다. 이 외에도 도금 공정을 통해서도 형성될 수도 있으며, 상기 UBM 층(10')을 형성하는 물질이 상기 도 6을 참조하여 상술한 실시예에서보다 직진성을 가지고 증착되거나 증착 표면에서 낮은 유동성을 가지도록 증착되는 방식에 의해 형성될 수 있다. 따라서, 상기 도 6의 실시예에 따른 UBM 층(10)과 달리 본 실시예에 따른 UBM 층(10')은 제2면(10d)이 상기 전극(A)의 표면과 거의 수직인 구조를 가질 수 있다.

도 13에서는 상기 UBM 층(10')의 상면인 제1면(10c)에 산화방지층(70)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 산화방지층(70)은 금(Au) 또는 금 합금(Au alloy)로 이루어질 수 있다. 상기 산화방지층(70)은, 예를 들어, 스퍼터링 또는 도금과 같은 성막공정을 통해 상기 UBM 층(10')의 제1면(10c) 및 상기 포토레지스트 패턴(60)의 상면을 덮는 구조로 형성될 수 있다.

도 14에서는 상기 패시베이션 층(50) 상에서 상기 포토레지스트 패턴(60)을 제거하는 단계를 개략적으로 나타내고 있다. 상기 포토레지스트 패턴(60)은, 예를 들어, 리프트 오프(lift off) 공정을 수행하여 제거할 수 있다.

도 15에서는 상기 UBM 층(10')의 제2면(10d)에 배리어 층(40)을 형성하는 단계를 개략적으로 나타내고 있다.

상기 배리어 층(40)은, 예를 들어, 산소를 주입한 후 열 산화(Thermal Oxiation) 또는 플라스마 산화(Plasma Oxidation) 공정을 진행하여 상기 UBM 층(10')의 표면을 산화시키는 방식으로 형성될 수 있다. 이 경우, 상기 UBM 층(10')의 상면인 제1면(10c)은 상기 산화방지층(70)에 의해 보호되므로 외부로 노출된 상기 UBM 층(10')의 측면인 제2면(10d)이 산화되어 상기 제2면(10d)을 덮는 상기 배리어 층(40)이 형성될 수 있다.

상기 배리어 층(40)은 상기 UBM 층(10')의 제2면(10d)을 산화시켜 형성된 니켈 및 구리 중 적어도 하나의 원소를 함유한 산화막일 수 있다. 예를 들어, 산화니켈(NiO) 박막 또는 산화구리(CuO) 박막을 포함할 수 있다.

도 16 및 도 17에서는 상기 UBM 층(10') 상에 솔더 범프(30)를 형성하는 단계를 개략적으로 나타내고 있다. 상기 솔더 범프(30)는 상기 UBM 층(10') 상에 솔더(30a)를 형성하고 이를 리플로우(reflow)하여 형성할 수 있다.

도 16에서 도시하는 바와 같이, 상기 UBM 층(10')의 상면을 덮는 산화방지층(70) 상에 솔더(30a)를 형성한다. 상기 솔더(30a)는, 예를 들어, 스크린 프린팅을 통해 형성할 수 있다.

다음으로, 도 17에서 도시하는 바와 같이, 상기 솔더(30a)를 리플로우하여 상기 솔더 범프(30)와 UBM 층(10') 사이에 금속간 화합물(20)을 형성한다. 상기 솔더 범프(30)는 상기 금속간 화합물(20)을 매개로 상기 UBM 층(10') 상에 형성될 수 있다.

도 18을 참조하여 본 발명의 일 실시 형태에 따른 상호연결용 범프를 구비한 반도체 소자를 설명한다. 도 18은 본 발명의 일 실시 형태에 따른 반도체 소자를 개략적으로 나타내는 단면도이다.

상기 반도체 소자는, 예를 들어, 소정 파장의 빛을 발광하는 발광다이오드(LED) 칩일 수 있다. 또한, 상기 반도체 칩은 로직 반도체 칩 또는 메모리 반도체 칩일 수 있다. 상기 로직 반도체 칩은 마이크로 프로세서(micro-processor)일 수 있고, 예를 들어 중앙처리장치(central processing unit, CPU), 컨트롤러(controller), 또는 주문형 반도체(application specific integrated circuit, ASIC) 등일 수 있다. 또한, 상기 메모리 반도체 칩은 DRAM(dynamic random access memory), SRAM(static random access memory) 등과 같은 휘발성 메모리, 또는 플래시 메모리 등과 같은 비휘발성 메모리일 수 있다. 본 실시 형태에서는 상기 반도체 소자로 발광다이오드 칩인 경우를 기준으로 설명한다.

도 18을 참조하면, 본 발명의 일 실시 형태에 따른 반도체 소자(100)는 발광 구조물(110), 제1 절연층(120), 전극층(130), 제2 절연층(140) 및 상호연결용 범프(150)를 포함하여 구성될 수 있다.

발광 구조물(110)은 복수의 반도체층이 적층된 구조를 가지며, 기판(101) 상에 순차적으로 적층된 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)을 포함할 수 있다.

기판(101)은 x방향 및 y방향으로 연장되는 상면을 가질 수 있다. 기판(101)은 반도체 성장용 기판으로 제공될 수 있으며, 사파이어, Si, SiC, MgAl₂O₄, MgO, LiAlO₂, LiGaO₂, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다.

기판(101)의 상면, 즉, 반도체층들이 성장하는 면에는 다수의 요철 구조(102)가 형성될 수 있으며, 이러한 요철 구조(102)에 의하여 반도체층들의 결정성과 광 방출 효율 등이 향상될 수 있다. 본 실시 형태에서는 상기 요철 구조(102)가 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 요철 구조(102)는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 요철 구조(102)는 선택적으로 형성 및 구비될 수 있으며, 따라서 생략될 수도 있다.

한편, 이러한 기판(101)은 실시 형태에 따라서 추후 제거될 수도 있다. 즉, 제1 도전형 반도체층(111), 활성층(112) 및 제2 도전형 반도체층(113)을 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 기판(101)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 반도체층과 분리될 수 있다.

상기 기판(101) 상에 적층되는 제1 도전형 반도체층(111)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 그리고, 제2 도전형 반도체층(113)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다. 다만, 실시 형태에 따라서 제1 및 제2 도전형 반도체층(111, 113)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 도전형 반도체층(111, 113)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.

제1 및 제2 도전형 반도체층(111, 113) 사이에 배치되는 활성층(112)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출한다. 활성층(112)은 제1 및 제2 도전형 반도체층(111, 113)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층(111, 113)이 GaN계 화합물 반도체인 경우, 활성층(112)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 활성층(112)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(112)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.

상기 발광 구조물(110)은, 상기 제2 도전형 반도체층(113), 상기 활성층(112) 및 상기 제1 도전형 반도체층(111)의 일부가 식각된 식각 영역(E)과, 상기 식각 영역(E)에 의해 부분적으로 구획된 복수의 메사 영역(M)을 포함할 수 있다.

상기 식각 영역(E)으로 노출되는 상기 제1 도전형 반도체층(111)의 상부면에는 제1 콘택 전극(114)이 배치되어 상기 제1 도전형 반도체층(111)과 접속되고, 상기 복수의 메사 영역(M)의 상부면에는 제2 콘택 전극(115)이 배치되어 상기 제2 도전형 반도체층(113)과 접속될 수 있다.

한편, 상기 식각 영역(E)으로 노출되는 상기 활성층(112)을 덮도록 상기 메사 영역(M)의 측면에는 절연 물질로 이루어지는 패시베이션층(110a)이 구비될 수 있다. 다만, 상기 패시베이션층(110a)은 선택적으로 구비되는 것으로, 실시 형태에 따라서 생략될 수도 있다.

제1 절연층(120)은 상기 발광 구조물(110)을 전체적으로 덮는 구조로 상기 발광 구조물(110) 상에 구비될 수 있다. 상기 제1 절연층(120)은 기본적으로 절연 특성을 지닌 재료로 이루어질 수 있으며, 무기질 또는 유기질 물질을 사용하여 형성될 수 있다. 예를 들어, 상기 제1 절연층(120)은 에폭시계 절연 수지로 형성될 수 있다. 또한, 상기 제1 절연층(120)은 실리콘 산화물 또는 실리콘 질화물을 포함하여 이루어질 수 있으며, 예를 들어, SiO₂, SiN, SiO_xN_{y ,} TiO₂, Si₃N₄, Al₂O₃, TiN, AlN, ZrO₂, TiAlN, TiSiN 등으로 이루어질 수 있다.

상기 제1 절연층(120)은 상기 식각 영역(E)으로 노출된 제1 도전형 반도체층(111) 및 상기 제2 도전형 반도체층(113) 상에 각각 배치되는 제1 개구부(121)를 복수개 구비할 수 있다. 구체적으로, 상기 제1 개구부(121)는 상기 제1 및 제2 도전형 반도체층(111, 113) 상에서 상기 제1 콘택 전극(114)과 제2 콘택 전극(115)을 부분적으로 노출시키는 구조로 구비될 수 있다.

전극층(130)은 상기 제1 절연층(120) 상에 구비되며, 상기 제1 개구부(121)를 통해 상기 제1 도전형 반도체층(111) 및 상기 제2 도전형 반도체층(113)과 각각 전기적으로 접속될 수 있다.

상기 전극층(130)은 상기 발광 구조물(110)의 상부면을 전체적으로 덮는 상기 제1 절연층(120)에 의해 상기 제1 및 제2 도전형 반도체층(111, 113)과 절연될 수 있다. 그리고, 상기 제1 개구부(121)를 통해 외부로 노출되는 상기 제1 콘택 전극(114) 및 제2 콘택 전극(115)과 연결되어 상기 제1 및 제2 도전형 반도체층(111, 113)과 접속될 수 있다.

상기 전극층(130)과 상기 제1 및 제2 도전형 반도체층(111, 113)의 전기적 연결은 상기 제1 절연층(120)에 구비되는 상기 제1 개구부(121)에 의해 다양하게 조절될 수 있다. 예를 들어, 상기 제1 개구부(121)의 개수 및 배치 위치에 따라서 상기 전극층(130)과 상기 제1 및 제2 도전형 반도체층(111, 113)과의 전기적 연결은 다양하게 변경될 수 있다.

상기 전극층(130)은 상기 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113) 사이의 전기적 절연을 위해 적어도 한 쌍으로 구비될 수 있다. 즉, 제1 전극층(131)은 상기 제1 도전형 반도체층(111)과 전기적으로 접속하고, 제2 전극층(132)은 제2 도전형 반도체층(113)과 전기적으로 접속하며, 상기 제1 및 제2 전극층(131, 132)은 서로 분리되어 전기적으로 절연될 수 있다.

상기 전극층(130)은, 예를 들어, Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 이루어질 수 있다.

제2 절연층(140)은 상기 전극층(130) 상에 구비되며, 상기 전극층(130)을 전체적으로 덮어 보호한다. 그리고, 상기 제2 절연층(140)은 상기 전극층(130)을 부분적으로 노출시키는 제2 개구부(141)를 구비할 수 있다.

상기 제2 개구부(141)는 상기 제1 전극층(131) 및 제2 전극층(132)을 각각 부분적으로 노출시킬 수 있도록 복수개로 구비될 수 있다. 이 경우, 상기 제2 개구부(141)는 상기 제1 절연층(120)의 제1 개구부(121)와 서로 중첩되지 않는 구조로 배치될 수 있다. 즉, 수직 방향으로 상기 제1 개구부(121)의 상부에는 상기 제2 개구부(141)가 위치하지 않는다.

상기 제2 절연층(140)은 상기 제1 절연층(120)과 동일한 재질로 이루어질 수 있다.

상호연결용 범프(150)는 제1 범프(151) 및 제2 범프(152)를 포함하며, 상기 제2 개구부(141)를 통해 부분적으로 노출되는 상기 제1 및 제2 전극층(131, 132) 상에 각각 구비될 수 있다. 그리고, 상기 전극층(130)을 통해 상기 제1 도전형 반도체층(111) 및 제2 도전형 반도체층(113)과 각각 전기적으로 접속할 수 있다. 상기 제1 범프(151) 및 제2 범프(152)는 상기 발광 구조물(110)에서 동일한 방향을 향하도록 배치될 수 있다.

상기 제1 범프(151) 및 제2 범프(152)는 각각 상기 제1 및 제2 전극층(131, 132) 상에 구비되는 UBM 층(151a, 152a), 금속간 화합물(151b, 152b), 솔더 범프(151c, 152c) 및 배리어 층(151d, 152d)을 포함할 수 있다.

상기 제1 범프(151) 및 제2 범프(152)는 각각 단일 또는 복수개로 구비될 수 있다. 상기 제1 범프(151)와 제2 범프(152)의 개수와 배치 구조는 상기 제2 개구부(141)에 따라 조절될 수 있다.

상기 상호연결용 범프(150)는 상기 도 1 및 도 2에서 개시하는 상호연결용 범프(1)와 기본 구성 및 구조가 실질적으로 동일하며, 따라서 이에 대한 구체적인 설명은 생략한다.

도 19 및 도 20은 각각 본 발명의 일 실시 형태에 따른 반도체 소자를 패키지에 적용한 예를 개략적으로 나타내는 단면도이다.

도 19를 참조하면, 반도체 소자 패키지(1000)는 반도체 소자(100), 패키지 본체(200), 한 쌍의 리드 프레임(300) 및 봉지부(400)를 포함할 수 있다. 여기서 반도체 소자(100)는 상기 도 18의 반도체 소자(100)일 수 있으며, 이에 대한 설명은 생략한다.

상기 반도체 소자(100)는 상기 리드 프레임(300)에 실장되고, 솔더 범프를 통해 상기 리드 프레임(300)과 전기적으로 연결될 수 있다.

한 쌍의 리드 프레임(300)은 제1 리드 프레임(310)과 제2 리드 프레임(320)을 포함할 수 있다. 상기 도 18을 참조하면, 반도체 소자(100)의 제1 범프(151) 및 제2 범프(152)는 상기 한 쌍의 리드 프레임(300)과의 사이에 개재되는 상기 솔더 범프(151c, 152c)를 통해 상기 제1 리드 프레임(310) 및 제2 리드 프레임(320)과 각각 연결될 수 있다.

상기 솔더 범프(151c, 152c)는 리플로우를 통해서 상기 제1 및 제2 리드 프레임(310, 320)과 결속될 수 있다. 이 경우, 상기 금속간 화합물(151b, 152b)을 포함한 솔더 범프(151c, 152c)는 상기 배리어 층(151d, 152d)에 의해 상기 UBM 층(151a, 152a)의 측면으로 확산되지 않는다.

패키지 본체(200)에는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵(210)을 구비할 수 있으며, 이러한 반사컵(210)에는 상기 반도체 소자(100)를 봉지하도록 투광성 물질로 이루어진 봉지부(400)가 형성될 수 있다.

도 20을 참조하면, 반도체 소자 패키지(2000)는 반도체 소자(500), 실장 기판(600) 및 봉지부(700)를 포함할 수 있다. 여기서 반도체 소자(500)는 상기 도 18의 반도체 소자(100)일 수 있으며, 이에 대한 설명은 생략한다.

반도체 소자(500)는 실장 기판(600)에 실장되어 제1 및 제2 회로 패턴(610, 620)과 각각 전기적으로 연결될 수 있다.

상기 도 18을 참조하면, 상기 반도체 소자(500)의 제1 범프(551) 및 제2 범프(552)는 상기 제1 및 제2 회로 패턴(610, 620)과의 사이에 개재되는 상기 솔더 범프(551c, 552c)를 통해 상기 제1 회로 패턴(610) 및 제2 회로 패턴(620)과 각각 연결될 수 있다.

상기 반도체 소자(500)는 봉지부(700)에 의해 봉지될 수 있다. 이를 통해 칩 온 보드(Chip On Board, COB) 타입의 패키지 구조를 구현할 수 있다.

실장 기판(600)은 PCB, MCPCB, MPCB, FPCB 등의 기판으로 제공될 수 있으며, 실장 기판(600)의 구조는 다양한 형태로 응용될 수 있다.

한편, 상기 봉지부(400, 700)에는 파장변환물질이 함유될 수 있다. 파장변환물질로는, 예컨대 상기 반도체 소자(100, 500)에서 발생된 광에 의해 여기되어 다른 파장의 광을 방출하는 형광체가 적어도 1종 이상 함유될 수 있다. 이를 통해 백색 광을 비롯해 다양한 색상의 광이 방출될 수 있도록 조절할 수 있다.

예를 들어, 반도체 소자(100, 500)가 청색 광을 발광하는 LED 칩인 경우, 황색, 녹색, 적색 및/또는 오랜지색의 형광체를 조합하여 백색 광을 발광하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 LED 칩 중 적어도 하나를 포함하게 구성할 수도 있다. 이 경우, 반도체 소자 패키지(1000, 2000)는 연색성(CRI)을 40에서 100 수준으로 조절할 수 있으며, 또한, 색온도를 2000K에서 20000K 수준으로 다양한 백색 광을 발생시킬 수 있다. 또한, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오랜지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 색을 조정할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.

청색 LED 칩에 황색, 녹색, 적색 형광체 및/또는 녹색 LED 칩과 적색 LED 칩의 조합으로 만들어지는 백색 광은 2개 이상의 피크 파장을 가지며, 도 21에서 도시하는 CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 상에 위치할 수 있다. 또는, 상기 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 상기 백색 광의 색 온도는 2000K ~ 20000K사이에 해당한다.

형광체는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.

산화물계: 황색 및 녹색 Y₃Al₅O₁₂:Ce, Tb₃Al₅O₁₂:Ce, Lu₃Al₅O₁₂:Ce

실리케이트계: 황색 및 녹색 (Ba,Sr)₂SiO₄:Eu, 황색 및 등색 (Ba,Sr)₃SiO₅:Ce

질화물계: 녹색 β-SiAlON:Eu, 황색 La₃Si₆N₁₁:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN₃:Eu, Sr₂Si₅N₈:Eu, SrSiAl₄N₇:Eu, SrLiAl₃N₄:Eu, Ln_{4 -x}(Eu_zM_{1 -z})_xSi_{12- y}Al_yO_{3 +x+ y}N_{18 -x-y} (0.5≤x≤3, 0<z<0.3, 0<y≤4) (단, 여기서 Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.)

플루오라이트(fluoride)계: KSF계 적색 K₂SiF₆:Mn^{4 +}, K₂TiF₆:Mn^{4 +}, NaYF₄:Mn^{4 +}, NaGdF₄:Mn⁴⁺

형광체 조성은 기본적으로 화학양론(Stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(II)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.

또한, 형광체 대체 물질로 양자점(Quantum Dot, QD) 등의 물질들이 적용될 수 있으며, 형광체와 QD를 혼합 또는 단독으로 사용될 수 있다.

QD는 CdSe, InP 등의 코어(Core)(반경 3~10nm)와 ZnS, ZnSe 등의 셀(Shell)(두께 0.5~2nm) 및 Core, Shell의 안정화를 위한 리간드(ligand)의 구조로 구성될 수 있으며, 사이즈에 따라 다양한 컬러를 구현할 수 있다.

도 22 및 도 23은 본 발명의 일 실시 형태에 따른 반도체 소자를 백라이트 유닛에 적용한 예를 나타내는 단면도이다.

도 22를 참조하면, 백라이트 유닛(3000)은 기판(3002) 상에 광원(3001)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(3003)를 구비한다. 광원(3001)은 도 19 및 도 20을 참조하여 상술한 구조 또는 이와 유사한 구조를 갖는 반도체 소자 패키지를 이용할 수 있으며, 또한, 반도체 소자를 직접 기판(3002)에 실장(소위 COB 타입)하여 이용할 수도 있다.

도 22의 백라이트 유닛(3000)에서 광원(3001)은 액정표시장치가 배치된 상부를 향하여 빛을 방사하는 것과 달리, 도 23에 도시된 다른 예의 백라이트 유닛(4000)은 기판(4002) 위에 실장된 광원(4001)이 측 방향으로 빛을 방사하며, 이렇게 방사된 빛은 도광판(4003)에 입사되어 면광원의 형태로 전환될 수 있다. 도광판(4003)을 거친 빛은 상부로 방출되며, 광 추출 효율을 향상시키기 위하여 도광판(4003)의 하면에는 반사층(4004)이 배치될 수 있다.

도 24 및 도 25는 본 발명의 일 실시 형태에 의한 반도체 소자를 조명 장치에 적용한 예를 나타내는 분해사시도이다.

도 24를 참조하면, 조명 장치(5000)는 벌브형 램프이며, 발광모듈(5010)과 구동부(5020)와 외부접속부(5030)를 포함한다. 또한, 외부 및 내부 하우징(5040, 5050)과 커버부(5060)와 같은 외형구조물을 추가적으로 포함할 수 있다.

발광모듈(5010)은 도 18의 반도체 소자(100)와 동일하거나 유사한 구조를 가지는 반도체 소자(5011)와 그 반도체 소자(5011)가 탑재된 회로기판(5012)을 포함할 수 있다. 본 실시 형태에서는, 한 개의 반도체 소자(5011)가 회로기판(5012) 상에 실장된 형태로 예시되어 있으나, 필요에 따라 복수 개로 장착될 수 있다. 또한, 반도체 소자(5011)가 직접 회로기판(5012)에 실장되지 않고, 도 19 및 도 20에서 도시하는 패키지 형태로 제조된 후에 실장될 수도 있다.

외부 하우징(5040)은 열방출부로 작용할 수 있으며, 발광모듈(5010)과 직접 접촉되어 방열효과를 향상시키는 열방출판(5041) 및 외부 하우징(5040)의 측면을 둘러싸는 방열핀(5042)을 포함할 수 있다. 커버부(5060)는 발광모듈(5010) 상에 장착되며 볼록한 렌즈형상을 가질 수 있다. 구동부(5020)는 내부 하우징(5050)에 장착되어 소켓구조와 같은 외부접속부(5030)에 연결되어 외부 전원으로부터 전원을 제공받을 수 있다. 또한, 구동부(5020)는 발광모듈(5010)의 반도체 발광소자(5011)를 구동시킬 수 있는 적정한 전류원으로 변환시켜 제공하는 역할을 한다. 예를 들어, 이러한 구동부(5020)는 AC-DC 컨버터 또는 정류회로부품 등으로 구성될 수 있다.

또한, 도면에는 도시되지 않았으나, 조명장치(5000)는 통신 모듈을 더 포함 할 수도 있다.

도 25를 참조하면, 조명장치(6000)는 일 예로서 바(bar)-타입 램프이며, 발광모듈(6010), 몸체부(6020), 커버부(6030) 및 단자부(6040)를 포함할 수 있다.

발광모듈(6010)은 기판(6012)과, 기판(6012) 상에 장착되는 복수의 반도체 발광소자(6011)을 포함할 수 있다. 반도체 발광소자(6011)는 도 18의 반도체 소자(100) 또는 도 19 및 도 20의 반도체 소자 패키지(1000, 2000)가 채용될 수 있다.

몸체부(6020)는 리세스(6021)에 의해 발광모듈(6010)을 일면에 장착하여 고정시킬 수 있으며, 발광모듈(6010)에서 발생되는 열을 외부로 방출시킬 수 있다. 따라서, 몸체부(6020)는 지지 구조물의 일종으로 히트 싱크를 포함할 수 있으며, 양 측면에는 방열을 위한 복수의 방열 핀(6022)이 돌출되어 형성될 수 있다.

커버부(6030)는 몸체부(6020)의 걸림 홈(6023)에 체결되며, 광이 외부로 전체적으로 균일하게 조사될 수 있도록 반원 형태의 곡면을 가질 수 있다. 커버부(6030)의 바닥면에는 몸체부(6020)의 걸림 홈(6023)에 맞물리는 돌기(6031)가 길이 방향을 따라서 형성될 수 있다.

단자부(6040)는 몸체부(6020)의 길이 방향의 양 끝단부 중 개방된 적어도 일측에 구비되어 발광모듈(6010)에 전원을 공급할 수 있으며, 외부로 돌출된 전극 핀(6041)을 포함할 수 있다.

도 26 및 도 27에서는 본 발명의 일 실시 형태에 따른 조명 장치를 이용한 조명 시스템이 적용되는 홈 네트워크의 예를 개략적으로 보여주고 있다.

도 26에 도시된 바와 같이, 홈 네트워크는 홈 무선 라우터(7000), 게이트웨이 허브(7010), 지그비(ZigBee) 모듈(7020), 조명 장치(7030), 창고(garage) 도어 락(door lock; 7040), 무선 도어 락(7050), 홈 어플리케이션(7060), 휴대폰(7070), 벽에 장착된 스위치(7080), 및 클라우드 망(7090)을 포함할 수 있다.

가정내 무선 통신(ZigBee, WiFi 등)을 활용하여 침실, 거실, 현관, 창고, 가전제품 등의 동작 상태 및 주위 환경/상황에 따라 조명 장치(7030)의 조명 밝기를 자동으로 조절하는 기능을 수행할 수 있다.

예를 들면, 도 27에 도시된 바와 같이, TV(8030)에서 방송되고 있는 프로그램의 종류 또는 화면의 밝기에 따라 조명 장치(8020B)의 조명 밝기를 게이트웨이(8010) 및 지그비 모듈(8020A)을 이용하여 자동으로 조절되도록 할 수 있다. 예로서, 휴먼 드라마 등이 상영되어 아늑한 분위기가 필요할 때는 조명도 거기에 맞게 색 온도가 5000K 이하로 낮아지도록 색감을 조절할 수 있다. 다른 예로서, 개그 프로그램과 같은 가벼운 분위기에서는 조명도 색온도가 5000K 이상으로 높아지고, 푸른색 계열의 백색조명으로 조절할 수 있다.

또한, 조명 장치(8020B)의 조명 밝기를 게이트웨이(8010) 및 지그비 모듈(8020A)을 이용하여 휴대폰(8040)을 통해 제어할 수도 있다.

위의 지그비 모듈(7020, 8020A)은 광센서와 일체형으로 모듈화할 수 있으며, 조명 장치와 일체형으로 구성할 수 있다.

가시광 무선통신 기술은 인간이 눈으로 인지할 수 있는 가시광 파장 대역의 빛을 이용하여 무선으로 정보를 전달하는 무선통신 기술이다. 이러한 가시광 무선통신 기술은 가시광 파장 대역의 빛, 즉 상기 실시예에서 설명한 반도체 소자 패키지로부터의 특정 가시광 주파수를 이용한다는 측면에서 기존의 유선 광통신기술 및 적외선 무선통신과 구별되며, 통신 환경이 무선이라는 측면에서 유선 광통신 기술과 구별된다. 또한, 가시광 무선통신 기술은 RF 무선통신과 달리 주파수 이용 측면에서 규제 또는 허가를 받지 않고 자유롭게 이용할 수 있다는 편리성과 물리적 보안성이 우수하고 통신 링크를 사용자가 눈으로 확인할 수 있다는 차별성을 가지고 있으며, 무엇보다도 광원의 고유 목적과 통신기능을 동시에 얻을 수 있다는 융합 기술로서의 특징을 가지고 있다.

한편, LED 조명은 차량용 내외부 광원으로 활용 가능하다. 내부 광원으로는 차량용 실내등, 독서등, 계기판의 각종 광원등으로 사용 가능하며, 차량용 외부 광원으로 전조등, 브레이크등, 방향지시등, 안개등, 주행등 등 모든 광원에 사용 가능하다.

특수한 파장대를 이용한 LED는 식물의 성장을 촉진시키고, 사람의 기분을 안정시키거나 병을 치료할 수도 있다. 로봇 또는 각종 기계 설비에 사용되는 광원으로 LED가 적용될 수 있다. 이러한 LED의 저소비전력 및 장수명과 결부하여 태양전지, 풍력 등 자연친화적인 신재생 에너지 전원 시스템에 의한 조명 구현도 가능하다.

이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.

1... 상호연결용 범프
10, 10'... UBM 층
20... 금속간 화합물
30... 솔더 범프
40... 배리어 층
50... 패시베이션 층
100... 반도체 소자

Claims (20)

1. Al_xIn_yGa_(1-x-y)N로 이루어진 (여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임) 제1 및 제2 도전형 반도체층, 및 상기 제1 및 제2 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 및
   상기 발광 구조물의 제1 및 제2 도전형 반도체층의 적어도 하나의 전극 상에 배치되며, 상기 전극의 표면과 반대에 위치한 제1면 및 상기 제1면의 가장자리에서 연장되어 상기 전극과 연결되는 제2면을 가지는 UBM(Under Bump Metallurgy) 층;
   상기 제1면 상에 배치되는 금속간 화합물;
   상기 금속간 화합물을 매개로 상기 UBM 층과 결속되는 솔더 범프; 및
   상기 제2면 상에 배치되며, 상기 UBM 층의 구성원소 중 적어도 하나를 함유한 산화막을 포함하고, 상기 솔더 범프가 상기 제2면으로 확산되는 것을 억제하기 위한 배리어 층;을 포함하는 상호연결용 범프를 포함하는 반도체 소자.
   
2. 제1항에 있어서,
   상기 배리어 층 상에는 상기 금속간 화합물 또는 상기 솔더 범프가 형성되지 않는 것을 특징으로 하는 반도체 소자.
   
3. 삭제
4. 제1항에 있어서,
   상기 배리어 층은 니켈(Ni) 및 구리(Cu) 중 적어도 하나의 원소를 함유한 산화막을 포함하는 것을 특징으로 하는 반도체 소자.
   
5. 제1항에 있어서,
   상기 배리어 층은 상기 UBM 층보다 상기 금속간 화합물 및 상기 솔더 범프에 대한 젖음성(wettability)이 작은 것을 특징으로 하는 반도체 소자.
   
6. 제1항에 있어서,
   상기 제2면은 상기 제1면에서 상기 전극을 향해 완만하게 경사진 구조를 가지는 것을 특징으로 하는 반도체 소자.
   
7. 제1항에 있어서,
   상기 제2면은 상기 전극의 표면과 수직인 구조를 가지는 것을 특징으로 하는 반도체 소자.
   
8. 반도체 소자의 전극 상에 배치되며, 상기 전극의 표면과 반대에 위치한 제1면 및 상기 제1면의 가장자리에서 경사지게 연장되어 상기 전극과 연결되는 측면인 제2면을 가지는 UBM(Under Bump Metallurgy) 층;
   상기 제1면 상에 배치되는 금속간 화합물;
   상기 금속간 화합물을 매개로 상기 UBM 층과 결속되는 솔더 범프; 및
   상기 솔더 범프의 하부에 배치되고, 상기 제2면 상에서 상기 제2면을 따라 연장되도록 배치되며, 상기 UBM 층의 구성원소 중 적어도 하나를 함유한 산화막을 포함하고, 상기 솔더 범프가 상기 제2면으로 확산되는 것을 억제하기 위한 배리어 층을 포함하는 상호연결용 범프.
   
9. 패키지 본체;
   상기 패키지 본체에 실장되는 상기 제1항의 반도체 소자; 및
   상기 반도체 소자를 봉지하는 봉지부;
   를 포함하는 반도체 소자 패키지.
   
10. 하우징; 및
    상기 하우징에 장착되는 적어도 하나의 반도체 소자 패키지를 포함하며,
    상기 적어도 하나의 반도체 소자 패키지는 상기 제9항의 반도체 소자 패키지인 것을 특징으로 하는 조명 장치.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images