[go: up one dir, main page]

KR102555005B1 - 반도체 발광 소자 및 반도체 발광 소자의 제조 방법 - Google Patents

반도체 발광 소자 및 반도체 발광 소자의 제조 방법 Download PDF

Info

Publication number
KR102555005B1
KR102555005B1 KR1020160157666A KR20160157666A KR102555005B1 KR 102555005 B1 KR102555005 B1 KR 102555005B1 KR 1020160157666 A KR1020160157666 A KR 1020160157666A KR 20160157666 A KR20160157666 A KR 20160157666A KR 102555005 B1 KR102555005 B1 KR 102555005B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
light emitting
semiconductor layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160157666A
Other languages
English (en)
Other versions
KR20180058546A (ko
Inventor
이동율
박정규
현재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160157666A priority Critical patent/KR102555005B1/ko
Priority to US15/718,484 priority patent/US10236414B2/en
Priority to CN201711192036.4A priority patent/CN108110100B/zh
Publication of KR20180058546A publication Critical patent/KR20180058546A/ko
Application granted granted Critical
Publication of KR102555005B1 publication Critical patent/KR102555005B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H01L33/10—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H01L33/005—
    • H01L33/06—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H01L2933/0058—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/8215—Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

일 실시예는 복수의 V형홈을 포함하는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 상기 복수의 V형홈의 굴곡을 따라 위치하는 활성층, 상기 활성층 상에 위치하는 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 반사 보조층, 상기 반사 보조층 상에 위치하는 반사층을 포함하고, 상기 제2 도전형 반도체층의 두께는 45nm 내지 100nm이다.

Description

반도체 발광 소자 및 반도체 발광 소자의 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 기재는 반도체 발광 소자 및 반도체 발광 소자의 제조 방법에 대한 것이다.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 의하여 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
반도체 발광소자에서 발광 효율은, 내부 양자 효율과 광 추출 효율의 곱으로 나타낼 수 있다. 이때, 내부 양자 효율은 사용되는 반도체의 품질, 발광소자의 구조 및 전류 주입 효율에 의해 결정되고, 광 추출 효율은 생성된 광이 반도체층 외부로 방출되는 비율로 결정된다. 따라서, 내부 양자 효율이 동일한 소자를 제작하더라도 광 추출 효율에 따라 발광 효율이 달라지게 된다.
이와 같이 소자 외부로 빛이 방출되는데 있어서 가장 큰 장애요인은 내부 전반사(Internal total reflection)로서, 소자의 각 레이어(layer)간의 굴절률 차에 의하여 계면에서 전반사가 발생하고, 생성된 빛의 일부만 발광 소자 밖으로 빠져나간다. 또한 발광 소자를 빠져나가지 못한 빛은 소자 내부를 이동하면서 열을 유발하고, 소자의 열 발생량을 늘려 소자의 수명을 단축시킬 수 있다.
발광 소자의 일례로, 발광 소자를 뒤집어 기판이 위를 향하게 하는 플립칩 본딩 구조를 채택하고, 후면에 반사층을 구비시켜, 발생된 빛을 기판 쪽으로 방출하도록 할 수 있다. 그러나 활성층에서 생성된 빛이 반사층에 의해 기판을 통해 추출되는 과정에서, 빛이 각 층의 굴절률에 의해 영향을 받아 광이 전부 추출되지 못하고, 발광 효율이 낮아지게 된다.
광 추출 효율이 향상된 반도체 발광 소자 및 이의 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 기재의 일 실시예에 따른 반도체 발광 소자는 복수의 V형홈을 포함하는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 상기 복수의 V형홈의 굴곡을 따라 위치하는 활성층, 상기 활성층 상에 위치하는 제2 도전형 반도체층, 상기 제2 도전형 반도체층 상에 위치하는 반사 보조층, 상기 반사 보조층 상에 위치하는 반사층을 포함하고, 상기 제2 도전형 반도체층의 두께는 45nm 내지 100nm이다.
본 기재의 일 실시예에 따른 반도체 발광 소자의 제조 방법은 복수의 V형홈을 갖는 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층 상에 복수개의 양자 우물층 및 복수개의 양자 장벽층을 교대로 성장시켜 활성층을 형성하는 단계, 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고, 상기 복수개의 양자 장벽층은 섭씨 850도씨 내지 1000도씨의 온도에서, 0.03 내지 0.05Å/sec의 속도로 성장한다.
본 개시에 따르면, 반사층을 도입하고 제2 도전형 반도체층의 두께를 적절히 형성하여 반도체 발광 소자의 광 추출 효율을 개선할 수 있다. 또한, V형홈 내에서 활성층의 양자 우물층과 양자 장벽층을 균일한 두께로 형성할 수 있다.
도 1은 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 2는 반사 보조층에 의한 반사율 개선 원리를 도시한 것이다.
도 3은 본 기재의 일 실시예에 따른 반도체 발광 소자를 나타낸 평면도이다.
도 4는 도 3의 IV-IV선을 따라 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 5는 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 6은 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 7은 다른 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 8은 다른 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 9는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 나타낸 단면도이다.
도 10은 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 11은 도 10의 실시예와 비교예에 따른 반도체 발광 소자의 외부 양자 효율(a) 및 추출 효율(b)을 도시한 그래프이다.
도 12는 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 13 및 도 14는 도 12의 실시예에 따른 반도체 발광 소자에서 활성층 단면만을 도시한 것이다.
도 15는 다른 일 실시에에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 16은 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다.
도 17 내지 도 21은 일 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 공정 단면도이다.
도면을 참고로 하여 본 기재에 따른 반도체 발광 소자 및 제조 방법에 대하여 설명한다.
먼저 도 1을 참고로 하여, 일 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 도 1은 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 1은 반도체 발광 소자의 구조를 핵심적인 부분을 중심으로 개략적으로 도시하였으며, 구체적인 구조는 이후 별도로 설명한다.
도 1을 참고로 하면, 일 실시예에 따른 반도체 발광 소자는 제1 도전형 반도체층(110), 제1 도전형 반도체층 상에 위치하는 활성층(120), 활성층 상에 위치하는 제2 도전형 반도체층(130), 제2 도전형 반도체층 상에 위치하는 반사 보조층(210), 반사 보조층(210)상에 위치하는 반사층(300)을 포함하고, 제2 도전형 반도체층(130)의 두께는 45 nm 내지 100 nm 이다.
또한, 제2 도전형 반도체층(130)의 두께는 45 nm 내지 80 nm일 수 있다. 또한, 제2 도전형 반도체층(130)의 두께는 45 nm 내지 60 nm일 수 있다.
또한, 본 기재에 따른 제2 도전형 반도체층(130)의 두께는 하기 수학식 1을 만족할 수 있다.
[수학식 1]
Figure 112016115310327-pat00001
또한, 반사 보조층(210)과 제2 도전형 반도체층(130) 사이에 투명 전도층(220)을 포함할 수 있다.
본 기재에서, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)은 발광 구조물(100)을 구성한다. 즉 본 실시예에 따른 반도체 발광 소자는 발광 구조물(100)위에 위치하는 반사층(300)을 포함하고, 반사층(300)과 발광 구조물(100) 사이에 반사 보조층(210)이 위치하여 반사층(300)에 의한 반사를 최대화한다. 또한, 발광 구조물(100)의 제2 도전형 반도체층(130)의 두께가 45 nm 내지 100 nm으로 형성되어, 반사층(300)에 의해 반사된 빛이 제2 도전형 반도체층(130) 내부에서 흡수되지 않고 광의 추출 효율을 높여준다.
그러면 이하에서 본 실시예에 따른 반도체 발광 소자의 각 층에 대하여 상세히 설명한다.
제1 도전형 반도체층(110)은 n형 반도체층일 수 있고, 제2 도전형 반도체층(130)은 p형 반도체층일 수 있다. 또한, 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 질화물 반도체를 포함할 수 있다. 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1임)을 가질 수 있다. 제1 도전형 반도체층(110) 및 제2 도전형 반도체층(130)은 GaN, AlGaN 및 InGaN으로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 일 실시예에서, 제1 도전형 반도체층(110)은 n형으로 도핑된 질화물 반도체 물질을 포함할 수 있고, 제2 도전형 반도체층(130)은 p형으로 도핑된 질화물 반도체 물질을 포함할 수 있다. 일례로, 제1 도전형 반도체층(110)은 n형으로 도핑된 GaN을 포함하고, 제2 도전형 반도체층(130)은 p형으로 도핑된 GaN을 포함할 수 있다.
제2 도전형 반도체층(130)이 p형으로 도핑된 GaN을 포함하고, 다층 구조를 포함할 수 있다. 즉, 제2 도전형 반도체층(130)은 제1층, 제2층 및 제3층을 포함할 수 있으며, 제1층이 활성층(120)과 인접하여 위치하고, 제3층이 반사 보조층(210)과 인접하여 위치하며, 제2층은 제1층과 제3층의 사이에 위치할 수 있다. 제1층은 p형으로 도핑된 GaN과 전자의 이동을 막는 전자 장벽층을 포함하며, 두께는 10 nm 내지 15 nm일 수 있다. 또한, 제2층은 p형으로 도핑된 GaN을 포함하며 두께는 15 nm 내지 25 nm일 수 있다. 또한 제3층은 다른 층보다 p형으로 더 많이 도핑된 GaN(p+ GaN)을 포함하며, 그 두께는 20 nm 내지 25 nm일 수 있다. 이때 상기 제1층, 제2층 및 제3층의 두께는 각 층이 최적의 성능을 유지하기 위한 두께이다. 예를 들어, p형으로 더 많이 도핑된 GaN(p+ GaN)을 포함하는 제3층의 두께가 20nm 이하일 경우, 접촉 저항이 증가하여 구동 전압이 지나치게 증가할 수 있다.
즉, 제2 도전형 반도체층(130)에 포함된 상기 제1층, 제2층, 제3층의 최소 두께의 합이 45 nm이며, 따라서 제2 도전형 반도체층(130) 또한 최소 두께가 45 nm이상인 것이 바람직하다.
활성층(120)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자 우물층과 양자 장벽층이 서로 교대로 적층된 다중 양자우물(MQW)구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, InGaN/GaN 구조를 가질 수 있다.
제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하는 발광 구조물(100)위에 반사층(300)이 위치한다. 반사층(300)은 발광 구조물(100)에서 발생하는 광을 반사시켜, 제1 도전형 반도체층(110) 상면으로 방출시킨다.
반사층(300)은 은, 알루미늄, 로듐, 팔라듐, 금, 크롬, 티타늄, 구리 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함할 수 있다. 일 실시예에서, 반사층(300)은 은(Ag)을 포함할 수 있다. 도 1에 도시하지는 않았으나, 반사층(300)의 일부는 제2 도전형 반도체층(130)과 전기적으로 연결되어 제2 도전형 반도체층(130)에 전압을 공급할 수 있다. 구체적인 전압 인가 구조에 대하여는 이후에 별도로 설명한다.
발광 구조물(100)과 반사층(300)사이에 반사 보조층(210)이 위치한다. 반사 보조층(210)은 제2 도전형 반도체층(130)보다 낮은 굴절률을 가지는 것이 바람직하다. 반사 보조층(210)은 이산화규소(SiO2), 질화규소(Si3N4) 및 불화마그네슘(MgF2)로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 반사 보조층(210)은 반사 보조층(210)과 반사층(300)의 계면에서 반사되는 빛과, 제2 도전형 반도체층(130)과 반사 보조층(210) 사이에서 전반사 되는 빛의 보강간섭을 유도하여 광 추출 효율을 개선한다.
도 2는 반사 보조층(210)에 의한 반사율 개선 원리를 도시한 것이다. 도 2를 참고로 하면, 은(Ag)을 포함하는 반사층(300)위에 SiO2를 포함하는 반사 보조층(210)이 위치한다. 반사 보조층(210)위에 p형으로 도핑된 GaN을 포함하는 제2 도전형 반도체층(130)이 위치한다.
일례로, SiO2를 포함하는 반사 보조층(210)의 굴절률은, p 형으로 도핑된 GaN을 포함하는 제2 도전형 반도체층의 굴절률 보다 작다. 따라서, 제2 도전형 반도체층(130)에서 입사된 빛이 임계각 이상으로 반사 보조층(210)에 입사되는 경우, 전반사가 일어난다.
이렇게 전반사된 빛은 도 2의 P1의 경로를 따라 진행하고, 전반사가 되지 않은 빛은 반사 보조층(210)과 반사층(300)의 계면에서 반사하여 P2의 경로를 따라 진행한다.
따라서 도 2에 도시된 바와 같이 P1과 P2는 경로차가 발생하게 되고, 반사 보조층(210)이 P1의 경로를 따라 진행하는 빛과 P2의 경로를 따라 진행하는 빛이 보강간섭할 수 있는 두께를 가지는 경우, P1의 경로를 따라 진행하는 빛과 P2의 경로를 따라 진행하는 빛이 보강간섭을 일으킬 수 있다.
일례로, 상기 반사 보조층은 500nm 내지 700nm의 두께를 가질 수 있다.
그러나, 반사 보조층(210)이 적용된 반도체 발광 소자에서, 제2 도전형 반도체층(130)이 두꺼워지는 경우, 반사 보조층(210)을 통과하여 증폭된 빛이 제2 도전형 반도체층(130) 내부에서 다시 흡수되어 광 추출 효율이 감소하는 문제점이 있을 수 있다.
이에 본 기재에 따른 반도체 발광 소자는 제2 도전형 반도체층(130)이 반사층(300) 및 반사 보조층(210)에서 반사된 광의 추출 효율을 최대화 할 수 있는 두께를 갖는다.
본 실시예에서, 제2 도전형 반도체층(130)의 두께 D1은 하기와 같은 수학식 1을 만족할 수 있다.
[수학식 1]
Figure 112016115310327-pat00002
상기 수학식 1에서 도출되는 값()은, 제2 도전형 반도체층(130)의 두께와 활성층(120)에서 방출되는 빛의 파장 사이의 관계를 나타낸 것으로, P-cavity값이라고도 한다. 이는 제2 도전형 반도체층(130)의 두께와 관련된 값으로, 제2 도전형 반도체층(130)의 두께가 두꺼울수록 커진다.
통상적으로, 반사 보조층(210)이 적용되지 않은 구조의 반도체 발광 소자는 P-cavity값이 약 0.7수준이다. 상기와 같이 P-cavity값이 0.7인 제2 도전형 반도체층(130)은 본 기재의 반사 보조층(210)과 유사하게, 방출되는 광을 보강간섭 시킬 수 있다. 즉, 활성층(120)에서 제2 도전형 반도체층(130) 방향으로 방출되어 반사층(300)에서 반사된 광과, 활성층(120)에서 제1 도전형 반도체층(110) 방향으로 방출된 광 사이의 보강 간섭을 늘려, 발광 효율을 개선할 수 있다. 다만, 이렇게 보강 간섭을 증가시키기 위해서는 제2 도전형 반도체층(130)의 p-cavity값이 0.7 수준을 만족할 수 있는 두께를 가져야 한다.
그러나, 본 실시예에 따른 반도체 발광 소자는 반사 보조층(210)을 포함하기 때문에, 반사 보조층(210)이 반도체 발광 소자 내부에서 보강 간섭을 증가시킨다. 따라서, 제2 도전형 반도체층(130)이 보강간섭을 유도할 수 있는 두께(P-cavity)를 가지지 않더라도, 반사 보조층(210)에 의하여 보강 간섭이 일어난다. 오히려, 제2 도전형 반도체층(130)의 P-cavity값이 0.7인 경우, 반사층(300) 및 반사 보조층(210)에서 보강간섭되어 방출되는 광이 제2 도전형 반도체층(130)을 통과 중 제2 도전형 반도체층(130) 내부에 흡수되고, 발광 효율이 감소하게 된다.
따라서, 본 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130)의 두께가 45 내지 100 nm일 수 있다. 또한 제2 도전형 반도체층(130)의 두께는 상기 수학식 1을 만족할 수 있다. 즉, 본 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130)의 P-cavity값이 0.2 내지 0.4일 수 있다. 이러한 두께를 갖는 제2 도전형 반도체층(130)은 제2 도전형 반도체층(130) 내부에서 광의 흡수를 최소화한다. 따라서 광 추출 효율을 개선할 수 있다.
보다 구체적으로, 일 실시예에 따른 반도체 발광 소자의 제2 도전형 반도체층(130)의 두께(D1)는 45 내지 100 nm일 수 있다. 또한, 45 nm 내지 80m, 또는 45 nm 내지 60nm일 수 있다. 그러나 이는 방출되는 광의 파장에 따라서 달라질 수 있다. 일례로, 제2 도전형 반도체층(130)이 굴절률이 2.5인 GaN을 포함하고, 활성층에서 방출되는 광의 파장이 450nm인 경우, 제2 도전형 반도체층(130)의 두께는 60nm일 수 있다. 이 경우 P-cavity값이 0.33으로 상기 수학식 1을 만족한다.
또한 도 1을 참고로 하면, 제2 도전형 반도체층(130)과 반사 보조층(210)사이에 위치하는 투명 전도층(220)을 더 포함할 수 있다. 투명 전도층(220)은 ITO(Indium tin oxide), IZO(Indium zinc oxide), AZO(Aluminum zinc　oxide), GZO(Gallium zinc　oxide) 및 IGZO (Indium gallium zinc　oxide)로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다. 일례로, 투명 전도층(220)은 ITO를 포함할 수 있다. 본 실시예에서, 투명 전도층(220)은 제2 도전형 반도체층(130)에 인가되는 전류를 분산시킨다. 또한, 투명 전도층(220)은 제2 도전형 반도체층(130)과 반사층(300) 사이의 접촉 저항을 낮춰주어, 제2 도전형 반도체층(130)에 도핑되는 마그네슘(Mg)농도를 낮출 수 있다. 제2 도전형 반도체층(130)과 반사층(300)사이의 접촉 저항을 감소시키기 위해서는, 반사층(300)과 인접한 제2 도전형 반도체층(130)의 마그네슘 농도가 높아야 한다. 그러나, 본 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130)과 반사층(300)사이에 투명 전도층(220)이 위치하기 때문에, 제2 도전형 반도체층(130)의 마그네슘 농도를 낮출 수 있다. 일례로, 투명 전도층(220)이 적용되지 않았을 때 제2 도전형 반도체층(130)의 적절한 농도는 약 5*E20cm-3 일 수 있다. 그러나, 본 실시예와 같이, 제2 도전형 반도체층(130)과 반사층(300)사이에 투명 전도층(220)이 위치하는 경우, 제2 도전형 반도체층(130)의 마그네슘 농도는 약 2.5*E20cm-3 일 수 있다. 즉, 투명 전도층(220)을 적용하는 경우 제2 도전형 반도체층(130) 내의 마그네슘 농도를 약 50% 감소시킬 수 있다.
제2 도전형 반도체층(130) 내에서 마그네슘(Mg) 농도가 높아지는 경우, 마그네슘은 광이 흡수될 수 있는 트랩으로 작용하기 때문에, 제2 도전형 반도체층(130) 내부에서 광의 흡수가 커진다. 그러나, 본 실시예와 같이 투명 전도층(220)이 적용되는 경우, 제2 도전형 반도체층(130) 내부에서 마그네슘의 농도를 절반 이하로 낮출 수 있고, 제2 도전형 반도체층(130) 내부에서 마그네슘에 의한 광 흡수를 최소화 할 수 있다
투명 전도층(220)의 두께(D3)는 10nm 내지 20nm일 수 있다. 투명 전도층(220)의 두께(D3)가 10nm 미만인 경우, 제2 도전형 반도체층(130)과 반사층(300)사이에서 충분한 접촉 특성을 가질 수 없으며, 제2 도전형 반도체층(130)에 전류를 충분히 분산시키지 못하기 때문에 동작 전압이 상승할 수 있다. 또한, 투명 전도층(220)의 두께가 20nm 초과인 경우, 투명 전도층(220) 내에서의 광 흡수가 일어나 효율이 감소할 수 있다.
그러면 이하에서 본 기재에 따른 반도체 발광 소자의 구조에 대하여 보다 구체적으로 설명한다.
도 3은 본 기재의 일 실시예에 따른 반도체 발광 소자를 나타낸 평면도이다. 도 4는 도 3의 IV-IV선을 따라 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 3을 참고로 하면, 본 기재에 따른 반도체 발광 소자는 반도체 발광소자는, 제1 영역(R1) 및 제1 영역(R1)을 둘러싸는 제2 영역(R2)을 가질 수 있다. 제1 영역(R1)은 활성층(120)에서 전자-정공 재결합에 의해 빛이 생성되는 발광 영역일 수 있다.
도 3 및 도 4를 참고하여, 반도체 발광 소자를 보다 상세하게 설명한다. 발광 구조물(100)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하고, 제1 도전형 반도체층(110)의 일부 영역에는 활성층(120) 및 제2 도전형 반도체층(130)이 위치하지 않는다. 제2 도전형 반도체층(130)의 두께(D1)는 앞서 설명한 바와 같이 45nm 내지 100nm이며, 동일한 구성요소에 대한 구체적인 설명은 생략한다.
제2 도전형 반도체층(130) 위에 투명 전도층(220)이 위치한다. 투명 전도층(220)은 제2 도전형 반도체층(130)과 넓은 면적에 걸쳐 접하고 있으므로, 특정 영역으로의 전류 집중을 막아 광 효율을 향상시킬 수 있다. 투명 전도층(220)은 제2 도전형 반도체층(130)의 상면에 위치하며, 제1 도전형 반도체층(110)과는 접하지 않는다.
투명 전도층(220)상에 반사 보조층(210)이 위치한다. 반사 보조층(210)은 투명 전도층(220)의 상면 및 측면을 덮도록 위치하며, 제1 도전형 반도체층(110)의 상면에도 위치한다. 반사 보조층(210)의 두께(D2)는 앞서 설명한 바와 동일하다. 즉, 반사 보조층(210)의 두께는 500nm 내지 700nm일 수 있다.
반사 보조층(210)은 제2 도전형 반도체층(130)의 일부와 중첩하는 제1 개구부(210 OP1) 및 제1 도전형 반도체층(110)의 일부와 중첩하는 제2 개구부(210 OP2)를 갖는다.
반사 보조층(210) 위에 반사층(300)이 위치한다. 반사층(300)은 반사 보조층(210) 상면 및 제1 개구부(210 OP1)의 내에 위치하여, 투명 전도층(220)과 접할 수 있다. 그러나 반사층(300)은 반사 보조층(210)의 제2 개구부(210 OP2)와 접하지 않으며, 제1 도전형 반도체층(110)과도 접하지 않는다. 반사층(300)은 투명 전도층(220)을 통해 제2 도전형 반도체층(130)과 전기적으로 연결될 수 있다. 즉, 반사층(300)은 제2 도전형 반도체층(130)에 전압을 공급하는 제2 도전형 반도체층 전극일 수 있다.
제2 개구부(210 OP2) 내에 제1 도전형 반도체층 전극(310)이 위치한다. 제1 도전형 반도체층 전극(310)은 반사층(300)과 동일한 물질을 포함할 수 있다. 반사층(300)과 제1 도전형 반도체층 전극(310)은 서로 이격되어 있으며, 접하지 않는다.
도 4를 참고로 하면, 반사층(300)이 위치하는 제1 영역(L1)은 반사층(300)에 의해 광 반사가 일어나고, 반사층(300)이 위치하지 않는 제2 영역(L2)은 이후 후술하는 제1 금속층(510)에 의해 광 반사가 일어날 수 있다. 제1 영역(L1) 및 제2 영역(L2) 모두 반사 보조층(210)이 위치하기 때문에, 반사된 광이 반사 보조층(210)에서 증폭될 수 있다.
즉, 반사층(300)이 위치하는 부분에서 반사가 일어날 뿐만 아니라, 반사층(300)이 위치하지 않는 부분, 즉 제1 금속층(510)이 위치하는 부분에서도 전극들에 의해 광 반사가 일어난다. 이러한 구조를 가지는 경우, 반도체 발광 소자의 비발광 영역에서도 반사구조가 형성되기 때문에, 광량을 증가시킬 수 있다.
반사층(300) 및 제1 도전형 반도체층 전극(310) 위에 절연층(330)이 위치한다. 절연층(330)은 반사층(300)의 일부 및 제1 도전형 반도체층 전극(310)의 일부를 노출시킬 수 있다.
절연층(330) 위에는 제1 금속층(510) 및 제2 금속층(520)이 위치할 수 있다. 제1 금속층(510)은 제1 도전형 반도체층 전극(310)과 연결되고, 제2 금속층(520)은 반사층(300)과 연결된다.
제1 금속층(510) 위에 제1 전극층(530)이 위치할 수 있다. 또한, 제2 금속층(520)위에 제2 전극층(540)이 위치할 수 있다. 제1 전극층(530) 및 제2 전극층(540)은 도전성을 띄는 재료를 포함할 수 있다. 제1 전극층(530)과 제2 전극층(540)은 전극 절연층(550)으로 서로 전기적으로 절연되어 있을 수 있다.
도 3에는 도시되지 않았으나, 도 4는 앞서 도 1 내지 도 3에서 설명한 반도체 발광 소자를 패키지 기판(600)상에 실장한 구조를 포함하여 도시하였다.
도 4를 참고로 하면, 패키지 기판(600)은 복수의 관통홀이 형성되어 있으며, 관통홀에 각각 제1 관통 전극(610) 및 제2 관통 전극(620)이 형성되어 있다. 제1 관통 전극(610)과 제1 전극층(530) 사이에는 제1 솔더 범프(650)가 위치하며, 제1 관통 전극(610)과 제1 전극층(530)을 전기적으로 연결시킨다. 마찬가지로, 제2 관통 전극(620)과 제2 전극층(540) 사이에는 제2 솔더 범프(640)가 위치하여, 제2 관통 전극(620)과 제2 전극층(540)을 전기적으로 연결시킨다. 따라서 제1 관통 전극(610)으로 공급되는 제1 전압은, 제1 솔더 범프(650), 제1 전극층(530) 및 제1 금속층(510)을 통과하여 제1 도전형 반도체층 전극(310)에 전달된다. 제1 도전형 반도체층 전극(310)은 제1 도전형 반도체층(110)과 연결되어 있으므로, 제1 전압은 제1 도전형 반도체층(110)에 전달된다.
마찬가지로, 제2 관통 전극(620)으로 공급되는 제2 전압은, 제2 솔더 범프(640), 제2 전극층(540) 및 제2 금속층(520)을 통과하여, 반사층(300)에 전달된다. 반사층(300)은 제2 도전형 반도체층(130)과 연결되어 있으므로, 제2 전압은 제2 도전형 반도체층(130)에 전달된다.
도 5는 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 5를 참고로 하면, 도 5에 도시된 반도체 발광 소자는 도 4의 실시예에 따른 반도체 발광 소자와 유사하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
다만, 도 5를 참고로 하면, 도 5의 실시예에 따른 반도체 발광 소자는 투명 전도층(220)과 반사층(300) 사이에 위치하는 접착층(230)을 더 포함한다. 또한, 제2 도전형 반도체층(130)과 투명 전도층(220)사이에 위치하는 보호 패턴층(201)을 더 포함할 수 있다.
접착층(230)은 반사 보조층(210)의 제1 개구부(210 OP1)에 의해 노출되는 투명 전도층(220)의 상면과, 반사 보조층(210)의 제1 개구부(210 OP1)의 내측면과, 반사 보조층(210)의 상면을 덮도록 위치할 수 있다.
접착층(230)은 도 5에 도시된 바와 같이 아일랜드 형상으로 서로 이격되어 형성된 복수의 패턴을 포함하거나, 또는 일정한 두께를 갖는 박막 구조일 수 있다.
접착층(230)은 ITO, IZO, AZO, GZO 및 IGZO로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다. 접착층(230) 물질은 투명 전도층(220) 물질과 동일할 수도 있고, 상이할 수도 있다.
반사층(300)을 절연성 물질로 이루어지는 반사 보조층(210)상에 형성할 경우, 반사층(300)과 반사 보조층(210) 사이의 접착력이 약하여 반사층(300)이 반사 보조층(210)상으로부터 박리되는 문제가 있을 수 있다. 이 경우, 반사층(300)과 발광 구조물(100) 사이의 전기적 연결이 불안정해지고 동작 전압이 상승하는 문제가 있을 수 있다.
그러나, 본 실시예와 같이 ITO와 같은 물질을 포함하는 접착층(230)이 반사 보조층(210) 사이에 위치할 경우, 반사층(300)은 접착층(230)에 의해 반사 보조층(210)으로부터 박리되지 않을 수 있다. 이에 따라, 반사층(300)과 발광 구조물(100)이 안정적으로 연결되어 동작 전압의 상승을 방지하고, 소자의 신뢰성을 확보할 수 있다.
또한, 도 5에 도시된 바와 같이 제2 도전형 반도체층(130)과 투명 전도층(220)사이에 위치하는 보호 패턴층(201)을 더 포함할 수도 있다. 보호 패턴층(201)은 반사 보조층(210)의 제1 개구부(210OP1)와 중첩하도록 위치하여, 발광 구조물(100)의 손상을 막을 수 있다. 보호 패턴층(201)은 도전성을 가질 수 있다.
도 4 및 도 5에서 설명한 반도체 발광 소자의 구조는 일 예시이며, 본 기재의 반도체 발광 소자의 구조가 이에 제한되는 것은 아니다.
본 기재에 따른 반도체 발광 소자를 포함하는 반도체 발광 소자 패키지에 대하여 도 6을 참고로 하여 설명한다. 도 6을 참고하면, 본 기재에 따른 반도체 발광 소자 패키지는, 기판(500)위에 위치하는 발광 구조물(100)을 포함하며, 기판(500)을 통해 광이 방출되는 플립칩 구조일 수 있다. 기판(500)은 생략될 수 있다.
패키지 본체(1300) 내부에 발광 구조물(100)이 위치하며, 발광 구조물은 제1 솔더 범프(640) 및 제2 솔더 범프(650)를 통해 각각 제1 전극 패드(1100) 및 제2 전극 패드(1200)와 연결되어 있다. 제1 전극 패드(1100)는 제1 전압을 공급하여, 제1 전압은 앞서 도 3 내지 도 5에서 설명한 바와 같이 발광 구조물(100)의 제1 도전형 반도체층(110)에 전달되고, 제2 전극 패드(1200)는 제2 전압을 공급하여, 제2 전압은 도 3 내지 도 5에서 설명한 바와 같이 발광 구조물(100)의 제2 도전형 반도체층(130)에 전달될 수 있다.
앞서 설명한 바와 같이 발광 구조물(100)의 일면에는 반사층이 위치하기 때문에, 발광 구조물에서 형성된 빛은 반사층에서 반사되어 기판(500)쪽으로 반사된다. 도 6에는 기판(500)이 포함된 것으로 도시되었으나, 일 실시예에서 기판(500)은 생략될 수도 있다.
또한, 패키지 본체(1300)의 내부의 경사면에 반사성 물질이 위치하여, 내부에서의 광 반사 효율을 높일 수 있다.
도 7은 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 7을 참고로 하면, 다른 일 실시예에 따른 반도체 발광 소자 패키지는 패키지 본체(1300) 내부에 파장 변환 입자(GP)를 포함할 수 있다. 파장 변환 입자(GP)는 형광체 또는 양자점과 같은 파장 변환 물질을 포함할 수 있다. 파장 변환 입자(GP)의 조성에 따라 발광하는 빛의 파장을 조절할 수 있다.
도 8은 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 9는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 8 및 도 9를 참고로 하면, 본 실시예에 따른 반도체 발광 소자 패키지는 반도체 발광 소자와 같은 크기로 패키지를 제조하는 것으로, 별도의 패키지 공정이 필요하지 않아 제조원가를 낮출 수 있다. 즉 도 8 및 도 9는 발광 소자 패키지와 비교하여 소형이며, 높은 밀도 형성이 가능하여 비용을 낮출 수 있고, 간단한 공정과 열저항 능력 및 색상의 균일도가 높은 장점을 가지고 있다.
도 8을 참고로 하면, 본 실시예에 따른 반도체 발광 소자 패키지는 발광 구조물(100), 전극부(2400), 투과부(2200), 반사부(2300) 및 파장 변환부(2100)를 포함한다.
먼저 파장 변환부(2100)에 대하여 설명한다. 파장 변환부(2100)는 발광 구조물(100)이 부착되어 있으며, 광변환 물질을 포함하는 광변환 시트일 수 있다.
광변환 시트는 칩스케일 패키지 공정 이전에 시트 형상으로 미리 제작될 수 있고, 다양한 형태의 일정한 두께로 제작되는 경질 또는 연질 플레이트 형상으로 형성될 수 있다.
구체적으로, 파장 변환부(2100)는 접착층 또는 접착성분이 포함되고, 자연 경화되거나 열 경화될 수 있는 실리콘 및 형광체 또는 양자점이 혼합된 시트 구조체일 수 있다. 파장 변환부(2100)가 접착 성분을 포함하거나, 반경화 상태에서 발광 구조물(100)과 부착되는 경우 발광 구조물(100)과 파장 변환부(2100) 사이의 접착부(2250)가 생략될 수 있다.
발광 구조물(100)에 대한 설명은 앞서 설명한 바와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
발광 구조물(100)의 측면 및 발광 구조물(100)과 파장 변환부(2100) 사이에 투과부(2200)가 위치한다. 투과부(2200)는 투명 수지를 포함할 수 있으며, 투명 수지 외에도 형광체와 같은 산란 물질을 더 포함할 수 있다. 또한, 투과부(2200)는 실리콘 또는 투명 EMC(Epoxy Molding Compound)와 같이, 투명한 수지를 포함하는 투광성 봉지재로 형성될 수 있다. 또한, 투과부(2200)는 형광 물질을 포함하여 구성될 수 있고, 이에 따라 투과부(2200)는 형광체의 기능을 할 수 있다. 또한 투과부(2200)는 산란제를 더 포함할 수도 있다.
투과부(2200)는 파장 변환부(2100)에 가까워질수록 내경이 커지는 외벽부를 가질 수 있다. 즉, 투과부(2200)의 측면은 경사진 형태로 형성될 수 있다.
투과부(2200)의 일부는 발광 구조물(100)과 파장 변환부(2100) 사이에 위치하여 접착부(2250)를 구성할 수 있다. 즉, 투과부(2200)에 포함된 수지가 접착제와 같이 기능하여 파장 변환부(2100)와 발광 구조물(100)을 접착시킨다. 그러나 파장 변환부(2100)가 반경화된 상태에서 발광 구조물(100)을 접착시키는 경우에는 접착부(2250)는 생략가능하다.
반사부(2300)는 투과부(2200)의 측면 즉, 투과부(2200)의 외벽부에 형성되어, 발광 구조물(100)로부터 발광된 광을 반사시키는 기능을 한다. 반사부는 TiO2를 포함할 수 있다. 도 8에서는 반사부(2300)의 일부가 발광 구조물(100)의 하부를 덮는 구조로 도시되어 있으나, 반사부(2300)가 발광 구조물(100)의 하부를 덮지 않는 구조 또한 가능하다. 또한, 반사부(2300)는 형광체를 포함할 수도 있다.
도 8에서는 투과부(2200)와 반사부(2300)의 접촉면이 경사진 형태로 도시되어 있으나, 경사지지 않은 구조 또한 가능하다.
반사부(2300)와 발광 구조물(100) 사이에 전극부(2400)가 위치한다. 전극부(2400)는 제1 전극부(2410) 및 제2 전극부(2420)를 포함할 수 있다. 제1 전극부(2410) 및 제2 전극부(2420)는 발광 구조물(100)의 제1 도전형 반도체층(110) 또는 제2 도전형 반도체층(130)과 연결되어 있을 수 있다. 도시되지는 않았으나, 제1 전극부(2410)와 제2 전극부(2420)에 솔더 범프가 더 위치할 수 있다.
도 9는 다른 일 실시예에 따른 반도체 발광 소자 패키지를 도시한 것이다. 도 9의 실시예에 따른 반도체 발광 소자 패키지는 도 8의 실시예에 따른 반도체 발광 소자 패키지와 대부분의 구성요소가 동일하다. 동일하거나 유사한 구성요소에 대한 구체적인 설명은 생략한다. 다만 도 9의 실시예에 따른 반도체 발광 소자 패키지는 파장 변환부(2100)와 발광 구조물(100) 사이에 접착부가 위치하지 않는다. 즉 도 9의 실시예의 경우 파장 변환부(2100)가 반경화된 상태에서 발광 구조물(100)을 위치시키기 때문에, 별도의 접착부가 필요하지 않다.
이상에서는, 본 기재에 따른 반도체 발광 소자의 가장 간단한 구조를 기준으로 하여, 반도체 발광 소자의 실제 소자 구조 및 패키지 형태까지 설명하였다. 이하에서는 도 1과 같이 반도체 발광 소자의 단면의 일부를 바탕으로 하여 설명한다. 그러나, 이하에서 설명하는 반도체 발광 소자 또한 도 3 내지 도 9에서 설명한 내용에 포함될 수 있음은 자명하다.
그러면, 이하에서 다른 일 실시예에 따른 반도체 발광 소자에 대하여 설명한다.
도 10은 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 10의 실시예에 따른 반도체 발광 소자는 앞서 설명한 도 1 내지 도 9에서 설명한 반도체 발광 소자의 특징을 모두 포함할 수 있다. 즉, 도 10의 반도체 발광 소자는 반사 보조층(210), 및 두께가 45 nm 내지 100 nm인 제2 도전형 반도체층(130)을 포함할 수 있다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 다만, 본 실시예가 도 1과 같은 구조를 포함하는 구성으로 한정되는 것은 아니며, 본 실시예에서 설명하는 특징만을 포함하는 반도체 발광 소자 또한 본 개시의 내용에 포함된다.
도 10을 참고로 하면, 본 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130)이 마그네슘 도핑된 GaN을 포함하며, 제2 도전형 반도체층(130)의 마그네슘의 농도는 반사층(300)에 가까워질수록 증가한다. 즉, 도 10에 도시된 화살표 방향으로 갈수록 제2 도전형 반도체층(130) 내부의 마그네슘 농도가 증가한다.
마그네슘 도핑된 GaN은 p 타입 반도체 특성을 나타낸다. 이때, 제2 도전형 반도체층(130)과 반사층(300) 사이의 저항을 낮춰주기 위하여, 제2 도전형 반도체층(130) 내에 마그네슘이 충분히 도핑되어야 한다. 그러나, 제2 도전형 반도체층(130)에 도핑된 마그네슘은 GaN 에너지 밴드 내에 트랩 사이트를 만들어, 방출하는 광을 흡수하고, 이는 반도체 발광 소자의 효율을 감소시킨다. 그러나, 본 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130) 내의 마그네슘의 농도를 반사층(300)에서 멀어질수록 낮게 도핑하였다. 따라서, 제2 도전형 반도체층(130)과 반사층(300)사이의 저항을 낮추면서도, 제2 도전형 반도체층(130) 내부에서 광 흡수를 최소화하고, 광 추출 효율을 최대화 할 수 있다.
도 10을 참고로 하면, 본 실시예에서 제2 도전형 반도체층(130)은 마그네슘의 도핑 농도에 따라 3개의 영역으로 구분될 수 있다. 즉, 제2 도전형 반도체층(130)은 반사층(300)과 인접한 제1 영역(131), 활성층(120)과 인접한 제3 영역(133), 및 상기 제1 영역(131)과 상기 제3 영역(133)사이에 위치하는 제2 영역(132)을 포함한다.
제1 영역(131)의 마그네슘 농도는 상기 제2 영역(132)의 마그네슘 농도의 2배 이상이고, 상기 제2 영역(132)의 마그네슘 농도는 상기 제3 영역(133)의 마그네슘 농도의 2배 이상일 수 있다. 일례로, 제1 영역(131)의 마그네슘 농도는 약 3*E20cm-3 내지 5*E20cm-3일 수 있다. 또한 제2 영역(132)의 마그네슘 농도는 약 1*E20cm-3내지 2*E20cm-3일 수 있다. 또한, 제3 영역(133)의 마그네슘 농도는 약 5*E19cm-3내지 8*E19cm-3일 수 있다. 그러나 이에 제한되는 것은 아니며, 제1 영역(131)의 도핑 농도는 제3 영역(133)의 도핑 농도의 10배 이상일 수 있다.
이와 같이, 반도체 발광 소자의 제2 도전형 반도체층(130) 내에서 마그네슘 농도를 단계적으로 도핑한 경우(실시예 1: Mg stair doping)와, 제2 도전형 반도체층(130) 전체를 동일한 농도로 도핑한 경우(비교예 1: Normal)에 대하여 추출 효율(extraction efficiency, Ext.eff) 및 외부 양자 효율(external quantum efficiency, EQE)를 측정하고 이를 도 11에 나타내었다. 도 11의 (a)는 전류 밀도에 따른 외부 양자 효율을 나타낸 것이고, 도 11의 (b)는 전류 밀도에 따른 추출 효율을 나타낸 것이다.
실시예 1에서, 제1 영역의 도핑 농도는 5*E20cm-3, 제2 영역의 도핑 농도는 2*E20cm-3, 제 3영역의 도핑 농도는 5*E19cm-3이고, 비교예 1에서의 도핑 농도는 제2 도전형 반도체층(130)에서 균일하게 5*E20cm -3이었다.
도 11을 참고로 하면, 제2 도전형 반도체층(130)을 3개의 영역으로 구분하여 마그네슘 농도를 다르게 한 실시예 1이, 마그네슘 농도를 균일하게 한 비교예 1에 비하여, 추출 효율 및 외부 양자 효율 모두 개선됨을 확인할 수 있었다.
또한, 본 실시예의 반도체 발광 소자는 제2 도전형 반도체층(130) 내에서 세 영역마다 마그네슘 농도가 단계적으로 다르기 때문에, 인접하는 각 영역 사이에서 저항 차이가 감소하고, 동작 전압을 낮출 수 있다. 즉, 단순히 제2 도전형 반도체층(130) 내의 도핑 농도가 두 단계로 나누어져 있는 경우에 비하여, 광 추출 효율을 높이면서도 동작 전압을 낮춰 경제적이다.
또한, 이렇게 제2 도전형 반도체층(130)을 3개의 영역으로 구분하여 마그네슘 농도를 다르게 한 경우, 이를 SIMPS 측정하였을때, 도핑 프로파일의 기울기가 더 가파르게 나타난다. 즉, 단순히 제2 도전형 반도체층(130)을 2개의 영역으로 구분하여 마그네슘 농도를 다르게 한 경우, 제2 도전형 반도체층 내에서 두께에 따른 마그네슘 농도를 측정하고 그 변화율을 계산하였을 때 2.9*E19 cm-3/nm 와 같이 나타난다. 그러나, 제2 도전형 반도체층(130)을 3개의 영역으로 구분하여 마그네슘 농도를 다르게 한 경우, 이를 SIMPS 측정하였을때, 두께에 따른 마그네슘 농도의 변화율이 3.5*E19cm-3/nm으로, 그 기울기가 2개의 영역으로 도핑한 경우에 비하여 가파르게 나타난다. 상기 변화율 값은 두께에 따른 마그네슘 농도를 나타낸 그래프에서, 일정 지점에서의 기울기를 측정한 값이다.
이와 같이, 도 10의 실시예에 따른 반도체 발광 소자는 제2 도전형 반도체층(130) 내부에서 마그네슘 농도를 단계적으로 도핑하여 광 추출 효율을 높이면서도 구동 전압을 낮출 수 있다. 또한 도 10의 실시예가 도 1 내지 도 9의 실시예에서 개시한 특징을 포함하는 경우, 본 실시예에 따른 반도체 발광 소자는 반사 보조층(210) 및 두께가 45nm 내지 100nm인 제2 도전형 반도체층(130)에 의하여 광 추출 효율을 최대화할 수 있다.
그러면 이하에서 또 다른 일 실시예에 따른 반도체 발광 소자에 대하여 설명한다. 도 12는 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 12의 실시예에 따른 반도체 발광 소자는 앞서 설명한 도 1 내지 도 9에서 설명한 반도체 발광 소자의 특징을 모두 포함할 수 있다. 즉, 도 12의 반도체 발광 소자는 반사 보조층(210) 및 두께가 45 nm 내지 100 nm인 제2 도전형 반도체층(130)을 포함할 수 있다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 그러나 본 실시예가 도 1과 같은 구조를 포함하는 구성에 제한되는 것은 아니며, 본 실시예에서 설명하는 특징만을 포함하는 반도체 발광 소자 또한 본 개시의 내용에 포함된다.
도 12를 참고로 하면, 본 실시예에 따른 반도체 발광 소자는 활성층(120)이 복수개의 양자 우물층(121)과 복수개의 양자 장벽층(122)이 교대로 적층된 구조를 포함한다. 도 13 및 도 14는 도 10의 실시예에 따른 반도체 발광 소자에서 활성층 단면만을 도시한 것이다. 도 13 및 도 14에서, 제1 양자 우물층(121a) 및 제1 양자 장벽층(122a)과 인접하여 제2 도전형 반도체층(미도시)이 위치하고, 제8 양자 우물층(121h) 및 제9 양자 장벽층(122i)과 인접하여 제1 도전형 반도체층(미도시)이 위치한다. 도 8 및 도 9에서는 양자 우물층(121)이 8층인 것으로 도시되었으나, 이는 일 예시일 뿐으로 이에 제한되는 것은 아니다.
도 13 및 도 14를 참고로 하면, 본 실시예에 따른 반도체 발광 소자는 상기 복수개의 양자 우물층(121)의 두께가 상기 복수개의 양자 장벽층(122)의 두께보다 두껍다. 일례로, 복수개의 양자 우물층(121)의 각각의 우물층의 두께는 4nm 내지 5nm 이고, 복수개의 양자 장벽층(122)의 각각의 장벽층의 두께(K1)는 3.0nm 내지 3.9nm 일 수 있다.
반도체 발광 소자에서 전자와 정공의 재결합에 의하여 빛이 방출되는 영역은 활성층(120) 중 양자 우물층(121)이다. 따라서 발광 효율을 최대화 하기 위하여는 양자 우물층(121)을 두껍게 형성하여야 한다. 그러나 양자 우물층(121)을 두껍게 하면 활성층(120)의 전체 두께도 두꺼워지고, 반도체 발광 소자 내에 스트레스를 유발할 수 있다.
그러나 본 실시예에 따른 반도체 발광 소자는 양자 우물층(121)의 두껍게 한 대신에, 양자 장벽층(122)의 두께를 얇게 하여, 발광 효율을 최대화 하면서도 활성층(120)에 의한 스트레스를 최소화 하였다.
또한, 도 13 및 도 14를 참고로 하면, 본 실시예에 따른 반도체 발광 소자에서, 제2 도전형 반도체층과 인접한 제1 양자 우물층(121a)의 두께가 상기 제1 도전형 반도체층과 인접한 제8 양자 우물층(121h)의 두께보다 두껍다. 이는 활성층(120) 내부에서 실제로 정공과 전자의 재결합이 이루어지는 곳은 정공이 공급되는 제2 도전형 반도체층 인접 영역인바, 재결합이 많이 이루어지는 영역인 제1 양자 우물층(121a)의 두께를 두껍게 한 것이다. 따라서, 발광 효율을 최대화할 수 있다.
도 13을 참고하면, 양자 우물층(121)의 두께가 제2 도전형 반도체층에서 멀어질수록, 즉 제1 양자 우물층(121a)에서 제8 양자 우물층(121h)으로 갈수록 점진적으로 얇아질 수 있다. 도 13에 도시된 바와 같이, 제1 양자 우물층(121a)의 두께(H1)는 제8 양자 우물층(121h)의 두께(H8)보다 두껍다. 복수개의 각 양자 우물층(121)들의 두께는 H1 > H2 > H3...> H8 과 같이 점진적으로 달라질 수 있다.
그러나, 제2 도전형 반도체층(130)과 인접한 몇 개의 양자 우물층(121)이 서로 동일한 제1 두께(H1)를 가지고, 제1 도전형 반도체층(110)과 인접한 몇 개의 양자 우물층이 서로 동일한 제2 두께(H2)를 가지며, 제1 두께(H1)가 제2 두께(H2)보다 큰 구조 또한 본 실시예에 포함된다.
도 14을 참고로 하면, 도 14의 실시예에 따른 반도체 발광 소자는 총 8층의 양자 우물층(121)을 포함하며, 제1 양자 우물층(121a) 내지 제5 양자 우물층(121e)이 제1 두께(H1)을 가지고, 제6 양자 우물층(121f) 내지 제8 양자 우물층(121h)이 제2 두께(H2)를 가지며, 제1 두께(H1)는 제2 두께(H2)에 비하여 크다. 이때 제1 두께(H1)은 4nm 내지 5nm이고, 제2 두께(H2)는 3.5nm 내지 3.9nm일 수 있다. 이때, 양자 장벽층(122)의 두께(K1)는 3nm 내지 3.4nm일 수 있다.
이상과 같이 도 12 내지 도 14의 실시예에 따른 반도체 발광 소자는 활성층(120)의 양자 우물층(121)의 두께가 양자 장벽층(122)의 두께보다 두껍고, 제2 도전형 반도체층(130)과 인접할수록 양자 우물층(121)의 두께가 두껍다. 따라서, 양자 우물층(121)에서의 발광 효율을 최대화 하면서도, 두꺼운 활성층(120)에 의한 스트레스를 예방할 수 있다. 또한 도 12 내지 도 14의 실시예가 도 1 내지 도 9의 실시예에서 개시한 특징을 포함하는 경우, 본 실시예에 따른 반도체 발광 소자는 반사 보조층(210) 및 두께가 45 nm 내지 100 nm인 제2 도전형 반도체층(130)에 의하여 광 추출 효율을 최대화하는 효과 또한 가질 수 있다.
또한, 도 12 내지 도 14의 실시예는 도 1 내지 도 9의 실시예에서 개시한 특징에 부가하여, 도 10의 실시예에서 개시한 특징 또한 포함할 수 있다. 이 경우, 본 실시예에 따른 반도체 발광 소자는 앞선 서술한 효과에 부가하여, 반도체 발광 소자가 마그네슘 농도가 단계적으로 도핑된 제2 도전형 반도체층(130)을 포함함으로써 광 추출 효율을 높이면서도 구동 전압을 낮출 수 있다.
또한, 도 12 내지 도 14의 실시예와, 도 10의 실시예가 조합된 구성 또한 본 기재의 개시에 포함된다. 이 경우 구성 및 효과는 각 실시예에서 기술한 바와 동일하며, 중복되는 설명은 생략한다.
그러면 이하에서, 다른 일 실시예에 따른 반도체 발광 소자에 대하여 설명한다.
도 15는 다른 일 실시에에 따른 반도체 발광 소자의 단면의 일부를 도시한 것이다. 도 15의 실시예에 따른 반도체 발광 소자는 앞서 설명한 도 1 내지 도 9의 실시예에 따른 반도체 발광 소자의 특징을 모두 포함할 수 있다. 즉, 도 15의 반도체 발광 소자는 반사 보조층(210) 및 두께가 45 nm 내지 100 nm인 제2 도전형 반도체층(130)을 포함할 수 있다. 동일한 구성요소에 대한 구체적인 설명은 생략한다. 그러나 본 실시예가 도 1과 같은 구조를 포함하는 구성에 제한되는 것은 아니며, 본 실시예에서 설명하는 특징만을 포함하는 반도체 발광 소자 또한 본 개시의 내용에 포함된다.
도 15를 참고로 하면, 본 실시예에 따른 반도체 발광 소자는 발광 구조물(100)이 V형홈을 포함한다. 즉, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)이 평면 및 경사면을 포함하고, 경사면은 V형홈을 구성한다. 도 15는 반도체 발광 소자의 단면을 도시한 것으로, V자 단면이 도시되었으나, 실제 3차원에서 V형홈은 원뿔 또는 다각뿔과 유사한 형태일 수 있다. 상기 V형홈의 폭은 200 내지 300 nm일 수 있다. 상기 폭은 도 13에 도시된 단면에서, V형홈의 폭이 가장 넒은 부분을 기준으로 측정한 수치이다.
도 15를 참고로 하면, 제1 도전형 반도체층(110)은 평면 및 경사면을 포함하고, 경사면은 V형홈을 구성한다. 이때, 제1 도전형 반도체층(110)의 V형홈의 꼭지각은 제1 각도(θ1)이다. 즉, 도 15에 도시된 바와 같이, V형홈내에서 가장 멀리 위치하는 두 개의 경사면이 제1 각도(θ1)를 이룬다. V형홈은 실제로 복수개의 경사면을 포함하는 원뿔 또는 다각뿔의 형태이고, 본 기재에서의 제1 각도(θ1)는 원뿔 또는 다각뿔의 중심을 통과하는 단면에서, 원뿔 또는 다각뿔의 꼭지점에서 만나는 두 변이 이루는 각도이다.
또한, 활성층(120)은 제1 도전형 반도체층(110)의 굴곡을 따라 위치하며, 평면 및 경사면을 포함하고, 경사면은 V형홈을 구성한다. 이때, 활성층(120)의 V형홈의 꼭지각은 제2 각도(θ2)이다. 즉, 도 15에 도시된 바와 같이, V형홈 내에서 가장 멀리 위치하는 두 개의 경사면이 제2 각도(θ2)를 이룬다. 마찬가지로, 제2 각도는 원뿔 또는 다각뿔의 중심을 통과하는 단면에서, 원뿔 또는 다각뿔의 꼭지점에서 만나는 두 변이 이루는 각도이다.
도 15를 참고하면, 제1 각도(θ1)와 제2 각도(θ2)는 실질적으로 동일하다. 본 기재에서 실질적으로 동일하다는 의미는, 공정상 발생될 수 있는 공정 편차 범위 내에서 동일함을 의미한다. 보다 구체적으로, 제1 각도(θ1)와 제2 각도(θ2)의 차이는, 제1 각도(θ1)와 제2 각도(θ2) 중 큰 각도를 기준으로 10% 미만일 수 있다.
이와 같이 V형홈이 형성된 반도체 발광 소자의 경우, V형홈이 제2 도전형 반도체층(130)에 의해 충전되면서, Mg과 같은 p형 불순물이 활성층(120)까지 확산될 수 있고, V형홈 영역에서 P-N 접합으로 인한 고저항 영역이 형성될 수 있다. 따라서, 고저항 영역은 평탄한 영역에 위치하는 활성층으로 전류를 원활히 공급하고, 비발광 결합을 억제하여 발광 효율을 개선할 수 있다. 그러나, V형홈이 제2 도전형 반도체층(130)이 아니라 활성층(120)에 의하여 채워지는 경우, 이러한 고저항 영역이 형성되기 어렵고, 따라서 발광 효율 개선 효과를 가지지 못한다.
그러나, 본 실시예에 따른 반도체 발광 소자는 V형홈 내에서 활성층(120)의 두께가 균일하고, V형홈이 활성층(120)에 의해 채워지지 않았는바, 발광 효율을 개선할 수 있다.
즉, 도 15에 도시된 바와 같이, 활성층(120)의 평면과 경사면이 만나는 모서리에서의 활성층(120)의 제1 두께(L1)와, 활성층(120)의 V형홈 꼭지점에서의 제2 두께(L2)가 실질적으로 동일하다. 즉 제1 두께(L1)와 제2 두께(L2)의 차이가 10% 미만이다. 이는 활성층(120)이 V형홈을 채우지 않고 균일하게 성장하였음을 의미하며, 발광 효율을 개선할 수 있다.
또한, 도 15의 실시예에 따른 반도체 발광 소자가 도 1 내지 도 4의 실시예에서 개시한 특징을 포함하는 경우, 본 실시예에 따른 반도체 발광 소자는 V형홈을 포함하면서, 반사 보조층(210)을 포함하고, 제2 도전형 반도체층(130)의 두께가 45nm 내지 100nm이다. 이때, 제2 도전형 반도체층(130) 두께(D1)는 도 10에 도시된 바와 같이 V형홈이 위치하지 않는 평면에서 측정한 두께를 기준으로 한다. 이는 실제 반도체 발광 소자에서 V형홈이 위치하는 영역보다 평면 영역이 더 넓기 때문이다.
이렇게 반도체 발광 소자가 V형홈 및 반사 보조층(210)을 포함하고, 제2 도전형 반도체층(130)의 두께를 45 nm 내지 100 nm로 만족하는 경우, V형홈을 포함하지 않는 구조에 비하여 반도체 발광 소자의 발광 효율이 개선된다. 이는, 반도체 발광 소자가 V형홈을 포함하는 경우, V형홈이 제2 도전형 반도체층(130)으로 채워지는데, V형홈 내부에 채워진 제2 도전형 반도체층(130)은 도핑되지 않는다. 따라서, V형홈 내부에서는 전류가 흐르지 않게 되고, 정공 주입 성능이 V형홈 밖의 영역으로 집중된다. 제2 도전형 반도체층(130)이 얇은 경우, 얇은 두께로 인해 제2 도전형 반도체층(130) 내부에서 충분한 정공 주입 성능이 확보되기 어려울 수 있으나, 본 실시예에 따른 반도체 발광 소자는 정공 주입 성능이 V형홈 밖의 영역으로 집중되기 때문에, 제2 도전형 반도체층(130)이 얇음에도 불구하고 정공 주입 성능을 확보할 수 있다. 따라서, 본 실시예와 같이 제2 도전형 반도체층의 두께를 45 nm 내지 100 nm로 형성하면서도, 충분한 발광 효율을 확보할 수 있다.
또한, 도 15의 실시예는 도 1 내지 도 9의 실시예에서 개시한 특징에 부가하여, 도 10의 실시예에서 개시한 특징 또한 포함할 수 있다. 이 경우, 본 실시예에 따른 반도체 발광 소자는 앞서 서술한 효과에 부가하여, 반도체 발광 소자가 마그네슘 농도가 단계적으로 도핑된 제2 도전형 반도체층(130)을 포함함으로써 광 추출 효율을 높이면서도 구동 전압을 낮추는 효과 또한 가질 수 있다. 또한, 도 1 내지 도 9의 실시예에서 개시한 특징을 제외하고, 도 10의 실시예와 도 15의 실시예를 조합한 실시예 또한 본 기재에 포함된다.
또한 도 15의 실시예는 도 1 내지 도 9의 실시예에서 개시한 특징에 부가하여, 도 12 내지 도 14의 실시예에서 개시한 특징 또한 포함할 수 있다. 이 경우, 본 실시예에 따른 반도체 발광 소자는, 활성층(120)의 양자 우물층(121)의 두께가 양자 장벽층(122)의 두께보다 두껍고, 제2 도전형 반도체층(130)과 인접할수록 양자 우물층(121)의 두께가 두꺼운 구조를 포함한다. 따라서, 양자 우물층에서의 발광 효율을 최대화 하면서도, 두꺼운 활성층(120)에 의한 스트레스를 예방할 수 있다. 도 1 내지 도 9의 실시예의 특징을 제외하고, 도 12 내지 도 14의 실시예와 도 15의 실시예를 조합한 실시예 또한 본 개시에 포함된다.
이상과 같이, 본 기재에 따른 반도체 발광 소자는 (1) 도 1 내지 도 9에 도시한 바와 같이 반사 보조층(210)을 포함하고, 두께가 45nm 내지 100 nm인 제2 도전형 반도체층(130)을 포함하거나, (2) 도 10에 도시한 바와 같이 마그네슘이 단계적으로 도핑된 제2 도전형 반도체층(130)을 포함하거나, (3) 도 11 내지 도 14에 도시된 바와 같이 양자 우물층(121)의 두께가 양자 장벽층(122)의 두께보다 두껍고, 제2 도전형 반도체층(130)과 인접할수록 양자 우물층(121)의 두께가 두꺼운 활성층(120)을 포함하거나, (4) 도 15에 도시된 바와 같이 반도체 발광 소자가 V형홈 구조를 포함하고, V형홈 내에서 활성층(120)의 두께가 균일할 수 있다.
상기 특징 (1) 내지 (4) 각각 하나만을 포함하는 실시예가 본 개시에 포함되며, 상기 특징 (1) 내지 (4) 중 하나 이상을 조합한 실시예 또한 본 개시에 포함된다.
도 16은 다른 일 실시예에 따른 반도체 발광 소자의 단면의 일부를 도시한 것으로, 상기 특징 (1) 내지 (4)를 모두 포함한 실시예를 도시한 것이다. 앞서 설명한 동일한 구성요소에 대한 구체적인 설명은 생략한다. 도 16을 참고로 하면, 본 실시예에 따른 반도체 발광 소자는 반사 보조층(210) 및 투명 전도층(220)을 포함하고, 제2 도전형 반도체층(130)의 두께(D1)는 45nm 내지 100nm이다. 보다 구체적으로, 제2 도전형 반도체층(130)의 두께(D1)는 45nm 내지 60nm일 수 있다. 따라서 반사 보조층(210)에서 보강간섭에 의하여 증폭된 빛이 제2 도전형 반도체층(130) 내부에서 흡수되지 않고, 발광 효율을 높일 수 있다.
또한, 제2 도전형 반도체층(130)은 반사층(300)과 인접한 제1 영역(131), 활성층(120)과 인접한 제3 영역(133), 및 상기 제1 영역(131)과 상기 제3 영역(133)사이에 위치하는 제2 영역(132)을 포함하고, 제1 영역(131)의 마그네슘 농도는 상기 제2 영역(132)의 마그네슘 농도의 2배 이상이고, 상기 제2 영역(132)의 마그네슘 농도는 상기 제3 영역(133)의 마그네슘 농도의 2배 이상이다. 따라서, 제2 도전형 반도체층(130)과 반사층(300)사이의 접촉 저항을 낮추면서도 제2 도전형 반도체층(130) 내부에서 마그네슘에 의한 광 흡수를 막아 효율을 높이고, 구동 전압을 낮출 수 있다.
또한, 활성층(120)은 양자 우물층(121)의 두께가 양자 장벽층(122)의 두께보다 두껍고, 제2 도전형 반도체층(130)과 인접할수록 양자 우물층(121)의 두께가 두껍다. 따라서, 양자 우물층(121)에서의 발광 효율을 최대화 하면서도, 두꺼운 활성층(120)에 의한 스트레스를 예방할 수 있다.
또한, 본 실시예에 따른 반도체 발광 소자는 V형홈 구조를 포함하며, V형홈 내에서 활성층(120)의 두께가 균일하다. 따라서, 활성층 형성 후에도 V형홈의 굴곡 및 각도를 유지할 수 있으며, 비발광 결합을 억제하여 발광 효율을 개선할 수 있다.
그러면, 이하에서, 일 실시예에 따른 반도체 발광 소자의 제조 방법에 대하여 도면을 참고로 하여 설명한다. 도 17 내지 도 21은 일 실시예에 따른 반도체 발광 소자의 제조 공정을 나타낸 공정 단면도이다.
본 실시예에 따른 반도체 발광 소자의 제조 방법은 복수의 V형홈을 갖는 제1 도전형 반도체층(110)을 형성하는 단계, 제1 도전형 반도체층(110) 상에 복수개의 양자 우물층(121) 및 복수개의 양자 장벽층(122)을 교대로 성장시켜 활성층(120)을 형성하는 단계, 활성층(120) 위에 제2 도전형 반도체층(130)을 형성하는 단계를 포함하고, 복수개의 양자 장벽층(122)은 섭씨 850도씨 내지 1000도씨의 온도에서 0.03 내지 0.05Å/sec의 속도로 성장한다. 또한, 복수개의 양자 장벽층(122)은 섭씨 950도씨 내지 1000도씨의 온도에서, 0.03 내지 0.05Å/sec의 속도로 성장할 수도 있다. 이때, 상기 V형홈의 폭은 200 내지 300 nm일 수 있다.
본 실시예에서, 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)의 형성은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, 'HVPE'), 분자선 에피탁시(Molecular Beam Epitaxy, MBE) 등과 같은 반도체 성장 공정을 이용하여 성장될 수 있다.
먼저, 도 17을 참고로 하여 복수의 V형홈을 갖는 제1 도전형 반도체층(110)을 형성하는 단계에 대하여 설명한다.
V형홈을 포함하는 제1 도전형 반도체층(110)의 형성은 기판(500)에서, GaN(Gallium nitride)를 저온에서 성장시키는 방법으로 수행될 수 있다.
이때, 기판(500)과 제1 도전형 반도체층(110) 사이에는 버퍼층이 게재될 수 있다. 버퍼층은 기판(500)과 제1 도전형 반도체층(110) 사이의 격자 결함을 완화시킬 수 있다. 예를 들어, 버퍼층은 AlmInnGa1 -m- nN (0≤m≤1, 0≤n≤1), 특히 GaN, AlN, AlGaN이 사용될 수 있으며, 일례로, 버퍼층은 도펀트가 도핑되지 않은 언도프 GaN층이 일정 두께로 형성된 것일 수 있다.
물론, 이에 제한되는 것은 아니므로, 반도체 적층체의 결정성을 좋게 하기 위한 구조라면 어느 것이든 채용될 수 있으며, ZrB2, HfB2, ZrN, HfN, TiN, ZnO 등의 물질도 사용될 수 있다. 또한, 복수의 층을 조합하거나 조성을 점진적으로 변화시킨 층으로도 사용될 수 있다.
본 단계에서, 제1 도전형 반도체층(110)은 저온에서 성장된다. 즉, 섭씨 200도씨 내지 300도씨의 온도에서 GaN을 성장시킬 때, 성장 속도가 상대적으로 저온이기 때문에, 전위 코어(dislocation core)주위에서 평면 방향과 성장 축 방향으로의 성장 불균형이 일어난다. 따라서 전위 주위에서 GaN 성장이 일어나지 않는 영역이 생기고, 이는 V형홈이 된다.
본 단계에서, 제1 도전형 반도체층(110)의 V형홈의 꼭지각은 제1 각도(θ1)를 이룬다. 즉, 도 17에 도시된 바와 같이, V형홈 내에서 가장 멀리 위치하는 두 개의 경사면이 제1 각도(θ1)를 이룬다.
다음, 도 18을 참고로 하면 제1 도전형 반도체층(110)상에 복수개의 양자 우물층(121) 및 복수개의 양자 장벽층(122)을 교대로 성장시켜 활성층(120)을 형성한다. 본 단계에서 활성층(120)은 제1 도전형 반도체층(110)에 형성된 V형홈의 굴곡을 유지하면서 균일하게 형성될 수 있다.
본 단계에서 활성층(120) 중 양자 우물층(121)과 양자 장벽층(122)은 교대로 형성된다. 이때, 양자 장벽층(122)이 먼저 형성된 후 양자 우물층(121)이 형성될 수 있다. 일 실시예에서, 양자 우물층(121)은 InGaN를 포함하고, 양자 장벽층(122)은 GaN을 포함할 수 있다.
본 단계에서, 양자 장벽층(122)은 섭씨 850도씨 내지 1000도씨의 온도에서, 0.03 내지 0.05Å/sec의 성장속도로 성장한다. 본 개시에서, 0.03 내지 0.05Å/sec의 성장속도는 양자 장벽층의 두께를 기준으로 한 것으로, 초당 양자 장벽층이 0.03 내지 0.05Å 두꺼워짐을 의미한다.
이렇게 양자 장벽층(122)을 고속으로 성장시킴으로서 V형홈의 모양을 유지할 수 있다. 즉, 양자 장벽층(122)의 형성과정에서, 제1 방향(y 방향, 수직 방향)으로 성장이 이루어져야 하지만, 고온에서 성장하는 경우 제2 방향(x 방향, 수평 방향)으로도 성장이 이루어지고, 이는 V형홈의 형상이 유지되지 않고 활성층(120)에 의해 채워지는 문제점을 유발한다. 그러나, 본 실시예에 따른 반도체 발광 소자의 제조 방법은 고속으로 양자 장벽층(122)을 형성함으로써, V형홈 구조를 유지할 수 있다. 따라서, 양자 장벽층(122)의 수평 성장을 억제할 수 있기 때문에 활성층(120)은 V형홈내에서 고르게 수직 방향으로 성장하고, V형홈내에서 활성층(120)의 두께가 균일하다. 이에, 활성층(120)의 평면과 경사면이 만나는 모서리에서의 활성층(120)의 제1 두께(L1)와, 활성층(120)의 V형홈꼭지점에서의 제2 두께(L2)가 실질적으로 동일하다.
또한, 이와 같이 제조하는 경우 활성층(120)의 불균일한 수평 성장이 억제되어, 수직 방향으로 고르게 성장하므로 활성층(120) 형성 후 제1 도전형 반도체층(110)에 형성된 V형홈의 모양을 그대로 유지할 수 있다. 즉, 활성층(120)의 V형홈의 꼭지각은 제2 각도(θ2)를 이룬다. 이때, 제1 각도(θ1)와 제2 각도(θ2)는 실질적으로 동일할 수 있다. 보다 구체적으로, 제1 각도(θ1)와 제2 각도(θ2)의 차이는, 제1 각도(θ1)와 제2 각도(θ2) 중 큰 각도를 기준으로 10% 미만일 수 있다.
본 단계에서 양자 우물층(121)은 InGaN를 포함하고, 양자 장벽층은 GaN을 포함할 수 있다. 양자 우물층(121)은 섭씨 600도씨 내지 800도씨의 온도에서 형성될 수 있다. 이때 양자 우물층(121) 표면에 인듐 클러스터가 형성되어 표면이 평탄하지 않을 수 있으며, 이러한 인듐 클러스터는 반도체 발광 소자의 결함이 되어 활성층(120)에서 비발광 결합을 촉진, 발광 효율을 감소시킨다. 이러한 인듐 클러스터에 의한 불균일한 표면을 평탄화 하기 위하여는 양자 장벽층(122)이 고온 조건에서 성장되어야 하지만, 고온 성장시 양자 장벽층(122)의 수평 방향 성장이 촉진되어 V형홈 구조가 채워지는 문제점이 발생한다.
그러나 본 기재와 같이 양자 장벽층(122)을 고온 및 고속으로 성장하는 경우, 이러한 인듐 클러스터가 제거될 뿐만 아니라, 고속 성장으로 인해 양자 장벽층(122)의 수평 성장을 억제하고, V형홈 구조가 채워지는 문제점을 예방할 수 있다.
추가로, 본 단계에서 활성층(120)은 양자 우물층(121)의 두께가 양자 장벽층(122)의 두께보다 두껍고, 제2 도전형 반도체층과 인접할수록 양자 우물층(121)의 두께가 두꺼워지도록 형성할 수도 있다. 본 실시예에서, 각각의 양자 우물층(121)은 4nm 내지 5nm의 두께로 형성되고, 양자 장벽층(122)은 3.5nm 내지 3.9nm의 두께로 형성될 수 있다.
다음. 도 19를 참고하면, 상기 활성층(120) 위에 제2 도전형 반도체층(130)을 형성한다. 본 단계에서 제2 도전형 반도체층(130)은 활성층(120)에 형성된 V형홈을 메우면서 형성될 수 있다. 즉, 제2 도전형 반도체층(130)의 활성층(120)과 접하지 않은 일면은 평탄한 표면을 갖는다.
도 19에 도시된 바와 같이 제2 도전형 반도체층(130)의 두께는 V형홈을 메운 영역과 평면 영역에서 상이할 수 있다. 다만, 본 기재에서 의미하는 두께(D1)는 도 16에 도시된 바와 같이 제2 도전형 반도체층(130)의 평면 영역에서의 두께이다.
제2 도전형 반도체층(130)은 Mg 도핑된 GaN을 포함할 수 있다. 이때, 제2 도전형 반도체층(130)은 영역별로 Mg 도핑 농도가 상이할 수 있다. 즉, 제2 도전형 반도체층(130)은 활성층(120)에 가까운 순서로 제3 영역(133), 제2 영역(132), 제1 영역(131)으로 나누어지며, 제1 영역(131)의 마그네슘 농도는 제2 영역(132)의 마그네슘 농도의 2배 이상이고, 제2 영역(132)의 마그네슘 농도는 상기 제3 영역(133)의 마그네슘 농도의 2배 이상일 수 있다. 그러나 이는 선택적인 공정으로, 반드시 포함되는 것은 아니다.
또한, 본 단계에서 형성되는 제2 도전형 반도체층(130)의 두께(D1)는 45 m 내지 100nm일 수 있다. 또한, 제2 도전형 반도체층의 두께(D1)은 45 nm 내지 80 nm일 수 있다. 또한, 제2 도전형 반도체층(130)의 두께는 45 nm 내지 60 nm일 수 있다.
다음, 도 20을 참고하면, 상기 제2 도전형 반도체층(130)위에 투명 전도층(220) 및 반사 보조층(210)을 형성한다. 투명 전도층(220)은 10nm 내지 20nm의 두께(D3)로 형성될 수 있다. 다만 투명 전도층(220)은 생략될 수 있다.
또한, 반사 보조층(210)은 SiO2, Si3N4, 및 MgF2로 이루어진 군에서 선택되는 하나 이상을 포함하고, 반사 보조층(210)의 두께(D2)는 500nm 내지 700nm일 수 있다.
다음, 도 21를 참고하면, 반사 보조층(210)위에 반사층(300)을 형성하고 기판(500)을 제거한다. 반사층(300)은 은, 알루미늄, 로듐, 팔라듐, 금, 크롬, 티타늄, 구리 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상의 물질을 포함할 수 있다. 기판(500)은 레이저 리프트 오프나 화학적 리프트 오프 공정으로 제거될 수 있으며, 반사층(300) 형성 후에 기판(500)이 제거될 수 있다.
이상과 같이 본 기재에 따른 반도체 발광 소자는 반사 보조층(210)을 적용하여 반사층(300)에서 반사된 광을 보강간섭에 의해 최대화 하면서도, 증폭된 광이 제2 도전형 반도체층(130) 내부에서 흡수되지 않도록 않도록 제2 도전형 반도체층(130)의 두께를 조절하여 광 추출 효율을 개선할 수 있다. 또한, 제2 도전형 반도체층(130)의 마그네슘을 영역별로 농도가 다르게 도핑하여, 제 제2 도전형 반도체층(130)의 접촉 저항을 감소시키고 구동 전압을 낮추면서도, 제2 도전형 반도체층(130) 내부에서의 마그네슘에 의한 광 흡수를 억제할 수 있다. 또한, 활성층(120)의 양자 장벽층(122)의 두께가 양자 우물층(121)에 비하여 얇으며, 제2 도전형 반도체층(130)과 가까운 영역의 양자 우물층(121)의 두께를 제1 도전형 반도체층(110)과 가까운 영역의 양자 우물층(121)의 두께보다 두껍게 하여, 광 발생 효율을 최대화하고 스트레스를 감소시킬 수 있다. 또한, 발광 구조물(100)이 V형홈 구조를 포함하며 V형홈 내에서 활성층(120)의 두께를 균일하게 유지하여, 비발광 결합을 억제하고 발광 효율을 높일 수 있다.
또한, 본 기재에 따른 반도체 발광 소자의 제조 방법은 활성층(120)의 양자 장벽층(122)을 섭씨 850도씨 내지 1000도씨의 온도에서, 0.03내지 0.05Å/sec의 속도로 성장하도록 제조하여, V형홈 구조 내에서 활성층(120)의 두께를 균일하게 형성하고, 양자 우물층(121)의 인듐 클러스터를 제거하며, 양자 장벽층(122)이 수평 성장하여 V형홈이 채워지는 문제점을 해결할 수 있다.
이상에서 본 기재의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 기재의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 기재의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 기재의 권리범위에 속하는 것이다.
100: 발광 구조물 110: 제1 도전형 반도체층
120: 활성층 121: 양자 우물층
122: 양자 장벽층 130: 제2 도전형 반도체층
210: 반사 보조층 220: 투명 전도층
230: 접착층 300: 반사층

Claims (20)

  1. 복수의 V형홈을 포함하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 상기 복수의 V형홈의 굴곡을 따라 위치하는 활성층;
    상기 활성층 상에 위치하는 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 상에 위치하는 반사 보조층;
    상기 반사 보조층 상에 배치되고 상기 제2 도전형 반도체층과 연결되는 반사층;
    상기 반사층 상에 배치되는 절연층;
    상기 절연층 상에 배치되고 상기 제1 도전형 반도체층과 연결되는 제1 금속층; 및
    상기 절연층 상에 배치되고 상기 반사층과 연결되는 제2 금속층을 포함하고,
    상기 제2 도전형 반도체층의 두께는 45nm 내지 100nm인 반도체 발광 소자.
  2. 제1항에서,
    상기 제1 도전형 반도체층의 V형홈 내에서 가장 멀리 위치하는 두 개의 제1 반도체층 경사면은 제1 각도를 이루며,
    상기 활성층의 V형홈 내에서 가장 멀리 위치하는 두 개의 활성층 경사면은 제2 각도를 이루며,
    상기 제1 각도와 상기 제2 각도의 차이는, 상기 제1 각도와 상기 제2 각도 중 큰 각도를 기준으로 10% 미만인 반도체 발광 소자.
  3. 제1항에서,
    상기 활성층의 평면과 경사면이 만나는 점에서의 활성층 두께와,
    상기 활성층의 V형홈 꼭지점에서의 활성층 두께의 차이가 10% 미만인 반도체 발광 소자.
  4. 제1항에서,
    상기 제2 도전형 반도체층은 상기 활성층에 위치하는 V형홈의 내부를 채우며,
    상기 제2 도전형 반도체층과 상기 반사 보조층이 접하는 면은 V형홈이 위치하지 않는 반도체 발광 소자.
  5. 제1항에서,
    상기 반사 보조층과 상기 제2 도전형 반도체층 사이에 위치하는 투명 전도층을 더 포함하는 반도체 발광 소자.
  6. 제1항에서,
    상기 반사 보조층은 SiO2, Si3N4, 및 MgF2로 이루어진 군에서 선택되는 하나 이상을 포함하는 반도체 발광 소자.
  7. 제1항에서,
    상기 반사 보조층의 두께는 500 nm 내지 700 nm인 반도체 발광 소자.
  8. 제1항에서,
    상기 반사 보조층과 상기 반사층 사이에 위치하는 접착층을 더 포함하는 반도체 발광 소자.
  9. 제8항에서,
    상기 접착층은 투명 전도성 물질을 포함하는 반도체 발광 소자.
  10. 제5항에서,
    상기 투명 전도층과 상기 제2 도전형 반도체층 사이에 위치하는 보호 패턴층을 더 포함하는 반도체 발광 소자.
  11. 제1항에서,
    상기 제2 도전형 반도체층은 질화물 반도체 물질 및 마그네슘을 포함하고,
    상기 제2 도전형 반도체층의 마그네슘 농도는 상기 반사층에 가까워질수록 증가하는 반도체 발광 소자.
  12. 제1항에서,
    상기 제1 도전형 반도체층은 n형 질화물 반도체 물질을 포함하고, 상기 제2 도전형 반도체층은 p형 질화물 반도체 물질을 포함하며,
    상기 활성층은 복수개의 양자 우물층과 복수개의 양자 장벽층이 교대로 적층된 구조를 포함하고,
    상기 복수개의 양자 우물층의 두께가 상기 복수개의 양자 장벽층의 두께보다 두꺼우며,
    상기 제2 도전형 반도체층과 인접한 양자 우물층의 두께가 상기 제1 도전형 반도체층과 인접한 양자 우물층의 두께보다 두꺼운 반도체 발광 소자.
  13. 제12항에서,
    상기 복수개의 양자 우물층은 8층 이상의 양자 우물층을 포함하며,
    제2 도전형 반도체에 인접한 제1 양자 우물층 내지 제5 양자 우물층은 제1 두께를 갖고, 제1 도전형 반도체층에 인접한 제6 양자 우물층 내지 제8 양자 우물층은 제2 두께를 가지며,
    상기 제1 두께가 상기 제2 두께보다 큰 반도체 발광 소자.
  14. 제12항에서,
    상기 제2 도전형 반도체층은 p 도핑된 질화물 반도체 물질 및 마그네슘을 포함하고,
    상기 제2 도전형 반도체층의 마그네슘 농도는 상기 반사층에 가까워질수록 증가하는 반도체 발광 소자.
  15. 복수의 V형홈을 갖는 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 복수개의 양자 우물층 및 복수개의 양자 장벽층을 교대로 성장시켜 활성층을 형성하는 단계;
    상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계를 포함하고,
    상기 복수개의 양자 장벽층은 섭씨 850도씨 내지 1000도씨의 온도에서, 0.03 내지 0.05Å/sec의 속도로 성장하는 반도체 발광 소자의 제조 방법.
  16. 제15항에서,
    상기 제1 도전형 반도체층을 형성하는 단계에서 형성된 제1 도전형 반도체층의 V형홈 내에서 가장 멀리 위치하는 두 개의 경사면은 제1 각도를 이루며,
    상기 활성층은 상기 복수의 V형홈의 굴곡을 따라 형성되고, 상기 활성층의 V형홈 내에서 가장 멀리 위치하는 두 개의 경사면은 제2 각도를 이루며,
    상기 제1 각도와 상기 제2 각도의 차이는, 상기 제1 각도와 상기 제2 각도 중 큰 각도를 기준으로 10% 미만인 반도체 발광 소자의 제조 방법.
  17. 제15항에서,
    상기 제2 도전형 반도체층 상에 반사 보조층을 형성하는 단계;
    상기 반사 보조층 상에 반사층을 형성하는 단계를 더 포함하고,
    상기 형성된 제2 도전형 반도체층의 두께는 45nm 내지 100nm 인 반도체 발광 소자의 제조 방법.
  18. 제17항에서,
    상기 반사 보조층의 두께는 500 nm 내지 700 nm인 반도체 발광 소자의 제조 방법.
  19. 제15항에서,
    상기 복수개의 양자 우물층의 두께가 상기 복수개의 양자 장벽층의 두께보다 두꺼우며,
    상기 제2 도전형 반도체층과 인접한 양자 우물층의 두께가 상기 제1 도전형 반도체층과 인접한 양자 우물층의 두께보다 두껍게 형성되는 반도체 발광 소자의 제조 방법.
  20. 제17항에서,
    상기 제2 도전형 반도체층을 형성하는 단계 이후 상기 제2 도전형 반도체층에 마그네슘을 도핑하는 단계를 더 포함하며,
    상기 제2 도전형 반도체층의 마그네슘 농도는 상기 반사층에 가까워질수록 증가하는 반도체 발광 소자의 제조 방법.
KR1020160157666A 2016-11-24 2016-11-24 반도체 발광 소자 및 반도체 발광 소자의 제조 방법 Active KR102555005B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160157666A KR102555005B1 (ko) 2016-11-24 2016-11-24 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
US15/718,484 US10236414B2 (en) 2016-11-24 2017-09-28 Semiconductor light emitting device and method of manufacturing the same
CN201711192036.4A CN108110100B (zh) 2016-11-24 2017-11-24 半导体发光装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160157666A KR102555005B1 (ko) 2016-11-24 2016-11-24 반도체 발광 소자 및 반도체 발광 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180058546A KR20180058546A (ko) 2018-06-01
KR102555005B1 true KR102555005B1 (ko) 2023-07-14

Family

ID=62147820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160157666A Active KR102555005B1 (ko) 2016-11-24 2016-11-24 반도체 발광 소자 및 반도체 발광 소자의 제조 방법

Country Status (3)

Country Link
US (1) US10236414B2 (ko)
KR (1) KR102555005B1 (ko)
CN (1) CN108110100B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113345988B (zh) 2015-10-01 2025-01-17 科锐Led公司 包括倒装芯片发光二极管的发光设备
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
US10985294B2 (en) 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
US11094848B2 (en) 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
CN113228309B (zh) * 2019-11-26 2022-04-29 重庆康佳光电技术研究院有限公司 发光二极管结构
US11508715B2 (en) 2020-04-24 2022-11-22 Creeled, Inc. Light-emitting diode chip with electrical overstress protection
KR20220014346A (ko) 2020-07-23 2022-02-07 삼성디스플레이 주식회사 표시 장치
CN115394891A (zh) * 2022-09-23 2022-11-25 厦门士兰明镓化合物半导体有限公司 半导体发光元件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035354A1 (en) * 2003-08-14 2005-02-17 Dicon Fiberoptics, Inc Light emiting diodes with current spreading layer

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288799A (ja) * 2003-03-20 2004-10-14 Sony Corp 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
KR100682877B1 (ko) 2005-07-12 2007-02-15 삼성전기주식회사 발광다이오드 및 그 제조방법
KR100809215B1 (ko) 2006-11-21 2008-02-29 삼성전기주식회사 질화물 반도체 발광소자
JP5050574B2 (ja) 2007-03-05 2012-10-17 住友電気工業株式会社 Ｉｉｉ族窒化物系半導体発光素子
US20090001389A1 (en) 2007-06-28 2009-01-01 Motorola, Inc. Hybrid vertical cavity of multiple wavelength leds
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100843426B1 (ko) * 2007-07-23 2008-07-03 삼성전기주식회사 반도체 발광소자
KR101459764B1 (ko) * 2008-01-21 2014-11-12 엘지이노텍 주식회사 질화물계 발광 소자
JP2009200178A (ja) * 2008-02-20 2009-09-03 Hitachi Cable Ltd 半導体発光素子
KR101228983B1 (ko) 2008-11-17 2013-02-04 삼성전자주식회사 질화물 반도체 발광소자
KR101064011B1 (ko) * 2009-04-28 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8084776B2 (en) * 2010-02-25 2011-12-27 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and lighting system
KR100999771B1 (ko) * 2010-02-25 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039948B1 (ko) * 2010-04-23 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130012375A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP5949294B2 (ja) * 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
KR101804408B1 (ko) * 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
KR101963220B1 (ko) 2012-10-10 2019-03-28 엘지이노텍 주식회사 발광소자
KR20140090282A (ko) 2012-12-11 2014-07-17 엘지이노텍 주식회사 발광소자
US20160005919A1 (en) 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
KR102080774B1 (ko) 2013-06-05 2020-02-24 엘지이노텍 주식회사 발광 소자
KR102131319B1 (ko) 2013-12-05 2020-07-07 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
KR102075987B1 (ko) 2014-02-04 2020-02-12 삼성전자주식회사 질화물 반도체 발광소자
KR102357289B1 (ko) * 2014-07-01 2022-02-03 서울바이오시스 주식회사 발광 소자
KR102212561B1 (ko) * 2014-08-11 2021-02-08 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
JP2016046411A (ja) 2014-08-25 2016-04-04 シャープ株式会社 半導体発光素子
JP2016063175A (ja) 2014-09-22 2016-04-25 スタンレー電気株式会社 半導体発光素子
KR20160053254A (ko) * 2014-10-31 2016-05-13 일진엘이디(주) 질화물 반도체 발광소자
KR102335105B1 (ko) * 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
DE102015104700A1 (de) * 2015-03-27 2016-09-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2016159744A1 (ko) * 2015-04-03 2016-10-06 주식회사 세미콘라이트 반도체 발광소자
JP2017126637A (ja) * 2016-01-13 2017-07-20 シャープ株式会社 窒化物半導体素子およびそれを用いた量子カスケードレーザ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050035354A1 (en) * 2003-08-14 2005-02-17 Dicon Fiberoptics, Inc Light emiting diodes with current spreading layer

Also Published As

Publication number Publication date
KR20180058546A (ko) 2018-06-01
CN108110100A (zh) 2018-06-01
US10236414B2 (en) 2019-03-19
US20180145216A1 (en) 2018-05-24
CN108110100B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
KR102555005B1 (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
US10573786B2 (en) Semiconductor light emitting device
CN101355130B (zh) 半导体发光器件
US9583672B2 (en) Nano-structured light-emitting device and methods for manufacturing the same
US7453092B2 (en) Light emitting device and light emitting element having predetermined optical form
US9190557B2 (en) Ultraviolet semiconductor light-emitting device and fabrication method
TWI381545B (zh) 光電半導體晶片
KR100999779B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US20130313514A1 (en) Semiconductor light emitting device
TWI336527B (en) Light emitting devices with compact active regions
KR20120045542A (ko) 발광소자
CN110676367B (zh) 发光二极管
WO2013039344A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
KR102122362B1 (ko) 나노구조 반도체 발광소자
KR101111750B1 (ko) 반도체 발광 소자
US20150008465A1 (en) Reflective electrode structure, light emitting device and package
KR101259482B1 (ko) 고효율 발광다이오드
KR102613238B1 (ko) 반도체 발광 소자 및 그 제조 방법
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
EP3631866B1 (en) Light emitting diode apparatus and method of manufacturing the same
KR102237149B1 (ko) 발광소자 및 조명시스템
TW201635589A (zh) 自周邊增強電流注入之發光二極體
JP2011124275A (ja) 発光装置
CN116936706A (zh) 高压紫外发光二极管及发光装置
KR101205437B1 (ko) 반도체 발광 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161124

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211005

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161124

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230406

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230615

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230710

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230711

End annual number: 3

Start annual number: 1

PG1601 Publication of registration