JP3909811B2 - 窒化物半導体素子及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、３族窒化物からなる半導体素子（以下、単に素子とも記述する）及びその製造方法に関する。
【０００２】
【従来の技術】
短波長光を放出する半導体発光素子、特に短波長半導体レーザ素子用の材料として窒化ガリウム（ＧａＮ）系化合物を用いた研究が多く行われている。ＧａＮ系半導体レーザ素子は、基板結晶上に３族窒化物半導体（Ａｌ_xＧａ_1-x）_1-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）のような半導体結晶膜を順次積層して作製される。この結晶膜の作製には、一般に有機金属気相成長法（以下、ＭＯＣＶＤ法と称する。）が用いられる。該方法において、３族原料のトリメチルガリウム（以下、ＴＭＧと称する。）や５族原料のアンモニア（ＮＨ₃）等の原料ガスを反応炉内に導き、９００〜１０００℃の温度で反応させて基板上に化合物結晶を堆積させるのである。原料ガスの成分比を変化させて順次積層することで、異なった化合物からなる多層膜構造が達成される。
【０００３】
このとき、積層された結晶膜中を貫通するような欠陥が多く存在すると、発光素子としての発光特性が大きく劣化してしまう。この欠陥は、いわゆる貫通転位と呼ばれているもので、結晶膜の成長方向へ膜中を貫通して延在する線状の結晶欠陥である。こうした貫通転位部分は、キャリアの非発光性再結合中心として働くため、貫通転位を多く含む膜からなる半導体発光素子の発光効率は低い。このような欠陥は、基板とその上に成膜される層との界面における結晶のミスフィット歪みを起因として発生する。そこで、界面ミスフィットの影響を減少させるべく、基板材料にはその上に成膜される結晶に近い結晶構造、格子定数及び熱膨張率を有する材料を選択することが行われる。
【０００４】
窒化物半導体には格子整合する安価な基板がないため、エピタキシャル成長用の基板として主にサファイアが用いられている。この場合、格子不整合（サファイアとＧａＮの間に１４％程度）に起因した貫通転位が発生し、最も良い条件を選択してもその貫通転位密度は１Ｅ８／ｃｍ²以上となってしまうことが避けられない。ＥＬＯ(Epitaxially Lateral Over-growth)などの技術を用いれば転位密度の大幅な低減が達成できるが、製造コストが大幅に上昇してしまうため、発光ダイオードなどに適用することは実用的でない。
【０００５】
窒化物半導体レーザ素子の特性を改善する従来技術として特開２０００−２３２２３８号公報に開示されたものがある。この技術においては、素子の作製においてウエハ上の各層をエピタキシャル成長させるに当り、活性層までの成膜を完了した時点で、貫通転位周りに孔部すなわち凹部を存在させて、活性層より大なるバンドギャップをもった材料で凹部埋め込み部を活性層に形成してから、素子の上部構造部を成膜している。この方法を用いると、丁度、貫通転位が存在する部分にキャリアが注入されないため、素子の発光効率を改善できる。
【０００６】
【発明が解決しようとする課題】
窒化物半導体をサファイア基板などの異種基板上に成長して作製した接合素子の場合、ＧａＡｓなどを用いて作製した素子と比較して、逆電圧印加時のリーク電流が大きいという特徴がある。これは、上記したように、成長膜中の貫通転位密度が高いからである。
【０００７】
発明者は、上記従来技術において、素子への順方向注入時における貫通転位による発光効率の低下は避けられ発光特性が改善されるが、逆電圧印加時のリーク電流不良が改善されないという問題点を知見した。逆電圧印加時のリーク電流の増加は、素子の歩留まりの向上の妨げになる。例えば、発光ダイオードの仕様には、逆電圧印加時のリーク電流値が所定以下である旨の項目があり、一例を挙げると、５Ｖ印加時に１０μＡ未満といったものである。
【０００８】
そこで本発明は、窒化物半導体素子における逆電圧印加時の電流電圧特性が悪い即ち、リーク電流が多いという問題点に鑑みなされたもので、基板上に成膜される結晶膜中を貫通するような欠陥の発生を許容し、良好な電流電圧特性を有する窒化物半導体素子及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の窒化物半導体素子は、３族窒化物半導体からなる活性層と、前記活性層に隣接し、前記活性層のバンドギャップより大なるバンドギャップを有する材料からなる障壁層と、前記活性層において貫通転位を囲む位置に形成された孔部に前記障壁層と同一材料を装填することにより形成される埋め込み部と、を有する窒化物半導体素子であって、前記埋め込み部の底部において隣接する2つの半導体層のうち少なくとも一方が、１Ｅ１６／ｃｃ〜１Ｅ１７／ｃｃ（１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 ）の不純物濃度を有することを特徴とする。
【００１０】
本発明の窒化物半導体素子においては、前記活性層は単一又は多重量子井戸構造を有することを特徴とする。
本発明の窒化物半導体素子においては、前記障壁層は前記孔部を埋め、その表面が平坦な面で構成されていることを特徴とする。
本発明の窒化物半導体素子においては、前記埋め込み部は、錐体形状若しくは切頭錐体形状又はこれらが連結した形状を有することを特徴とする。
【００１１】
本発明の窒化物半導体素子においては、前記３族窒化物半導体は（Ａｌ_xＧａ_1-x）_1-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）であることを特徴とする。本発明の窒化物半導体素子製造方法は、３族窒化物半導体からなる活性層と、前記活性層に隣接し前記活性層のバンドギャップより大なるバンドギャップを有する材料からなる障壁層と、前記活性層において貫通転位を囲む位置に形成された孔部に前記障壁層と同一材料を装填することにより形成される埋め込み部と、を有する窒化物半導体素子の製造方法であって、基板上に成膜された複数の半導体層上に３族窒化物半導体の３族窒化物半導体の活性層を形成する活性層形成工程と、前記孔部を前記活性層に形成するピット形成工程と、前記活性層上に前記障壁層の材料を積層し、前記孔部の側面を界面とする前記貫通転位の周囲に拡がる埋め込み部を形成する埋込部形成工程と、を含み、前記活性層形成工程前における、前記埋め込み部の底部において隣接する２つの前記半導体層の成膜工程のうちの少なくとも一方において、不純物添加濃度を１Ｅ１６／ｃｃ〜１Ｅ１７／ｃｃ（１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 ）に設定することを特徴とする。
【００１２】
本発明の窒化物半導体素子製造方法においては、前記ピット形成工程は、前記活性層形成工程前に、６００〜８５０℃の温度で前記半導体層を形成する工程を含むことを特徴とする。
本発明の窒化物半導体素子製造方法においては、前記ピット形成工程は、前記活性層形成工程後に、前記活性層をエッチングする工程を含むことを特徴とする。
【００１３】
本発明の窒化物半導体素子製造方法においては、前記活性層をエッチングする工程において、貫通転位に沿って食刻の一部が前記半導体層に到達する時点でエッチングを終了することを特徴とする。
【００１４】
【発明の実施の形態】
以下に、本発明による実施例の３族窒化物からなるｐｎ接合を有する発光ダイオードについての実施例を図面を用いて説明する。
図１は実施例の発光ダイオードを示す。この素子は、サファイア基板１上に順に積層された、ＧａＮ（又はＡｌＮ）層２、ｎ型ＧａＮ層３、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ層４、ｎ型ＧａＮ層５、ＩｎＧａＮを主たる構成要素とする活性層６、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層７、及びｐ型ＧａＮ層８からなる。この素子は、ｐ型ＧａＮ層８に接続されたｐ側電極１３、及びｎ型ＧａＮ層３に接続されたｎ側電極１４を備えている。この素子は電極を除きＳｉＯ₂の絶縁膜１１で被覆保護されている。この半導体素子では、活性層６において電子と正孔を再結合させることによって発光する。ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ層７は注入されたキャリア（特に電子）の閉じ込めを強化する障壁層である。ｐ型ＧａＮ層８はコンタクト層である。
ｎ型ＧａＮ層５はピット発生層である。ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ層４は第１の低不純物濃度層である。また、ピット発生層５は第２の低不純物濃度層でもある。ｎ型ＧａＮ層３は電流の流路として設けられている下地層であり、基板であるサファイアに全く導電性がないために設けられている。また、ＧａＮ（又はＡｌＮ）層２は低温成膜されたいわゆるバッファ層であり、ＧａＮにとっての異種物質であるサファイア基板１上に平滑膜を作製するために形成されている。
【００１５】
図２に示すように、素子は、活性層６において、ピット発生層５からコンタクト層８へ伸びる貫通転位１５を囲みその周囲に拡がる界面５０により画定される障壁層７と同一材料からなる埋め込み部５１を備えている。埋め込み部５１の底部において隣接する２つの半導体層４，５（第１及び第２の低不純物濃度層）のうちの少なくとも一方は、１Ｅ１６／ｃｃ〜１Ｅ１７／ｃｃ（１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 ）の低い不純物添加濃度を有する。すなわち、活性層６内に設けられた埋め込み部５１すなわち孔部は、孔部の底部すなわち逆錐状孔部の頂点Ｐが低不純物濃度のピット発生層５内に位置するように設けられている。ピット発生層５の低不純物濃度層の下部には、ｎ型不純物が添加され高い導電性を有する（Ａｌ_xＧａ_1-x）_1-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）が設けられている。
【００１６】
かかる発光ダイオードに順方向電流を注入した場合、図２に示すｎ型のピット発生層５から注入された電子はＩｎ組成の高い（すなわちバンドギャップの小さい）活性層６に注入される。また、ｐ型ＧａＮコンタクト層８から注入される正孔も、同様の理由により活性層６に集められる。この時、貫通転位１５の周囲が、ＩｎＧａＮからなるＩｎ組成の高い活性層６と比較してもバンドギャップが大きいＡｌＧａＮ埋め込み部５１に被われているため、電子１６も正孔１７もこのＡｌＧａＮ埋め込み部５１に阻まれて貫通転位１５に到達することができない。よって、埋め込み部５１によって非発光性再結合中心として働く貫通転位部分にキャリアが達しないために、素子の発光効率は埋め込み部５１がないものに比して高くなる。
【００１７】
さらに本発明において、貫通転位１５を囲む埋め込み部５１の頂点Ｐ近傍の低不純物濃度層が逆電圧印加時のリーク電流の抑制効果をもたらす。一般に、窒化物半導体の発光ダイオードの効率を高めるためには、活性層又はその隣接層をｎ型ドーピングすることにより、無バイアス時のキャリア濃度を高めることが有効である。しかし、ｎ型ドーピング濃度が高過ぎると空乏層が薄くなり空乏層にかかる電界強度が大きくので、高密度の貫通転位が存在する場合、これを伝わるリーク電流量が多くなる。一方、本発明によれば、図２に示すように、逆電圧印加時のリーク電流経路である貫通転位周りからｎ型ドーピング濃度領域を埋め込み部５１により除去している。よって、活性層自体のｎ型ドーピング濃度を高めることが可能となるとともに、貫通転位近傍の空乏層厚さを低不純物濃度層のパラメータにより制御できるようになる。
【００１８】
さらに、本発明によれば、図５に示すように、逆電圧印加時のリーク電流経路である貫通転位周りからｎ型ドーピング濃度領域を埋め込み部５１により除去しているので、活性層６及びピット発生層５間に高いドーピング濃度のｎ型ドーピング層５ａを設けることもできる。
図１に示した素子構造は、サファイアＡ面基板上に素子の層構造をＭＯＣＶＤにより成膜する以下の作製工程にて、製造される。実施例としては活性層に自然位(in-situ)で貫通転位部に孔部を開ける方法を採用する。すなわち、特定の成膜条件下で、結晶成長すると貫通転位上での成長が抑制されることを利用する。
【００１９】
まず、サファイア基板１を成膜用ＭＯＣＶＤ成長炉に装填し、１０５０℃の温度において３００Ｔｏｒｒの圧力の水素気流中で１０分間保持し、サファイア基板１の表面の熱クリーニングを行なう。この後、サファイア基板１をその温度が４００℃になるまで降温し、水素ガスをキャリアガスとして用い、窒素原料であるアンモニア（ＮＨ₃）とＡｌ原料であるトリメチルアルミニウム（ＴＭＡ）を成長炉内に導入し、ＡｌＮからなるバッファ層２を５０ｎｍの厚さに堆積させる。
【００２０】
続いてＴＭＡの供給を止め、ＮＨ₃のみを流したまま、バッファ層２が成膜されたサファイア基板１の温度を再び１０５０℃に昇温し、トリメチルガリウム（ＴＭＧ）を導入してｎ型ＧａＮ下地層３を積層する。この時、ｎ型ＧａＮ下地層３中のＳｉ濃度が２Ｅ１８／ｃｃとなるように、ｎ型不純物であるＳｉの原料としてメチルシラン（Ｍｅ−ＳｉＨ₃）を成長雰囲気ガスに添加する。
【００２１】
ｎ型ＧａＮ下地層３が４μｍ程度成長した時点で、メチルシランの供給量を１／２０に減少し、第１の低不純物濃度層としてｎ型ＧａＮ層４を０．１μｍ成膜する。第１の低不純物濃度層であるｎ型ＧａＮ層４の成長が完了した時点で、ＮＨ₃以外の原料ガスの供給を停止するとともに、ウエハを６００〜８５０℃の温度範囲で下げ、例えば温度７７０℃になった時点でキャリアガスを水素から窒素に切り替える。ガス流の状態が安定した時点で、再びＴＭＣとメチルシランを導入し、第２の低不純物濃度層としてＳｉドープｎ型ＩｎＧａＮ層５を４００Å成膜する。この第２の低不純物濃度層のｎ型ＩｎＧａＮ層５は、ピット発生層として働く。この工程で、結晶成長しない部分の初期段階を作り込む。なお、ピット発生層５はＩｎＧａＮに限らず、ＧａＮ、ＡｌＧａＮなど活性層を構成する材料のバンドギャップ以上の大きさを持つ材料でもよい。また、アンドープのものでもよい。成長温度を下げることによってピットの発生が促されるが、成長温度を８５０℃程度以下で成長させないと十分に促進できない。また、成長温度６００℃以下ではピットは発生するが、基本的な膜質が悪化するため好ましくない。また、貫通転位の部分に結晶成長をしない部分を確実に発生させるためには、ピット発生層５の膜厚は、１００Å以上必要であり、さらに、望ましくは、２００Å程度まであるほうがよい。このようにして、次工程における貫通転位上での結晶成長が抑制されピットに起因する孔部が生じる。
【００２２】
次に、ｎ型ピット発生層５の成長が完了した時点でＴＭＧ及びＭｅ−ＳｉＨ₃の供給を停止して降温を開始し、基板温度を７５０℃とする。基板温度が７５０℃となった時点でキャリアガスを水素から窒素に切換え、ガス流の状態が安定した時点でＴＭＧ、トリメチルインジウム（ＴＭＩ）及びＭｅ−ＳｉＨ₃を導入してＩｎ組成の高い活性層６を成長する。
【００２３】
次の埋め込み部を形成する工程でＡｌＧａＮの平坦化を良好に進行させるためには、１０００℃以上の成膜温度が必要になる。この成膜温度への昇温過程の間に、すでに成長が完了しているＩｎＧａＮ活性層６の成分の蒸発が生じ、活性層６が劣化してしまう傾向がある。そこで、ＩｎＧａＮ活性層６の成膜が完了した時点で、低温ＡｌＧａＮ障壁層７１の成長を行う。この低温ＡｌＧａＮ障壁層７１はＡｌＧａＮ障壁層７の一部をなす膜であり、低温ＡｌＧａＮ障壁層７１の成膜は雰囲気ガス内のＧａＮと比較してＡｌＮの方がはるかに高温安定性が高い性質を利用するものである。ＡｌＮ組成比０．２程度の低温ＡｌＧａＮ障壁層７１を極くわずかの膜厚で積層しておくことで、上記のＧａＮ成分の蒸発現象を有効に阻止できる。低温ＡｌＧａＮ障壁層７１の膜厚は、数分子層程度すなわち２０Å程度以上であることが望ましい。この膜厚を厚くしすぎると、ｐ型層からの正孔の注入を阻害するため１００Å未満であることが望ましい。活性層６の成膜後に続いて基板温度を変更せずに、ただちに低温ＡｌＧａＮ障壁層７１を成長させる。低温ＡｌＧａＮ障壁層７１は低温で成長するため、ピット部はほとんど埋め込まれない。
【００２４】
次に、キャリアガスとしての水素とＮＨ₃を流しつつ、基板温度を再び１０５０℃に昇温し、ＴＭＧ，ＴＭＡとｐ型不純物であるＭｇの原料としてエチル−シクロペンタジエニルマグネシウム（Ｅｔ−Ｃｐ２Ｍｇ）を導入してｐ型ＡｌＧａＮ層の障壁層７を低温ＡｌＧａＮ障壁層７１上に０．０２μｍ積層する。
ｐ型ＡｌＧａＮの障壁層７を成膜した時点の断面では、１０５０℃という高温であることと、表面が平坦化し易いというＡｌＧａＮの性質のため、複数のピット（凹部）がｐ型ＡｌＧａＮで埋められる。よって、一旦平滑化がなされた後は、障壁層７上の成膜すべき各層は平坦に成膜され得る。埋め込み部５１が錐体形状若しくは切頭錐体形状の形成されるが、ピット形状に応じてこれらが連結した形状ともなる。
【００２５】
実施例の発光素子において、低温ＡｌＧａＮ障壁層７１のＡｌＮ組成比は、ＡｌＧａＮ障壁層７のＡｌＮ組成比より小さい。すなわち、低温ＡｌＧａＮ障壁層７１のＡｌＮ組成比が、ＡｌＧａＮ障壁層７のＡｌＮ組成比より大きくなると、ｐ型５から注入される正孔が、よりＡｌＮ組成比の小さい（すなわちバンドキャップの小さい）ＡｌＧａＮ障壁層７からなる埋め込み部５１に注入され易くなってしまうからである。
【００２６】
低温ＡｌＧａＮ障壁層７１のＡｌＮ組成比をＡｌＧａＮ障壁層７のものより小さくすることで、ｎ型層から注入された電子１６と同様に、ｐ型層側から注入される正孔は埋め込み部５１に阻止されて貫通転位１５に到達できなくなる。
したがって、活性層成長後、活性層の成長温度と略同一の温度で低温ＡｌＧａＮ障壁層７１を形成し、昇温後に第２のＡｌＧａＮ障壁層７を形成する。また、低温ＡｌＧａＮ障壁層７１のＡｌＮ組成比より、第２のＡｌＧａＮ障壁層７のＡｌＮ組成比を大きくする。
【００２７】
続いてＴＭＡの供給を停止し、障壁層７上にｐ型ＧａＮコンタクト層８を０．１μｍ成長する。その後、ＴＭＧ，Ｅｔ−Ｃｐ₂Ｍｇの供給を停止し、降温を開始し、基板温度が４００℃になった時点でＮＨ₃の供給も停止し、基板温度が室温になった時点でウエハを反応炉より取り出す。
ウエハを熱処理炉に設置し、処理温度は８００℃、時間は２０分、雰囲気は大気圧の窒素でｐ型発現処理を行なう。
【００２８】
得られたウエハの各々に対し、ｐ側電極用テラスとｎ側電極用の電流経路構造を形成する。一般的なフォトリソグラフィ、反応性イオンエッチング（ＲＩＥ）を用いて、ｐ型膜を含む不要な部分をウエハから除去し、部分的にｎ型ＧａＮ下地膜３を露出させる。
エッチングマスクを除去後、ＳｉＯ₂保護膜をスパッタリングなどの方法によって堆積させ、このＳｉＯ₂膜に対し、ｐ型テラス部にｐ側電極用窓部を、ｎ層露出部分にｎ側電極用窓部を形成する。
【００２９】
ｎ型ＧａＮ層３が露出している部分に、Ｔｉ（チタン）を５０ｎｍ、続いてＡｌ（アルミニウム）を２００ｎｍ蒸着し、ｎ側電極１４を形成する。ｐ型ＧａＮ層が露出している部分には、Ｎｉ（ニッケル）を５０ｎｍ、Ａｕ（金）を２００ｎｍ蒸着してｐ側電極１３を形成する。
このようにして作製されたウエハを劈開し、図１に示す発光素子を作製した。その後、各素子へ逆電圧を印加して電圧電流特性の測定を行なった。
【００３０】
図３は、本発明の実施例に基づき作製されたＬＥＤ素子の逆電圧電流リーク特性を示す図である。
図４は、比較対象用に作製した従来例のＬＥＤ素子の逆電圧電流リーク特性図である。この比較用素子は、前述のウエハ成膜工程において、第１の低不純物濃度層４を成膜せず、ＧａＮ下地層の膜厚さを０．１μｍ厚くし、かつピット発生層５（第２の低不純物濃度層）におけるＳｉ濃度をＧａＮ下地層と同一に設定した以外は図３のものと同一の構造を有している。図３及び図４から明らかなように、本発明に基づく実施例の素子ではリーク電流が激減している。本発明では、ピット発生層のＳｉドーピング量を、従来より大幅に下げ、１Ｅ１７／ｃｃと低く設定している。この結果、逆錐状孔部の頂点近傍に形成される空乏層の特にｎ層側の厚さが大幅に増大する。また、ピット発生層５下部にも第１の低不純物濃度層４を設けているので、たとえピット発生層の最下端でピットが発生しても、空乏層は第１の低不純物濃度層４内に形成される。従って、逆電圧印加時の空乏層中の電界が効果的に低減され、リーク電流が低減されるのである。本発明の効果を十分なものとするには、第１及び第２の低不純物濃度層中の不純物濃度を１Ｅ１７／ｃｃ以下とすることが好ましい。但し、極端に低く設定すると、順方向動作時の電圧が上昇する傾向があるため１Ｅ１６／ｃｃ未満とすることは好ましくない。また、十分な効果を上げるためには、第１の低不純物濃度層４の厚さが０．０５μｍ以上あることが好ましいが、０．２μｍを大幅に越えるほど厚く設定をすると、順方向動作時の電圧が上昇してしまう。
【００３１】
上記実施例の場合は、ｎ型層中の空乏層の厚さを増大させることで、リーク電流の低減を得るものである。一方、逆錐状孔部の頂点のｐ型側、すなわちｐ型ＡｌＧａＮ障壁層におけるＭｇドーピング量を低減しても空乏層の厚さを増大させることができ、リーク電流が低減される。しかしながらこの方法は前述の実施例ほど好ましい結果が得られない。順方向電流注入時（つまり通常動作時）の発光特性が犠牲になってしまうのである。ｐ型ＡｌＧａＮ障壁層の主な働きは、ｎ型層から活性層に注入された電子がｐ層側へ溢れ出す（オーバーフローと呼ぶ）を阻止することであるが、Ｍｇドーピング量を低減するとこのｐ型ＡｌＧａＮ障壁層のフェルミ準位がバンドギャップの中央寄りに移動し、その結果、電子に対する実効障壁高さが減少してしまうからである。また、ｐ型ＡｌＧａＮ障壁層の働きの一つは、逆錐状孔部を平坦に埋め込むことであるが、Ｍｇドーピング量を大幅に低減すると、この作用もまた阻害される傾向があるからである。
【００３２】
さらに本発明は整流用ダイオードなどの非発光素子に適用できる。この場合も、実施例の場合と同様に顕著な効果が得られる。
上記実施例では活性層に自然位(in-situ)で貫通転位部に孔部を開ける方法を用いたが、他の実施例としては活性層形成後にエッチングにより貫通転位部周囲に孔部を開ける方法を採用することもできる。すなわち、成長途中のウエハをエピタキシャル成長装置の外部に取り出して上記のエッチングを行なうこともできる。
【００３３】
また、上記実施例は単層膜構造のＬＥＤ（発光ダイオード）の場合について述べたが、本発明は多層膜構造を有する半導体レーザ素子の作製に用いても同様の効果を上げることができる。
【００３４】
【発明の効果】
本発明によれば、活性層のバンドギャップより大なるバンドギャップを有する埋め込み部が貫通転位を囲み貫通転位近傍にキャリアが拡散しないので、素子の発光特性が向上するとともに、逆電圧印加時のリーク電流を低減できる。
【図面の簡単な説明】
【図１】本発明の発光ダイオードの概略断面図。
【図２】本発明の発光ダイオードの活性層を示す概略拡大断面図。
【図３】本発明による実施例の発光ダイオードの電圧電流特性を示すグラフ。
【図４】比較例の発光ダイオードの電圧電流特性を示すグラフ。
【図５】本発明の他の実施例の発光ダイオードの活性層を示す概略拡大断面図。
【符号の説明】
１ サファイア基板
２ 低温成膜ＧａＮ（又はＡｌＮ）層
３ ｎ型ＧａＮ層
４ ｎ型Ａｌ_0.1Ｇａ_0.9Ｎ層（第１の低不純物濃度層）
５ ピット発生層（第２の低不純物濃度層）
６ ＩｎＧａＮ活性層
７ ｐ型Ａｌ_0.2Ｇａ_0.8Ｎ障壁層
８ ｐ型ＧａＮコンタクト層
１１ ＳｉＯ₂絶縁膜
１３ ｐ側電極
１４ ｎ側電極
１５ 貫通転位
７１ 低温ＡｌＧａＮ障壁

Claims (11)

1. ３族窒化物半導体からなる活性層と、前記活性層に隣接し、前記活性層のバンドギャップより大なるバンドギャップを有する材料からなる障壁層と、前記活性層において貫通転位を囲む位置に形成された孔部に前記障壁層と同一材料を装填することにより形成される埋め込み部と、を有する窒化物半導体素子であって、前記埋め込み部の底部において隣接する２つの半導体層のうち少なくとも一方が、１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 の不純物濃度を有することを特徴とする窒化物半導体素子。
2. 前記活性層は単一又は多重量子井戸構造を有することを特徴とする請求項１記載の窒化物半導体素子。
3. 前記障壁層は前記孔部を埋め、その表面が平坦な面で構成されていることを特徴とする請求項１又は２記載の窒化物半導体素子。
4. 前記埋め込み部は、錐体形状若しくは切頭錐体形状又はこれらが連結した形状を有することを特徴とする請求項１〜３のいずれか１記載の窒化物半導体素子。
5. 前記３族窒化物半導体は（Ａｌ_xＧａ_1-x）_1-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）であることを特徴とする請求項１〜４のいずれか１記載の窒化物半導体素子。
6. 前記埋め込み部の底部において隣接する２つの半導体層の両方が、１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 の不純物濃度を有することを特徴とする請求項１〜５のいずれか１記載の窒化物半導体素子。
7. ３族窒化物半導体からなる活性層と、前記活性層に隣接し前記活性層のバンドギャップより大なるバンドギャップを有する材料からなる障壁層と、前記活性層において貫通転位を囲む位置に形成された孔部に前記障壁層と同一材料を装填することにより形成される埋め込み部と、を有する窒化物半導体素子の製造方法であって、基板上に成膜された複数の半導体層上に３族窒化物半導体の活性層を形成する活性層形成工程と、前記孔部を前記活性層に形成するピット形成工程と、前記活性層上に前記障壁層の材料を積層し、前記孔部の側面を界面とする前記貫通転位の周囲に拡がる埋め込み部を形成する埋込部形成工程と、を含み、前記活性層形成工程前における、前記埋め込み部の底部において隣接する２つの前記半導体層の成膜工程のうちの少なくとも一方において、不純物添加濃度を１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 に設定することを特徴とする窒化物半導体素子の製造方法。
8. 前記ピット形成工程は、前記活性層形成工程前に、６００〜８５０℃の温度で前記半導体層を形成する工程を含むことを特徴とする請求項７記載の窒化物半導体素子の製造方法。
9. 前記ピット形成工程は、前記活性層形成工程後に、前記活性層をエッチングする工程を含むことを特徴とする請求項７記載の窒化物半導体素子の製造方法。
10. 前記活性層をエッチングする工程において、貫通転位に沿って食刻の一部が前記半導体層に到達する時点でエッチングを終了することを特徴とする請求項９記載の窒化物半導体素子の製造方法。
11. 埋め込み部の底部において隣接する２つの前記半導体層の成膜工程の両方において、不純物添加濃度を１×１０ ¹⁶ ｃｍ ^-3 〜１×１０ ¹⁷ ｃｍ ^-3 に設定することを特徴とする請求項７〜１０のいずれか１記載の窒化物半導体素子。

Images