[go: up one dir, main page]

KR101838019B1 - 발광 소자 및 그 제조 방법 - Google Patents

발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101838019B1
KR101838019B1 KR1020110102862A KR20110102862A KR101838019B1 KR 101838019 B1 KR101838019 B1 KR 101838019B1 KR 1020110102862 A KR1020110102862 A KR 1020110102862A KR 20110102862 A KR20110102862 A KR 20110102862A KR 101838019 B1 KR101838019 B1 KR 101838019B1
Authority
KR
South Korea
Prior art keywords
layer
pit
seed
light emitting
superlattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110102862A
Other languages
English (en)
Other versions
KR20130038481A (ko
Inventor
황정현
정종필
김종국
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110102862A priority Critical patent/KR101838019B1/ko
Publication of KR20130038481A publication Critical patent/KR20130038481A/ko
Application granted granted Critical
Publication of KR101838019B1 publication Critical patent/KR101838019B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 시드 전위를 포함하는 전위 시드층, 상기 전위 시드층 상에 배치되고, 상기 시드 전위에 대응하는 피트를 포함하는 피트층, 상기 피트층 상에 배치되는 초격자층, 상기 초격자층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함한다.

Description

발광 소자 및 그 제조 방법{LIGHT EMITTING DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 소자 및 그 제조 방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode : 이하, 'LED'라 칭함)는 전자와 홀의 재결합이라는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는데 사용되는 반도체 소자이다.
LED에 있어서, 발광되는 광의 주파수(혹은 파장)는 반도체 재료의 밴드 갭(band gap)에 관한 함수로서, 작은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 낮은 에너지와 긴 파장의 광자가 발생되고, 넓은 밴드 갭을 갖는 반도체 재료를 사용하는 경우 짧은 파장의 광자가 발생된다. 따라서, 발광하고자 하는 빛의 종류에 따라서 소자의 반도체 재료가 선택된다.
일반적으로 발광 소자는 빛을 발생하는 반도체층인 발광 구조물과, 전원이 공급되는 제1 전극과 제2 전극과, 전류 분산을 목적으로 하는 전류 차단층과, 발광 구조물과 오믹 접촉하는 오믹층과, 광추출 효율을 향상시키기 위한 ITO(Indium Tin Oxide)층을 포함할 수 있다. 이러한 일반적인 발광 소자의 구조에 대해서는 공개번호 10-2011-0093480에 개시되어 있다.
일반적으로 발광 소자는 ESD 및 신뢰성을 개선하기 위하여 브이 피트(V-pit) 구조를 갖는 에피(epi)를 사용한다. 이러한 브이 피트 구조를 갖는 에피를 성장하기 위하여 일반적으로 저온으로 GaN을 성장시켜 브이 피트를 형성하거나, 또는 다층의 초격자층(InGaN층)을 적층하여 브이 피트를 형성하는 방법이 사용될 수 있다.
그러나 첫 번째 방법은 저온 성장에 따라 에피의 품질이 저하되고, 형성되는 브이 피트의 균일성(uniformity)가 떨어질 수 있고, 두 번째 방법은 원하는 브이 피트를 얻기 위하여 20쌍 이상의 다층의 초격자층을 형성하여야 하기 때문에 공정 시간이 길고, 인듐에 의한 빛의 흡수가 일어날 수 있다.
실시 예는 광도 개선, 신뢰성 향상 및 공정 시간을 단축할 수 있는 발광 소자 및 그 제조 방법을 제공한다.
실시 예에 따른 발광 소자는 기판, 상기 기판 상에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되고, 시드 전위(seed dislocation)를 포함하는 전위 시드층, 상기 전위 시드층 상에 배치되고, 상기 시드 전위에 대응하는 피트(pit)를 포함하는 피트층, 상기 피트층 상에 배치되는 초격자층, 상기 초격자층 상에 배치되는 활성층, 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함한다.
상기 전위 시드층의 조성은 Inx(GaN)(1-x), 0<x<1일 수 있다. 상기 전위 시드층의 두께는 3nm ~ 10nm일 수 있다.
상기 피트층은 GaN을 포함하고, 두께는 20nm이하일 수 있다.
상기 초격자층은 3쌍 내지 10쌍의 초격자층들을 포함하며, 각 쌍의 초격자층은 InGaN/GaN층, 또는 InGaN/InGaN층일 수 있다.
실시 예에 따른 발광 소자의 제조 방법은 기판 상에 제1 도전형 반도체층을 형성하는 단계, 상기 제1 도전형 반도체층 상에 시드 전위를 포함하는 전위 시드층을 형성하는 단계, 상기 시드 전위에 대응하는 피트를 포함하는 피트층을 형성하는 단계, 상기 피트층 상에 초격자층을 형성하는 단계, 및 상기 초격자층 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계를 포함한다.
상기 전위 시드층을 형성하는 단계는 상기 제1 도전형 반도체층의 성장 온도보다 낮은 성장 온도에서 3nm ~ 10 nm의 두께로 InGaN층을 성장할 수 있다.
상기 피트층을 형성하는 단계는 제1 성장 온도로 상기 전위 시드층 상에 제1 피트층을 형성하는 단계, 및 제2 성장 온도로 상기 제1 피트층 상에 제2 피트층을 형성하는 단계를 포함하며, 상기 제2 성장 온도는 상기 제1 성장 온도보다 높을 수 있다.
상기 제1 피트층 및 상기 제2 피트층은 GaN층이며, 상기 제1 성장 온도는 700℃ ~ 800℃이고, 상기 제2 성장 온도는 800℃ ~ 1000℃일 수 있다.
상기 초격자층을 형성하는 단계는 상기 피트층 상에 초격자 구조를 갖는 3쌍 내지 10쌍의 InGaN층/GaN층 또는 InGaN층/InGaN층을 형성할 수 있다.
실시 예는 광도 개선, 신뢰성 향상 및 공정 시간을 단축할 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2 내지 도 5는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 6은 실시 예에 따른 발광 소자의 광도를 나타낸다.
도 7은 도 1에 도시된 발광 소자의 일부 확대도를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
실시 예의 설명에 있어서, 각 구성요소(element)의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예들을 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타내며, 도 7은 도 1에 도시된 발광 소자(100)의 일부 확대도를 나타낸다. 도 1 및 도 7을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 제1 도전형 반도체층(120), 시드 전위(seed dislocation)를 포함하는 전위 시드층(125), 피트층(pit layer, 130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)을 포함한다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴(미도시)이 형성될 수 있다.
기판(110)과 그 위에 형성되는 반도체층과는 격자 상수와 열팽창 계수의 차이로 인해 반도체층 성장시 또는 성장된 후의 반도체층은 내부적으로 많은 스트레스를 받게 되고 결함이 발생하게 되는데, 기판(110)의 격자 상수와 그 위에 성장하고자 하는 반도체층의 격자 상수의 차이를 줄이기 위하여 기판(110) 위에 버퍼층(115)이 마련될 수 있다.
버퍼층(115)은 3족 내지 6족 원소가 결합하는 형태일 수 있다. 예컨대 버퍼층(115)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(115)은 단일층 또는 다층 구조일 수 있으며, 2족 원소(Mg 등) 또는 4족 원소(Si 등)가 불순물로 도핑될 수도 있다. 버퍼층(115) 상에 언도프트 반도체층(미도시)이 마련될 수 있다. 언도프트 반도체층은 그 위에 적층되는 반도체층의 품질을 향상시키기 위함이다. 언도프트 반도체층은 undoped GaN층으로 구현될 수 있다.
제1 도전형 반도체층(120)은 버퍼층(115) 상에 배치되며, 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(120)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(120)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(120)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
전위 시드층(125)는 제1 도전형 반도체층(120) 상에 배치된다. 전위 시드층(125)은 제1 도전형 반도체층(120)과의 격자 상수의 차이로 인한 결정 결함이 존재하며, 이에 기인하는 시드 전위(seed dislocation, 125-1)를 포함한다. 여기서 전위라 함은 주기적인 결정 구조에서 원자가 빠져 있는 것을 공공(vacancy)이라 하는데, 이들 공공이 불규칙한 형태로 모여 있는 것을 말한다.
전위 시드층(125)에 포함되는 시드 전위(125-1)는 인접하는 전위들이 나사 또는 나선형으로 회전하여 모인 형태일 수 있다. 이때 시드 전위(125-1)는 인접하는 전위들이 전위 시드층(125)의 표면에서 한 곳으로 모이는 형태일 수 있다. 전위 시드층(125)의 두께는 3nm ~ 10nm일 수 있다. 전위 시드층(125)은 InGaN층일 수 있으며, 그 조성식은 Inx(GaN)(1-x), 0<x<1일 수 있다. 전위 시드층(125)은 단일층 또는 멀티층일 수 있다. 예컨대, 시드 전위(125-1)는 전위 시드층(125) 상에 상하 방향으로 확장하여 형성될 수 있다.
전위 시드층(125)에서 인접하는 전위들이 나선형으로 회전하여 모이게 되기 때문에 전위 밀도가 감소하며, 이로 인하여 실시 예는 고품질 또는 신뢰성이 향상된 반도체층(예컨대, 활성층(145), 및 제2 도전형 반도체층(150))을 형성할 수 있다.
피트층(130)은 전위 시드층(125) 상에 마련되며, 시드 전위(125-1)에 대응하는 브이 피트(v-pit, 130-1)를 포함한다. 예컨대, 브이 피트(130-1)는 시드 전위(125-1)에 수직 방향으로 정렬될 수 있다. 이때 피트층(130)의 두께는 20nm이하일 수 있다. 피트층(130)은 질화물 반도체, 예컨대, GaN층일 수 있다.
초격자층(140)은 피트층(130) 상에 마련되며, 복수의 초격자층들(140-1 내지 140-n, 3≤n≤10)을 포함할 수 있다. 여기서 복수의 초격자층들(140-1 내지 140-n, 3≤n≤10) 각각은 초격자 구조를 갖는 한 쌍의 InGaN/GaN층, 또는 InGaN/InGaN층일 수 있다.
초격자층(140)은 피트층(130)의 브이 피트(130-1) 상에 위치하는 피트(pit, 141)를 갖는다. 피트층(130)의 브이 피트(130-1) 및 초격자층의 피트(141)는 다른 부분에 비하여 높은 저항을 가지며, 이들(130-1, 141)은 ESD(ElectroStatic Discharge)로부터 소자를 보호하는 역할 또는 전류를 분산하여 발광 효율을 향상시키는 역할을 할 수 있다. 따라서 실시 예는 일정한 밀도(density)를 갖는 브이 피트들(130-1)의 형성이 가능하기 때문에 ESD 개선 및 발광 효율을 향상시킬 수 있다.
활성층(145)은 초격자층(140) 상에 마련되며, 제1 도전형 반도체층(120) 및 제2 도전형 반도체층(150)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(145)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(145)이 양자우물구조인 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 도전형 반도체층(150)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(150)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 도전형 반도체층(150)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 도전형 반도체층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
실시 예는 전위 시드층에 의하여 피트층(130)의 두께가 20nm 이하로 얇더라도 원하는 사이즈(size)의 브이 피트(130-1)를 용이하게 형성할 수 있다. 또한 실시 예는 적은 수의, 예컨대, 3쌍 내지 10쌍의 초격자층들(예컨대, 140-1 내지 140-4)을 형성하더라도 일정한 밀도(density)를 갖는 브이 피트들(130-1)을 형성할 수 있어, 발광 소자의 광도를 향상시킬 수 있다.
도 2 내지 도 5는 실시 예에 따른 발광 소자의 제조 방법을 나타낸다.
도 2를 참조하면, 성장 기판(110) 상에 버퍼층(115)을 성장시킨다. 버퍼층(115)의 조성은 도 1에서 설명한 바와 동일할 수 있으며, 버퍼층(115)은 금속유기 화학 기상 증착(MOCVD), 분자선 성장(MBE) 또는 수소화물 기상 성장(HVPE) 방법 등을 사용하여 형성할 수 있다. 저온에서 고온(예컨대, 500~1500℃)까지의 성장 온도 조건에서 단결정의 박막을 성장하여 버퍼층(115)을 형성할 수 있다.
그리고 버퍼층(115) 상에 제1 도전형 반도체층(120)을 성장시킨다. 버퍼층(115)을 생략할 경우에는 기판(110) 상에 제1 도전형 반도체층(120)을 성장시킬 수 있다. 제1 도전형 반도체층(120)의 조성은 도 1에서 설명한 바와 동일할 수 있다.
다음으로 제1 도전형 반도체층(120) 상에 전위 시드층(125)을 형성한다. 전위 시드층(125)의 조성 및 두께는 도 1에서 설명한 바와 동일할 수 있다. 전위 시드층(125)은 제1 도전형 반도체층(120)의 성장 온도보다 낮은 성장 온도 조건, 예컨대, 500 ~ 800℃에서 In 대비 GaN의 몰분율을 50%이하로 흘리면서 3nm ~ 10 nm의 두께로 InGaN층을 성장시킬 수 있다.
상기 성장 조건으로 InGaN층을 성장시키면, 전위 시드층(125) 내에는 시드 전위들(125-1)이 형성될 수 있다. 여기서 시드 전위들(125-1)은 나사 또는 나선형 모양일 수 있다. 형성되는 시드 전위들(125-1)의 균일성은 성장 조건에 따라 향상될 수 있다.
다음으로 도 3을 참조하면, 전위 시드층(125) 상에 복수의 브이 피트들(V-pits)을 포함하는 피트층(130)을 형성한다.
피트층(130) 내부에는 시드 전위(125-1)에 대응하는 브이 피트(130-1)가 형성될 수 있다. 브이 피트(130-1)는 피트층(130)의 성장 과정에서 자발적으로 형성될 수 있다. 예컨대, 고온에서 빠른 속도로 피트층(130)을 전위 시드층(125) 상에 2 차원(2 Dimension) 또는 3차원 성장시킬 경우, 시드 전위(125-1)와 같이 결함이 형성된 영역에 대응하여 피트층(130) 내에 V 형상의 피트(130-1)가 형성될 수 있다.
예컨대, 제1 성장 온도로 전위 시드층(125) 상에 제1 피트층(132)을 형성하고, 제2 성장 온도로 제1 피트층(134) 상에 제2 피트층(134)을 형성할 수 있다. 제1 피트층(132)은 제1 GaN층일 수 있으며, 제2 피트층(134)은 제2 GaN층일 수 있다.
제1 GaN층(132)의 제1 성장 온도는 제2 GaN층(134)의 제2 성장 온도보다 작을 수 있다. 예컨대, 제1 GaN층(132)의 제1 성장 온도는 700℃ ~ 800℃일 수 있고, 제2 GaN층(134)의 제2 성장 온도는 800℃ ~ 1000℃일 수 있다.
전위 시드층(125)의 시드 전위들(125-1)은 피트층(130) 성장 시 형성되는 브이 피트의 시드(seed) 역할한다. 따라서 실시 예는 시드 전위들(125-1)에 의하여 피트층(130)에 브이 피트(130-1)를 용이하게 형성할 수 있다. 즉 피트층(130)의 두께가 20nm 이하라 하더라도 원하는 사이즈(size)의 브이 피트(130-1)를 용이하게 형성할 수 있다.
또한 실시 예는 시드 전위들(125-1)의 균일성을 향상시킴으로써 피트층(130)에 균일성이 향상된 브이 피트(130-1)를 형성할 수 있다.
다음으로 도 4를 참조하면, 피트층(130) 상에 초격자층(140)을 형성한다. 이때 형성되는 초격자층(140)은 초격자 구조를 갖는 3쌍 내지 10쌍의 InGaN층/GaN층 또는 InGaN층/InGaN층일 수 있다.
형성되는 초격자층(140)에는 피트층(130)의 브이 피트(130-1)에 대응하는 피트(예컨대, 141-1 내지 141-4)가 형성될 수 있다. 예컨대, 초격자 구조를 갖는 3쌍 내지 10쌍의 초격자층들 각각은 피트(예컨대, 141-1,141-2,141-3, 141-4)를 포함할 수 있다.
실시 예는 시드 전위들(125-1)에 의하여 브이 피트(130-1) 형성이 용이하므로 적은 수, 예컨대, 3쌍 내지 10쌍의 초격자층들(예컨대, 140-1 내지 140-4)을 형성하더라도 원하는 크기 및 일정한 밀도(density)를 갖는 브이 피트들(예컨대, 130-1, 141-1 내지 141-4)을 형성할 수 있어, 공정 시간을 줄일 수 있고, 발광 소자의 광도를 향상시킬 수 있다.
도 6은 실시 예에 따른 발광 소자의 광도를 나타낸다. 여기서 X1은 일반적인 발광 소자를 나타내고, X2는 실시 예에 따른 발광 소자를 나타내고, Y축은 발광 소자의 광도(Po)를 나타낸다.
도 6을 참조하면, 실시 예는 일반적인 발광 소자와 비교할 때, 광도 및 산포가 개선됨을 알 수 있다.
다음으로 도 5를 참조하면, 초격자층(140) 상에 활성층(145) 및 제2 도전형 반도체층(150)을 형성한다. 활성층(145) 및 제2 도전형 반도체층(150)의 조성은 도 1에서 설명한 바와 동일할 수 있다.
초격자층(140) 상에 형성되는 활성층(145)의 일부는 초격자층(140)의 피트(예컨대, 141-4) 내에 채워진다. 활성층(145)은 초격자층(140)의 피트(예컨대, 141-4) 내에 채워진 브이 피트(145-1)를 가질수 있다. 제2 도전형 반도체층(150)은 활성층(145) 상에 형성되며, 활성층(145)의 브이 피트(145-1)를 채운다. 피트층(130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)에서 브이 피트(예컨대, 130-1,141-1 내지 141-4, 145-1)가 형성되는 부분은 나머지 부분에 비하여 저항이 높을 수 있다.
상술한 제1 도전형 반도체층(120), 전위 시드층(125), 피트층(130), 초격자층(140), 활성층(145), 및 제2 도전형 반도체층(150)은 금속 유기 화학 기상 증착(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 기상 증착(CVD; Chemical Vapor Deposition), 플라즈마 화학 기상 증착(PCVD; Plasma-enhanced Chemical Vapor Deposition), 분자선 성장(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장 방법을 통해 형성할 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 제1 와이어(522), 제2 와이어(524), 반사판(530) 및 수지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 캐비티(cavity)가 형성된 구조이다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 와이어(522) 및 제2 와이어(524)를 통하여 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다.
도 8에 도시된 실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 조명 장치는 광을 투사하는 광원(750)과 광원(750)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 이때 기판(754) 상에 구비되는 발광 소자 패키지(752)는 도 8에 도시된 실시 예일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 8에 도시된 실시 예에 따른 발광 소자 패키지일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 115: 버퍼층
120: 제1 도전형 반도체층 125: 전위 시드층
125-1: 시드 전위 130: 피트층
140: 초격자층 145: 활성층
150: 제2 도전형 반도체층.

Claims (11)

  1. 기판;
    상기 기판 상에 배치되는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되고, 다수의 시드 전위를 포함하는 전위 시드층;
    상기 전위 시드층 상에 수직 방향으로 정렬 배치되고, 상기 다수의 시드 전위에 대응하는 다수의 브이 피트(pit)를 포함하는 피트층;
    상기 다수의 브이 피트 상에 위치하는 다수의 피트를 가지며, 상기 피트층 상에 배치되며 복수의 층으로 이루어지는 초격자층;
    상기 초격자층의 다수의 피트 내에 채워지는 브이 피트를 가지며, 상기 초격자층 상에 배치되는 활성층; 및
    상기 활성층의 브이 피트를 채우면서 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 전위 시드층의 조성은 Inx(GaN)(1-x), 0<x<1인 발광 소자.
  3. 제2항에 있어서,
    상기 전위 시드층의 두께는 3nm ~ 10nm인 발광 소자.
  4. 제1항에 있어서,
    상기 피트층은 GaN을 포함하고, 상기 피트층의 두께는 20nm이하인 발광 소자.
  5. 제1항에 있어서, 상기 초격자층은,
    3쌍 내지 10쌍의 초격자층들을 포함하며,
    각 쌍의 초격자층은 InGaN/GaN층, 또는 InGaN/InGaN층인 발광 소자.
  6. 제1항에 있어서,
    상기 시드 전위는 상기 전위 시드층 상에 상하 방향으로 확장되는 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020110102862A 2011-10-10 2011-10-10 발광 소자 및 그 제조 방법 Expired - Fee Related KR101838019B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110102862A KR101838019B1 (ko) 2011-10-10 2011-10-10 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110102862A KR101838019B1 (ko) 2011-10-10 2011-10-10 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130038481A KR20130038481A (ko) 2013-04-18
KR101838019B1 true KR101838019B1 (ko) 2018-03-13

Family

ID=48438989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110102862A Expired - Fee Related KR101838019B1 (ko) 2011-10-10 2011-10-10 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101838019B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217640B4 (de) * 2012-09-27 2020-02-20 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR102075987B1 (ko) * 2014-02-04 2020-02-12 삼성전자주식회사 질화물 반도체 발광소자
KR102160776B1 (ko) * 2014-03-27 2020-09-29 엘지이노텍 주식회사 발광 소자
CN105226149B (zh) * 2015-11-02 2018-12-25 厦门市三安光电科技有限公司 一种led外延结构及制作方法
CN119153599B (zh) * 2024-11-18 2025-04-25 江西兆驰半导体有限公司 发光二极管外延片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3909811B2 (ja) * 2001-06-12 2007-04-25 パイオニア株式会社 窒化物半導体素子及びその製造方法

Also Published As

Publication number Publication date
KR20130038481A (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
US8497493B2 (en) Growth substrate and light emitting device
US8421099B2 (en) Light emitting device, light emitting device package, and display device
US8426844B2 (en) Light emitting device, light emitting device package, and display device therewith
KR101838019B1 (ko) 발광 소자 및 그 제조 방법
US8729576B2 (en) Light emitting device
KR101827973B1 (ko) 발광소자
CN102214760B (zh) 发光器件和发光器件封装
KR102160776B1 (ko) 발광 소자
KR102016515B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
EP3401966B1 (en) Semiconductor device
KR102066618B1 (ko) 발광 소자
KR102170212B1 (ko) 발광소자
KR101992364B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR101863871B1 (ko) 발광소자
KR101786084B1 (ko) 발광소자의 제조방법
KR20130076335A (ko) 발광소자
KR102076237B1 (ko) 발광 소자
KR102066621B1 (ko) 발광 소자
KR20130057136A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101880131B1 (ko) 발광소자 및 그 제조방법
KR101874904B1 (ko) 발광 소자
KR20130061342A (ko) 발광소자
KR20130065094A (ko) 발광 소자
US20150179882A1 (en) Light emitting device and light emitting device package having the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20111010

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20160922

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20111010

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170717

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180307

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180308

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210215

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220207

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230221

Start annual number: 6

End annual number: 6

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241218