[go: up one dir, main page]

KR102369934B1 - 칩 실장장치 및 이를 이용한 칩 실장방법 - Google Patents

칩 실장장치 및 이를 이용한 칩 실장방법 Download PDF

Info

Publication number
KR102369934B1
KR102369934B1 KR1020170079749A KR20170079749A KR102369934B1 KR 102369934 B1 KR102369934 B1 KR 102369934B1 KR 1020170079749 A KR1020170079749 A KR 1020170079749A KR 20170079749 A KR20170079749 A KR 20170079749A KR 102369934 B1 KR102369934 B1 KR 102369934B1
Authority
KR
South Korea
Prior art keywords
chips
substrate
laser beam
normal
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170079749A
Other languages
English (en)
Other versions
KR20190000582A (ko
Inventor
이진섭
성한규
김용일
심성현
이동건
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170079749A priority Critical patent/KR102369934B1/ko
Priority to US15/869,405 priority patent/US10607877B2/en
Priority to CN201810635217.8A priority patent/CN109121318B/zh
Publication of KR20190000582A publication Critical patent/KR20190000582A/ko
Application granted granted Critical
Publication of KR102369934B1 publication Critical patent/KR102369934B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H01L2224/75901—Means for monitoring the connection process using a computer, e.g. fully- or semi-automatic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

일 실시예는, 대향하는 제1 및 제2 면을 갖는 투광성 기판, 상기 제1 면에 도포된 희생층 및 상기 희생층 상에 부착된 복수의 칩들을 포함하는 제1 기판을 준비하는 단계; 상기 복수의 칩들을 테스트하여, 상기 복수의 칩들 중 정상 칩들과 불량 칩들의 좌표를 정의하는 제1 매핑 데이터를 준비하는 단계; 상기 제1 면의 하부에, 솔더층이 도포된 일면을 갖는 제2 기판을 배치하는 단계; 상기 제1 매핑 데이터에 따른 상기 정상 칩들의 좌표에 대응되는 위치에서, 상기 투광성 기판의 제2 면으로부터 제1 레이저빔을 선택적으로 조사하여 상기 희생층을 제거함으로써, 상기 정상 칩들을 상기 투광성 기판에서 분리시켜 상기 제2 기판 상에 배치하는 단계; 및 상기 솔더층에 제2 레이저빔을 조사하여, 상기 정상 칩들을 상기 제2 기판에 실장하는 단계를 포함하는 칩 실장방법을 제공한다.

Description

칩 실장장치 및 이를 이용한 칩 실장방법{CHIP MOUNTING APPARATUS AND METHOD USING THE SAME}
본 발명은 칩 실장장치 및 이를 이용한 칩 실장방법에 관한 것이다.
실장 기판에 실장되는 칩의 크기가 점차 소형화됨에 따라, 대량생산과 고집적화가 용이한 표면 실장법(Surface Mounting Technology: SMT)이 칩 실장공정에 사용되고 있다.
이러한 표면 실장법으로는 실장 기판에 솔더 페이스트(solder paste)와 플럭스(flux)를 도포한 후, 실장할 칩을 개별적으로 배치하고, 리플로우(reflow) 장비를 통과시켜 도포된 금속을 용해시킨 후, 이를 냉각시켜 경화시키는 방법이 주로 사용되고 있다.
그러나, 칩의 크기가 마이크로 미터 단위의 크기까지 소형화되고, 실장해야되는 칩의 개수가 수십만개에서 수백만개가 되는 경우(예를 들어, 마이크로LED를 이용하여 디스플레이를 구성하는 경우)에는, 실장할 칩을 개별적으로 부착하는 데에 많은 시간이 소요되어 양산성이 낮은 문제점이 있었다.
본 발명의 해결하고자 하는 과제 중 하나는, 칩을 실장하는 데에 소요되는 시간을 감소시킬 수 있는 칩 실장장치 및 실장방법을 제공하는데 있다.
본 발명의 일 실시예는, 대향하는 제1 및 제2 면을 갖는 투광성 기판, 상기 제1 면에 도포된 희생층 및 상기 희생층 상에 부착된 복수의 칩들을 포함하는 제1 기판을 준비하는 단계; 상기 복수의 칩들을 테스트하여, 상기 복수의 칩들 중 정상 칩들과 불량 칩들의 좌표를 정의하는 제1 매핑 데이터를 준비하는 단계; 상기 제1 면의 하부에, 솔더층이 도포된 일면을 갖는 제2 기판을 배치하는 단계; 상기 제1 매핑 데이터에 따른 상기 정상 칩들의 좌표에 대응되는 위치에서, 상기 투광성 기판의 제2 면으로부터 제1 레이저빔을 선택적으로 조사하여 상기 희생층을 제거함으로써, 상기 정상 칩들을 상기 투광성 기판에서 분리시켜 상기 제2 기판 상에 배치하는 단계; 및 상기 솔더층에 제2 레이저빔을 조사하여, 상기 정상 칩들을 상기 제2 기판에 실장하는 단계를 포함하는 칩 실장방법을 제공한다.
본 발명의 일 실시예는, 희생층에 의해 제1 기판에 부착된 복수의 칩들을 테스트하여, 상기 복수의 칩들 중 정상 칩들과 불량 칩들의 좌표를 정의하는 매핑 데이터를 준비하는 테스트부; 상기 매핑 데이터에 기초하여, 상기 정상 칩들이 부착된 영역에 제1 레이저빔을 조사하여 상기 희생층을 제거함으로써, 상기 정상 칩들을 상기 제1 기판에서 분리하는 제1 레이저 광원부; 및 분리된 상기 정상 칩들이 안착되는 제2 기판에 제2 레이저 빔을 조사함으로써, 상기 정상 칩들을 상기 제2 기판에 실장하는 제2 레이저 광원부;를 포함하는 칩 실장장치를 제공한다.
본 발명의 기술적 사상에 따른 칩 실장장치 및 실장방법은 웨이퍼 상의 칩을 실장 기판에 곧바로 실장할 수 있으므로, 칩을 실장하는 데에 소모되는 시간이 감소되는 효과가 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 내지 도 4a, 도 5, 도 6a 및 도 7a는 본 발명의 일 실시예에 따른 칩 실장방법을 설명하기 위한 주요 공정별 단면도이다.
도 4b는 웨이퍼 상의 복수의 칩들을 테스트하여 준비한 제1 매핑 데이터의 일 예이다.
도 6b는 도 6a의 A부분을 확대한 도면이다.
도 7b는 도 7a의 C부분을 확대한 도면이다.
도 8은 본 발명의 일 실시예에 따른 칩 실장장치의 블럭도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다. 도 1 내지 도 4a, 도 5, 도 6a 및 도 7a는 본 발명의 일 실시예에 따른 칩 실장방법을 설명하기 위한 주요 공정별 단면도이다. 도 4b는 웨이퍼 상의 복수의 칩들을 테스트하여 준비한 제1 매핑 데이터의 일 예이다. 도 6b는 도 6a의 A부분을 확대한 도면이고, 도 7b는 도 7a의 C부분을 확대한 도면이다.
본 발명의 일 실시예에 의한 칩 실장방법은, 실장하려는 복수의 칩들이 부착된 제1 기판을 준비하는 단계, 상기 복수의 칩들을 테스트하고 결과값에 따라 칩의 좌표를 매핑한 제1 매핑 데이터를 준비하는 단계, 제1 기판의 하부에 제2 기판을 배치하는 단계, 상기 제1 기판에 제1 레이저를 조사하여 복수의 칩들을 제2 기판 상에 배치하는 단계, 및 제2 기판에 제2 레이저를 조사하여 실장하는 단계를 포함할 수 있다. 일 실시예의 칩은 웨이퍼 레벨 패키지(Wafer Level Package, WLP)일 수 있다. 구체적으로는, LED 디스플레이의 화소를 구성하는 마이크로LED(micro LED)일 수 있다.
먼저, 도 1에 도시된 바와 같이, 투광성 지지 기판(110) 상에 희생층(120)을 형성할 수 있다.
상기 투광성 지지 기판(110)은 후술하는 제1 레이저빔이 투과할 수 있는 광투과성의 성질을 갖되, 후속 공정에서 복수의 칩들이 배치되어 견고하게 지지될 수 있을 정도의 경도를 갖는 물질이면 어느 것이나 채용 가능하다. 예를 들어, 상기 투광성 지지 기판(110)은 이에 한정되지는 않으나, 투광성을 가지는 물질인, 유리(glass), 석영(quartz), 사파이어, SiC 또는 Si로 이루어질 수 있다. 상기 투광성 지지 기판(110)은 제1 면(110a) 및 상기 제1 면(110a)에 반대되는 제2 면(110b)을 갖는 판상으로서, 웨이퍼 형상으로 형성될 수 있다.
상기 희생층(120)은 후속 공정에서 복수의 칩이 부착되는 층으로서, 특정 레벨 이상의 에너지를 흡수하면, 표면에서 에블레이션(ablation) 현상이 발생하는 물질로 이루어질 수 있다. 예를 들어, 상기 희생층(120)은 상기 투광성 지지 기판(110) 상에 액상의 폴리이미드(polyimid)를 스핀코팅(spin-coating)하여 형성할 수 있다. 에블레이션 현상이란 물질층에 레이저와 같은 고에너지의 파장이 조사되면, 물질층의 표면이 급격하게 용융, 기화됨으로써 물질층의 일부가 제거되는 현상을 의미한다. 따라서, 후속공정에서 복수의 칩들이 부착된 상기 희생층(120)에 레이저 빔을 조사함으로써 복수의 칩들을 상기 희생층(120)에서 손쉽게 분리할 수 있다. 일 실시예의 경우, 상기 희생층(120)은 UV 레이저 빔이 조사되면 용융, 기화되는 UV감광층일 수 있다.
다음으로, 도 2에 도시된 바와 같이, 복수의 칩(131a)을 상기 희생층(120)에 부착하여 제1 기판(100)을 준비할 수 있다. 상기 복수의 칩(131a)은 웨이퍼 레벨 패키지일 수 있으며, 일 실시예의 경우, 상기 복수의 칩(131a)은 각각 디스플레이의 화소를 구성하는 마이크로LED일 수 있다.
실시예에 따라서는, 상기 복수의 칩(131a)은 미리 임시 지지 기판(T)에 접착층(BL)으로 부착된 형태로 제공될 수도 있다. 상기 임시 지지 기판(T)은 상기 복수의 칩(131a)을 지지하여, 상기 복수의 칩(131a)을 투광성 지지 기판(110)에 부착하기 전에 손상되는 것을 방지할 수 있다. 실시예에 따라서는, 상기 복수의 칩(131a)은 임시 지지 기판(T)에 부착되지 않은 상태로 제공될 수도 있다. 상기 임시 지지 기판(T)은 투광성을 가지는 물질로 이루어질 수 있다. 예를 들어, 상기 임시 지지 기판(T)은 이에 한정되지는 않으나 유리(glass), 석영(quartz), 사파이어, SiC 또는 Si로 이루어질 수 있다. 상기 접착층(BL)은 UV광이 조사되면 접착력이 감소되는 UV감광성 필름을 사용할 수 있다. 상기 복수의 칩(131a)의 제1 및 제2 전극(132, 133)은 접착층(BL)에 부착되도록 배치되어, 상기 접착층(BL)의 접착력이 감소되어 상기 복수의 칩(131a)이 분리되면, 제1 및 제2 전극(132, 133)이 노출될 수 있다. 상기 복수의 칩(131a)은 개별 소자 단위로 분리되지 않은 소자층(130a) 형태로 상기 임시 지지 기판(T) 상에 부착될 수 있다.
다음으로, 도 3을 참조하면, 블레이드(B)를 이용하여 소자층(130a)을 개별 패키지 몸체(131) 단위로 절단함으로써, 개별소자 단위의 칩(130)으로 분리하는 다이싱(dicing)공정이 수행될 수 있다. 다만, 블레이드(B)를 이용하여 다이싱하는 방법에 한정하는 것은 아니며, 레이저 빔을 조사하여 분리하는 방법을 적용할 수도 있다.
다음으로, 도 4a를 참조하면, 다이싱된 복수의 칩(130)을 각각 테스트하여 정상 동작하는 칩들과 불량 칩들의 좌표를 정의하는 제1 매핑 데이터를 준비할 수 있다.
복수의 칩(130)의 테스트는, 칩의 종류에 따라 칩들의 적상 작동을 판별할 수 있는 다양한 방법이 적용될 수 있다. 예를 들어, 복수의 칩(130)의 제1 및 제2 전극(132, 133)에 프로브(P)를 이용하여 전원을 인가하고, 방출되는 광을 측정하는 방법이 사용될 수 있다. 다만 이에 한정되는 것은 아니며, 칩(130)의 표면에 자외선 또는 레이저 빔을 조사하고, 표면에서 반사되는 광을 측정하는 방법과 같이 다양한 측정법이 사용될 수 있다. 이러한 테스트를 통해, 복수의 칩(130)의 정상 작동 여부를 확인하고, 각 칩들의 좌표를 정의하여 제1 매핑 데이터를 준비한다. 도 4b는 이러한 과정을 통해 준비된 제1 매핑 데이터의 일 예로서, 복수의 칩(130)의 정상 동작 여부가, 각 칩의 좌표에 대응되는 위치에, '○' 또는 '×'로 표시된 것을 볼 수 있다. 일 실시예에서는 정상 동작하는 칩(이하 '정상 칩'이라 함)을 '○'로 표시하고, 정상 동작하지 않는 칩(이하 '불량 칩'이라 함)을 '×'로 표시한 경우를 예로 들어 설명한다. 또한, 도시된 복수의 칩(130)의 제1 매핑 데이터가 D그룹의 데이터인 것으로 예를 들어 설명한다. D그룹은 가장 왼쪽부터 순차적으로 배치된 칩(130-1, 130-2, 130-3)이 각각 '정상 칩', 불량 칩', '정상 칩' 인 경우를 예를 들어 설명한다.
다음으로, 도 5에 도시된 바와 같이, 상기 제1 기판(100)을 뒤집어 복수의 칩(130)이 제1 기판(100)의 하면에 배치되도록 하고, 상기 제1 기판(100)의 하부에 제2 기판(200)을 배치할 수 있다.
상기 제2 기판(200)은 후속공정에서 복수의 칩(131a)이 실장되는 실장 기판으로서, 일면에는 복수의 칩(130)이 실장되는 회로 배선(221, 222)이 배치된다. 상기 제2 기판(200)은 PCB, MCPCB, MPCB, FPCB 등의 기판이 제공될 수 있으며, 실장 기판(1001)의 구조는 다양한 형태로 응용될 수 있다. 회로 배선(221, 222)은 복수의 칩(130)과 접하는 면에 솔더층(231, 232)이 도포되어, 후속공정에서 상기 솔더층(231, 232)에 제2 레이저빔을 조사하여 가열하면, 상기 솔더 층(231, 232)이 용융되어 상기 회로 배선(221, 222)에 복수의 칩(130)을 실장시킬 수 있다. 일 실시예의 경우, 상기 솔더층(231, 232)는 솔더 페이스트(solder paste)로 이루어질 수 있다. 일 실시예에서는 제2 기판(200)은 LED디스플레이의 단위 모듈기판일 수 있다. 상기 제2 기판(200)의 폭(W2)은 제1 기판(100)의 폭(W1)과 상이할 수 있다. 예를 들어, 제1 기판(100)은 8인치의 폭을 가지는 웨이퍼일 수 있으며, 제2 기판(200)은 수 cm의 폭을 가지는 단위 모듈기판일 수 있다.
또한, 상기 제1 기판(100)과 제2 기판(200)은 일정한 간격(W3)을 두고 서로 마주보도록 배치될 수 있다. 상기 간격(W3)은 약 100um 내지 약 1mm일 수 있다. 간격(W3)이 100um 미만인 경우에는, 제1 기판(100)과 제2 기판(200) 사이의 공간이 과도하게 좁아져, 제1 기판(100)에서 낙하한 칩이 제1 기판(100)에 재부착될 수 있으며, 간격(W3)이 1mm를 초과하는 경우에는, 제1 기판(100)에서 분리된 칩(130)이 낙하하는 속도에 의해 회로 배선(221, 222) 상에 오정렬될 확률이 높아진다.
또한, 상기 제1 기판(100)의 상부에는, 복수의 칩(130)에 제1 레이저빔을 발진하는 제1 레이저 광원부(300)가 배치되며, 제2 기판(200)의 하부에는 복수의 칩(130)을 제2 기판(200)에 실장하기 위한 제2 레이저 광원부(400)가 배치될 수 있다. 상기 제1 및 제2 레이저 광원부(300, 400)에는 각각 복수의 칩(130)이 배치된 위치를 파악하고, 정렬 상태를 확인하기 위한 광학장치로서 제1 및 제2 카메라(C1, C2)가 포함될 수 있다.
다음으로, 도 6a 및 도 6b에 도시된 바와 같이, 상기 제1 매핑 데이터를 참조하여, 희생층(120)에 제1 레이저빔(LB1)을 조사하여 복수의 칩(130)을 제1 기판(100)에서 분리하여 제2 기판(200) 상에 배치할 수 있다.
제1 레이저 광원부(300)는 제1 레이저빔(LB1)을 발진하는 제1 레이저 광원(L1)을 포함할 수 있다. 또한, 상기 제1 레이저 광원부(300)는 제1 기판(100)에 제1 레이저빔(LB1)을 조사할 위치를 스캔하기 위한 광학장치인 제1 카메라(C1)를 포함할 수 있다.
상기 제1 레이저빔(LB1)은 상기 투광성 지지 기판(110)의 제2 면(110b)을 통해 희생층(120)에 조사될 수 있다. 상기 제1 레이저빔(LB1)은 희생층(120)의 표면에서 에블레이션 현상을 발생시킬 수 있을 정도의 고에너지를 갖는 UV레이저 빔(ultra violet laser beam)일 수 있다. 상기 제1 레이저 광원(L1)은 이러한 UV빔을 조사할 수 있는 UV레이저 광원일 수 있다. 상기 제1 레이저빔(LB1)은 후술하는 제2 레이저 빔보다 높은 에너지를 가질 수 있다. 상기 제1 레이저빔(LB1)은 제1 매핑 데이터에서 정상 칩으로 정의된 좌표에만 선별적으로 조사될 수 있도록, 칩의 폭(WC)과 동일한 빔폭(WL1)을 가질 수 있다. 이를 위해, 상기 제1 레이저 광원(L1)은 칩(130-1)의 상면(130s)의 형상과 유사한 사각형의 빔 프로파일(예를 들어, 탑-햇(top-hat))을 갖는 제1 레이저빔(LB1)을 조사할 수 있다. 상기 희생층(120)의 표면에 제1 레이저빔(LB1)이 조사되면, 조사된 영역에서 에블레이션 현상이 발생하여, 희생층(120)의 일부 영역이 급격하게 용융, 기화되어 제거된다. 따라서, 희생층(120)의 표면이 제거되어 홈부(121)가 형성되며, 칩(130-3)이 제1 기판(100)에서 분리되어 제2 기판(200) 방향으로 하강하게 된다. 이때, 홈부(121)의 저면에는 제거되지 않은 희생층의 잔존물(122)이 존재할 수 있다.
따라서, 제1 레이저 광원부(300)는 제1 기판(100)에 제1 레이저빔(LB1)을 개별 칩 단위로 조사함으로써, 불량 칩을 제외한 정상 칩을 제1 기판(100)에서 각각 선별적으로 분리되도록 할 수 있다. 또한, 제1 레이저빔(LB1)은 칩 크기 단위로 제1 기판(100)에 조사되므로, 제1 레이저 빔이 조사되는 영역을 개별 칩 단위로 제한하기 위한 별도의 마스크층이 필요없으므로 제조공정을 단순화할 수 있다. 따라서, 복수의 칩(130)을 실장하는 데에 소요되는 시간과 제조비용이 대폭 감소될 수 있다.
도 6a에는 제1 기판(100)의 맨 왼쪽에서 세번째 배치된 칩(130-3)에 제1 레이저빔(LB1)을 조사하여 칩(130-3)이 제2 기판(200)으로 낙하하는 장면을 도시한 것으로, 정상 칩(130-1)은 제2 기판(200)에 배치되었으나, 불량 칩(130-2)은 제1 기판(100)에 잔존되어 있는 것을 볼 수 있다.
복수의 칩(130)을 제1 기판(100)에서 분리하여 제2 기판(200) 상에 배치한 다음에는, 복수의 칩(130)이 회로 배선(221, 222) 상에 정상적으로 배열되었는지를 제2 카메라(C2)를 통해 스캔하고, 정렬상태를 제2 매핑 데이터로 저장하는 단계를 더 포함할 수 있다. 상기 제2 매핑 데이터를 참조하여, 회로 배선(221, 222) 상에 정상적으로 배열되지 않은 칩을 제거하고, 정상 칩을 상기 회로 배선(221, 222) 상에 추가 배열하는 단계를 더 포함할 수 있다. 칩을 회로 배선(221, 222) 상에 추가 배열하는 단계는 따로 준비된 정상 칩을, 회로 배선(221, 222) 상에 개별적으로 배치할 수 있으며, 제1 기판(100)의 정상 칩을 제2 기판(200)에 추가적으로 낙하시켜 배열할 수도 있다.
다음으로, 도 7a 및 도 7b에 도시된 바와 같이, 제2 기판(200)의 회로 배선(221, 222) 상에 도포된 솔더층(231, 232)에 제2 레이저빔(LB2)을 조사하여, 상기 솔더층(231, 232)의 솔더 페이스트를 가열하여 상기 칩(130-2)의 제1 및 제2 전극(132, 133)과 회로 배선(221, 222)를 접합시킬 수 있다. 제2 레이저 빔(LB2)이 발진되는 제2 레이저 광원(L2)은 제1 레이저 광원부(L1)에 비해, 낮은 에너지 레벨을 갖는 레이저 빔을 발진하는 광원일 수 있다. 일 시예에서는, 상기 제2 레이저 광원(L2)은 UV레이저빔에 비해 낮은 에너지 레벨을 갖는 IR레이저빔을 발진하는 IR레이저 광원일 수 있다.
이때, 제2 카메라(C2)는 제1 레이저빔(LB1)이 조사될 위치를 스캔하는 데에 사용될 수 있다. 도 7a에는 제2 레이저 빔(LB2)이 제2 기판(200)의 하부에서 조사되는 것으로 도시되어 있으나, 이에 한정하는 것은 아니며, 제1 기판(100)의 상부에서 조사하거나, 제1 기판(100)과 제2 기판(200)의 사이에서 비스듬하게 조사하는 것도 가능하다. 제2 레이저빔(LB2)의 에너지는 희생층(120)을 제거하는 제1 레이저빔(LB1)의 에너지보다 낮으므로, 제2 레이저빔(LB2)을 제1 기판(100)의 상부에서 조사하더라도, 희생층(120)의 손상없이 솔더층(231, 232)을 가열할 수 있다.
상기 제2 레이저빔(LB2)의 빔폭(WL2)은 실장하려는 칩(130-3)의 제1 및 제2 전극(132, 133)과 솔더층(231, 232)이 접하는 영역을 포함하는 크기일 수 있다. 다만, 상기 제2 레이저빔(LB2)은 하나의 칩(130-3)에 대응되는 빔폭으로 조사되는 것으로 한정하는 것은 아니며, 복수의 칩을 포함하는 폭으로 제2 기판(200) 상에 조사될 수 있다. 따라서, 제1 기판(100)에서 하나의 칩을 분리할 때마다, 제2 기판(200)에 제2 레이저빔(LB2)을 조사할 수도 있으며, 제1 기판(100)에서 복수개의 칩이 분리된 후에, 제2 기판(200)에 복수개의 칩을 한번에 실장할 수 있을 정도의 빔폭을 갖는 제2 레이저빔(LB2)을 조사하려, 복수개의 칩을 그룹단위로 실장할 수도 있다.
다음으로, 도 8을 참조하여, 일 실시예에 의한 칩 실장장치(1)에 대해 설명한다. 도 8은 본 발명의 일 실시예에 따른 칩 실장장치(1)의 블럭도이다.
본 발명의 일 실시예에 의한 칩 실장장치(1)는, 테스트부(20) 및 제1 및 제2 레이저 광원부(300, 400)을 포함할 수 있다. 또한, 제어부(10)와, 데이터를 저장하기 위한 데이터 저장부(30)와, 구동부(40)를 포함할 수 있다. 제1 및 제2 레이저 광원부(300, 400)의 구체적인 구성은 도 5를 참조하여 설명한다.
상기 제어부(10)는 테스트부(20) 및 제1 및 제2 레이저 광원부(300, 400)를 제어하며, 테스트부(20)에서 출력된 제1 및 제2 매핑 데이터를 데이터 저장부(30)에 저장하거나, 저장된 제1 및 제2 매핑 데이터를 읽을 수 있다.
상기 테스트부(20)는 제1 기판(100) 상의 복수의 칩(130)을 테스트하여 정상 칩들과 불량 칩들의 좌표를 정의하는 제1 매핑 데이터를 작성하여 제어부(10)로 전송할 수 있다.
상기 데이터 저장부(30)는 제1 및 제2 매핑 데이터를 저장하기 위한 저장장치로서, HDD 및 플래쉬 메모리 등의 다양한 저장매체가 사용될 수 있다.
상기 제1 레이저 광원부(300)는 상기 제1 기판(100)의 희생층(120)에 제1 레이저빔(LB1)을 조사하여, 복수의 칩을 분리할 수 있다. 상기 제1 레이저 광원부(300)는 희생층(120)의 표면에서 에블레이션 현상을 발생시킬 수 있기에 충분한 고에너지 파장을 발진하는 광원을 포함할 수 있다. 일 실시예에서는, 폴리이미드로 이루어진 희생층에 에블레이션 현상을 발생시킬 수 있는 UV레이저 광원을 포함할 수 있다. 상기 제1 레이저 광원부(300)는 제1 기판(100)에 제1 레이저빔을 조사할 위치를 확인하기 위한 광학장치인 제1 카메라(C1)를 포함할 수 있다.
상기 제2 레이저 광원부(400)는 제2 기판(200) 상의 회로 배선(221, 222) 상에 도포된 솔더층(231, 232)를 가열하여, 제1 기판(100)으로부터 분리된 복수의 칩을 회로 배선(221, 222) 상에 실장하기에 충분한 에너지 파장을 발진하는 광원을 포함할 수 있다. 제2 레이저 광원부(400)의 광원은, 솔더층(231, 232)은 가열할 수 있을 정도의 에너지를 발진하면서도 칩을 손상시키지 않을 정도의 에너지 파장을 발진하여야 한다. 따라서 제2 레이저 광원부(400)의 광원은 제1 레이저 광원부(300)의 광원에 비해, 낮은 에너지 레벨을 갖는 파장을 발진하는 광원일 수 있다. 일 시예에서는 UV레이저빔에 비해 낮은 에너지 레벨을 갖는 IR레이저빔을 발진하는 IR레이저 광원을 포함할 수 있다. 상기 제2 레이저 광원부(400)는 제2 기판(200)에 배치된 칩의 정렬 상태를 확인하여 제2 매핑 데이터를 작성하기 위한 광학장치로서 제2 카메라(C2)가 포함될 수 있다.
상기 구동부(40)는 제어부(10)에 의해 제1 및 제2 레이저 광원부(300, 400)를 이동시키기 위한 구동장치를 포함할 수 있으며, 제1 및 제2 기판(100, 200)을 이동시키기 위한 구동장치를 포함할 수도 있다.
10: 제어부
20: 테스트부
30: 데이터 저장부
40: 구동부
100: 제1 기판
110: 투광성 지지 기판
120: 희생층
130: 칩
131: 패키지 몸체
132, 133: 제1 및 제2 전극
200: 제2 기판
210: 실장 기판
221, 222: 제1 및 제2 회로 배선
231, 232: 솔더층
300: 제1 레이저 광원부
400: 제2 레이저 광원부

Claims (10)

  1. 대향하는 제1 및 제2 면을 갖는 투광성 기판, 상기 제1 면에 도포된 희생층 및 상기 희생층 상에 부착된 복수의 칩들을 포함하는 제1 기판을 준비하는 단계;
    상기 복수의 칩들을 테스트하여, 상기 복수의 칩들 중 정상 칩들과 불량 칩들의 좌표를 정의하는 제1 매핑 데이터를 준비하는 단계;
    상기 제1 면의 하부에, 솔더층이 도포된 일면을 갖는 제2 기판을 배치하는 단계;
    상기 제1 매핑 데이터에 따른 상기 정상 칩들의 좌표에 대응되는 위치에서, 상기 투광성 기판의 제2 면으로부터 제1 레이저빔을 선택적으로 조사하여 상기 희생층을 제거함으로써, 상기 정상 칩들을 상기 투광성 기판에서 분리시켜 상기 제2 기판 상에 배치하는 단계; 및
    상기 솔더층에 제2 레이저빔을 조사하여, 상기 정상 칩들을 상기 제2 기판에 실장하는 단계를 포함하는 칩 실장방법.
  2. 제1 항에 있어서,
    상기 제1 레이저빔은 상기 제2 레이저빔보다 고에너지의 레이저빔인 것을 특징으로 하는 칩 실장방법.
  3. 제1항에 있어서,
    상기 제1 레이저빔은 UV레이저빔(ultra violet laser beam)이고, 상기 제2 레이저빔은 IR레이저빔(infrared ray laser beam)인 것을 특징으로 하는 칩 실장방법.
  4. 제1항에 있어서,
    상기 제1 레이저빔은 상기 복수의 칩 중 하나의 폭에 대응되는 빔폭을 가지며, 탑-햇(top-hat) 모양의 레이저 빔프로파일을 갖는 것을 특징으로 하는 칩 실장방법.
  5. 제1항에 있어서,
    상기 정상 칩들을 상기 제2 기판 상에 배치하는 단계는,
    상기 제1 레이저빔이 조사된 상기 희생층의 영역이 기화하여 제거됨으로써, 상기 정상 칩들이 상기 제2 기판 방향으로 하강하는 것을 특징으로 하는 칩 실장방법.
  6. 제1항에 있어서,
    상기 제2 레이저빔은 상기 제2 기판의 일면에 대향하는 타면으로부터 조사되는 것을 특징으로 하는 칩 실장방법.
  7. 제1항에 있어서,
    상기 제2 레이저빔은 상기 투광성 기판의 제2 면으로부터 조사되는 것을 특징으로 하는 칩 실장방법.
  8. 제1항에 있어서,
    상기 제2 레이저빔을 조사하는 단계 전에,
    상기 제2 기판 상에 배치된 상기 정상 칩들의 정렬 상태를 확인하여 오정렬된 칩들의 좌표를 정의하는 제2 매핑 데이터를 준비하는 단계를 더 포함하는 것을 특징으로 하는 칩 실장방법.
  9. 제8항에 있어서,
    상기 제2 매핑 데이터에 의해 정의된 오정렬된 칩들의 좌표에 위치된 칩을 제거하는 단계를 더 포함하는 것을 특징으로 하는 칩 실장방법.
  10. 희생층에 의해 제1 기판에 부착된 복수의 칩들을 테스트하여, 상기 복수의 칩들 중 정상 칩들과 불량 칩들의 좌표를 정의하는 매핑 데이터를 준비하는 테스트부;
    상기 매핑 데이터에 기초하여, 상기 정상 칩들이 부착된 영역에 제1 레이저빔을 조사하여 상기 희생층을 제거함으로써, 상기 정상 칩들을 상기 제1 기판에서 분리하는 제1 레이저 광원부; 및
    분리된 상기 정상 칩들이 안착되는 제2 기판에 제2 레이저 빔을 조사함으로써, 상기 정상 칩들을 상기 제2 기판에 실장하는 제2 레이저 광원부;를 포함하는 칩 실장장치.
KR1020170079749A 2017-06-23 2017-06-23 칩 실장장치 및 이를 이용한 칩 실장방법 Active KR102369934B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170079749A KR102369934B1 (ko) 2017-06-23 2017-06-23 칩 실장장치 및 이를 이용한 칩 실장방법
US15/869,405 US10607877B2 (en) 2017-06-23 2018-01-12 Chip mounting apparatus and method using the same
CN201810635217.8A CN109121318B (zh) 2017-06-23 2018-06-20 芯片安装设备和使用该设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170079749A KR102369934B1 (ko) 2017-06-23 2017-06-23 칩 실장장치 및 이를 이용한 칩 실장방법

Publications (2)

Publication Number Publication Date
KR20190000582A KR20190000582A (ko) 2019-01-03
KR102369934B1 true KR102369934B1 (ko) 2022-03-03

Family

ID=64692721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170079749A Active KR102369934B1 (ko) 2017-06-23 2017-06-23 칩 실장장치 및 이를 이용한 칩 실장방법

Country Status (3)

Country Link
US (1) US10607877B2 (ko)
KR (1) KR102369934B1 (ko)
CN (1) CN109121318B (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230078708A1 (en) * 2016-11-25 2023-03-16 Vuereal Inc. Integration of microdevices into system substrate
US10978530B2 (en) * 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
TWI662638B (zh) * 2017-04-21 2019-06-11 台灣愛司帝科技股份有限公司 半導體晶片修補方法以及半導體晶片修補裝置
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
US10490525B1 (en) * 2018-05-10 2019-11-26 International Business Machines Corporation High speed handling of ultra-small chips by selective laser bonding and debonding
FR3085230B1 (fr) * 2018-08-27 2023-01-13 Ommic Separation d’une plaque en composants individuels
US10796938B2 (en) 2018-10-17 2020-10-06 X Display Company Technology Limited Micro-transfer printing with selective component removal
US10573544B1 (en) * 2018-10-17 2020-02-25 X-Celeprint Limited Micro-transfer printing with selective component removal
US10840407B2 (en) * 2018-11-14 2020-11-17 Innolux Corporation Electronic device and method for manufacturing the same
TWI695453B (zh) 2019-01-04 2020-06-01 台灣愛司帝科技股份有限公司 半導體晶片修補方法以及半導體晶片修補裝置
KR102710097B1 (ko) * 2019-03-15 2024-09-26 주식회사 루멘스 마이크로 엘이디 디스플레이 모듈 제조 방법
WO2020186456A1 (zh) * 2019-03-19 2020-09-24 京东方科技集团股份有限公司 转印方法和转印装置
CN110061106B (zh) * 2019-04-24 2020-04-17 京东方科技集团股份有限公司 芯片、目标基板、芯片转移方法及显示装置
TWI793318B (zh) * 2019-05-03 2023-02-21 優顯科技股份有限公司 微半導體堆疊結構、及其電子裝置
EP3742477A1 (en) * 2019-05-21 2020-11-25 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Light induced selective transfer of components using a jet of melted adhesive
EP3975228B1 (en) * 2019-08-05 2024-01-10 LG Electronics Inc. Module for removing misassembled semiconductor light-emitting element, and method using same to remove misassembled semiconductor light-emitting element
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
US11605754B2 (en) * 2019-12-11 2023-03-14 Nanosys, Inc. Partial laser liftoff process during die transfer and structures formed by the same
JP2021110875A (ja) * 2020-01-14 2021-08-02 三星電子株式会社Samsung Electronics Co., Ltd. ディスプレイ装置の製造方法、ディスプレイ装置、およびディスプレイ装置製造用中間体
US11508780B2 (en) * 2020-01-14 2022-11-22 Samsung Electronics Co., Ltd. Method of manufacturing display apparatus, display apparatus, and structure for manufacturing display apparatus
DE102020102952B4 (de) * 2020-02-05 2024-09-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur selektion von halbleiterbauelementen
FR3107611B1 (fr) * 2020-02-26 2022-03-04 Aledia Ecran d’affichage à résolution multiple et procédé de réalisation
US11544838B2 (en) * 2020-03-21 2023-01-03 Kla Corporation Systems and methods of high-resolution review for semiconductor inspection in backend and wafer level packaging
KR102409849B1 (ko) * 2020-04-29 2022-06-16 최지훈 마이크로 엘이디 제조시스템 및 마이크로 엘이디 제조방법
TWI733450B (zh) * 2020-05-15 2021-07-11 台灣愛司帝科技股份有限公司 晶片承載結構、晶片置放系統與晶片置放方法
TWI760230B (zh) * 2020-06-09 2022-04-01 台灣愛司帝科技股份有限公司 晶片檢測方法、晶片檢測結構以及晶片承載結構
CN111693850B (zh) * 2020-06-17 2023-03-28 西安微电子技术研究所 一种芯片抗辐照性能的监控方法
US11764095B2 (en) 2020-07-10 2023-09-19 Samsung Electronics Co., Ltd. Wet alignment method for micro-semiconductor chip and display transfer structure
JP7522611B2 (ja) * 2020-08-28 2024-07-25 株式会社ジャパンディスプレイ 表示装置の製造方法
JP7604137B2 (ja) * 2020-09-04 2024-12-23 株式会社ディスコ ウエーハの加工方法
JP2022073007A (ja) * 2020-10-30 2022-05-17 信越化学工業株式会社 発光ダイオード供給基板の製造方法、発光ダイオードディスプレイの製造方法、発光ダイオードディスプレイの分割ユニットの製造方法、及び素子供給基板の製造方法
EP4227378A4 (en) * 2020-11-13 2025-02-12 Sekisui Chemical Co., Ltd. METHOD FOR PRODUCING ELECTRONIC COMPONENT, METHOD FOR PRODUCING DISPLAY DEVICE, AND SUPPORT TAPE
KR102600183B1 (ko) * 2020-11-27 2023-11-08 주식회사 아큐레이저 반도체 소자의 전사 방법
CN114597138A (zh) * 2020-12-03 2022-06-07 群创光电股份有限公司 半导体封装的制造方法
KR102462844B1 (ko) * 2020-12-22 2022-11-04 주식회사 셀코스 반도체 칩 전사 장치 및 이를 이용한 반도체 칩 전사 방법
WO2022168275A1 (ja) * 2021-02-05 2022-08-11 株式会社新川 ボンディング装置及びボンディング方法
CN117136429A (zh) 2021-03-02 2023-11-28 荷兰应用自然科学研究组织Tno 用于组件的光诱导转移的多层释放叠层
TW202236718A (zh) * 2021-03-08 2022-09-16 台灣愛司帝科技股份有限公司 選擇性地釋放發光二極體晶片的方法及製造發光裝置的方法
TWI808422B (zh) * 2021-05-21 2023-07-11 錼創顯示科技股份有限公司 接著層結構以及半導體結構
FR3125357A1 (fr) * 2021-07-16 2023-01-20 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
JP7455789B2 (ja) * 2021-10-08 2024-03-26 東レエンジニアリング株式会社 チップ除去方法および装置
EP4199050A1 (en) * 2021-12-15 2023-06-21 IMEC vzw A method for bonding dies to a carrier substrate
DE102022116028A1 (de) * 2022-06-28 2023-12-28 Pac Tech - Packaging Technologies Gmbh Vorrichtung und Verfahren zur Herstellung einer Kontaktverbindung
CN115295476B (zh) * 2022-10-08 2023-01-10 四川洪芯微科技有限公司 一种芯片脱膜装置
JP2024057491A (ja) * 2022-10-12 2024-04-24 信越半導体株式会社 接合型発光素子ウェーハの製造方法
EP4498416A1 (en) * 2023-07-25 2025-01-29 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Die transfer method, loaded die transfer carrier, and use therof

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JP3537670B2 (ja) 1998-07-24 2004-06-14 松下電器産業株式会社 半導体チップの製造方法とダイシングテープ
US6684007B2 (en) * 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
EP1294636B1 (en) 2000-05-24 2006-12-20 Silverbrook Research Pty. Limited Method of fabricating devices incorporating microelectromechanical systems using at least one uv curable tape
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
JP2002314053A (ja) 2001-04-19 2002-10-25 Sony Corp チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
JP2002343944A (ja) 2001-05-14 2002-11-29 Sony Corp 電子部品の転写方法及び素子の配列方法、画像表示装置の製造方法
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
JP5022552B2 (ja) 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
JP2004296839A (ja) * 2003-03-27 2004-10-21 Kansai Paint Co Ltd 半導体チップの製造方法
US7141348B2 (en) 2003-05-23 2006-11-28 Intelleflex Corporation Lamination and delamination technique for thin film processing
KR100483049B1 (ko) 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
US8110775B2 (en) * 2004-06-18 2012-02-07 Electro Scientific Industries, Inc. Systems and methods for distinguishing reflections of multiple laser beams for calibration for semiconductor structure processing
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US20060124941A1 (en) * 2004-12-13 2006-06-15 Lee Jae S Thin gallium nitride light emitting diode device
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
US7795600B2 (en) * 2006-03-24 2010-09-14 Goldeneye, Inc. Wavelength conversion chip for use with light emitting diodes and method for making same
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
CN101159304B (zh) * 2007-11-20 2010-06-16 哈尔滨工业大学 单束激光辅助led芯片与散热器直接钎焊的方法
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5444798B2 (ja) * 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
KR20170091167A (ko) * 2010-02-09 2017-08-08 니치아 카가쿠 고교 가부시키가이샤 발광 장치
KR101933549B1 (ko) * 2011-07-06 2018-12-28 삼성전자주식회사 레이저를 이용한 반도체 칩의 제거장치 및 그의 제거방법
US8907362B2 (en) * 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013112435A1 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
KR102171024B1 (ko) * 2014-06-16 2020-10-29 삼성전자주식회사 반도체 발광소자 패키지의 제조 방법
JP6457223B2 (ja) * 2014-09-16 2019-01-23 東芝メモリ株式会社 基板分離方法および半導体製造装置
US9478453B2 (en) * 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
KR101629268B1 (ko) * 2014-10-29 2016-06-10 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
CN108352342A (zh) * 2016-02-02 2018-07-31 伊斯梅卡半导体控股公司 用于从载件上拾取部件的方法和设备
KR102480220B1 (ko) * 2016-04-08 2022-12-26 삼성전자주식회사 발광 다이오드 모듈 및 이를 구비한 디스플레이 패널
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备

Also Published As

Publication number Publication date
CN109121318A (zh) 2019-01-01
US10607877B2 (en) 2020-03-31
KR20190000582A (ko) 2019-01-03
US20180374738A1 (en) 2018-12-27
CN109121318B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
KR102369934B1 (ko) 칩 실장장치 및 이를 이용한 칩 실장방법
TWI657885B (zh) Laser processing device and laser processing method
CN102869474B (zh) 激光加工装置
JP2019527465A (ja) 基板上に個別部品を並列に組み立てる方法
KR102361309B1 (ko) 미니 발광다이오드 제거 장치와 방법 및 이를 이용한 미니 발광다이오드 디스플레이 모듈 리페어 시스템과 방법
TW202036838A (zh) 發光二極體(led)巨量轉移裝置及製造方法
JP7640240B2 (ja) 転写装置及び転写方法
JP2019530201A (ja) マイクロデバイスのマスクレス並列ピックアンドプレース移載
KR102326855B1 (ko) 반도체 소자 레이저 용접 장치 및 방법
KR102783318B1 (ko) 집광 렌즈의 높이 조정 방법 및 칩 전사 방법 그리고 집광 렌즈의 높이 조정 장치 및 칩 전사 장치
JP2004012903A (ja) 露光装置
KR20210023375A (ko) 레이저 전사 장치 및 이를 이용한 전사 방법
TW201729389A (zh) 標記位置校正裝置及方法
JP2020145243A (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
TW201601925A (zh) 玻璃基板的製造方法及電子裝置
JP7387666B2 (ja) チップ部品除去装置
CN215069888U (zh) 转移设备和显示装置
KR102329818B1 (ko) 능동 멀티빔 생성 기반 선택적 레이저 전사 장치 및 방법
JP5417109B2 (ja) パターン描画装置および光源
US20230405712A1 (en) Dual laser optic module of turntable type probe pin bonding apparatus
JP2008502912A (ja) プローブボンディング用シリコンウェハ及びそれを用いたプローブボンディング方法
JP2005317732A (ja) 支持シート付ウエハ
JP4209661B2 (ja) 表示用基板の処理装置
JP2025099180A (ja) Ｌｅｄチップ配設方法
KR20230051388A (ko) 디스플레이 장치의 제조 방법 및 발광 소자 제거 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170623

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200526

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170623

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220117

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220225

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220228

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 4

End annual number: 4