[go: up one dir, main page]

TWI760230B - 晶片檢測方法、晶片檢測結構以及晶片承載結構 - Google Patents

晶片檢測方法、晶片檢測結構以及晶片承載結構 Download PDF

Info

Publication number
TWI760230B
TWI760230B TW110118356A TW110118356A TWI760230B TW I760230 B TWI760230 B TW I760230B TW 110118356 A TW110118356 A TW 110118356A TW 110118356 A TW110118356 A TW 110118356A TW I760230 B TWI760230 B TW I760230B
Authority
TW
Taiwan
Prior art keywords
welding material
wafer
wafers
temperature welding
groups
Prior art date
Application number
TW110118356A
Other languages
English (en)
Other versions
TW202147477A (zh
Inventor
廖建碩
張正杰
Original Assignee
台灣愛司帝科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣愛司帝科技股份有限公司 filed Critical 台灣愛司帝科技股份有限公司
Publication of TW202147477A publication Critical patent/TW202147477A/zh
Application granted granted Critical
Publication of TWI760230B publication Critical patent/TWI760230B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明公開一種晶片檢測方法、晶片檢測結構以及晶片承載結構。晶片檢測方法包括：提供一晶片檢測結構、一晶片承載結構以及多個熔接材料組，晶片檢測結構包括多個微加熱器組，晶片承載結構用於承載多個晶片，多個熔接材料組設置於晶片承載結構與晶片檢測結構之間；將晶片承載結構與晶片檢測結構彼此靠近，以使得每一熔接材料組同時接觸晶片承載結構與晶片檢測結構，每一熔接材料組包括低溫熔接材料組以及高溫熔接材料組；多個低溫熔接材料組分別透過多個微加熱器組的加熱後再固化；以及，對多個晶片進行檢測，以使得多個晶片被區分成多個良好的晶片以及多個不良的晶片。藉此，晶片能夠預先透過晶片檢測結構的檢測而篩選出良好的晶片。

Description

晶片檢測方法、晶片檢測結構以及晶片承載結構
本發明涉及一種檢測方法、檢測結構以及承載結構，特別是涉及一種晶片檢測方法、晶片檢測結構以及晶片承載結構。
現有技術中，多個發光二極體晶片可以在一晶圓上製作出來，但是多個發光二極體晶片必須先從晶圓上切割下來後，才能進行光學檢測，不僅造成發光二極體晶片在光學檢測上的困難度，也降低發光二極體晶片的檢測效率。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種晶片檢測方法、晶片檢測結構以及晶片承載結構。
為了解決上述的技術問題，本發明所採用的其中一技術方案是提供一種晶片檢測方法，其包括：提供一晶片檢測結構、一晶片承載結構以及多個熔接材料組，晶片檢測結構包括多個微加熱器組，晶片承載結構用於承載多個晶片，多個熔接材料組設置於晶片承載結構與晶片檢測結構之間；將晶片承載結構與晶片檢測結構彼此靠近，以使得每一熔接材料組同時接觸晶片承載結構與晶片檢測結構，每一熔接材料組包括一低溫熔接材料組以及熔點高於低溫熔接材料組的一高溫熔接材料組；多個低溫熔接材料組分別透過多個 微加熱器組的加熱後再固化，以使得多個晶片分別透過已固化後的多個低溫熔接材料組而電性連接於晶片檢測結構；以及，對多個晶片進行檢測，以使得多個晶片被區分成多個良好的晶片以及多個不良的晶片。
為了解決上述的技術問題，本發明所採用的另外一技術方案是提供一種晶片檢測結構，其包括：一晶片檢測基板以及多個微加熱器組。晶片檢測基板包括多個基板焊墊組。多個微加熱器組設置在晶片檢測基板上或者晶片檢測基板的內部。其中，晶片檢測基板的多個基板焊墊組分別用於承載多個低溫熔接材料組，這些低溫熔接材料組用於連接至少一晶片，晶片檢測結構用於取得晶片的電氣特性訊息，且晶片檢測基板配置基板焊墊組的一表面的至少一部分暴露於外部。
為了解決上述的技術問題，本發明所採用的另外再一技術方案是提供一種晶片承載結構，其包括：一晶片承載基板，晶片承載基板用於承載多個晶片。其中，多個晶片分別用於承載多個熔接材料組，每一熔接材料組包括設置在相對應的晶片上的一高溫熔接材料組以及設置在高溫熔接材料組上的一低溫熔接材料組。
本發明的其中一有益效果在於，本發明所提供的一種晶片檢測方法、晶片檢測結構以及晶片承載結構，其能通過“將晶片承載結構與晶片檢測結構彼此靠近，以使得每一熔接材料組同時接觸晶片承載結構與晶片檢測結構，每一熔接材料組包括一低溫熔接材料組以及熔點高於低溫熔接材料組的一高溫熔接材料組”、“多個低溫熔接材料組分別透過多個微加熱器組的加熱後再固化，以使得多個晶片分別透過已固化後的多個低溫熔接材料組而電性連接於晶片檢測結構”以及“對多個晶片進行檢測，以使得多個晶片被區分成多個良好的晶片以及多個不良的晶片”的技術方案，使得當晶片在被固晶在一電路基板上之前，晶片能夠預先透過晶片檢測結構的檢測而篩選出 良好的晶片，以確保只有良好的晶片可以被固晶在電路基板上。
本發明的另外一有益效果在於，本發明所提供的一種晶片檢測結構，其能通過“晶片檢測基板包括多個基板焊墊組”、“多個微加熱器組設置在晶片檢測基板上或者晶片檢測基板的內部”以及“晶片檢測基板的多個基板焊墊組分別用於承載多個低溫熔接材料組”的技術方案，以使得每一晶片能夠透過相對應的低溫熔接材料組以電性連接於晶片檢測基板。藉此，當晶片在被固晶在一電路基板上之前，晶片能夠預先透過晶片檢測結構的檢測而篩選出良好的晶片，以確保只有良好的晶片可以被固晶在電路基板上。
本發明的另外一有益效果在於，本發明所提供的一種晶片承載結構，其能通過“晶片承載基板用於承載多個晶片”以及“每一熔接材料組包括設置在相對應的晶片上的一高溫熔接材料組以及設置在高溫熔接材料組上的一低溫熔接材料組”的技術方案，以使得每一晶片能夠透過相對應的低溫熔接材料組以電性連接於一晶片檢測結構的一晶片檢測基板。藉此，當晶片在被固晶在一電路基板上之前，晶片能夠預先透過晶片檢測結構的檢測而篩選出良好的晶片，以確保只有良好的晶片可以被固晶在電路基板上。
為使能進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
1:晶片檢測結構
10:晶片檢測基板
100:基板焊墊組
1000:基板焊墊
11:微加熱器組
111:第一微加熱器
112:第二微加熱器
2:晶片承載結構
20:晶片承載基板
3:熔接材料組
3L:低溫熔接材料組
31L:第一低溫熔接材料
32L:第二低溫熔接材料
3H:高溫熔接材料組
31H:第一高溫熔接材料
32H:第二高溫熔接材料
3L-3H:熔合材料組
C:晶片
C100:晶片焊墊
C-GO:良好的晶片
C-NG:不良的晶片
P:電路基板
D:光學檢測模組
L:材料固化模組
R:材料移除模組
圖1為本發明第一、二實施例的晶片檢測方法的流程圖。
圖2為多個熔接材料組的多個低溫熔接材料組分別設置在晶片承載結構的多個晶片上的示意圖。
圖3為多個熔接材料組的多個低溫熔接材料組分別設置在晶片 檢測結構的多個基板焊墊組上的示意圖。
圖4為每一低溫熔接材料組的第一低溫熔接材料以及第二低溫熔接材料分別透過相對應的微加熱器組的一第一微加熱器以及一第二微加熱器進行加熱的示意圖。
圖5為多個晶片進行檢測的示意圖。
圖6為本發明第一實施例的晶片檢測方法的步驟S108的示意圖。
圖7為多個良好的晶片從晶片檢測結構的一晶片檢測基板上分離的示意圖。
圖8為多個良好的晶片移轉到電路基板上之前的示意圖。
圖9為多個良好的晶片移轉到電路基板上之後的示意圖。
圖10為晶片承載基板分離多個良好的晶片的示意圖。
圖11為多個良好的晶片固晶在電路基板上的示意圖。
圖12為本發明第二實施例的晶片檢測方法使用一材料移除模組的示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“晶片檢測方法、晶片檢測結構以及晶片承載結構”的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以實行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不背離本發明的構思下進行各種修改與變更。另外，本發明的圖式僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯 的列出項目中的任一個或者多個的組合。
[第一實施例]
參閱圖1至圖11所示，本發明第一實施例提供一種晶片檢測方法，其至少包括下列步驟：首先，配合圖1至圖3所示，提供一晶片檢測結構1、一晶片承載結構2以及多個熔接材料組3，晶片檢測結構1包括多個微加熱器組11，晶片承載結構2用於承載多個晶片C，多個熔接材料組3設置於晶片承載結構2與晶片檢測結構1之間(步驟S100)；接著，配合圖1至圖4所示，將晶片承載結構2與晶片檢測結構1彼此靠近，以使得每一熔接材料組3同時接觸晶片承載結構2與晶片檢測結構1，每一熔接材料組3包括一低溫熔接材料組3L以及熔點高於低溫熔接材料組3L的一高溫熔接材料組3H(步驟S102)；然後，配合圖1與圖4所示，多個低溫熔接材料組3L分別透過多個微加熱器組11的加熱後再固化(先加熱後再冷卻固化)，以使得多個晶片C分別透過已固化後的多個低溫熔接材料組3L而電性連接於晶片檢測結構1(步驟S104)；接下來，配合圖1與圖5所示，對多個晶片C進行檢測，以使得多個晶片C被區分成“多個良好的晶片(C-GO)”以及“多個不良的晶片(C-NG)(圖5只顯示其中一個不良的晶片(C-NG))”(步驟S106)。藉此，以完成對多個晶片C的晶片檢測方法。
舉例來說，配合圖2與圖3所示，在提供晶片檢測結構1、晶片承載結構2與多個熔接材料組3的步驟中，晶片檢測結構1與晶片承載結構2會彼此分離，並且多個熔接材料組3的多個低溫熔接材料組3L可以分別設置在晶片承載結構2的多個晶片C上(如圖2所示)或者分別設置在晶片檢測結構1的多個基板焊墊組100上(如圖3所示)。更進一步來說，每一低溫熔接材料組3L可以包括一第一低溫熔接材料31L以及一第二低溫熔接材料32L，並且第一低溫熔接材料31L與第二低溫熔接材料32L可以是較低溫的焊錫或者其它在低溫時即可熔化的焊接用材料(低溫溶點可約略為10~40度之間的任意正整數，或者 5~30度之間的任意正整數，或者20~50度之間的任意正整數，或者低於178度以下的任意正整數)。另外，每一高溫熔接材料組3H可以包括一第一高溫熔接材料31H以及一第二高溫熔接材料32H，並且第一高溫熔接材料31H與第二高溫熔接材料32H可以是較高溫的焊錫或者其它在高溫時才可熔化的焊接用材料(高溫溶點可約略為高於178度以上的任意正整數，或者高於183度以上的任意正整數)。再者，每一高溫熔接材料組3H的第一高溫熔接材料31H與第二高溫熔接材料32H分別設置在相對應的晶片的兩個晶片焊墊C100上。如圖2所示，當多個熔接材料組3的多個低溫熔接材料組3L分別設置在晶片承載結構2的多個晶片C上時，每一第一低溫熔接材料31L與每一第二低溫熔接材料32L分別設置在相對應的第一高溫熔接材料31H與相對應的第二高溫熔接材料32H上。如圖3所示，當多個熔接材料組3的多個低溫熔接材料組3L分別設置在晶片檢測結構1的多個基板焊墊組100上時，每一低溫熔接材料組3L的第一低溫熔接材料31L與第二低溫熔接材料32L分別設置在相對應的基板焊墊組100的兩個基板焊墊1000上。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖2與圖4所示，在將晶片承載結構2與晶片檢測結構1彼此靠近的步驟S102中，進一步包括：晶片承載結構2朝向晶片檢測結構1移動(或者晶片檢測結構1朝向晶片承載結構2移動)，以使得分別預先設置在晶片承載結構2的多個晶片C上的多個熔接材料組3分別接觸晶片檢測結構1的多個基板焊墊組100。另外，配合圖3與圖4所示，在將晶片承載結構2與晶片檢測結構1彼此靠近的步驟S102中，進一步包括：晶片承載結構2朝向晶片檢測結構1移動(或者晶片檢測結構1朝向晶片承載結構2移動)，以使得分別預先設置在晶片檢測結構1的多個基板焊墊組100上的多個熔接材料組3分別接觸晶片承載結構2的多個晶片C。然而，上述所舉的例子只是其中一可行 的實施例而並非用以限定本發明。
舉例來說，配合圖1與圖4所示，在多個低溫熔接材料組3L分別透過多個微加熱器組11的加熱後再固化的步驟S104中，進一步包括：首先，將每一低溫熔接材料組3L的第一低溫熔接材料31L以及第二低溫熔接材料32L分別透過相對應的微加熱器組11的一第一微加熱器111以及一第二微加熱器112的加熱而熔化(第一微加熱器111與第二微加熱器112分別依據第一低溫熔接材料31L與第二低溫熔接材料32L的熔化溫度而加熱)(步驟S1042)；然後，固化(冷卻)每一低溫熔接材料組3L的第一低溫熔接材料31L以及第二低溫熔接材料32L，以使得相對應的晶片C透過已固化後的第一低溫熔接材料31L以及第二低溫熔接材料32L而電性連接於晶片檢測結構1(且固定在晶片檢測結構1上)(步驟S1044)。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖1與圖5所示，在對多個晶片C進行檢測的步驟S106中，進一步包括：首先，檢測每一晶片C，以取得每一晶片C的一電氣特性訊息(例如電壓、電流等)或者一光學特性訊息(例如全光通量、發光強度、發光光譜分布等)(步驟S1062)；然後，依據每一晶片C的電氣特性訊息或者光學特性訊息(或者電氣特性訊息與光學特性訊息)，以將每一晶片C分類為良好的晶片(C-GO)或者不良的晶片(C-NG)(步驟S1064)。更進一步來說，由於晶片C已透過已固化後的第一低溫熔接材料31L以及第二低溫熔接材料32L而電性連接於晶片檢測結構1，所以晶片C的電氣特性訊息可以透過晶片檢測結構1來取得。另外，由於晶片承載結構2的一晶片承載基板20是透光材質，所以晶片C的光學特性訊息可以透過一光學檢測模組D來取得。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖1以及圖5至圖7所示，在對多個晶片C進行檢 測以使得多個晶片C被區分成多個良好的晶片(C-GO)以及多個不良的晶片(C-NG)的步驟S106後，晶片檢測方法進一步包括：對於多個良好的晶片(C-GO)，將一部分的多個低溫熔接材料組3L分別透過一部分的多個微加熱器組11的加熱而熔化，以便於分離多個良好的晶片(C-GO)與晶片檢測結構1(步驟S108)。更進一步來說，在分離多個良好的晶片(C-GO)與晶片檢測結構1的步驟S108中，進一步包括：首先，配合圖1與圖6所示，將低溫熔接材料組3L的第一低溫熔接材料31L以及第二低溫熔接材料32L分別透過相對應的微加熱器組11的第一微加熱器111以及第二微加熱器112的加熱而熔化，以降低良好的晶片(C-GO)與低溫熔接材料組3L之間的結合強度(以降低良好的晶片(C-GO)的其中一晶片焊墊C100與低溫熔接材料組3L的第一低溫熔接材料31L之間的結合強度，並且降低良好的晶片(C-GO)的另外一晶片焊墊C100與低溫熔接材料組3L的第二低溫熔接材料32L之間的結合強度)(步驟S1082)；然後，配合圖1與圖7所示，分離多個良好的晶片(C-GO)與晶片檢測結構1，而只留下多個不良的晶片(C-NG)於晶片檢測結構1上(步驟S1084)。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
值得注意的是，多個不良的晶片(C-NG)也可以分離晶片檢測結構1。舉例來說，先將低溫熔接材料組3L的第一低溫熔接材料31L以及第二低溫熔接材料32L分別透過相對應的微加熱器組11的第一微加熱器111以及第二微加熱器112的加熱而熔化，以降低不良的晶片(C-NG)與低溫熔接材料組3L之間的結合強度，然後再分離多個不良的晶片(C-NG)與晶片檢測結構1。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
舉例來說，配合圖1以及圖7至圖11所示，在分離多個良好的晶片(C-GO)與晶片檢測結構1的步驟S108後，晶片檢測方法進一步包括：首先，配合圖1與圖7所示，依序或者同時將多個良好的晶片(C-GO)從晶片檢測結構 1的一晶片檢測基板10上分離(步驟S110(A))；然後，配合圖1以及圖8至圖11所示，依序或者同時將多個良好的晶片(C-GO)移轉到一電路基板P上(步驟S112(A))，藉此以完成對多個晶片C的晶片移轉步驟。值得注意的是，低溫熔接材料組3L與高溫熔接材料組3H透過加熱後可以相互熔合成一熔合材料組(3L-3H)，並且良好的晶片(C-GO)可以可以透過熔合材料組(3L-3H)而固晶在電路基板P上。更進一步來說，配合圖8與圖9所示，在步驟S112(A)中，多個良好的晶片(C-GO)可以先依序或者同時放置在電路基板P上(如圖8所示)，然後多個良好的晶片(C-GO)可以依序或者同時透過一材料固化模組L(例如透過雷射光或者紅外線IR照射低溫熔接材料組3L與高溫熔接材料組3H，以便於形成一熔合材料組(3L-3H))而固定在電路基板P上(如圖9所示)。再者，配合圖10與圖11所示，當良好的晶片(C-GO)是透過黏著材料(圖未示)而黏附在晶片承載基板20上時，由於多個良好的晶片(C-GO)已經透過熔合材料組(3L-3H)而固定在電路基板P上，所以晶片承載基板20可以輕易分離多個良好的晶片(C-GO)，以使得多個良好的晶片(C-GO)被固晶在電路基板P上。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
值得注意的是，如圖3所示，本發明第一實施例進一步提供一種晶片檢測結構1，其包括：一晶片檢測基板10以及多個微加熱器組11。舉例來說，晶片檢測基板10包括多個基板焊墊組100，多個微加熱器組11設置在晶片檢測基板10上或者晶片檢測基板10的內部，並且晶片檢測基板10的多個基板焊墊組100分別用於承載多個低溫熔接材料組3L。更進一步來說，每一高溫熔接材料組3H包括一第一高溫熔接材料31H以及一第二高溫熔接材料32H，並且每一低溫熔接材料組3L包括用於接觸第一高溫熔接材料31H的一第一低溫熔接材料31L以及用於接觸第二高溫熔接材料32H的一第二低溫熔接材料32L。另外，每一低溫熔接材料組3L包括一第一低溫熔接材料31L以及一第二低溫熔 接材料32L，並且每一低溫熔接材料組3L的第一低溫熔接材料31L與第二低溫熔接材料32L分別設置在相對應的基板焊墊組100的兩個基板焊墊1000上。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
值得注意的是，如圖2所示，本發明第一實施例進一步提供一種晶片承載結構2，其包括：一晶片承載基板20，晶片承載基板20用於承載多個晶片C。舉例來說，多個晶片C分別用於承載多個熔接材料組3，並且每一熔接材料組3包括設置在相對應的晶片C上的一高溫熔接材料組3H以及設置在高溫熔接材料組3H上的一低溫熔接材料組3L。更進一步來說，每一高溫熔接材料組3H包括一第一高溫熔接材料31H以及一第二高溫熔接材料32H，並且每一高溫熔接材料組3H的第一高溫熔接材料31H與第二高溫熔接材料32H分別設置在相對應的晶片C的兩個晶片焊墊C100上。另外，每一低溫熔接材料組3L包括一第一低溫熔接材料31L以及一第二低溫熔接材料32L，並且每一第一低溫熔接材料31L與每一第二低溫熔接材料32L分別設置在相對應的第一高溫熔接材料31H與相對應的第二高溫熔接材料32H上。然而，上述所舉的例子只是其中一可行的實施例而並非用以限定本發明。
[第二實施例]
參閱圖1、圖11與圖12所示，本發明第二實施例提供一種晶片檢測方法。由圖12與圖10的比較可知，第二實施例與第一實施例最大的差異在於：在分離多個良好的晶片(C-GO)與晶片檢測結構1的步驟S108後，第二實施例的晶片檢測方法進一步包括：首先，配合圖1與圖12所示，依序或者同時將多個良好的晶片(C-GO)移轉到一電路基板P上(步驟S110(B))；然後，配合圖1、圖11與圖12所示，透過一材料移除模組R(例如由光阻剝離液提供設備所提供的光阻剝離液，其可為有機溶劑或者無機溶劑)，以將晶片承載結構2的一晶片承載基板20從多個良好的晶片(C-GO)上移除(步驟S112(B))，藉此以 完成對多個晶片C的晶片移轉步驟。值得注意的是，低溫熔接材料組3L與高溫熔接材料組3H可以相互熔合成一熔合材料組(3L-3H)，並且良好的晶片(C-GO)可以透過熔合材料組(3L-3H)而固晶在電路基板P上。
[實施例的有益效果]
本發明的其中一有益效果在於，本發明所提供的一種晶片檢測方法，其能通過“將晶片承載結構2與晶片檢測結構1彼此靠近，以使得每一熔接材料組3同時接觸晶片承載結構2與晶片檢測結構1，每一熔接材料組3包括一低溫熔接材料組3L以及熔點高於低溫熔接材料組3L的一高溫熔接材料組3H”、“多個低溫熔接材料組3L分別透過多個微加熱器組11的加熱後再固化，以使得多個晶片C分別透過已固化後的多個低溫熔接材料組3L而電性連接於晶片檢測結構1”以及“對多個晶片C進行檢測，以使得多個晶片C被區分成多個良好的晶片(C-GO)以及多個不良的晶片(C-NG)”的技術方案，使得當晶片C在被固晶在一電路基板P上之前，晶片C能夠預先透過晶片檢測結構1的檢測而篩選出良好的晶片(C-GO)，以確保只有良好的晶片(C-GO)可以被固晶在電路基板P上。
本發明的另外一有益效果在於，本發明所提供的一種晶片檢測結構1，其能通過“晶片檢測基板10包括多個基板焊墊組100”、“多個微加熱器組11設置在晶片檢測基板10上或者晶片檢測基板10的內部”以及“晶片檢測基板10的多個基板焊墊組100分別用於承載多個低溫熔接材料組3L”的技術方案，以使得每一晶片C能夠透過相對應的低溫熔接材料組3L以電性連接於晶片檢測基板10。藉此，當晶片C在被固晶在一電路基板P上之前，晶片C能夠預先透過晶片檢測結構1的檢測而篩選出良好的晶片(C-GO)，以確保只有良好的晶片(C-GO)可以被固晶在電路基板P上。
本發明的另外一有益效果在於，本發明所提供的一種晶片承載 結構2，其能通過“晶片承載基板20用於承載多個晶片C”以及“每一熔接材料組3包括設置在相對應的晶片C上的一高溫熔接材料組3H以及設置在高溫熔接材料組3H上的一低溫熔接材料組3L”的技術方案，以使得每一晶片C能夠透過相對應的低溫熔接材料組3L以電性連接於一晶片檢測結構1的一晶片檢測基板10。藉此，當晶片C在被固晶在一電路基板P上之前，晶片C能夠預先透過晶片檢測結構1的檢測而篩選出良好的晶片(C-GO)，以確保只有良好的晶片(C-GO)可以被固晶在電路基板P上。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (12)

  1. 一種晶片檢測方法，其包括：提供一晶片檢測結構、一晶片承載結構以及多個熔接材料組，所述晶片檢測結構包括多個微加熱器組，所述晶片承載結構用於承載多個晶片，多個熔接材料組設置於所述晶片承載結構與所述晶片檢測結構之間；將所述晶片承載結構與所述晶片檢測結構彼此靠近，以使得每一所述熔接材料組同時接觸所述晶片承載結構與所述晶片檢測結構，每一所述熔接材料組包括一低溫熔接材料組以及熔點高於所述低溫熔接材料組的一高溫熔接材料組；多個所述低溫熔接材料組分別透過多個所述微加熱器組的加熱後再固化，以使得多個所述晶片分別透過已固化後的多個所述低溫熔接材料組而電性連接於所述晶片檢測結構；以及對多個所述晶片進行檢測，以使得多個所述晶片被區分成多個良好的晶片以及多個不良的晶片。
  2. 如請求項1所述的晶片檢測方法，其中，在提供所述晶片檢測結構、所述晶片承載結構與多個所述熔接材料組的步驟中，所述晶片檢測結構與所述晶片承載結構彼此分離，且多個所述熔接材料組的多個所述低溫熔接材料組分別設置在所述晶片承載結構的多個所述晶片上或者所述晶片檢測結構的多個基板焊墊組上；其中，每一所述低溫熔接材料組包括一第一低溫熔接材料以及一第二低溫熔接材料，每一所述高溫熔接材料組包括一第一高溫熔接材料以及一第二高溫熔接材料，且每一所述高溫熔接材料組的所述第一高溫熔接材料與所述第二高溫熔接材料分別設置在相對應的所述晶片的兩個晶片焊 墊上；其中，每一所述第一低溫熔接材料與每一所述第二低溫熔接材料分別設置在相對應的所述第一高溫熔接材料與相對應的所述第二高溫熔接材料上。
  3. 如請求項1所述的晶片檢測方法，其中，在提供所述晶片檢測結構、所述晶片承載結構與多個所述熔接材料組的步驟中，所述晶片檢測結構與所述晶片承載結構彼此分離，且多個所述熔接材料組的多個所述低溫熔接材料組分別設置在所述晶片承載結構的多個所述晶片上或者所述晶片檢測結構的多個基板焊墊組上；其中，每一所述低溫熔接材料組包括一第一低溫熔接材料以及一第二低溫熔接材料，每一所述高溫熔接材料組包括一第一高溫熔接材料以及一第二高溫熔接材料，且每一所述高溫熔接材料組的所述第一高溫熔接材料與所述第二高溫熔接材料分別設置在相對應的所述晶片的兩個晶片焊墊上；其中，每一所述低溫熔接材料組的所述第一低溫熔接材料與所述第二低溫熔接材料分別設置在相對應的所述基板焊墊組的兩個基板焊墊上。
  4. 如請求項1所述的晶片檢測方法，其中，在提供所述晶片檢測結構、所述晶片承載結構與多個所述熔接材料組的步驟中，所述晶片檢測結構與所述晶片承載結構彼此分離，且多個所述熔接材料組的多個所述低溫熔接材料組分別設置在所述晶片承載結構的多個所述晶片上或者所述晶片檢測結構的多個基板焊墊組上；其中，在將所述晶片承載結構與所述晶片檢測結構彼此靠近的步驟中，進一步包括：分別預先設置在所述晶片承載結構的多個所述晶片上的多個所述熔接材料組分別接觸所述晶片檢測結構的多個所述基板焊墊組。
  5. 如請求項1所述的晶片檢測方法，其中，在提供所述晶片檢測結構、所述晶片承載結構與多個所述熔接材料組的步驟中，所述晶片檢測結構與所述晶片承載結構彼此分離，且多個所述熔接材料組的多個所述低溫熔接材料組分別設置在所述晶片承載結構的多個所述晶片上或者所述晶片檢測結構的多個基板焊墊組上；其中，在將所述晶片承載結構與所述晶片檢測結構彼此靠近的步驟中，進一步包括：分別預先設置在所述晶片檢測結構的多個所述基板焊墊組上的多個所述熔接材料組分別接觸所述晶片承載結構的多個所述晶片。
  6. 如請求項1所述的晶片檢測方法，其中，在提供所述晶片檢測結構、所述晶片承載結構與多個所述熔接材料組的步驟中，所述晶片檢測結構與所述晶片承載結構彼此分離，且多個所述熔接材料組的多個所述低溫熔接材料組分別設置在所述晶片承載結構的多個所述晶片上或者所述晶片檢測結構的多個基板焊墊組上；其中，在多個所述低溫熔接材料組分別透過多個所述微加熱器組的加熱後再固化的步驟中，進一步包括：將每一所述低溫熔接材料組的所述第一低溫熔接材料以及所述第二低溫熔接材料分別透過相對應的所述微加熱器組的一第一微加熱器以及一第二微加熱器的加熱而熔化；以及固化每一所述低溫熔接材料組的所述第一低溫熔接材料以及所述第二低溫熔接材料，以使得相對應的所述晶片透過已固化後的所述第一低溫熔接材料以及所述第二低溫熔接材料而電性連接於所述晶片檢測結構。
  7. 如請求項1所述的晶片檢測方法，其中，在對多個所述晶片 進行檢測以使得多個所述晶片被區分成多個所述良好的晶片以及多個所述不良的晶片的步驟後，所述晶片檢測方法進一步包括：對於多個所述良好的晶片，將一部分的多個所述低溫熔接材料組分別透過一部分的多個所述微加熱器組的加熱而熔化，以便於分離多個所述良好的晶片與所述晶片檢測結構；其中，在分離多個所述良好的晶片與所述晶片檢測結構的步驟中，進一步包括：將所述低溫熔接材料組的所述第一低溫熔接材料以及所述第二低溫熔接材料分別透過相對應的所述微加熱器組的一第一微加熱器以及一第二微加熱器的加熱而熔化，以降低所述良好的晶片與所述低溫熔接材料組之間的結合強度；以及分離多個所述良好的晶片與所述晶片檢測結構，而只留下多個所述不良的晶片於所述晶片檢測結構上。
  8. 如請求項1所述的晶片檢測方法，其中，在對多個所述晶片進行檢測以使得多個所述晶片被區分成多個所述良好的晶片以及多個所述不良的晶片的步驟後，所述晶片檢測方法進一步包括：對於多個所述良好的晶片，將一部分的多個所述低溫熔接材料組分別透過一部分的多個所述微加熱器組的加熱而熔化，以便於分離多個所述良好的晶片與所述晶片檢測結構；其中，在分離多個所述良好的晶片與所述晶片檢測結構的步驟後，所述晶片檢測方法進一步包括：將多個所述良好的晶片從所述晶片檢測結構的一晶片檢測基板上分離；以及將多個所述良好的晶片移轉到一電路基板上；其中，所述低溫熔接材料組與所述高溫熔接材料組相互熔合 成一熔合材料組，所述良好的晶片透過所述熔合材料組而固晶在所述電路基板上。
  9. 如請求項1所述的晶片檢測方法，其中，在對多個所述晶片進行檢測以使得多個所述晶片被區分成多個所述良好的晶片以及多個所述不良的晶片的步驟後，所述晶片檢測方法進一步包括：對於多個所述良好的晶片，將一部分的多個所述低溫熔接材料組分別透過一部分的多個所述微加熱器組的加熱而熔化，以便於分離多個所述良好的晶片與所述晶片檢測結構；其中，在分離多個所述良好的晶片與所述晶片檢測結構的步驟後，所述晶片檢測方法進一步包括：將多個所述良好的晶片移轉到一電路基板上；以及將所述晶片承載結構的一晶片承載基板從多個所述良好的晶片上移除；其中，所述低溫熔接材料組與所述高溫熔接材料組相互熔合成一熔合材料組，所述良好的晶片透過所述熔合材料組而固晶在所述電路基板上。
  10. 如請求項1所述的晶片檢測方法，其中，在對多個所述晶片進行檢測的步驟中，進一步包括：檢測每一所述晶片，以取得每一所述晶片的一電氣特性訊息或者一光學特性訊息；以及依據每一所述晶片的所述電氣特性訊息或者所述光學特性訊息，以將每一所述晶片分類為所述良好的晶片或者所述不良的晶片。
  11. 一種晶片檢測結構，其包括： 一晶片檢測基板，所述晶片檢測基板包括多個基板焊墊組；以及多個微加熱器組，多個所述微加熱器組設置在所述晶片檢測基板上或者所述晶片檢測基板的內部；其中，所述晶片檢測基板的多個所述基板焊墊組分別用於承載多個低溫熔接材料組，所述多個低溫熔接材料組用於連接至少一晶片，所述晶片檢測結構用於取得所述至少一晶片的電氣特性訊息，且所述晶片檢測基板配置所述多個基板焊墊組的一表面的至少一部分暴露於外部。
  12. 一種晶片承載結構，其包括：一晶片承載基板，所述晶片承載基板用於承載多個晶片；其中，多個所述晶片分別用於承載多個熔接材料組，每一所述熔接材料組包括設置在相對應的所述晶片上的一高溫熔接材料組以及設置在所述高溫熔接材料組上的一低溫熔接材料組。
TW110118356A 2020-06-09 2021-05-21 晶片檢測方法、晶片檢測結構以及晶片承載結構 TWI760230B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063036501P 2020-06-09 2020-06-09
US63/036,501 2020-06-09

Publications (2)

Publication Number Publication Date
TW202147477A TW202147477A (zh) 2021-12-16
TWI760230B true TWI760230B (zh) 2022-04-01

Family

ID=78817917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110118356A TWI760230B (zh) 2020-06-09 2021-05-21 晶片檢測方法、晶片檢測結構以及晶片承載結構

Country Status (3)

Country Link
US (1) US11742456B2 (zh)
CN (1) CN113777465B (zh)
TW (1) TWI760230B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770612B (zh) * 2020-09-18 2022-07-11 歆熾電氣技術股份有限公司 晶片移轉系統與晶片移轉方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134606A1 (en) * 2011-11-25 2013-05-30 Samsung Electronics Co., Ltd. Semiconductor packages
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器
TW202015023A (zh) * 2018-10-12 2020-04-16 友達光電股份有限公司 顯示裝置及其之形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
US5477160A (en) * 1992-08-12 1995-12-19 Fujitsu Limited Module test card
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
JPH11287842A (ja) * 1998-04-02 1999-10-19 Advantest Corp Ｉｃ試験装置
JP2002148305A (ja) * 2000-11-14 2002-05-22 Nec Ibaraki Ltd 電子部品のベアチップのバーンイン方法
CN100394571C (zh) * 2003-05-20 2008-06-11 富士通株式会社 Lsi插件及lsi元件的试验方法和半导体器件的制造方法
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
JP4881014B2 (ja) * 2006-01-17 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9773750B2 (en) * 2012-02-09 2017-09-26 Apple Inc. Method of transferring and bonding an array of micro devices
US8967452B2 (en) * 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
US9865648B2 (en) * 2012-12-17 2018-01-09 D-Wave Systems Inc. Systems and methods for testing and packaging a superconducting chip
US9275879B1 (en) * 2014-08-11 2016-03-01 International Business Machines Corporation Multi-chip module with rework capability
TWI661533B (zh) * 2017-06-07 2019-06-01 台灣愛司帝科技股份有限公司 晶片安裝系統以及晶片安裝方法
KR102369934B1 (ko) * 2017-06-23 2022-03-03 삼성전자주식회사 칩 실장장치 및 이를 이용한 칩 실장방법
TWI648871B (zh) * 2017-09-22 2019-01-21 台灣愛司帝科技股份有限公司 發光模組的製作方法
JP2019078685A (ja) * 2017-10-26 2019-05-23 株式会社ブイ・テクノロジー Ｌｅｄチップの検査方法、その検査装置及びｌｅｄディスプレイの製造方法
CN110416139B (zh) * 2019-09-11 2021-08-31 京东方科技集团股份有限公司 一种转移载板、其制作方法及发光二极管芯片的转移方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134606A1 (en) * 2011-11-25 2013-05-30 Samsung Electronics Co., Ltd. Semiconductor packages
TW202015023A (zh) * 2018-10-12 2020-04-16 友達光電股份有限公司 顯示裝置及其之形成方法
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器

Also Published As

Publication number Publication date
US20210384376A1 (en) 2021-12-09
CN113777465A (zh) 2021-12-10
TW202147477A (zh) 2021-12-16
US11742456B2 (en) 2023-08-29
CN113777465B (zh) 2024-03-26

Similar Documents

Publication Publication Date Title
US20210005520A1 (en) Method and apparatus for manufacturing array device
JP6630357B2 (ja) マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
JP6501970B2 (ja) マイクロ発光ダイオードの修復方法、製造方法、装置及び電子機器
EP0051165A1 (en) Repairable IC package with thermoplastic chip attach
TWI695453B (zh) 半導體晶片修補方法以及半導體晶片修補裝置
TW201839879A (zh) 半導體晶片修補方法以及半導體晶片修補裝置
TW201434177A (zh) 發光二極體的轉置基材與使用該轉置基材的發光裝置製造方法
TWI760230B (zh) 晶片檢測方法、晶片檢測結構以及晶片承載結構
US20210320088A1 (en) Led chip initial structure, substrate structure, chip transferring method and image display device
CN110165041A (zh) 发光装置、其制造方法及显示模块
US11916041B2 (en) Method for repairing a light-emitting device and a method for manufacturing an LED panel
US8227271B1 (en) Packaging method of wafer level chips
CN104518055B (zh) 发光二极管组件及制造方法
TWI723899B (zh) 微晶片轉移方法及電子模組
KR102547027B1 (ko) 다이 본딩 방법
US20210358793A1 (en) Chip-carrying structure, chip-placing system and chip-placing method
KR20190130082A (ko) 마이크로 발광소자 기판의 제조 방법
CN113224220A (zh) 一种芯片转移方法和芯片转移设备
US20210320235A1 (en) Led chip initial structure, substrate structure, chip transferring method and image display device
TWI843449B (zh) 顯示模組和其製造及修補方法
JP2004039938A (ja) チップ状電子部品、その実装構造、その中間基板、及びこれらの製造方法、並びにチップ状電子部品の検査方法
TWM574339U (zh) 半導體晶片固晶裝置
CN112768438B (zh) 一种压接式功率模块及其制备方法
TWI775888B (zh) 發光裝置、其製造方法及顯示模組
CN118841490A (zh) 一种Mip封装方法