CN104393124B - 一种发光二极管外延片结构的制备方法 - Google Patents

Abstract

本发明提供一种发光二极管外延片结构的制备方法，提供一衬底，依次形成N型层、低温Al_xIn_yGa_1‑x‑yN（0≤x≤1，0≤y≤1，x、y不同时为0）层、多量子阱有源区、Al_zGa_1‑zN（0≤z≤1）电子阻挡层、Al_xIn_yGa_1‑x‑yN（0≤x≤1，0≤y≤1）隔断层以及P型层，利用在多量子阱有源区之前生长低温Al_xIn_yGa_1‑x‑yN层形成V型坑，在多量子阱有源区生长结束后继续生长较薄的Al_zGa_1‑zN电子阻挡层，然后采用二维生长模式生长隔断层，从而在有源区与P型层之间形成孔洞，隔断V型坑覆盖范围内的贯穿位错与P型层之间的接触，减小漏电，提高外延片反向漏电性能与抗静电能力。

Description

一种发光二极管外延片结构的制备方法

技术领域

本发明涉及氮化镓半导体器件外延领域，尤其涉及一种具有隔断孔洞的发光二极管外延片结构的制备方法。

背景技术

发光二极管是一种半导体固体发光器件，其利用半导体P-N结作为发光结构，目前氮化镓被视为第三代半导体材料，目前具备InGaN/GaN有源区的氮化镓基发光二极管被视为当今最有潜力的发光源。

在传统的氮化镓基二极管外延片结构中，贯穿整个P-N结的位错为造成二极管性能降低的主要因素之一，此类位错会造成内量子效率降低、反向漏电、抗静电击穿能力较差，特别是现如今大尺寸芯片需求愈加强烈的状况下，芯片可靠性变得更加重要。因此有必要提供一种制备方式简便，可以有效的降低贯穿性位错，提升出光效率的二极管外延片结构。

发明内容

本发明提供一种发光二极管外延片结构的制备方法，主要技术方案如下：

1）在氢气或氢气、氮气、氨气三种气体混合气氛下，对衬底进行热处理；

2）在热处理后衬底上，依次生长低温Al_xGa_1-xN（0≤x≤1）缓冲层，非掺杂氮化镓层、N型层、低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层、多量子阱有源区、Al_zGa_1-zN（0≤z≤1）电子阻挡层、隔断层、P型层。

3）低温Al_xIn_yGa_1-x-yN层与多量子阱有源区形成V型坑，较薄Al_zGa_1-zN（0≤z≤1）电子阻挡层嵌入但不填满V型坑、并利用二维生长的隔断层形成气体孔洞。

进一步地，低温Al_xIn_yGa_1-x-yN层为体结构或超晶格结构，厚度在1~1000nm之间，该层不同位置In组分、Al组分保持恒定，或呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布。

进一步地，Al_zGa_1-zN电子阻挡层为体结构或超晶格结构，厚度在0.1~200nm之间，该层不同位置Al组分保持恒定，或呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布。

进一步地，Al_zGa_1-zN电子阻挡层嵌入但未填满整个V型坑。

进一步地，Al_zGa_1-zN电子阻挡层生长结束后生长二维生长模式的Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1）隔断层，该层不同位置In组分、Al组分保持恒定，或呈现或呈锯齿、矩形、高斯分布、阶梯状分布。

进一步地，在隔断层生长过程中，利用低压高温、高转速形成二维生长环境，即设定反应室压力100~300torr，温度设定600~1200℃，转速设定800~1200转/分，生长厚度介于0.1~200nm之间。

进一步地，二维生长的隔断层为非掺或掺Mg，其掺杂浓度保持恒定或呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布。

进一步地，P型层为GaN层或In_yGa_1-yN层。

本发明提供一种发光二极管外延片结构的制备方法，其优点在于：在多量子阱有源区之前生长低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层，利用低温条件下三元或四元化合物与氮化镓材料之间的晶格失配形成V型坑，III-IV族化合物在V型坑侧面生长速率低于衬底垂直方向晶面，随着多量子阱有源区生长V型坑尺寸逐渐增加，较薄电子阻挡层嵌入但未填满整个V型坑。然后利用低压高温、高转速提供利于二维生长条件，使侧向生长速率大于纵向生长速率，生长隔断层合并V型坑，在有源区与隔断层之间形成孔洞，隔断V型坑覆盖范围内的贯穿位错与隔断层之间的接触，从而减小漏电，提高外延片反向漏电性能与抗静电能力。

该生长模式利用MOCVD等常规外延薄膜生长设备即可完成，且仅通过更改外延层结构及不同外延层生长模式即可达到发明目的，具有较强的可操作性和较高的商业价值。

附图说明

图1为本发明制作的发光二极管外延片结构示意图。

图中标示：1为衬底；2为低温Al_xGa_1-xN缓冲层（0≤x≤1）；3为非掺氮化镓层；4为N型氮化镓层；5为低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1）层；6为多量子阱有源区；7为Al_zGa_{1- z}N电子阻挡层（0≤z≤1）；8为二维生长模式的隔断层；9为P型层；A为孔洞，B为形成V型坑的贯穿位错，C为被空气孔洞阻挡延伸至P型层的贯穿位错，D为延伸至P型层的贯穿位错。

具体实施方式

为使本发明更易于理解其实质性特点及其所具的实用性，下面便结合附图对本发明若干具体实施例作进一步的详细说明，但需要说明的是以下关于实施例的描述及说明对本发明保护范围不构成任何限制。

实施例1

图1为本发明制作一种发光二极管外延片结构的示意图，本实施例中制备工艺由下至上依次包括：（1）蓝宝石C面衬底1；（2）低温Al_xGa_1-xN缓冲层2，可以为氮化镓、氮化铝、或铝镓氮结合，膜厚在10~100nm之间；（3）非掺氮化镓层3，膜厚在300~7000nm之间，优选3500nm；（4）N型氮化镓层4，其中掺杂源为硅烷，掺杂浓度在1×10¹⁸~2×10¹⁹cm^-3之间，优选1.2×10¹⁹cm^-3；（5）低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层5，生长温度控制在600~1200℃之间，优选750℃，膜厚控制在500~1000nm之间；（6）多量子阱有源区6，以InGaN作为阱层、以GaN或AlGaN或二者组合作为垒层构成，其中垒层厚度在50~150nm之间、阱层厚度在1~20nm之间，生长多个循环结构；（7）Al_zGa_1-zN电子阻挡层7，膜厚在0.1~200nm之间；（8）二维生长模式的隔断层8，其材料为非掺Al_xIn_yGa_1-x-yN或P型掺杂Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1），厚度在0.1~200nm之间，优选Al_xGa_1-xN结构，优选厚度50nm；（9）P型层9，具体可以为P型GaN层或P型In_yGa_1-yN层，优选P型GaN层，膜厚在20nm~2000nm之间，优选200nm。

在所述低温Al_xIn_yGa_1-x-yN层5的生长过程中，利用三元或四元化合物与氮化镓材料之间因晶格失配形成V型坑，V型坑侧面为（1-101）面；优选750℃低温，使得有源区及电子阻挡层生长结束后所形成V型坑的尺寸介于50~150nm之间，隔断层合并较容易，利于孔洞形成。

在多量子阱有源区6生长过程中，在C面上生长速率大于在V型坑内侧面生长速率，随着有源区的生长V型坑尺寸逐渐增加。

在所述Al_zGa_1-zN电子阻挡层7的生长过程中，Al_zGa_1-zN电子阻挡层嵌入但未填满整个V型坑。

在所述二维生长模式的隔断层生长过程中，利用低压高温、高转速形成二维生长环境，设定反应室压力100~300torr，温度设定600~1200℃，转速设定800~1200转/分，生长一层二维生长模式的隔断层，利用二维生长环境下侧向生长速率大于纵向生长速率合并V型坑，在有源区与P型层之间形成孔洞。

本实施例采用在多量子阱有源区之前生长低温Al_xIn_yGa_1-x-yN层并形成V型坑，在多量子阱有源区生长结束后生长较薄的Al_zGa_1-zN电子阻挡层，然后生长二维生长模式的隔断层，从而在有源区与隔断层之间形成孔洞，隔断V型坑覆盖范围内的贯穿位错与隔断层之间的接触，从而减小漏电，大大提高外延片反向漏电性能与抗静电能力。

作为本实施例中第一个实施例变形，在低温Al_xIn_yGa_1-x-yN层生长过程中，控制该层In组分及该层不同位置In组分含量，从而起到控制V型坑大小及形成密度，使多量子阱有源区生长结束后孔洞大小和密度得到有效控制，有利于V型坑在二维隔断层生长时完全合并。

作为本实施例中第二个实施例变形，在所述Al_zGa_1-zN电子阻挡层的生长过程中，控制该层不同位置Al组分，使Al组分最低并逐渐递增；显著提升电子阻挡能力，从而降低Al_zGa_1-zN电子阻挡层的生长厚度。

作为本实施例中的第三个实施例变形，在所述的二维生长模式隔断层生长过程中，通入Mg，浓度在1×10¹⁶~2×10²⁰cm^-3之间；利用隔断层掺杂Mg替代P型层，增强空穴的注入能力和注入效率。

实施例2

区别于实施例1，本实施例中，低温Al_xIn_yGa_1-x-yN层（0≤x≤1，0≤y≤1，x、y不同时为0）与Al_zGa_1-zN电子阻挡层分别采用Al_xIn_yGa_1-x-yN/GaN、Al_zGa_1-zN/GaN超晶格模式生长，分别生长1~100个循环，采用超晶格的生长模式保证在低温Al_xIn_yGa_1-x-yN层和Al_zGa_1-zN电子阻挡层生长过程中获得更好的生长质量，特别是在Al_zGa_1-zN电子阻挡层生长时可以获得更高的Al组分，从而提高电子阻挡层势垒高度，增强电子阻挡能力。

作为本实施例中的第一个实施例变形，在低温Al_xIn_yGa_1-x-yN层生长过程中，该层不同位置In组分、Al组分或厚度呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布，可以保证在较高的温度条件下形成较大尺寸的V型坑，提高外延片材料质量。

作为本实施例中的第二个实施例变形，在Al_zGa_1-zN电子阻挡层生长过程中，该层不同位置的Al组分或厚度呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布，从而提高Al_zGa_1-zN层的电子阻挡能力。

实施例3

区别于实施例1与实施例2，本实施例采用四元化合物Al_xIn_yGa_1-x-yN（0<x<1，0<y<1）替代Al_zGa_1-zN电子阻挡层，由于四元化合物晶格尺寸可调节性较强，可以与多量子阱有源区形成更好的晶格匹配，从而提高外延片质量。

以上所述仅为本发明的优选实施方式，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改、润饰和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进均视为在本发明的保护范围之内。

Claims (9)

1.一种发光二极管外延片结构的制备方法，包括以下步骤：

提供一衬底；

在所述衬底上依次生长N型层、低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层、多量子阱有源区、Al_zGa_1-zN（0≤z≤1）电子阻挡层以及Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1）隔断层；

其特征在于：所述低温Al_xIn_yGa_1-x-yN层与多量子阱有源区形成V型坑，后续生长的Al_zGa_1-zN电子阻挡层嵌入但不填满所述V型坑，然后利用低压高温、高转速形成二维生长环境，设定反应室压力100~300torr，温度设定600~1200℃，转速设定800~1200转/分，生长二维生长模式的隔断层，从而在所述多量子阱有源区与所述隔断层之间形成孔洞，得到所述发光二极管外延片。

2.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述V型坑是利用低温条件下Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层与N型层材料之间的晶格失配形成的。

3.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：在所述衬底上生长缓冲层，非掺杂氮化镓层之后生长N型层。

4.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层为体结构或超晶格结构。

5.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述低温Al_xIn_yGa_1-x-yN（0≤x≤1，0≤y≤1，x、y不同时为0）层生长温度介于600~1000℃之间，该层不同位置In组分与Al组分保持恒定或呈现线性递增或递减。

6.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述Al_zGa_1-zN（0≤z≤1）电子阻挡层厚度介于0.1~200nm之间，为体结构或超晶格结构。

7.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述二维生长的隔断层为非掺或P型掺杂。

8.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：所述二维生长的隔断层Al组分、In组分呈现依次线性递增或递减、或呈锯齿、矩形、高斯分布、阶梯状分布。

9.根据权利要求1所述的一种发光二极管外延片结构的制备方法，其特征在于：在所述二维生长的隔断层上继续生长P型层。