[go: up one dir, main page]

KR102380825B1 - 반도체 발광다이오드 칩 및 이를 구비한 발광장치 - Google Patents

반도체 발광다이오드 칩 및 이를 구비한 발광장치 Download PDF

Info

Publication number
KR102380825B1
KR102380825B1 KR1020150076572A KR20150076572A KR102380825B1 KR 102380825 B1 KR102380825 B1 KR 102380825B1 KR 1020150076572 A KR1020150076572 A KR 1020150076572A KR 20150076572 A KR20150076572 A KR 20150076572A KR 102380825 B1 KR102380825 B1 KR 102380825B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
layer
emitting diode
diode chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150076572A
Other languages
English (en)
Other versions
KR20160141302A (ko
Inventor
김종인
송호영
김용일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150076572A priority Critical patent/KR102380825B1/ko
Priority to US15/078,488 priority patent/US10401557B2/en
Priority to CN201610353596.2A priority patent/CN106206907B/zh
Publication of KR20160141302A publication Critical patent/KR20160141302A/ko
Application granted granted Critical
Publication of KR102380825B1 publication Critical patent/KR102380825B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L33/46—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/0001—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems
    • G02B6/0011—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form
    • G02B6/0066—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings specially adapted for lighting devices or systems the light guides being planar or of plate-like form characterised by the light source being coupled to the light guide
    • G02B6/0073—Light emitting diode [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H01L33/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/854—Encapsulations characterised by their material, e.g. epoxy or silicone resins
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2101/00—Point-like light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8516—Wavelength conversion means having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer or wavelength conversion layer with a concentration gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명의 일 실시예는, 제1 및 제2 배선 전극이 배치된 실장면을 갖는 배선 기판과, 상기 배선 기판의 실장면 상에 탑재되며, 상기 실장면과 마주하며 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가지며, 상기 제1 및 제2 전극은 상기 제1 및 제2 배선 전극에 각각 연결된 반도체 발광다이오드 칩과, 상기 반도체 발광다이오드 칩의 제2 면에 배치된 반사층을 포함하는 반도체 발광장치를 제공한다. 일 예에서, 상기 반사층은 분산 브래그 반사(Distributed Bragg Reflector, DBR)층일 수 있다.

Description

반도체 발광다이오드 칩 및 이를 구비한 발광장치{SEMICONDUCTOR LIGHT EMITTING DIODE CHIP AND LIGHT EMITTING DEVICE HAVING THE SAME}
본 발명은 반도체 발광장치에 관한 것이다.
반도체 발광다이오드(LED)는 전기에너지를 이용하여 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 발광다이오드는 조명장치 및 대형 액정디스플레이(Liquid Crystal Display, LCD)용 백라이트(backlight) 장치의 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
다만, 반도체 발광다이오드는 점광원(즉, 광방출면이 매우 좁음)에 가깝다는 단점을 가지고 있다. 따라서 조명용 또는 디스플레이용 백라이트 유닛의 광원으로 사용될 경우에, 넓은 영역에 빛을 고르게 퍼트리기 위한 별도의 광학적 구조물이 요구될 수 있다. 예를 들어, 디스플레이를 위한 직하형 백라이트 유닛은 배광분포를 확장하는 렌즈와, 그 위에 확산 시트 등이 사용될 수 있다. 이러한 추가적인 광학적 구조물로 인해, 제조공정 비용을 증가시킬 뿐만 아니라, 다양한 구조물의 조립에 따른 불량률이 증가될 수 있다. 특히, 디스플레이 패널의 두께를 증가시키는 불이익한 문제를 야기할 수 있다
본 발명의 해결하고자 하는 과제 중 하나는 균일한 광품질을 확보하면서도 별도의 광학 구조물에 대한 요구가 칩 레벨에서 배광분포를 제어할 수 있는 반도체 발광다이오드 칩 및 이를 포함한 발광장치를 제공하는데 있다.
본 발명의 일 실시예는, 제1 및 제2 배선 전극이 배치된 실장면을 갖는 배선 기판과, 상기 배선 기판의 실장면 상에 탑재되며, 상기 실장면과 마주하며 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가지며, 상기 제1 및 제2 전극은 상기 제1 및 제2 배선 전극에 각각 연결된 반도체 발광다이오드 칩과, 상기 반도체 발광다이오드 칩의 제2 면에 배치된 반사층을 포함하는 반도체 발광장치를 제공한다.
일 예에서, 상기 반사층은 분산 브래그 반사(Distributed Bragg Reflector, DBR)층일 수 있다.
상기 DBR층의 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대한 투과율은 제1 입사각에서의 투과율보다 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 클 수 있다.
상기 반사층은 상기 반도체 발광다이오드 칩의 적어도 제2 면에 배치되며, 상기 DBR층으로부터 방출되는 광은, 상기 칩의 제2 면과 수직인 중심축에서 상기 중심축 둘레의 제1 회전각까지의 제1 영역보다 상기 제1 회전각에서 상기 제1 회전각보다 큰 제2 회전각까지의 제2 영역에서 크게 방출될 수 있다. 이 경우에, 상기 제1 회전각은 30°∼ 50°범위이며, 상기 제2 회전각은 70°∼ 90°범위일 수 있다.
일 예에서, 상기 반사층은 금속물질로 이루어진 금속 반사층일 수 있다.
상기 반사층은 상기 반도체 발광다이오드 칩으로부터 생성된 광이 방출되도록 형성된 적어도 하나의 홀을 가질 수 있다.
본 발명의 일 실시예는, 제1 및 제2 배선 전극이 배치된 실장면을 갖는 배선 기판과, 상기 배선 기판의 실장면 상에 탑재되며, 상기 실장면과 마주하며 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가지며, 상기 제1 및 제2 전극은 상기 제1 및 제2 배선 전극에 각각 연결된 반도체 발광다이오드 칩과, 상기 반도체 발광다이오드 칩의 제2 면에 배치되며, 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대해 제1 입사각에서의 투과율보다 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 큰 배광분포 조절층을 포함하는 반도체 발광장치를 제공한다.
상기 배광분포 조절층은 서로 다른 굴절률을 갖는 2종의 유전체막이 복수회 교대로 적층된 구조를 가질 수 있다.
상기 배광분포 조절층과 상기 반도체 발광다이오드 칩의 사이에 배치되어 상기 반도체 발광다이오드 칩으로부터 방출되는 광의 적어도 일부를 다른 파장의 광으로 변환시키는 파장변환층을 더 포함할 수 있다.
본 발명의 일 실시예는, 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 갖는 반도체 발광다이오드 칩을 제공하며, 상기 반도체 발광다이오드 칩은 상기 반도체 발광다이오드 칩의 제2 면에 배치되며, 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대해서 제1 입사각에서의 투과율보다 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 큰 배광분포 조절층을 더 포함한다.
본 발명의 일 실시예는, 화상을 표시하기 위한 화상표시 패널과, 상기 화상표시 패널의 하부에 배치되며, 상기 반도체 발광다이오드 칩 또는 상기 반도체 발광장치를 구비한 백라이트 유닛과, 상기 백라이트 유닛으로부터의 광을 상기 화상표시패널로 입사시키는 도광판을 포함하는 디스플레이 장치를 제공한다.
반도체 발광다이오드 칩의 주된 광방출면에 반사층을 배광 분포 조절층으로 도입함으로써 상기 광방출면과 수직에 가까운 광을 억제하고 상기 칩의 측면 방향에 가까운 광을 상대적으로 증가시킬 수 있다. 이와 같이 렌즈와 같은 다른 구조물 없이 칩 레벨에서 반도체 발광다이오드 칩의 배광 분포를 조절할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도1은 본 발명의 일 실시예에 따른 반도체 발광소자의 측단면도이다.
도2는 도1에 도시된 반도체 발광다이오드 칩을 채용한 반도체 발광장치의 측단면도이다.
도3a 내지 도3d는 본 발명의 일 실시예에 채용될 수 있는 다양한 반도체 발광다이오드 칩의 측단면도이다.
도4는 반도체 발광다이오드 칩으로부터 방출되는 광이 배광분포 조절층을 투과하는 과정을 나타내는 모식도이다.
도5a 내지 도5d는 본 발명의 실험예에 따른 배광분포 조절(DBR)층으로부터 방출되는 광의 각도별 투과율을 나타내는 그래프이다.
도6은 본 발명의 실험예에 따른 배광분포 조절(DBR)층으로부터 방출되는 광(@450㎚)의 각도별 투과율을 나타내는 그래프이다.
도7은 본 발명의 실험예에 따른 배광분포를 나타내는 폴라차트(polar chart)이다.
도8은 본 발명의 일 실시예에 따른 반도체 발광장치의 측단면도이다.
도9a 내지 도9c는 각각 본 발명의 실시예1 및 2와 비교예2에 따른 배광분포를 나타내는 폴라차트(polar chart)이다.
도10a 및 도10b는 각각 본 발명의 실시예3과 비교예3에 따른 반도체 발광장치의 배광분포를 나타내는 그래프이다.
도11a 및 도11b는 각각 본 발명의 실시예3과 비교예3에 따른 반도체 발광장치의 배광분포를 나타내는 폴라차트이다.
도12a 및 도12b는 각각 본 발명의 실시예3과 비교예3에 따른 반도체 발광장치의 분광분포를 나타내는 그래프이다.
도13a는 본 발명의 일 실시예(금속반사층)에 따른 반도체 발광다이오드 칩의 사시도이다.
도13b는 도13a에 도시된 반도체 발광다이오드 칩을 채용한 반도체 발광장치의 측단면도이다.
도14a는 본 발명의 일 실시예(측면 배광분포 조절층)에 따른 반도체 발광다이오드 칩의 사시도이다.
도14b는 도14a에 도시된 반도체 발광다이오드 칩의 배광분포를 개략적으로 나타내는 그래프이다.
도15는 본 발명의 일 실시예(파장변환층 도입)에 따른 반도체 발광장치의 측단면도이다.
도16은 본 발명에 채용가능한 파장변환물질을 설명하기 위한 CIE 1931 좌표계이다.
도17은 본 발명에서 파장변환물질로 사용가능한 양자점(quantum dot, QD)의 단면 구조를 나타내는 개략도이다.
도18은 본 발명의 일 실시예에 따른 백라이트 유닛을 나타내는 단면도이다.
도19는 본 발명의 일 실시예에 따른 백라이트 유닛을 나타내는 단면도이다.
도20은 도18에 도시된 백라이트 유닛을 채용한 디스플레이 장치를 나타내는 분해사시도이다.
도21은 본 발명의 일 실시예에 따른 조명 장치를 나타내는 분해사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명한다.
본 실시예들은 다른 형태로 변형되거나 여러 실시예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니다. 또한, 본 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 예를 들어, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다. 또한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
한편, 본 명세서에서 사용되는 "일 실시예(one example)"라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공되는 것이다. 그러나, 아래 설명에서 제시된 실시예들은 다른 실시예의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 실시예에서 설명된 사항이 다른 실시예에서 설명되어 있지 않더라도, 다른 실시예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시예에 관련된 설명으로 이해될 수 있다.
도1은 본 발명의 일 실시예에 따른 반도체 발광장치의 측단면도이다.
도1을 참조하면, 본 실시예에 따른 반도체 발광장치(10)는, 실장면을 갖는 배선 기판(11)과, 상기 배선 기판(11)의 실장면 상에 탑재된 반도체 발광다이오드 칩(20)을 포함한다.
상기 배선 기판(11)은 상기 실장면 상에 배치된 제1 및 제2 배선 전극(12a,12b)을 포함한 패키지 기판일 수 있다. 상기 제1 및 제2 배선 전극(12a,12b)은 상기 배선 기판(11)의 하면 또는 측면으로 연장될 수 있다. 상기 제1 및 제2 배선 전극(12a,12b)은 Au, Cu, Ag, Al와 같은 금속을 포함할 수 있다. 상기 배선 기판(11)은 절연성 수지 기판, 세라믹 기판 또는 금속 기판일 수 있다. 예를 들어, 상기 배선 기판(11)은 PCB(Printed Circuit Board), MCPCB(Metal Core PCB), MPCB(Metal PCB) 또는 FPCB(Flexible PCB)일 수 있다. 특정 예에서, 상기 배선 기판은 Ag와 같은 고반사성 물질로 코팅된 기판일 수 있다.
상기 반도체 발광다이오드 칩(20)은 제1 및 제2 전극(28a,28b)이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가질 수 있다. 상기 반도체 발광다이오드 칩(20)은 상기 제1 면이 상기 실장면과 마주하도록 실장되고, 상기 제1 및 제2 전극(28a,28b)은 솔더볼(15a,15b)에 의해 상기 제1 및 제2 배선 전극(12a,12b) 각각에 연결될 수 있다.
이러한 실장 구조에서, 상기 반도체 발광다이오드 칩(20)의 제2 면은 주된 광방출면으로 제공될 수 있다. 상기 반도체 발광다이오드 칩(20)의 제2 면에 배광분포 조절층으로서 반사층(29)이 배치될 수 있다.
본 실시예에 채용된 반사층(29)은 분산 브래그 반사(Distributed Bragg Reflector, DBR)층일 수 있다. 상기 반사층(29)은 상기 제2 면의 수직방향으로 진행하는 광을 반사시켜 배광 분포를 조절하는 역할을 한다(이런 의미에서, 본 명세서에서 반사층을 "배광분포 조절층"이라고도 함). 특히, 본 실시예와 같이, 상기 반사층(29)이 DBR층인 경우에, 특정 파장의 광에 대한 투과를 억제하는 밴드 패스 필터(band pass filter, BPF)로 작용할 뿐만 아니라, 입사각에 따른 투과율의 차이가 발생하므로 효과적으로 배광 분포를 조절할 수 있다.
구체적으로, 도1에 도시된 바와 같이, DBR인 반사층(29)은 상기 칩(20)의 제2 면과 수직인 중심축(Z)에서 상기 중심축(Z) 둘레의 제1 회전각(θ1)까지의 제1 영역(0≤α≤θ1)에서는 광의 투과를 억제하는 반면에, 상기 제1 회전각(θ1)에서 상기 제1 회전각(θ1)보다 큰 제2 회전각(θ2)까지의 제2 영역(θ1<β≤θ2)에서는 상대적으로 많은 광이 투과될 수 있다. 그 결과, 상기 반사층(29)은 중심축에 가까운 제1 영역(α)보다 상기 제2 영역(β)에서 방출되는 광을 상대적으로 증가시킬 수 있으며, 배트윙(batwing) 형상의 배광분포를 가질 수 있다.
상기 반사층(29)으로부터 방출되는 광은 상기 반도체 발광다이오드 칩(20)의 측면으로부터 방출되는 광(Ls)과 결합하여 최종 배광분포를 결정할 수 있다. 측면 방출 광(Ls)은 배광 분포에서 중심축에서 가까운 영역보다는 먼 영역(예, 중심축의 ±90°에 가까운 영역)의 광량을 보강하므로, 균일한 발광분포에 유리한 배트윙 형상의 배광분포가 유지될 수 있다.
이와 같이, 상기 반사층(29)을 이용하여 렌즈와 같은 광학 구조물의 기능을 전부 또는 부분적으로 대체함으로써 칩레벨에서 효과적으로 배광분포를 조절할 수 있으며, 궁극적으로 제품에 적용시에 추가적인 광학 구조물을 생략할 수 있다.
도2는 도1에 채용가능한 반도체 발광다이오드 칩의 일 예를 나타내는 측단면도이다.
도2에 도시된 반도체 발광다이오드 칩은, 광투과성 기판(21)과, 반도체 적층체(S)와, 배광분포 조절층(29)을 포함할 수 있다.
상기 광투과성 기판(21)은 주된 광추출면인 칩의 제2 면을 제공한다. 상기 광투과성 기판은 사파이어와 같은 절연성 기판일 수 있다. 하지만, 이에 한정되지 않으며, 상기 기판(21)은 절연성 기판 외에도 광투과성을 보장할 수 있는 도전성 또는 반도체 기판일 수 있다. 상기 기판(21)의 상면에는 요철(P)이 형성될 수 있다. 상기 요철(P)은 광추출효율을 개선하면서 성장되는 단결정의 품질을 향상시킬 수 있다.
상기 반도체 적층체(S)는 상기 광투광성 기판(21) 상에 순차적으로 배치된 제1 도전형 반도체층(24), 활성층(25) 및 제2 도전형 반도체층(26)을 포함할 수 있다. 상기 광투과성 기판(21)과 상기 제1 도전형 반도체층(24) 사이에 버퍼층(22)을 배치시킬 수 있다.
상기 버퍼층(22)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 예를 들어, 상기 버퍼층(22)는 GaN, AlN, AlGaN, InGaN일 수 있다. 필요에 따라, 복수의 층을 조합하거나, 조성을 점진적으로 변화시켜 사용할 수도 있다.
상기 제1 도전형 반도체층(24)은 n형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체일 수 있으며, n형 불순물은 Si일 수 있다. 예를 들어, 상기 제1 도전형 반도체층(24)은 n형 GaN을 포함할 수 있다. 상기 제2 도전형 반도체층(26)은 p형 InxAlyGa1 -x- yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 만족하는 질화물 반도체층일 수 있으며, p형 불순물은 Mg일 수 있다. 예를 들어, 상기 제2 도전형 반도체층(26)은 단층 구조로 구현될 수도 있으나, 본 예와 같이, 서로 다른 조성을 갖는 다층 구조를 가질 수 있다. 상기 활성층(25)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다. 예를 들어, 상기 양자우물층과 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. 특정 예에서, 상기 양자우물층은 InxGa1 - xN (0<x≤1)이며, 상기 양자장벽층은 GaN 또는 AlGaN일 수 있다. 상기 활성층(25)은 다중양자우물구조에 한정되지 않고, 단일양자우물 구조일 수 있다.
상기 제1 및 제2 전극(28a,28b)은, 동일한 면(제1 면)에 위치하도록, 상기 제1 도전형 반도체층(24)의 메사 에칭된 영역과 상기 제2 도전형 반도체층(26)에 각각 배치될 수 있다. 상기 제1 전극(29a)은 반사성 금속으로 형성될 수 있다. 예를 들어, 상기 제1 전극(28a)은 Ag, Ni, Al, Cr, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, 단일층 또는 2층 이상의 구조로 채용될 수 있다. 상기 제2 전극(28b)은 Al, Au, Cr, Ni, Ti, Sn 중 적어도 하나를 포함할 수 있다.
배광분포 조절층인 반사층(29)은 도2에 도시된 바와 같이, 서로 다른 굴절률을 갖는 2종의 유전체막(29a,29b)이 복수회 교대로 적층된 구조일 수 있다. 앞서 설명한 바와 같이, DBR 반사층(29)은 특정 파장의 광에 대해 입사각에 따른 상이한 투과율을 가질 수 있다. 구체적으로, 상기 반사층(29)은 상기 반도체 발광다이오드 칩(20)으로부터 방출되는 광에 대해 제1 입사각에서의 투과율보다 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 크기 때문이다. 이에 대한 상세한 설명은 도5 내지 도7을 참조하여 후술하기로 한다.
본 실시예에 채용된 DBR 구조에서, 조절 대상인 광의 파장(칩의 파장)과 입사각에 따른 투과율 변화는 DBR 반사층을 구성하는 각 막(29a,29b)의 굴절률과 두께(ta,tb) 및 적층횟수 등을 선택하여 결정할 수 있다.
이러한 DBR층은 상기 굴절률이 서로 다른 유전체막들(29a,29b)이 2회 내지 수십회 반복하여 적층될 수 있다. 입사각에 따른 투과율을 의도적으로 확보하기 위해서 통상의 DBR 구조보다 적은 적층횟수와 두께로 설계될 수 있다. 예를 들어, 3회 내지 50회 반복하여 적층될 수 있으며, 나아가 4회 내지 30회 반복하여 적층될 수 있다. 전체 DBR의 두께를 1.5㎛ 이하, 나아가 1㎛ 이하로 설계할 수 있다.
이러한 DBR층을 구성하는 유전체막(29a,29b)은 각각 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN와 같은 산화물 또는 질화물로부터 선택될 수 있다. 상기 활성층(25)에서 생성되는 광의 파장을 λ이라고 하고 n을 해당 층의 굴절률이라 할 때에, 상기 제1 및 제2 유전체막(29a,29b)은, λ/4n의 두께를 갖도록 형성될 수 있다. 예를 들어, 상기 제1 및 제2 유전막(29a,29b)의 굴절률은 약 1.4 내지 약 2.5 범위에서 선택될 수 있으며, 통상의 LED 칩의 발광파장을 고려할 때에, 상기 제1 및 제2 유전체막(29a,29b)은 대략 약 100Å 내지 900Å 범위에서 결정될 수 있다. 상기 DBR층은 상기 활성층(25)에서 생성된 광의 파장에 대해서 광방출면과 수직 방향으로 진행하는 광의 반사율은 상대적으로 높은 반사율(예, 90% 이상)을 갖도록 설계될 수 있다.
본 실시예에서, 상기 반사층(29)은 DBR층으로 예시하여 설명하였으나, 이에 한정되지 않으며, 다른 반사구조일 수 있다. 예를 들어, 본 실시예에 채용가능한 반사층은 금속물질로 이루어진 금속 반사층일 수 있다(도13a 및 도13b 참조).
이와 같이, 칩 레벨에서 주된 광추출면에 반사층(또는 배광분포 조절층)을 채용함으로써 배광 분포 조절에 요구되던 추가적인 광학 소자의 기능을 대체할 수 있다. 상기한 반사층이 적용될 수 있는 반도체 발광다이오드 칩은 도2에 예시된 구조에 한정되지 않으며, 다양한 구조의 칩에도 유익하게 적용될 수 있다. 또한, 원하는 배광분포의 조절을 위해서 반사층의 형성위치는 다양하게 변경될 수 있다.
도3a 내지 도3d는 본 발명의 일 실시예에 채용될 수 있는 다양한 반도체 발광다이오드 칩의 측단면도이다.
도3a을 참조하면, 반도체 발광다이오드 칩(30)은 광투과성 기판(31)의 일면에 배치된 반도체 적층체(S)을 포함한다. 상기 반도체 적층체(S)는 제1 도전형 반도체층(34), 활성층(35) 및 제2 도전형 반도체층(36)을 포함할 수 있다.
본 실시예에서 채용된 배광분포 조절층(39)은 상기 광투과성 기판(31)의 타면, 즉 주된 광방출면으로부터 측면까지 연장된 형태를 가질 수 있다. 도3에 도시된 바와 같이, 상기 배광분포 조절층(39)은 상기 반도체 발광다이오드 칩(30)의 광방출면에 위치한 상부영역(39a)과 상기 칩(30)의 측면에 위치한 측부영역(39b)을 포함한다. 상기 측부영역(39b)은 상기 칩(30)의 거의 전체 측면에 형성된 것으로 예시되어 있으나, 필요에 따라 일부 영역에만 형성될 수 있다. 이와 같이, 본 실시예에 채용된 배광분포 조절층(39)은 상기 제2 면의 수직방향으로 진행하는 광을 반사시켜 배광 분포뿐만 아니라, 상기 칩(30)의 측면으로부터 방출되는 광의 배광분포도 조절할 수 있다.
상기 배광분포 조절층(39)이 DBR 층인 경우에는, 앞선 실시예와 유사하게 입사각에 따른 투과율의 차이가 발생하도록 설계하여 배광 분포를 조절할 수 있다. 이와 달리, 상기 배광분포 조절층(39)은 부분적으로 금속 반사층일 수 있다. 예를 들어, 상기 상부영역(39a)만을 금속 반사층으로 형성하여 칩(30)의 상면으로 추출되는 광을 억제하고, 칩(30)의 측면, 즉 측부영역(39b)으로부터 광이 추출되도록 유도함으로써 배광분포를 조절할 수 있다. 그 결과, 상기 배광분포 조절층(39)은 광투과성 기판(31)의 타면과 수직인 중심축에 가까운 영역보다 중심축으로부터 먼 영역에서 방출되는 광을 상대적으로 증가시킬 수 있으며, 앞선 실시예보다 측부 배광이 강화된 배트윙 형상의 배광분포를 제공할 수 있다(예, 도8, 도9a, 도9b 및 도11 참조).
상기 반도체 발광다이오드 칩(30)은 상기 제1 및 제2 도전형 반도체층(34,36)에 각각 접속된 제1 및 제2 전극(37, 38)을 포함한다. 상기 제1 전극(37)은 제2 도전형 반도체층(36) 및 활성층(35)을 관통하여 제1 도전형 반도체층(34)과 접속된 도전성 비아와 같은 연결전극부(37a)와, 상기 연결전극부(37a)에 연결된 제1 전극 패드(37b)를 포함할 수 있다.
상기 연결전극부(37a)는 절연부(33)에 의하여 둘러싸여 활성층(35) 및 제2 도전형 반도체층(36)과 전기적으로 분리될 수 있다. 상기 연결전극부(37a)는 반도체 적층체(S)이 식각된 영역에 배치될 수 있다. 상기 연결전극부(37a)는 접촉 저항이 낮아지도록 개수, 형상, 피치 또는 제1 도전형 반도체층(34)과의 접촉 면적 등을 적절히 설계할 수 있다. 또한, 연결전극부(37a)는 반도체 적층체(S) 상에 행과 열을 이루도록 배열됨으로써 전류 흐름을 개선시킬 수 있다. 상기 제2 전극(38)은 제2 도전형 반도체층(36) 상의 오믹 콘택층(38a) 및 제2 전극 패드(38b)를 포함할 수 있다.
상기 연결전극부(37a) 및 오믹콘택층(38a)은 각각 제1 및 제2 도전형 반도체층(34, 36)과 오믹 특성을 갖는 도전성 물질이 1층 또는 다층 구조를 포함할 수 있다. 예를 들어, Ag, Al, Ni, Cr, 투명 도전성 산화물(TCO) 등의 물질 중 하나 이상을 증착하거나 스퍼터링하는 등의 공정으로 형성될 수 있다.
상기 제1 및 제2 전극 패드(37b, 38b)는 각각 상기 연결전극부(37a) 및 오믹콘택층(38a)에 각각 접속되어 상기 반도체 발광다이오드 칩(30)의 외부 단자로 기능할 수 있다. 예를 들어, 제1 및 제2 전극 패드(37b, 38b)는 Au, Ag, Al, Ti, W, Cu, Sn, Ni, Pt, Cr, NiSn, TiW, AuSn 또는 이들의 공융 금속을 포함할 수 있다.
상기 제1 및 제2 전극(37,38)은 서로 동일한 방향으로 배치될 수 있으며, 도1에 도시된 바와 같이 리드 프레임와 같은 배선전극이 마련된 기판 상에 소위 플립칩 본딩 형태로 실장될 수 있다.
한편, 2개의 전극(37,38)는 절연부(33)에 의하여 서로 전기적으로 분리될 수 있다. 절연부(33)로는 전기적으로 절연 특성을 갖는 물질이 사용될 수 있다. 특정 예에서, 광흡수율이 낮은 절연성 물질을 사용할 수 있다. 예를 들어, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다. 필요에 따라, 광투과성 물질 내에 광 반사성 필러를 분산시켜 광반사 구조를 형성할 수 있다. 이와 달리, 상기 절연부(33)의 적어도 일부를 서로 다른 굴절률을 갖는 복수의 유전체막들이 교대로 적층된 DBR 구조로 형성할 수 있다. 여기에 채용된 DBR 구조는 앞서 설명된 배광분포 조절층(49)을 위한 DBR 구조보다 상대적으로 높은 반사율을 갖도록 설계될 수 있다.
도3b에 도시된 반도체 발광다이오드 칩(40)은 광투과성 기판(41)과, 상기 기판(41)의 일면에 형성된 제1 도전형 베이스층(B)과, 상기 베이스층(B) 상에 형성된 복수의 나노 발광구조물(S)을 포함한다.
상기 반도체 발광다이오드 칩(40)은 제1 도전형 반도체 베이스층(B), 절연층(42) 및 충진부(43)를 더 포함할 수 있다. 나노 발광구조물(S)은 제1 도전형 반도체 나노 코어(44)와 그 나노 코어(44)의 표면에 쉘층으로 순차적으로 형성된 활성층(45) 및 제2 도전형 반도체층(46)을 포함할 수 있다.
본 예에서, 나노 발광구조물(S)은 코어-쉘(core-shell) 구조로서 예시되어 있으나, 이에 한정되지 않고 피라미드 구조와 같은 다른 구조를 가질 수 있다. 상기 제1 도전형 반도체 베이스층(B)은 나노 코어(44)의 성장면을 제공하는 층일 수 있다. 상기 절연층(42)은 나노 코어(44)의 성장을 위한 오픈 영역을 제공하며, SiO2 또는 SiNx와 같은 유전체 물질일 수 있다.
상기 충진부(43)는 나노 발광구조물(S)을 구조적으로 보호하는 역할을 하며, 광을 투과 또는 반사하는 역할을 수행할 수 있다. 이와 달리, 상기 충진부(43)가 투광성 물질을 포함하는 경우, 충진부(43)는 SiO2, SiNx, 탄성 수지, 실리콘(silicone), 에폭시 수지, 고분자 또는 플라스틱과 같은 투명한 물질로 형성될 수 있다. 필요에 따라, 상기 충진부(43)가 반사성 물질을 포함하는 경우, 충진부(43)는 PPA(polypthalamide) 등의 고분자 물질에 고반사성을 가진 금속 분말 또는 세라믹 분말이 사용될 수 있다. 고반사성 세라믹 분말로서는, TiO2, Al2O3, Nb2O5, Al2O3 및 ZnO로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 이와 달리, 고반사성 금속분말이 사용될 수도 있으며. Al 또는 Ag와 같은 금속 분말일 수 있다.
상기 제1 및 제2 전극(47, 48)은 나노 발광구조물(S)의 하면에 배치될 수 있다. 상기 제1 전극(47)은 제1 도전형 반도체 베이스층(B)의 노출된 상면에 위치하고, 제2 전극(48)은 나노 발광구조물(S) 및 충진부(43)의 하부에 형성되는 반사성 오믹 콘택층(48a) 및 전극 패드(48b)를 포함할 수 있다.
본 실시예에서도, 앞선 실시예와 유사하게, 상기 광투과성 기판(41)의 타면, 즉 주된 광방출면에는 배광분포 조절층(49)이 배치될 수 있다. 상기 배광분포 조절층(49)은 상기 제2 면의 수직방향으로 진행하는 광을 반사시켜 배광 분포를 조절하는 반사층으로서, 예를 들어, DBR 층이거나 금속 반사층일 수 있다.
도3c에 도시된 반도체 발광다이오드 칩(50)은 기판(51)과, 상기 기판(51) 상에 반도체 적층체(S)와, 상기 반도체 적층체(S) 상에 배치된 배광분포 조절층(59)을 포함할 수 있다.
도2에 도시된 실시예와 유사하게, 상기 기판(51)은 사파이어와 같은 절연성 기판일 수 있다. 상기 버퍼층(52)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1)일수 있다. 상기 반도체 적층체(S)는 기판(51) 상에 순차적으로 배치된 제1 도전형 반도체층(54), 활성층(55) 및 제2 도전형 반도체층(56)을 포함한다. 상기 활성층(55)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조일 수 있다.
본 실시예에 채용된 제1 도전형 반도체층(54)은 제1 도전형 반도체 컨택층(54a)와 전류확산층(54b)을 포함할 수 있다. 상기 제1 도전형 반도체 컨택층(54a)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 범위일 수 있다. 상기 제1 도전형 반도체 컨택층(54a)의 두께는 1㎛ 내지 5㎛일 수 있다. 상기 전류확산층(54b)은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N (0≤x, y≤1, 0≤x+y≤1)층이 반복해서 적층되는 구조일 수 있다. 예를 들어, 상기 전류 확산층(54b)은 1nm 내지 500nm의 두께를 갖는 n형 GaN층 및/또는 AlxInyGazN (0≤x,y,z≤1)으로 이루어진 조성이 다른 2 이상의 층이 반복되어 적층된 n형 초격자층일 수 있다. 상기 전류 확산층(54b)의 불순물 농도는 2×1018 ㎝-3 내지 9×1019 ㎝-3 일 수 있다. 필요에 따라, 상기 전류확산층(54b)은 절연물질층이 추가적으로 도입될 수 있다.
도5에 도시된 바와 같이, 상기 제2 도전형 반도체층(56)은 전자차단층(EBL)(56a)과 저농도 p형 GaN층(15b)과 컨택층으로 제공되는 고농도 p형 GaN층(56c)을 포함할 수 있다. 예를 들어, 상기 전자 차단층(56a)은 5nm ~ 100nm사이인 복수의 서로 다른 조성의 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)이 적층된 구조이거나, AlyGa(1-y)N (0<y≤1)으로 구성된 단일층일 수 있다. 상기 전자차단층(56a)의 에너지 밴드갭은 활성층(55)으로부터 멀어질수록 감소할 수 있다. 예를 들어, 상기 전자차단층(56a)의 Al 조성은 활성층(55)으로부터 멀어질수록 감소할 수 있다.
상기 반도체 발광다이오드 칩(50)은, 상기 제1 도전형 반도체층(54)에 배치된 제1 전극(58a)과, 상기 제2 도전형 반도체층(56) 상에 순차적으로 배치된 오믹컨택층(57)과 제2 전극(58b)을 포함할 수 있다.
본 실시예에서, 배광분포 조절층(59)은 상기 반도체 적층체(S) 상면, 즉 상기 오믹컨택층(57)을 덮도록 형성될 수 있다. 상기 배광분포 조절층(59)은 전기적 절연성을 갖는 DBR 층으로 구성될 수 있으며, 도3c에 도시된 바와 같이, 제1 전극(58a)이 노출되도록 형성될 수 있다. 추가적으로, 상기 배광분포 조절층(59)은 도3a에 도시된 실시예와 유사하게, 상기 칩(50)의 측면에 연장될 수 있다.
도3d은 본 실시예에 따른 배광분포 조절층이 적용된 다른 구조의 반도체 발광다이오드 칩을 도시한다. 도3d에 도시된 반도체 발광다이오드 칩(60)은 조명용으로 고출력을 위한 대면적 칩일 수 있다.
도3d를 참조하면, 상기 반도체 발광다이오드 칩(60)은 반도체 적층체(S)와, 제1 전극(72), 절연층(73), 제2 전극(68) 및 기판(310)을 포함한다. 상기 반도체 적층체(S)는 순차적으로 적층된 제1 도전형 반도체층(64), 활성층(65), 제2 도전형 반도체층(66)을 포함할 수 있다.
상기 제1 전극(72)은 제1 도전형 반도체층(64)에 전기적으로 접속하기 위하여 제2 도전형 반도체층(66) 및 활성층(65)과는 전기적으로 절연되어 상기 제1 도전형 반도체층(64)의 적어도 일부 영역까지 연장된 하나 이상의 도전성 비아(H)을 포함할 수 있다. 상기 도전성 비아(H)은 제1 전극(72)의 계면에서부터 제2 전극(68), 제2 도전형 반도체층(66) 및 활성층(65)을 통과하여 제1 도전형 반도체층(64) 내부까지 연장될 수 있다. 이러한 도전성 비아(H)은 식각 공정, 예를 들어, ICP-RIE 등을 이용하여 형성될 수 있다
상기 제1 전극(72) 상에는 상기 제1 전극(72)이 상기 도전성 기판(71) 및 제1 도전형 반도체층(64)을 제외한 다른 영역과는 전기적으로 절연시키기 위한 절연층(73)이 제공된다. 도3d에 도시된 바와 같이, 상기 절연층(73)은 상기 제2 전극(68)과 제1 전극(72)의 사이뿐만 아니라 상기 도전성 비아(H)의 측면에도 형성된다. 이로써, 상기 도전성 비아(H)의 측면에 노출되는 상기 제2 전극(68), 제2 도전형 반도체층(66) 및 활성층(65)과 상기 제1 전극(72)을 절연시킬 수 있다. 절연층(73)은 SiO2, SiOxNy, SixNy과 같은 절연 물질을 증착시켜 형성될 수 있다.
상기 도전성 비아(H)에 의해 제1 도전형 반도체층(64)의 컨택영역(C)이 노출되며, 상기 제1 전극(72)의 일부 영역은 상기 도전성 비아(H)을 통해 상기 컨택영역(C)에 접하도록 형성될 수 있다. 이로써, 상기 제1 전극(73)은 상기 제1 도전형 반도체층(64)에 접속될 수 있다.
상기 도전성 비아(H)은 접촉 저항이 낮아지도록 개수, 형상, 피치, 제1 및 제2 도전형 반도체층(64, 66)과의 접촉 직경(또는 접촉 면적) 등이 적절히 조절될 수 있으며, 행과 열을 따라 다양한 형태로 배열됨으로써 전류 흐름이 개선될 수 있다.
상기 제2 전극(68)은 도3d에서 도시된 바와 같이 상기 반도체 적층체(S) 외부로 연장되어 노출된 전극형성영역(E)을 제공한다. 상기 전극형성영역(E)은 외부 전원을 상기 제2 전극(68)에 연결하기 위한 전극패드부(319)를 구비할 수 있다. 이러한 전극형성영역(E)을 1개로 예시되어 있으나, 필요에 따라 복수개로 구비할 수 있다. 상기 전극형성영역(E)은 발광면적을 최대화하기 위해서 상기 칩(60)의 일측 모서리에 형성할 수 있다.
본 실시예와 같이, 전극 패드부(78) 주위에는 에칭스톱용 절연층(74)에 배치될 수 있다. 상기 에칭스톱용 절연층(74)은 반도체 적층체(S) 형성 후 그리고 제2 전극(68) 형성 전에 전극형성영역(E)에 형성될 수 있으며, 전극형성영역(E)를 위한 에칭공정시에 에칭스톱으로 작용할 수 있다.
상기 제2 전극(68)은 상기 제2 도전형 반도체층(66)과 오믹컨택을 이루면서도 높은 반사율을 갖는 물질이 사용될 수 있다. 이러한 제2 전극(68)의 물질로는 앞서 예시된 반사전극물질이 사용될 수 있다.
본 실시예에서, 배광분포 조절층(69)은 상기 반도체 적층체(S) 상면, 즉 상기 제1 도전형 반도체층(65) 상면에 배치될 수 있다. 필요에 따라, 상기 배광분포 조절층(69)은 상기 칩(50)의 측면에 연장될 수 있으며, 연장되더라도 전극패드(78)가 개방되도록 형성될 수 있다.
이와 같이, 다양한 반도체 발광다이오드 칩 구조에서, 칩 레벨에서 주된 광방출면에 상기 배광분포 조절층(39,49,59,69)을 도입함으로써 렌즈와 같은 광학 구조물의 배광분포기능과 동일 또는 유사한 기능을 수행할 수 있으며, 궁극적으로 제품에 적용시에 추가적인 광학 구조물을 생략할 수 있다.
이하, 배광분포 조절층으로서 도입된 DBR 구조에서, 입사각에 따른 투과율 변화와 이에 따른 배광분포 제어효과를 확인하기 위해서 아래와 같이 구체적인 실험예를 실시하였다.
실험예 : 배광분포 조절층의 효과
본 실험예에서, 반도체 발광다이오드 칩의 광투과성 기판 표면에 적용될 수 있는 배광분포 조절층으로서 DBR층을 형성하였다. 즉, 상기 DBR층은 TiO2와 SiO2를 각각 424Å와 466Å 두께로 7회 교대로 성장하여 623㎚ 두께의 DBR 층을 형성하였다.
상기 DBR층을 통과하는 광은 도4에 도시된 바와 같이, 굴절률 변화(스넬 법칙)에 의해 DBR층(29)에 입사되는 각(θi)보다 큰 각(θt)으로 출사될 수 있다. 입사각(0°, 10°, 20°, 30°)에 따른 출사각과 입사각에 따른 투과율 조건을 계산하여 도5a 내지 도5d에 나타내었다. 여기서, 점선은 450㎚ 피크파장을 갖는 반도체 발광다이오드 칩의 방출광 스펙트럼을 나타내며, 실선은 본 실험예에서 제조된 DBR층의 입사각에 따른 투과율 분포를 나타낸다.
입사각이 각각 0°, 10°, 20°, 30°일 때에, DBR 층을 투과한 광은 각각 0°, 18°, 37.5°, 62.8°의 출사각으로 방출될 수 있다.
각 입사각에 따른 투과율을 살펴보면, 도5a 및 도5b에 나타난 바와 같이, 낮은 입사각(0°, 10°)으로 입사되는 조건에서, LED 칩의 방출광 스펙트럼은 투과율 조건에 거의 만족하지 않는 것을 알 수 있다. 이 경우에, 대부분의 광은 다시 칩의 내부로 반사되고 해당 출사각(0°, 18°)에서 낮은 광량을 방출될 것이다. 반면에, 도5c 및 도5d에 나타난 바와 같이, 입사각(20°, 30°)이 커지면, LED 칩의 방출광 스펙트럼은 투과율 조건에 상당 부분 만족하지 않고, 많은 부분의 광이 해당 출사각(37.5°, 62.8°)으로 방출될 것으로 예상할 수 있다.
이를 근거하여, 450㎚의 광에 대해서 DBR 층의 투과율을 출사각 기준으로 산출하고, 이를 근거하여 DBR층을 투과한 광의 배광분포를 산출하였다. 그 결과를 각각 도6 및 도7에 도시하였다.
도6에 나타난 바와 같이, 출사각이 20°보다 큰 범위로 증가할 때에 투과율이 증가하고 40°부근에서 가장 높은 투과율을 가지며 그보다 높은 각에서 전체적으로 높은 투과율을 유지하는 것을 확인할 수 있다.
이와 같이, DBR층의 입사각에 따른 투과율 변화로 인해, 중심축을 따라 방출되는 광량을 반사에 의해 크게 감소되고, 중심축보다 먼 각도범위의 영역에서는 높은 투과율이 유지될 수 있다. 그 결과, 상기 DBR 층을 투과하는 광의 분포는 도7에 도시된 바와 같이 배트윙 형상의 배광분포를 나타낼 수 있었다.
반도체 발광다이오드 칩이 실장된 패키지와 같은 모듈 구조에서도 다양하게 변경될 수 있다.
도8은 본 발명의 다른 실시예에 따른 반도체 발광장치로서, 배광분포를 추가적으로 조절하기 위해서 패키지 레벨에서 칩의 측면에 측면 반사부(55)를 도입한 예이다.
도8을 참조하면, 상기 반도체 발광장치(50)는 도1에 도시된 반도체 발광장치와 유사하게, 배선 기판(11)과, 상기 배선 기판(11)의 실장면 상에 탑재된 반도체 발광다이오드 칩(20)을 포함한다.
상기 반도체 발광다이오드 칩(20)은 제1 및 제2 전극(28a,28b)이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가질 수 있다. 상기 반도체 발광다이오드 칩(20)은 그 제2 면에 배광분포 조절층(29)으로서 DBR 층을 포함할 수 있다.
도8에 도시된 바와 같이, 실장된 반도체 발광다이오드 칩(20)를 둘러싸는 측면 반사부(55)가 배치될 수 있다. 상기 측면 반사부(55)는 측방향으로 방출되는 광의 성분을 억제하고, 배광분포 조절층(29)을 통해 광이 방출되도록 안내하는 역할을 한다. 상기 측면 반사부(55)는 반사성 분말(52)이 함유된 광투과성 수지(51)로 이루어질 수 있다. 상기 반사성 분말(52)은 백색 세라믹 분말 또는 금속 분말일 수 있다. 예를 들어, 상기 세라믹 분말은 TiO2, Al2O3, Nb2O5, Al2O3 및 ZnO로 구성된 그룹으로부터 선택된 적어도 하나일 수 있다. 상기 금속분말은 Al 또는 Ag와 같은 물질일 수 있다.
앞선 실시예에서 설명한 바와 같이, 입사각에 따른 투과율의 차이에 의해 배광분포 조절층(29)을 투과하는 광의 배광 분포가 조절될 수 있다. 상기 배광분포 조절층(29)은 상기 제2 면과 수직인 중심축에 가까운 영역보다 그 중심축에서 먼 영역에서 방출되는 광을 상대적으로 증가될 수 있다. 따라서, 도1에 도시된 구조와 달리, 상기 반도체 발광다이오드 칩(20)의 측면으로부터 방출되는 광(Ls)에 대한 큰 영향 없이, 상기 배광분포 조절층(29)으로부터 방출되는 광에 의해 최종 배광분포가 실질적으로 결정되며, 최종적인 배광분포는 도1에 도시된 구조와 상이해질 수 있다.
이하, 배광분포조절층의 도입과 측면 반사부에 의한 배광분포의 변화에 대해서, 실시예1 및 2와 비교예 1 및 2를 참조하여 자세히 설명한다.
실시예1
도1에 도시된 구조와 유사한 반도체 발광장치를 마련하였다. 반도체 발광다이오드 칩으로는 450㎚ 피크파장을 갖는 반도체 발광다이오드 칩을 마련하였고, 배광분포 조절층으로서는 상기 칩의 사파이어 기판의 표면에 아래의 표1의 조건을 만족하는 DBR층(전체 두께: 약 712㎚)을 형성하였다. 상기 칩이 실장된 배선 기판은 표면이 Ag막이 코팅된 패키지 기판에 사용하였다.
No 물질 두께(㎚)
1 TiO2 23.3
2 SiO2 42.4
3 TiO2 46.6
4 SiO2 42.4
5 TiO2 46.6
6 SiO2 42.4
7 TiO2 46.6
8 SiO2 42.4
9 TiO2 46.6
10 SiO2 42.4
11 TiO2 46.6
12 SiO2 42.4
13 TiO2 46.6
14 SiO2 42.4
15 TiO2 46.6
16 SiO2 42.4
17 TiO2 23.3
실시예2
실시예1과 유사하게 배광분포 조절층을 구비한 반도체 발광다이오드 칩을 이용하여 반도체 발광장치를 제조하였다. 다만, 칩 실장 후에, 도8에 도시된 구조와 유사하게, 추가적으로 TiO2 백색 분말이 함유된 수지를 이용하여 측면 반사부를 형성하였다.
비교예 1 및 2
비교예 1 및 2는 각각 실시예1 및 2와 유사하게 반도체 발광장치를 제조하되, 반도체 발광다이오드 칩에 배광분포 조절층을 도입하지 않는 점만을 달리하였다.
이와 같이, 실시예1 및 2와 비교예1 및 2에서 얻어진 반도체 발광장치에 대해서, 광추출효율(EXE)과 지향각을 측정하였다. 그 결과를 아래의 표2에 나타내었다. 또한, 실시예1 및 2와 함께, 비교예2의 배광분포를 측정하여 폴라차트로 도9a 내지 도9c에 도시하였다.
구분 실시예1 비교예1 실시예2 비교예2
광추출효율(EXE) 0.6455 0.6908 0.4695 0.5906
광량비(실시예/비교예) 0.94 1 0.80 1
지향각(°) 172 157 164 46
표2에 나타난 바와 같이, 실시예 1 및 2는 각각 대응되는 비교예 1 및 2에 비해 다소 광량은 감소하였으나, 지향각이 크게 확대된 것을 확인할 수 있었다. 도9a 내지 도9c에 도시된 배광분포에서도 비교예2에 비하여 뚜렷하게 수직방향으로 광량이 감소하고 측방향으로 광량이 상대적으로 큰 배광 분포로 변화된 것을 확인할 수 있었다.
추가적으로, 실제 상용화된 제품에 대해서 본 DBR 층을 배광분포 조절층으로서 도입한 효과를 살펴 보았다.
실시예3 및 비교예3
실제 상용화된 제품으로서 본 출원인(삼성전자)의 LED 패키지(FCOM™)를 마련하였다. 실시예3으로서는, 배광분포 조절층으로서는 상기 칩의 사파이어 기판 표면에 상기한 표1의 조건을 만족하는 DBR층(전체 두께: 약 712㎚)을 형성하였다. 비교예3으로는 배광분포 조절층이 도입되지 않은 동일한 제품을 사용하였다.
동일한 구동 조건(100㎃/3.27V)으로 작동시키고 방출된 광에 대해서, 색좌표, 지향각 및 광량을 측정하였다. 각각의 배광분포를 2D 그래프(도10a 및 도10b) 및 폴라차트(도11a 및 도11b)로 도시하였다.
실제 색좌표 등 특성을 거의 변화하지 않으나, 지향각과 배광분포를 크게 변화된 것을 확인할 수 있었다. 특히 지향각의 경우에, 비교예3은 140.5°에 불과하였으나, 실시예3은 168°로 크게 증가한 것을 확인할 수 있었다. 이와 같이, 본 실시예에서는, 수직 방향으로 진행하는 광을 억제하고 수평방향으로 광을 상대적으로 크게 유지함으로써 배광면적에서 균일한 광분포를 용이하게 구현할 수 있다.
물론, 본 실시예의 경우에 다소 광량의 감소가 있으나, 이러한 감소는 종래의 배광분포를 조절하기 위해 채용된 광학구조물(렌즈 등)에서도 불가피하게 발생되는 것에 상응하는 수준으로 이해할 수 있다.
또한, 도12a 및 도12b는 각각 본 발명의 실시예3과 비교예3에 따른 반도체 발광장치의 분광분포를 나타내는 그래프이다. 각 발광장치로부터 측정된 전체 광량의 적분값을 1로 할 때에 파장대역별 상대분포를 나타낸다.
실시예3의 경우에는 DBR 배광분포 조절층의 도입으로 인해 450㎚의 광만이 선택적으로 투과되는 반면에, 비교예3의 경우에는 주위 다른 파장의 광이 분포한다는 사실을 확인할 수 있었다.
이와 같이, 본 실시예에 따르면 칩 레벨에서 배광분포 조절층을 도입하여 추가적인 렌즈 등 광학 구조물의 도입을 생략할 수 있으므로, 조립에 의한 불량 발생의 위험성은 물론 제조비용도 크게 감소할 뿐만 아니라, 최종 제품의 소형화(예, 디스플레이의 슬림화)를 구현할 수 있는 장점을 제공할 수 있다.
상술된 실시예 외에도 본 발명에 따른 반도체 발광장치는 다양한 형태로 변경되어 실시되어 있다.
도13a은 본 발명의 일 실시예(금속반사층)에 따른 반도체 발광다이오드 칩(120)의 사시도이며, 도13b는 도13a에 도시된 반도체 발광소자를 채용한 반도체 발광장치(130)의 측단면도이다.
도13a을 참조하면, 상기 반도체 발광다이오드 칩(120)은 제1 및 제2 전극(128a,128b)이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가질 수 있다. 상기 반도체 발광다이오드 칩(120)의 제2 면에 배광분포 조절층으로서 금속 반사층(129)이 배치될 수 있다.
도13b에 도시된 반도체 발광장치(130)에서는, 상기 반도체 발광다이오드 칩(120)은 상기 제1 면이 상기 배선 기판(11)의 실장면과 마주하도록 실장되고, 상기 제1 및 제2 전극(128a,128b)은 솔더볼(15a,15b)에 의해 상기 제1 및 제2 배선 전극(12a,12b) 각각에 연결될 수 있다.
본 실시예에 채용된 금속 반사층(129)은 상기 제2 면의 수직방향으로 진행하는 광을 반사시켜 배광 분포를 조절하는 역할을 한다. 파장 선택성이나 입사각에 따른 투과율을 이용하는 DBR층과 달리, 상기 금속 반사층(129)은 수직방향으로 진행되는 광을 거의 투과시키지 않는다. 상기 금속 반사층(129)에 의해 내부로 반사된 광은 상기 반도체 발광다이오드 칩(120)의 측면으로 방출되도록 유도함으로써 전체적인 배광분포를 조절할 수 있다. 그 결과, 금속 반사층(129)을 투과하는 광은 없이 칩의 측면에서 방출되는 광량이 증가로 인해 배트윙 형상의 배광분포가 형성될 수 있다.
다만, 본 실시예와 같이, 상기 금속 반사층(129)에 투광을 위한 홀(H1,H2)을 형성하여 일부 광을 수직방향으로 방출시켜 원하는 배광분포를 형성할 수 있다. 이러한 투광홀(H1,H2)은 다양한 형상을 가질 수 있다. 예를 들어, 점형상(예, 원, 정사각형)의 홀(H1)이거나 그루브 형상의 홀(H2)일 수 있다. 또한, 본 실시예와 같이, 임의의 수평축 방향으로의 균일한 배광분포를 위해서 대칭구조를 가질 수 있으나, 수평축에 따른 비대칭 배광분포를 위해서 상기 투광홀(H1,H2)은 비대칭 형상이나 배열을 가질 수 있다.
본 실시예에서는 금속 반사층(129)에 투광홀(H1,H2)을 형성한 예를 예시하였으나, 배광분포를 제어하기 위한 투광홀은 DBR로 이루어진 배광분포 조절층에도 채용될 수 있다.
도14a는 본 발명의 일 실시예에 따른 반도체 발광장치의 측단면도이다.
도14a를 참조하면, 본 실시예에 따른 반도체 발광장치(150)는, 실장면을 갖는 배선 기판(11)과, 상기 배선 기판(11)의 실장면 상에 탑재된 반도체 발광다이오드 칩(140)을 포함한다.
상기 반도체 발광다이오드 칩(140)은 상기 제1 면이 상기 실장면과 마주하도록 실장되고, 상기 제1 및 제2 전극(148a,148b)은 솔더볼(15a,15b)에 의해 상기 제1 및 제2 배선 전극(12a,12b) 각각에 연결될 수 있다. 상기 반도체 발광다이오드 칩(140)은 제1 및 제2 전극(148a,148b)이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가질 수 있다.
본 실시예에서는 상기 반도체 발광다이오드 칩(140)의 제2 면, 즉 주된 광방출면이 아닌, 상기 반도체 발광다이오드 칩(140)의 측면에 한하여 배광분포 조절층(149)이 배치될 수 있다. 본 실시예에 채용된 배광분포 조절층(149)은 파장선택성을 갖는 DBR층 또는 금속 반사층일 수 있다.
도14b은 본 실시예에서 상기 배광분포 조절층(149)의 도입 전 후를 나타내는 배광분포이다. 여기서, x는 상기 칩(140)의 제2 면이며, z는 상기 제2 면에 수직인 축을 나타낸다.
도14b를 참조하면, 상기 배광분포 조절층(149)을 도입하기 전에는 A와 같은 배광분포를 나타낸다. 이와 달리, 상기 배광분포 조절층(149)을 도입한 경우에는 A'와 같이 상기 배광분포 조절층(149)은 측면으로 진행되는 광량(Ls)을 감소시켜 x축에 가까운 방향(수평방향)의 휘도가 감소된다. 또한, 상기 배광분포 조절층(149)에 의해 상기 칩(140)의 내부로 재반사된 광은 상기 제2 면의 상부로 향하는 광량(Lz)에 기여하여 z축에 가까운 광량을 증가시킬 수 있다. 이와 같이, 도1에 도시된 실시예와 다른 배광분포를 얻을 수 있다.
도15는 본 발명의 일 실시예(파장변환층 도입)에 따른 반도체 발광장치의 측단면도이다.
도15을 참조하면, 본 실시예에 따른 반도체 발광장치(170)는, 실장면을 갖는 배선 기판(11)과, 상기 배선 기판(11)의 실장면 상에 탑재된 반도체 발광다이오드 칩(160)을 포함한다.
상기 반도체 발광다이오드 칩(160)은 상기 제1 면이 상기 실장면과 마주하도록 실장되고, 상기 제1 및 제2 전극(168a,168b)은 솔더볼(15a,15b)에 의해 상기 제1 및 제2 배선 전극(12a,12b) 각각에 연결될 수 있다.
상기 반도체 발광다이오드 칩(160)은 제1 및 제2 전극(168a,168b)이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가질 수 있다.
도15에 도시된 바와 같이, 본 실시예에서는 주된 광방출면으로 제공되는 상기 반도체 발광다이오드 칩(160)의 제2 면에 파장변환층(165)과 배광분포 조절층(169)이 순차적으로 배치될 수 있다. 본 실시예에서, 배광분포 조절층(169)으로 파장선택성을 갖는 DBR층을 형성할 경우에, 파장변환층(165)에 의해 변환된 광의 파장을 중심으로 설계될 수 있다.
상기 파장변환층(165)은 상기 반도체 발광다이오드 칩(160)으로부터 방출된 광의 일부를 다른 파장을 변환하는 파장변환물질을 포함한다. 상기 파장변환층(165)은 상기 파장변환물질이 분산된 수지층 또는 세라믹 형광체의 소결체로 이루어진 세라믹 필름일 수 있다. 상기 반도체 발광다이오드 칩(160)은 청색광을 방출하고, 상기 파장변환층(165)은 상기 청색광의 일부를 황색 및/또는 적색 및 녹색으로 변환하여, 백색 광을 방출하는 반도체 발광장치(160)를 제공할 수 있다. 본 실시예에서 사용가능한 파장변환물질은 후술하기로 한다(아래의 표3 참조).
이와 같이, 칩 레벨에서 배광분포를 조절할 수 있는 반사층을 도입하여 렌즈와 같은 광학 구조물의 기능을 전부 또는 부분적으로 대체함으로써 효과적으로 배광분포를 조절할 수 있으며, 궁극적으로 제품에 적용시에 추가적인 광학 구조물을 생략할 수 있다.
본 실시예에 따른 반도체 발광장치에서는, 발광다이오드 칩의 파장과 형광체의 종류 및 배합비에 따라, 원하는 색의 광을 결정하고, 백색광일 경우에는 색온도와 연색성을 조절할 수 있다. 이에 따라서 본 실시예에 사용되는 파장변환층이 제조될 수 있다.
예를 들어, LED 칩이 청색광을 발광하는 경우, 황색, 녹색, 적색 형광체 중 적어도 하나를 포함한 발광장치는 형광체의 배합비에 따라 다양한 색온도의 백색광을 발광하도록 할 수 있다. 이와 달리, 청색 LED 칩에 녹색 또는 적색 형광체를 적용한 발광 소자 패키지는 녹색 또는 적색광을 발광하도록 할 수 있다. 이와 같이, 백색광을 내는 발광 소자 패키지와 녹색 또는 적색광을 내는 패키지를 조합하여 백색광의 색온도 및 연색성을 조절하도록 할 수 있다. 또한, 보라색, 청색, 녹색, 적색 또는 적외선을 발광하는 발광다이오드 중 적어도 하나를 포함하도록 구성할 수도 있다.
이 경우, 조명 장치는 연색성을 나트륨(Na)등에서 태양광 수준으로 조절할 수 있으며, 또한 색온도를 1500K에서 20000K 수준으로 다양한 백색광을 발생시킬 수 있으며, 필요에 따라서는 보라색, 청색, 녹색, 적색, 오렌지색의 가시광 또는 적외선을 발생시켜 주위 분위기 또는 기분에 맞게 조명 색을 조절할 수 있다. 또한, 식물 성장을 촉진할 수 있는 특수 파장의 광을 발생시킬 수도 있다.
청색 발광 다이오드에 황색, 녹색, 적색 형광체 및/또는 녹색, 적색 발광 소자의 조합으로 만들어지는 백색광은 2개 이상의 피크 파장을 가지며, 도16에 도시된 바와 같이, CIE 1931 좌표계의 (x, y) 좌표가 (0.4476, 0.4074), (0.3484, 0.3516), (0.3101, 0.3162), (0.3128, 0.3292), (0.3333, 0.3333)을 잇는 선분 영역 내에 위치할 수 있다. 또는, 선분과 흑체 복사 스펙트럼으로 둘러싸인 영역에 위치할 수 있다. 백색광의 색온도는 1500K ~ 20000K 사이에 해당한다.
반도체 발광다이오드로부터 방출되는 광의 파장을 변환하기 위한 파장변환물질로서, 형광체 및/또는 양자점과 같은 다양한 물질이 사용될 수 있다
형광체로는 다음과 같은 조성식 및 컬러(color)를 가질 수 있다.
산화물계: 황색 및 녹색 Y3Al5O12:Ce, Tb3Al5O12:Ce, Lu3Al5O12:Ce
실리케이트계: 황색 및 녹색 (Ba,Sr)2SiO4:Eu, 황색 및 등색 (Ba,Sr)3SiO5:Ce
질화물계: 녹색 β-SiAlON:Eu, 황색 La3Si6N11:Ce, 등색 α-SiAlON:Eu, 적색 CaAlSiN3:Eu, Sr2Si5N8:Eu, SrSiAl4N7:Eu, SrLiAl3N4:Eu, Ln4 -x(EuzM1 -z)xSi12- yAlyO3 +x+ yN18 -x-y (0.5≤x≤3, 0<z<0.3, 0<y≤4) - 식 (1)
단, 식 (1) 중, Ln은 IIIa 족 원소 및 희토류 원소로 이루어지는 군에서 선택되는 적어도 한 종의 원소이고, M은 Ca, Ba, Sr 및 Mg로 이루어지는 군에서 선택되는 적어도 한 종의 원소일 수 있다.
불화물(fluoride)계: KSF계 적색 K2SiF6:Mn4 +, K2TiF6:Mn4 +, NaYF4:Mn4 +, NaGdF4:Mn4 +
형광체 조성은 기본적으로 화학양론(stoichiometry)에 부합하여야 하며, 각 원소들은 주기율표상 각 족들 내 다른 원소로 치환이 가능하다. 예를 들어 Sr은 알카리토류(Ⅱ)족의 Ba, Ca, Mg 등으로, Y는 란탄계열의 Tb, Lu, Sc, Gd 등으로 치환이 가능하다. 또한, 활성제인 Eu 등은 원하는 에너지 준위에 따라 Ce, Tb, Pr, Er, Yb 등으로 치환이 가능하며, 활성제 단독 또는 특성 변형을 위해 부활성제 등이 추가로 적용될 수 있다.
특히, 불화물계 적색 형광체는 고온/고습에서의 신뢰성 향상을 위하여 각각 Mn을 함유하지 않는 불화물로 코팅되거나 형광체 표면 또는 Mn을 함유하지 않는 불화물 코팅 표면에 유기물 코팅을 더 포함할 수 있다. 상기와 같은 불화물계 적색 형광체의 경우 기타 형광체와 달리 40㎚ 이하의 협반치폭을 구현할 수 있기 때문에, UHD TV와 같은 고해상도 TV에 활용될 수 있다.
아래 표3은 청색 LED 칩(440 ~ 460㎚) 또는 UV LED 칩(380 ~ 440㎚)을 사용한 백색 발광 소자의 응용분야별 형광체 종류이다.
Figure 112015052218884-pat00001
또한, 파장변환층은 형광체를 대체하거나 형광체와 혼합하여 양자점(Quantum Dot, QD)과 같은 파장변환물질들이 사용될 수 있다.
도17은 본 발명에서 파장변환물질로 사용될 수 있는 양자점(quantum dot, QD)의 단면 구조를 나타내는 개략도이다. 양자점(QD)는 Ⅲ-V 또는 Ⅱ-Ⅵ 화합물 반도체를 이용하여 코어(Core)-쉘(Shell)구조를 가질 수 있다. 예를 들면, CdSe, InP 등과 같은 코어(core)와 ZnS, ZnSe과 같은 쉘(shell)을 가질 수 있다. 또한, 상기 양자점은 코어 및 쉘의 안정화를 위한 리간드(ligand) 를 포함할 수 있다. 예를 들어, 상기 코어 직경은 1 ~ 30㎚, 나아가 3 ~ 10㎚일 수 있다, 상기 쉘 두께는 0.1~20 ㎚, 나아가 0.5 ~ 2㎚일 수 있다.
상기 양자점은 사이즈에 따라 다양한 컬러를 구현할 수 있으며, 특히 형광체 대체 물질로 사용되는 경우에는 적색 또는 녹색 형광체로 사용될 수 있다. 양자점을 이용하는 경우, 협반치폭(예, 약 35㎚)을 구현할 수 있다.
상기 파장변환물질은 반도체 발광다이오드 칩에 직접 적용된 형태로 예시하였으나, 필요에 따라 파장변화물질은 광원과 이격된 위치의 다른 광학구조물에 부착해서 사용할 수도 있으며, 예를 들어, 디스플레이 장치나 조명장치에 적용될 경우에, 도광판 또는 확산판의 표면에 적용될 수도 있다.
도18 및 도19는 본 발명의 다양한 실시예에 따른 백라이트 유닛을 나타내는 단면도이다.
도18을 참조하면, 백라이트 유닛(2100)은 광확산판(2140) 및 광확산판(2140) 하부에 배열된 광원모듈(2110)을 포함할 수 있다. 또한, 백라이트 유닛(2100)은 광확산판(2140) 하부에 배치되며, 광원모듈(2110)을 수용하는 바텀케이스(2160)를 더 포함할 수 있다. 본 실시예의 백라이트 유닛(2100)은 직하형 백라이트 유닛일 수 있다.
광원모듈(2110)은 인쇄회로기판(2101) 및 인쇄회로기판(2101) 상면에 실장된 복수의 광원(2105)을 포함할 수 있다. 여기에 사용되는 광원(2105)은 앞서 설명된 실시예에 따른 반도체 발광장치일 수 있다. 이와 달리, 상기 광원모듈(2110)은 칩 온 보드(chip on board)구조일 수 있다. 이 경우에, 상기 광원모듈(2110) 자체가 반도체 발광장치로 이해될 수 있다. 이 경우에, 상기 광원(2105)은 반도체 발광다이오드 칩일 수 있으며, 인쇄회로기판(2101)은 상기한 반도체 발광장치의 배선기판일 수 있다.
도19는 본 발명의 다른 실시예에 따른 직하형 백라이트 유닛을 나타내는 단면도이다.
도19를 참조하면, 백라이트 유닛(2400)은 회로기판(2401) 상에 광원(2405)이 실장되며, 그 상부에 배치된 하나 이상의 광학 시트(2406)를 구비한다.
상기 광원(2405)은 본 실시예들에 따른 발광장치 또는 반도체 발광다이오드 칩일 수 있다. 본 실시예에 채용된 회로기판(2401)은 메인 영역에 해당되는 제1 평면부(2401a)와 그 주위에 배치되어 적어도 일부가 꺾인 경사부(2401b)와, 상기 경사부(2401b)의 외측인 회로 기판(2401)의 모서리에 배치된 제2 평면부(2401c)를 가질 수 있다. 상기 제1 평면부(2401a) 상에는 제1 간격(d1)에 따라 광원(2405)이 배열되며, 상기 경사부(2401b) 상에도 제2 간격(d2)으로 하나 이상의 광원(2405)이 배열될 수 있다. 상기 제1 간격(d1)은 상기 제2 간격(d2)과 동일할 수 있다. 상기 경사부(2401b)의 폭(또는 단면에서는 길이)는 제1 평면부(2401a)의 폭보다 작으며 제2 평면부(2401c)의 폭에 비해서는 길게 형성될 수 있다. 또한, 제2 평면부(2401c)에도 필요에 따라 적어도 하나의 광원(2405)이 배열될 수 있다.
상기 경사부(2401b)의 기울기는 제1 평면부(2401a)를 기준으로 0°보다는 크며 90°보다는 작은 범위 안에서 적절하게 조절할 수 있다. 회로기판(2401)은 이러한 구조를 취함으로써 광학 시트(2406)의 가장자리 부근에서도 균일한 밝기를 유지할 수 있다.
도20은 도18에 도시된 백라이트 유닛을 채용한 디스플레이 장치를 나타내는 분해사시도이다.
도20을 참조하면, 디스플레이 장치(3000)는, 백라이트 유닛(2100), 광학시트(3200) 및 액정 패널과 같은 화상 표시 패널(3300)을 포함할 수 있다.
백라이트 유닛(2100)은 도18에서 설명된 바와 같이, 바텀케이스(2160), 도광판(2140) 및 도광판(2140)의 하부에 제공되는 광원모듈(2110)을 포함할 수 있다. 광원모듈(2110)은 인쇄회로기판(2101) 및 광원(2105)을 포함할 수 있다. 여기에 사용되는 광원(2110)은 앞서 설명된 바와 같이, 본 실시예들에 따른 반도체 발광장치또는 반도체 발광다이오드 칩일 수 있다.
광학시트(3200)는 도광판(2140)과 화상 표시 패널(3300)의 사이에 배치될 수 있으며, 확산시트, 프리즘시트 또는 보호시트와 같은 여러 종류의 시트를 포함할 수 있다.
화상 표시 패널(3300)은 광학시트(3200)를 출사한 광을 이용하여 영상을 표시할 수 있다. 화상 표시 패널(3300)은 어레이 기판(3320), 액정층(3330) 및 컬러 필터 기판(3340)을 포함할 수 있다. 어레이 기판(3320)은 매트릭스 형태로 배치된 화소 전극들, 상기 화소 전극에 구동 전압을 인가하는 박막 트랜지스터들 및 상기 박막 트랜지스터들을 작동시키기 위한 신호 라인들을 포함할 수 있다. 컬러 필터 기판(3340)은 투명기판, 컬러 필터 및 공통 전극을 포함할 수 있다. 상기 컬러 필터는 백라이트 유닛(2100)으로부터 방출되는 백색광 중 특정 파장의 광을 선택적으로 통과시키기 위한 필터들을 포함할 수 있다. 액정층(3330)은 상기 화소 전극 및 상기 공통 전극 사이에 형성된 전기장에 의해 재배열되어 광투과율을 조절할 수 있다. 광투과율이 조절된 광은 컬러 필터 기판(3340)의 상기 컬러 필터를 통과함으로써 영상을 표시할 수 있다. 화상 표시 패널(3300)은 영상 신호를 처리하는 구동회로 유닛 등을 더 포함할 수 있다.
도21은 본 발명의 일 실시예에 따른 튜브형 조명 장치를 나타내는 분해사시도이다.
도21에 도시된 조명 장치(4400)는 방열 부재(4410)의 양 끝단에는 걸림 턱(4414)이 형성될 수 있다. 방열 부재(4410), 커버(4441), 광원 모듈(4450), 제1 소켓(4460) 및 제2 소켓(4470)을 포함한다. 방열 부재(4410)의 내부 또는/및 외부 표면에 다수개의 방열 핀(4420, 4431)이 요철 형태로 형성될 수 있으며, 방열 핀(4420, 4431)은 다양한 형상 및 간격을 갖도록 설계될 수 있다. 방열 부재(4410)의 내측에는 돌출 형태의 지지대(4432)가 형성되어 있다. 지지대(4432)에는 광원 모듈(4450)이 고정될 수 있다. 방열 부재(4410)의 양 끝단에는 걸림 턱(4433)이 형성될 수 있다.
커버(4441)에는 걸림 홈(4442)이 형성되어 있으며, 걸림 홈(4442)에는 방열 부재(4410)의 걸림 턱(4433)이 후크 결합 구조로 결합될 수 있다. 걸림 홈(4442)과 걸림 턱(4433)이 형성되는 위치는 서로 바뀔 수도 있다.
광원 모듈(4450)은 발광소자 어레이를 포함할 수 있다. 광원 모듈(4450)은 인쇄회로기판(4451), 광원(4452) 및 컨트롤러(4453)를 포함할 수 있다. 전술한 바와 같이, 컨트롤러(4453)는 광원(4452)의 구동 정보를 저장할 수 있다. 인쇄회로기판(4451)에는 광원(4452)을 동작시키기 위한 회로 배선들이 형성되어 있다. 또한, 광원(4452)을 동작시키기 위한 구성 요소들이 포함될 수도 있다. 여기서, 광원(4452)은 본 실시예들에 따른 반도체 발광장치 또는 반도체 발광다이오드 칩일 수 있다.
제1 및 2 소켓(4460, 4470)은 한 쌍의 소켓으로서 방열 부재(4410) 및 커버(4441)로 구성된 원통형 커버 유닛의 양단에 결합되는 구조를 갖는다. 예를 들어, 제1 소켓(4460)은 전극 단자(4461) 및 전원 장치(4462)를 포함할 수 있고, 제2 소켓(4470)에는 더미 단자(4471)가 배치될 수 있다. 또한, 제1 소켓(4460) 또는 제2 소켓(4470) 중의 어느 하나의 소켓에 광센서 및/또는 통신 모듈이 내장될 수 있다. 예를 들어, 더미 단자(4471)가 배치된 제2 소켓(4470)에 광센서 및/또는 통신 모듈이 내장될 수 있다. 다른 예로서, 전극 단자(4461)가 배치된 제1 소켓(4460)에 광센서 및/또는 통신 모듈이 내장될 수도 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (15)

  1. 제1 및 제2 배선 전극이 배치된 실장면을 갖는 배선 기판;
    상기 배선 기판의 실장면 상에 탑재되며, 상기 실장면과 마주하며 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가지며, 상기 제1 및 제2 전극은 상기 제1 및 제2 배선 전극에 각각 연결된 반도체 발광다이오드 칩; 및
    상기 반도체 발광다이오드 칩의 제2 면 및 측면 중 적어도 한 면에 배치된 반사층을 포함하고,
    상기 반사층의 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대한 투과율은 제1 입사각에서의 투과율보다 상기 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 큰 반도체 발광장치.
  2. 제1항에 있어서,
    상기 반사층은 분산 브래그 반사(Distributed Bragg Reflector, DBR)층인 것을 특징으로 하는 반도체 발광장치.
  3. 삭제
  4. 제2항에 있어서,
    상기 반사층은 상기 반도체 발광다이오드 칩의 적어도 제2 면에 배치되며,
    상기 DBR층으로부터 방출되는 광은, 상기 칩의 제2 면과 수직인 중심축에서 상기 중심축 둘레의 제1 회전각까지의 제1 영역보다 상기 제1 회전각에서 상기 제1 회전각보다 큰 제2 회전각까지의 제2 영역에서 크게 방출되는 것을 특징으로 하는 반도체 발광장치.
  5. 제4항에 있어서,
    상기 제1 회전각은 30°∼ 50°범위이며, 상기 제2 회전각은 70°∼ 90°범위인 것을 특징으로 하는 반도체 발광장치.
  6. 제4항에 있어서,
    상기 반도체 발광다이오드 칩의 측면을 둘러싸도록 상기 기판 상에 배치되며 반사성 물질을 갖는 측면 반사층을 더 포함하는 반도체 발광장치.
  7. 제1항에 있어서,
    상기 반사층은 금속물질로 이루어진 금속 반사층인 것을 특징으로 하는 반도체 발광장치.
  8. 제1항에 있어서,
    상기 반사층은 상기 반도체 발광다이오드 칩으로부터 생성된 광이 방출되도록 형성된 적어도 하나의 홀을 갖는 것을 특징으로 하는 반도체 발광장치.
  9. 제1항에 있어서,
    상기 반도체 발광다이오드 칩은, 광투과성 기판과 상기 광투과성 기판 상에 순차적으로 적층된 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 반도체 발광다이오드 칩의 제2 면은, 상기 광투과성 기판에 의해 제공되는 것을 특징으로 하는 반도체 발광장치.
  10. 제1 및 제2 배선 전극이 배치된 실장면을 갖는 배선 기판;
    상기 배선 기판의 실장면 상에 탑재되며, 상기 실장면과 마주하며 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 가지며, 상기 제1 및 제2 전극은 상기 제1 및 제2 배선 전극에 각각 연결된 반도체 발광다이오드 칩; 및
    상기 반도체 발광다이오드 칩의 제2 면에 배치되며, 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대해 제1 입사각에서의 투과율보다 상기 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 큰 배광분포 조절층을 포함하는 반도체 발광장치.
  11. 제10항에 있어서,
    상기 배광분포 조절층은 서로 다른 굴절률을 갖는 2종의 유전체막이 복수회 교대로 적층된 구조를 갖는 것을 특징으로 하는 반도체 발광장치.
  12. 제10항에 있어서,
    상기 배광분포 조절층은 상기 반도체 발광다이오드 칩의 측면까지 연장되는 것을 특징으로 하는 반도체 발광장치.
  13. 제10항에 있어서,
    상기 배광분포 조절층과 상기 반도체 발광다이오드 칩의 사이에 배치되어 상기 반도체 발광다이오드 칩으로부터 방출되는 광의 적어도 일부를 다른 파장의 광으로 변환시키는 파장변환층을 더 포함하는 반도체 발광장치.
  14. 제1 및 제2 전극이 배치된 제1 면과 상기 제1 면과 반대에 위치한 제2 면과 상기 제1 및 제2 면 사이에 위치한 측면을 갖는 반도체 발광다이오드 칩이며,
    상기 반도체 발광다이오드 칩의 적어도 제2 면에 배치되며, 상기 반도체 발광다이오드 칩으로부터 방출되는 광에 대해서 제1 입사각에서의 투과율보다 상기 제1 입사각보다 큰 제2 입사각에서의 투과율이 더 큰 배광분포 조절층을 더 포함하는 반도체 발광다이오드 칩.
  15. 화상을 표시하기 위한 화상표시 패널;
    상기 화상표시 패널의 하부에 배치되며, 제1항, 제2항 및 제4항 내지 제13항 중 어느 한 항에 기재된 반도체 발광장치를 구비한 백라이트 유닛; 및
    상기 백라이트 유닛으로부터의 광을 상기 화상표시패널로 입사시키는 도광판을 포함하는 디스플레이 장치.
KR1020150076572A 2015-05-29 2015-05-29 반도체 발광다이오드 칩 및 이를 구비한 발광장치 Active KR102380825B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150076572A KR102380825B1 (ko) 2015-05-29 2015-05-29 반도체 발광다이오드 칩 및 이를 구비한 발광장치
US15/078,488 US10401557B2 (en) 2015-05-29 2016-03-23 Semiconductor light emitting diode chip and light emitting device having the same
CN201610353596.2A CN106206907B (zh) 2015-05-29 2016-05-25 半导体发光二极管芯片和具有该芯片的发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150076572A KR102380825B1 (ko) 2015-05-29 2015-05-29 반도체 발광다이오드 칩 및 이를 구비한 발광장치

Publications (2)

Publication Number Publication Date
KR20160141302A KR20160141302A (ko) 2016-12-08
KR102380825B1 true KR102380825B1 (ko) 2022-04-01

Family

ID=57398400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150076572A Active KR102380825B1 (ko) 2015-05-29 2015-05-29 반도체 발광다이오드 칩 및 이를 구비한 발광장치

Country Status (3)

Country Link
US (1) US10401557B2 (ko)
KR (1) KR102380825B1 (ko)
CN (1) CN106206907B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6776855B2 (ja) * 2016-12-06 2020-10-28 日亜化学工業株式会社 発光装置
JP6747353B2 (ja) * 2017-03-29 2020-08-26 豊田合成株式会社 半導体発光素子とその製造方法
JP7082273B2 (ja) * 2017-07-21 2022-06-08 日亜化学工業株式会社 発光装置、集積型発光装置および発光モジュール
CN107634129A (zh) * 2017-08-11 2018-01-26 华为技术有限公司 半导体发光芯片、半导体发光模组、显示装置和终端设备
JP6870592B2 (ja) * 2017-11-24 2021-05-12 豊田合成株式会社 発光装置
WO2019112397A1 (ko) 2017-12-08 2019-06-13 서울반도체주식회사 백라이트 유닛
US10948163B2 (en) * 2017-12-08 2021-03-16 Seoul Semiconductor Co., Ltd. Backlight unit
JP7157331B2 (ja) * 2017-12-27 2022-10-20 日亜化学工業株式会社 発光装置
US11037911B2 (en) 2017-12-27 2021-06-15 Nichia Corporation Light emitting device
KR20190139636A (ko) * 2018-06-08 2019-12-18 주식회사 루멘스 면발광 마이크로 엘이디 모듈
CN110580432A (zh) * 2018-06-11 2019-12-17 上海箩箕技术有限公司 指纹成像模组
EP3790062A4 (en) 2018-07-12 2022-01-26 Seoul Semiconductor Co., Ltd. LIGHT EMITTING DEVICE, LIGHT EMITTING DIODE HOUSING, BACKLIGHT UNIT AND LIQUID CRYSTAL DISPLAY DEVICE
WO2020055026A1 (ko) 2018-09-14 2020-03-19 서울반도체 주식회사 백라이트 유닛 및 이를 포함하는 표시 장치
US20210336099A1 (en) * 2018-11-16 2021-10-28 Sakai Display Products Corporation Micro led device and method for manufacturing same
JPWO2020100299A1 (ja) * 2018-11-16 2021-09-24 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
KR102694329B1 (ko) * 2018-12-10 2024-08-13 삼성전자주식회사 디스플레이 모듈, 이를 포함하는 디스플레이 장치 및 디스플레이 모듈 제조 방법
KR102788788B1 (ko) 2019-07-03 2025-03-31 삼성전자주식회사 Led 소자 및 그의 제조 방법
DE102021119657A1 (de) * 2020-07-31 2022-02-03 Epistar Corporation Lichtemittierende Vorrichtung und Anzeigevorrichtung, die sie enthält
KR102793968B1 (ko) 2020-10-12 2025-04-14 삼성전자주식회사 디스플레이 장치
EP4177973A4 (en) 2020-10-27 2023-09-27 Samsung Electronics Co., Ltd. DISPLAY DEVICE AND ASSOCIATED LIGHT SOURCE DEVICE
WO2022092454A1 (ko) * 2020-10-27 2022-05-05 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
CN116325184A (zh) 2021-01-04 2023-06-23 三星电子株式会社 显示装置及其光源设备
KR102440488B1 (ko) * 2021-01-05 2022-09-07 삼성전자주식회사 디스플레이 장치
US11397352B1 (en) 2021-01-05 2022-07-26 Samsung Electronics Co., Ltd. Display apparatus comprising a reflective sheet having a plurality of first and second light conversion patches respectively arranged around a circumference of first and second holes
US11333928B1 (en) 2021-01-05 2022-05-17 Samsung Electronics Co., Ltd. Display apparatus comprising a reflective sheet having a plurality of first and second light conversion dots respectively disposed around a plurality of first and second holes
WO2022149653A1 (ko) * 2021-01-05 2022-07-14 삼성전자주식회사 디스플레이 장치
KR20230001818A (ko) * 2021-06-29 2023-01-05 삼성전자주식회사 디스플레이 장치
EP4283386A4 (en) * 2021-06-29 2024-09-11 Samsung Electronics Co., Ltd. DISPLAY DEVICE
WO2023033006A1 (ja) * 2021-08-31 2023-03-09 シチズン電子株式会社 Ｌｅｄ発光装置
US12046697B2 (en) 2021-10-18 2024-07-23 Samsung Electronics Co., Ltd. Backlight unit including green and blue LEDs and associated distributed bragg reflectors
KR20230055063A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 디스플레이 장치
TWI778835B (zh) * 2021-10-21 2022-09-21 隆達電子股份有限公司 電子元件連接基座以及使用此電子元件連接基座製成之電子裝置
CN114730821B (zh) * 2021-11-10 2025-04-18 厦门三安光电有限公司 发光二极管及发光装置
CN115050877A (zh) * 2022-07-22 2022-09-13 厦门未来显示技术研究院有限公司 一种小发光角的Micro LED芯片及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255358A1 (en) * 2006-05-19 2006-11-16 Shum Frank T Electrode structures for LEDs with increased active area
JP2007538408A (ja) * 2004-05-18 2007-12-27 クリー　インコーポレイテッド 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
US20110284822A1 (en) * 2010-05-18 2011-11-24 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US20150085527A1 (en) * 2013-09-26 2015-03-26 Seoul Semiconductor Co., Ltd. Light source module, fabrication method therefor, and backlight unit including the same

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6015719A (en) * 1997-10-24 2000-01-18 Hewlett-Packard Company Transparent substrate light emitting diodes with directed light output
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
KR20040029301A (ko) 2001-08-22 2004-04-06 소니 가부시끼 가이샤 질화물 반도체소자 및 질화물 반도체소자의 제조방법
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
TWI319713B (en) * 2002-10-25 2010-01-21 Sustained-release tramadol formulations with 24-hour efficacy
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
US7483466B2 (en) * 2005-04-28 2009-01-27 Canon Kabushiki Kaisha Vertical cavity surface emitting laser device
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100867519B1 (ko) 2006-02-02 2008-11-07 삼성전기주식회사 발광 다이오드 모듈
JP2007251043A (ja) 2006-03-17 2007-09-27 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
DE102007025092A1 (de) * 2007-05-30 2008-12-04 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR20090039932A (ko) 2007-10-19 2009-04-23 엘지전자 주식회사 발광 소자 패키지
JP5647001B2 (ja) * 2007-12-11 2014-12-24 コーニンクレッカ フィリップス エヌ ヴェ ハイブリッド上部反射器を備える側面放射装置
CN101608743B (zh) 2008-06-20 2015-04-22 晶元光电股份有限公司 光源模块、其对应的光棒及其对应的液晶显示装置
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
TWI384654B (zh) 2009-07-31 2013-02-01 Univ Nat Taiwan Science Tech 色溫可調之白光發光裝置
CN103003966B (zh) 2010-05-18 2016-08-10 首尔半导体株式会社 具有波长变换层的发光二级管芯片及其制造方法，以及包括其的封装件及其制造方法
DE102010031945A1 (de) 2010-07-22 2012-01-26 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR101767101B1 (ko) * 2011-05-23 2017-08-24 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20130074071A (ko) 2011-12-26 2013-07-04 엘지이노텍 주식회사 발광소자 패키지
CN103515511B (zh) 2012-06-29 2016-08-03 展晶科技(深圳)有限公司 发光二极管封装结构及其封装方法
US20140231852A1 (en) 2013-02-15 2014-08-21 Seoul Viosys Co., Ltd. Led chip resistant to electrostatic discharge and led package including the same
KR102075982B1 (ko) * 2013-03-15 2020-02-12 삼성전자주식회사 반도체 발광소자 패키지
KR20140121507A (ko) 2013-04-05 2014-10-16 크루셜텍 (주) 플래시용 ｌｅｄ 모듈 및 그 제조방법
TW201508218A (zh) 2013-08-27 2015-03-01 鴻海精密工業股份有限公司 複合透鏡及其製造方法以及使用該複合透鏡的光源裝置
CN105895772A (zh) * 2015-02-17 2016-08-24 新世纪光电股份有限公司 发光二极管芯片
EP3154096B1 (en) * 2015-10-08 2021-03-17 Nichia Corporation Light emitting device, integrated light emitting device and light emitting module comprising the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538408A (ja) * 2004-05-18 2007-12-27 クリー　インコーポレイテッド 第３族窒化物デバイスを製造する方法およびその方法を使用して製造されたデバイス
US20060255358A1 (en) * 2006-05-19 2006-11-16 Shum Frank T Electrode structures for LEDs with increased active area
US20110284822A1 (en) * 2010-05-18 2011-11-24 Seoul Semiconductor Co., Ltd. Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US20150085527A1 (en) * 2013-09-26 2015-03-26 Seoul Semiconductor Co., Ltd. Light source module, fabrication method therefor, and backlight unit including the same

Also Published As

Publication number Publication date
US20160349445A1 (en) 2016-12-01
CN106206907B (zh) 2020-07-24
CN106206907A (zh) 2016-12-07
US10401557B2 (en) 2019-09-03
KR20160141302A (ko) 2016-12-08

Similar Documents

Publication Publication Date Title
KR102380825B1 (ko) 반도체 발광다이오드 칩 및 이를 구비한 발광장치
KR102469529B1 (ko) 반도체 발광장치
US10734559B2 (en) Light-emitting diode (LED), LED package and apparatus including the same
US9172019B2 (en) Light emitting device package and method of manufacturing the same
TWI794311B (zh) 發光模組及整合式發光模組
KR20170121777A (ko) 반도체 발광장치
KR102369932B1 (ko) 불화물계 형광체, 발광장치, 불화물계 형광체 제조방법 및 발광장치 제조방법
US11257991B2 (en) Light emitting device, backlight unit and display apparatus
US20160099387A1 (en) Semiconductor light emitting device
US20160240733A1 (en) Semiconductor light emitting device
KR20160098580A (ko) 광학 소자 및 이를 포함하는 광원 모듈
US20160356453A1 (en) Optical device and light source module including the same
KR102409961B1 (ko) 광학소자 및 이를 포함하는 발광소자 패키지
KR101746002B1 (ko) 발광소자
US12015111B2 (en) Light emitting device package and light source module

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150529

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200512

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150529

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210916

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220304

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220328

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220329

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20250225

Start annual number: 4

End annual number: 4