KR102513082B1

KR102513082B1 - 반도체 발광소자

Info

Publication number: KR102513082B1
Application number: KR1020170175434A
Authority: KR
Inventors: 탁영조; 강삼묵; 김미현; 김주성; 박영환; 서종욱
Original assignee: 삼성전자주식회사
Priority date: 2017-12-19
Filing date: 2017-12-19
Publication date: 2023-03-23
Anticipated expiration: 2037-12-19
Also published as: CN110034214A; US10784405B2; US20190189848A1; KR20190074065A

Abstract

본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 적층체, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 복수의 홀들, 상기 발광 적층체의 가장자리를 따라 연장되며, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 트렌치, 및 상기 복수의 홀들 및 상기 트렌치 내에 배치되는 반사 금속층을 포함한다.

Description

반도체 발광소자{LIGHT EMITTING DEVICE}

본 발명의 기술적 사상은 반도체 발광소자에 관한 것이다.

반도체 발광소자는 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치 등 다양한 제품에서 중요한 광원으로 주목 받고 있다. 특히, GaN, AlGaN, InGaN, InAlGaN 등의 3족 질화물 기반의 질화물계 발광소자는 청색광 또는 자외선광을 출력하는 반도체 발광소자로서 중요한 역할을 하고 있다. 최근에 자외선 광원은 살균 및 소독장치, UV 경화장치 등 다양한 용도로도 활용되고 있다.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 광 추출 효율이 개선된 반도체 발광소자를 제공하는 것이다.

본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 적층체, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 복수의 홀들, 상기 발광 적층체의 가장자리를 따라 연장되며, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 트렌치, 및상기 복수의 홀들 및 상기 트렌치 내에 배치되는 반사 금속층을 포함한다.

본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 적층체, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되는 복수의 도전성 비아들, 상기 발광 적층체의 가장자리를 따라 연장되며, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 도전성 라인, 및 상기 복수의 도전성 비아들 및 상기 도전성 라인은 상기 활성층으로부터 수평방향으로 방출된 광을 반사하는 금속 물질로 이루어질 수 있다.

본 발명의 일 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 적층체, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되는 복수의 도전성 비아들, 및 상기 발광 적층체의 가장자리에 인접하게 배치되는 반사 구조를 포함한다.

본 발명의 일 실시예에 따르면, 광추출 효율이 개선된 반도체 발광소자를 제공할 수 있다.

본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 반도체 버퍼 구조체의 개략적인 구조를 나타내는 단면도이다.
도 2a 내지 도 2d는 도 1의 반도체 버퍼 구조체의 버퍼층에 채용되는 개별 층의 구체적인 예들을 보이는 도면들이다.
도 3은 본 발명의 일 실시예에 따른 반도체 버퍼 구조체의 개략적인 구조를 나타내는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 구조를 나타내는 단면도이다.
도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 평면도 및 단면도이다.
도 7 내지 도 9는 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 단면도들이다.
도 10 내지 도 13은 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 평면도들이다.
도 14a 내지 도 14e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 단면도들이다.
도 15 및 도 16은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 평면도 및 단면도이다.
도 17 및 도 18은 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 평면도들이다.

이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시예를 상세히 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 버퍼 구조체(100)의 개략적인 구조를 나타내는 단면도이다.

반도체 버퍼 구조체(100)는 기판(110) 및 기판(110) 상에 형성된 버퍼층(120)을 포함한다.

기판(110)으로는 (111) 결정면을 가지는 실리콘 기판 또는 SiC 기판이 사용될 수 있다.

버퍼층(120)은 크랙, 결함등이 적은 양호한 품질의 질화물 반도체를 성장시키기 위한 응력 보상층으로 제시되는 층으로, 성장시 인장응력과 압축응력을 교대로 받는 복수층을 배치하는 구성을 제시하고 있다. 이를 위하여, 버퍼층(120)은 Al_xIn_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1) 재질을 사용하는 다수층을 포함하며, 각 층마다 필요한 응력을 가지기 위한 격자 상수를 구현할 수 있도록 조성비가 정해진다.

이하에서, '격자 상수'라 함은 상수(constant) 값 또는 격자 상수 분포(distribution)를 의미할 수 있으며, 또한, 복수개의 층으로 이루어진 구성 요소에 대해 또는 상수가 아닌 격자 상수 분포를 가지는 구성 요소에 대해 '격자 상수'라는 표현이 사용되는 경우, 그 구성 요소 내에서의 격자 상수 평균을 의미한다.

본 실시예에서 버퍼층(120)은 제1층(121), 제2층(122) 및 제3층(123)을 포함한다. 제1층(121)은 Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함하며, 격자 상수 LP1이 기판(110)의 격자상수 LP0보다 작고, 제1층(121)은 성장 시 하부의 기판(110)에 의해 인장응력을 받는다. 제2층(122)은 제1층(121) 위에 형성되고, Al_xIn_yGa_1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하며, 격자 상수 LP2는 LP1보다 크고 LPc보다 작은 값을 가지고, 제2층(122)은 성장 시 하부의 제1층(121)에 의해 압축응력을 받는다. 여기서, LPc는 활성층의 발광파장 파장(λa)에 해당하는 Al_xIn_yGa_1-x-yN (0≤x<1, 0≤y<1, 0≤x+y<1)의 격자 크기를 의미한다. 제3층(123)은 제2층(122) 위에 형성되고, Al_xIn_yGa₁ _-x- _yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하며, 격자 상수 LP3는 LP2보다 작고, 제3층(123)은 성장 시 하부의 제2층(122)에 의해 인장응력을 받는다.

제1층(121)은 실리콘 기판(110)과 직접 접촉하는 층일 수 있으며, AlN으로 이루어질 수 있다. 일 실시예에서, 제1층(121)은 III족 금속이 아닌 금속의 질화물로 이루어질 수 있다. 제1층(121)은 예를 들어, HfNx, ZrNx, TaNx, TiN, WNx 등으로 이루어질 수 있다.

상기 방식으로 버퍼층(120)은 교대로 형성된 인장응력을 받는 구성층 및 압축응력을 받는 구성층을 포함하는 3개 이상의 복수 층으로 구성될 수 있다. 인장응력은 받는 층은 기판(101) 상에서 홀수 층 위치에 배치되며, 성장 시 인장응력이 과도하여 크랙이 발생하지 않도록 적절한 두께와 조성으로 조절된다. 압축응력을 받는 층은 기판(101) 상에서 짝수 층 위치에 배치되며, 버퍼층(120)을 구성하는 층들이 가지는 응력의 총합이 압축응력이 되도록 충분한 두께로 형성될 수 있다. 따라서, 버퍼층(120) 상에 성장되는 질화물 반도체층 내에 크랙이 발생하는 것을 줄일 수 있다.

도 2a 내지 도 2d는 도 1의 반도체 버퍼 구조체(100)의 버퍼층(120)에 채용되는 개별 층의 구체적인 예들을 보이는 도면들이다.

도 2a 및 도 2b는 버퍼층(120)을 이루는 다수층 중 적어도 어느 하나에 적용될 수 있는 구조로서, 초격자구조층(SLS)(SLS')의 예를 보인다.

도 2a의 초격자구조층(SLS)은 해당하는 격자 상수, 즉, 버퍼층(120)을 이루는 다수층 중 적어도 어느 하나에 대한 격자 상수 조건을 구현하는 구조로서, 격자상수가 서로 다른 두 층(1)(2)이 교번 적층된 구조를 갖는다. 격자상수가 다른 두 층(1)(2)의 두께는 동일하게 형성될 수 있다. 두 층(1)(2)은 Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있으며, 각 층에서 x, y 조성은 구현하고자 하는 격자 상수에 따라 정해질 수 있다.

도 2b의 초격자구조층(SLS')은 해당하는 격자 상수, 즉, 버퍼층(120)을 이루는 다수층 중 적어도 어느 하나에 대한 격자 상수 조건을 구현하는 구조로서, 격자상수가 서로 다른 두 층(3)(4)이 교번 적층된 구조를 가지며, 격자 상수가 다른 두 층(3)(4)의 두께가 서로 다르게 형성될 수 있다. 두 층(3)(4)은 Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함할 수 있으며, 각 층에서 x, y 조성은 구현하고자 하는 격자 상수에 따라 정해질 수 있다.

도 2c 및 도 2d는 해당하는 격자 상수, 즉, 버퍼층(120)을 이루는 다수층 중 적어도 어느 하나에 대한 격자 상수 조건을 단일층(single layer)으로 구현한 예를 보인다. 여기서, 단일층의 의미는 내부에 물리적인 경계가 없는 하나의 층으로 이루어짐을 의미하며, 층 내의 물질 조성이 일정하다는 의미는 아니다.

도 2c의 단일층(SL)은 두께 방향에 따라 일정한 격자 상수를 가지는 형태로 되어 있고, 도 2c의 단일층(SL')은 두께 방향에 따라 변하는 격자 상수를 가지는 형태로 되어 있다.

도 3은 본 발명의 일 실시예에 따른 반도체 버퍼 구조체의 개략적인 구조를 나타내는 단면도이다.

본 실시예에서 버퍼층(130)은 제1층(131), 제2층(132), 제3층(133), 제4층(134), 제5층(135) 및 제6층(136)을 포함한다. 버퍼층(130)은 성장 시에 인장응력을 받는 층들인 제1층(131), 제3층(133) 및 제5층(135)와 성장 시에 압축응력을 받는 층들인 제2층(132), 제4층(134) 및 제6층(136)을 포함한다. 제1층(131)은 Al_xIn_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함하며, 격자 상수 LP1이 기판(110)의 격자상수 LP0보다 작고, 제1층(131)은 성장 시 하부의 기판(110)에 의해 인장응력을 받는다. 제2층(132)은 제1층(131) 위에 형성되고, Al_xIn_yGa₁ _-x- _yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하며, 격자 상수 LP2는 LP1보다 크고, 제2층(132)은 성장 시 하부의 제1층(131)에 의해 압축응력을 받는다. 제3층(133)은 Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함하며, 격자 상수 LP3이 제2층(132)의 격자상수 LP2보다 작고, 제3층(133)은 성장 시 하부의 제2층(132)에 의해 인장응력을 받는다. 제4층(134)은 제3층(133) 위에 형성되고, Al_xIn_yGa₁ _-x- _yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하며, 격자 상수 LP4는 LP3보다 크고, 제4층(134)은 성장 시 하부의 제3층(133)에 의해 압축응력을 받는다. 제5층(135)은 Al_xIn_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 포함하며, 격자 상수 LP5이 제4층(134)의 격자상수 LP4보다 작고, 제5층(135)은 성장 시 하부의 제4층(134)에 의해 인장응력을 받는다. 제6층(136)은 제5층(135) 위에 형성되고, Al_xIn_yGa₁ _-x- _yN (0≤x<1, 0≤y<1, 0≤x+y<1)을 포함하며, 격자 상수 LP6는 LP5보다 크고 LPc보다 작은 값을 가지고, 제6층(136)은 성장 시 하부의 제5층(135)에 의해 압축응력을 받는다. 여기서, LPc는 활성층의 발광파장 파장(λa)에 해당하는 Al_xIn_yGa₁ _-x- _yN (0≤x<1, 0≤y<1, 0≤x+y<1)의 격자 크기를 의미한다.

또한, 제1층(131)은 기판(110)과 직접 접촉하는 층일 수 있으며, AlN으로 이루어질 수 있다. 일 실시예에서, 제1층(131)은 III족 금속이 아닌 금속의 질화물로 이루어질 수 있다. 제1층(131)은 예를 들어, HfNx, ZrNx, TaNx, TiN, WNx 등으로 이루어질 수 있다.

예시적으로 버퍼층(130)은 6층의 구성층들을 포함하는 것으로 도시되었으나, 도시된 바에 한정되지 않고, 3층 이상의 복수의 구성층들을 포함할 수 있다. 버퍼층(130)의 전체 응력은 각 구성층들의 응력의 총합이 압축응력을 지니도록 설계될 수 있다. 따라서, 버퍼층(130) 상에 성장되는 질화물 반도체층 내에 크랙이 발생하는 것을 줄일 수 있다.

도 4는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 구조를 나타내는 단면도이다.

본 실시예에 따른 반도체 소자(200)는 기판(210), 기판(210) 상에 형성된 버퍼층(220), 버퍼층(220) 상에 형성된 질화물 반도체층(230), 질화물 반도체층(2300) 상에 형성된 발광 적층체(250)을 포함한다.

발광 적층체(250)은 제1 도전형 반도체층(232), 활성층(234), 제2 도전형 반도체층(236)을 포함한다.

제1 도전형 반도체층(232)은 제1 도전형으로 도핑된 반도체층으로, Ⅲ-Ⅴ족 질화물 반도체 물질로 형성될 수 있으며, 예를 들어, n형 불순물이 도핑된 Al_xGa_yIn_zN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 된 반도체 물질로 형성될 수 있다. n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있다.

제2 도전형 반도체층(236)은 제2 도전형으로 도핑된 반도체층으로, Ⅲ-Ⅴ족 질화물 반도체 물질로 형성될 수 있으며, 예를 들어, p형 불순물이 도핑된 Al_xGa_yIn_zN (0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z=1)으로 된 반도체 물질로 형성될 수 있다. p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.

활성층(234)은 전자-정공 결합에 의해 빛을 발광하는 층으로, 활성층(234)의 에너지 밴드갭(band gap)에 해당하는 만큼의 에너지가 빛의 형태로 방출될 수 있다. 활성층(1530)은 Al_xGa_yIn_zN에서 x, y, z 값을 주기적으로 변화시켜 띠 간격을 조절하여 만든 단일양자우물 (single quantum well) 또는 다중양자우물(multi quantum well) 구조로 이루어질 수 있다. 예를 들어, 양자우물층과 장벽층이 AlGaN/AlGaN, AlGaN/AlN, InGaN/GaN, InGaN/InGaN, InGaN/AlGaN 또는 InGaN/InAlGaN의 형태로 쌍을 이루어 양자우물구조를 형성할 수 있다. 제1 도전형 반도체층(232)과 제2 도전형 반도체층(236)은 단층 구조로 도시되었으나, 복수층으로 이루어질 수도 있다. 일 예로, UV-C(200~280nm 파장) 자외선을 방출하는 경우에는 양자우물층 및 장벽층은 42% 이상의 높은 Al 조성을 가지는 Al_xGa₁ _- _xN (0.42≤x≤1)으로 형성될 수 있다.

도 5 및 도 6은 본 발명의 일 실시예에 따른 반도체 발광소자(500)를 나타내는 평면도 및 단면도이다.

도 5 및 도 6을 참조하면, 반도체 발광소자(500)는 도전성 지지 기판(570), 반사 금속층(553), 발광 적층체(530), 제1 전극(551), 제2 전극(552) 및 연결 금속층(554)를 포함한다. 발광 적층체(530)는 지지 기판(570) 상에 순차적으로 적층된 제2 도전형 반도체층(536), 활성층(534), 및 제1 도전형 반도체층(532)을 포함한다.

도전성 지지 기판(570)으로는 Si기판, SiAl 기판이 사용될 수 있다. 지지 기판(570)과 반사 금속층(553) 사이에는 본딩 금속층(572)이 배치될 수 있다. 선택적으로, 지지 기판(570)의 상면에는 후면 금속층(574)이 배치될 수 있다.

제1 도전형 반도체층(532)에 접하는 제1 전극(551)을 형성하기 위해 제2 도전형 반도체층(536) 및 활성층(534)을 관통하는 복수의 비아홀(VH) 및 트렌치(TC)가 형성된다. 제1 전극(551)의 접촉 저항을 낮추고 전류 흐름을 개선하기 위해, 복수의 비아홀(VH)은 행과 열을 따라 다양한 형태로 배열될 수 있다. 트렌치(TC)는 발광 적층체(530)의 가장자리를 따라 연장될 수 있다. 트렌치(TC)는 발광 적층체(530)의 4개의 측면들을 따라 연장되고, 일체로 형성될 수 있다.

제1 패시베이션층(541)이 복수의 비아홀(VH)의 측면과 제2 도전형 반도체층(536)의 상면 일부를 덮는 형태로 배치될 있다. 제1 전극(551)은 복수의 비아홀(VH) 및 트렌치(TC) 내에 형성된 제1 패시베이션층(541)을 관통하여 제1 도전형 반도체층(532)에 접할 수 있다.

제2 전극(552)은 제1 패시베이션층(541)을 관통하여 제2 도전형 반도체층(536)에 접할 수 있다. 제2 전극(552)를 덮는 연결 금속층(554)이 형성되어 있다. 제2 패시베이션층(543)이 연결 금속층(554)을 덮도록 형성되어 있다. 반사 금속층(553)이 제1 전극(551)과 연결되며 복수의 비아홀(VH) 및 트렌치(TC)를 채우는 형태로 형성되어 있다. 반사 금속층(553)은 복수의 비아홀(VH)을 채우는 도전성 비아들(553V), 트렌치(TC)를 채우는 도전성 라인(553T) 및 도전성 비아들(553V)와 도전성 라인(553T)를 덮는 수평 도전층(553H)을 포함할 수 있다. 도전성 비아들(553V)은 행과 열을 따라 다양한 형태로 배열될 수 있다. 도전성 라인(553T)은 발광 적층체(530)의 가장자리를 따라 연장될 수 있다. 도전성 라인(553T)은 발광 적층체(530)의 4개의 측면들을 따라 연장되고, 일체로 형성될 수 있다. 반사 금속층(553)은 활성층(534)으로부터 방출되는 광을 반사하는 반사성 금속으로 이루어질 수 있다. 예를 들어, 반사 금속층(553)은 Ti, Ni, Au 또는 이들의 조합으로 이루어질 수 있다. 도전성 라인(553T)은 도전성 비아들(553V)와 함께, 제1 도전형 반도체층(532)에 전기적인 신호를 전달하는 전극으로서 역할을 수행함과 동시에, 활성층(534)으로부터 방출된 광, 특히 수평 방향으로 방출된 광을 반사하는 반사 구조로서 역할을 수행할 수 있다. 따라서, 반도체 발광소자(500)의 광추출 효율이 향상될 수 있다. 활성층(534)이 자외선(200~400nm 파장)을 방출하는 경우, 수평 방향으로 방출되는 성분이 많기 때문에 도전성 라인(553T)은 반도체 발광소자(500)의 광 추출 효율이 향상에 더 큰 기여를 할 수 있다.

반도체 발광소자(500)는 성장 기판으로 사용된 실리콘 기판, 및 버퍼층이 제거되고, 지지 기판(570)이 제2 도전형 반도체층(536) 쪽에 접합된 구조이다. 제1 도전형 반도체층(532)의 상면은 광 추출효율을 높이기 위해 텍스처링(texturing) 되어 요철(532a)을 포함할 수 있다. 또한, 도면에서는 실리콘 기판, 버퍼층이 모두 제거된 형태로 도시되어 있으나, 버퍼층의 적어도 일부는 제1 도전형 반도체층(532) 상에 잔류할 수 있고, 제1 도전형 반도체층(532)과 함께 텍스처링될 수도 있다.

제2 전극(552)를 덮는 연결 금속층(554)은 도 6에서 도시된 바와 같이 발광 적층체(530)의 외부로 연장될 수 있다. 발광 적층체(530)의 외부로 된 연장된 영역 상에 전극 패드(580)이 형성될 수 있다.

도 7 내지 도 9는 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 단면도들이다. 도 7 내지 도 9에 도시된 반도체 발광소자들은 도 6의 반도체 발광소자에 유사한 구조를 가지므로, 동일한 구조에 대한 설명은 생략하고 다른 구조에 대해서만 설명한다.

도 7을 참조하면, 반도체 발광소자(500A)는 트렌치(TC)를 채우는 반사 금속층(553), 즉 도전성 라인(553T)는 제1 도전형 반도체층(532)에 연결되지 않는다. 트렌치(TC) 내에는 제1 패시베이션층(541)을 관통하는 제1 전극(551)이 형성되지 않기 때문에 도전성 라인(553T)는 제1 패시베이션층(541)에 의해 제1 도전형 반도체층(532)과 전기적으로 절연된다. 도전성 라인(553T)는 전극으로서 역할을 수행하지 않지만, 활성층(534)로부터 방출되는 광, 특히 수평 방향으로 방출되는 광을 반도체 발광소자의 상부 방향으로 반사하는 반사 구조로서 역할을 수행한다.

도 8을 참조하면, 반도체 발광소자(500B)는 제1 도전형 반도체층(532) 상에 배치된 버퍼층(520)을 더 포함한다. 버퍼층(520)의 상면은 요철(520a)를 포함할 수 있다. 버퍼층(520)은 도 1 내지 도 3을 참조하여 상술한 버퍼층(120, 130)일 수 있다.

도 9를 참조하면, 반도체 발광소자(500C)는 제1 도전형 반도체층(532) 상에 배치된 파장 변환층(590)을 더 포함한다. 파장 변환층(590)은 형광체 및/또는 양자점을 포함한 수지층일 수 있다. 파장 변환층(590)은 활성층(534)으로부터 방출된 빛의 파장을 변환하는 기능을 하며, 형광체나 양자점(Quantum dot)과 같은 파장 변환 물질을 가질 수 있다. 파장 변환층(590)은 필요에 따라, 적색 형광체, 황색 형광체, 녹색 형광체, 청색 형광체 또는 이들의 조합을 포함할 수 있다. 파장 변환층(590)은 필요에 따라, 적색 양자점, 황색 양자점, 녹색 양자점, 청색 양자점 또는 이들의 조합을 포함할 수 있다.

파장 변환층(590)은 제1 도전형 반도체층(532)의 상면에만 형성된 것으로 도시되었으나, 제1 도전형 반도체층(532), 활성층(534), 제2 도전형 반도체층(536)을 포함하는 발광 적층체(530)의 상면 및 측면을 모두 덮는 형태로 형성될 수 있다.

도 10 내지 도 13은 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 평면도들이다.

도 10을 참조하면, 반도체 발광소자(500D)는 복수의 비아홀(VHa) 및 트렌치(TC)를 포함한다. 트렌치(TC)의 형상은 상술한 바와 동일하지만, 복수의 비아홀(VHa)은 제1 방향으로 연장되는 제1 홀들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 홀들을 포함할 수 있다. 상기 제1 홀들 및 상기 제2 홀들은 행과 열을 따라 다양한 형태로 배열될 수 있다. 복수의 도전성 비아들(553V)은 제1 방향으로 연장되는 제1 도전성 비아들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전성 비아들을 포함한다.

예를 들어, 도 10에 도시된 바와 같이, 상기 제1 방향 또는 상기 제2 방향에서 상기 제1 홀들과 상기 제2 홀들을 교대로 배치될 수 있다. 상기 제1 방향 또는 상기 제2 방향에서 상기 제1 도전성 비아들과 상기 제2 도전성 비아들을 교대로 배치될 수 있다. 복수의 도전성 비아들(553V)는 활성층(534)으로부터 방출된 광, 특히 수평 방향으로 방출된 광을 효율적으로 반사할 수 있다.

도 11을 참조하면, 반도체 발광소자(500E)는 복수의 비아홀(VHb) 및 트렌치(TC)를 포함한다. 트렌치(TC)의 형상은 상술한 바와 동일하지만, 복수의 비아홀(VHb)는 십자 형태를 가지고 지그재그로 배치될 수 있다. 복수의 도전성 비아들(553V)은 십자형태를 가지고, 지그재그로 배치될 수 있다. 복수의 도전성 비아들(553V)는 활성층(534)으로부터 방출된 광, 특히 수평 방향으로 방출된 광을 효율적으로 반사할 수 있다.

도 12를 참조하면, 반도체 발광소자(500F)는 복수의 비아홀(VHc) 및 트렌치(TC)를 포함한다. 트렌치(TC)의 형상은 상술한 바와 동일하지만, 복수의 비아홀(VHc)은 일 방향으로 연장되는 라인 형태일 수 있다. 복수의 도전성 비아들(553v)은 일 방향으로 연장되는 라인 형태일 수 있다. 복수의 도전성 비아들(553V)는 활성층(534)으로부터 방출된 광, 특히 수평 방향으로 방출된 광을 효율적으로 반사할 수 있다.

도 13을 참조하면, 반도체 발광소자(500G)는 복수의 비아홀(VHd) 및 트렌치(TC)를 포함한다. 트렌치(TC)의 형상은 상술한 바와 동일하지만, 복수의 비아홀(VHd)은 일 방향으로 연장되는 라인 형태이고, 상기 일 방향으로 연장되어 상기 트렌치(TC)와 연결될 수 있다. 복수의 도전성 비아들(553V)은 일 방향으로 연장되어 도전성 라인(553T)과 연결될 수 있다. 복수의 도전성 비아들(553V)는 활성층(534)으로부터 방출된 광, 특히 수평 방향으로 방출된 광을 효율적으로 반사할 수 있다.

도 14a 내지 도 14e는 본 발명의 일 실시예에 따른 반도체 발광소자의 제조방법을 나타내는 단면도들이다.

도 14a를 참조하면, 먼저, 기판(510), 버퍼층(520), 제1 도전형 반도체층(532), 활성층(534), 제2 도전형 반도체층(536)을 순차적으로 형성한다. 이 때, 버퍼층(520)과 제1 도전형 반도체층(532) 사이에 도핑되지 않은 질화물 반도체층을 더 형성할 수도 있다. 다음, 제1 도전형 반도체층(532), 활성층(534)을 관통하여 제2 도전형 반도체층(536)의 일부를 드러내는 복수의 비아홀(VH) 및 트렌치(TC)를 형성한다.

기판(510) 상에 버퍼층(520), 제1 도전형 반도체층(532), 활성층(534), 제2 도전형 반도체층(536)을 형성하는 공정은 유기금속 기상 성장법(MOCVD), 분자선 성장법(MBE), 하이드라이드 기상 성장법(HVPE) 등의 잘 알려진 반도체 성장법에 따라 형성할 수 있다.

제1 도전형 반도체층(532) 및 제2 도전형 반도체층(536)의 형성 시에는 불순물 가스를 함께 공급하여 n형 또는 p형으로 도핑한다. n형 불순물로는 Si, Ge, Se, Te 가, p형 불순물로는 Zn, Cd, Be, Mg, Ca, Ba등이 사용될 수 있다.

복수의 비아홀(VH) 및 트렌치(TC)는 하나의 건식 식각 공정에 의해 동시에 형성될 수 있다.

도 14b를 참조하면, 제2 도전형 반도체층(536)의 상면 및 복수의 비아홀(VH)의 내면을 따라 제1 패시베이션층(541)을 형성한다. 제1 패시베이션층(541)은 절연물질, 예를 들어, 실리콘 산화물(SiO₂), 알루미늄 산화물(Al₂O₃)을 증착하여 형성할 수 있다.

다음, 제2 도전형 반도체층(536) 상의 제1 패시베이션층(541)의 일부를 식각하고, 드러난 제2 도전형 반도체층(536) 상에 제2 전극(552)을 형성한다. 제2 전극(552)는 예를 들어, 은(Ag)을 증착하거나 도금하여 형성할 수 있다.

다음, 복수의 비아홀(VH) 및 트렌치(TC) 내에서 제1 도전형 반도체층(532) 상의 제1 패시베이션층(541) 일부를 식각하고, 드러난 제1 도전형 반도체층(532) 상에 제1 전극(551)을 형성한다. 제1 전극(551)은 예를 들어, 크롬(Cr)을 증착하거나 도금하여 형성할 수 있다.

도 14c를 참조하면, 제2 전극(552) 상에 연결 금속층(554)을 더 형성한다. 연결 금속층(554)은 이후에, 제2 전극(552)에 전극 패드를 연결하기 위한 것이다. 연결 금속층(554)는 예를 들어, 금(Au)를 증착하거나 도금하여 형성할 수 있다.

다음, 연결 금속층(554)을 덮는 제2 패시베이션층(543)을 형성한다. 제2 패시베이션층(543)은 절연물질, 예를 들어, 실리콘 산화물(SiO₂), 알루미늄 산화물(Al₂O₃)을 증착하여 형성할 수 있다.

도 14d를 참조하면, 제1 전극(551)과 연결되며 복수의 비아홀(VH) 및 트렌치(TC)를 전체적으로 채우고, 제2 패시베이션층(543)을 덮는 형태로 반사 금속층(553)을 형성한다. 제1 패시베이션층(541) 및 제2 패시베이션층(543)에 의해, 반사 금속층(553)은 연결 금속층(554), 제2 전극(552), 활성층(534), 제2 도전형 반도체층(536)과는 절연된다. 반사 금속층(553)은 제1 전극(551)과 전기적으로 연결된다.

다음, 반사 금속층(553) 상에 지지 기판(570)을 부착한다. 지지 기판(570)으로는 Si기판, SiAl 기판이 사용될 수 있다. 지지 기판(570)과 반사 금속층(553) 사이에는 본딩 금속층(572)이 형성된다. 선택적으로, 지지 기판(570)의 상면에는 후면 금속층(574)이 형성될 수 있다.

도 14e를 참조하면, 실리콘 기판(510) 및 버퍼층(520)을 제거한다. 실리콘 기판(510)의 제거에는 식각, 연마 등의 방법이 사용될 수 있다. 도면에서는 버퍼층(520)이 완전히 제거된 것으로 도시되었으나, 버퍼층(520)이 완전히 제거되지 않고, 제1 도전형 반도체층(532) 상에 일부 잔류할 수도 있다.

다음, 제1 도전형 반도체층(532)의 상부를 텍스쳐링하여 제1 도전형 반도체층(532)의 상면에 요철(532a)을 형성한다. 이 때, 버퍼층의 일부가 제1 도전형 반도체층(532) 상에 일부 잔류하는 경우, 함께 텍스처링 되어 요철면(532a)을 이룰 수 있다. 상기 텍스쳐링은 건식 식각 또는 습식 식각에 의해 형성될 수 있다.

다음, 연결 금속층(554)을 드러나도록 제1 도전형 반도체층(532), 활성층(534), 제2 도전형 반도체층(536)의 일부를 식각한다. 발광소자 단위로

다시, 도 6을 참조하면, 드러난 연결 금속층(554) 상에 전극 패드(58)를 형성한다. 전극 패드(580)은 연결 금속층(554)를 통해 제2 전극(552)에 연결된다.

도 15 및 도 16은 본 발명의 일 실시예에 따른 반도체 발광소자를 나타내는 평면도 및 단면도이다.

도 15 및 도 16을 참조하면, 반도체 발광소자(600)는 도전성 지지 기판(570), 반사 금속층(553), 발광 적층체(530), 제1 전극(551), 제2 전극(552) 및 연결 금속층(554)를 포함한다. 발광 적층체(530)는 지지 기판(570) 상에 순차적으로 적층된 제2 도전형 반도체층(536), 활성층(534), 및 제1 도전형 반도체층(532)을 포함한다.

제1 도전형 반도체층(532)에 접하는 제1 전극(551)을 형성하기 위해 제2 도전형 반도체층(536) 및 활성층(534)을 관통하는 복수의 비아홀(VH)이 형성된다. 그러나, 상술한 반도체 발광소자들(500, 500A, 500B, 500C, 500D, 500E, 500F, 500G)과 달리, 트렌치(TC)가 형성되지 않는다.

그 대신에, 반도체 발광소자(600)은 발광 적층체(530)의 4개의 측면들 상에 배치되고, 활성층(534)으로부터 방출되는 광을 반사하는 반사층(585)을 포함한다. 반사층(585)는 활성층(534)로부터 방출되는 광의 파장에 따라 적절히 설계된 분산 브래그 반사층(DBR층)일 수 있다. 상기 분산 브래그 반사층은 제1 굴절률을 갖는 제1 절연층과 제2 굴절률을 갖는 제2 절연층이 교대로 적층된 구조이다. 상기 제1 절연층 및 상기 제2 절연층은 SiO₂, SiN, SiO_xN_y, TiO₂, Si₃N₄, Al₂O₃, ZrO₂ _,HfO₂ 등일 수 있다. 반사층(585)는 절연층 및 반사성 금속층이 적층된 구조일 수 있다.

도 17 및 도 18은 본 발명의 실시예들에 따른 반도체 발광소자들을 나타내는 평면도들이다.

도 17을 참조하면, 반도체 발광소자(600A)는 복수의 비아홀(VHa)을 포함한다. 복수의 비아홀(VHa)은 제1 방향으로 연장되는 제1 홀들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 홀들을 포함할 수 있다. 상기 제1 홀들 및 상기 제2 홀들은 행과 열을 따라 다양한 형태로 배열될 수 있다.

예를 들어, 도 17에 도시된 바와 같이, 상기 제1 방향 또는 상기 제2 방향에서 상기 제1 홀들과 상기 제2 홀들을 교대로 배치될 수 있다.

도 18을 참조하면, 반도체 발광소자(600B)는 복수의 비아홀(VHb)을 포함한다. 복수의 비아홀(VHb)는 십자 형태를 가지고 지그재그로 배치될 수 있다.

본 발명의 다른 실시예에서, 질화물 성장 기판으로 실리콘이나 SiC 기판이 아닌 사파이어(Al₂O₃) 기판을 사용할 수 있다. 이 경우 기판과 성장 질화물 층과의 열팽장 계수 차이가 실리콘이나 SiC 경우와 다르기 때문에 이를 고려하여 버퍼층의 구조는 상기 실리콘이나 SiC 기판의 경우와 다르게 사용될 수 있다. 또한 소자 제작 공정상의 성장기판 제거를 위해서 레이저를 사용하는 레이저 리프트 오프(laser lift-off, LLO) 방식을 사용할 수 있다.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

532: 제1 도전형 반도체층,
534: 활성층,
536: 제2 도전형 반도체층,
530: 발광 적층체,
541, 542: 제1, 제2 절연층
551, 552: 제1, 제2 전극
553: 반사 금속층,
554: 연결 금속층,
570: 도전성 지지 기판,
VH: 비아홀
TC: 트렌치

Claims

제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 적층체;
상기 제2 도전형 반도체층 및 상기 활성층을 관통하여 상기 제1 도전형 반도체층에 연결되며 서로 이격되어 배치되는 복수의 도전성 비아들; 및
상기 발광 적층체의 가장자리를 따라 연장되며, 상기 복수의 도전성 비아들과 이격되어 배치되고, 상기 제2 도전형 반도체층 및 상기 활성층을 관통하는 도전성 라인;을 포함하고,
상기 복수의 도전성 비아들 및 상기 도전성 라인은 상기 활성층으로부터 수평방향으로 방출된 광을 반사하는 금속 물질로 이루어진 반도체 발광소자.
제1항에 있어서,
상기 도전성 라인은 상기 발광 적층체의 4개의 측면들을 따라 연장되고, 일체로 형성된 반도체 발광소자.
제1항에 있어서,
상기 복수의 도전성 비아들은 제1 방향으로 연장되는 제1 도전성 비아들 및 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 도전성 비아들을 포함하는 반도체 발광소자.
제1항에 있어서,
상기 복수의 도전성 비아들은 십자형태를 가지고, 지그재그로 배치된 반도체 발광소자.
제1항에 있어서,
상기 복수의 도전성 비아들은 일 방향으로 연장되는 라인 형태인 반도체 발광소자.
제1항에 있어서,
상기 복수의 도전성 비아들 및 상기 도전성 라인을 상기 제1 도전형 반도체층과 연결하는 제1 전극들을 더 포함하는 반도체 발광소자.
삭제
삭제
삭제
삭제
제1항에 있어서,
상기 복수의 도전성 비아들을 상기 제1 도전형 반도체층과 연결하는 제1 전극들을 더 포함하고,
상기 도전성 라인은 상기 제1 도전형 반도체층과 절연된 반도체 발광소자.