KR20130066308A

KR20130066308A - 발광소자

Info

Publication number: KR20130066308A
Application number: KR1020110133087A
Authority: KR
Inventors: 박해진
Original assignee: 엘지이노텍 주식회사
Priority date: 2011-12-12
Filing date: 2011-12-12
Publication date: 2013-06-20

Abstract

실시예는 발광 소자에 관한 것으로서, 발광 소자는 상면에 복수의 돌출부가 형성되어 있는 기판; 기판상에서 복수의 돌출부 사이에 형성된 산화 방지 패턴; 기판, 복수의 돌출부 및 산화 방지 패턴의 상부에 형성된 버퍼층; 및 버퍼층의 상부에 형성된 발광 구조물을 포함하고, 기판 상에서 복수의 돌출부 사이 및 산화 방지 패턴과 버퍼층의 사이에 에어 갭이 개재된다.

Description

발광소자{Light emitting device}

본 실시예는 발광 소자에 관한 것이다.

발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등의 발광소자의 핵심 소재로 각광을 받고 있다.

이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.

대한민국 특허 공개 번호 10-2011-0041270{반도체 발광 소자 및 그 제조 방법}

실시예는 기판에 함유된 산소 성분이 발광 구조물로 확산되는 것을 차단하기 때문에, 산소 확산으로 인한 발광 구조물의 전도도의 저하를 방지할 수 있는 발광 소자를 제공한다.

실시예의 발광 소자는 상면에 복수의 돌출부가 형성되어 있는 기판; 상기 기판상에서 상기 복수의 돌출부 사이에 형성된 산화 방지 패턴; 상기 기판, 상기 복수의 돌출부 및 상기 산화 방지 패턴의 상부에 형성된 버퍼층; 및 상기 버퍼층의 상부에 형성된 발광 구조물을 포함하고, 상기 기판 상에서 상기 복수의 돌출부 사이 및 상기 산화 방지 패턴과 상기 버퍼층의 사이에 에어 갭이 개재된다.

상기 기판은 금속 산화물을 포함할 수 있으며, 상기 금속 산화물은 사파이어(Al₂O₃) 또는 ZnO 중 적어도 하나를 포함할 수 있다.

상기 산화 방지 패턴은 실리콘 질화물(Si₃N₄) 또는 붕소 질화물(BN) 중 적어도 하나를 포함할 수 있고, 상기 버퍼층은 알루미늄 질화물(AlN)을 포함할 수 있다.

상기 복수의 돌출부는 라운드형 외부 표면을 포함할 수 있다. 이 경우, 상기 복수의 돌출부는 반구형일 수 있다. 상기 복수의 돌출부는 평탄형 외부 표면을 포함할 수 있으며, 상기 산화 방지 패턴은 예를 들어 100㎚ 내지 1000㎚의 두께를 가질 수 있다.

실시예는 패턴된 기판의 상부에서 돌출부들 사이에 산화 방지 패턴을 형성하여, 기판에 함유된 산소 성분이 발광 구조물로 확산되어 발광 구조물이 산화됨을 방지할 수 있으므로, 발광 구조물의 전도도를 보호할 수 있다.

도 1은 실시예에 의한 발광 소자의 단면도를 나타낸다.
도 2는 실시예에 의한 발광 소자의 제조 방법을 설명하기 위한 플로우차트이다.
도 3a 내지 도 3f는 발광 소자가 제조되는 과정을 설명하기 위한 공정 단면도들이다.
도 4는 실시예에 따른 발광 소자 패키지의 단면도를 나타낸다.

이하 실시예들을 첨부한 도면을 참조하여 설명한다.

본 실시예의 설명에 있어서, 각 구성요소(element)의 "상(위)" 또는 "하(아래)"(on or under)에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 구성요소(element)가 서로 직접(directly)접촉되거나 하나 이상의 다른 구성요소(element)가 상기 두 구성요소(element) 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다.

또한 "상(위)" 또는 "하(아래)"(on or under)로 표현되는 경우 하나의 구성요소(element)를 기준으로 위쪽 방향 뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.

도 1은 실시예에 의한 발광 소자(100)의 단면도를 나타낸다.

발광소자(100)는 복수의 화합물 반도체층, 예컨대, 3족-5족 원소의 화합물 반도체층을 이용한 LED를 포함하며, LED는 청색, 녹색, 또는 적색 등과 같은 광을 방출하는 유색 LED이거나 자외선(UV:UltraViolet) LED일 수 있다. LED의 방출 광은 다양한 반도체를 이용하여 구현될 수 있으며, 이에 대해 한정하지는 않는다.

이러한 발광 소자(100)는 기판(10), 돌출부(12), 산화 방지 패턴(20), 버퍼층(40), 발광 구조물(50) 및 제1 및 제2 전극층(60 및 70)을 포함한다.

먼저, 기판(10)은 산소 성분을 포함하는 금속 산화물로 이루어질 수 있다. 기판(10)을 형성하는 금속 산화물은 예를 들어 사파이어(sapphire)(Al₂O₃) 또는 ZnO를 포함할 수 있다.

기판(10)의 상면에 복수의 돌출부(12)가 서로 이격되어 형성되어 있다. 이때, 복수의 돌출부(12)와 기판(10)은 일체형일 수도 있고 일체형이 아닐 수도 있다. 즉, 돌출부(12)는 기판(10)을 식각하여 도 1에 도시된 바와 같이 일체형으로 형성될 수도 있지만, 기판(10)의 상부면에 별도의 물질을 패터닝함으로써 복수의 돌출부(12)가 형성될 수도 있다.

또한, 발광 소자(100)의 적출 효율을 높이기 위해서는 돌출부(12)의 측면이 발광 구조물(50)의 표면과 수직이 아닌 소정의 기울기를 갖는 경사진 평면 또는 소정의 곡률을 갖는 곡면인 것이 바람직하다. 즉, 복수의 돌출부(12)는 라운드형 외부 표면을 포함할 수도 있지만, 삼각형이나 사각형 등 다각형 모양의 평탄형 외부 표면을 포함할 수도 있다. 예컨대, 복수의 돌출부(12)는 도 1에 도시된 바와 같이 반구형으로 구현될 수도 있지만, 이에 국한되지 않고 다각형 등 다양한 형태로 구현될 수도 있다.

또한, 복수의 돌출부(12)는 임의의 패턴으로 규칙적으로 형성될 수 있으나, 이에 한정된 것은 아니며 불규칙하게 형성될 수도 있다.

전술한 바와 같이, 기판(10)의 상면에 복수의 돌출부(10)가 형성될 경우, 발광 구조물(50)의 활성층(54)에서 발생된 광이 효율적으로 난반사되어 다시 광의 출사면을 향하여 진행할 수 있다. 따라서, 외부로 빠져나가는 광추출 효율이 향상될 수 있다.

실시예에 의하면, 기판(10) 상에서 복수의 돌출부(12) 사이에 산화 방지 패턴(20)이 형성되어 있다. 산화 방지 패턴(20)은 질화물로 이루어질 수 있다. 예를 들어, 산화 방지 패턴(20)을 형성하는 질화물은 실리콘 질화물(Si₃N₄) 또는 붕소 질화물(BN) 중 적어도 하나일 수 있다. 또한, 산화 방지 패턴(20)은 100㎚ 내지 1000㎚의 두께를 가질 수 있다.

버퍼층(40)은 기판(10), 복수의 돌출부(12) 및 산화 방지 패턴(20)의 상부에 형성되어 있다. 버퍼층(40)은 질화물로 이루어질 수 있으며, 버퍼층(40)을 형성하는 질화물은 알루미뉼 질화물(AlN)일 수 있다. 이러한 버퍼층(40)은 기판(10)과 발광 구조물(50) 사이의 격자 부정합을 감소시키는 역할을 한다. 즉, 발광 구조물(50)의 제1 도전형 반도체층(52)이 기판(10) 상에 직접 형성될 경우 핏(pit)이 생길 수 있으며 나아가 크랙(crack)이 발생할 수도 있는데, 버퍼층(40)은 이러한 스트레스를 완화시키는 역할을 한다. 이를 위해, 버퍼층(40)의 두께는 예를 들면 1㎛일 수 있다.

기판(10) 상에서 복수의 돌출부(12) 사이에 에어 갭(air gap)(30)가 형성되어 있다. 즉, 에어 갭(30)은 산화 방지 패턴(20)과 버퍼층(40)의 사이에 형성되어 있다. 돌출부(12)의 위에 성장되는 버퍼층(40)의 성장 방향과 성장 속도는 돌출부(12) 사이의 기판(10)의 위에 성장되는 버퍼층(40)의 성장 방향과 성장 속도와 다르기 때문에, 도시된 바와 같은 에어 갭(30)이 형성될 수 있다.

사파이어 기판(10)의 굴절률은 대략 1.7이 되고 에어 갭(30)의 굴절률은 대략 1이 된다. 따라서, 에어 갭(30)이 형성된 영역을 지나는 빛은 사파이어 기판(10)의 굴절률과 에어 갭(30)의 굴절률 차이에 의해 반사 및 굴절되면서 산란된다. 따라서, 사파이어 기판(10)상에 에어 갭(30)을 형성함으로써 광 추출 효율을 향상시킬 수 있다.

한편, 발광 구조물(50)은 버퍼층(40)의 상부에 배치되어 있으며, 제1 도전형 반도체층(52), 활성층(54) 및 제2 도전형 반도체층(56)을 포함한다.

제1 도전형 반도체층(52)은 버퍼층(40)의 상부에 형성되고, 활성층(54)은 제1 도전형 반도체층(52)의 상부에 형성되고, 제2 도전형 반도체층(56)은 활성층(54)의 상부에 형성되어 있다. 이와 같이, 버퍼층(40)의 상부에 제1 도전형 반도체층(52), 활성층(54) 및 제2 도전형 반도체층(56)이 적층되어 발광 구조물(50)을 이룰 수 있다.

제1 도전형 반도체층(52)은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(52)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 제1 도전형 반도체층(52)이 N형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있다. 제1 도전형 반도체층(52)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

활성층(54)은 제1 도전형 반도체층(52) 상에 형성되며, 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(54)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.

활성층(54)과 제1 도전형 반도체층(52) 사이 또는 활성층(54)과 제2 도전형 반도체층(56) 사이에는 도전형 클래드층(미도시)이 형성될 수도 있다.

도전형 클래드층은 활성층(54)의 장벽층의 밴드 갭보다 더 넓은 밴드 갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.

제2 도전형 반도체층(56)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(56)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, In_xAl_yGa_1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(56)이 P형 반도체층인 경우, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 P형 도펀트일 수 있다. 제2 도전형 반도체층(56)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

전술한 바와 같이, 실시예에 의하면, 발광 소자(100)에서 기판(10) 상의 복수의 돌출부(12) 사이에 산화 방지 패턴(20)이 형성되어 있어, 제1 도전형 반도체층(52)으로의 산소 성분의 확산이 차단될 수 있다. 부연하면, 복수의 돌출부(12)를 상면에 갖는 패턴된 사파이어 기판(PSS:Patterned Sapphire Substration)(10)에 있는 산소 성분은 버퍼층(40)을 증착하는 도중 버퍼층(40)으로 확산된 후 제1 도전형 반도체층(52)까지 확산될 수 있다. 만일, 산소 성분이 제1 도전형 반도체층(52)까지 확산될 경우, 제1 도전형 반도체층(52)이 산화되어 낮은 전도도를 가질 수 있다. 그러나, 본 실시예에서, 산화 방지 패턴(20)에 의해 제1 도전형 반도체층(52)까지의 산소 확산이 방지된다.

한편, 제1 전극층(60)은 제1 도전형 반도체층(52)의 상부에 배치되며, 금속으로 형성될 수 있다. 예를 들어, 제1 전극층(60)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 이루어질 수 있다.

예컨대, 제1 전극층(60)은 전술한 금속 물질과 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.

다음으로, 제2 전극층(70)은 제2 도전형 반도체층(56)의 상부에 형성되고, 제1 전극층(60)과 동일한 물질로 이루어질 수 있다.

전술한 도 1에 도시된 바와 같은 발광 소자(100)는 수평형이지만 본 실시예는 이에 국한되지 않는다. 즉, 실시예에 의한 발광 소자(100)는 제1 및 제2 전극층(60 및 70)의 형태를 바꾸어 플립 칩(flip chip)형에도 적용될 수 있다. 이와 같이, 본 실시예는 발광 구조물(50)의 하부에 형성된 돌출부(12)를 갖는 기판(10), 산화 방지 패턴(20), 에어 갭(30) 및 버퍼층(40)에 관한 것으로서, 전극층(60 및 70)의 형태나 발광 구조물(50)의 종류에 국한되지 않는다.

이하, 전술한 실시예에 의한 발광 소자(100)의 제조 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.

도 2는 실시예에 의한 발광 소자(100)의 제조 방법을 설명하기 위한 플로우차트이고, 도 3a 내지 도 3f는 발광 소자(100)가 제조되는 과정을 설명하기 위한 공정 단면도들이다.

먼저, 도 3a에 도시된 바와 같이, 복수의 돌출부(12)를 갖는 기판(10)을 형성한다(제200 단계). 예를 들어, 기판(10)는 상면에 요철 형상의 돌출부(12)를 갖는 PSS일 수 있다. 예를 들어, 기판(10)은 산소 성분을 함유하는 금속 산화물인 사파이어(sapphire)(Al₂O₃) 또는 ZnO 중 적어도 하나로 형성될 수 있다.

다음, 도 3b에 도시된 바와 같이, 복수의 돌출부(12)와 기판(10) 상에 산화 방지막(20A)을 증착하여 형성한다(제210 단계). 예를 들어, 산화 방지막(20A)은 실리콘 질화물(Si₃N₄)이나 갈륨 질화물(GaN)로 형성될 수 있다.

다음, 도 3c에 도시된 바와 같이, 산화 방지막(20A)을 패터닝하여 산화 방지 패턴(20)을 형성한다(제220 단계). 예를 들어, 복수의 돌출부(12) 사이의 산화 방지막(20A)의 상부면 만을 보호막(미도시)으로 덮고, 이 보호막을 식각 마스크로서 이용하여 돌출부(12)의 상부에 산화 방지막(20A) 만을 건식 식각(dry etching) 또는 습식 식각(wet etching)에 의해 제거하여 도 3c에 도시된 바와 같이, 복수의 돌출부(12)의 사이에만 산화 방지 패턴(20)이 형성되도록 할 수 있다.

다음, 도 3d에 도시된 바와 같이, 복수의 돌출부(12)를 갖는 기판(10) 및 산화 방지 패턴(20)의 상부에 버퍼층(40)을 형성한다(제230 단계). 예를 들어, 알루미뉼 질화물(AlN)을 이용하여 버퍼층(40)을 형성할 수 있다.

예를 들면, 1200℃ 내지 1400℃의 성장 온도 범위에서 알루미늄 질화물(AlN)을 기판(10), 복수의 돌출부(12) 및 산화 방지 패턴(20)의 상부에 증착하여 버퍼층(40)을 형성할 수 있다.

이와 같이, 버퍼층(40)을 형성할 때, 도 3d에 도시된 바와 같이 산화 방지 패턴(20)과 버퍼층(40)의 사이에서, 복수의 돌출부(12)의 사이에 에어 갭(30)이 형성될 수 있다.

전술한 바와 같이, 에어 갭(30)은 돌출부(12)의 위에 성장되는 버퍼층(40)의 성장 방향 및 성장 속도가 돌출부(12) 사이의 기판(10)의 위에 성장되는 버퍼층(40)의 성장 방향 및 성장 속도와 다르기 때문에 형성된다.

다음, 도 3e에 도시된 바와 같이, 버퍼층(40)의 상부에 발광 구조물(50A)을 형성한다(제240 단계). 여기서, 제1 도전형 반도체층(52A), 활성층(54A) 및 제2 도전형 반도체층(56A)을 버퍼층(40)의 상부에 순차적으로 적층하여, 발광 구조물(50A)을 형성할 수 있다.

발광 구조물(50A)은 예를 들어, 유기금속 화학 증착법(MOCVD), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

제1 및 제2 도전형 반도체층(52A 및 56A) 각각은 반도체 화합물로 형성될 수 있다. 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있다. 제1 및 제2 도전형 도펀트가 제1 및 제2 도전형 반도체층(52A 및 56A)에 각각 도핑될 수 있다. 예를 들어, 제1 도전형 반도체층(52A)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다. 제2 도전형 반도체층(56A)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 어느 하나 이상으로 형성될 수 있다.

만일, 제1 및 제2 도전형 반도체층(52A 및 56A)이 각각 N형 및 P형 반도체층인 경우, 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있고, 제2 도전형 도펀트는 Mg, Zn, Ca, Sr, Ba 등과 같은 P형 도펀트를 포함할 수 있다.

제1 및 제2 도전형 반도체층(52A 및 56A) 각각은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.

활성층(54A)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층, 예를 들면 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지는 않는다.

이후, 제1 도전형 반도체층(52A), 활성층(54A) 및 제2 도전형 반도체층(56A)을 도 3f에 도시된 바와 같이 메사(Mesa) 식각하여 제1 도전형 반도체층(52)을 노출시킨 후, 도 1에 도시된 바와 같이 노출된 제1 도전형 반도체층(52)의 상부면(52B)과 제2 도전형 반도체층(56)의 상부에 제1 및 제2 전극층(60 및 70)을 각각 형성한다(제250 단계).

도 3a 내지 도 3f는 도 1에 도시된 발광 소자(100)의 예시적인 제조 방법에 불과하며, 발광 소자(100)는 이러한 방법 이외에 다른 방법에 의해서도 제조될 수 있음은 물론이다.

이하, 실시예에 의한 발광 소자(100)를 포함하는 발광 소자 패키지를 첨부된 도면을 참조하여 다음과 같이 설명한다.

도 4는 실시예에 따른 발광 소자 패키지(300)의 단면도를 나타낸다.

도 4에 도시된 바와 같이, 실시예에 따른 발광 소자 패키지(300)는 패키지 몸체(310)와, 패키지 몸체(310)에 설치된 제1 전극(322) 및 제2 전극(324)과, 제1 전극(322) 및 제2 전극(324)과 전기적으로 연결되는 발광 소자(100)와, 발광 소자(100)를 포위하는 몰딩부재(340)를 포함한다.

패키지 몸체(310)의 상면에는 캐비티(cavity)가 형성될 수 있으며, 캐비티의 측면은 경사(312)지게 형성될 수 있다. 패키지 몸체(310)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 알루미늄 질화물(AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시예는 패키지 몸체(310)의 재질, 구조 및 형상으로 한정되지 않는다.

제1 전극(322) 및 제2 전극(324)은 패키지 몸체(310) 상에 형성되며, 서로 전기적으로 분리되고, 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 제1 전극(322) 및 제2 전극(324)은 발광 소자(100)에서 발생된 빛을 반사시켜 광효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.

발광 소자(100)는 패키지 몸체(310), 제1 전극(322) 또는 제2 전극(324) 중 적어도 하나의 상부면에 설치될 수 있다.

실시예에 의한 발광 소자(100)는 플립 칩 방식이나 와이어 본딩(wire bonding) 방식 등과 같은 본딩 방식을 사용하여 발광 소자 패키지의 제1 및 제2 전극(322 및 324)에 연결될 수 있으며, 이에 대해 한정하지는 않는다.

예를 들어, 도 4에 도시된 바와 같이, 발광 소자(100)는 제1 전극(322) 상에 형성되고, 와이어(332 및 334)를 통해 제1 전극(322) 및 제2 전극(324)과 각각 와이어 본딩 방식에 의해 전기적으로 연결될 수 있다. 또는, 도 1에 도시된 바와 달리 발광 소자(100)가 수평형태가 아니라 플립 칩 형태로 구현될 경우, 발광 소자(100)는 제1 및 제2 전극(322 및 324) 상에 형성될 수도 있다.

한편, 몰딩 부재(340)는 발광 소자(100)를 포위하여 발광 소자(100)를 외부로부터 보호할 수 있다. 또한, 몰딩부재(340)에는 형광체(342)가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 예를 들어, 몰딩 부재(340)는 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다.

실시예에 따른 발광소자 패키지는 복수 개가 기판 상에 배열되며, 발광소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.

또 다른 실시예는 상술한 실시예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

10: 기판 12: 돌출부
20: 산화 방지 패턴 20A: 산화 방지막
30: 에어 갭 40: 버퍼층
50: 발광 구조물 52: 제1 도전형 반도체층
54: 활성층 56: 제2 도전형 반도체층
60: 제1 전극층 70: 제2 전극층
100: 발광 소자 300: 발광 소자 패키지
310: 패키지 몸체 322, 324: 제1 및 제2 전극
332, 334: 와이어 340: 몰딩 부재

Claims

상면에 복수의 돌출부가 형성되어 있는 기판;
상기 기판상에서 상기 복수의 돌출부 사이에 형성된 산화 방지 패턴;
상기 기판, 상기 복수의 돌출부 및 상기 산화 방지 패턴의 상부에 형성된 버퍼층; 및
상기 버퍼층의 상부에 형성된 발광 구조물을 포함하고,
상기 기판 상에서 상기 복수의 돌출부 사이 및 상기 산화 방지 패턴과 상기 버퍼층의 사이에 에어 갭이 개재된 발광 소자.
제1 항에 있어서, 상기 기판은 금속 산화물을 포함하는 발광 소자.
제2 항에 있어서, 상기 금속 산화물은 사파이어(Al₂O₃) 또는 ZnO 중 적어도 하나를 포함하는 발광 소자.
제1 항에 있어서, 상기 산화 방지 패턴은 실리콘 질화물(Si₃N₄) 또는 붕소 질화물(BN) 중 적어도 하나를 포함하는 발광 소자.
제1 항에 있어서, 상기 버퍼층은 알루미늄 질화물(AlN)을 포함하는 발광 소자.
제1 항에 있어서, 상기 복수의 돌출부는 라운드형 외부 표면을 포함하는 발광 소자.
제6 항에 있어서, 상기 복수의 돌출부는 반구형인 발광 소자.
제1 항에 있어서, 상기 복수의 돌출부는 평탄형 외부 표면을 포함하는 발광 소자.
제1 항에 있어서, 상기 산화 방지 패턴은 100㎚ 내지 1000㎚의 두께를 갖는 발광 소자.