KR101018116B1

KR101018116B1 - 질화물 반도체 소자 및 그 제조방법

Info

Publication number: KR101018116B1
Application number: KR1020080113566A
Authority: KR
Inventors: 최락준; 손철수; 윤석호; 박기호; 정훈재
Original assignee: 삼성엘이디 주식회사
Priority date: 2008-11-14
Filing date: 2008-11-14
Publication date: 2011-02-25
Anticipated expiration: 2028-11-14
Also published as: KR20100054589A

Abstract

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 본 발명의 일 측면은, n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성되되 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 제1 피트를 구비하는 중간층과, 상기 중간층 상에 형성되되 상기 제1 피트에 대응하는 위치에 형성된 제2 피트를 구비하는 활성층과, 상기 활성층의 제2 피트를 적어도 일부 메우도록 형성된 고저항 영역 및 상기 활성층 상에 형성된 p형 질화물 반도체층을 포함하는 질화물 반도체 소자를 제공한다.

본 발명에 따르면, 전위 등의 결함 영역에 의해 전류가 집중됨으로써 누설 전류의 발생을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 소자를 얻을 수 있다.

질화물, LED, 누설 전류, 피트, 고저항 영역

Description

질화물 반도체 소자 및 그 제조방법{Nitride Semiconductor Device and Manufacturing Method of The Same}

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 특히, 전위 등의 결함 영역에 의해 전류가 집중됨으로써 누설 전류의 발생을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 발광 소자 및 그 제조방법에 관한 것이다.

일반적으로, 질화물 반도체는 풀컬러 디스플레이, 이미지 스캐너, 각종 신호시스템 및 광통신기기에 광원으로 제공되는 녹색 또는 청색 발광 다이오드(light emitting diode:LED) 또는 레이저 다이오드(laser diode: LD)에 널리 사용되고 있다. 이러한 질화물 반도체 소자는 전자와 정공의 재결합원리를 이용하는 청색 및 녹색을 포함하는 다양한 광의 방출하는 활성층을 갖는 발광소자로서 제공될 수 있다.

이러한 질화물 발광소자(LED)가 개발된 후에, 많은 기술적 발전을 이루어져 그 활용 범위가 확대되어 일반 조명 및 전장용 광원으로 많은 연구가 되고 있다. 특히, 종래에는 질화물 발광소자는 주로 저전류/저출력의 모바일 제품에 적용되는 부품으로 사용되었으나, 최근에는 점차 그 활용범위가 고전류/고출력 분야로 확대되고 있다.

도 1은 일반적인 질화물 반도체 소자를 나타내는 측단면도이다. 도 1을 참조하면, 종래의 질화물 반도체 소자는 사파이어 기판(10), n형 질화물 반도체층(11), 활성층(12) 및 p형 질화물 반도체층(13)을 포함하며, 설명의 편의상 전극 구조는 따로 도시하지 않았다. 이 경우, n형 질화물 반도체층(11)에는 사파이어 기판(10)과의 격자상수 차이로 인하여 전위(D)가 전파되며, 상기 전위(D)에 대응하는 위치에 해당하는 상기 활성층(12)에는 결함 영역(14)이 형성된다.

상기 결함 영역(14)에서는 캐리어의 재결합 효율이 현저히 낮아서 상부에서 바라보았을 때 비발광결합 영역(15)에 해당한다. 또한, 이러한 상태에서 전류가 주입될 경우, 상기 결함 영역(14)에 캐리어가 집중되면서 누설 전류를 발생시켜 발광 효율의 저하를 가져온다. 따라서, 당 기술 분야에서는 내부에서 전파된 전위(D)에 의한 영향을 최소화하여 발광 효율 및 신뢰성을 향상시킬 수 있는 방안이 요구된다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 전위 등의 결함 영역에 의해 전류가 집중됨으로써 누설 전류의 발생을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 소자를 제공하는 것에 일 목적이 있다. 또한, 본 발명의 다른 목적은 이러한 질화물 반도체 소자를 용이하게 얻을 수 있는 제조방법을 제공하는 것에 있다.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,

n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상에 형성되되 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 제1 피트를 구비하는 중간층과, 상기 중간층 상에 형성되되 상기 제1 피트에 대응하는 위치에 형성된 제2 피트를 구비하는 활성층과, 상기 활성층의 제2 피트를 적어도 일부 메우도록 형성된 고저항 영역 및 상기 활성층 상에 형성된 p형 질화물 반도체층을 포함하는 질화물 반도체 소자를 제공한다.

본 발명의 일 실시 예에서, 상기 중간층은 언도프 GaN으로 이루어질 수 있다.

본 발명의 일 실시 예에서, 상기 중간층 상면에서의 상기 제1 피트의 크기는 10 ~ 500㎚일 수 있다.

본 발명의 일 실시 예에서, 상기 활성층 상면에서의 상기 제2 피트의 크기는 10 ~ 200㎚일 수 있다.

본 발명의 일 실시 예에서, 상기 제1 및 제2 피트는 역 피라미드 형상일 수 있다.

본 발명의 일 실시 예에서, 상기 제2 피트는 적어도 상기 활성층 두께의 절반보다 큰 길이에 해당하는 깊이로 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 제2 피트는 상기 활성층을 지나 상기 중간층까지 확장되어 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 고저항 영역은 상기 제2 피트를 모두 메우지 않는 범위에서 형성되며, 상기 p형 질화물 반도체층은 상기 제2 피트에서 상기 고저항 영역을 제외한 영역을 메우도록 형성될 수 있다.

본 발명의 일 실시 예에서, 상기 고저항 영역은 언도프 질화물 반도체로 이루어질 수 있다. 이와 달리, 상기 고저항 영역은 SiC로 이루어질 수도 있다.

본 발명의 다른 측면은,

기판 상에 n형 질화물 반도체층을 형성하는 단계와, 상기 n형 질화물 반도체층 상에 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 제1 피트를 구비하는 중간층을 형성하는 단계와, 상기 중간층 상 에 활성층을 형성하는 단계와, 상기 활성층에서 상기 제1 피트에 대응하는 위치에 해당하는 영역을 에칭하여 제2 피트를 형성하는 단계와, 상기 활성층의 제2 피트를 적어도 일부 메우도록 고저항 영역을 형성하는 단계 및 상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계를 포함하는 질화물 반도체 소자 제조방법을 제공한다.

본 발명의 일 실시 예에서, 상기 제1 피트는 상기 중간층의 성장 과정에서 자발적으로 형성될 수 있다. 이를 위해, 상기 중간층의 성장 온도는 750 ~ 900℃가 되도록 할 수 있다.

본 발명의 일 실시 예에서, 상기 활성층을 형성하는 단계는 상기 활성층에서 상기 제1 피트에 대응하는 위치에 홈이 형성되도록 실행될 수 있다.

본 발명의 일 실시 예에서, 상기 활성층에서 상기 제1 피트에 대응하는 위치를 에칭하여 제2 피트를 형성하는 단계는 인-시튜(in-situ) 에칭에 의해 실행될 수 있다. 이 경우, 상기 인-시튜 에칭은 H₂, N₂ 및 NH₃로 구성된 그룹으로부터 선택된 하나의 가스를 포함하는 가스 분위기에서 실행될 수 있다.

본 발명에 따르면, 전위 등의 결함 영역에 의해 전류가 집중됨으로써 누설 전류의 발생을 차단함으로써 발광 효율, 신뢰성 및 공정 수율 등이 향상될 수 있는 질화물 반도체 소자를 얻을 수 있다. 또한, 본 발명에 따르면, 이러한 질화물 반도체 소자를 용이하게 제조할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 2 내지 5는 본 발명의 일 실시 형태에 따른 질화물 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

우선, 도 2에 도시된 바와 같이, 질화물 단결정 성장용 기판(101) 상에 n형 질화물 반도체층(102) 및 중간층(103)을 형성하되, 상기 중간층(103)에는 제1 피트(P1)가 형성되도록 한다. 상기 기판(101)은 질화물 단결정 성장용 기판으로 제공되며, 일반적으로 사파이어 기판이 사용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 물론, 형태에 따라서는 SiC, GaN, ZnO, MgAl₂O₄, MgO, LiAlO₂ 및 LiGaO₂ 등으로 이루어진 기판도 사용이 가능하며, 나아가, 상기 기판(101) 상에 성장되는 질화물 반도체 단결정의 결정 품질 향상을 위한 버퍼층, 예컨대, 언도프 GaN층을 성장시킬 수도 있다.

상기 n형 질화물 반도체층(102)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 상기 n형 질화물 반도체층(102) 내부에는 하면으로부터 상면으로 전파된 전위(D)가 존재하며, 상기 기판(101)과 서로 격자상수가 다른 물질로 이루어질 경우에 전위(D) 밀도는 더욱 증가할 수 있다. 상술한 바와 같이, 이러한 전위(D)는 비발광결합 영역 및 전류 누설 경로의 원인이 될 수 있다.

상기 중간층(103)은 후술할 바와 같이 활성층의 선택적 에칭이 보다 효과적으로 실행되도록 하기 위한 것이며, 언도프 GaN으로 이루어질 수 있다. 여기서, 언도프라하면 반도체층을 고의적으로 도핑하지 않은 상태로 정의될 수 있다. 이와 달리, 낮은 농도로 도핑된 경우라면 상기 중간층(103)은 Si와 같은 n형 불순물로 도핑될 수도 있으며, 여기서, 낮은 도핑 농도는 약 5×10¹⁶ ~ 5×10¹⁷/㎤의 범위라 할 수 있다.

상기 중간층(103)의 제1 피트(P1)는 상기 전위(D)에 대응하는 영역에 형성되며, 상기 중간층(103)의 성장 과정에서 자발적으로 형성될 수 있다. 즉, 약 750 ~ 900℃로 상대적으로 고온에서 빠른 속도로 성장을 시킬 경우, 상기 중간층(103)에서 전위(D)와 같이 결함이 형성된 영역에는 V 형상의 제1 피트(P1)가 형성될 수 있다. 이와 같이, 중간층(103)의 성장 과정에서 제1 피트(P1)가 자연스럽게 형성되도록 함으로써 피트 형성 공정을 따로 실행할 필요가 없지만, 본 발명이 이에만 제한되는 것은 아니며, 중간층(103)의 성장 후에 후속 에칭 공정을 실행하여 제1 피트(P1)를 형성할 수도 있다. 이 경우, 상기 제1 피트(P1)는 역 피라미드 형상을 가질 수 있으며, 그 크기(d1)는 10 ~ 500㎚ 정도가 적당한다. 여기서, 제1 피트(P1)의 크기(d1)는 도 2에 도시된 바와 같이, 상기 중간층(103) 상면에서의 크기에 해당한다.

다음으로, 도 3에 도시된 바와 같이, 상기 중간층(103) 상에 활성층(104)을 성장시키되, 상기 제1 피트(P1)에 대응하는 영역에서 홈이 형성되도록 하여 후속 에칭 공정을 용이하게 할 수 있다. 상기 활성층(104)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 상세히 도시하지는 않았으나, 양자장벽층과 양자우물층이 서로 교대로 적층 된 다중 양자우물(MQW) 구조로 이루어질 수 있다.

다음으로, 도 4에 도시된 바와 같이, 상기 활성층(104)의 홈 영역을 에칭하여 제2 피트(P2)를 형성한다. 이 경우, 상기 제1 피트(P1) 및 활성층(104)의 홈에 의해 상기 n형 질화물 반도체층(101)의 전위(D)에 대응하는 영역을 용이하게 선택적으로 에칭할 수 있다. 상기 제2 피트(P2)는 제1 피트(P1)와 마참가지로 역 피라미드 형상을 가질 수 있으며, 그 크기(d2)는 10 ~ 200㎚ 정도가 적당한다. 이 경우, 상기 제2 피트(P2)는 캐리어의 집중을 막는 고저항 물질을 형성하기 위한 공간에 해당하며, 그 기능을 발휘하기 위해서 상기 활성층(103) 두께의 절반보다 큰 길이에 해당하는 깊이로 형성될 수 있다. 또한, 경우에 따라서, 도 4에서와 같이, 중간층(103)의 제1 피트(P1)와 합체하여 연장될 수 있으며, 나아가, 상기 중간층(103)을 지나서 상기 n형 질화물 반도체층(102)까지 연장될 수도 있다(도 6 참조). 한편, 본 에칭 단계의 경우, 질화물 반도체의 성장 과정과 연속적으로 인-시튜(in-situ) 공정으로 실행될 수 있으며, 이를 위해, 반응 챔버 내부를 H₂, N₂, NH₃ 등의 가스 또는 이들의 조합 가스의 분위기가 되도록 할 수 있다. 이러한 인-시튜 공정에 의해 성장 중인 에피 구조를 반응 챔버 외부로 옮길 필요가 없어 공정의 효율성을 기할 수 있다.

다음으로, 도 5에 도시된 바와 같이, 상기 제2 피트(P2)를 고저항 물질로 메워서 고저항 영역(105)을 형성하며, 이후, 그 위에 p형 질화물 반도체층(106)을 형성한다. p형 질화물 반도체층(106)의 형성 후에는 n형 및 p형 전극을 형성하여 질 화물 반도체 소자를 완성할 수 있으며, 이 중 일 예는 도 6에 도시된 바와 같다. 상기 고저항 영역(105)은 언도프 질화물 반도체, 구체적으로, 언도프 Al_xIn_yGa_(1-x-y)N (여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)으로 이루어질 수 있으며, 이와 달리, SiC 등 상대적으로 높은 저항을 갖는 물질로 이루어질 수도 있다. 다만, 상기 활성층(104) 내부에 형성되는 점을 고려하면 동종 물질인 언도프 질화물 반도체로 고저항 영역(105)을 형성하는 것이 가장 바람직하다 할 것이며, 이 경우, 상기 n형 질화물 반도체층(102), 활성층(104) 등과 동일한 공정을 이용할 수 있다.

상기 활성층(104) 내부에 고저항 영역(105)이 형성됨에 따라 상기 고저항 영역(105) 주변으로 전류가 확산되는 효과가 생기며, 특히, 상기 고저항 영역(105)이 전위(D)에 대응하는 위치에 형성됨으로써 누설 전류의 발생을 억제할 수 있다. 즉, 본 실시 형태에서는 종래의 비발광결합 영역의 발생을 억제하는 대신 이를 고저항 영역으로 형성함으로써 발광에 기여하는 캐리어의 비율을 증가시켜 발광 효율이 향상될 수 있으며, 이와 더불어 전류분산효과도 얻을 수 있도록 하였다.

한편, 본 실시 형태에서는 상기 고저항 영역(105)이 상기 활성층(104)의 제2 피트(P2)를 모두 채우는 예를 설명하였으나, 도 7에 도시된 바와 같이 상기 고저항 영역(105)은 상기 제2 피트(P2) 또는 제1 피트(P1)의 일부만을 메우도록 형성될 수도 있으며, 이후, 도 8에 도시된 바와 같이, p형 질화물 반도체층(106)은 상기 고 저항 영역(105)에 의해 덜 메워진 영역을 메울 수 있다. 고저항 영역(105) 및 p형 질화물 반도체층(106)이 도 7 및 도 8에 도시된 형상을 가짐으로써, 전류의 측방향 분산 효과를 더욱 향상될 수 있다.

상기 활성층(104) 상에 형성되는 p형 질화물 반도체층(106)은 n형 질화물 반도체층(102)과 마찬가지로 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 한편, 본 실시 형태에서, 질화물 반도체층들의 성장 방법은 당 기술 분야에서 공지된 MOCVD, HVPE 등의 공정을 이용할 수 있을 것이다.

도 6은 본 발명의 일 실시 형태에 따른 제조방법에 의해 제조된 질화물 반도체 소자를 나타내는 단면도이다. 도 6을 참조하면, 질화물 반도체 소자(200)는 기판(201), n형 질화물 반도체층(202), 중간층(203), 활성층(204) 및 p형 질화물 반도체층(206)을 포함하며, 상기 활성층(204)의 피트 구조를 메우도록 고저항 영역(205)이 형성된다. 상기 질화물 반도체 소자(200)는 앞서 설명한 제조방법에 의해 제조될 수 있으며, 상기 고저항 영역(205)이 n형 질화물 반도체층(202)까지 연장되어 형성된 구조이다. 이에 따라, 상기 질화물 반도체 소자(200)는 종래에 비발광결합 영역에 해당하는 영역이 고저항 영역(205)으로 변화됨에 따라, 전류분산효 과 및 신뢰성이 향상될 수 있다. 상기 n형 질화물 반도체층(202)의 노출면 상에는 n형 전극(207a)이 형성되며, 상기 p형 질화물 반도체층(206) 상면에는 p형 전극(207b)이 형성될 수 있다. 도시하지는 않았으나, 상기 p형 질화물 반도체층(206)과 p형 전극(207b) 사이에는 투명전극물질 등으로 이루어진 오믹컨택층이 형성될 수 있다.

한편, 본 실시형태에서는 n형 및 p형 전극(207a, 207b)이 동일한 방향을 향하도록 배치된 수평형 질화물 반도체 소자 구조를 예시하였으나, 본 발명은 이에 한정되지 않으며 수직구조의 질화물 반도체 소자(이 경우, 사파이어 기판은 제거될 수 있음)에도 적용될 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

도 1은 일반적인 질화물 반도체 소자를 나타내는 측단면도이다.

도 6은 본 발명의 일 실시 형태에 따른 제조방법에 의해 제조된 질화물 반도체 소자를 나타내는 단면도이다.

도 7 및 도 8은 도 2 내지 5에서 설명한 실시 형태에서 변형된 실시 형태에 따른 질화물 반도체 소자의 제조방법을 설명하기 위한 일 공정을 나타낸다.

<도면의 주요부분에 대한 부호의 설명>

101: 기판 102: n형 질화물 반도체층

103: 중간층 104: 활성층

105: 고저항 영역 106: p형 질화물 반도체층

207a, 207b: n형 및 p형 전극

Claims

n형 질화물 반도체층;

상기 n형 질화물 반도체층 상에 형성되되 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 제1 피트를 구비하는 중간층;

상기 중간층 상에 형성되되 상기 제1 피트에 대응하는 위치에 형성된 제2 피트를 구비하는 활성층;

상기 활성층의 제2 피트를 적어도 일부 메우도록 형성된 고저항 영역; 및

상기 활성층 상에 형성된 p형 질화물 반도체층;

을 포함하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층은 언도프 GaN 또는 n-GaN으로 이루어진 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 중간층 상면에서의 상기 제1 피트의 최상부의 폭은 10 ~ 500㎚인 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 활성층 상면에서의 상기 제2 피트의 최상부의 폭은 10 ~ 200㎚인 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 제1 및 제2 피트는 역 피라미드 형상인 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 제2 피트는 적어도 상기 활성층 두께의 절반보다 큰 길이에 해당하는 깊이로 형성된 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 제2 피트는 상기 활성층을 지나 상기 중간층까지 확장되어 형성된 것을 하는 질화물 반도체 소자.
제1항에 있어서,

상기 고저항 영역은 상기 제2 피트를 모두 메우지 않는 범위에서 형성되며, 상기 p형 질화물 반도체층은 상기 제2 피트에서 상기 고저항 영역을 제외한 영역을 메우도록 형성된 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 고저항 영역은 언도프 질화물 반도체로 이루어진 것을 특징으로 하는 질화물 반도체 소자.
제1항에 있어서,

상기 고저항 영역은 SiC로 이루어진 것을 특징으로 하는 질화물 반도체 소자.
기판 상에 n형 질화물 반도체층을 형성하는 단계;

상기 n형 질화물 반도체층 상에 상기 n형 질화물 반도체층의 하면으로부터 상면으로 전파된 전위에 대응하는 위치에 형성된 제1 피트를 구비하는 중간층을 형성하는 단계;

상기 중간층 상에 활성층을 형성하는 단계;

상기 활성층에서 상기 제1 피트에 대응하는 위치에 해당하는 영역을 에칭하여 제2 피트를 형성하는 단계;

상기 활성층의 제2 피트를 적어도 일부 메우도록 고저항 영역을 형성하는 단계; 및

상기 활성층 상에 p형 질화물 반도체층을 형성하는 단계;

를 포함하는 질화물 반도체 소자 제조방법.
제11항에 있어서,

상기 제1 피트는 상기 중간층의 성장 과정에서 자발적으로 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
제12항에 있어서,

상기 중간층의 성장 온도는 750 ~ 900℃인 것을 특징으로 하는 질화물 반도체 소자 제조방법.
제11항에 있어서,

상기 활성층을 형성하는 단계는 상기 활성층에서 상기 제1 피트에 대응하는 위치에 홈이 형성되도록 실행되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
제11항에 있어서,

상기 활성층에서 상기 제1 피트에 대응하는 위치를 에칭하여 제2 피트를 형성하는 단계는 인-시튜(in-situ) 에칭에 의해 실행되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.
제15항에 있어서,

상기 인-시튜 에칭은 H₂, N₂ 및 NH₃로 구성된 그룹으로부터 선택된 하나의 가스를 포함하는 가스 분위기에서 실행되는 것을 특징으로 하는 질화물 반도체 소자 제조방법.