[go: up one dir, main page]

DE69534955T2 - Methode zur Herstellung von Gräben in einem Halbleiterbauelement - Google Patents

Methode zur Herstellung von Gräben in einem Halbleiterbauelement Download PDF

Info

Publication number
DE69534955T2
DE69534955T2 DE69534955T DE69534955T DE69534955T2 DE 69534955 T2 DE69534955 T2 DE 69534955T2 DE 69534955 T DE69534955 T DE 69534955T DE 69534955 T DE69534955 T DE 69534955T DE 69534955 T2 DE69534955 T2 DE 69534955T2
Authority
DE
Germany
Prior art keywords
trench
oxide film
substrate
opening portion
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69534955T
Other languages
English (en)
Other versions
DE69534955T8 (de
DE69534955D1 (de
Inventor
c/o Mitsubishi Denki K.K. Katsumi Itami-shi Nakamura
c/o Mitsubishi Denki K.K. Tadaharu Itami-shi Minato
c/o FUKURYO SEMICONDUCTOR Shuuichi Nishi-ku Fukuoka-shi Tominaga
c/o Mitsubishi Denki K.K. Katsuomi 8-chome Amagasaki-shi Shiozawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE69534955D1 publication Critical patent/DE69534955D1/de
Publication of DE69534955T2 publication Critical patent/DE69534955T2/de
Publication of DE69534955T8 publication Critical patent/DE69534955T8/de
Active legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/021—Manufacture or treatment of gated diodes, e.g. field-controlled diodes [FCD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode
    • H10D84/0105—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode the built-in components being field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thyristors (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Ausbilden eines Graben-MOS-Gate, das in einer Halbleitervorrichtung, insbesondere einer Leistungsvorrichtung angewendet wird. Die Erfindung betrifft ebenso ein Vorrichtungsisolationsverfahren.
  • Erster Stand der Technik und Probleme von diesem
  • Die 44 bis 51 zeigen Querschnittsansichten, deren herkömmliches Verfahren zum Ausbilden eines Graben-MOS-Gateabschnitts auf eine schrittweise Weise darstellen. Insbesondere zeigt 51 eine Querschnittsansicht, wenn ein Graben-MOS-Gateabschnitt 131 ausgebildet worden ist. Es wird auf 44 verwiesen. Ein dotierter Bereich 2 des P-Typs wird zu Beginn auf einer oberen Oberfläche eines Halbleitersubstrats 1 ausgebildet, das aus Si und dergleichen besteht. Ein stark dotierter Bereich 3 des N-Typs wird selektiv in einer oberen Oberfläche des dotierten Bereichs 2 des P-Typs ausgebildet. Ein Oxidfilm 21 wird auf einer Oberseite der derart erzielten Struktur ausgebildet. Dann wird ein Graben 4 ausgebildet, welches sich durch den Oxidfilm 21, den dotierten Bereich 2 des P-Typs und den stark dotierten Bereich 3 des N-Typs ausdehnt (44).
  • Ein Siliziumoxidfilm 7 wird in dem Graben 4 ausgebildet (45). Nachdem die Oxidfilme 7 und 21 entfernt worden sind (46), wird ein Siliziumoxidfilm als ein Gateoxidfilm 9 ausgebildet (47).
  • Ein Oxidfilm, welcher unmittelbar entfernt wird, nachdem er ausgebildet worden ist, wie zum Beispiel der Siliziumoxidfilm 7, wird hier im weiteren Verlauf als ein "Opferoxidfilm" bezeichnet. Zum Formen des Grabens und Entfernens von Defekten, einer Spannung und einer Verunreinigung in dem Graben wird der Opferoxidfilm ohne Verbleiben in einer Struktur geopfert, die später vervollständigt wird. Der Siliziumoxidfilm 7 einer Dicke von 100 bis 300 nm wird in einer Atmosphäre aus Sauerstoff bei einer Temperatur ausgebildet, die zum Beispiel von 950 bis 1100°C reicht.
  • Der Gateoxidfilm 9 wird im Allgemeinen durch eine thermische Oxidation in einer Atmosphäre aus Dampf bei einer Temperatur von nicht mehr als 1000°C ausgebildet. Dies ist so, da der Oxidfilm, der durch eine thermische Oxidation in einer Atmosphäre aus Dampf ausgebildet wird, im Allgemeinen weniger fehlerhaft als der Oxidfilm ist, der durch eine thermische Oxidation in einer Atmosphäre aus Sauerstoff ausgebildet wird, und da der Oxidfilm bei einer niedrigeren Temperatur weniger fehlerhaft ist. Eine Oxidation von Silizium unter diesen Bedingungen ist in "VSLI Technology", zweite Auflage, ed. S.M. Sze, 1988, ISBN 0-07-062735-5, Seiten 98 bis 140 offenbart.
  • Zum Beispiel ist polykristallines Silizium 10 mit einem niedrigen Widerstand in den Graben 4 gefüllt (48), um eine Gateelektrode 22 in dem Graben 4 auszubilden. Ein Siliziumoxidfilm 11 wird auf der Gateelektrode 22 ausgebildet (49). Ein CVD-Oxidfilm 12 wird auf einer Oberseite der Struktur ausgebildet, die durch die vorhergehenden Schritte vorgesehen ist (50) und dann durch Ätzen in dem Graben-MOS-Gateabschnitt 131 geformt (51).
  • Der Graben 4 weist, nachdem der Siliziumoxidfilm 7 einmal ausgebildet und entfernt worden ist, einen charakteristischen Aufbau auf, wie er in 46 gezeigt ist. Das heißt ein Öffnungsabschnitt und ein Boden des Grabens 4 weisen jeweils winklige Ausgestaltungen 5c und 6c auf.
  • Derartige Ausgestaltungen des Grabens 4 führen zu einer ungleichmäßigen Dicke des Gateoxidfilms 9, der in dem Graben 4 ausgebildet ist. Insbesondere wird der Gateoxidfilm 9 in Positionen, die eine Ausgestaltung 5d des Öffnungsabschnitts des Grabens 4 und eine Ausgestaltung 6d des Bodens des Grabens 4 wiedergeben, am ausgeprägtesten dünn.
  • Eine derartige verringerte Dicke des Gateoxidfilms 9 in dem Graben 4 insbesondere in dem Öffnungsabschnitt und Boden des Grabens 4 führt zu Gatedurchbruchspositions- und Durchbruchsspannungsausfällen. Weiterhin erhöht sich der Leckstrom des Gateoxidfilms 9.
  • Weiterhin verschlechtern die Winkelausgestaltungen 5c, 6c des Grabens 4 die Charakteristiken des Graben-MOS-Gateabschnitts 131. In dem Schritt eines Ausbil dens des Grabens 4 neigen Defekte dazu, um den Graben 4 aufzutreten. Diese Defekte verschlechtern die Charakteristiken von Kanälen, die ausgebildet werden, wenn ein vorbestimmtes Potential an der Gateelektrode 22 angelegt wird, und verringern eine Mobilität in einem MOS-Gatekanal, welches eine Grundcharakteristik einer Leistungsvorrichtung ist, die einen Graben-MOS-Gateabschnitt 31 aufweist, aufgrund von Defekten, einer Spannung und einer Verunreinigung benachbart zu einer MOS-Gategrenzfläche, was zu einem Anstieg einer Durchlassspannung führt.
  • Zweiter Stand der Technik und Probleme von diesem
  • Die 52 bis 60 zeigen Querschnittsansichten, die ein Verfahren zum Herstellen von lateralen IGBTs, die in einer SOI-(Silizium-auf-Isolator)-Struktur grabenisoliert sind, auf eine schrittweise Weise zeigen.
  • Es wird auf 52 verwiesen. Substrate 1e und 1d, die aus Silizium und dergleichen bestehen, werden mit einem sich dazwischen befindenden Siliziumoxidfilm 25 aneinander befestigt. P-Schichten 41 und N+-Schichten 42 werden selektiv in einem oberen Abschnitt des Halbleitersubstrats 1e ausgebildet. Ein Siliziumoxidfilm 43 wird über dem Halbleitersubstrat 1e ausgebildet.
  • Der Siliziumoxidfilm 43 wird derart selektiv entfernt, dass Teile der P-Schichten 41 und N+-Schichten 42 frei liegen (53), und ein Siliziumätzen wird unter Verwendung des bleibenden Siliziumoxidfilms 43 als eine Maske durchgeführt. Dies lässt zu, dass das Halbleitersubstrat 1e selektiv abwärts ausgebildet wird, um Gräben 44 auszubilden (54).
  • Danach werden Opferoxidfilme 45 einmal durch thermische Oxidation selektiv auf Innenwänden der Gräben 44 ausgebildet (55) und werden die Silizumoxidfilme geätzt. Dies lässt das Entfernen von Teilen des Siliziumoxidfilms 25, alles der Opferoxidfilme 45 und alles des Siliziumoxidfilms 43 zu und lässt ebenso zu, dass die Gräben 44 weiter abwärts zu dem Pegel ausgehöhlt werden, der niedriger als der Boden des Halbleitersubstrats 1e ist (56). Eine thermische Oxidation in einer Atmosphäre aus Dampf bei einer Temperatur von nicht mehr als 1000°C sieht die Isolationsoxidfilme 46 um das bleibende Halbleitersubstrat 1e vor (das die P-Schichten 41 und N+-Schichten 42 beinhaltet) (57).
  • Polykristallines Silizium wird über die Struktur in 57 abgeschieden, um die Gräben 44 mit dem polykristallinen Silizium 47 zu füllen (58). Das polykristalline Silizium 47 über dem Halbleitersubstrat 1e wird derart selektiv entfernt, dass das polykristalline Silizium 47 lediglich in den Gräben 44 bleibt. Das polykristalline Silizium 47 wird mit Feldoxidfilmen 48 bedeckt. Die Feldoxidfilme 48 werden ebenso auf der Oberfläche des Halbleitersubstrats 1e zwischen den P-Schichten 41 und den N+-Schichten 42 ausgebildet (59). Dann wird eine vorbestimmte dotierte Schicht ausgebildet und werden laterale IGBTs ausgebildet, welche voneinander durch Isolationsabschnitte 13a isoliert sind, die eine Grabenstruktur aufweisen (60).
  • Ein Aufbau der Isolationsabschnitte 13a auf diese Weise verursacht die Probleme der Dicke der Isolationsoxidfilme 46 ähnlich den Problemen des ersten Standes der Technik. Insbesondere ist, wie es in 57 gezeigt ist, das Halbleitersubstrat 1e (das die P-Schichten 41 in N+-Schichten 42 beinhaltet) in Öffnungsabschnitten 44a und Böden 44b der Gräben 44 aus einer Winkelausgestaltung. Die Isolationsoxidfilme 46 in diesen Abschnitten sind ausgeprägtet dünner als diejenigen in anderen Abschnitten. Die Isolationsoxidfilme 46 neigen dazu, insbesondere in den Böden 44b zu brechen. Dies verursacht das Problem einer verringerten Isolationsdurchbruchspannung durch die Isolationsabschnitte 13a.
  • Die EP-A-0 423 722 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches innerhalb der Definition des vorgekennzeichneten Abschnitts der anhängigen Ansprüche fällt.
  • Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Verbessern von Charakteristiken, insbesondere einer Durchbruchspannung, einer Leistungsvorrichtung, die einen Graben-MOS-Gateabschnitt aufweist, durch ein einfaches Verfahren zum Verbessern der Charakteristiken des Graben-MOS-Gateabschnitts zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Isolationsdurchbruchspannung in einer Grabenisolation zum Isolieren von Vorrichtungen voneinander in einer SOI-(Silizium-auf-Isolator)-Struktur zu erhöhen.
  • Diese Aufgabe wird durch den Gegenstand des Anspruchs 1 gelöst.
  • Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Gemäß dem Gegenstand des Anspruchs 1 werden ein Öffnungsabschnitt und ein Boden des Grabens durch das isotrope Trockenätzen abgerundet. Die Offenbarung "Silicon Processing for the VSLI", Band 1: "Press Technology", Stanley Wolf & Richard M.Tauber, Hattice Press, Kalifornien (USA),1986 offenbart Details eines Definierens von Silizium unter Verwendung eines O2/CF4-Gasgemischs mit O2/CF4-Verhältnissen von 1 und kleiner auf Seiten 539 bis 555.
  • Dies verbessert die Leckcharakteristik einer Steuerelektrode und verringert einen Kanalwiderstand.
  • Der vorbestimmte Abstand beträgt 100 bis 400 nm.
  • Der vorbestimmte Abstand, welcher nicht kleiner als 100 nm ist, bildet den winkligen Öffnungsabschnitt des Grabens nicht aus. Der vorbestimmte Abstand, welcher nicht mehr als 400 nm ist, verhindert, dass das isotrope Ätzen in dem Öffnungsabschnitt des Grabens mehr als notwendig in Richtung der Dicke des Substrats in der lateralen Richtung fortschreitet.
  • Dies schafft den gerundeten Öffnungsabschnitt des Grabens.
  • Das isotrope Trockenätzen wird unter Verwendung eines Gases auf O2/CF4-Gases und einem Verhältnis R = O2/CF4 des Gases durchgeführt, das 1 < R < 5 erfüllt.
  • Der Film auf Oxidbasis wird durch das isotrope Ätzen abgeschieden, um dadurch die Innenwand des Grabens zu glätten.
  • Vorzugsweise weist das Verfahren die Schritte auf: (f) Durchführen einer thermischen Oxidation, um einen Opferoxidfilm in dem Graben auszubilden; und (g) Beseitigen des Opferoxidfilms, wobei die Schritte (f) und (g) nach dem Schritt (c) und vor dem Schritt (d) durchgeführt werden.
  • Der Opferoxidfilm wird ausgebildet und dann beseitigt, was weiterhin den gerundeten Öffnungsabschnitt im Boden des Grabens vorsieht.
  • Dies verbessert die Leckcharakteristik in der Steuerelektrode und verringert den Kanalwiderstand.
  • Gemäß dem Gegenstand des Anspruchs 6 lässt das isotrope Trockenätzen zu, dass der Boden des Grabens gerundet wird.
  • Dies verbessert die Leckcharakteristik in dem Isolationsoxidfilm.
  • Vorzugsweise beträgt der vorbestimmte Abstand 100 bis 400 nm.
  • Der vorbestimmte Abstand, welcher nicht weniger als 100 nm ist, bildet nicht den winkligen Öffnungsabschnitt des Grabens aus. Der vorbestimmte Abstand, welcher nicht mehr als 400 nm beträgt, verhindert, dass das isotrope Ätzen in dem Öffnungsabschnitt des Grabens mehr als notwendig in Richtung der Dicke des Substrats und in der lateralen Richtung fortschreitet.
  • Dies schafft den gerundeten Boden des Grabens.
  • Das isotrope Trockenätzen wird unter Verwendung eines Gases auf O2/CF4-Basis und einem Verhältnis R = O2/CF4 des Gases durchgeführt, das 1 < R > 5 erfüllt.
  • Der Film auf Oxidbasis wird durch das isotrope Ätzen abgeschieden, um dadurch die Innenwand des Grabens zu glätten.
  • Vorzugsweise weist das Verfahren weiterhin die Schritte auf: (g) Durchführen einer thermischen Oxidation, um einen Opferoxidfilm in dem Graben auszubilden; und (h) Beseitigen des Opferoxidfilms, wobei die Schritte (g) und (h) nach dem Schritt (d) und vor dem Schritt (e) durchgeführt werden.
  • Der Opferoxidfilm wird ausgebildet und dann beseitigt, was weiterhin einen gerundeten Boden des Grabens vorsieht.
  • Dies verbessert die Leckcharakteristik in dem Isolationsoxidfilm.
  • In der Zeichnung zeigt:
  • 1 bis 4 und 5A und 5C Querschnittsansichten, die ein Herstellungsverfahren einer Struktur zum Verdeutlichen des Gegenstands der vorliegenden Erfindung auf einer schrittweise Weise zeigen;
  • 5 eine Draufsicht der Struktur, die in 5A gezeigt ist;
  • 5D und 5E Querschnittsansichten, die einen ersten Stand der Technik zeigen;
  • 6 einen Graph, der die Struktur zeigt, die in 5A gezeigt ist;
  • 7 bis 14 Querschnittsansichten, die ein erstes bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung auf eine schrittweise Weise zeigen;
  • 15 und 16 Querschnittsansichten, die das erste bevorzugte Ausführungsbeispiel zeigen;
  • 17 einen Graph, der das erste bevorzugte Ausführungsbeispiel zeigt;
  • 18 eine schematische Querschnittsansicht, die das erste bevorzugte Ausführungsbeispiel zeigt;
  • 19 einen Graph, der das erste bevorzugte Ausführungsbeispiel zeigt;
  • 20 eine Querschnittsansicht eines Vergleichsbeispiels;
  • 21 bis 23 Querschnittsansichten von Vorrichtungen, an welchen die ersten und zweiten bevorzugten Ausführungsbeispiele angewendet werden;
  • 24 bis 26 Draufsichten von Vorrichtungen, an welchen die ersten und zweiten Ausführungsbeispiele angewendet werden;
  • 29 bis 33 Querschnittsansichten von Vorrichtungen, an welchen die ersten und zweiten bevorzugten Ausführungsbeispiele angewendet werden;
  • 34 bis 42 Querschnittsansichten, die ein drittes bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung auf eine schrittweise Weise zeigen;
  • 43 eine Querschnittsansicht, die das Anwenden des dritten Ausführungsbeispiels zeigt;
  • 44 bis 51 Querschnittsansichten, den ersten Stand der Technik auf eine schrittweise Weise zeigen; und
  • 52 bis 60 Querschnittsansichten, die einen zweiten Stand der Technik auf eine schrittweise Weise zeigen.
  • Das Herstellungsverfahren, das nachstehend erläutert wird, ist ein Verfahren zum Herstellen eines Gateoxidfilms in einem Graben, welches von dem Verfahren im Stand der Technik verschieden ist, welches jedoch nicht Teil der vorliegenden Erfindung ist.
  • Die 1 bis 5 zeigen Querschnittsansichten, die ein Verfahren zum Ausbilden eines Graben-MOS-Gateabschnitts 132 zum Verdeutlichen des Gegenstands der vorliegenden Erfindung auf eine schrittweise Weise darstellen. Ein Oxidfilm 21 wird auf einem Substrat 1 ausgebildet, das aus Silizium besteht. Eine Öffnung wird selektiv in dem Oxidfilm 21 ausgebildet und ein anisotropes Siliziumätzen wird unter Verwendung des Oxidfilms 21 als eine Maske durchgeführt, um einen Graben 4 aus zubilden, der sich in einer Richtung der Dicke des Substrats 1 ausdehnt (1). Zu dieser Zeit werden ein Öffnungsabschnitt und ein Boden des Grabens 4 zu winkligen Ausgestaltungen 5 und 6. Dann wird ein Opferoxidfilm 7 einer Dicke von ungefähr 100 bis 300 nm in einer Sauerstoffatmosphäre bei einer Temperatur, die zum Beispiel von 950 bis 1100°C reicht, ausgebildet (2) und dann beseitigt ((3). Diese Verfahrensschritte sind ähnlich zu denjenigen in dem ersten Stand der Technik, der in den 44 bis 51 gezeigt ist.
  • Gemäß diesem Verfahren sieht eine thermische Oxidation in einer Sauerstoffatmosphäre bei nicht weniger als 1000°C (zum Beispiel 1215°C) einen Gateoxidfilm 9 vor (4). Ein Oxidfilm, der durch die thermische Oxidation in einer Atmosphäre aus Sauerstoff ausgebildet wird, ist beim Runden des Öffnungsabschnitts 5e des Grabens 4 wirkungsvoller als ein Oxidfilm, der durch eine thermische Oxidation in einer Dampfatmosphäre ausgebildet wird, wenn er auf einer Innenwand des Grabens ausgebildet wird, nachdem ein Opferoxidfilm ausgebildet und dann beseitigt worden ist.
  • Nachfolgende Verfahrensschritte dieses Verfahrens sind ähnlich zu denjenigen des ersten Standes der Technik. Insbesondere wird der Graben-MOS-Gateabschnitt 132 ausgebildet (5a). 5a zeigt eine Querschnittsansicht, die entlang der Linie A-A von 5B genommen ist. 5B zeigt eine Draufsicht, die die Nähe des Graben-MOS-Gateabschnitts 132 darstellt. 5C zeigt eine Querschnittsansicht, die entlang der Linie B-B in 5B genommen ist. In dem ersten Stand der Technik ist zum Beispiel die Draufsicht der Nähe des Graben-MOS-Gateabschnitts 131 ebenso in 5B gezeigt, aber die Schnitte von diesem, die entlang den Linien A-A und B-B genommen werden, sind in den 5D bis 5E gezeigt.
  • 6 zeigt einen Graph, der die Beziehung (Leckcharakteristik) zwischen einer anliegenden Spannung Vg und einen Leckstrom Ig zeigt, wenn eine einfache Kapazitätsstruktur, die keine diffundierte Schicht beinhaltet, benachbart des Grabens ausgebildet ist. Die Kurve G131 stellt die Charakteristik des Graben-MOS-Gateabschnitts 131 des ersten Standes der Technik dar, der in den 5D und 5E gezeigt ist, wobei der Graben den winkligen Öffnungsabschnitt an dem Boden aufweist, und die Kurve G132 stellt die Charakteristik des Graben-MOS-Gateabschnitts 132 dar, der in den 5A und 5C gezeigt ist.
  • Die Spannung Vg wird zwischen dem Substrat 1 und einer Gateelektrode 22 angelegt. Der Graben-MOS-Gateabschnitt 131 von 51 wird gemessen, wenn der dotierte Bereich 2 des P-Typs und der stark dotierte Bereich 3 des N-Typs auf dem Substrat 1 ausgebildet werden. Die Gateoxidfilme der Graben-MOS-Gateabschnitte 131, 132 sind derart aufgebaut, dass sie eine Dicke von ungefähr 750 Angström aufweisen.
  • Die Leckcharakterstik des Graben-MOS-Gateabschnitts 131 verschlechtert sich abrupt, wenn die anliegende Spannung Vg im Wesentlichen 30V überschreitet. Es versteht sich, dass die Isolationsdurchbruchspannung für den Graben-MOS-Gateabschnitt 131 ungefähr 55 V ist.
  • Andererseits verschlechtert sich die Leckcharakteristik des Graben-MOS-Gateabschnitts 132 nicht wesentlich, wenn die anliegende Spannung 40 V überschreitet und die Isolationsdurchbruchspannung für den Graben-MOS-Gateabschnitt 132 mehr als 60 V beträgt.
  • Die Gründe, warum die Ausgestaltung des Grabens 4 durch Ändern der Bedingungen, unter welcher der Gateoxidfilm 9 ausgebildet wird, von den herkömmlichen Bedingungen verbessert wird, sind nicht ersichtlich. Jedoch lässt die verbesserte Ausgestaltung des Grabens 4 zu, dass der Graben-MOS-Gateabschnitt 132 die verbesserte Leckcharakteristik und die verbesserte Isolationsdurchbruchspannung bezüglich des Graben-MOS-Gateabschnitts 131 des ersten Standes der Technik aufweist.
  • Ein erstes Herstellungsverfahren ist ein Verfahren zum Glätten der Grabenausgestaltung durch isotropes Plasmaätzen.
  • Erstes bevorzugtes Ausführungsbeispiel
  • Die 7 bis 14 zeigen Querschnittsansichten, die ein Verfahren zum Ausbilden eines Graben-MOS-Gateabschnitts 133 gemäß dem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auf eine schrittweise Weise darstel len. Die Struktur, die in 7 gezeigt ist, wird auf die gleiche Weise wie die Struktur ausgebildet, die in 1 gezeigt ist. Wie es zuvor beschrieben worden ist, sind der Öffnungsabschnitt und Boden des Grabens 4 aus winkligen Ausgestaltungen 5 bzw. 6.
  • Der Oxidfilm 21 wird in einem Abschnitt benachbart der Öffnung des Grabens 4 derart beseitigt, dass der Oxidfilm 21 einen Abstand x von dem Graben 4 zurückliegt (7). Das isotrope Plasmaätzen wird auf Silizium unter Verwendung eines Gases auf O2/CF4-Basis durchgeführt. Das Ergebnis ist ein abgefasster Öffnungsabschnitt des Grabens 4 und eine gerundete Bodenausgestaltung 6e von diesem, die keine winkligen Abschnitte aufweist. Zu diesem Zeitpunkt wird ein Film 91 auf Oxidbasis benachbart dem Boden des Grabens 4 erzeugt, wie es später im Detail beschrieben wird (8).
  • Nachdem der Film 91 und der Oxidfilm 21 beseitigt worden sind, wird der Opferoxidfilm 7 einmal ausgebildet (9) und dann beseitigt, um dadurch eine glattere Ausgestaltung 5f des Öffnungsabschnitts des Grabens 4 vorzusehen (10). Wenn der Öffnungsabschnitt des Grabens 4 auf einem vergrößerten Maßstab gezeigt wird, weist die Ausgestaltung 5f manchmal einen linearen Abschnitt U auf. In diesem Fall bilden der lineare Abschnitt U und die obere Oberfläche des Substrats 1 einen Winkel θ, welcher innerhalb des Bereichs von 30 bis 60 Grad fällt. Wenn die Ausgestaltung 5f den linearen Abschnitt U nicht aufweist, bilden eine Tangentenlinie, die von einem Abschnitt der Ausgestaltung 5f, welche den kleinsten Kurvenradius aufweist, und der oberen Oberfläche des Substrats 1 gezogen ist, einen Winkel θ aus, welcher innerhalb des Bereichs von 30 bis 60 Grad fällt.
  • Dann wird der Gateoxidfilm 9 durch eine thermische Oxidation in einer Dampfatmosphäre bei einer Temperatur von nicht mehr als 1000°C (zum Beispiel 950°C) ausgebildet (11). In der Struktur, die den 1 bis 5 gezeigt ist, wird die thermische Oxidation in der Sauerstoffatmosphäre bei der Temperatur von nicht weniger als 1000°C zum Zwecke eines Ausbildens des Gateoxidfilms 9 durchgeführt. Jedoch sieht nach dem isotropen Plasmaätzen die thermische Oxidation in der Dampfatmosphäre bei der Temperatur von nicht mehr als 1000°C bessere Charakteristiken vor. Der Grund dafür ist zu der derzeitigen Zeit nicht ersichtlich.
  • Dann wird der Graben 4 mit einem polykristallinem Silizium mit einem niedrigen Widerstand gefüllt und die Gateelektrode 22 wird ausgebildet. Ein Siliziumoxidfilm 11 wird auf der Gateelektrode ausgebildet und ein Oxidfilm 12 wird über die obere Oberfläche durch zum Beispiel das CVD-Verfahren abgeschieden. Weiterhin werden der Gateoxidfilm 9 und der Oxidfilm 12 durch Ätzen selektiv belassen, um den Graben-MOS-Gateabschnitt 133 auszubilden (12). Die Gatelektrode 22 kann sich zu einem höheren Pegel als die obere Oberfläche des Substrats 1 ausdehnen, wie es in den 13 und 14 gezeigt ist.
  • Für das Ausbilden der Gateelektrode 22 können Metallfilme (W, Mo, Al, Ti) und Metallverbindungen (WSi, MoSi2, AlSi, TiSi) für das polykristalline Silizium mit einem niedrigen Widerstand ersetzt werden.
  • Die Leckcharakteristik des Graben-MOS-Gateabschnitts 133, der auf diese Weise ausgebildet ist, ist als die Kurve G133 von 6 dargestellt. Die Leckcharakteristik des Graben-MOS-Gateabschnitts 133 ist ungefähr eine Größenordnung einer Amplitude, die kleiner als die des Graben-MOS-Gateabschnitts 132 der Struktur ist, die in den 1 bis 5 gezeigt ist, wenn die anliegende Spannung Vg niedrig (nicht mehr als 40 V) ist, aber ist größer, wenn die anliegende Spannung Vg hoch (nicht weniger als 50 V) ist. Das heißt in der Vorrichtung, die eine Hauptdurchbruchsspannung aufweist, welche kleiner als die Isolationsdurchbruchsspannung des Gateoxidfilms ist, ist der Graben-MOS-Gateabschnitt 132 geeigneter, als der Graben-MOS-Gateabschnitt 133. Umgekehrt ist in einer Vorrichtung, die eine Hauptdurchbruchsspannung aufweist, die mehr als die Isolationsdurchbruchsspannung des Gateoxidfilms ist, der Graben-MOS-Gateabschnitt 133 geeigneter als der Graben-MOS-Gateabschnitt 132.
  • In dem ersten bevorzugten Ausführungsbeispiel ist, wenn eine thermische Oxidation in einer Sauerstoffatmosphäre bei einer Temperatur von nicht weniger als 1000°C für das Ausbilden des Gateoxidfilms 9 durchgeführt wird, die Leckcharakteristik des sich ergebenden Graben-MOS-Gateabschnitts im Wesentlichen gleich oder kleiner als die des Graben-MOS-Gateabschnitts 132, wenn die anliegende Spannung Vg hoch (nicht weniger als 50 V) ist.
  • Der Abstand x, der durch den Oxidfilm 21 von dem Öffnungsabschnitt des Grabens 4 zurückliegt, ist vorzugsweise nicht weniger als 100 nm und nicht mehr als 400 nm. Die 15 und 16 zeigen Querschnittsansichten einer vergrößerten Maßstabs, der den Öffnungsabschnitt des Grabens 4 nach dem isotropen Plasmaätzen zeigt, wenn der Abstand x weniger als 100 nm ist, bzw. wenn der Abstand x größer als 400 nm ist. Die gestrichelten Linien in den 15 und 16 stellen die Ausgestaltung des Substrats 1 vor dem isotropen Plasmaätzen dar.
  • Wenn der Abstand x kleiner als 100 nm ist, weist der Öffnungsabschnitt des Grabens 4 eine winklige Kante 51 auf. Wenn der Abstand x größer als 400 nm ist, schreitet das Ätzen in der Richtung der Dicke des Substrats 1 fort und gibt der Öffnungsabschnitt des Grabens 4 direkt die Ausgestaltung des Oxidfilms 1 wieder und ist nicht abgefasst. Deshalb reicht der Abstand x vorzugsweise von 100 nm bis 400 nm.
  • Das Verhältnis R = O2/CF4 des Gases, das für das isotrope Plasmaätzen verwendet wird, erfüllt 1 < R < 5.
  • 17 zeigt einen Graph, der darstellt, wie ein Siliziumätzverhältnis und ein Abscheidungsverhältnis des Films auf Oxidbasis sich ändern, wenn sich das Verhältnis R des Gases ändert. Der Graph zeigt, dass sich, wenn sich das Verhältnis R des Gase erhöht, die Ätzrate verringert und die Abscheidungsrate des Films erhöht.
  • Wenn das Verhältnis R nicht mehr als 1 ist, beträgt die Ätzrate 50 nm/min und wird im Wesentlichen kein Film abgeschieden. Dies bewirkt nicht, dass die Ätzoberfläche geglättet wird, sondern führt zu einer rauhen Oberfläche. Wenn R > 1 ist, ist die Ätzoberfläche geglättet. 18 zeigt eine schematische Querschnittsansicht einer geätzten Oberfläche des Siliziums (zum Beispiel des Substrats 1) vergrößert, wenn R größer als 1 ist. Die gestrichelten Linien in 18 stellen die Ausgestaltung des Siliziums vor dem Ätzen dar. Die Abscheidung eines Films 92 auf Oxidbasis lässt zu, dass die Vertiefungen gefüllt werden, und das Ätzen beseitigt Vorsprünge. Als ein Ergebnis wird die Ausgestaltung der geätzten Oberfläche als geglättet erachtet.
  • Wenn das Verhältnis R nicht weniger als 5 ist, ist die Siliziumätzrate im Allge meinen gleich der Abscheidungsrate des Films auf Oxidbasis. Daher beträgt die wesentliche Ätzrate nicht mehr als 15 nm/min und es dauert mehrere 10 Minuten für ein Ätzen von 200 bis 300 nm, das notwendig ist, um den Öffnungsabschnitt des Grabens 4 abzufassen. Dies verringert bedeutsam die Produktivität und macht es schwierig, die Probentemperaturen während eines Ätzens zu steuern, was nicht praktikabel ist. Aus diesen Gründen beträgt das Verhältnis R vorzugsweise weniger als 5.
  • Auf diese Weise lässt die Filmabscheidung gleichzeitig zu dem Siliziumätzen zu, dass die Innenwand des Grabens 4 geglättet wird, und wird die Durchbruchsspannung des Graben-MOS-Gateabschnitts 133 als sich erhöhend erachtet.
  • 19 zeigt einen Graph, der darstellt, wie die Durchbruchsspannung des Graben-MOS-Gateabschnitts 133 sich mit einer Änderung des Verhältnisses R des Gases ändert. Die Durchbruchsspannung wird tatsächlich gemessen, wenn R nicht mehr als 3 ist, aber nicht gemessen, wenn R mehr als 3 ist. Der obere Zweig L1 des Graphs stellt eine Durchbruchsspannung dar, die von der Abscheidungsrate des Films auf Oxidbasis erwartet wird, und der untere Zweig L2 zeigt eine Durchbruchsspannung, die von der Ätzrate erwartet wird. Daher wird erwartet, dass eine Durchbruchsspannung in einem Bereich zwischen den Zweigen L1 und L2 praktisch erzielt wird.
  • Zweites bevorzugtes Ausführungsbeispiel
  • Charakteristiken, die gegenüber denjenigen des Graben-MOS-Gateabschnitts 131 des ersten Standes der Technik verbessert sind, werden vorgesehen, wenn der Verfahrensschritt eines Ausbildens und Beseitigen des Opferoxidfilms 7 in dem ersten bevorzugten Ausführungsbeispiel weggelassen wird. Eine Leckcharakteristik eines Graben-MOS-Gateabschnitts 134, der in diesem Fall ausgebildet wird, ist durch die Kurve G134 in 6 dargestellt.
  • Die Leckcharakteristik des Graben-MOS-Gateabschnitts 134 ist kleiner als die des Graben-MOS-Gateabschnitts 133, während der Graben-MOS-Gateabschnitt 134 einen niedrigeren Leckstrom und eine höhere Durchbruchsspannung als der Graben-MOS-Gateabschnitt 131 vorsieht. Dies wird als sich aus der Tatsache ergebend er achtet, dass die Ausgestaltung des Öffnungsabschnitts des Grabens durch den Schritt eines Ausbildens und Beseitigen des Opferoxidfilms weiter gerundet wird.
  • Bei dem Anwenden der vorliegenden Erfindung an einer Vorrichtung, die einen großen Strom von mehreren 10 Ampere oder mehr handhabt, erfordert ein großer Verschiebungsstrom, der an dem Gate während der Einschalt- und Ausschaltvorgänge erzeugt wird, die Erhöhung der Gatedurchbruchsspannung, und ist das Anwenden des ersten bevorzugten Ausführungsbeispiels bevorzugt.
  • Jedoch gibt es, wenn der Leckstrom Ig kleiner als ungefähr 10-8 A ist, eine kleine Differenz der Leckcharakteristik zwischen den Graben-MOS-Gateabschnitten 133 und 134. Daher ist der Graben-MOS-Gateabschnitt 134, der weniger Verfahrensschritte erfordert, bezüglich Kosten hinsichtlich eines tatsächlichen Leistungsvermögens vorteilhafter als der Graben-MOS-Gateabschnitt 133. Die ersten und zweiten bevorzugten Ausführungsbeispiele können abhängig von den Zwecken von Vorrichtungen, die anzuwenden sind, verwendet und angewendet werden.
  • Vergleichsbeispiel
  • In 6 ist ebenso eine Kurve G135 gezeichnet, die die Leckcharakteristik einer MOS-Gatestruktur 135 des Typs parallel zu der Oberfläche des Substrats 1 zum Zwecke eines Vergleichs darstellt. 20 zeigt eine Querschnittsansicht, die die MOS-Gatestruktur 135 darstellt. Der Gateoxidfilm 9, der von dem Isolationsoxidfilm F umgeben ist, wird auf dem Substrat 1 ausgebildet und die Gateelektrode 22 wird auf dem Gateoxidfilm 9 ausgebildet. Die Gateelektrode 22 wird mit dem Siliziumoxidfilm 11 bedeckt. Der Gateoxidfilm 9 wird durch eine thermische Oxidation in einer Dampfatmosphäre bei einer Temperatur von nicht mehr als 1000°C ähnlich dem ersten bevorzugten Ausführungsbeispiel ausgebildet. Die Spannung Vg wird zwischen dem Substrat 1 und der Gateelektrode 22 angelegt.
  • Es ist aus 6 ersichtlich, dass die Graben-MOS-Gateabschnitte 132, 133, 134 erwünschte Charakteristiken vorsehen, welche um einiges schlechter, aber nahe zu den Charakteristiken der MOS-Gatestruktur 135 sind.
  • Anwendungen an einer Leistungsvorrichtung
  • Die Graben-MOS-Gateabschnitte 133, 134 der ersten und zweiten bevorzugten Ausführungsbeispiele können an verschiedenen vertikalen Leistungsvorrichtungen angewendet werden.
  • 21 zeigt eine Querschnittsansicht eines Grabengate-MOSFET 100. Ein dotierter Bereich des P-Typs ist auf dem Halbleitersubstrat des N-Typs ausgebildet und ein stark dotierter Bereich 3 des N-Typs wird selektiv in einer inneren Oberfläche des dotierten Bereichs 2 des P-Typs ausgebildet. Ein Graben dehnt sich durch den dotierten Bereich 2 des P-Typs und den stark dotierten Bereich des N-Typs in das Halbleitersubstrat 1 des N-Typs aus, um einen Graben-MOS-Gateabschnitt 13 auszubilden. Sourceelektroden 14a sind auf dem dotierten Bereich 2 des P-Typs ausgebildet und in Kontakt zu dem stark dotierten Bereich 3 des N-Typs. Eine Drainelektrode 14c ist in Kontakt zu dem Halbleitersubstrat 1 des N-Typs ausgebildet. Die vorliegende Erfindung kann an diesem Graben-MOS-Gateabschnitt angewendet werden, um die Leckcharakteristiken zu verbessern.
  • 22 zeigt eine Querschnittansicht eines anderen Grabengate-MOSFET 200. Verglichen mit dem Grabengate-MOSFET weist der Grabengate-MOSFET 200 eine N+-Schicht 1b zwischen der Drainelektrode 14c und dem Halbleitersubstrat 1 des N-Typs auf. Die vorliegende Erfindung kann ebenso an einer derartigen Vorrichtung angewendet werden.
  • Die Grabengate-MOSFETs stellen dahingehend eine Verbesserung gegenüber den herkömmlichen MOSFETs dar, dass ein höherer Integrationsgrad einen Durchlasswiderstand verringert. Das Anwenden des Graben-MOS-Gateabschnitts-Ausbildungsverfahrens der vorliegenden Erfindung an derartigen Leistungsvorrichtungen weist den Effekt eines Verbesserns der Gatedurchbruchsspannung auf Grund einer unterdrückten Konzentration eines elektrischen Felds benachbart zu der Gateelektrode 22 auf.
  • 23 zeigt eine Querschnittsansicht eines Grabengate-IGBT (Isolierschichtbipolartransistors) 300. Der Grabengate-IGBT 300 weist eine P+-Schicht 1c auf, die auf einer unteren Oberfläche (einer Oberfläche, auf welcher das Halbleitersubstrat 1 des N-Typs nicht ausgebildet ist) der N+-Schicht 1b des Grabengate-MOSFET 200 ausgebildet ist. Eine Kollektorelektrode 14b ist in Kontakt zu der P+-Schicht 1c ausgebildet. Die Sourceelektroden 14a für den Grabengate-MOSFET 200 wirken als eine Emitterelektrode für den Grabengate-IGBT 300. Ein Kanalbereich 15 ist in dem dotierten Bereich 2 des P-Typs um den Gateoxidfilm 9 durch das Anlegen eines vorbestimmten Potentials an die Gateelektrode 22 ausgebildet.
  • Die 24 bis 27 zeigen Draufsichten, die die oberen Strukturen der Grabengate-IGBTs und Grabengate-MOSFETs darstellen. Die Grabengate-MOSFETs 100, 200 und die Grabengate-IGBT 300 können aufgebaut sein, wie es in den Draufsichten in den 24 bis 27 gezeigt ist. Jedoch weisen die oberen Strukturen, die in den 26 und 27 gezeigt sind, einige Unterschiede im Querschnitt von den Strukturen auf, die in den 23 und 22 gezeigt sind.
  • 28 stellt einen Teil von 26 dar. 29 und 30 zeigen Querschnittsansichten, die entlang den Linien A-A und B-B von 28 genommen sind. Die 29 und 30 unterscheiden sich im Aufbau von 22.
  • 31 zeigt eine Querschnittsansicht eines lateralen Grabengate-MOSFET 400, der einen Graben-MOS-Gateabschnitt 13 aufweist. Der laterale Grabengate-MOSFET 400 ist darin von dem Grabengate-MOSFET 200 von 22 verschieden, dass die N+-Schicht 1b und die Drainelektrode 14c nicht ausgebildet sind, und das eine der Elektroden 14a als eine Sourcelektrode und die andere als eine Drainelektrode dient.
  • Der laterale Grabengate-MOSFET, welcher durch Anwenden der Grabengatestruktur eines lateralen MOSFET vorgesehen wird, weist den Kanal 15 auf, der länger als der des herkömmlichen lateralen MOSFET ist, um einen Kurzkanaleffekt auf Grund einer Abmessungsverringerung zu verhindern. 32 zeigt eine Querschnittsansicht eines Graben-MCT (MOS-gesteuerten Thyristors) 500.
  • Das Herstellungsverfahren der ersten und zweiten bevorzugten Ausführungsbeispiele kann an dem Graben-MOS-Gateabschnitten dieser Vorrichtungen ange wendet werden. Da die Beschädigungen an und eine Verunreinigung auf der Innenwand des Grabens 4, welche von einem anisotropen Ätzen erzeugt werden, beseitigt werden, wird die Trägerbeweglichkeit in dem Kanal verbessert. Dies verringert den Kanalwiderstand in dem Durchlasswiderstand, um den Durchlasswiderstand der gesamten Vorrichtung zu verringern.
  • 33 zeigt eine Querschnittsansicht einer Graben-Diode 600. In einer derartigen Struktur wird ein positives Potential nicht an die Gatelektrode 22 in dem Durchlasszustand, sondern ein negatives Potential in dem Sperrzustand daran angelegt. Die Verwendung des Graben-MOS-Gateabschnitts 13, der durch das Herstellungsverfahren der ersten und zweiten bevorzugten Ausführungsbeispiele ausgebildet wird, vermeidet die Konzentration eines elektrischen Felds.
  • Ein zweites Herstellungsverfahren ist ein Verfahren für eine Grabenisolation in der SOI-Struktur.
  • Drittes bevorzugtes Ausführungsbeispiel
  • Die 34 bis 42 zeigen Querschnittsansichten, die ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auf eine schrittweise Weise darstellen.
  • Die Struktur von 54 wird anfänglich auf die gleiche Weise wie der zweite Stand der Technik erzielt. Ein isotropes Ätzen wird auf den Siliziumoxidfilmen durchgeführt, um die Siliziumoxidfilme 43, die als eine Grabenätzmaske dienen, lateral zu ätzen und zurückzulegen, und um Vertiefungen 61 in dem Silizium 25 unter den Gräben 44 auszubilden. Die Ecken des Substrats 1 werden um einen Abstand x in den Vertiefungen 61 freigelegt. (34).
  • Das isotrope Siliziumätzen wird durchgeführt, um die Ecken des Substrats 1e abzurunden, die in den Vertiefungen 61 freiliegen, und Böden 44e der Gräben 44 abzufassen. Die Filme auf Oxidbasis, die durch das isotrope Siliziumätzen abgeschieden werden, werden beseitigt (35). Ähnlich dem ersten bevorzugten Ausführungsbeispiel beträgt der Abstand x vorzugsweise 100 bis 400 nm. Das Ätzgas ist ein Gas auf O2/CF4 Basis und das Verhältnis R erfüllt 1 < R < 5.
  • Dann werden die Opferoxidfilme 45 einmal auf den Innenwänden der Gräben 44 durch thermische Oxidation ausgebildet (36) und werden die Siliziumoxidfilme geätzt. Dies lässt das Beseitigen von einem der Opferoxidfilme 45 und des Siliziumoxidfilms 43 zu und lässt ebenso zu, dass Böden 44f der Gräben 44 weiter gerundet werden (37). Eine thermische Oxidation in einer Dampfatmosphäre bei einer Temperatur von nicht mehr als 1000°C sieht die Isolationsoxidfilme 46 um das bleibende Halbleitersubstrat 1e (das die P-Schichten 41 und N+-Schichten 42 beinhaltet) vor (38).
  • Das polykristalline Silizium 47 wird über die Struktur von 38 abgeschieden, um die Gräben 44 (die die Vertiefungen 61 beinhalten) mit dem polykristallinen Silizium 47 zu füllen (39). Das polykristalline Silizium 47 über dem Halbleitersubstrat 1e wird derart selektiv beseitigt, dass das polykristalline Silizium 47 lediglich in den Gräben 44 bleibt (40). Das polykristalline Silizium 47 wird mit den Feldoxidfilmen 48 bedeckt. Die Feldoxidfilme 48 werden ebenso auf der Oberfläche des Halbleitersubstrats 1e zwischen den P-Schichten 41 und den N+-Schichten 42 ausgebildet (41). Dann wird eine vorbestimmte dotierte Schicht ausgebildet und werden die lateralen IGBTs ausgebildet, welche durch Isolationsabschnitte 13c, die eine Grabenstruktur aufweisen, voneinander isoliert sind (42).
  • In den Isolationsabschnitten 13c, die auf diese Weise ausgebildet werden, sind die Isolationsoxidfilme 46 nicht lokal dünn. Dies löst das Problem des Verringerns der Isolationsdurchbruchsspannung.
  • Wenn die Siliziumoxidfilme in 34 geätzt werden, liegt der Siliziumoxidfilm 43 einen Abstand y von dem Öffnungsabschnitt der Gräben 44 zurück. Wenn der Siliziumoxidfilm 43 bezüglich des Abstands x (in 34 dargestellt) ist, muss der Siliziumoxidfilm 43 nicht mit einem Harz bedeckt werden. Als ein Ergebnis werden, da der Abstand y im Allgemeinen gleich dem Abstand x ist, wenn die P-Schichten 41 und N+-Schichten 42 freigelegt werden, der Abstand y um die Gräben 44, Öffnungsabschnitte 44d der Gräben 44 durch das isotrope Siliziumätzen ebenso gerundet. Dies ist ein sekundärer bevorzugter Effekt der vorliegenden Erfindung. Jedoch werden die Öff nungsabschnitte 44d nachfolgend mit den Feldoxidfilmen 48 bedeckt und wird der Effekt der vorliegenden Erfindung nicht verhindert.
  • Es wird verhindert, dass die Isolationsoxidfilme 46 verglichen mit dem zweiten Stand der Technik lokal dünn werden, da die Böden 44e der Gräben 44 abgefasst werden, wenn die Verfahrensschritte eines Ausbildens und Beseitigens der Opferoxidfilme in dem zweiten bevorzugten Ausführungsbeispiel weggelassen werden.
  • Weiteres Beispiel einer Vorrichtungsisolation
  • Die Isolationsabschnitte werden zum Isolieren der lateralen IGBTs von einander in dem dritten bevorzugten Ausführungsbeispiel verwendet. Jedoch kann das dritte bevorzugte Ausführungsbeispiel an einer Isolation von zu einander unterschiedlichen Vorrichtungen angewendet werden.
  • 43 zeigt eine Querschnittsansicht einer lateralen Diode, eines lateralen IGBTs und eines MOSFET, die voneinander isoliert sind, und stellt das Anwenden des dritten bevorzugten Ausführungsbeispiels dar. Das Substrat 1e ist in den Böden der Isolationsabschnitte gerundet. In diesen Abschnitten ist der Siliziumoxidfilm nicht lokal dünn.

Claims (6)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte aufweist: a) anisotropes Ätzen eines Substrats (1; 1d), das aus einem Siliziumhalbleitermaterial besteht, um einen Graben (4; 44) auszubilden, der einen ersten Öffnungsabschnitt aufweist, wobei sich der Graben (4; 44) in einer Richtung der Dicke des Substrats (1; 1d) ausdehnt; b) Vorsehen einer Maske, die einen zweiten Öffnungsabschnitt aufweist, dessen Seiten nicht zu den Seiten des ersten Öffnungsabschnitts ausgerichtet sind, auf dem Substrat (1; 1d), wobei der zweite Öffnungsabschnitt der Maske (21) derart größer als der erste Öffnungsabschnitt ist, dass es einen vorbestimmten Abstand zwischen den Seiten des ersten Öffnungsabschnitts und den Seiten des zweiten Öffnungsabschnitts gibt; c) Durchführen eines isotropen Trockenätzens auf dem Substrat (1; 1d) unter Verwendung der Maske (21); d) Oxidieren der freiliegenden Wände des Grabens (4; 44) nach dem Schritt c); und e) Füllen des Grabens (4; 44), um eine Steuerelektrode (22), die dem Substrat (1; 1d) über einen durch den Schritt d) ausgebildeten ersten Isolationsfilm (9) gegenüberlegt, der einen Teil der Steuerelektrode (22) aufweist; dadurch gekennzeichnet, dass i) das isotrope Trockenätzen des Schritts c) mit einem Gas auf O2/CF4-Basis durchgeführt wird, wobei ein Verhältnis R = O2/CF4 des Gases die Bedingung 1 < R < 5 erfüllt; und ii) die Oxidation in dem Schritt d) in einer Dampfatmosphäre bei einer Temperatur von nicht mehr als 1000°C durchgeführt wird.
  2. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 dadurch gekennzeichnet, dass: eine Siliziumhalbleiterschicht (1e) auf dem Substrat (1d) vorgesehen ist, die einen zweiten Isolationsfilm (25) mindestens an ihrer Oberfläche aufweist; Schritt a) derart durchgeführt wird, dass die Halbleiterschicht (1e) derart anisotrop geätzt wird, dass sich der Graben (44) in eine Richtung der Dicke der Halbleiterschicht (1e) zu dem Isolationsfilm (25) ausdehnt; Schritt b) den Schritt eines Beseitigens eines vorbestimmten Abstands eines Teils des Isolationsfilms (25) auf dem Substrat (1d) aufweist, welcher unter dem Graben liegt, um eine Vertiefung (61) in dem zweiten Isolationsfilm (1e) auszubilden, die einen derartigen Durchmesser aufweist, der größer als der Durchmesser des Grabens ist, dass Ecken der Halbleiterschicht (1e) mit dem vorbestimmten Abstand in der Vertiefung (61) freiliegen; Schritt c) derart durchgeführt wird, dass das isotrope Trockenätzen auf der Halbleiterschicht (e) durchgeführt wird; und Schritt e) den Schritt eines Füllens des Grabens mit einem einbettenden Material (47) aufweist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein anisotropes Ätzen eines Oxidfilms in dem Schritt b) verwendet wird, wobei der Oxidfilm der zweite Isolationsfilm (25) ist.
  4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass der vorbestimmte Abstand 100 bis 400 nm ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass es weiterhin die folgenden Schritt aufweist: f) Durchführen einer thermischen Oxidation, um einen Opferoxidfilm (7; 45) in dem Graben (4; 44) auszubilden; und g) Beseitigen des Opferoxidfilms (7; 45), wobei die Schritte f) und g) nach dem Schritt c) und vor dem Schritt d) durchgeführt werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die thermische Oxidation in dem Schritt f) in einer Sauerstoffatmosphäre bei einer Temperatur von 930 bis 1100°C durchgeführt wird.
DE69534955T 1994-02-04 1995-02-06 Methode zur Herstellung von Gräben in einem Halbleiterbauelement Active DE69534955T8 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1255994 1994-02-04
JP1255994 1994-02-04
JP134795 1995-01-09
JP00134795A JP3396553B2 (ja) 1994-02-04 1995-01-09 半導体装置の製造方法及び半導体装置

Publications (3)

Publication Number Publication Date
DE69534955D1 DE69534955D1 (de) 2006-06-01
DE69534955T2 true DE69534955T2 (de) 2007-04-12
DE69534955T8 DE69534955T8 (de) 2007-09-13

Family

ID=26334557

Family Applications (3)

Application Number Title Priority Date Filing Date
DE69534955T Active DE69534955T8 (de) 1994-02-04 1995-02-06 Methode zur Herstellung von Gräben in einem Halbleiterbauelement
DE69535936T Expired - Lifetime DE69535936D1 (de) 1994-02-04 1995-02-06 Verfahren zum Herstellen einer Halbleitervorrichtung mit Graben
DE69536116T Expired - Lifetime DE69536116D1 (de) 1994-02-04 1995-02-06 Halbleiterbauelement mit Graben

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE69535936T Expired - Lifetime DE69535936D1 (de) 1994-02-04 1995-02-06 Verfahren zum Herstellen einer Halbleitervorrichtung mit Graben
DE69536116T Expired - Lifetime DE69536116D1 (de) 1994-02-04 1995-02-06 Halbleiterbauelement mit Graben

Country Status (5)

Country Link
US (4) US5783491A (de)
EP (3) EP1160872B1 (de)
JP (1) JP3396553B2 (de)
KR (1) KR100188823B1 (de)
DE (3) DE69534955T8 (de)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6107661A (en) * 1995-09-29 2000-08-22 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
FR2739493B1 (fr) * 1995-09-29 2000-07-28 Nippon Denso Co Mosfet de puissance et son procede de fabrication
WO1998012741A1 (en) * 1996-09-18 1998-03-26 Advanced Micro Devices, Inc. Short channel non-self aligned vmos field effect transistor
JP3342412B2 (ja) * 1997-08-08 2002-11-11 三洋電機株式会社 半導体装置およびその製造方法
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
DE19860962B4 (de) * 1998-03-05 2007-02-01 Mitsubishi Denki K.K. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
JP3705919B2 (ja) 1998-03-05 2005-10-12 三菱電機株式会社 半導体装置及びその製造方法
US6372599B1 (en) 1999-01-14 2002-04-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6706604B2 (en) * 1999-03-25 2004-03-16 Hitachi, Ltd. Method of manufacturing a trench MOS gate device
JP2000332242A (ja) 1999-05-21 2000-11-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100333378B1 (ko) * 1999-06-23 2002-04-18 박종섭 반도체 소자의 제조방법
DE19935442C1 (de) * 1999-07-28 2000-12-21 Siemens Ag Verfahren zum Herstellen eines Trench-MOS-Leistungstransistors
JP2001085677A (ja) 1999-09-09 2001-03-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP2001085686A (ja) 1999-09-13 2001-03-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
WO2001020684A1 (en) * 1999-09-14 2001-03-22 General Semiconductor, Inc. Trench dmos transistor having improved trench structure
TW442972B (en) * 1999-10-01 2001-06-23 Anpec Electronics Corp Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor
EP1091413A3 (de) * 1999-10-06 2005-01-12 Lsi Logic Corporation Vollständig verarmter und invertierter CMOSFET mit vertikalem Kanal und dualem Gate
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
US6417554B1 (en) * 2000-04-27 2002-07-09 International Rectifier Corporation Latch free IGBT with schottky gate
JP2001326273A (ja) 2000-05-16 2001-11-22 Denso Corp 半導体装置の製造方法
JP3728177B2 (ja) * 2000-05-24 2005-12-21 キヤノン株式会社 音声処理システム、装置、方法及び記憶媒体
JP2001351895A (ja) 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
JP2002190595A (ja) * 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
JP2002334997A (ja) * 2001-05-08 2002-11-22 Shindengen Electric Mfg Co Ltd Ｍｏｓトレンチを有するショットキー障壁整流装置及びその製造方法
US6537921B2 (en) * 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
JP4857487B2 (ja) * 2001-05-30 2012-01-18 富士電機株式会社 トレンチ型半導体装置の製造方法
JP2005056868A (ja) * 2001-06-04 2005-03-03 Matsushita Electric Ind Co Ltd 炭化珪素半導体装置の製造方法
JP4225711B2 (ja) * 2001-06-29 2009-02-18 株式会社東芝 半導体素子及びその製造方法
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003023150A (ja) * 2001-07-10 2003-01-24 Sony Corp トレンチゲート型半導体装置及びその作製方法
US6800899B2 (en) * 2001-08-30 2004-10-05 Micron Technology, Inc. Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor
US7439141B2 (en) 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
US6781196B2 (en) 2002-03-11 2004-08-24 General Semiconductor, Inc. Trench DMOS transistor having improved trench structure
JP4123961B2 (ja) * 2002-03-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US20050106794A1 (en) * 2002-03-26 2005-05-19 Fuji Electric Holdings Co., Ltd. Method of manufacturing a semiconductor device
US7508048B2 (en) * 2003-01-16 2009-03-24 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having multi-gate insulation layers and semiconductor devices fabricated thereby
JP2004342863A (ja) * 2003-05-16 2004-12-02 Shindengen Electric Mfg Co Ltd 半導体装置
JP2005019668A (ja) * 2003-06-26 2005-01-20 Shindengen Electric Mfg Co Ltd 半導体装置
EP1536480A1 (de) * 2003-11-28 2005-06-01 STMicroelectronics S.r.l. Leistungshalbleiteranordnung mit isoliertem Gatter und Grabengatterstruktur sowie entsprechendes Herstellungsverfahren
CN1812127A (zh) * 2004-12-14 2006-08-02 松下电器产业株式会社 纵型栅极半导体装置及其制造方法
JP4844077B2 (ja) * 2005-10-13 2011-12-21 株式会社デンソー 半導体装置の製造方法
KR100743658B1 (ko) * 2006-06-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성방법
KR100780656B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 리세스게이트 제조방법
JP4979309B2 (ja) * 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
JP2008098593A (ja) * 2006-09-15 2008-04-24 Ricoh Co Ltd 半導体装置及びその製造方法
JP2008311489A (ja) * 2007-06-15 2008-12-25 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
US8097916B2 (en) * 2007-07-23 2012-01-17 Infineon Technologies Austria Ag Method for insulating a semiconducting material in a trench from a substrate
TWI349314B (en) * 2007-08-27 2011-09-21 Anpec Electronics Corp Semiconductor process for trench power mosfet
JP5162186B2 (ja) * 2007-08-27 2013-03-13 トヨタ自動車株式会社 半導体装置の製造方法
JP4943394B2 (ja) * 2008-09-01 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010283132A (ja) 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
JP2011204927A (ja) 2010-03-25 2011-10-13 Seiko Instruments Inc 半導体装置およびその製造方法
US9653597B2 (en) * 2010-05-20 2017-05-16 Infineon Technologies Americas Corp. Method for fabricating a shallow and narrow trench FET and related structures
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP5630090B2 (ja) * 2010-06-17 2014-11-26 富士電機株式会社 半導体装置の製造方法
JP2012009671A (ja) * 2010-06-25 2012-01-12 Panasonic Corp 半導体装置およびその製造方法
WO2012077617A1 (ja) * 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP5687078B2 (ja) * 2011-01-28 2015-03-18 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5738653B2 (ja) * 2011-03-31 2015-06-24 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5209152B1 (ja) * 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
CN103065951B (zh) * 2011-10-21 2015-12-09 上海华虹宏力半导体制造有限公司 一种沟槽栅的形成方法
JP5718265B2 (ja) 2012-03-27 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN103035481A (zh) * 2012-08-09 2013-04-10 上海华虹Nec电子有限公司 沟槽的形成方法
CN103632939A (zh) * 2012-08-15 2014-03-12 上海华虹宏力半导体制造有限公司 优化功率器件沟槽顶部圆角的方法
JPWO2014054121A1 (ja) 2012-10-02 2016-08-25 三菱電機株式会社 半導体装置
CN103854964B (zh) * 2012-11-30 2016-08-17 上海华虹宏力半导体制造有限公司 改善沟槽栅分立功率器件晶圆内应力的方法
CN104465754A (zh) * 2013-09-25 2015-03-25 北大方正集团有限公司 一种沟槽型dmos单元及其制备方法和dmos器件
JP6340200B2 (ja) * 2014-01-27 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6324838B2 (ja) 2014-08-04 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9520433B1 (en) 2015-08-28 2016-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating deep trench isolation structure in image sensor and device thereof
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP2017117963A (ja) * 2015-12-24 2017-06-29 トヨタ自動車株式会社 半導体装置の製造方法
CN108431962B (zh) 2015-12-28 2021-05-18 三菱电机株式会社 半导体装置、半导体装置的制造方法
DE102016116019B4 (de) 2016-08-29 2023-11-23 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6346341B2 (ja) * 2017-05-15 2018-06-20 ローム株式会社 半導体装置
JP7135302B2 (ja) * 2017-11-08 2022-09-13 富士電機株式会社 炭化シリコン半導体装置及びその製造方法
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
US11987493B2 (en) 2018-10-31 2024-05-21 Hamamatsu Photonics K.K. Damascene interconnect structure, actuator device, and method of manufacturing damascene interconnect structure
JP7506604B2 (ja) * 2018-10-31 2024-06-26 浜松ホトニクス株式会社 半導体基板の製造方法、ダマシン配線構造の製造方法、半導体基板、及びダマシン配線構造
JP7220455B2 (ja) * 2018-11-06 2023-02-10 サムコ株式会社 ＳｉＣトレンチ型ＭＯＳＦＥＴのトレンチ作製方法
JP7151446B2 (ja) * 2018-12-12 2022-10-12 株式会社デンソー 半導体装置の製造方法
US10971632B2 (en) * 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path
CN113903794A (zh) * 2020-07-06 2022-01-07 和舰芯片制造(苏州)股份有限公司 包含沟槽栅的半导体器件的制备方法及半导体器件
US11640990B2 (en) 2020-10-27 2023-05-02 Wolfspeed, Inc. Power semiconductor devices including a trenched gate and methods of forming such devices
JP7580245B2 (ja) 2020-11-02 2024-11-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN112802742A (zh) * 2021-03-24 2021-05-14 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
JP2023078717A (ja) 2021-11-26 2023-06-07 株式会社デンソー 半導体装置の製造方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法
JP2024114315A (ja) * 2023-02-13 2024-08-23 セイコーエプソン株式会社 半導体装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696402A (en) * 1965-09-28 1997-12-09 Li; Chou H. Integrated circuit device
JPS5743438A (en) * 1980-08-29 1982-03-11 Toshiba Corp Semiconductor device and manufacture thereof
EP0048175B1 (de) * 1980-09-17 1986-04-23 Hitachi, Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
US4437226A (en) * 1981-03-02 1984-03-20 Rockwell International Corporation Process for producing NPN type lateral transistor with minimal substrate operation interference
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4983535A (en) * 1981-10-15 1991-01-08 Siliconix Incorporated Vertical DMOS transistor fabrication process
JPS5940579A (ja) * 1982-08-30 1984-03-06 Agency Of Ind Science & Technol 絶縁ゲ−ト電界効果トランジスタ
US4819054A (en) * 1982-09-29 1989-04-04 Hitachi, Ltd. Semiconductor IC with dual groove isolation
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
JPS6072243A (ja) * 1983-09-28 1985-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
JPS60223153A (ja) * 1984-04-19 1985-11-07 Nippon Telegr & Teleph Corp <Ntt> Ｍｉｓ型キャパシタを有する半導体装置の製法
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4735824A (en) * 1985-05-31 1988-04-05 Kabushiki Kaisha Toshiba Method of manufacturing an MOS capacitor
US4685198A (en) * 1985-07-25 1987-08-11 Matsushita Electric Industrial Co., Ltd. Method of manufacturing isolated semiconductor devices
JPS6269520A (ja) * 1985-09-21 1987-03-30 Semiconductor Energy Lab Co Ltd 光ｃｖｄ法により凹部を充填する方法
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
US4693781A (en) * 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
JPS6376330A (ja) * 1986-09-18 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JPH0770713B2 (ja) 1987-02-12 1995-07-31 松下電器産業株式会社 Ｍｏｓ型半導体装置及びその製造方法
DE3809218C2 (de) * 1987-03-20 1994-09-01 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Graben und Verfahren zum Herstellen einer solchen Halbleitereinrichtung
JPS63234534A (ja) 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS63314844A (ja) * 1987-06-18 1988-12-22 Toshiba Corp 半導体装置の製造方法
US5258332A (en) * 1987-08-28 1993-11-02 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor devices including rounding of corner portions by etching
JP2671312B2 (ja) * 1987-08-29 1997-10-29 ソニー株式会社 半導体装置の製造方法
JPH01179342A (ja) * 1988-01-05 1989-07-17 Toshiba Corp 複合半導体結晶体
JP2644515B2 (ja) 1988-01-27 1997-08-25 株式会社日立製作所 半導体装置
DE3902701A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
KR940003218B1 (ko) * 1988-03-24 1994-04-16 세이꼬 엡슨 가부시끼가이샤 반도체 장치 및 그 제조방법
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
JPH0291976A (ja) * 1988-09-29 1990-03-30 Oki Electric Ind Co Ltd 縦型溝型ｍｏｓ　ｆｅｔの製造方法
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP3236283B2 (ja) 1989-03-31 2001-12-10 富士ゼロックス株式会社 アンケート実施装置
JPH0358485A (ja) * 1989-07-27 1991-03-13 Oki Electric Ind Co Ltd 縦型ｍｏｓｆｅｔ装置の製造方法
JP2623850B2 (ja) * 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH03129854A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体装置の製造方法
JPH03196570A (ja) 1989-12-25 1991-08-28 Nec Corp 絶縁ゲート型サイリスタ
JP2859351B2 (ja) 1990-02-07 1999-02-17 三菱電機株式会社 半導体装置の製造方法
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
JPH03219677A (ja) 1990-01-24 1991-09-27 Fujitsu Ltd 半導体装置
JPH03236283A (ja) 1990-02-14 1991-10-22 Nissan Motor Co Ltd 半導体装置
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
KR960006714B1 (ko) 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
JP2667552B2 (ja) 1990-05-28 1997-10-27 株式会社東芝 半導体装置の製造方法
JPH04186776A (ja) 1990-11-20 1992-07-03 Matsushita Electron Corp 縦型ｍｏｓ電界効果トランジスタ
JPH04188877A (ja) 1990-11-22 1992-07-07 Yokogawa Electric Corp 高耐圧パワーｍｏｓｆｅｔ
JPH0547915A (ja) 1991-01-31 1993-02-26 Toshiba Corp 半導体装置及びその製造方法
KR950000103B1 (ko) * 1991-04-15 1995-01-09 금성일렉트론 주식회사 반도체 장치 및 그 제조방법
JP3283047B2 (ja) 1991-10-07 2002-05-20 株式会社東芝 半導体装置および半導体装置の製造方法
JPH07505013A (ja) * 1991-11-15 1995-06-01 アナログ・デバイセズ・インコーポレイテッド 絶縁体を充填した深いトレンチを半導体基板に製作する方法
US5324966A (en) * 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
JPH05335582A (ja) 1992-05-27 1993-12-17 Omron Corp 縦型ｍｏｓｆｅｔ装置およびその製造方法
JPH05335585A (ja) 1992-06-03 1993-12-17 Fuji Electric Co Ltd 絶縁ゲート型電力用半導体素子の製造方法
GB9215653D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
US5316959A (en) 1992-08-12 1994-05-31 Siliconix, Incorporated Trenched DMOS transistor fabrication using six masks
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
EP0603106A2 (de) * 1992-12-16 1994-06-22 International Business Machines Corporation Verfahren zur Reduzierung des Stress einer Grabenstruktur für ein SOI-Typ Substrat
US5448102A (en) * 1993-06-24 1995-09-05 Harris Corporation Trench isolation stress relief
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3196570B2 (ja) 1995-05-19 2001-08-06 日立電線株式会社 多導体スペーサ
KR0186083B1 (ko) * 1995-08-12 1999-04-15 문정환 반도체 소자의 소자격리방법
JP3219677B2 (ja) 1996-03-28 2001-10-15 三洋電機株式会社 ロッド選別システム
JP3232276B2 (ja) 1998-05-27 2001-11-26 三ツ星ベルト株式会社 動力伝動用ベルト及び両面歯付ベルト

Also Published As

Publication number Publication date
EP1160872A3 (de) 2007-06-20
KR100188823B1 (ko) 1999-06-01
US6710401B2 (en) 2004-03-23
EP1160852B1 (de) 2009-04-15
EP0666590B1 (de) 2006-04-26
EP1160872A2 (de) 2001-12-05
EP1160872B1 (de) 2010-10-20
DE69536116D1 (de) 2010-12-02
US20010006836A1 (en) 2001-07-05
EP1160852A3 (de) 2007-05-30
US20030203573A1 (en) 2003-10-30
US6117734A (en) 2000-09-12
DE69534955T8 (de) 2007-09-13
EP0666590A2 (de) 1995-08-09
DE69534955D1 (de) 2006-06-01
US7067874B2 (en) 2006-06-27
US5783491A (en) 1998-07-21
JPH07263692A (ja) 1995-10-13
EP1160852A2 (de) 2001-12-05
DE69535936D1 (de) 2009-05-28
JP3396553B2 (ja) 2003-04-14
EP0666590A3 (de) 1996-05-08

Similar Documents

Publication Publication Date Title
DE69534955T2 (de) Methode zur Herstellung von Gräben in einem Halbleiterbauelement
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
AT506666A2 (de) Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts
EP1204992B1 (de) Verfahren zum herstellen eines trench-mos-leistungstransistors
DE19949364A1 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE69530648T2 (de) Bipolartranistor mit einem sehr niedrigen Basisschichtwiderstand und Verfahren zur Herstellung
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE19739547A1 (de) Leistungs-Mosfet mit Heteroübergang und Verfahren für dessen Herstellung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE102009002813A1 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE3240162A1 (de) Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE19908809A1 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit erhöhter Bodyleitfähigkeit
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8381 Inventor (new situation)

Inventor name: NAKAMURA, KATSUMI, ITAMI-SHI, HYOGO 664, JP

Inventor name: MINATO, TADAHARU, ITAMI-SHI, HYOGO 664, JP

Inventor name: TOMINAGA, SHUUICHI, NISHI-KU, FUKUOKA-SHI, FUK, JP

Inventor name: SHIOZAWA, KATSUOMI, 8-CHOME, AMAGASAKI-SHI, HY, JP

8320 Willingness to grant licences declared (paragraph 23)