CN103632939A - 优化功率器件沟槽顶部圆角的方法 - Google Patents
优化功率器件沟槽顶部圆角的方法 Download PDFInfo
- Publication number
- CN103632939A CN103632939A CN201210289589.2A CN201210289589A CN103632939A CN 103632939 A CN103632939 A CN 103632939A CN 201210289589 A CN201210289589 A CN 201210289589A CN 103632939 A CN103632939 A CN 103632939A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- trench
- layer
- silicon nitride
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 14
- 238000007254 oxidation reaction Methods 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000002203 pretreatment Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 7
- 210000003323 beak Anatomy 0.000 description 5
- 241000208340 Araliaceae Species 0.000 description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 description 3
- 235000008434 ginseng Nutrition 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000010415 tropism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
- H10D30/0289—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种优化功率器件沟槽顶部圆角的方法，在硅衬底上依次形成衬垫氧化层和氮化硅层；在沟槽形成后对已经形成的器件结构进行热氧化；去除所述氮化硅层和衬垫氧化层；用各向同性气体对所述沟槽进行处理，将沟槽的边角修圆；在所述硅衬底的表面和沟槽的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步将所述沟槽的边角修圆；在所述硅衬底的表面和沟槽的内表面生长一层隔离用的栅氧化层；在所述硅衬底上端的栅氧化层上和沟槽中淀积并回刻栅电极多晶硅；在所述硅衬底上端的栅氧化层上和沟槽内栅电极多晶硅的上端淀积隔离层。本发明能够改善沟槽顶部拐角的曲率半径，从而使器件的栅氧化层有更好的均匀性和可靠性。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种优化功率器件沟槽顶部圆角的方法。
背景技术
沟槽型功率器件由于其导通能力强，功耗小，芯片面积小等诸多优势，渐成功率器件主流。众所周知，沟槽型功率器件，特别是深沟槽型功率器的栅绝缘质量不如平面型器件好。这是由于沟槽的边角处理不够好，造成栅氧化层质量均匀性不如平面型功率器件。而这样的缺陷往往会导致功率器件本身一些可靠性问题。
由于沟槽刻蚀工艺的特点，在沟槽顶部的拐角往往比较尖锐。在栅绝缘层生长结束后，还会经历一些复杂的热过程，以及刻蚀过程，会使得这部分的氧化层质量差，易断裂等。通过封装后测试的芯片，在栅氧化层可靠性测试过程中，由于沟槽顶部拐角的栅氧化层质量缺陷，会在此处首先发生击穿，影响器件使用（参见图1）。在图1中，通过失效分析定位到得栅氧化层漏电点，沟槽顶部氧化层因曲率半径过小，造成断裂，从而带来栅氧化层漏电或低击穿失效。
发明内容
本发明要解决的技术问题是提供一种优化功率器件沟槽顶部圆角的方法，能够改善沟槽顶部拐角的曲率半径，从而使器件的栅氧化层有更好的均匀性和可靠性。
为解决上述技术问题，本发明的优化功率器件沟槽顶部圆角的方法，包括如下步骤：
步骤一、在硅衬底上依次形成衬垫氧化层和氮化硅层；
步骤二、在所述氮化硅层表面涂覆光刻胶，通过一层光罩定义出沟槽的图案，采用干法刻蚀的方法，刻蚀所述氮化硅层和衬垫氧化层；
步骤三、去除所述光刻胶，并用所述氮化硅层和衬垫氧化层作为硬刻蚀阻挡层，干法刻蚀所述硅衬底，形成沟槽；
其中，还包括：
步骤四、对经上述步骤处理后已经形成的器件结构进行热氧化；
步骤五、去除所述氮化硅层和衬垫氧化层；
步骤六、用各向同性气体对所述沟槽进行处理，将沟槽的边角修圆；
步骤七、在所述硅衬底的表面和沟槽的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步将所述沟槽的边角修圆；
步骤八、在所述硅衬底的表面和沟槽的内表面生长一层隔离用的栅氧化层；
步骤九、在所述硅衬底上端的栅氧化层上和沟槽中淀积并回刻栅电极多晶硅；
步骤十、在所述硅衬底上端的栅氧化层上和沟槽内栅电极多晶硅的上端淀积隔离层。
本发明的优化功率器件沟槽顶部圆角的方法采用的另一种技术方案，包括如下步骤：
第一步、在硅衬底上依次形成衬垫氧化层和氮化硅层；
第二步、在所述氮化硅层表面涂覆光刻胶，通过光刻用光刻胶定义沟槽的图形，采用干法刻蚀刻穿所述氮化硅层；
第三步、去除所述光刻胶，并对经上述步骤处理后已经形成的器件结构进行热氧化；
第四步、以所述氮化硅层作为硬光罩，刻蚀氧化层；再以所述氮化硅层或氧化层作为硬光罩，干法刻蚀所述硅衬底，形成沟槽；
第五步、去除所述氮化硅层和氧化层；对所述沟槽进行等向性气体刻蚀，将所述沟槽的边角修圆；
第六步、在所述硅衬底的表面和沟槽的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步把沟槽的边角修圆；
第七步、在所述硅衬底的表面和沟槽的内表面生长一层隔离用的栅氧化层；
第八步、在所述硅衬底上端的栅氧化层上和沟槽中淀积并回刻栅电极多晶硅；
第九步、在所述硅衬底上端的栅氧化层上和沟槽内栅电极多晶硅的上端淀积隔离层。
本发明通过对沟槽加工工艺的优化，在沟槽顶部进行局部热氧化，从而在沟槽制作之时，已经对沟槽顶部进行了较好的处理，沟槽顶部拐角的曲率半径得到了改善，从而改善沟槽结构的功率器件的栅可靠性，如HTGB（高温栅偏压测试）能力，同时维持器件其他性能（如击穿电压、导通电阻）不变；较好解决了沟槽结构的功率器件普遍存在的栅源漏电问题。
本发明可以用于沟槽栅IGBT（绝缘栅双极型晶体管）、功率MOS（金属-氧化层-半导体）等沟槽型功率器件的沟槽处理。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是失效分析定位的栅氧化层漏电点切片图；
图2是应用了本发明的绝缘沟槽栅双极型场截止晶体管结构示意图；
图3是传统的绝缘沟槽栅双极型场截止晶体管结构示意图；
图4是准备的硅片示意图；
图5是淀积衬垫氧化层示意图；
图6是淀积氮化硅层示意图；
图7是定义出沟槽的图案示意图；
图8是形成沟槽示意图；
图9是进行热氧化后的示意图；
图10是去除氮化硅层和衬垫氧化层的示意图；
图11是用各向同性气体对沟槽进行处理后的示意图；
图12是生长一层牺牲氧化层的示意图；
图13是去除牺牲氧化层后的示意图；
图14是生长隔离用的栅氧化层后的示意图；
图15是淀积栅电极多晶硅后的示意图；
图16是回刻栅电极多晶硅后的示意图；
图17是淀积隔离层后的示意图；
图18是用光刻胶定义沟槽的图形示意图；
图19是去除光刻胶示意图；
图20是进行热氧化后的示意图；
图21是刻蚀氧化层后的示意图；
图22是形成沟槽后的示意图；
图23是去除氮化硅层和氧化层后的示意图。
具体实施方式
实施例一
所述优化功率器件沟槽顶部圆角的方法包括如下步骤：
步骤一、参见图4所示，准备一片硅片1，其厚度、电阻率、前处理等由器件性质和设计要求决定。所述前处理包括终端的制作等器件本身设计所需要的处理。
步骤二、参见图5所示，在所述硅片1的表面采用化学汽相淀积（CVD）或热生长一层合适厚度的衬垫氧化层2，该衬垫氧化层2的厚度可以是到不等，由所需鸟嘴形貌决定。
步骤三、参见图6所示，在步骤二完成后，在所述衬垫氧化层2上采用化学汽相淀积（CVD）一层合适厚度的氮化硅层3，该氮化硅层3的厚度可以是
到
不等，具体由所需鸟嘴形貌决定。
步骤四、参见图7所示，在所述氮化硅3表面上涂覆光刻胶4，通过一层光罩定义出沟槽5的图案，采用干法刻蚀的方法，刻蚀所述硅片1表面的氮化硅层3和衬垫氧化层2。
步骤五、参见图8所示，去除光刻胶4，并用氮化硅层3和衬垫氧化层2作为硬刻蚀阻挡层，干法刻蚀所述硅片1，形成沟槽5。
步骤六、参见图9所示，对经上述步骤处理后已经形成的器件结构进行热氧化，氧化方式可以是干法，也可以是湿法，还可以是干法加湿法的组合，氧化温度和时间根据器件的设计决定。经过本步骤处理形成氧化层鸟嘴区域6-1和牺牲氧化层6-2。
步骤七、参见图10所示，去除所述氮化硅3和衬垫氧化层2。
步骤八、参见图11所示，用各向同性气体对所述沟槽5进行初步处理，将沟槽5的边角修圆。
步骤九、参见图12所示，在所述硅片1的表面和沟槽5的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步把沟槽5的边角修圆，如图13所示。
步骤十、参见图14所示，在所述硅片1的表面和沟槽5的内表面生长一层隔离用的栅氧化层7。
步骤十一、参见图15、16所示，在所述硅片1上端的栅氧化层7上和沟槽5中淀积并回刻栅电极多晶硅8。
步骤十二、参见图17所示，在所述硅片1上端的栅氧化层7上和沟槽5内栅电极多晶硅8的上端淀积隔离层9，而后制作电极。
实施例二
所述优化功率器件沟槽顶部圆角的方法包括如下步骤：
步骤1、参见图4所示，准备一片硅片1，其厚度、电阻率、前处理等由器件性质和设计要求决定。
步骤2、参见图5所示，在所述硅片1的表面淀积一层合适厚度的衬垫氧化层2，该衬垫氧化层2的厚度可以是
到
不等，由所需鸟嘴形貌决定。
步骤3、参见图6所示，在所述衬垫氧化层2上淀积一层合适厚度的氮化硅层3，该氮化硅层3的厚度可以是
到
不等，具体由所需鸟嘴形貌决定。
步骤4、参见图18所示，在所述氮化硅层3的表面上涂覆光刻胶4，通过光刻用光刻胶4定义沟槽5的图形，采用干法刻蚀刻穿所述氮化硅层3。
步骤5、参见图19所示，去除光刻胶4。
步骤6、参见图20所示，对经上述步骤处理后已经形成的器件结构进行热氧化，氧化方式可以是干法，也可以是湿法，还可以是干法加湿法的组合，氧化温度和时间根据器件的设计决定。
步骤7、参见图21所示，以所述氮化硅层3作为硬光罩，刻蚀氧化层2。
步骤8、参见图22所示，以所述氮化硅层3或氧化层2作为硬光罩，干法刻蚀硅片1，形成沟槽5。
步骤9、参见图23所示，去除所述氮化硅测层3和氧化层2。
步骤10、参见图11所示，对所述沟槽5进行各向同性气体刻蚀，将沟槽5的边角修圆。
步骤11、参见图12所示，在所述硅片1和沟槽5的表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步把沟槽5的边角修圆，如图13所示。
步骤12、参见图14所示，在所述硅片1的表面和沟槽5的内表面生长一层隔离用的栅氧化层7。
步骤13、参见图15、16所示，在所述硅片1上端的栅氧化层7上和沟槽5中淀积并回刻栅电极多晶硅8。
步骤14、在所述硅片1上端的栅氧化层7上和沟槽5内栅电极多晶硅8的上端淀积隔离层9，而后制作电极。
采用上述方法制作的绝缘沟槽栅双极型场截止晶体管结构参见图2所示，图3是传统的绝缘沟槽栅双极型场截止晶体管结构。其中，11为P型掺杂区，12为N型掺杂区，13为栅氧化层，13a为采用本发明的方法形成的栅氧化层拐角区域，13b为传统的栅氧化层拐角区域，14为隔离介质层，15为多晶硅栅电极，16为电场截止层，17为P型掺杂区域，18a为集电极金属电极，18b为发射极金属电极，E为发射极，C为集电极，G为栅电极。通过对比图2中采用本发明的方法形成的经优化的栅氧化层拐角区域13a，和图3中传统的未经优化的栅氧化层拐角区域，可以直观地看出栅氧化层稳定性，有着很大的优势。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。例如在一些器件设计方面内容可以穿插在本发明所描述的沟槽形成过程中，只要沟槽制作部分和本发明相同，或者在不脱离本发明原理的情况下，所作的变形和改进，均应视为本发明的保护范围。
Claims (10)
1.一种优化功率器件沟槽顶部圆角的方法，包括如下步骤：
步骤一、在硅衬底上依次形成衬垫氧化层和氮化硅层；
步骤二、在所述氮化硅层表面涂覆光刻胶，通过一层光罩定义出沟槽的图案，采用干法刻蚀的方法，刻蚀所述氮化硅层和衬垫氧化层；
步骤三、去除所述光刻胶，并用所述氮化硅层和衬垫氧化层作为硬刻蚀阻挡层，干法刻蚀所述硅衬底，形成沟槽；其特征在于，还包括：
步骤四、对经上述步骤处理后已经形成的器件结构进行热氧化；
步骤五、去除所述氮化硅层和衬垫氧化层；
步骤六、用各向同性气体对所述沟槽进行处理，将沟槽的边角修圆；
步骤七、在所述硅衬底的表面和沟槽的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步将所述沟槽的边角修圆；
步骤八、在所述硅衬底的表面和沟槽的内表面生长一层隔离用的栅氧化层；
步骤九、在所述硅衬底上端的栅氧化层上和沟槽中淀积并回刻栅电极多晶硅；
步骤十、在所述硅衬底上端的栅氧化层上和沟槽内栅电极多晶硅的上端淀积隔离层。
2.如权利要求1所述的方法，其特征在于：所述硅衬底的厚度、电阻率和前处理由器件性质和设计要求决定；所述前处理包括终端的制作在内的器件本身设计所需要的处理。
3.如权利要求1所述的方法，其特征在于：所述衬垫氧化层采用化学汽相淀积CVD或热生长形成，该衬垫氧化层的厚度为
4.如权利要求1所述的方法，其特征在于：所述氮化硅层采用化学汽相淀积CVD形成，该氮化硅层的厚度为
5.如权利要求1所述的方法，其特征在于：所述热氧化方式可以是干法，也可以是湿法，还可以是干法加湿法的组合，氧化温度和时间根据器件的设计决定。
6.一种优化功率器件沟槽顶部圆角的方法，包括如下步骤：
第一步、在硅衬底上依次形成衬垫氧化层和氮化硅层；
第二步、在所述氮化硅层表面涂覆光刻胶，通过光刻用光刻胶定义沟槽的图形，采用干法刻蚀刻穿所述氮化硅层；其特征在于，还包括：
第三步、去除所述光刻胶，并对经上述步骤处理后已经形成的器件结构进行热氧化；
第四步、以所述氮化硅层作为硬光罩，刻蚀氧化层；再以所述氮化硅层或氧化层作为硬光罩，干法刻蚀所述硅衬底，形成沟槽；
第五步、去除所述氮化硅层和氧化层；对所述沟槽进行等向性气体刻蚀，将所述沟槽的边角修圆；
第六步、在所述硅衬底的表面和沟槽的内表面生长一层牺牲氧化层，然后再去除该牺牲氧化层，进一步把沟槽的边角修圆；
第七步、在所述硅衬底的表面和沟槽的内表面生长一层隔离用的栅氧化层；
第八步、在所述硅衬底上端的栅氧化层上和沟槽中淀积并回刻栅电极多晶硅；
第九步、在所述硅衬底上端的栅氧化层上和沟槽内栅电极多晶硅的上端淀积隔离层。
7.如权利要求6所述的方法，其特征在于：所述硅衬底的厚度、电阻率和前处理由器件性质和设计要求决定；所述前处理包括终端的制作在内的器件本身设计所需要的处理。
8.如权利要求6所述的方法，其特征在于：所述衬垫氧化层采用化学汽相淀积CVD或热生长形成，该衬垫氧化层的厚度为
9.如权利要求6所述的方法，其特征在于：所述氮化硅层采用化学汽相淀积CVD形成，该氮化硅层的厚度为
10.如权利要求6所述的方法，其特征在于：所述热氧化方式可以是干法，也可以是湿法，还可以是干法加湿法的组合，氧化温度和时间根据器件的设计决定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289589.2A CN103632939A (zh) | 2012-08-15 | 2012-08-15 | 优化功率器件沟槽顶部圆角的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289589.2A CN103632939A (zh) | 2012-08-15 | 2012-08-15 | 优化功率器件沟槽顶部圆角的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103632939A true CN103632939A (zh) | 2014-03-12 |
Family
ID=50213846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210289589.2A Pending CN103632939A (zh) | 2012-08-15 | 2012-08-15 | 优化功率器件沟槽顶部圆角的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632939A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104616982A (zh) * | 2015-01-13 | 2015-05-13 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN105428407A (zh) * | 2015-11-16 | 2016-03-23 | 株洲南车时代电气股份有限公司 | 一种igbt器件及其形成方法 |
| CN107994076A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件的制造方法 |
| CN110137082A (zh) * | 2018-02-09 | 2019-08-16 | 天津环鑫科技发展有限公司 | 一种功率器件沟槽形貌的优化方法 |
| CN112447507A (zh) * | 2019-08-30 | 2021-03-05 | 株洲中车时代半导体有限公司 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
| CN112802742A (zh) * | 2021-03-24 | 2021-05-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010006836A1 (en) * | 1994-02-04 | 2001-07-05 | Katsumi Nakamura | Method of forming a trench mos gate on a power semiconductor device |
| CN101320689A (zh) * | 2007-06-07 | 2008-12-10 | 和舰科技(苏州)有限公司 | 一种沟槽型功率晶体管的沟槽结构的形成方法 |
| CN101621031A (zh) * | 2008-06-20 | 2010-01-06 | 飞兆半导体公司 | 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法 |
-
2012
- 2012-08-15 CN CN201210289589.2A patent/CN103632939A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010006836A1 (en) * | 1994-02-04 | 2001-07-05 | Katsumi Nakamura | Method of forming a trench mos gate on a power semiconductor device |
| CN101320689A (zh) * | 2007-06-07 | 2008-12-10 | 和舰科技(苏州)有限公司 | 一种沟槽型功率晶体管的沟槽结构的形成方法 |
| CN101621031A (zh) * | 2008-06-20 | 2010-01-06 | 飞兆半导体公司 | 形成用于沟槽栅器件的厚的底部电介质(tbd)的结构和方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104616982A (zh) * | 2015-01-13 | 2015-05-13 | 株洲南车时代电气股份有限公司 | 沟槽栅蚀刻方法 |
| CN105428407A (zh) * | 2015-11-16 | 2016-03-23 | 株洲南车时代电气股份有限公司 | 一种igbt器件及其形成方法 |
| CN105428407B (zh) * | 2015-11-16 | 2018-07-13 | 株洲南车时代电气股份有限公司 | 一种igbt器件及其形成方法 |
| CN107994076A (zh) * | 2016-10-26 | 2018-05-04 | 深圳尚阳通科技有限公司 | 沟槽栅超结器件的制造方法 |
| CN110137082A (zh) * | 2018-02-09 | 2019-08-16 | 天津环鑫科技发展有限公司 | 一种功率器件沟槽形貌的优化方法 |
| CN112447507A (zh) * | 2019-08-30 | 2021-03-05 | 株洲中车时代半导体有限公司 | 一种提高沟槽栅击穿特性的goi测试样片制造方法 |
| CN112802742A (zh) * | 2021-03-24 | 2021-05-14 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632939A (zh) | 优化功率器件沟槽顶部圆角的方法 | |
| CN102227000B (zh) | 基于超级结的碳化硅mosfet器件及制备方法 | |
| CN104051525A (zh) | 源极/漏极中带有底部SiGe层的FinFET | |
| CN104347397B (zh) | 注入增强型绝缘栅双极型晶体管的制造方法 | |
| CN102629559A (zh) | 叠栅SiC-MIS电容的制作方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN103828056A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN103187254B (zh) | 一种双多晶硅栅的制造方法 | |
| CN102655112B (zh) | 实现锗基mos器件有源区之间隔离的方法 | |
| CN113871468B (zh) | 一种具有叠栅结构的碳化硅mis器件及其制备方法 | |
| CN106981421B (zh) | 三极管基区的制作方法 | |
| CN104425255A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| CN102194684A (zh) | 栅极介质层制造方法 | |
| CN104332403A (zh) | 半导体功率器件及其制造方法 | |
| CN105938812B (zh) | 基于氮化硅应力薄膜与尺度效应的SiN埋绝缘层上晶圆级单轴应变Si的制作方法 | |
| CN104637810A (zh) | 晶体管发射区的制造方法 | |
| CN103928339A (zh) | SiGe PMOS半导体器件的制作方法 | |
| CN104347396A (zh) | 注入增强型绝缘栅双极型晶体管的制造方法 | |
| CN104319292A (zh) | 一种新型碳化硅mosfet及其制造方法 | |
| CN104167364B (zh) | 一种缩小版场效应管的制造方法 | |
| CN104269371A (zh) | 一种刻蚀装置与方法 | |
| CN103745922A (zh) | GaN高电子迁移率晶体管复合介质绝缘栅的制造方法 | |
| CN110164815A (zh) | 形成隔离结构和半导体器件的方法 | |
| CN110233174A (zh) | 绝缘栅介质层的制备方法及其碳化硅器件和碳化硅器件的制备方法 | |
| CN103390574A (zh) | 浅沟槽隔离的制造方法和cmos的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140312 |