[go: up one dir, main page]

JP4200626B2 - 絶縁ゲート型パワー素子の製造方法 - Google Patents

絶縁ゲート型パワー素子の製造方法 Download PDF

Info

Publication number
JP4200626B2
JP4200626B2 JP2000051318A JP2000051318A JP4200626B2 JP 4200626 B2 JP4200626 B2 JP 4200626B2 JP 2000051318 A JP2000051318 A JP 2000051318A JP 2000051318 A JP2000051318 A JP 2000051318A JP 4200626 B2 JP4200626 B2 JP 4200626B2
Authority
JP
Japan
Prior art keywords
trench
etching
insulated gate
reaction product
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000051318A
Other languages
English (en)
Other versions
JP2001244325A (ja
Inventor
肇 曽我
憲司 近藤
英司 石川
芳和 坂野
幹昌 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000051318A priority Critical patent/JP4200626B2/ja
Priority to US09/790,888 priority patent/US6521538B2/en
Publication of JP2001244325A publication Critical patent/JP2001244325A/ja
Application granted granted Critical
Publication of JP4200626B2 publication Critical patent/JP4200626B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成されたトレンチを備えた絶縁ゲート型パワー素子を製造する場合に好適する絶縁ゲート型パワー素子の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ型パワー素子やＩＧＢＴ型パワー素子等の絶縁ゲート型パワー素子においては、近年、小形化及び低抵抗化するために、トレンチ側壁にゲートを形成するトレンチゲート型構造が用いられている。このトレンチゲート型構造の場合、シリコン基板上にドライエッチング（異方性エッチング）によりトレンチ（深溝）を形成し、このトレンチにゲートを形成している。
【０００３】
しかし、上記トレンチゲート型構造の素子の場合、トレンチの底部のコーナー部が角張っているため、この部分に電界集中が起こり易くなり、これに起因して、平面型（プレーな型）構造の素子に比べて、ゲート耐圧が低いという問題点があった。この問題点を解消するために、従来構成においては、トレンチを形成した後、トレンチに対して等方性エッチングを実行することにより、トレンチの底部のコーナー部を丸めるようにしている。
【０００４】
ここで、トレンチの底部のコーナー部を丸めるエッチングを実行する製造工程の一例を、図９に示す。この図９の製造工程では、まず、図９（ａ）に示すように、シリコン基板１０１の上に、トレンチ形成用の開口部１０２ａが形成されたトレンチマスク１０２を形成する。続いて、図９（ｂ）に示すように、シリコン基板１０１上に異方性エッチングを行うことにより、トレンチ１０３を形成する。この異方性エッチングにより、トレンチ１０３の内面には反応生成物１０４の層が形成される。
【０００５】
次に、図９（ｃ）に示すように、トレンチ１０３の内面から反応生成物１０４を除去する工程を実行する。続いて、図９（ｄ）に示すように、等方性エッチングを実行することにより、トレンチ１０３の底部のコーナー部１０３ａを丸める工程を実行する。
【０００６】
【発明が解決しようとする課題】
しかし、上記した製造方法の場合、トレンチ１０３のコーナー部１０３ａを丸めるための等方性エッチングを十分に実行すると、過剰なシリコン削れが発生するため、トレンチの形状やデバイス設計に対して悪影響を与えるという欠点があった。例えば、図９（ｄ）に示すように、トレンチ１０３の開口部１０３ｂの幅寸法が広がってしまい、トレンチの微細化、即ち、トレンチの幅及び間隔の微細化を実現できないという不具合があった。
【０００７】
そこで、本発明の目的は、トレンチの底部のコーナー部を十分に丸めることができ、しかも、過剰なシリコン削れの発生を防止することができ、トレンチを微細化することができる絶縁ゲート型パワー素子の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明によれば、異方性エッチングを行うことにより半導体基板上にトレンチを形成した後、前記異方性エッチングにより前記トレンチの側壁の内面に形成された反応生成物を除去しない状態で、等方性エッチングを行うことにより前記トレンチの底部のコーナー部を丸めるようにした。この方法の場合、異方性エッチングにより半導体基板上にトレンチを形成すると、トレンチの側壁の内面には厚い反応生成物が形成され、トレンチの底部の内面には薄い反応生成物が形成される。従って、上記反応生成物を除去しない状態で、等方性エッチングを行うと、トレンチの底部のコーナー部を十分に丸めることができる。そして、トレンチの側壁は、反応生成物がエッチングマスクとなるから、過剰なシリコン削れの発生を防止することができる。このため、トレンチの微細化を実現することができる。
【０００９】
請求項２の発明によれば、第２の工程の等方性エッチングを、第１の工程の異方性エッチングを実行したエッチング装置において連続的に実行するようにしたので、半導体装置を製造するのに要する時間を短縮することができる。
【００１０】
また、第２の工程の等方性エッチングを、請求項３の発明のように、フッ素を含むガスを使用するドライエッチングで実現したり、請求項４の発明のように、イオンによる垂直方向のエッチング成分を抑えると共に、ラジカルによる横方向のエッチング成分を増やすエッチング条件を備えたドライエッチングで実現したり、請求項５の発明のように、ウエットエッチングで実現したりする方法が好ましい。
【００１１】
請求項６の発明によれば、第１の工程の異方性エッチングを、前記トレンチの側壁が順テーパ形状となるようなエッチング条件で実行するようにしたので、トレンチの底部を丸めるに際して、底部の広がりが大きくなることを極力防止することができる。
【００１２】
この場合、請求項７の発明のように、第２の工程の実行後において前記トレンチの底部の最大幅寸法が前記トレンチの上部の幅寸法よりも小さくようなエッチング条件で、第１の工程の異方性エッチングを実行するようにすると、底部の広がりが大きくなることを確実に防止できる。
【００１３】
請求項８の発明によれば、第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、この反応生成物を除去する工程の後、等方性エッチングを行う工程とを備えたので、反応生成物を除去できると共に、トレンチの上部のコーナー部も丸めることができる。
【００１４】
請求項９の発明によれば、第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、この反応生成物を除去する工程の後、ダメージ回復用のアニールを行う工程とを備えたので、反応生成物を除去できると共に、ダメージを回復できる。
【００１５】
請求項１０の発明によれば、第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、この反応生成物を除去する工程の後、犠牲酸化を行う工程とを備えたので、反応生成物を除去できると共に、ダメージ層を除去することができる。
【００１６】
請求項１１の発明によれば、底部のコーナー部が丸められたトレンチにゲート電極を形成するように構成したので、ゲート耐圧が高く且つトレンチが微細化された絶縁ゲート型パワー素子を得ることができる。
【００１７】
請求項１２の発明によれば、トレンチの底部のコーナー部の曲率半径を、０．３〜０．５μｍに設定したので、トレンチの底部のコーナー部の電界集中を緩和することができ、ゲート耐圧を高くすることができる。
【００１８】
請求項１３の発明によれば、トレンチの底部を、トレンチの上部から中央部を経由して底部方向へ引いた仮想線よりも外側に広がるように構成したので、トレンチの底部のコーナー部を十分に丸めることができ、しかも、過剰なシリコン削れの発生を確実に防止することができる。
【００１９】
【発明の実施の形態】
以下、本発明をｎチャネルタイプのトレンチゲート型ＩＧＢＴ素子に適用した第１の実施例について、図１ないし図６を参照しながら説明する。まず、図２は、本実施例のトレンチゲート型ＩＧＢＴ素子の縦断面構造を概略的に示す図である。この図２に示すように、コレクタとなるｐ＋型単結晶シリコン基板１上には、ｎ＋型シリコンエピタキシャル層２とｎ型シリコンエピタキシャル層３とＰ型ベース拡散層４とが形成されている。上記ｐ＋型単結晶シリコン基板１が、本発明の半導体基板を構成している。
【００２０】
そして、ｐ＋型単結晶シリコン基板１の表面には、トレンチ５が後述する方法により形成されている。このトレンチ５は、下端部がｎ型シリコンエピタキシャル層３内に突出するように形成されている。また、トレンチ５の底部のコーナー部５ａは丸められている。この場合、トレンチ５の図２中上下方向の長さ寸法ａは例えば４〜６μｍ程度に設定され、トレンチ５の図２中左右方向の長さ寸法ｂは例えば０．８〜１．６μｍ程度に設定されている。
【００２１】
上記トレンチ５には、ゲート酸化膜６を介してゲート電極７が形成されている。上記ゲート酸化膜６は、例えばシリコン酸化膜により形成されており、その膜厚は例えば１００ｎｍに設定されている。尚、ゲート酸化膜６の膜厚は、例えば５０〜１５０ｎｍ程度の範囲に属する適当な膜厚に設定することが好ましい。また、ゲート酸化膜６を、ＯＮＯ膜（シリコン酸化膜、窒化膜及びシリコン酸化膜からなる３層の膜）で構成しても良い。このＯＮＯ膜を使用した場合には、その膜厚を例えば６０ｎｍ程度に薄く設定することが好ましい。
【００２２】
上記ゲート電極７は、例えばｎ型多結晶シリコンで構成されている。このゲート電極７の下端部のコーナー部７ａは、丸められている。更に、上記Ｐ型ベース拡散層４におけるトレンチ５の上端部に対応する部分には、ｎ型エミッタ拡散層８が形成されている。そして、ゲート電極７の上には、層間絶縁物９を介してエミッタ電極１０が形成されている。更にまた、上記した構成のＩＧＢＴ素子のｐ＋型単結晶シリコン基板１の裏面（図２中下面）には、裏面電極としてコレクタ電極１１が形成されている。
【００２３】
次に、上記した構成のトレンチゲート型ＩＧＢＴ素子を製造する製造方法について、図１及び図３を参照して説明する。ここで、本実施例のトレンチゲート型ＩＧＢＴ素子の製造方法のうちのトレンチを形成する部分に相当する製造方法以外は、周知のトレンチゲート型ＩＧＢＴ素子の製造方法とほぼ同じであるから、説明を省略する。ここでは、トレンチを形成する部分に相当する製造方法だけを説明する。
【００２４】
この場合、まず、図１（ａ）に示すように、前記シリコン基板１の上にトレンチマスク１２を形成する。このトレンチマスク１２には、トレンチ形成用の開口部１２ａが形成されている。本実施例の場合、上記トレンチマスク１２として例えば酸化膜を用いた。具体的には、熱酸化により厚さ例えば４０ｎｍの酸化膜を形成した後、プラズマＣＶＤ法にて酸化膜を例えば０．３５μｍ形成し、更に、アニールを行った。そして、パターン形成（即ち、開口部１２ａの形成）は、通常のホトリソグラフィとドライエッチングによって実行し、その後、パターン形成のために塗布したレジストは除去した。尚、上記シリコン基板１の上には、周知の製造方法によって、前記したシリコン層２、３、４等が予め形成されており、これらシリコン層２、３、４等は、図１には図示しない。
【００２５】
続いて、図１（ｂ）に示すように、シリコン基板１上に異方性エッチングを行うことにより、トレンチ５を形成する。この工程が、本発明の第１の工程である。尚、上記異方性エッチングを、トレンチエッチングと呼んでも良い。また、この異方性エッチングは、ドライエッチングであり、例えば、図３に示すようなＲＩＥ（Reactive Ion Etching ）装置１３を使用して実行されるように構成されている。
【００２６】
上記ＲＩＥ装置１３は、周知の装置であり、エッチング槽１４と、このエッチング槽１４内に設けられた対向する上部電極１５及び下部電極１６と、これら電極１５、１６間に高周波電力を印加する高周波電源１７と、エッチング槽１４の外部の両端部に設けられたマグネットコイル１８、１９とを備えて構成されている。この構成の場合、下部電極１６上にシリコン基板１（ウエハ）を載置すると共に、エッチング槽１４内に所定のガスを封入し、更に、エッチング槽１４に対して所定の磁場をかけた状態で、電極１５、１６間に高周波電力を印加して異方性エッチング（即ち、反応性イオンエッチング）を実行するように構成されている。
【００２７】
ここで、本実施例の第１の工程（ＳＴＥＰ１）において実行した異方性エッチングの条件を下記の表１に示す。
【００２８】
【表１】
Figure 0004200626
【００２９】
この表１には、本実施例で実際に実行した異方性エッチングの３つの実施例１、２、３の各エッチング条件を示している。これら３つの実施例１、２、３のいずれによっても、良好なトレンチ形状のトレンチ５を形成することができた。この場合、実施例１、２、３の順で、トレンチ５の側壁の垂直度が高くなった（即ち、トレンチ５の側壁の角度が垂直（９０度）に近くなった）。尚、上記表１において、Ｈｅ、Ｏ２という記載は、ＨｅとＯ２の混合ガスであることを示しており、本実施例では、ＨｅとＯ２の混合比が７：３（即ち、Ｈｅ：Ｏ２＝７：３）のガスを使用した。
【００３０】
また、図１（ｂ）に示すように、上記異方性エッチングにより、トレンチ５の側壁の内面（並びにトレンチマスク１２の表面）には、反応生成物２０が形成された。この反応生成物２０は、等方性エッチングに対して保護膜となり、該反応生成物２０で覆われている部分は、エッチングされない。ここで、トレンチ５の底部では、上記反応生成物２０の付着量が少なくなり、薄くなっている。従って、上記反応生成物２０が付着した状態で、等方性エッチングを実行すると、トレンチ５の底部だけがエッチングされ、トレンチ５の側壁はエッチングされない。これにより、トレンチ５の底部だけをエッチングして丸めることができる。本発明は、この点に着目してなされたものである。
【００３１】
そこで、本実施例においては、上記ＳＴＥＰ１を実行した後、図１（ｃ）に示すように、上記異方性エッチングによりトレンチ５の側壁の内面に形成された反応生成物２０を除去しない状態で、等方性エッチングを行うことによりトレンチ５の底部のコーナー部５ａを丸めるように加工した。この工程が、本発明の第２の工程（ＳＴＥＰ２）である。本実施例の場合、上記等方性エッチングとして、例えばドライエッチングを使用した。ここで、本実施例の第２の工程（ＳＴＥＰ２）において実行した等方性エッチングの条件を下記の表２及び表３に示す。
【００３２】
【表２】
Figure 0004200626
【００３３】
【表３】
Figure 0004200626
【００３４】
上記表２及び表３は、本実施例で実際に実行した等方性エッチングの２つの実施例４及び５の各エッチング条件である。これら２つの実施例４、５のいずれによっても、トレンチ５の底部のコーナー部５ａを良好な丸め形状に丸め加工することができた。
【００３５】
ここで、実施例４（表２参照）の等方性エッチングは、上記ＳＴＥＰ１のＲＩＥ装置１３を使用して、上記ＳＴＥＰ１の異方性エッチングと連続して実行した。この場合、実施例４の等方性エッチングは、ＲＩＥ装置１３を使用しているため、完全な等方性ではなく、エッチングの深さ方向と横方向の比は、２．３：１程度であった。
【００３６】
また、本実施例において、ＳＴＥＰ１（実施例１、２、３のいずれか）からＳＴＥＰ２（実施例４）へ移行する場合には、一度パワー（プラズマ）をオフし、エッチング槽１４内のガスを排気口１４ａを通して排気してから、ＳＴＥＰ２用のガスをエッチング槽１４内へ給気口１４ｂを通して注入してガスを入れ替え、そして、エッチング槽１４内のガスが安定してから、パワー（プラズマ）をオンしてエッチングを実行するようにしている。尚、ＳＴＥＰ１（実施例１、２、３のいずれか）とＳＴＥＰ２（実施例４）を、それぞれ別のＲＩＥ装置１３により実行するように構成しても良い。
【００３７】
一方、ＳＴＥＰ２の実施例５（表３参照）の等方性エッチングは、図４に示す周知のＣＤＥ（Chemical Dry Etching）装置２１を使用して実行した。このＣＤＥ装置２１では、エッチングに主にラジカルを使用するため、エッチングの等方性は実施例４よりも良くなる。ここで、上記ＣＤＥ装置２１について、図４を参照して簡単に説明する。
【００３８】
図４に示すように、ＣＤＥ装置２１は、エッチング反応室２２と、このエッチング反応室２２にガス通路２３を介して連通するプラズマ発生室２４とから構成されている。プラズマ発生室２４には、エッチングガスを導入するガス導入口２５が形成されており、エッチングガスとしてＣＦ４及びＯ２がガス導入口２５から供給されるように構成されている。プラズマ発生室２４の内部には、導波管２６を介してマイクロ波が照射されるようになっている。そして、マイクロ波がプラズマ発生室２４内に照射されると、内部のエッチングガスがプラズマ状態となって励起されて活性化され、この活性化されたエッチングガスがガス通路２３を介してエッチング反応室２２に導かれるようになっている。
【００３９】
次に、エッチング反応室２２内には、上部にガス整流プレート２７が配設され、下部中央に基板載置部２８が配設されている。基板載置部２８の支持ピン２８ａによりシリコン基板１（ウエハ）を支持するように構成されている。シリコン基板１の下方には、加熱用のランプ２９が設けられている。また、上記基板載置部２８の下部におけるランプ２９の側部には、排気系に連通する排気口３０が設けられている。尚、図４において、○印は励起前のエッチングガスを示し、△印は活性化したエッチングガスを示し、□印はエッチングによる反応性生物を示している。
【００４０】
また、本実施例の場合、ＳＴＥＰ１で実施例１を選択した場合、ＳＴＥＰ２の２つの実施例４、５のいずれを実行しても良い。同様にして、ＳＴＥＰ１で実施例２または３を選択した場合も、ＳＴＥＰ２の２つの実施例４、５のいずれを実行しても良い。そして、上記いずれの組み合わせで実行した場合も、トレンチ５の底部のコーナー部５ａに良好な丸め形状を形成することができた。
【００４１】
尚、本実施例では、ＳＴＥＰ２の等方性エッチングとして、実施例４、５のようなドライエッチングを用いたが、これに限られるものではなく、例えば、ＨＦ／ＨＮＯ３の混合液を使用するウエットエッチングを用いるように構成しても良い。このウエットエッチングによっても、トレンチ５の底部のコーナー部５ａを十分に丸めることができる。
【００４２】
さて、上記ＳＴＥＰ２を実行した後は、図１（ｄ）に示すように、反応生成物２０を除去する工程を実行した。本実施例の場合、ＳＴＥＰ１の異方性エッチングの処理中に生成される反応生成物２０は、酸化膜（ＳｉＯ２）系であるため、希ＨＦ液によって除去した。
【００４３】
そして、上記したように反応生成物２０を除去した後は、図１（ｅ）に示すように、等方性エッチングを行った。この等方性エッチングは、前記ＣＤＥ装置２１を使用して、ＳＴＥＰ２の実施例５と同じエッチング条件で実行した。上記等方性エッチングにより、トレンチ５の底部のコーナー部５ａの丸めを追加できると共に、トレンチ５の上部のコーナー部も丸めることができた。尚、この図１ （ｅ）に示す等方性エッチングが、従来構成（図９（ｄ）参照）の等方性エッチングに相当している。
【００４４】
更に、本実施例では、上記等方性エッチングの実行後、ダメージ除去のために、アニール工程を実行した。この場合、例えば窒素雰囲気中で、１０００℃でアニールを行った。この後、本実施例においては、通常の方法（周知方法）で犠牲酸化を行った後、ゲート酸化膜６を厚さ１００ｎｍ形成した。そして、この後、ポリシリコン（ｐｏｌｙＳｉ）をトレンチ５内に埋込み、ゲート電極７を形成するようにした。
【００４５】
さて、このような製造方法を用いた本実施例によれば、図１（ｅ）に示すステップの等方性エッチングのエッチング量が少なくても、トレンチ５の底部のコーナー部５ａを十分に丸めることができる。従って、トレンチ５の底部のコーナー部５ａの曲率半径を大きくすることができる。以下、上記した本実施例の効果について、図５及び図６を参照しながら、また、本実施例と従来構成とを比較しながら説明する。
【００４６】
図１に示すように、本実施例では、ＳＴＥＰ１の異方性エッチングと、ＳＴＥＰ２の等方性エッチングと、図１（ｅ）の工程の等方性エッチングとを実行する。これに対して、図９に示すように、従来構成では、図９（ｂ）の工程の異方性エッチングと、図９（ｄ）の工程の等方性エッチングとだけを実行する。この相違により、最後の工程の等方性エッチングのエッチング量を、本実施例と従来構成とで同じエッチング量に設定しても、本実施例のトレンチ５の底部のコーナー部５ａの曲率半径ｒ１を、従来構成のコーナー部の曲率半径ｒ２よりも大きくすることができる。
【００４７】
これは、本実施例の場合、異方性エッチング（ＳＴＥＰ１）を行うことによりトレンチ５を形成した後、反応生成物２０を除去しない状態で等方性エッチング（ＳＴＥＰ２）を行ったためである。ここで、反応生成物２０を除去しない状態で実行する等方性エッチング（ＳＴＥＰ２）を、底部等方性エッチングと呼ぶことにする。
【００４８】
つまり、本実施例によれば、底部等方性エッチングのエッチング量と、等方性エッチングのエッチング量とによって、トレンチ５の底部のコーナー部５ａの曲率半径ｒ１を自由且つ容易に制御することが可能となる。従って、等方性エッチングのエッチング量を少なく設定しても、トレンチ５の底部のコーナー部５ａを十分に丸めることができ、そして、過剰なシリコン削れの発生を防止することができる。この結果、過剰なシリコンエッチングによるトレンチ幅の広がりを防止でき、トレンチ５の微細化を実現することができる。
【００４９】
ここで、図５に、トレンチ５の底部のコーナー部５ａの曲率半径ｒと、電界集中の程度を表す電界強度比Ｅｒ／Ｅｐとの関係を示す。電界強度比Ｅｒ／Ｅｐのうちの、Ｅｒはトレンチ５の底部のコーナー部５ａの電界強度であり、Ｅｐはトレンチ５の側壁部の平坦部の電界強度である。従って、電界強度比Ｅｒ／Ｅｐが１に近付くほど、即ち、小さくなるほど、電界集中が発生していないことを示している。上記図５から、コーナー部５ａの曲率半径ｒが小さいほど、電界集中が強まることがわかると共に、上記曲率半径ｒが０．３〜０．５μｍ程度であれば、電界集中が発生しない良好なレベルであることがわかる。尚、図５のグラフは、ゲート酸化膜６の膜厚Ｔｏｘが０．１μｍ（１００ｎｍ）である場合のデータである。
【００５０】
また、図６は、トレンチ５の底部のコーナー部５ａの曲率半径ｒと、等方性エッチングのエッチング量との関係を示す図である。この図６において、曲線Ｐ１は本実施例を示し、曲線Ｐ２は従来構成を示している。上記曲線Ｐ１の本実施例では、ＳＴＥＰ１を実施例１の条件で３７５秒間実行した後、同一のエッチング槽を用いて、ＳＴＥＰ２を実施例４の条件で２０秒間実行した。この場合、ＳＴＥＰ１のエッチング量は５μｍとなり、ＳＴＥＰ２のエッチング量は、深さ方向で０．４５μｍ、水平方向で０．２μｍとなった。上記図６から、等方性エッチングのエッチング量を、本実施例と従来構成とで同じに設定した場合、本実施例のトレンチ５の底部のコーナー部５ａの曲率半径ｒの方が、従来構成の曲率半径ｒよりもかなり大きくなることが明確に分かる。
【００５１】
この場合、本実施例では、等方性エッチングを全く行わない場合、及び、等方性エッチングのエッチング量が０．１０μｍの場合のどちらであっても、トレンチ５の底部のコーナー部５ａの曲率半径ｒが０．３〜０．５μｍ程度の範囲となり、十分大きい曲率半径が得られることがわかる。そして、この程度の曲率半径ｒを有するコーナー部５ａであれば、電界集中の発生をほぼ防止することができる。尚、等方性エッチングのエッチング量を０．２μｍ以上に増やすと、トレンチ５の上部の幅が増大し、微細化に対して不利となる。
【００５２】
図７は本発明の第２の実施例を示すものである。尚、第１の実施例と同一部分には、同一符号を付している。この第２の実施例では、図７に示すように、トレンチ５の側壁の角度を垂直（即ち、９０度）よりも小さくして、トレンチ５の側壁の形状が順テーパーとなるように、ステップＳ１の異方性エッチング条件を制御した。
【００５３】
このように、トレンチ５の側壁を上記順テーパー形状とすると、トレンチ５の底部の広がり寸法ｄ１を小さくすることができる。
【００５４】
ここで、トレンチ５の側壁の角度が垂直（即ち、９０度）に近い構成の例を、図８に示す。この図８の場合、トレンチ５の底部の広がり寸法ｄ２がかなり大きくなってしまう。そして、このようにトレンチ５の底部の広がりが大きいと、微細化してトレンチ間を狭くしたときに、トレンチの底部の広がった部分で電流経路が狭くなって、オン電圧が高くなり、素子が熱破壊し易くなるという不具合があった。
【００５５】
これに対して、図７に示す第２の実施例の場合、トレンチ５の底部の広がりが小さいので、電流経路の狭まりを防止することができ、特性の悪化を防止することが可能となる。この場合、図１（ｅ）に示す等方性エッチングを実行した後の状態において、トレンチ５の底部の広がり寸法ｄ１が、トレンチ５の上部の開口部の幅寸法と同じかそれよりも小さくなるように構成することが好ましい。そして、このように構成すると、即ち、ＳＴＥＰ１の異方性エッチング時の順テーパー形状の角度を、上記寸法関係が得られるように制御すると、トレンチ５を微細化する点で有利となる。
【００５６】
尚、上記各実施例では、本発明を、ｎチャネルタイプのトレンチゲート型ＩＧＢＴ素子に適用したが、これに限られるものではなく、ｐチャネルタイプのトレンチゲート型ＩＧＢＴ素子に適用しても良いし、また、トレンチゲート構造を有する他の半導体素子（例えばＭＯＳＦＥＴ等）に適用しても良い。更に、本発明を、素子分離用のトレンチ（ＳＴＩ（Shallow Trench Isoration））を備えた半導体素子に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す製造工程を示す図
【図２】トレンチゲート型ＩＧＢＴ素子の断面模式図
【図３】ＲＩＥ装置の概略断面図
【図４】ＣＤＥ装置の概略断面図
【図５】トレンチの底部のコーナー部の曲率半径ｒと、電界集中の程度を表す電界強度比Ｅｒ／Ｅｐとの関係を示す図
【図６】トレンチの底部のコーナー部の曲率半径ｒと、等方性エッチングのエッチング量との関係を示す図
【図７】本発明の第２の実施例を示すものであり、トレンチの側壁の形状を順テーパーに構成したトレンチを示す断面図
【図８】トレンチの側壁の角度が垂直に近い構成のトレンチを示す断面図
【図９】従来構成を示す図１相当図
【符号の説明】
１はｐ＋型単結晶シリコン基板（半導体基板）、２はｎ＋型シリコンエピタキシャル層、３はｎ型シリコンエピタキシャル層、５はトレンチ、５ａはコーナー部、６はゲート酸化膜、７はゲート電極、１０はエミッタ電極、１１はコレクタ電極、１２はトレンチマスク、１２ａは開口部、１３はＲＩＥ装置、２０は反応生成物、２１はＣＤＥ装置を示す。

Claims (10)

  1. 異方性エッチングを行うことにより半導体基板上にトレンチを形成する第１の工程と、
    この第１の工程の後、前記異方性エッチングにより前記トレンチの側壁の内面に形成された反応生成物を除去しない状態で、等方性エッチングを行うことにより前記トレンチの底部のコーナー部を丸める第２の工程とを備えたことを特徴とする絶縁ゲート型パワー素子の製造方法。
  2. 前記第２の工程の等方性エッチングを、前記第１の工程の異方性エッチングを実行したエッチング装置において連続的に実行するようにしたことを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  3. 前記第２の工程の等方性エッチングは、フッ素を含むガスを使用するドライエッチングで実現されていることを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  4. 前記第２の工程の等方性エッチングは、イオンによる垂直方向のエッチング成分を抑えると共に、ラジカルによる横方向のエッチング成分を増やすエッチング条件を備えたドライエッチングで実現されていることを特徴とする請求項３記載の絶縁ゲート型パワー素子の製造方法。
  5. 前記第２の工程の等方性エッチングは、ウエットエッチングで実現されていることを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  6. 前記第１の工程の異方性エッチングは、前記トレンチの側壁が順テーパ形状となるようなエッチング条件で実行されることを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  7. 前記第２の工程の実行後において前記トレンチの底部の最大幅寸法が前記トレンチの上部の幅寸法よりも小さくようなエッチング条件で、前記第１の工程の異方性エッチングを実行することを特徴とする請求項６記載の絶縁ゲート型パワー素子の製造方法。
  8. 前記第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、
    この反応生成物を除去する工程の後、等方性エッチングを行う工程とを備えたことを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  9. 前記第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、
    この反応生成物を除去する工程の後、ダメージ除去用のアニールを行う工程とを備えたことを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
  10. 前記第２の工程の後、前記トレンチの側壁の内面の反応生成物を除去する工程と、
    この反応生成物を除去する工程の後、犠牲酸化を行う工程とを備えたことを特徴とする請求項１記載の絶縁ゲート型パワー素子の製造方法。
JP2000051318A 2000-02-28 2000-02-28 絶縁ゲート型パワー素子の製造方法 Expired - Fee Related JP4200626B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000051318A JP4200626B2 (ja) 2000-02-28 2000-02-28 絶縁ゲート型パワー素子の製造方法
US09/790,888 US6521538B2 (en) 2000-02-28 2001-02-23 Method of forming a trench with a rounded bottom in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000051318A JP4200626B2 (ja) 2000-02-28 2000-02-28 絶縁ゲート型パワー素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001244325A JP2001244325A (ja) 2001-09-07
JP4200626B2 true JP4200626B2 (ja) 2008-12-24

Family

ID=18572980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000051318A Expired - Fee Related JP4200626B2 (ja) 2000-02-28 2000-02-28 絶縁ゲート型パワー素子の製造方法

Country Status (2)

Country Link
US (1) US6521538B2 (ja)
JP (1) JP4200626B2 (ja)

Families Citing this family (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP4852792B2 (ja) * 2001-03-30 2012-01-11 株式会社デンソー 半導体装置の製造方法
JP4857487B2 (ja) * 2001-05-30 2012-01-18 富士電機株式会社 トレンチ型半導体装置の製造方法
US20030073289A1 (en) * 2001-10-11 2003-04-17 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
US6683331B2 (en) * 2002-04-25 2004-01-27 International Rectifier Corporation Trench IGBT
DE10226604B4 (de) * 2002-06-14 2006-06-01 Infineon Technologies Ag Verfahren zum Strukturieren einer Schicht
KR100829369B1 (ko) * 2002-12-09 2008-05-13 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 형성 방법
US20060118817A1 (en) * 2002-12-19 2006-06-08 Koninklijke Philips Electronics N.V. Stress-free composite substrate and method of manufacturing such a composite substrate
KR100895828B1 (ko) 2002-12-26 2009-05-06 주식회사 하이닉스반도체 트렌치 형성 방법
WO2005055303A1 (ja) * 2003-12-01 2005-06-16 Matsushita Electric Industrial Co., Ltd. プラズマエッチング方法
JP4098225B2 (ja) * 2003-12-01 2008-06-11 松下電器産業株式会社 プラズマエッチング方法
US20040229017A1 (en) * 2003-05-14 2004-11-18 Medtronic Midas Rex Permanent colored markings on medical devices
KR100505713B1 (ko) * 2003-10-22 2005-08-03 삼성전자주식회사 쉘로우 트렌치 소자 분리막 및 쉘로우 트렌치 소자분리막의 형성 방법
JP4564272B2 (ja) * 2004-03-23 2010-10-20 株式会社東芝 半導体装置およびその製造方法
KR100618861B1 (ko) 2004-09-09 2006-08-31 삼성전자주식회사 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
US20060113590A1 (en) * 2004-11-26 2006-06-01 Samsung Electronics Co., Ltd. Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor
US7560359B2 (en) * 2004-11-26 2009-07-14 Samsung Electronics Co., Ltd. Methods of forming asymmetric recesses and gate structures that fill such recesses and related methods of forming semiconductor devices that include such recesses and gate structures
JP4933728B2 (ja) * 2004-12-02 2012-05-16 株式会社アルバック トンネル接合素子のエッチング加工方法
KR100638987B1 (ko) * 2004-12-30 2006-10-26 동부일렉트로닉스 주식회사 플래시 메모리 소자의 얕은 트렌치 소자 분리 형성 방법
KR100744068B1 (ko) * 2005-04-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100688547B1 (ko) 2005-05-18 2007-03-02 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
JP2006324488A (ja) 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
US7935602B2 (en) * 2005-06-28 2011-05-03 Micron Technology, Inc. Semiconductor processing methods
KR100674982B1 (ko) * 2005-07-06 2007-01-29 삼성전자주식회사 반도체 소자의 제조방법
US8183113B2 (en) * 2005-08-24 2012-05-22 Samsung Electronics Co., Ltd. Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures
KR100675281B1 (ko) * 2005-09-05 2007-01-29 삼성전자주식회사 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법
US20070059897A1 (en) * 2005-09-09 2007-03-15 Armin Tilke Isolation for semiconductor devices
KR100642650B1 (ko) * 2005-09-22 2006-11-10 삼성전자주식회사 측방확장 활성영역을 갖는 반도체소자 및 그 제조방법
KR100844930B1 (ko) * 2005-09-28 2008-07-09 주식회사 하이닉스반도체 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
JP2007110005A (ja) * 2005-10-17 2007-04-26 Nec Electronics Corp 半導体装置の製造方法
KR100733446B1 (ko) * 2005-11-16 2007-06-29 주식회사 하이닉스반도체 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100772709B1 (ko) 2005-12-13 2007-11-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
KR100799121B1 (ko) 2005-12-22 2008-01-29 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100772562B1 (ko) 2005-12-28 2007-11-02 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2007180310A (ja) 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
JP2007250855A (ja) * 2006-03-16 2007-09-27 Elpida Memory Inc 半導体装置及びその製造方法
KR100744691B1 (ko) * 2006-03-21 2007-08-02 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자 및 그의제조방법
US7902597B2 (en) * 2006-03-22 2011-03-08 Samsung Electronics Co., Ltd. Transistors with laterally extended active regions and methods of fabricating same
KR100764439B1 (ko) * 2006-04-25 2007-10-05 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100753083B1 (ko) 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
US7422960B2 (en) 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
KR20070114557A (ko) * 2006-05-29 2007-12-04 삼성전자주식회사 퓨즈를 갖는 반도체 기억 소자 및 그 형성 방법
KR100835278B1 (ko) * 2006-06-28 2008-06-05 삼성전자주식회사 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법
US8154073B2 (en) * 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP4997854B2 (ja) * 2006-07-14 2012-08-08 株式会社デンソー 半導体装置
US7883965B2 (en) 2006-07-31 2011-02-08 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US7537994B2 (en) * 2006-08-28 2009-05-26 Micron Technology, Inc. Methods of forming semiconductor devices, assemblies and constructions
JP4979309B2 (ja) * 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
JP4446202B2 (ja) 2006-09-22 2010-04-07 エルピーダメモリ株式会社 半導体装置及び半導体装置の製造方法
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US7838364B2 (en) 2006-09-29 2010-11-23 Hynix Semiconductor Inc. Semiconductor device with bulb-type recessed channel and method for fabricating the same
JP2008108923A (ja) * 2006-10-26 2008-05-08 Elpida Memory Inc 半導体装置及びその製造方法
KR20080037809A (ko) * 2006-10-27 2008-05-02 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US7858476B2 (en) 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR100780598B1 (ko) * 2006-12-05 2007-11-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
US20080139059A1 (en) * 2006-12-11 2008-06-12 John Preston Zimmerlee Foot-operated steering and control system for a variety of watercraft with dual propulsion units.
KR100825028B1 (ko) * 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자 제조방법
US20080160742A1 (en) * 2006-12-27 2008-07-03 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
KR100827538B1 (ko) 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP5074093B2 (ja) * 2007-05-11 2012-11-14 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US7816216B2 (en) 2007-07-09 2010-10-19 Micron Technology, Inc. Semiconductor device comprising transistor structures and methods for forming same
TW200905752A (en) * 2007-07-18 2009-02-01 Nanya Technology Corp Semeconductor device with long channel and manufacturing method thereof
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) * 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
EP2277050B2 (en) 2008-04-16 2022-09-28 Momenta Pharmaceuticals, Inc. Analysis of amino acid copolymer compositions
JP2009302222A (ja) * 2008-06-12 2009-12-24 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
WO2010115175A1 (en) * 2009-04-03 2010-10-07 Momenta Pharmaceticals, Inc. Control of copolymer compositions
KR20100111162A (ko) * 2009-04-06 2010-10-14 삼성전자주식회사 리세스 채널 모스 트랜지스터를 갖는 반도체소자 제조방법
JP5588121B2 (ja) * 2009-04-27 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5636848B2 (ja) 2010-05-26 2014-12-10 株式会社デンソー 横型の絶縁ゲート型バイポーラトランジスタ
JP5634318B2 (ja) 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
US8643101B2 (en) 2011-04-20 2014-02-04 United Microelectronics Corp. High voltage metal oxide semiconductor device having a multi-segment isolation structure
US8912595B2 (en) * 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
US8581338B2 (en) 2011-05-12 2013-11-12 United Microelectronics Corp. Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8592905B2 (en) 2011-06-26 2013-11-26 United Microelectronics Corp. High-voltage semiconductor device
US20130043513A1 (en) 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
US8729599B2 (en) 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
US8921937B2 (en) 2011-08-24 2014-12-30 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of fabricating the same
US8742498B2 (en) 2011-11-03 2014-06-03 United Microelectronics Corp. High voltage semiconductor device and fabricating method thereof
US8482063B2 (en) 2011-11-18 2013-07-09 United Microelectronics Corporation High voltage semiconductor device
US8587058B2 (en) 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
US8445356B1 (en) * 2012-01-05 2013-05-21 International Business Machines Corporation Integrated circuit having back gating, improved isolation and reduced well resistance and method to fabricate same
US8492835B1 (en) 2012-01-20 2013-07-23 United Microelectronics Corporation High voltage MOSFET device
US9093296B2 (en) 2012-02-09 2015-07-28 United Microelectronics Corp. LDMOS transistor having trench structures extending to a buried layer
TWI523196B (zh) 2012-02-24 2016-02-21 聯華電子股份有限公司 高壓金氧半導體電晶體元件及其佈局圖案
JP5825201B2 (ja) * 2012-03-05 2015-12-02 株式会社デンソー 半導体装置およびその製造方法
US8890144B2 (en) 2012-03-08 2014-11-18 United Microelectronics Corp. High voltage semiconductor device
US9236471B2 (en) 2012-04-24 2016-01-12 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
JP5737225B2 (ja) * 2012-05-31 2015-06-17 株式会社デンソー 半導体装置およびその製造方法
US9159791B2 (en) 2012-06-06 2015-10-13 United Microelectronics Corp. Semiconductor device comprising a conductive region
US8836067B2 (en) 2012-06-18 2014-09-16 United Microelectronics Corp. Transistor device and manufacturing method thereof
US8674441B2 (en) 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8643104B1 (en) 2012-08-14 2014-02-04 United Microelectronics Corp. Lateral diffusion metal oxide semiconductor transistor structure
US8729631B2 (en) 2012-08-28 2014-05-20 United Microelectronics Corp. MOS transistor
US8829611B2 (en) 2012-09-28 2014-09-09 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US9196717B2 (en) 2012-09-28 2015-11-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8704304B1 (en) 2012-10-05 2014-04-22 United Microelectronics Corp. Semiconductor structure
US20140110777A1 (en) 2012-10-18 2014-04-24 United Microelectronics Corp. Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof
US9224857B2 (en) 2012-11-12 2015-12-29 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
US9035425B2 (en) 2013-05-02 2015-05-19 United Microelectronics Corp. Semiconductor integrated circuit
US8896057B1 (en) 2013-05-14 2014-11-25 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
KR102126699B1 (ko) * 2013-05-30 2020-06-26 삼성디스플레이 주식회사 마스크 제조 방법
US8786362B1 (en) 2013-06-04 2014-07-22 United Microelectronics Corporation Schottky diode having current leakage protection structure and current leakage protecting method of the same
US8941175B2 (en) 2013-06-17 2015-01-27 United Microelectronics Corp. Power array with staggered arrangement for improving on-resistance and safe operating area
JP5637333B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5637329B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US9263455B2 (en) 2013-07-23 2016-02-16 Micron Technology, Inc. Methods of forming an array of conductive lines and methods of forming an array of recessed access gate lines
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9136375B2 (en) 2013-11-21 2015-09-15 United Microelectronics Corp. Semiconductor structure
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9490360B2 (en) 2014-02-19 2016-11-08 United Microelectronics Corp. Semiconductor device and operating method thereof
US9536999B2 (en) 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
US9935126B2 (en) 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
WO2016042955A1 (ja) * 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
CN105655283A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 高深宽比的浅沟槽隔离刻蚀方法
US9944516B2 (en) * 2015-04-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio etch without upper widening
DE102021200828A1 (de) * 2021-01-29 2022-08-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Fotodiode mit orthogonalem Schichtaufbau
CN116825621A (zh) * 2022-03-21 2023-09-29 苏州东微半导体股份有限公司 碳化硅器件的制造方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60158642A (ja) 1984-01-27 1985-08-20 Hitachi Ltd 半導体装置
JPS60219759A (ja) 1984-04-16 1985-11-02 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製造方法
JPS6068650A (ja) 1984-08-27 1985-04-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS61119056A (ja) 1984-11-15 1986-06-06 Nec Corp 半導体装置の製造方法
JPS62160731A (ja) 1986-01-10 1987-07-16 Toshiba Corp 半導体装置の製造方法
JPH0618248B2 (ja) 1985-05-31 1994-03-09 株式会社東芝 半導体装置の製造方法
JP2602808B2 (ja) 1986-01-21 1997-04-23 株式会社東芝 半導体装置の製造方法
JPS6273737A (ja) 1985-09-27 1987-04-04 Nec Corp 半導体装置
JPS62136065A (ja) 1985-12-09 1987-06-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62185353A (ja) 1986-02-10 1987-08-13 Toshiba Corp 半導体装置の製造方法
JPS62293661A (ja) 1986-06-12 1987-12-21 Oki Electric Ind Co Ltd 半導体キヤパシタの製造方法
JPS632371A (ja) 1986-06-23 1988-01-07 Hitachi Ltd 半導体装置
US4693781A (en) 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
JPH0748547B2 (ja) 1986-11-04 1995-05-24 松下電子工業株式会社 トレンチ型キヤパシタの製造方法
JPS63115358A (ja) 1986-11-04 1988-05-19 Toshiba Corp 溝堀り型キヤパシタ−の製造方法
JPS63166230A (ja) 1986-12-26 1988-07-09 Toshiba Corp ドライエツチング方法
JPS63229845A (ja) 1987-03-19 1988-09-26 Nec Corp 半導体集積回路装置の製造方法
JPS63229743A (ja) 1987-03-19 1988-09-26 Oki Electric Ind Co Ltd 半導体装置
JPS63234534A (ja) 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS63278338A (ja) 1987-05-11 1988-11-16 Fujitsu Ltd 半導体装置の製造方法
JPS63318768A (ja) 1987-06-22 1988-12-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2794565B2 (ja) 1987-08-20 1998-09-10 松下電子工業株式会社 溝形キャパシタの製造方法
JP2635607B2 (ja) 1987-08-28 1997-07-30 株式会社東芝 半導体装置の製造方法
JP2671312B2 (ja) 1987-08-29 1997-10-29 ソニー株式会社 半導体装置の製造方法
JPS6472551A (en) 1987-09-14 1989-03-17 Toshiba Corp Manufacture of trench capacitor
JP2519474B2 (ja) 1987-09-19 1996-07-31 松下電子工業株式会社 溝形キャパシタの製造方法
JP2552152B2 (ja) 1987-10-22 1996-11-06 セイコーエプソン株式会社 半導体装置
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JPH01196134A (ja) 1988-01-30 1989-08-07 Toshiba Corp 半導体装置の製造方法
JPH01216538A (ja) 1988-02-24 1989-08-30 Toshiba Corp 半導体装置およびその製造方法
JPH023956A (ja) 1988-06-20 1990-01-09 Nec Corp 半導体装置の製造方法
JPH0254557A (ja) 1988-08-18 1990-02-23 Seiko Epson Corp 半導体装置
JP2715469B2 (ja) 1988-09-06 1998-02-18 ソニー株式会社 テレビジョン受像機
JPH02260424A (ja) 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd ドライエッチング方法
JPH02260660A (ja) 1989-03-31 1990-10-23 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
JPH02271619A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH02271618A (ja) 1989-04-13 1990-11-06 Seiko Epson Corp 半導体装置の製造方法
JPH0260A (ja) 1989-05-12 1990-01-05 Hitachi Ltd イオンビーム加工装置
JPH03147327A (ja) 1989-11-01 1991-06-24 Fujitsu Ltd 半導体装置の製造方法
JPH03252131A (ja) 1990-03-01 1991-11-11 Toshiba Corp 半導体装置の製造方法
JP2667552B2 (ja) 1990-05-28 1997-10-27 株式会社東芝 半導体装置の製造方法
JPH0437152A (ja) 1990-06-01 1992-02-07 Fujitsu Ltd 半導体装置の製造方法
JP2589209B2 (ja) 1990-09-27 1997-03-12 株式会社東芝 半導体装置の素子間分離領域の形成方法
JP3208575B2 (ja) 1991-08-16 2001-09-17 ソニー株式会社 半導体装置の製法
JPH0555361A (ja) 1991-08-28 1993-03-05 Fujitsu Ltd 半導体装置及びその製造方法
JP3283047B2 (ja) 1991-10-07 2002-05-20 株式会社東芝 半導体装置および半導体装置の製造方法
JPH05226298A (ja) 1992-02-12 1993-09-03 Seiko Epson Corp 半導体装置の製造方法
JP3167457B2 (ja) 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JP3660391B2 (ja) 1994-05-27 2005-06-15 株式会社東芝 半導体装置の製造方法
JP3155894B2 (ja) 1994-09-29 2001-04-16 株式会社東芝 半導体装置およびその製造方法
JPH08203863A (ja) 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH08203864A (ja) 1995-01-20 1996-08-09 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH09162168A (ja) 1995-12-05 1997-06-20 Nissan Motor Co Ltd 半導体装置の製造方法
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JPH09283535A (ja) 1996-04-18 1997-10-31 Toyota Motor Corp 半導体装置の製造方法
JP3395522B2 (ja) 1996-05-15 2003-04-14 株式会社豊田中央研究所 半導体装置およびその製造方法
JPH09330928A (ja) 1996-06-13 1997-12-22 Toshiba Corp 配線層の形成方法
JP3568749B2 (ja) 1996-12-17 2004-09-22 株式会社デンソー 半導体のドライエッチング方法
US5914280A (en) * 1996-12-23 1999-06-22 Harris Corporation Deep trench etch on bonded silicon wafer
US6566224B1 (en) 1997-07-31 2003-05-20 Agere Systems, Inc. Process for device fabrication
JP3331979B2 (ja) 1997-08-29 2002-10-07 株式会社デンソー 半導体のエッチング方法
US5891807A (en) 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
JP3132439B2 (ja) 1997-09-29 2001-02-05 日本電気株式会社 半導体装置の製造方法
US6008131A (en) * 1997-12-22 1999-12-28 Taiwan Semiconductor Manufacturing Company Ltd. Bottom rounding in shallow trench etching using a highly isotropic etching step
JP4090551B2 (ja) 1998-02-19 2008-05-28 大日本印刷株式会社 透明バリア性フィルム

Also Published As

Publication number Publication date
US20010023960A1 (en) 2001-09-27
JP2001244325A (ja) 2001-09-07
US6521538B2 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
JP4200626B2 (ja) 絶縁ゲート型パワー素子の製造方法
US6444528B1 (en) Selective oxide deposition in the bottom of a trench
US6437386B1 (en) Method for creating thick oxide on the bottom surface of a trench structure in silicon
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
CN1681103B (zh) 形成有掩埋氧化物图形的半导体器件的方法及其相关器件
US6576558B1 (en) High aspect ratio shallow trench using silicon implanted oxide
JP3382840B2 (ja) 半導体装置の製造方法
JP4244456B2 (ja) 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
JP2006324674A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
JP2007027738A (ja) 半導体装置及びその製作方法
CN111129152B (zh) 沟槽mosfet结构及其制造方法
JP2003068751A (ja) 半導体装置及びその製造方法
CN101010787A (zh) 氧化硅膜的形成方法、半导体装置的制造方法及计算机存储介质
JP2008235399A (ja) トレンチ型電力用半導体装置及びその製造方法
JP2004140039A (ja) 半導体装置の製造方法
US20150380267A1 (en) Methods of removing a hard mask
KR20050085609A (ko) 트렌치 게이트 반도체 장치 제조 방법 및 트렌치ｍｏｓｆｅｔ
JP6627948B2 (ja) 半導体装置
JP4320167B2 (ja) 半導体素子及びシリコン酸化窒化膜の製造方法
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20040005575A (ko) 반도체 장치 및 그 제조 방법
JP6459304B2 (ja) 半導体装置の製造方法
KR100392894B1 (ko) 반도체 소자의 트렌치 형성 방법
JPH0334541A (ja) 半導体装置の製造方法
US20020197821A1 (en) Method of forming shallow trench isolation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees