[go: up one dir, main page]

CN101010787A - 氧化硅膜的形成方法、半导体装置的制造方法及计算机存储介质 - Google Patents

氧化硅膜的形成方法、半导体装置的制造方法及计算机存储介质 Download PDF

Info

Publication number
CN101010787A
CN101010787A CNA2005800291222A CN200580029122A CN101010787A CN 101010787 A CN101010787 A CN 101010787A CN A2005800291222 A CNA2005800291222 A CN A2005800291222A CN 200580029122 A CN200580029122 A CN 200580029122A CN 101010787 A CN101010787 A CN 101010787A
Authority
CN
China
Prior art keywords
oxide film
plasma
oxygen
polysilicon layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800291222A
Other languages
English (en)
Other versions
CN100587922C (zh
Inventor
小林岳志
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101010787A publication Critical patent/CN101010787A/zh
Application granted granted Critical
Publication of CN100587922C publication Critical patent/CN100587922C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的RLSA方式的等离子体处理装置(100)中，使得腔室内压力为67～667Pa、温度为300～600℃以下、微波功率为1000～3500W、作为处理气体而使用100～2000mL/min的Ar气体、1～500mL/min的O2气体、并且将处理气体中的O2气体相对Ar气体的比例控制为0.5～5％，同时进行多晶硅的氧化。

Description

氧化硅膜的形成方法、半导体装置的制造方法及 计算机存储介质
技术领域
本发明涉及在制造例如快闪存储器元件或薄膜晶体管等半导体装置时的氧化膜的形成方法及半导体装置的制造方法。
背景技术
各种半导体装置，例如在硅半导体的快闪存储器元件或LCD(液晶显示器)中所使用的薄膜晶体管中，作为栅极电极的绝缘目的而形成的氧化膜，一般利用热氧化法或CVD等方法而形成。过去，由于通过热氧化硅或多晶硅(多结晶硅)而获得的热氧化膜与其它方法相比膜质优良，因此，多采用dry-O2或WVG(Water Vapor Generation)、ISSG(In Situ Steam Generation)等的湿(Wet)的热氧化方法。
但是，由于热氧化方法是在氧化气氛中将多晶硅加热至900～1000℃的高温之后再进行氧化处理，因此，有时会出现如下问题，在多晶硅中所渗杂的磷等杂质再扩散并偏析，因多晶硅再结晶化导致它与氧化膜的界面的平坦性丧失。此外，在热氧化方法中，在向氧化气氛中添加氢而形成氧化膜的情况下，氧化膜中的氢脱离，形成电洞陷阱。结果就出现了导致氧化膜的耐压特性和可靠性降低的问题。
另一方面，作为热氧化方法或CVD方法以外的氧化膜的形成方法，例如已经提出一种使用高密度微波等离子体，在400℃左右的低温下形成氧化膜的技术(例如，专利文献1、专利文献2)。在这些专利文献1及2的方法中，通过低温下的等离子体处理，则能够获得具有可与热氧化膜匹敌的电气特性及可靠性的氧化膜。
专利文献1：WO01/69665号公报(图2等)
专利文献2：WO01/69673号公报(图2等)
当形成规定膜厚的多晶硅氧化膜时，在短时间内形成非常重要。提高氧化膜的形成速度(氧化速率)也有助于提高半导体装置的整个制造工序的处理能力。但是，在上述专利文献1及2的方法中，都以提高氧化膜的膜质为主，因此，并没对提高氧化速率的条件进行研究。
发明内容
因此，本发明的目的在于提供一种在多晶硅上按照高氧化速率形成优质氧化膜的氧化膜形成方法。
本发明人经过不断的刻苦钻研发现，在使用RLSA方式的等离子体处理装置实施的氧化处理中，构成处理气体的气体成分的选择以及包含在其中的氧气(O2气体)的比例对氧化速率有很大的影响。而且，对于氧气比例，如果仅增大它的比率，则反而会导致氧化速率下降。即，发明人发现在使用RLSA方式的等离子体处理装置进行多晶硅的氧化时，为了同时获得高氧化速率和优质的膜质，必须控制等离子体处理条件，从而完成了本发明。
即，本发明的第一方面，提供一种氧化膜的形成方法，其特征在于：
是一种至少具有多晶硅层和形成在该多晶硅层上的氧化膜的半导体装置中的、上述氧化膜的形成方法，
包括如下工序，通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述多晶硅层实施等离子体处理，形成氧化膜。
在本发明第一方面的氧化膜的形成方法中，优选上述等离子体处理中的压力为67～667Pa、处理温度为300～600℃。再者，优选上述处理室内的氧分压是0.66～2.66Pa。
另外，根据本发明的第二方面，提供一种半导体装置的制造方法，其特征在于，包括：在基板上形成绝缘膜的工序；
在上述绝缘膜上形成第一多晶硅层的工序；
通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述第一多晶硅层实施等离子体处理，在该第一多晶硅层上形成氧化膜的工序；和
在上述氧化膜的上层形成第二多晶硅层的工序。
在第二方面的半导体装置的制造方法中，优选上述处理室内的氧分压是0.66～2.66Pa。另外，优选上述半导体装置是闪存器元件或者薄膜晶体管。
另外，根据本发明的第三方面，提供一种氧化膜的形成方法，其特征在于：是一种至少具有多晶硅层和形成在该多晶硅层上的氧化膜的半导体装置中的、上述氧化膜的形成方法，其包括，
通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述多晶硅层实施等离子体处理，形成氧化膜的第一氧化工序；和
对通过上述第一氧化工序所形成的氧化膜实施热氧化处理的第二氧化工序。
在本发明的第三方面中，优选上述处理室内的氧分压是0.66～2.66Pa。
另外，根据本发明的第四方面，其提供一种控制程序，其特征在于：当在计算机上操作、运行时，其控制上述等离子体处理装置以实施以下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述多晶硅层实施等离子体处理，形成氧化膜。
另外，根据本发明的第五方面，其提供一种计算机存储介质，其特征在于：是存储着在计算机上操作的控制程序的计算机存储介质，
当上述控制程序运行时，其控制上述等离子体处理装置以实施以下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述多晶硅层实施等离子体处理，形成氧化膜。
另外，根据本发明的第六方面，其提供一种等离子体处理装置，其特征在于，包括：用于利用等离子体处理被处理体的可真空排气的处理室；
通过具有多个缝隙的平面天线将微波导入上述处理室内而产生等离子体的等离子体供给源；和
进行控制的控制部，使得在上述处理室内，进行如下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对上述多晶硅层实施等离子体处理，形成氧化膜。
根据本发明，当使用RLSA方式的等离子体处理装置进行多晶硅的氧化时，通过控制氧分压，就能够在保持高氧化速率的同时，形成优质的氧化膜。
即，由于RLSA方式的等离子体处理装置与其它的高密度等离子体相比，等离子体的电子温度较低，因此，能够在低温下形成高品质的氧化膜，并且能够在短时间内形成氧化膜。
此外，在使用RLSA方式的高密度等离子体的自由基氧化中，由于活性种的能量高，因此，没有面方位依存性，即使利用这种方法对多晶硅进行氧化，通过低温处理多晶硅的再结晶化被抑制，多晶硅表面也不会形成突起，从而不会丧失其表面的平坦性。因此，对于在氧化过程的初期存在面方位依存性的热氧化处理来说，是一种具有很大优势的方法。
而且，由于能够在低温下形成氧化膜，因此，不易发生多晶硅中的杂质的再扩散，同时吸入氧化膜中的杂质浓度小，能够得到以膜中的杂质为起因的能级少的优质氧化膜。
附图说明
图1是适合实施本发明方法的一例等离子体处理装置的概略截面图。
图2是平面天线部件的结构示意图。
图3A是表示快闪存储器(闪存器)元件的制造步骤的示意图，它表示在硅基板上形成有LOCOS氧化膜之后的状态。
图3B是表示快闪存储器元件的制造步骤的示意图，它表示为了覆盖隧道氧化膜而形成第一多晶硅层之后的状态。
图3C是表示快闪存储器元件的制造步骤的示意图，它表示按照规定的厚度形成ONO层积结构的绝缘膜之后的状态。
图3D是表示快闪存储器元件的制造步骤的示意图，它表示形成快闪存储器元件200之后的状态。
图4是表示等离子体处理中氧气(O2气体)对氩气(Ar气体)的比例、膜厚及表面的非均匀性的关系的图。
图5A是表示测试用栅极电极的制造工序的示意图。
图5B是表示测试用栅极电极的制造工序的示意图。
图5C是表示测试用栅极电极的制造工序的示意图。
图5D是表示测试用栅极电极的制造工序的示意图。
图5E是表示测试用栅极电极的制造工序的示意图。
图5F是表示测试用栅极电极的制造工序的示意图。
图5G是表示测试用栅极电极的制造工序的示意图。
图5H是表示测试用栅极电极的制造工序的示意图。
图5I是表示测试用栅极电极的制造工序的示意图。
图6是表示第一多晶硅层的表面粗糙度的图。
图7A是表示通过本发明的等离子体处理而形成的第一多晶硅层表面的AFM测定图像的示意图。
图7B是表示通过HTO-CVD处理而形成的第一多晶硅层表面的AFM测定图像的示意图。
图7C是表示通过干(dry)-热氧化处理而形成的第一多晶硅层表面的AFM测定图像的示意图。
图8A是表示氧化膜形成前的多晶硅层在截面状态下的TEM像示意图。
图8B是表示等离子体氧化处理后的多晶硅层在截面状态下的TEM像的示意图。
图8C是表示热氧化处理后的多晶硅层在截面状态下的TEM像的示意图
图9是表示形成有氧化膜的多晶硅层在深度方向上的P浓度分布的图。
图10是表示形成有氧化膜的多晶硅层的深度方向的B浓度分布图。
图11A是表示形成有氧化膜的多晶硅层中P的偏析状态的TEM图像。
图11B是表示形成有氧化膜的多晶硅层中P的偏析状态的TEM图像。
图11C是表示形成有氧化膜的多晶硅层中P的偏析状态的EELS图像。
图11D是表示形成有氧化膜的多晶硅层中P的偏析状态的EELS图像。
图12是表示栅极氧化膜的J-E曲线的图。
图13是表示栅极氧化膜的Eox和Tox两者关系的图。
图14是表示未在处理气体中添加氢而形成的氧化膜的J-E曲线的图。
图15是在处理气体中添加氢而形成的氧化膜的J-E曲线的图。
图16是表示可应用本发明的薄膜晶体管的概要示意图。
具体实施方式
下面，参照附图，对本发明的最佳方式进行说明。
图1是适合实施本发明所涉及的氧化膜的形成方法的一例等离子体处理装置的模式截面图。该等离子体处理装置利用通过具有多个缝隙的平面天线将微波导入处理室内而发生等离子体的RLSA(RadialLine Slot Antenna；径向线缝隙天线)等离子体生成技术，能够生成高密度并且低电子温度的微波等离子体。
该等离子体处理装置100可通过电子温度低的等离子体，在600度以下的低温下，实施对底膜等无损伤的等离子体处理，同时，还能实现等离子体均匀性好、即便与扩散炉相比也毫不逊色的致密的氧化膜及工序的均匀性。因此，等离子体氧化处理装置100用于在多晶硅层上形成氧化膜最佳。
该等离子体处理装置100具有采用气密方式所构成的、并且被接地的略呈圆筒状的腔室1。此外，腔室1的形状并非局限于圆筒状，也可以是四边形。在腔室1的底壁1a的大致中央部分形成有圆形的开口部10，在底壁1a上设置有与该开口部10连通，并且朝着下方突出的排气室11。
在腔室1内设置着用来水平支承作为被处理基板的晶片W的由AlN等的陶瓷构成的基座2。该基座2被从排气室11的底部中央朝着上方延伸的、圆筒状的、AlN等陶瓷构成的支承部件3所支承。在基座2的外边缘部分设置着用来引导晶片W的导向环4。而且，电阻加热式的加热器5被埋入基座2中，该加热器5通过加热器电源6的供电来加热基座2，并利用该热加热作为被处理体的晶片W。此时，例如可以将温度控制在室温至800℃的范围。此外，在腔室1的内周设置着石英构成的圆筒状的套筒(liner)7。
在基座2上设置着用来支承并使晶片W升降的晶片支承销(图中未示)，它能够在基座2的表面突出隐没。
在腔室1的侧壁上设置着环状的气体导入部件15，该气体导入部件15与气体供给系统16连接。此外，气体导入部件也可以配置成喷头状。该气体供给系统16具有氩气(Ar气体)供给源17、氮气(N2气体)供给源18、氧气供给源19，这些气体分别通过气体管道20而被导入气体导入部件15，并从气体导入部件15导入腔室1内。各个气体管道20中设置着质量流量控制器21及在其前后的开关阀22。此外，在图1的等离子体处理装置100中，氮气与氩气同时被用于氮化膜的形成及氧化膜的氮化处理中，氧气与氩气同时被用于氧化膜的形成中，但气体的种类并非局限于此，也可以连接氨气(NH3气体)、一氧化氮气体(NO气体)、N2O气体、卤素系的清洁气体等的气体供给源。
在上述排气室11的侧面上连接着排气管23，该排气管23与包括高速真空泵的排气装置24相连。通过使该排气装置24工作，腔室1内的气体被均匀地排出至排气室11的空间11a内，并通过排气管23而被排出。这样，腔室1内就能够被高速减压至规定的真空度，例如0.133Pa。
在腔室1的侧壁上设置着用来在与等离子体处理装置100相邻的搬送室(图中未示)之间搬入搬出晶片W的搬入搬出口25、和开关该搬入搬出口25的闸阀26。
腔室1的上部成为开口部，沿着该开口部的周边部分设置着环状的支承部27。采用电介质、例如石英或Al2O3等陶瓷构成的、并且能透过微波的微波透过板28经由密封部件29而被气密式设置在该支承部27上。因此，腔室1内被保持为气密状态。
在微波透过板28的上方，按照与基座2相向的方式设置着圆板状的平面天线部件31。该平面天线部件31被配置在微波透过板28之上，而且以覆盖平面天线部件31的上部的方式配备了慢波(slow wave)材料33。该平面天线部件31和慢波材料33在它的周边部被压紧部件34b所固定。此外，设置有导体的保护盖34，以覆盖慢波材料33，该保护盖34被支承在腔室1的侧壁上端。在与例如8英寸的晶片W对应的情况下，平面天线部件31是采用直径为300～400毫米、厚度为1～数毫米(例如5毫米)的导电性材料所构成的圆板或四边形的角板。具体地讲，平面天线部件31由例如表面被镀金的铜板或者铝板制成，构成为，按照规定的图案贯穿出多个微波放射孔32而形成。
该微波放射孔32可以采用这种结构：例如图2所示，由长槽状的缝隙32a构成，相邻的缝隙32a之间被配置成“T”字形状，而且，能够采用将这些多个缝隙32a配置成同心圆形状的结构。缝隙32a的长度和排列间隔根据微波发生装置39所发生的高频波的波长来决定。此外，微波放射孔32(缝隙32a)也可以是圆形的贯穿孔等其它形状。此外，微波放射孔32(缝隙32a)的配置方式并没有特别限制，除了同心圆形状之外，例如也可以配置成螺旋状、放射状等。
在平面天线部件31的上面设置着具有比真空还大的介电系数的慢波材料33。在腔室1的上面设置有例如由铝或不锈钢、铜等金属材料制成的保护盖34，以覆盖这些平面天线部件31及慢波材料33。腔室1的上面和保护盖34通过密封部件35而被密封。在保护盖体34内形成有多个冷却水流路34a，通过使冷却水在其中流过来冷却平面天线部件31、微波透过板28、慢波材料33、保护盖体34，从而能够防止因等离子体的热引起的破损及能够保持稳定的等离子体。此外，保护盖体34被接地。
在保护盖体34的上壁的中央形成有开口部36，该开口部36与导波管37连接。在该导波管37的端部经由匹配(matching)电路38连接着微波发生装置39。这样，在微波发生装置39中发生的例如频率为2.45GHz的微波通过导波管37向上述平面天线部件31传播。此外，作为微波的频率可以使用8.35GHz、1.98GHz等。
导波管37具有从上述保护盖体34的开口部36朝着上方延伸出的截面为圆形的同轴导波管37a、与该同轴导波管37a的上端部连接的沿水平方向延伸的矩形导波管37b。矩形导波管37b与同轴导波管37a的连接部分的端部成为模式转换器40。在同轴导波管37a的中心延伸着内导体41，该内导体41的下端部经由内导体41的倾斜部41a被连接固定在平面天线部件31的中心。内导体41的倾斜部41a是朝着平面天线部件31扩开的形状，它的作用是使微波沿着水平方向均匀有效地传播。这样，微波经由同轴导波管37a的内导体41、内导体41的倾斜部41a而有效地向平面天线部件31传播。
等离子体处理装置100的各个构成部分与具备CPU的工序控制器50连接并被其控制。工序控制器50与由工序管理者为管理等离子体处理装置100而进行命令输入操作等的键盘、可以通过屏幕看到等离子体处理装置100的工作情况的显示器等构成的用户界面51连接。
此外，工序控制器50还与容纳记录着用来在工序控制器50的控制下实现在等离子体处理装置100中实施的各种处理的控制程序和处理条件数据等的方案的存储部52连接。
在必要的情况下，根据用户界面51发出的指令等，从存储部52中读取任意的方案并在工序控制器50中运行，这样，就能够在工序控制器50的控制下，在等离子体处理装置100中实施预期的处理。此外，上述控制程序或处理条件数据等的方案可以存储在例如CD-ROM、硬盘、软盘、闪存器等计算机可读取的存储介质中，或者还可以从其它装置，通过例如专用电路进行即时传送，从而在线使用。
在采用上述结构的RLSA方式的等离子体处理装置100中，作为多晶硅的等离子体氧化处理的条件，例如气体流量优选为，氩等稀有气体：100～3000mL/min，氧气：0.5～500mL/min，更加优选稀有气体：100～2000mL/min、氧气：0.5～52mL/min。
此外，从加快氧化速率的观点来看，处理气体中O2的比例优选是0.5～2.5％以下，1～2％则更佳。此外，优选腔室内压力是67～667Pa，温度为400～600℃，微波功率为2000～3500W。而且，等离子体处理时间优选是5～600秒，10～180秒则更好。所形成的氧化膜的膜厚也因对象不同而各异，但优选是1～12nm，2.2～5nm更佳。根据以上的条件，不仅能保持高氧化速率，同时还能够在多晶硅表面形成致密并且膜质优良的氧化膜。
使用等离子体处理装置100所实施的多晶硅的氧化处理，具体地讲，例如，可以通过以下步骤1～7来实施。
步骤1：时效处理
首先，在将所要处理的晶片W搬入腔室1之前实施时效处理，除去腔室1内残留的氢。因为即使腔室1内存在0.2％左右的氢，也会影响氧化膜的形成，从而降低成品率，因此，该处理是为了清理腔室1内的气氛而进行的。时效处理条件按照与后述的等离子体处理相同的方案，例如实施360秒左右。时效处理的优选时间是160～600秒。此外，时效处理也可以使用模拟晶片(Wd)，每处理一片晶片W进行一次。
步骤2：搬入晶片
步骤1的时效处理结束后，打开闸阀26将已经形成有多晶硅(栅极电极)的晶片W从搬入搬出口25搬入腔室1内，并载放在基座2上。
步骤3：升温/升压
从气体供给系统16的氩气供给源17及氧气供给源19，按照规定的流量经由气体导入部件15将氩气及氧气导入腔室1内，并保持为规定的压力。具体地讲就是，例如，将大流量的氩气设定为1500mL/min，氧气设定为5mL/min，并升压至533.3Pa的高压。此外，使晶片W的温度升温至500℃左右。这样，在处理前将气体导入腔室1内，成为比处理时高的高压、并升温，这样就能获得提高气体的传热性、加速晶片W的升温的效果。
步骤4：流量控制
保持步骤3的加热温度及压力不变，为了使处理气体的总流量变成500mL/min(sccm)，将氩气流量设定为495mL/min，氧气流量设定为5mL/min，并稳定处理气体的流量。此外，气体流量的控制也可以和后述的步骤5的工序压力控制同时实施。
步骤5：工序压力控制
保持步骤4的气体流量不变，将腔室1内的压力降压至例如大约为133.3Pa的处理压力，并稳定氧气的分压。
步骤6：等离子体处理
将来自微波发生装置39的微波经过匹配电路38而导入导波管37。微波依次通过矩形导波管37b、模式转换器40及同轴导波管37a、和内导体41，并经由内导体41的倾斜部41a呈放射状供给平面天线部件31，从平面天线部件31经过微波透过板28而均匀地辐射到腔室1内的晶片W的上方空间内。微波在矩形导波管37b内按照TE模式传播，该TE模式的微波在模式转换器40中被转换成TEM模式，并在同轴导波管37a内朝着平面天线部件31继续传播。从平面天线部件31经过微波透过板28而辐射到腔室1的微波，在腔室1内形成电磁场，氩气及氧气被等离子体化，利用该等离子体氧化在晶片W上所形成的多晶硅。微波从平面天线部件31的多个缝隙32a被辐射，由此，该微波等离子体变成大致5×1011～1×1013/cm3或者比它更高的高密度的等离子体，它的电子温度为0.7～2eV左右，等离子体密度的均匀性为±5％以下。因此，它的优点在于，不仅能够在低温并且短时间内进行氧化处理而形成薄的氧化膜，而且，利用低电子温度的等离子体，对底膜的离子等的等离子体损伤减少，能够形成致密优质的氧化膜。
步骤7：处理结束
在晶片W上形成氧化膜结束之后，压力、气体流量保持不变而终止等离子体，然后停止供给气体，接着，利用排气装置24排出腔室1内的气体，并使压力下降至常压。
在本发明所涉及的氧化膜的形成方法中，通过上述步骤1～7中所示的等离子体氧化处理则能够形成膜质优良的氧化膜，但是，作为其它的优选方式，在通过等离子体处理而形成氧化膜之后，也可以继续进行900～1200℃温度左右的热氧化处理。
下面，以构成半导体集成电路的闪存器元件为例，说明本发明方法所涉及的半导体装置的制造工序。图3A～图3D是闪存器元件200的制造工序的示意图。
首先，在图3A中，在已经被清洗干净的硅基板201上形成LOCOS氧化膜202。在硅基板201上还形成氧化膜203。
然后，在图3B中，除去被LOCOS氧化膜202所划分的存储单元区域的氧化膜203，按照规定膜厚形成隧道氧化膜204。可以利用图1中的等离子体处理装置100来形成隧道氧化膜204。形成隧道氧化膜204之后，形成第一多晶硅层205，以覆盖隧道氧化膜204。
然后，如图3C所示，依次形成第一氧化硅膜206、氮化膜207、第二氧化硅膜208，按照规定膜厚形成ONO层压结构的绝缘膜。
具体地讲就是，在图1的等离子体处理装置100中，将腔室1内排气至高真空状态，接着从气体导入部件15导入氩气及氧气，在加热至处理室内的压力为133Pa、晶片W的温度为500℃的状态下，经由平板天线部件31及微波透过板28供给微波功率为2750W的微波，从而生成高密度的等离子体。通过该高密度的等离子体，在第一多晶硅层205上形成膜厚大约为1～12nm的第一多晶硅氧化膜206，优选膜厚为2.2～5nm。对于该等离子体氧化处理中气体的流量，氧气比例优选为0.5～2.5％，例如，氩气流量优选是100～2000mL/min，氧气的气体流量优选是0.5～52mL/min。
接着，停止供给微波之后，停止导入氩气及氧气，对腔室1内进行排气。这样，如果氧化硅膜的形成结束，则从腔室1内搬出晶片W。
下面，利用CVD形成SiN膜。
即，使用热CVD装置，通过例如SiH2Cl2气体及氨气，根据750℃的成膜温度，在上述第一氧化硅膜206上按照5～7nm的膜厚形成氮化硅膜(Si3N4)207。
接着，通过热CVD法或者高密度等离子体处理法形成第二氧化硅膜208。
例如，在采用热CVD方法的情况下，使用SiH2Cl2气体(或者SiH4气体)和N2O气体，在800℃的温度条件下在氮化硅膜207上按照5～7nm的膜厚形成第二氧化硅膜208。
在采用高密度等离子体处理方法的情况下，从气体导入部件15导入SiH4气体或者Si2H6气体及氧气，在参照上述第一氧化硅膜206的成膜的条件下进行等离子体处理，这样，就在氮化膜207上形成第二氧化膜208。
通过以上方法形成ONO层压膜230。
上述工序结束之后，如图3D所示，在ONO层压膜230的上面层压第二多晶硅层209，根据需要可继续层积WSi等金属硅化物层(或者金属层)210。此外还形成SiN等的蚀刻停止层(图中未示)。利用光刻画出图形并进行蚀刻，最后，形成图中未示的源极(source)及漏极、接点等，这样就能够制造出闪存器元件200。
下面，对本发明所基于的试验进行说明。
图4是测定通过图1的等离子体处理装置100形成氧化膜时的处理气体(氩气及氧气)中的氧气比例、和氧化膜的膜厚及粗糙度(非均匀性)的关系的结果。作为等离子体处理条件，腔室内压力为133Pa，温度为500℃，微波功率为2750W，处理时间为180秒，为了使气体总流量变为500mL/min，使氩气流量在375～495mL/min、氧气流量在2.5～125mL/min(处理气体中氧气的比例为0.5～25％；氧气分压为0.66～33.25Pa)的范围发生改变。
从图4可知，随着O2比例(分压)增加，氧化膜的膜厚减少，氧化速率下降。此外，随着O2比例(分压)增加，氧化膜的均匀性也会降低。
但是，Ar中的O2比例在0.5～2.5％(氧分压为1.33～2.66Pa)的范围膜厚增大，Ar中的O2比例为1～2％(氧分压为1.33～1.995Pa)时膜厚将变成最大。
此外，如果O2比例为0.5～5％的范围，那么膜的均匀性也很好。如果考虑氧化速率，那么，O2比例优选在0.5～5％(氧分压为0.66～6.67Pa)，更加优选0.5～2.5％(氧分压为0.66～2.66Pa)。
下面，按照图5A～图5I中所示的概略顺序制造元件测试图形，对所得到的氧化膜的各种电气特性及物理特性进行了评估。
在图5A中，首先，通过热CVD在硅基板300上形成膜厚为100nm的绝缘膜301，接着，如图5B所示，通过CVD在绝缘膜301上形成膜厚为150nm的第一多晶硅层302。此时，通过在第一多晶硅层302上渗杂5×1020atom/cm3的P，并在800℃下加热15分钟实施P的扩散。
然后，在第一多晶硅层302上形成抗蚀剂膜(图中未示)，之后，在图5C中，通过光刻实施曝光、显像、蚀刻、清洗，从而刻出图形。
接着，在图5D中，对蚀刻后的各个多晶硅层302实施等离子体氧化处理，形成氧化膜303。该氧化膜303的形成是通过图1中的等离子体处理装置，在腔室内压力为133Pa，温度为500℃，微波功率为2750W的条件下，使用500mL/min的氩气以及5mL/min的氧气进行RLSA等离子体氧化处理而实施的。此外，为了进行比较，也通过HTO(HighTemperature Oxidizing高温氧化)-CVD处理、dry-热氧化处理进行二氧化硅膜的成膜。干-热氧化是通过900℃的氧气干热氧化实施的，以使氧化膜厚变为3.5nm。HTO-CVD使用SiH2Cl2和N2O，在780℃的温度下形成氧化膜。
下面，如图5E所示，通过HTO-CVD方法而形成膜厚为1600埃()的第二多晶硅层304，以覆盖氧化膜303。该第二多晶硅层304的成膜之后，通过使用POCl3的退火，使4×1020atom/cm3的磷扩散。
再者，如图5F所示，在形成抗蚀剂膜(图中未示)之后，利用光刻实施曝光、显影、蚀刻、洗净，刻出图形。
在图5G中，实施CVD、形成绝缘膜305，以覆盖通过上述方式而形成的电极，还如图5H所示而形成接点金属。接点金属306，通过光刻形成接点孔之后，通过溅射而埋入铝，然后再通过光刻进行曝光、显影、蚀刻，由此而实施。接点金属形成之后，在400℃的条件下对铝实施30分钟的H2烧结处理。
如图5I所示，在通过上述方法而形成的栅极电极310上连接探测器，用于各种电气特性的测定。
图6表示在栅极电极310中，利用AFM(原子力显微镜；AtomicForce Microscopy)测定通过HF处理并剥离氧化膜303之上的层之后的第一多晶硅层302的表面(10μm×10μm)，并比较表面粗糙度(粗糙度)的结果。此外，图7A～图7C是该测定中第一多晶硅层302的表面的测定结果的图片，图7A表示本发明的等离子体处理的结果，图7B表示HTO-CVD处理的结果，图7C表示干-热氧化处理的结果。
如图6及图7A～图7C所示，在实施干-热氧化处理时，表面粗糙度最大，此外，由于在第一多晶硅层302的表面形成有突起，并且该突起部分的氧化膜303的二氧化硅的膜厚变薄，因此导致耐压劣化。在进行HTO-CVD处理时，粗糙度得到改善，但在使用图1的等离子体处理装置100的等离子体处理中，粗糙度更小，致密且膜质优良。此外，在第一多晶硅层302的表面，热氧化处理类的突起未被确认。
图8A～图8C是表示第一多晶硅层302的截面的TEM(透射式电子显微镜)图片，图8A表示形成绝缘膜303之前(氧化处理前)的状态，图8B表示利用图1的等离子体处理装置100而实施本发明的氧化处理之后的状态，图8C表示热氧化处理后的状态。
如图8C所示，在第一多晶硅层302中，因高温引起的多晶硅的再结晶化非常显著，在本发明方法的图8B的情况下，与处理前的图8A相比也能够保持同等的结晶尺寸及平坦性。
接着，调制在渗杂有杂质的多晶硅上形成单层的氧化膜的样本，测定杂质的扩散状态。图9表示利用SIMS(二次离子质量分析法；Secondary Ion Mass Spectrometry)调查对渗杂有P的多晶硅层，使用图1的等离子体处理装置100，在腔室内压力为133Pa、温度为500℃，微波功率为2750W的条件下，使用500mL/min的氩气体及5mL/min的氧气进行RLSA等离子体氧化而形成氧化膜时、以及在1130℃的氧气条件下通过热氧化处理氧化多晶硅而形成氧化膜时的掺杂剂的深度方向分布的结果。同样，图10表示在渗杂有B的多晶硅层上同样形成氧化膜，利用SIMS进行测定时的深度方向分布。在图9、图10中，横坐标表示距离氧化膜表面的深度，三角符号表示多晶硅层与氧化膜的界面。
由图9可知，在热氧化的情况下，界面附近P的浓度明显高，由图10可知，界面附近B的浓度高，向氧化膜中的B的吸收很明显，多晶硅层中B的浓度也发生了变化。与此相对应，在本发明的等离子体处理的情况下，杂质的浓度及再扩散被控制，因此能够形成优质的氧化膜。
图11A～图11D表示对于与图9相同的样本，多晶硅层与氧化膜(二氧化硅)的交界处附近的截面，图11A及图11B表示利用TEM的测定图像、图11C及图11D表示利用EELS(电子能量损失分光法：Electron Energy Loss Spectroscopy)的测定图像。
从图11B及图11D中可知，在热氧化处理的情况下，观察在氧化膜与多晶硅层的界面上成为绝缘破坏起点的P的偏析。图11D中画圆圈的部分表示P偏析的区域。而在使用等离子体处理装置100实施氧化的情况下，如图11A及图11C所示，P的偏析未被发现，杂质的再扩散已被控制。
图12及图13是表示调查通过图5A～图5I的方法所获得的栅极电极310的绝缘特性的结果的图。
图12是比较通过本发明的等离子体处理所形成的氧化膜、通过HTO-CVD所形成的氧化膜及通过干-热氧化所形成的氧化膜的J-E曲线的图。图12的图的纵坐标的Jg表示经由栅极氧化膜而流动的每单位面积的漏电流。横坐标的Eox表示栅极绝缘膜上的电场强度，可通过下面的公式求得。
Eox＝外加电压/Tox
Tox＝(εox×ε0×电极面积)/C
此处，εox是氧化膜的介电常数，ε0是真空的介电常数，C是从栅极氧化膜的电容值C-V测定所求得的值。
J-E曲线对使用图1的等离子体处理装置100形成7nm膜厚的氧化膜的情况(a)、形成12nm膜厚的氧化膜的情况(b)、通过HTO-CVD形成12nm膜厚的氧化膜的情况(c)、通过干-热氧化形成15nm的氧化膜的情况(d)进行了比较。
由图12可知，如果与通过热氧化处理所形成的氧化膜进行比较，那么在通过使用图1的等离子体处理装置100所进行的氧化处理所获得的氧化膜中，Jg较小，无论膜厚如何，它的耐压性非常好。因此，7nm的等离子体氧化膜也具有很好的效果。
图13表示漏电流密度为1×10-6[A/cm2]时的电场强度与Tox的关系。由该图可知，与通过热氧化所形成的氧化膜相比，通过等离子体氧化所形成的氧化膜的耐压性更高。
此外，在本试验中，在图5D的工序中，在使用等离子体处理装置100形成3nm的氧化膜之后，在1000℃的温度下在氧气气氛中实施干-热氧化处理，对于膜厚总计为10nm的氧化膜的测试模型(pattern)(栅极电极)也实施测定，并在图中绘制曲线。由该结果可知，如果在等离子体氧化处理后实施热氧化，那么耐压也会改善。这种现象被认为是通过等离子体氧化进行容易产生面方位依存性的初期氧化过程，从而控制产生表面凹凸，之后即使进行热氧化，氧化膜的耐压也提高的结果。
接着测定了在等离子体氧化膜与热氧化膜中施加CCS＝-0.1A/cm2的压力时的Qbd。该结果表示热氧化膜的Qbd是0[C/cm2]，而等离子体氧化膜的Qbd是3.8[C/cm2]。由该结果可知，与热氧化膜相比，等离子体氧化膜的可靠性非常高。
图14及图15是表示调查通过图5A～图5I的方法所获得的栅极电极310的绝缘膜303的绝缘特性的结果的J-E曲线的图。
图14所示的J-E曲线是使用图1的等离子体处理装置100，按照Ar∶O2＝500∶5mL/min(sccm)的流量比供给Ar与O2，在处理压力为133.33Pa、微波功率为2750W、处理温度为500℃的条件下进行等离子体氧化处理而形成膜厚为7nm的氧化膜303时的测定结果。
另外，图15所示的J-E曲线是使用图1的等离子体处理装置100，按照Ar∶O2∶H2＝500∶5∶1mL/min(sccm)的流量比供给Ar、O2和H2，在与上述相同的处理压力、微波功率及处理温度的条件下进行等离子体氧化处理而形成与上述相同膜厚的氧化膜303时的测定结果。
由图14可知，在使用图1的等离子体处理装置100，并使用不存在氢的处理气体进行等离子体氧化处理而获得的氧化膜303中，在元件之间Jg的差别小，耐压性能非常好。相反，由图15可知，在通过同时供给氩气及氧气以及1mL/min(sccm)的氢进行等离子体氧化处理而获得的氧化膜303中，在元件之间Jg的误差大，耐压性能的误差也大。推测其原因，在氧化膜303的形成过程中，氢(自由基、离子)存在于等离子体中，这样，如果氢损伤进入多晶硅中以及在所形成的氧化膜中存在氢，则因氢脱离而形成电洞陷阱，从而使绝缘耐性变得不稳定。与被处理体是单结晶硅的情况相比，这种倾向在多晶硅的情况下尤为明显。
因此，从完善所形成的氧化硅膜(二氧化硅)的绝缘特性的观点来看，优选在使用图1的等离子体处理装置100实施等离子体氧化处理的处理气体中不包含氢。此外，由于优选在实施等离子体氧化处理的腔室1内不存在氢，因此，优选在等离子体氧化处理前，实施上述时效处理以除去氢。特别是在对多晶硅进行氧化处理形成多晶硅氧化膜的情况下，通过时效处理则能够大大改善绝缘特性。
以上阐述了本发明的实施方式，但本发明并非局限于上述实施方式，它可以进行多种变形。
例如，在图3A～图3D的实施方式中举闪存器元件200为例，本发明的氧化膜的形成方法对于形成通常的晶体管的栅极氧化膜、薄膜晶体管的栅极氧化膜也非常适用。例如，图16是在玻璃基板211上层压第一多晶硅层212，在它的上面形成有栅极氧化膜213及第二多晶硅层214的薄膜晶体管220的示意图。当在该薄膜晶体管220上形成栅极氧化膜213时，使用等离子体处理装置100，一边控制气体流量一边实施等离子体氧化处理，这样就能够以高氧化速率形成优质的氧化膜。
此外，在上述实施方式中，使用了包含氩气和氧气的处理气体进行氧化处理，还能够使用包含N2、NO、N2O、NO2、NH3等气体的处理气体。特别是通过在处理气体中混合包含氮的气体，在多晶硅与氧化膜的界面形成导入了氮的氧氮化膜，然后在它的上面形成未热氧化(加热)的氧化膜的两步氧化处理，这样就能够减少工序数量。而且，通过这种方式，不仅能够修复与多晶硅的界面的氧化膜缺陷，还能够提高半导体装置的可靠性，同时防止多晶硅中的杂质移动扩散到氧化膜中。
此外，也可以使用图1的等离子体处理装置100，在本实施方式中所形成的氧化硅膜上照射氩气和氧气的混合气体的等离子体，对氧化硅膜实施氮化处理形成氮化硅膜，并在它的上面形成热氧化膜。
工业上的可利用性
本发明最适合用于闪存器元件或晶体管等各种半导体装置的制造。

Claims (11)

1.一种氧化膜的形成方法，其特征在于：
是一种至少具有多晶硅层和形成在该多晶硅层上的氧化膜的半导体装置中的、所述氧化膜的形成方法，
包括如下工序，通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述多晶硅层实施等离子体处理，形成氧化膜。
2.根据权利要求1所述的氧化膜的形成方法，其特征在于：
所述等离子体处理中的压力为67～667Pa、处理温度为300～600℃。
3.根据权利要求1或2所述的氧化膜的形成方法，其特征在于：
所述处理室内的氧分压是0.66～2.66Pa。
4.一种半导体装置的制造方法，其特征在于，包括：
在基板上形成绝缘膜的工序；
在所述绝缘膜上形成第一多晶硅层的工序；
通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述第一多晶硅层实施等离子体处理，在该第一多晶硅层上形成氧化膜的工序；和
在所述氧化膜的上层形成第二多晶硅层的工序。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于：
所述处理室内的氧分压是0.66～2.66Pa。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于：
所述半导体装置是闪存器元件或者薄膜晶体管。
7.一种氧化膜的形成方法，其特征在于：
是一种至少具有多晶硅层和形成在该多晶硅层上的氧化膜的半导体装置中的、所述氧化膜的形成方法，其包括，
通过由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述多晶硅层实施等离子体处理，形成氧化膜的第一氧化工序；和
对通过所述第一氧化工序所形成的氧化膜实施热氧化处理的第二氧化工序。
8.根据权利要求7所述的氧化膜的形成方法，其特征在于：
所述处理室内的氧分压是0.66～2.66Pa。
9.一种控制程序，其特征在于：
当在计算机上操作、运行时，其控制所述等离子体处理装置以实施以下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述多晶硅层实施等离子体处理，形成氧化膜。
10.一种计算机存储介质，其特征在于：
是存储着在计算机上操作的控制程序的计算机存储介质，
当所述控制程序运行时，其控制所述等离子体处理装置以实施以下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述多晶硅层实施等离子体处理，形成氧化膜。
11.一种等离子体处理装置，其特征在于，包括：
用于利用等离子体处理被处理体的可真空排气的处理室；
通过具有多个缝隙的平面天线将微波导入所述处理室内而产生等离子体的等离子体供给源；和
进行控制的控制部，使得在所述处理室内，进行如下步骤，在由具有多个缝隙的平面天线将微波导入处理室内而产生等离子体的等离子体处理装置中，使用包含稀有气体和氧气、并且氧气相对稀有气体的比例为0.5～5％的处理气体，对所述多晶硅层实施等离子体处理，形成氧化膜。
CN200580029122A 2004-08-31 2005-08-30 氧化硅膜的形成方法及半导体装置的制造方法 Expired - Fee Related CN100587922C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004253530 2004-08-31
JP253530/2004 2004-08-31

Publications (2)

Publication Number Publication Date
CN101010787A true CN101010787A (zh) 2007-08-01
CN100587922C CN100587922C (zh) 2010-02-03

Family

ID=36000015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580029122A Expired - Fee Related CN100587922C (zh) 2004-08-31 2005-08-30 氧化硅膜的形成方法及半导体装置的制造方法

Country Status (7)

Country Link
US (1) US20090053903A1 (zh)
EP (1) EP1786030A4 (zh)
JP (1) JP4739215B2 (zh)
KR (1) KR100945770B1 (zh)
CN (1) CN100587922C (zh)
TW (1) TW200620471A (zh)
WO (1) WO2006025363A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034179B2 (en) 2008-02-08 2011-10-11 Tokyo Electron Limited Method for insulating film formation, storage medium from which information is readable with computer, and processing system
US8592284B2 (en) 2008-08-20 2013-11-26 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN109023307A (zh) * 2018-09-05 2018-12-18 朱广智 一种微波等离子真空镀膜设备及使用方法
CN113629161A (zh) * 2021-08-04 2021-11-09 苏州拓升智能装备有限公司 间歇等离子体氧化方法和装置、太阳电池的制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5128172B2 (ja) * 2006-04-28 2013-01-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5089121B2 (ja) * 2006-09-29 2012-12-05 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびプラズマ処理装置
JP5121217B2 (ja) * 2006-12-05 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
JP4792097B2 (ja) 2009-03-25 2011-10-12 株式会社東芝 不揮発性記憶装置及びその製造方法
JP5551946B2 (ja) * 2010-03-10 2014-07-16 東京エレクトロン株式会社 表面平坦化方法
US8741394B2 (en) * 2010-03-25 2014-06-03 Novellus Systems, Inc. In-situ deposition of film stacks
KR102414099B1 (ko) * 2018-10-23 2022-06-29 주식회사 원익아이피에스 기판 처리 시스템 및 이를 이용한 박막 증착 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5812403A (en) * 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
US6197701B1 (en) * 1998-10-23 2001-03-06 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
ATE514181T1 (de) * 2000-03-13 2011-07-15 Tadahiro Ohmi Verfahren zur ausbildung eines dielektrischen films
KR100473856B1 (ko) * 2000-12-28 2005-03-07 (주)쎄미시스코 플라즈마 챔버의 공정 상태 관찰방법
US6514870B2 (en) * 2001-01-26 2003-02-04 Applied Materials, Inc. In situ wafer heat for reduced backside contamination
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
KR100486278B1 (ko) * 2002-11-11 2005-04-29 삼성전자주식회사 신뢰성이 향상된 게이트 산화막 형성방법
JP2004343031A (ja) * 2002-12-03 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法
JP4408653B2 (ja) * 2003-05-30 2010-02-03 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7041562B2 (en) * 2003-10-29 2006-05-09 Freescale Semiconductor, Inc. Method for forming multiple gate oxide thickness utilizing ashing and cleaning

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034179B2 (en) 2008-02-08 2011-10-11 Tokyo Electron Limited Method for insulating film formation, storage medium from which information is readable with computer, and processing system
US8592284B2 (en) 2008-08-20 2013-11-26 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN109023307A (zh) * 2018-09-05 2018-12-18 朱广智 一种微波等离子真空镀膜设备及使用方法
CN113629161A (zh) * 2021-08-04 2021-11-09 苏州拓升智能装备有限公司 间歇等离子体氧化方法和装置、太阳电池的制备方法
CN113629161B (zh) * 2021-08-04 2024-06-07 苏州拓升智能装备有限公司 间歇等离子体氧化方法和装置、太阳电池的制备方法

Also Published As

Publication number Publication date
EP1786030A4 (en) 2011-06-29
JP4739215B2 (ja) 2011-08-03
CN100587922C (zh) 2010-02-03
US20090053903A1 (en) 2009-02-26
KR20070047769A (ko) 2007-05-07
WO2006025363A1 (ja) 2006-03-09
EP1786030A1 (en) 2007-05-16
JPWO2006025363A1 (ja) 2008-05-08
TW200620471A (en) 2006-06-16
KR100945770B1 (ko) 2010-03-08

Similar Documents

Publication Publication Date Title
US6897149B2 (en) Method of producing electronic device material
KR100914542B1 (ko) 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법, 플라즈마 처리 장치 및 이 플라즈마 처리 장치를 제어하는 컴퓨터 판독 가능한 기억 매체
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
US8003484B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20060269694A1 (en) Plasma processing method
US20120184107A1 (en) Semiconductor device manufacturing method
US8026187B2 (en) Method of forming silicon oxide film and method of production of semiconductor memory device using this method
TW200903643A (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus
JP4739215B2 (ja) 酸化膜の形成方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JPWO2006132262A1 (ja) プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
TWI416627B (zh) A plasma oxidation treatment method and a plasma processing apparatus
CN101834133B (zh) 氧化膜的氮化处理方法和等离子体处理装置
CN102165568B (zh) 硅氧化膜的形成方法和装置
JP4975622B2 (ja) 半導体装置の製造方法
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20150830

EXPY Termination of patent right or utility model