[go: up one dir, main page]

JP4852792B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4852792B2
JP4852792B2 JP2001101597A JP2001101597A JP4852792B2 JP 4852792 B2 JP4852792 B2 JP 4852792B2 JP 2001101597 A JP2001101597 A JP 2001101597A JP 2001101597 A JP2001101597 A JP 2001101597A JP 4852792 B2 JP4852792 B2 JP 4852792B2
Authority
JP
Japan
Prior art keywords
trench
forming
insulating layer
corner portion
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001101597A
Other languages
English (en)
Other versions
JP2002299621A (ja
Inventor
英司 石川
憲司 近藤
孝明 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001101597A priority Critical patent/JP4852792B2/ja
Priority to US10/108,443 priority patent/US6797588B2/en
Publication of JP2002299621A publication Critical patent/JP2002299621A/ja
Application granted granted Critical
Publication of JP4852792B2 publication Critical patent/JP4852792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、トレンチ内に熱酸化膜を形成した構造を有する半導体装置及びその製造方法に関するもので、特に、トレンチゲート構造の半導体装置に用いて好適である。
【０００２】
【従来の技術】
従来、トレンチゲート構造の耐圧を向上させる手法として、図１２に示すようにゲート絶縁膜Ｊ１の薄膜化が起こり易いトレンチコーナー部Ｊ２に丸みを持たせることで電界集中を緩和させる方法がある。また、ゲート絶縁膜として使用される酸化膜の厚膜化もしくはゲート絶縁膜としてＯＮＯ膜を採用することによるゲート絶縁膜自体の電界強度耐性を向上させる方法がある。
【０００３】
しかしながら、トレンチコーナー部に丸みを持たせる方法の場合、熱酸化及び熱酸化膜除去を繰り返したり、等方性エッチングを施すことでトレンチコーナー部を丸めたりすることになるため、トレンチの側壁が削られてトレンチ幅が変動するなどデバイス特性の変動を引き起こす。
【０００４】
また、ゲート絶縁膜として使用される酸化膜の厚膜化によると、トレンチコーナー部だけでなく、ゲート絶縁膜のうちチャネル形成に使用される部分においても厚膜となり、デバイス特性の変動を引き起こしてしまう。
【０００５】
このため、本発明者らはＯＮＯ膜を採用することについて検討を行ったが、この場合にもトレンチの上部、底部のコーナー部において電界集中が発生し、これにより耐圧が低下するということが分かった。そこで、本発明者らは先に特願２０００−１０１５４号において、トレンチの上部、底部のコーナー部における耐圧向上を図った半導体装置を提案している。この半導体装置の製造方法を図１３に示す。
【０００６】
図１３（ａ）に示すように、トレンチＪ３を形成したのち、熱酸化によってトレンチＪ３の内壁にシリコン酸化膜Ｊ４を形成し、等方性エッチングによりトレンチＪ３の内壁においてシリコン酸化膜Ｊ４を所定膜厚除去する。次に、図１３（ｂ）に示すように、シリコン酸化膜Ｊ４の上にシリコン窒化膜Ｊ５を成膜し、さらに異方性エッチングを施すことで、図１３（ｃ）に示すように、トレンチＪ３の側面にのみシリコン窒化膜Ｊ５を残す。その後、熱酸化を行うことで、図１３（ｄ）に示すように、シリコン窒化膜Ｊ５上及びトレンチコーナー部Ｊ６におけるシリコン酸化膜Ｊ４上にシリコン酸化膜Ｊ７を形成する。
【０００７】
このような方法により、チャネル領域が形成される部分においてはシリコン窒化膜Ｊ５を残し、トレンチＪ３の上部、底部のコーナー部Ｊ６、Ｊ８におけるシリコン酸化膜Ｊ４、Ｊ７の膜厚が厚くなるようにしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のようにチャネル領域が形成される部分においてはシリコン窒化膜Ｊ５を残し、トレンチＪ３の上部、底部のコーナー部Ｊ６、Ｊ８におけるシリコン酸化膜Ｊ４、Ｊ７の膜厚を厚くする場合、トレンチＪ３の入口側が狭くなったオーバハング形状となる。このため、図１４に示すように、ゲート電極形成のためのポリシリコン層Ｊ９を成膜した際に、「す」と呼ばれる空洞部Ｊ１０が形成され、デバイス特性の変動を発生させるという問題がある。
【０００９】
本発明は上記点に鑑みて、チャネル形成部のゲート絶縁膜の厚膜化を抑制し、ゲート電極の埋め込み性を向上させるために、トレンチ上部のコーナー部のゲート絶縁膜の膜厚を厚くできるようにすることを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するためには、半導体基板（１〜４）の一面に形成されたトレンチ（５）の内壁に絶縁膜（６）が形成されてなる半導体装置において、トレンチは、該トレンチの入口に相当するトレンチコーナー部（５ａ）において、該トレンチのうちトレンチコーナー部よりも深い領域よりトレンチ幅が広く形成されており、絶縁膜は、トレンチコーナー部において、トレンチの側面のうちトレンチコーナー部よりも深い領域より膜厚が厚くなっている構成とすることができる。
【００１１】
このような構成においては、電界集中が生じ易いトレンチコーナー部において絶縁膜の膜厚が厚くなるようにしているため、この部位における耐圧を向上させることができる。
【００１２】
トレンチは、該トレンチの入口に相当するトレンチコーナー部（５ａ）において段差が形成されており、絶縁膜は、トレンチコーナー部において、トレンチの側面のうちトレンチコーナー部よりも深い領域より段差分膜厚が厚くなっている構成とすることができる。このように、トレンチコーナー部に段差を設け、この段差において絶縁膜を厚くすることで、上記と同様の効果を得ることができる。
【００１３】
なお、トレンチコーナー部において丸め処理を施すことにより、より電界集中が緩和され、より上記効果を得ることができる。
【００１８】
請求項１に記載の発明では、半導体基板の一面側に第１絶縁層（２０）を配置すると共に、該第１絶縁層に対して第１の開口部を形成し、この第１絶縁層をマスクとして用いた異方性エッチングを施すことで、第１のトレンチ幅でトレンチの入口に相当するトレンチコーナー部（５ａ）を形成する工程と、第１絶縁層を残したままの状態で、半導体基板の一面側において、トレンチコーナー部内を含むように第２絶縁層（２１）を形成する工程と、第２絶縁層をエッチバックすることで、第２絶縁層に対して第１のトレンチ幅よりも狭い第２の開口部を形成する工程と、第１、第２絶縁層をマスクとしたエッチングを施すことで、トレンチのうちトレンチコーナー部よりも深い領域を第１のトレンチ幅よりも狭い第２のトレンチ幅で形成する工程と、トレンチの内壁に第３絶縁層を形成し、該第３絶縁層と第１、第２絶縁層とにより絶縁膜を構成する工程とを含んでいることを特徴としている。このような製造方法により、半導体基板（１〜４）の一面に形成されたトレンチ（５）の内壁に絶縁膜（６）が形成されてなる半導体装置において、トレンチは、該トレンチの入口に相当するトレンチコーナー部（５ａ）において、該トレンチのうちトレンチコーナー部よりも深い領域よりトレンチ幅が広く形成されており、絶縁膜は、トレンチコーナー部において、トレンチの側面のうちトレンチコーナー部よりも深い領域より膜厚が厚くなっている構成の半導体装置を製造することが可能である。
【００１９】
請求項２に記載の発明では、半導体基板の一面側にマスク材（４１）を配置すると共に、該マスク材に対して第１の開口部を形成し、この第１のマスク材をマスクとした熱処理を行うことでＬＯＣＯＳ酸化膜（４２）を形成し、該ＬＯＣＯＳ酸化膜のバーズビーク部によって、第１のトレンチ幅でトレンチの入口に相当するトレンチコーナー部（５ａ）を形成する工程と、マスク材を除去したのち、半導体基板の一面側において、トレンチコーナー部内を含むように第１絶縁層（１１）を形成する工程と、第１絶縁層のうち、トレンチコーナー部内に形成された領域に、第１のトレンチ幅よりも狭い第２の開口部を形成する工程と、第１絶縁層をマスクとしたエッチングを施すことで、トレンチのうちトレンチコーナー部よりも深い領域を第１のトレンチ幅よりも狭い第２のトレンチ幅で形成する工程と、トレンチの内壁に第２絶縁層を形成し、該第２絶縁層と第１絶縁層とにより絶縁膜を構成する工程とを含んでいることを特徴としている。このような製造方法によっても、請求項１と同様の半導体装置を製造することができる。
【００２０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２１】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態にかかる半導体装置の断面構成を示す。この半導体装置は、パワーＭＯＳＦＥＴ、ＩＧＢＴ等のトレンチゲート構造を持つトランジスタを有している。
【００２２】
図１において、ｎ+型あるいはｐ+型のシリコン基板１上にｎ-型ドリフト層２が形成され、その上にｐ型ベース領域３が形成されている。ｐ型ベース領域３の表層部にはｎ+型ソース領域４が形成され、これらシリコン基板１、ｎ-型ドリフト層２、ｐ型ベース領域３およびｎ+型ソース領域４によって半導体基板が構成されている。この半導体基板には、ｎ+型ソース領域４及びｐ型ベース領域３を貫通してｎ-型ドリフト層２に達するようにトレンチ５が形成されている。
【００２３】
トレンチ５は、トレンチ５の入口に相当するトレンチコーナー部５ａにおいて、それよりも深い領域よりも幅が大きくなった段付き形状をなしている。具体的には、トレンチコーナー部５ａにおいて１μｍ程度の幅（第１のトレンチ幅）を成し、トレンチコーナー部５ａよりも深い部分において０．６μｍ程度の幅（第２のトレンチ幅）を成して構成されている。この段付き部分の深さはｎ+型ソース領域４の接合深さよりも浅く構成され、トレンチ５の側壁に形成されるチャネル領域にかからない構成となっている。
【００２４】
そして、このトレンチ５の内壁にはシリコン酸化膜で構成されたゲート絶縁膜６が形成されている。このゲート絶縁膜６は、トレンチ側面におけるトレンチコーナー部５ａよりも深い領域では均等な膜厚となっているが、トレンチコーナー部５ａでは、それよりも深い領域と比べてトレンチコーナー部５ａの段差分、つまりトレンチコーナー部５ａにおけるトレンチ幅と、それより深い領域におけるトレンチ幅との差の半分、膜厚が厚くなっている。
【００２５】
また、トレンチ５内におけるゲート絶縁膜６の表面にはゲート電極７が形成されている。そして、ゲート電極７上を含み、ｐ型ベース領域３及びｎ+型ソース領域４の上にはＢＰＳＧ等からなる層間絶縁膜８が形成されている。この層間絶縁膜８に形成されたコンタクトホールを介して、ｐ型ベース領域３及びｎ+型ソース領域４に電気的に接続されたソース電極９やゲート、ドレインに接続された各電極（図示せず）が形成され、図１に示すトランジスタが構成されている。
【００２６】
このような構成においては、電界集中が生じ易いトレンチコーナー部５ａにおいてゲート絶縁膜の膜厚が厚くなるようにしているため、この部位における耐圧を向上させることができる。また、ゲート絶縁膜６のうち、トレンチ側面におけるトレンチコーナー部５ａよりも深い領域、つまりチャネル領域が形成される領域は、膜厚が厚くならないようにしているため、デバイス特性の変動を引き起こすことを防止することができる。
【００２７】
次に、図１に示す半導体装置の製造方法について、図２、図３に示す工程図を参照して説明する。
【００２８】
まず、図２（ａ）に示す工程では、ｐ+型あるいはｎ+型のシリコン基板１を用意し、このシリコン基板１の上にｎ-型ドリフト層２を成膜する。ついで、ｐ型ベース領域３、ｎ+型ソース領域４をイオン注入及び熱拡散によって順次形成する。このとき、ｐ型ベース領域３の深さを２〜３μｍ、ｎ+型ソース領域４の深さを０．５μｍとしている。
【００２９】
次に、図２（ｂ）に示す工程では、第１のマスク材となるレジスト１０を堆積したのち、フォトリソグラフィによってレジスト１０をパターニングすることで、レジスト１０に開口部（第１の開口部）を形成する。続いて、図２（ｃ）に示す工程では、パターニングされたレジスト１０をマスクとして用い、異方性ドライエッチングによって、トレンチ５のうちトレンチ幅が大きくされるトレンチコーナー部５ａを形成する。そして、レジスト１０をＯ2アッシング及びＨ2ＳＯ4／Ｈ2Ｏ2によって除去したのち、必要に応じて犠牲酸化及び犠牲酸化膜除去を行うことでトレンチコーナー部５ａの丸め処理及びエッチングダメージ除去を行う。
【００３０】
次に、図２（ｄ）に示す工程では、０．１μｍ程度熱酸化を行ったのち、第１絶縁層となるＵＳＧ（Undoped Silicate Glass）膜１１を０．６μ程度デポジションする。
【００３１】
そして、図３（ａ）に示す工程では、アニール処理を行ったのち、ＵＳＧ膜１１の上にレジスト１２を堆積し、フォトリソグラフィによってレジスト１２をパターニングする。続いて、パターニングされたレジスト１２をマスクとして用い、異方性ドライエッチングによってＵＳＧ膜１１をパターニングする。これにより、ＵＳＧ膜１１に、トレンチコーナー部５ａを形成した際に用いたレジスト１０よりも小さな幅の開口部（第２の開口部）が形成される。
【００３２】
次に、図３（ｂ）に示す工程では、レジスト１２をＯ2アッシング及びＨ2ＳＯ4／Ｈ2Ｏ2によって除去したのち、パターニングされたＵＳＧ膜１１をマスクとして用いた異方性ドライエッチングを行うことでトレンチ５を形成する。このとき、トレンチ５の深さを２μｍとしている。
【００３３】
この後、必要に応じてエッチング堆積物を除去したのち、ケミカルドライエッチング、犠牲酸化及び犠牲酸化膜除去を行うことで、トレンチコーナー部５ａやトレンチ底部の丸め処理及びエッチングダメージ除去を行う。
【００３４】
その後、図３（ｃ）に示す工程では、ゲート酸化（熱酸化）により第２絶縁層となるシリコン酸化膜を形成することで、このシリコン酸化膜とＵＳＧ膜１１とによりゲート絶縁膜６を形成する。これにより、ゲート絶縁膜６は、トレンチ側面におけるトレンチコーナー部５ａよりも深い領域では均等な膜厚となる。一方、トレンチコーナー部５ａでは、先に形成されたＵＳＧ膜１１もゲート絶縁膜６となり、トレンチコーナー部５よりも深い領域と比べてトレンチコーナー部５ａの段差分、膜厚が厚くなる。そして、ドープトポリシリコン膜を成膜すると共に、このドープトポリシリコン膜をエッチバックすることでゲート電極７を形成したのち、この後の製造工程については図示しないが層間絶縁膜８の形成、層間絶縁膜８に対するコンタクトホールの形成、ソース電極１０等の電極形成を行うことで、図１に示す半導体装置が完成する。
【００３５】
以上のような製造方法によれば、トレンチコーナー部５ａにおいて、それより深い領域よりゲート絶縁膜６の膜厚が厚くなるようにできるが、ゲート酸化時にトレンチコーナー部５ａに予め厚いＵＳＧ膜１１が配置されているために、この部位における熱酸化成長が抑制される。このため、トレンチ５の入口側が狭くなったオーバハング形状となることを防止でき、ゲート電極７を形成する際におけるドープトポリシリコン層の埋め込み性を良好にすることができるため、「す」が発生することを防止することができる。これにより、デバイス特性の変動を防止することができる。また、トレンチコーナー部５ａにおけるゲート絶縁膜６の膜厚は、トレンチコーナー部５ａにおけるトレンチ幅に基づいて制御されるため、トレンチコーナー部５ａにおけるトレンチ幅に基づいて自由に耐圧設計を行うことができる。
【００３６】
なお、トレンチマスク（ここではＵＳＧ膜１１）をゲート絶縁膜形成時に残しておき、トレンチマスクによってトレンチコーナー部５ａにおけるゲート絶縁膜厚を稼ぐようにすれば、上記と同様の効果を得られるとも考えられる。しかしながら、図４（ａ）に示すように、トレンチコーナー部５ａに段差が形成されずに角張った形状となっていると結局その部分においてゲート絶縁膜６が薄膜化してしまう。このため、図４（ｂ）に示す本実施形態のように、トレンチコーナー部５ａに段差を形成し、好ましくはその部分に丸め処理を行うことで、ゲート絶縁膜６が薄膜化することを防止することができる。
【００３７】
（第２実施形態）
本実施形態では、上記実施形態と異なる方法により、図１に示す半導体装置を製造する場合について説明する。本実施形態における半導体装置の製造方法について、図５に示す製造工程図に基づいて説明する。
【００３８】
まず、図５（ａ）に示す工程では、図２（ａ）と同様の工程を施し、ｎ+型あるいはｐ+型のシリコン基板１の上にｎ-型ドリフト層２を形成すると共に、ｎ-型ドリフト層２にｐ型ベース領域３及びｎ+型ソース領域４を形成する。続いて、図５（ｂ）に示す工程では、図２（ｂ）と同様の工程を施し、レジスト１０をパターニングして開口部を形成する。このとき、開口部における開口幅を第１実施形態よりも狭めるようにする。次に、レジスト１０をマスクとした等方性エッチングを施すことで、トレンチ５のうちトレンチ幅が大きくされるトレンチコーナー部５ａを形成する。そして、第１実施形態と同様の方法によってレジスト１０を除去したのち、図５（ｄ）に示す工程において、図２（ｄ）と同様の工程を行い、この後は、図３（ａ）〜（ｃ）と同様の工程を行うことで、図１に示す半導体装置が完成する。
【００３９】
このように、トレンチコーナー部５ａにおける段差を等方性エッチングによって形成するようにしても第１実施形態と同様の効果を得ることができる。
【００４０】
（第３実施形態）
本実施形態では、上記第１、第２実施形態と異なる方法により、図１に示す半導体装置を製造する場合について説明する。本実施形態における半導体装置の製造方法について、図６、図７に示す製造工程図に基づいて説明する。
【００４１】
まず、図６（ａ）に示す工程では、図２（ａ）と同様の工程を施し、ｎ+型あるいはｐ+型のシリコン基板１の上にｎ-型ドリフト層２を形成すると共に、ｎ-型ドリフト層２にｐ型ベース領域３及びｎ+型ソース領域４を形成する。続いて、図６（ｂ）に示す工程では、図２（ｂ）に示すレジスト１０に代えて第１絶縁層となるシリコン酸化膜２０を堆積し、このシリコン酸化膜２０をパターニングして開口部を形成する。そして、図６（ｃ）に示す工程では、シリコン酸化膜２０をマスクとして用いて、図２（ｃ）に示す工程と同様の方法でトレンチコーナー部５ａを形成する。
【００４２】
次に、図６（ｄ）に示す工程では、第２絶縁層となるシリコン酸化膜２１をデポジションする。これにより、トレンチコーナー部５ａ及びシリコン酸化膜２０がシリコン酸化膜２１で覆われる。そして、図７（ａ）に示す工程において、シリコン酸化膜２１をエッチバックする。これにより、シリコン酸化膜２１のうちトレンチコーナー部５ａ及びシリコン酸化膜２０の側面の部分が残った状態となり、この残ったシリコン酸化膜２１は、トレンチコーナー部５ａ及びシリコン酸化膜２０の側面から一定間隔となる。
【００４３】
続いて、図７（ｂ）に示す工程では、シリコン酸化膜２０、２１をマスクとして用い、図３（ｂ）と同様の方法によりトレンチ５を形成する。このとき、上述したようにトレンチコーナー部５ａ及びシリコン酸化膜２０の側面から一定間隔でシリコン酸化膜２１が残った状態とされていることから、トレンチコーナー部５ａに対して自己整合的にトレンチ５が形成される。この後は、図３（ｃ）と同様にゲート酸化で第３絶縁層となるシリコン酸化膜を形成することでゲート絶縁膜６を形成し、さらに、ゲート電極７の形成工程等を行うことで、図１に示した半導体装置が完成する。
【００４４】
以上のような製造工程を用いても第１実施形態と同様の効果を得ることができる。さらに、本実施形態の製造方法によれば、トレンチ５のうちトレンチコーナー部５ａとそれより深い領域との形成位置が自己整合的に規定されるため、これらの形成位置がマスクずれによってばらつくことを防止することができるという効果も得られる。
【００４５】
（第４実施形態）
本実施形態では、上記第１実施形態におけるゲート絶縁膜６をシリコン酸化膜、シリコン窒化膜、シリコン酸化膜からなるＯＮＯ膜で形成する場合について説明する。本実施形態における半導体装置の製造方法について、図８に示す製造工程図に基づいて説明する。
【００４６】
まず、第１実施形態に示した図２（ａ）〜（ｃ）に示す工程を行い、トレンチ５のうちのトレンチコーナー部５ａを形成する。続いて、図８（ａ）に示す工程において、シリコン酸化膜３１、シリコン窒化膜３２、シリコン酸化膜３３からなるＯＮＯ膜３４を順に積層する。この後、図８（ｂ）に示す工程では、図３（ａ）と同様の工程を施してＯＮＯ膜３４をパターニングし、ＯＮＯ膜３４に開口部を形成する。そして、図８（ｃ）に示す工程では、図３（ｂ）と同様の工程を行い、この後の製造工程は図示しないが、図３（ｃ）と同様にゲート酸化によるゲート絶縁膜６の形成工程、ゲート電極７の形成工程等を行うことで、図１に示した半導体装置が完成する。
【００４７】
このように、ゲート絶縁膜６をＯＮＯ膜で構成しても第１実施形態と同様の効果を得ることができる。
【００４８】
（第５実施形態）
本実施形態では、上記第１〜第３実施形態と異なる方法により、図１に示す半導体装置を製造する場合について説明する。本実施形態における半導体装置の製造方法について、図９、図１０に示す製造工程図に基づいて説明する。
【００４９】
まず、図９（ａ）に示す工程では、図２（ａ）と同様の工程を施し、ｎ+型あるいはｐ+型のシリコン基板１の上にｎ-型ドリフト層２を形成すると共に、ｎ-型ドリフト層２にｐ型ベース領域３及びｎ+型ソース領域４を形成する。続いて、図９（ｂ）に示す工程では、マスク材となるシリコン窒化膜４１を堆積したのち、フォトリソグラフィによってシリコン窒化膜４１をパターニングする。続いて、図９（ｃ）に示す工程では、熱酸化（ＬＯＣＯＳ酸化）を行うことで、シリコン窒化膜４１が開口した部位において厚いＬＯＣＯＳ酸化膜４２を形成する。これにより、ＬＯＣＯＳ酸化膜４２がｎ+型ソース領域４の領域内に形成され、ＬＯＣＯＳ酸化膜４２のいわゆるバーズビークと呼ばれる部分によりトレンチコーナー部５ａが形成される。
【００５０】
次に、図９（ｄ）に示す工程では、ＬＯＣＯＳ酸化膜４２の上にＵＳＧ膜４３をデポジションする。そして、図１０（ａ）に示す工程において、図３（ａ）と同様の工程によりＵＳＧ膜４３及びＬＯＣＯＳ酸化膜４２に開口部を形成する。さらに、図１０（ｂ）に示す工程において、図３（ｂ）と同様の工程によりトレンチ５を形成したする。この後の製造工程は図示しないが図３（ｃ）と同様にゲート酸化によるゲート絶縁膜６の形成工程、ゲート電極７の形成工程等を行うことで、図１に示した半導体装置が完成する。
【００５１】
このように、ＬＯＣＯＳ酸化膜４２のバースビーク部分によってトレンチコーナー部５ａが形成されるようにしても第１実施形態と同様の効果を得ることが可能である。
【００５２】
（他の実施形態）
上記第１実施形態ではシリコン酸化膜によってゲート絶縁膜６を形成する場合について説明したが、上述のように、チャネル領域が形成される部分においてはシリコン窒化膜を残し、トレンチの上部、底部のコーナー部におけるシリコン酸化膜の膜厚を厚くした半導体装置に対して適用することもできる。この場合における半導体装置の製造方法は、図３（ｃ）に示したゲート酸化を行った後に、図１３（ａ）〜（ｄ）に示す工程を行えば良い。
【００５３】
なお、本実施形態の製造工程によってトレンチ側面にのみシリコン窒化膜が残されたＯＮＯ膜からなるゲート絶縁膜６を形成した場合、ゲート酸化時にシリコン窒化膜が除去された領域において熱酸化速度が高くなり、ゲート絶縁膜６の厚膜化によるＶｔバラツキが発生し得る。しかしながら、上述したようにトレンチコーナー部５ａに予め厚いＵＳＧ膜１１が配置されているため、この部位における熱酸化成長を抑制することができる。このため、ゲート絶縁膜６の厚膜化によるＶｔバラツキを抑制することができる。
【００５４】
実験的に、▲１▼シリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを積層したＯＮＯ膜でゲート絶縁膜６構成した場合と、▲２▼ＯＮＯ膜で構成すると共にトレンチ側面にのみシリコン窒化膜が残るようにした場合とに対して、上記各実施形態で示したようなトレンチコーナー部５ａにおける段差を形成した場合としない場合それぞれＶｔバラツキを調べた。その結果を図１１に示す。
【００５５】
この図に示されるように、トレンチコーナー部５ａにおける段差を形成しない場合には、ゲート絶縁膜６をＯＮＯ膜で構成した場合と比べ、トレンチ側面にのみシリコン窒化膜が残るようにした場合のＶｔバラツキが大きくなっているが、段差を形成した場合には、どちらの場合にもＶｔバラツキがあまり変わらないことが分かる。このように、トレンチコーナー部５ａに段差を形成することにより、Ｖｔバラツキを抑制することも可能となる。
【００５６】
また、上記第１、第２実施形態ではレジスト１０をトレンチマスクとして用いてトレンチコーナー部５ａの段差を形成しているが、レジスト１０に代えてシリコン酸化膜等をマスク材として用いても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置の製造工程を示す図である。
【図３】図２に続く半導体装置の製造工程を示す図である。
【図４】トレンチコーナー部５ａに段差を形成しない場合と形成する場合とを比較した説明図である。
【図５】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図６】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図７】図６に続く半導体装置の製造工程を示す図である。
【図８】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図９】本発明の第５実施形態における半導体装置の製造工程を示す図である。
【図１０】図９に続く半導体装置の製造工程を示す図である。
【図１１】トレンチコーナー部５ａに段差を形成しない場合と形成する場合とを比較したＶｔバラツキを示す図である。
【図１２】従来のトレンチコーナー部Ｊ２に丸みを設けた場合を示す断面図である。
【図１３】本発明者らが先に提案した半導体装置の製造工程を示す図である。
【図１４】「す」が形成された様子を示す断面図である。
【符号の説明】
１…シリコン基板、２…ｎ-型ドリフト層、３…ｐ型ベース領域、
４…ｎ+型ソース領域、５…トレンチ、５ａ…トレンチコーナー部、
６…ゲート絶縁膜、７…ゲート電極、８…層間絶縁膜、９…ソース電極。

Claims (3)

  1. 半導体基板（１）の一面に形成されたトレンチ（５）の内壁に絶縁膜（６）が形成されている半導体装置の製造方法において、
    前記半導体基板の一面側に第１絶縁層（２０）を配置すると共に、該第１絶縁層に対して第１の開口部を形成し、この第１絶縁層をマスクとして用いた異方性エッチングを施すことで、第１のトレンチ幅で前記トレンチの入口に相当するトレンチコーナー部（５ａ）を形成する工程と、
    前記第１絶縁層を残したままの状態で、前記半導体基板の一面側において、前記トレンチコーナー部内を含むように第２絶縁層（２１）を形成する工程と、
    前記第２絶縁層をエッチバックすることで、前記第２絶縁層に対して前記第１のトレンチ幅よりも狭い第２の開口部を形成する工程と、
    前記第１、第２絶縁層をマスクとしたエッチングを施すことで、前記トレンチのうち前記トレンチコーナー部よりも深い領域を前記第１のトレンチ幅よりも狭い第２のトレンチ幅で形成する工程と、
    前記トレンチの内壁に第３絶縁層を形成し、該第３絶縁層と前記第１、第２絶縁層とにより前記絶縁膜を構成する工程とを含んでいることを特徴とする半導体装置の製造方法。
  2. 半導体基板（１）の一面に形成されたトレンチ（５）の内壁に絶縁膜（６）が形成されている半導体装置の製造方法において、
    前記半導体基板の一面側にマスク材（４１）を配置すると共に、該マスク材に対して第１の開口部を形成し、この第１のマスク材をマスクとした熱処理を行うことでＬＯＣＯＳ酸化膜からなる第１絶縁層（４２）を形成し、該ＬＯＣＯＳ酸化膜のバーズビーク部によって、第１のトレンチ幅で前記トレンチの入口に相当するトレンチコーナー部（５ａ）を形成する工程と、
    前記第１絶縁層のうち、前記トレンチコーナー部内に形成された領域に、前記第１のトレンチ幅よりも狭い第２の開口部を形成する工程と、
    前記第１絶縁層をマスクとしたエッチングを施すことで、前記トレンチのうち前記トレンチコーナー部よりも深い領域を前記第１のトレンチ幅よりも狭い第２のトレンチ幅で形成する工程と、
    前記トレンチの内壁に第２絶縁層を形成し、該第２絶縁層と前記第１絶縁層とにより前記絶縁膜を構成する工程とを含んでいることを特徴とする半導体装置の製造方法。
  3. 基板（１）上に第１導電型のドリフト領域（２）を形成したのち、前記ドリフト領域上に第２導電型のベース領域（３）を形成すると共に、前記ベース領域の表層部に第１導電型のソース領域（４）を形成することで前記半導体基板（１〜４）を用意する工程と、
    前記ソース領域及び前記ベース領域を貫通し、前記ドリフト領域に達するように前記トレンチ（５）を形成する工程と、
    前記トレンチの内壁に前記絶縁膜を構成するゲート絶縁膜を形成すると共に、前記トレンチ内部を埋め込むように、前記ゲート絶縁膜上にゲート電極（７）を形成する工程とを含んでいることを特徴とする請求項１または２に記載の半導体装置の製造方法。
JP2001101597A 2001-03-30 2001-03-30 半導体装置の製造方法 Expired - Fee Related JP4852792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001101597A JP4852792B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法
US10/108,443 US6797588B2 (en) 2001-03-30 2002-03-29 Method for manufacturing a semiconductor device having a trench and a thick insulation film at the trench opening

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001101597A JP4852792B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002299621A JP2002299621A (ja) 2002-10-11
JP4852792B2 true JP4852792B2 (ja) 2012-01-11

Family

ID=18954886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001101597A Expired - Fee Related JP4852792B2 (ja) 2001-03-30 2001-03-30 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6797588B2 (ja)
JP (1) JP4852792B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245249B4 (de) * 2002-09-27 2008-05-08 Infineon Technologies Ag Verfahren zum Herstellen eines Trenchtransistors
US7279743B2 (en) 2003-12-02 2007-10-09 Vishay-Siliconix Closed cell trench metal-oxide-semiconductor field effect transistor
CN101567373B (zh) * 2004-02-16 2011-04-13 富士电机系统株式会社 双方向元件及其制造方法
JP2005322723A (ja) * 2004-05-07 2005-11-17 Nec Electronics Corp 半導体装置およびその製造方法
US8183629B2 (en) * 2004-05-13 2012-05-22 Vishay-Siliconix Stacked trench metal-oxide-semiconductor field effect transistor device
US6906380B1 (en) * 2004-05-13 2005-06-14 Vishay-Siliconix Drain side gate trench metal-oxide-semiconductor field effect transistor
KR100549580B1 (ko) * 2004-06-24 2006-02-08 주식회사 하이닉스반도체 리세스 채널 구조를 갖는 반도체 소자의 제조 방법
KR100539269B1 (ko) 2004-06-25 2005-12-27 삼성전자주식회사 자기정렬 부분적 ｓｏｉ 구조의 반도체 소자 및 그 제조방법
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
KR100668862B1 (ko) 2005-10-25 2007-01-16 주식회사 하이닉스반도체 리세스 채널 트랜지스터 및 그 형성방법
US8384150B2 (en) 2005-11-29 2013-02-26 Rohm Co., Ltd. Vertical double diffused MOS transistor with a trench gate structure
JP5065590B2 (ja) * 2005-11-29 2012-11-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP2007180310A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
US8471390B2 (en) 2006-05-12 2013-06-25 Vishay-Siliconix Power MOSFET contact metallization
US8368126B2 (en) 2007-04-19 2013-02-05 Vishay-Siliconix Trench metal oxide semiconductor with recessed trench material and remote contacts
JP2009302510A (ja) 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
JP2011044513A (ja) * 2009-08-20 2011-03-03 National Institute Of Advanced Industrial Science & Technology 炭化珪素半導体装置
US9306056B2 (en) * 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
US8604525B2 (en) 2009-11-02 2013-12-10 Vishay-Siliconix Transistor structure with feed-through source-to-substrate contact
CN102087989A (zh) * 2009-12-02 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离结构的制造方法
CN102087990A (zh) * 2009-12-07 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离方法
WO2011117920A1 (ja) * 2010-03-24 2011-09-29 パナソニック株式会社 半導体装置およびその製造方法
US8748977B2 (en) * 2011-03-23 2014-06-10 Panasonic Corporation Semiconductor device and method for producing same
JP6112700B2 (ja) * 2012-08-17 2017-04-12 ローム株式会社 半導体装置
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
JP2018117070A (ja) * 2017-01-19 2018-07-26 エイブリック株式会社 半導体装置及びその製造方法
CN109216439B (zh) * 2017-07-03 2020-11-13 无锡华润上华科技有限公司 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN109216438B (zh) * 2017-07-03 2021-06-04 无锡华润上华科技有限公司 半导体器件的堆叠多晶硅栅结构的制造方法
CN109216172B (zh) * 2017-07-03 2021-01-05 无锡华润上华科技有限公司 半导体器件的分裂栅结构的制造方法
CN113745316A (zh) * 2021-08-31 2021-12-03 深圳市威兆半导体有限公司 屏蔽栅mosfet器件、芯片和终端设备

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226966A (ja) 1985-03-30 1986-10-08 Toshiba Corp 半導体装置
JPS63133665A (ja) 1986-11-26 1988-06-06 Matsushita Electronics Corp 半導体記憶装置
US5082795A (en) * 1986-12-05 1992-01-21 General Electric Company Method of fabricating a field effect semiconductor device having a self-aligned structure
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
JP2623850B2 (ja) * 1989-08-25 1997-06-25 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
KR920022532A (ko) * 1991-05-13 1992-12-19 문정환 이중 수직 채널을 갖는 스태틱램 및 그 제조방법
EP0562127B1 (en) * 1991-10-14 2001-04-25 Denso Corporation Method for fabrication of semiconductor device
JP3226669B2 (ja) * 1993-07-27 2001-11-05 株式会社東芝 半導体装置
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
JP3022714B2 (ja) * 1993-10-29 2000-03-21 日本電気株式会社 半導体装置およびその製造方法
JP2601176B2 (ja) 1993-12-22 1997-04-16 日本電気株式会社 半導体記憶装置
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
JPH1145935A (ja) 1997-07-28 1999-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP3237110B2 (ja) * 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
JP2000114400A (ja) * 1998-10-08 2000-04-21 Nec Corp 半導体記憶装置及びその製造方法
JP3743189B2 (ja) * 1999-01-27 2006-02-08 富士通株式会社 不揮発性半導体記憶装置及びその製造方法
JP4244456B2 (ja) * 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
ITMI20010039A1 (it) 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
US6864532B2 (en) * 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP2001351895A (ja) * 2000-06-09 2001-12-21 Denso Corp 半導体装置の製造方法
US6579476B2 (en) 2001-03-21 2003-06-17 Essilor International Compagnie Generale D'optique Method for molding ophthalmic lenses made of plastic material

Also Published As

Publication number Publication date
US6797588B2 (en) 2004-09-28
JP2002299621A (ja) 2002-10-11
US20020140026A1 (en) 2002-10-03

Similar Documents

Publication Publication Date Title
JP4852792B2 (ja) 半導体装置の製造方法
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
JPH05304297A (ja) 電力用半導体装置およびその製造方法
JP4437570B2 (ja) 半導体装置及び半導体装置の製造方法
CN1447986A (zh) 硅内沟道结构底部的厚氧化层
JP2000114512A (ja) バ―チカルｆｅｔトランジスタ及び該バ―チカルｆｅｔトランジスタの作製方法
KR20050085607A (ko) 트렌치 게이트 반도체 디바이스 제조 방법 및 트렌치ｍｏｓｆｅｔ
US7391077B2 (en) Vertical type semiconductor device
JP3523531B2 (ja) 半導体装置の製造方法
JP3877672B2 (ja) 半導体装置の製造方法
JP2000349289A (ja) 半導体装置およびその製造方法
KR100281124B1 (ko) 반도체소자 및 그의 제조방법
JP2002026322A (ja) 半導体装置及びその製造方法
JP4127064B2 (ja) 半導体装置の製造方法
JPH02163964A (ja) 読み出し専用半導体記憶装置の製造方法
JP4792645B2 (ja) 炭化珪素半導体装置の製造方法
JP2004228342A (ja) 半導体装置およびその製造方法
US6284624B1 (en) Semiconductor device and method of manufacturing the same
EP0967637A1 (en) Semiconductor device and manufacturing method
US5665990A (en) Metal oxide semiconductor device with self-aligned groove channel and method for manufacturing the same
US5817570A (en) Semiconductor structure for an MOS transistor and method for fabricating the semiconductor structure
JP7040315B2 (ja) 炭化珪素半導体装置の製造方法
TW200910429A (en) Semiconductor device manufacturing method and semiconductor device
JP3667907B2 (ja) 半導体装置の製造方法
JP2004064000A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees