JP2000349289A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000349289A JP2000349289A JP11259939A JP25993999A JP2000349289A JP 2000349289 A JP2000349289 A JP 2000349289A JP 11259939 A JP11259939 A JP 11259939A JP 25993999 A JP25993999 A JP 25993999A JP 2000349289 A JP2000349289 A JP 2000349289A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate
- trench
- insulating film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】ゲート絶縁破壊電圧の低下を防止できる、トレ
ンチゲート構造を有する半導体装置とその製造方法を提
供すること。 【解決手段】シリコン３にトレンチ溝を形成し、このト
レンチ溝にゲート酸化膜１を被覆し、その後、ポリシリ
コン２を気相堆積させて、トレンチ溝を埋め、シリコン
３の平坦部に形成されたゲート酸化膜１が露出するま
で、ポリシリコン２をバックエッチする（ａ）。シリコ
ン３の平坦部と、ポリシリコン２の表面に厚い酸化膜４
（ＣＶＤ酸化膜）を気相堆積させる（ｂ）。シリコン３
の平坦部の表面が露出するまで、この酸化膜４をバック
エッチして、除去する（ｃ）。シリコン３の平坦部の表
面と酸化膜４の表面にスクリーン酸化膜５を形成する
（ｄ）。この厚い酸化膜４が形成されるため、ゲート酸
化膜１の膜質が高品質に確保され、ゲート耐圧の低下を
防止できる。また、ゲート酸化膜１にダメージが入らな
いためにゲート耐圧の信頼性を向上させることができ
る。
ンチゲート構造を有する半導体装置とその製造方法を提
供すること。 【解決手段】シリコン３にトレンチ溝を形成し、このト
レンチ溝にゲート酸化膜１を被覆し、その後、ポリシリ
コン２を気相堆積させて、トレンチ溝を埋め、シリコン
３の平坦部に形成されたゲート酸化膜１が露出するま
で、ポリシリコン２をバックエッチする（ａ）。シリコ
ン３の平坦部と、ポリシリコン２の表面に厚い酸化膜４
（ＣＶＤ酸化膜）を気相堆積させる（ｂ）。シリコン３
の平坦部の表面が露出するまで、この酸化膜４をバック
エッチして、除去する（ｃ）。シリコン３の平坦部の表
面と酸化膜４の表面にスクリーン酸化膜５を形成する
（ｄ）。この厚い酸化膜４が形成されるため、ゲート酸
化膜１の膜質が高品質に確保され、ゲート耐圧の低下を
防止できる。また、ゲート酸化膜１にダメージが入らな
いためにゲート耐圧の信頼性を向上させることができ
る。
Description
【０００１】
【発明の属する技術分野】この発明は、トレンチゲート
構造を有する半導体装置に関する。
構造を有する半導体装置に関する。
【０００２】
【従来の技術】近年、ＩＧＢＴ（絶縁ゲート型バイポー
ラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳゲート電界効
果トランジスタ）やＭＯＳサイリスタ（ＭＯＳゲートサ
イリスタ）などのオン特性やオン抵抗を改善するため
に、トレンチゲート構造が採用される場合が多くなって
きた。このトレンチゲート構造は、トレンチ溝を堀り、
この溝の表面をゲート酸化膜で被覆し、このゲート酸化
膜で覆われたトレンチ溝にゲート電極となるポリシリコ
ンを充填して形成される。
ラトランジスタ）やＭＯＳＦＥＴ（ＭＯＳゲート電界効
果トランジスタ）やＭＯＳサイリスタ（ＭＯＳゲートサ
イリスタ）などのオン特性やオン抵抗を改善するため
に、トレンチゲート構造が採用される場合が多くなって
きた。このトレンチゲート構造は、トレンチ溝を堀り、
この溝の表面をゲート酸化膜で被覆し、このゲート酸化
膜で覆われたトレンチ溝にゲート電極となるポリシリコ
ンを充填して形成される。
【０００３】この後、ソース領域やドレイン領域を形成
するために、Ａｓなどのイオン注入工程が続くが、この
イオン注入工程でシリコンの表面に入るダメージを防止
するために、膜厚が５０ｎｍ程度のスクリーン酸化膜を
シリコン表面に形成する。
するために、Ａｓなどのイオン注入工程が続くが、この
イオン注入工程でシリコンの表面に入るダメージを防止
するために、膜厚が５０ｎｍ程度のスクリーン酸化膜を
シリコン表面に形成する。
【０００４】図５は、従来のトレンチゲート構造部を形
成する製造方法で、同図（ａ）から同図（ｃ）は工程順
に示した要部工程断面図である。
成する製造方法で、同図（ａ）から同図（ｃ）は工程順
に示した要部工程断面図である。
【０００５】同図（ａ）において、シリコン２３にトレ
ンチ溝を形成し、ゲート酸化膜２１を被覆する。その後
でｎ形不純物もしくはｐ形不純物をドープしたポリシリ
コン２２（Ｄ−Ｐｏｌｙ−Ｓｉ：Ｄｏｐｅｄ Ｐｏｌｙ
−Ｓｉｌｉｃｏｎ）で、トレンチ溝を埋め、シリコン２
３の平坦部に形成されたゲート酸化膜２１が露出するま
で、ポリシリコン２２をバックエッチする。このバック
エッチでポリシリコン２２の表面はシリコン平坦部に形
成されたゲート酸化膜２１の表面より、高さが下がる。
ンチ溝を形成し、ゲート酸化膜２１を被覆する。その後
でｎ形不純物もしくはｐ形不純物をドープしたポリシリ
コン２２（Ｄ−Ｐｏｌｙ−Ｓｉ：Ｄｏｐｅｄ Ｐｏｌｙ
−Ｓｉｌｉｃｏｎ）で、トレンチ溝を埋め、シリコン２
３の平坦部に形成されたゲート酸化膜２１が露出するま
で、ポリシリコン２２をバックエッチする。このバック
エッチでポリシリコン２２の表面はシリコン平坦部に形
成されたゲート酸化膜２１の表面より、高さが下がる。
【０００６】同図（ｂ）において、シリコン２３の平坦
部に形成されたゲート酸化膜２１を除去するためにエッ
チングする。このエッチングで、このゲート酸化膜２１
の表面の高さＣが、ポリシリコン２２の表面の高さＤよ
り、ゲート酸化膜２１の膜厚分だけ低下する。
部に形成されたゲート酸化膜２１を除去するためにエッ
チングする。このエッチングで、このゲート酸化膜２１
の表面の高さＣが、ポリシリコン２２の表面の高さＤよ
り、ゲート酸化膜２１の膜厚分だけ低下する。
【０００７】同図（ｃ）において、その後、前記のスク
リーン酸化膜２５を形成する。
リーン酸化膜２５を形成する。
【０００８】図示しないが、この後でソース領域を形成
するために、前記したように、Ａｓなどでスクリーン酸
化膜を通してイオン注入する。
するために、前記したように、Ａｓなどでスクリーン酸
化膜を通してイオン注入する。
【０００９】
【発明が解決しようとする課題】このスクリーン酸化膜
形成工程において、シリコン表面、ポリシリコン表面お
よびポリシリコンとシリコンに挟まれた箇所Ａに、それ
ぞれスクリーン酸化膜２５が形成される。ポリシリコン
２２の上に形成されるスクリーン酸化膜２５は、緻密さ
に欠けて、電気的に絶縁破壊強度が小さい。しかし、ポ
リシリコン２２の表面の上には、図示しない後工程で層
間絶縁膜などが形成されたために、ポリシリコン２２と
図示しない層間絶縁膜上に形成される配線の間の電気的
な絶縁は良好である。
形成工程において、シリコン表面、ポリシリコン表面お
よびポリシリコンとシリコンに挟まれた箇所Ａに、それ
ぞれスクリーン酸化膜２５が形成される。ポリシリコン
２２の上に形成されるスクリーン酸化膜２５は、緻密さ
に欠けて、電気的に絶縁破壊強度が小さい。しかし、ポ
リシリコン２２の表面の上には、図示しない後工程で層
間絶縁膜などが形成されたために、ポリシリコン２２と
図示しない層間絶縁膜上に形成される配線の間の電気的
な絶縁は良好である。
【００１０】ところが、シリコン２３とポリシリコン２
２に挟まれた箇所Ａでは、ポリシリコン側から形成され
たスクリーン酸化膜２５の絶縁破壊強度が小さくなるた
めに、シリコン２３（ソース領域が形成される）とポリ
シリコン２２（ゲート電極）の間の絶縁耐圧は低下す
る。つまり、この箇所Ａで、ゲート絶縁耐圧が低下す
る。
２に挟まれた箇所Ａでは、ポリシリコン側から形成され
たスクリーン酸化膜２５の絶縁破壊強度が小さくなるた
めに、シリコン２３（ソース領域が形成される）とポリ
シリコン２２（ゲート電極）の間の絶縁耐圧は低下す
る。つまり、この箇所Ａで、ゲート絶縁耐圧が低下す
る。
【００１１】また、スクリーン酸化膜２５を形成しない
でシリコン２３の平坦部に形成されたゲート酸化膜２１
をスクリーン酸化膜２５の代わりに使用すると、前記の
シリコン２３とポリシリコン２２に挟まれた箇所Ａのゲ
ート酸化膜２１に、イオン注入される不純物が入り込
み、ゲート酸化膜２１の絶縁耐圧が低下する。
でシリコン２３の平坦部に形成されたゲート酸化膜２１
をスクリーン酸化膜２５の代わりに使用すると、前記の
シリコン２３とポリシリコン２２に挟まれた箇所Ａのゲ
ート酸化膜２１に、イオン注入される不純物が入り込
み、ゲート酸化膜２１の絶縁耐圧が低下する。
【００１２】この発明の目的は、前記の課題を解決し
て、ゲート絶縁破壊電圧の低下を防止できる、トレンチ
ゲート構造を有する半導体装置とその製造方法を提供す
ることにある。
て、ゲート絶縁破壊電圧の低下を防止できる、トレンチ
ゲート構造を有する半導体装置とその製造方法を提供す
ることにある。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
めに、トレンチゲート構造を有する半導体装置におい
て、第１絶縁膜を介してトレンチ溝に形成されるゲート
電極と、トレンチ溝部の第１絶縁膜上と、ゲート電極上
に、半導体基板の表面高さと同一高さで形成される第２
絶縁膜とを有する構成とする。
めに、トレンチゲート構造を有する半導体装置におい
て、第１絶縁膜を介してトレンチ溝に形成されるゲート
電極と、トレンチ溝部の第１絶縁膜上と、ゲート電極上
に、半導体基板の表面高さと同一高さで形成される第２
絶縁膜とを有する構成とする。
【００１４】トレンチゲート構造を有する半導体装置の
製造方法において、半導体基板にトレンチ溝を形成する
工程と、半導体基板表面とトレンチ溝表面に第１絶縁膜
を形成する工程と、第１絶縁膜を介して、半導体基板表
面高さより低い高さのゲート電極を形成する工程と、第
１絶縁膜上とゲート電極上に半導体基板の表面高さより
高い第２絶縁膜を形成する工程と、第２絶縁膜と第１絶
縁膜を半導体基板表面が露出するまで除去する工程と、
半導体基板表面と第２絶縁膜表面に第３絶縁膜を形成す
る工程とを含む製造方法とする。
製造方法において、半導体基板にトレンチ溝を形成する
工程と、半導体基板表面とトレンチ溝表面に第１絶縁膜
を形成する工程と、第１絶縁膜を介して、半導体基板表
面高さより低い高さのゲート電極を形成する工程と、第
１絶縁膜上とゲート電極上に半導体基板の表面高さより
高い第２絶縁膜を形成する工程と、第２絶縁膜と第１絶
縁膜を半導体基板表面が露出するまで除去する工程と、
半導体基板表面と第２絶縁膜表面に第３絶縁膜を形成す
る工程とを含む製造方法とする。
【００１５】第１絶縁膜がゲート酸化膜で、第３絶縁膜
がスクリーン酸化膜であるとよい。
がスクリーン酸化膜であるとよい。
【００１６】ゲート電極がポリシリコンで形成されると
よい。
よい。
【００１７】前記のようにすることで、前記の第２絶縁
膜を介して、後工程のイオン注入工程で、ゲート酸化膜
となる第１絶縁膜にイオン種が導入されることがなくな
り、また、第２絶縁膜を形成することで、ゲート電極と
半導体基板に挟まれた第１酸化膜の膜質は良好に保たれ
る。
膜を介して、後工程のイオン注入工程で、ゲート酸化膜
となる第１絶縁膜にイオン種が導入されることがなくな
り、また、第２絶縁膜を形成することで、ゲート電極と
半導体基板に挟まれた第１酸化膜の膜質は良好に保たれ
る。
【００１８】また、第１絶縁膜とゲート電極上に、第４
絶縁膜を形成する工程と、ゲート電極上の第４絶縁膜の
みを残す工程と、露出した第１絶縁膜下の半導体基板表
面が露出するまで、第１絶縁膜と第４絶縁膜を除去する
工程とを含む製造方法がよい。
絶縁膜を形成する工程と、ゲート電極上の第４絶縁膜の
みを残す工程と、露出した第１絶縁膜下の半導体基板表
面が露出するまで、第１絶縁膜と第４絶縁膜を除去する
工程とを含む製造方法がよい。
【００１９】前記第４絶縁膜が、ＣＶＤ法で形成した酸
化膜であるとよい。
化膜であるとよい。
【００２０】
【発明の実施の形態】図１は、この発明の第１実施例の
トレンチゲート構造の要部断面図である。
トレンチゲート構造の要部断面図である。
【００２１】半導体基板（シリコン３）に選択的に深さ
３μｍ程度で幅１μｍ程度のトレンチ溝を形成する。ト
レンチ溝の側面と底部に膜厚１０００Å程度のゲート酸
化膜１を形成する。このトレンチ溝にゲート電極となる
ポリシリコン２を充填する。このポリシリコン２はｎ形
またはｐ形不純物がドープされたドープドポリシリコン
（Ｄ−Ｐｏｌｙ−Ｓｉ）である。ポリシリコン１上にＣ
ＶＤ法で形成した酸化膜４をゲート酸化膜１の膜厚の２
倍から４倍程度の厚さで形成する。シリコン３の表面に
は、ソース領域１１や図示しないソース電極などを形成
する。
３μｍ程度で幅１μｍ程度のトレンチ溝を形成する。ト
レンチ溝の側面と底部に膜厚１０００Å程度のゲート酸
化膜１を形成する。このトレンチ溝にゲート電極となる
ポリシリコン２を充填する。このポリシリコン２はｎ形
またはｐ形不純物がドープされたドープドポリシリコン
（Ｄ−Ｐｏｌｙ−Ｓｉ）である。ポリシリコン１上にＣ
ＶＤ法で形成した酸化膜４をゲート酸化膜１の膜厚の２
倍から４倍程度の厚さで形成する。シリコン３の表面に
は、ソース領域１１や図示しないソース電極などを形成
する。
【００２２】前記のトレンチゲート構造を有する半導体
装置においては、ゲート酸化膜１の膜質が確保され、ゲ
ート耐圧の低下を防止することができる。また、酸化膜
４が被覆しているので、ゲート酸化膜１にイオン注入工
程で、ダメージが入らず、ゲート耐圧の信頼性が向上す
る。尚、１２はウエル領域で１３はベース領域である。
装置においては、ゲート酸化膜１の膜質が確保され、ゲ
ート耐圧の低下を防止することができる。また、酸化膜
４が被覆しているので、ゲート酸化膜１にイオン注入工
程で、ダメージが入らず、ゲート耐圧の信頼性が向上す
る。尚、１２はウエル領域で１３はベース領域である。
【００２３】図２は、この発明の第２実施例で、トレン
チゲート構造の製造方法を示し、同図（ａ）から同図
（ｄ）は工程順に示した要部工程断面図である。
チゲート構造の製造方法を示し、同図（ａ）から同図
（ｄ）は工程順に示した要部工程断面図である。
【００２４】同図（ａ）において、シリコン３に深さ３
μｍ程度で幅１μｍ程度のトレンチ溝を形成し、膜厚１
０００Å程度のゲート酸化膜１を被覆する。その後でｎ
形不純物もしくはｐ形不純物をドープしたポリシリコン
２（Ｄ−Ｐｏｌｙ−Ｓｉ：Ｄｏｐｅｄ Ｐｏｌｙ−Ｓｉ
ｌｉｃｏｎ）を、８００ｎｍ気相堆積させて、トレンチ
溝を埋め、シリコン３の平坦部に形成されたゲート酸化
膜１が露出するまで、ポリシリコン２をバックエッチす
る。このバックエッチでポリシリコン２の表面は、シリ
コン３の平坦部に形成されたゲート酸化膜１の表面より
も高さが下がる。
μｍ程度で幅１μｍ程度のトレンチ溝を形成し、膜厚１
０００Å程度のゲート酸化膜１を被覆する。その後でｎ
形不純物もしくはｐ形不純物をドープしたポリシリコン
２（Ｄ−Ｐｏｌｙ−Ｓｉ：Ｄｏｐｅｄ Ｐｏｌｙ−Ｓｉ
ｌｉｃｏｎ）を、８００ｎｍ気相堆積させて、トレンチ
溝を埋め、シリコン３の平坦部に形成されたゲート酸化
膜１が露出するまで、ポリシリコン２をバックエッチす
る。このバックエッチでポリシリコン２の表面は、シリ
コン３の平坦部に形成されたゲート酸化膜１の表面より
も高さが下がる。
【００２５】同図（ｂ）において、シリコン３の平坦部
と、ポリシリコン２の表面にＣＶＤ法で膜厚１μｍ程度
に酸化膜４（ＣＶＤ酸化膜）を気相堆積させる。
と、ポリシリコン２の表面にＣＶＤ法で膜厚１μｍ程度
に酸化膜４（ＣＶＤ酸化膜）を気相堆積させる。
【００２６】同図（ｃ）において、シリコン３の平坦部
の表面が露出するまで、この酸化膜４をＲＩＥ（反応性
イオンエッチング）法を用いてバックエッチして、除去
する。
の表面が露出するまで、この酸化膜４をＲＩＥ（反応性
イオンエッチング）法を用いてバックエッチして、除去
する。
【００２７】同図（ｄ）において、シリコン３の平坦部
の表面と酸化膜４の表面に膜厚５０ｎｍ程度にスクリー
ン酸化膜５を形成する。
の表面と酸化膜４の表面に膜厚５０ｎｍ程度にスクリー
ン酸化膜５を形成する。
【００２８】図示しないが、前記のように、この後でソ
ース領域を形成するために、Ａｓなどでスクリーン酸化
膜５を通してイオン注入する。
ース領域を形成するために、Ａｓなどでスクリーン酸化
膜５を通してイオン注入する。
【００２９】この製造工程により、ポリシリコン２と接
しているゲート酸化膜１上には酸化膜４が形成されるた
め、イオン注入工程で打ち込まれる不純物が、直接ゲー
ト酸化膜１に入ることは無くなる。また、図５（ｃ）で
示した箇所Ａの相当する箇所Ｂにポリシリコン２の側か
ら形成されるスクリーン酸化膜５がないために、ゲート
酸化膜１の膜質が高品質に確保され、ゲート耐圧の低下
を防止できる。また、ゲート酸化膜１にダメージが入ら
ないためにゲート耐圧の信頼性を向上させることができ
る。
しているゲート酸化膜１上には酸化膜４が形成されるた
め、イオン注入工程で打ち込まれる不純物が、直接ゲー
ト酸化膜１に入ることは無くなる。また、図５（ｃ）で
示した箇所Ａの相当する箇所Ｂにポリシリコン２の側か
ら形成されるスクリーン酸化膜５がないために、ゲート
酸化膜１の膜質が高品質に確保され、ゲート耐圧の低下
を防止できる。また、ゲート酸化膜１にダメージが入ら
ないためにゲート耐圧の信頼性を向上させることができ
る。
【００３０】図３は、本発明によるトレンチゲート構造
と従来のトレンチゲート構造を有する半導体装置のゲー
ト絶縁破壊電圧の分布であり、同図（ａ）は本発明のト
レンチゲート構造、同図（ｂ）は従来のトレンチゲート
構造である。本発明のトレンチゲート構造にすること
で、半導体装置のゲート絶縁破壊電圧を高い方に分布さ
せることができる。すなわち、ゲート耐圧の低下を防止
することができる。
と従来のトレンチゲート構造を有する半導体装置のゲー
ト絶縁破壊電圧の分布であり、同図（ａ）は本発明のト
レンチゲート構造、同図（ｂ）は従来のトレンチゲート
構造である。本発明のトレンチゲート構造にすること
で、半導体装置のゲート絶縁破壊電圧を高い方に分布さ
せることができる。すなわち、ゲート耐圧の低下を防止
することができる。
【００３１】図４は、この発明の第３実施例で、トレン
チゲート構造の製造方法を示し、同図（ａ）から同図
（ｅ）は工程順に示した要部工程断面図である。
チゲート構造の製造方法を示し、同図（ａ）から同図
（ｅ）は工程順に示した要部工程断面図である。
【００３２】同図（ａ）において、シリコン３にトレン
チを形成し、ゲート酸化膜１となる熱酸化膜を全面に膜
厚２０００Å形成し、ポリシリコン２をトレンチに充填
し、そのポリシリコン１をエッチバックした後、ＣＶＤ
−酸化膜６（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ法で形成した酸化膜）を膜厚３０００Å〜
５０００Åに成長させ、熱処理を行う。
チを形成し、ゲート酸化膜１となる熱酸化膜を全面に膜
厚２０００Å形成し、ポリシリコン２をトレンチに充填
し、そのポリシリコン１をエッチバックした後、ＣＶＤ
−酸化膜６（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ法で形成した酸化膜）を膜厚３０００Å〜
５０００Åに成長させ、熱処理を行う。
【００３３】同図（ｂ）において、フォトリソグラフィ
工程でトレンチ上にレジスト７のパターニングを行う。
工程でトレンチ上にレジスト７のパターニングを行う。
【００３４】同図（ｃ）において、つぎに、レジスト７
をマスクに、等方性のケミカルドライエッチング（ＣＤ
Ｅ）で、シリコン３上のゲート酸化膜１が薄く残る程度
にＣＶＤ−酸化膜６とゲート酸化膜１をエッチングで除
去する。
をマスクに、等方性のケミカルドライエッチング（ＣＤ
Ｅ）で、シリコン３上のゲート酸化膜１が薄く残る程度
にＣＶＤ−酸化膜６とゲート酸化膜１をエッチングで除
去する。
【００３５】同図（ｄ）において、レジスト７を剥離す
る。
る。
【００３６】同図（ｅ）において、全面をウエットエッ
チングで、ゲート酸化膜１とトレンチ箇所に形成された
ＣＶＤ−酸化膜６を除去する。このとき、シリコン３上
のゲート酸化膜１は完全に除去されるが、トレンチの上
部側壁箇所ＥのＣＶＤ−酸化膜６は残る。これは、この
トレンチの上部側壁箇所Ｅのエッチング液が滞留し、ウ
エットエッチングがされに難くなるからである。その
後、スクリーン酸化膜５を形成する。このように、トレ
ンチの上部側壁箇所ＥのＣＶＤ─酸化膜が残ることによ
り、前記と同じように、ゲート酸化膜の膜質が高品質に
確保され、ゲート耐圧の低下を防止でき、また信頼性も
向上する。
チングで、ゲート酸化膜１とトレンチ箇所に形成された
ＣＶＤ−酸化膜６を除去する。このとき、シリコン３上
のゲート酸化膜１は完全に除去されるが、トレンチの上
部側壁箇所ＥのＣＶＤ−酸化膜６は残る。これは、この
トレンチの上部側壁箇所Ｅのエッチング液が滞留し、ウ
エットエッチングがされに難くなるからである。その
後、スクリーン酸化膜５を形成する。このように、トレ
ンチの上部側壁箇所ＥのＣＶＤ─酸化膜が残ることによ
り、前記と同じように、ゲート酸化膜の膜質が高品質に
確保され、ゲート耐圧の低下を防止でき、また信頼性も
向上する。
【００３７】また、レジストのパターニングで、パター
ンずれが生じた場合でも、トレンチ上部側壁箇所ＥのＣ
ＶＤ−酸化膜は残るために、前記と同様にゲート耐圧の
低下を防止できる。
ンずれが生じた場合でも、トレンチ上部側壁箇所ＥのＣ
ＶＤ−酸化膜は残るために、前記と同様にゲート耐圧の
低下を防止できる。
【００３８】
【発明の効果】この発明によれば、ゲート絶縁膜の膜質
を高品質に確保することで、ゲート耐圧の低下を防止で
きる。また、イオン注入でゲート絶縁膜へダメージが入
らないために、ゲート耐圧の信頼性を向上させることが
できる。
を高品質に確保することで、ゲート耐圧の低下を防止で
きる。また、イオン注入でゲート絶縁膜へダメージが入
らないために、ゲート耐圧の信頼性を向上させることが
できる。
【図１】この発明の第１実施例のトレンチゲート構造の
要部断面図
要部断面図
【図２】この発明の第２実施例で、トレンチゲート構造
の製造方法を示し、（ａ）から（ｄ）は工程順に示した
要部工程断面図である。
の製造方法を示し、（ａ）から（ｄ）は工程順に示した
要部工程断面図である。
【図３】本発明によるトレンチゲート構造と従来のトレ
ンチゲート構造を有する半導体装置のゲート絶縁破壊電
圧の分布であり、（ａ）は本発明のトレンチゲート構
造、（ｂ）は従来のトレンチゲート構造のゲート絶縁破
壊電圧の分布図
ンチゲート構造を有する半導体装置のゲート絶縁破壊電
圧の分布であり、（ａ）は本発明のトレンチゲート構
造、（ｂ）は従来のトレンチゲート構造のゲート絶縁破
壊電圧の分布図
【図４】この発明の第３実施例で、トレンチゲート構造
の製造方法を示し、（ａ）から（ｅ）は工程順に示した
要部工程断面図
の製造方法を示し、（ａ）から（ｅ）は工程順に示した
要部工程断面図
【図５】従来のトレンチゲート構造部を形成する製造方
法で、（ａ）から（ｃ）は工程順に示した要部工程断面
図
法で、（ａ）から（ｃ）は工程順に示した要部工程断面
図
１ ゲート酸化膜 ２ ポリシリコン ３ シリコン ４ 酸化膜 ５ スクリーン酸化膜 ６ ＣＶＤ−酸化膜 ７ レジスト １１ ソース領域 １２ ウエル領域 １３ ベース領域 ２１ ゲート酸化膜 ２２ ポリシリコン ２３ シリコン ２５ スクリーン酸化膜 Ａ、Ｂ 箇所 Ｃ、Ｄ 表面の高さ Ｅ トレンチの上部側壁箇所
Claims (6)
- 【請求項１】トレンチゲート構造を有する半導体装置に
おいて、第１絶縁膜を介してトレンチ溝に形成されるゲ
ート電極と、トレンチ溝部の第１絶縁膜上と、ゲート電
極上に、半導体基板の表面高さと同一高さで形成される
第２絶縁膜とを有することを特徴とする半導体装置。 - 【請求項２】トレンチゲート構造を有する半導体装置の
製造方法において、半導体基板にトレンチ溝を形成する
工程と、半導体基板表面とトレンチ溝表面に第１絶縁膜
を形成する工程と、第１絶縁膜を介して、半導体基板表
面高さより低い高さのゲート電極を形成する工程と、第
１絶縁膜上とゲート電極上に、半導体基板の表面高さよ
り高い第２絶縁膜を形成する工程と、第２絶縁膜と第１
絶縁膜を半導体基板表面が露出するまで除去する工程
と、半導体基板表面と第２絶縁膜表面に第３絶縁膜を形
成する工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項３】第１絶縁膜がゲート酸化膜で、第３絶縁膜
がスクリーン酸化膜であることを特徴とする請求項２に
記載の半導体装置の製造方法。 - 【請求項４】ゲート電極がポリシリコンで形成されるこ
とを特徴とする請求項２に記載の半導体装置の製造方
法。 - 【請求項５】第１絶縁膜とゲート電極上に、第４絶縁膜
を形成する工程と、ゲート電極上の第４絶縁膜のみを残
す工程と、露出した第１絶縁膜下の半導体基板表面が露
出するまで、第１絶縁膜と第４絶縁膜を除去する工程と
を含むことを特徴とする請求項２に記載の半導体装置の
製造方法。 - 【請求項６】前記第４絶縁膜が、ＣＶＤ法で形成した酸
化膜であることを特徴とする請求項５に記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11259939A JP2000349289A (ja) | 1999-03-29 | 1999-09-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-85227 | 1999-03-29 | ||
| JP8522799 | 1999-03-29 | ||
| JP11259939A JP2000349289A (ja) | 1999-03-29 | 1999-09-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000349289A true JP2000349289A (ja) | 2000-12-15 |
Family
ID=26426247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11259939A Pending JP2000349289A (ja) | 1999-03-29 | 1999-09-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000349289A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203007A (ja) * | 2005-01-21 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| JP2007129025A (ja) * | 2005-11-02 | 2007-05-24 | Denso Corp | 半導体装置およびその製造方法 |
| KR100753082B1 (ko) * | 2006-02-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| JP2009099955A (ja) * | 2007-09-27 | 2009-05-07 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US7563677B2 (en) | 2005-09-12 | 2009-07-21 | Samsung Electronics Co., Ltd. | Recessed gate electrode and method of forming the same and semiconductor device having the recessed gate electrode and method of manufacturing the same |
| CN102110602A (zh) * | 2009-12-24 | 2011-06-29 | 三洋电机株式会社 | 半导体装置的制造方法 |
| US8183113B2 (en) | 2005-08-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures |
| US8319281B2 (en) | 2006-12-27 | 2012-11-27 | Sanyo Electric, Co., Ltd. | Semiconductor device with insulated gate formed within grooved portion formed therein |
| US8716137B2 (en) | 2012-02-15 | 2014-05-06 | Kabushiki Kaisha Toshiba | Method for etching polycrystalline silicon, method for manufacturing semiconductor device, and etching program |
| US9337256B2 (en) | 2007-09-27 | 2016-05-10 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
1999
- 1999-09-14 JP JP11259939A patent/JP2000349289A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006203007A (ja) * | 2005-01-21 | 2006-08-03 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| US8183113B2 (en) | 2005-08-24 | 2012-05-22 | Samsung Electronics Co., Ltd. | Methods of forming recessed gate structures including blocking members, and methods of forming semiconductor devices having the recessed gate structures |
| US7563677B2 (en) | 2005-09-12 | 2009-07-21 | Samsung Electronics Co., Ltd. | Recessed gate electrode and method of forming the same and semiconductor device having the recessed gate electrode and method of manufacturing the same |
| JP2007129025A (ja) * | 2005-11-02 | 2007-05-24 | Denso Corp | 半導体装置およびその製造方法 |
| KR100753082B1 (ko) * | 2006-02-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US8319281B2 (en) | 2006-12-27 | 2012-11-27 | Sanyo Electric, Co., Ltd. | Semiconductor device with insulated gate formed within grooved portion formed therein |
| JP2009099955A (ja) * | 2007-09-27 | 2009-05-07 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US9337256B2 (en) | 2007-09-27 | 2016-05-10 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN102110602A (zh) * | 2009-12-24 | 2011-06-29 | 三洋电机株式会社 | 半导体装置的制造方法 |
| US8017482B2 (en) | 2009-12-24 | 2011-09-13 | Sanyo Semiconductor Co., Ltd. | Method of manufacturing semiconductor device |
| US8716137B2 (en) | 2012-02-15 | 2014-05-06 | Kabushiki Kaisha Toshiba | Method for etching polycrystalline silicon, method for manufacturing semiconductor device, and etching program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5814859A (en) | Self-aligned transistor device including a patterned refracting dielectric layer | |
| JP5081367B2 (ja) | ゲート電荷が低いトレンチ金属酸化膜半導体電界効果トランジスタデバイス及びその製造方法。 | |
| US6110787A (en) | Method for fabricating a MOS device | |
| JP3400846B2 (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
| JP4852792B2 (ja) | 半導体装置の製造方法 | |
| JP5091487B2 (ja) | 半導体装置の製造方法 | |
| JP4711486B2 (ja) | 自己整列トレンチを有するｍｏｓゲートデバイスを形成するプロセス | |
| US7906388B2 (en) | Semiconductor device and method for manufacture | |
| JP4437570B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05304297A (ja) | 電力用半導体装置およびその製造方法 | |
| US5882966A (en) | BiDMOS semiconductor device and method of fabricating the same | |
| JP3052918B2 (ja) | 半導体装置 | |
| JPH0586673B2 (ja) | ||
| JP2006512786A (ja) | バイポーラトランジスタの形成方法 | |
| JP3965027B2 (ja) | トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法 | |
| US6254676B1 (en) | Method for manufacturing metal oxide semiconductor transistor having raised source/drain | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JP2000349289A (ja) | 半導体装置およびその製造方法 | |
| KR101088207B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006527914A5 (ja) | ||
| JP2001523893A (ja) | 半導体素子と半導体素子の製造方法 | |
| CN118053758A (zh) | 一种制造半导体器件的方法、使用该方法制造的半导体器件以及根据该方法制造的mosfet器件 | |
| CN100454577C (zh) | 绝缘栅型半导体装置及其制造方法 | |
| JP4655351B2 (ja) | トレンチ型半導体装置の製造方法 | |
| US6455391B1 (en) | Method of forming structures with buried regions in a semiconductor device |