[go: up one dir, main page]

DE3902701A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE3902701A1
DE3902701A1 DE3902701A DE3902701A DE3902701A1 DE 3902701 A1 DE3902701 A1 DE 3902701A1 DE 3902701 A DE3902701 A DE 3902701A DE 3902701 A DE3902701 A DE 3902701A DE 3902701 A1 DE3902701 A1 DE 3902701A1
Authority
DE
Germany
Prior art keywords
film
trench
cvd
sio
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3902701A
Other languages
English (en)
Other versions
DE3902701C2 (de
Inventor
Hiroomi Nakajima
Nobuyuki Itoh
Hiroyuki Nihira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2029888A external-priority patent/JPH01196134A/ja
Priority claimed from JP63078748A external-priority patent/JP2763105B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE3902701A1 publication Critical patent/DE3902701A1/de
Application granted granted Critical
Publication of DE3902701C2 publication Critical patent/DE3902701C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, und insbesondere auf eine Verbesserung der Grabenisolation.
Bei einem integrierten Halbleiterschaltkreis hat die Elementenisolationstechnik im Hinblick auf die Integrations­ dichte und die Schaltkreischarakteristik eine sehr hohe Bedeutung. Bei der konventionellen Isolation des pn-Über­ gangs, wie sie im allgemeinen für bipolare integrierte Schaltkreise hergestellt wird, wird ein Bereich des Isola­ tionsgebietes und eine parasitäre Kapazität unerwünscht vergrößert.
Demgegenüber ist kürzlich eine Grabenisolationsstruktur vorgeschlagen worden, bei der ein Graben in einem Halblei­ tersubstrat gebildet und ein dielektrisches Material darin vergraben wird. Bei dieser Isolationsstruktur ist es erforder­ lich, daß eine Störstellenschicht zur Inversionsvermeidung in einem Bodenabschnitt des Grabens gebildet wird, um eine Abnahme der Dichtheit und der Durchbruchsspannung zwischen den Elementen zu verhindern. In diesem Fall kann eine Störstelle nicht nur im Bodenabschnitt des Grabens, sondern auch in den Seitenwänden des Grabens dotiert werden. Da die Elemente davon gegensätzlich betroffen werden, muß dieser Nachteil beseitigt werden.
Die Fig. 1A bis 1C zeigen Schritte zur Herstellung einer konventionellen Grabenisolationsstruktur unter Berücksichti­ gung der vorgenannten Punkte.
Gemäß Fig. 1A, wird eine vergrabene n⁺-Schicht 2 auf einem p-Si-Substrat 1 gebildet. Dann wird die n-Schicht 3 epi­ taktisch zur Bildung einer Halbleitersubstratscheibe aufgebaut. Die Scheibe wird zur Bildung des SiO2-Filmes 4 thermisch oxidiert, und der Si3N4-Film 5 wird darauf durch CVD (chemical vapor deposition) aufgebracht. Ein dicker SiO2-Film 6 wird auf dem Film 5 durch CVD gebildet. Dann wird eine Öffnung zur Herstellung eines Grabens im SiO2-Film 6 unter Benutzung einer (nicht dargestellten) Photoresist­ maske gebildet. Es wird eine selektive Ionenätzung unter Benutzung des SiO2-Filmes 6 als Maske durch reaktive Ionenätzung durchgeführt, um den Graben 7 zu bilden. Beim reaktiven Ionenätzen wird ein Polymer an einer inneren Oberfläche des Grabens 7 angeheftet. Das Polymer wird aber durch eine wässrige Lösung aus NH4F beseitigt.
Gemäß Fig. 1B wird ein SiO2-Film 8 mit einer Dicke von etwa 250 Å auf der inneren Oberfläche des Grabens 7 durch thermische Oxidation gebildet. Nachdem polykristallines Silizium abgeschieden worden ist, findet eine reaktive Ionenätzung auf der gesamten Oberfläche des Filmes 8 statt und es verbleibt ein polykristalliner Siliziumfilm 9 auf den Seitenwänden des Grabens 7. Borionen werden in einen Bodenabschnitt des Grabens 7 zur Bildung der p⁺-Schicht 10 implantiert, die als eine inversionshindernde Schicht dient. Bei dieser Ionenimplantation wird, unter Verwendung des Si3N4-Films 5 und des polykristallinen Siliziumfilms 9 als Masken, die p⁺-Schicht 10 selektiv nur auf dem Bodenab­ schnitt des Grabens 7 gebildet.
Nachdem der Si3N4-Film 5 und der polykristalline Silizium­ film 9 entfernt worden sind, wird, wie in Fig. 1C gezeigt, der SiO2-Film 10 a auf der gesamten Oberfläche der Substrat­ scheibe einschließlich einer inneren Raumzone des Grabens durch thermische Oxidation erzeugt. Dann wird die polykri­ stalline Silikonschicht 10 b, die als dieelektrische Material­ schicht dient, in den Graben 7 eingefüllt. Schließlich wird die Oberfläche der polykristallinen Siliziumschicht 10 b mit einem (nicht dargestellten) Thermooxidfilm zur Vervollständi­ gung der Grabenisolation bedeckt.
Bei diesem konventionellen Verfahren zur Bildung einer Grabenisolation sind zum selektiven Implantieren einer Störstelle nur in den Bodenabschnitt des Grabens 7 folgende Arbeitsgänge nötig, nämlich ein Verfahren zur Bildung des SiO2-Films 4 durch thermische Oxidation und des Si3N4-Films 5 als Maske auf der Substratscheibe sowie ein Verfahren zur Bildung des SiO2-Films 8 auf den Seitenwänden des Grabens. Es konzentrieren sich aber starke Spannungen in den oberen Ecken des Grabens 7 aufgrund von Unterschieden in der Viskosität und dem thermischen Ausdehnungskoeffizien­ ten zwischen dem Si3N4-Film 5 und SiO2-Film 4 und zwischen dem Si3N4-Film 5 und SiO2-Film 6. Da die Spannungskonzentra­ tion Versetzungen verursacht, wird es schwierig, daß der auf den Seitenwänden des Grabens gebildete SiO2-Film 8 durch thermische Oxidation eine Dicke von beispielsweise etwa 1000 Å annimmt. Darum beträgt die Dicke des SiO2-Films 8, wie oben beschrieben, etwa 250 Å, und es wird der polykristal­ line Siliziumfilm 9 selektiv auf den Seitenwänden des Films 8 gebildet. Diese Methode verkompliziert aber in unerwünsch­ ter Weise das Verfahren.
Bei der oben beschriebenen konventionellen Anordnung ist davon ausgegangen, daß ein SiO2-Film anstelle des Si3N4-Films 5 gebildet wird. Hierdurch wird die Herstellung, obgleich die Spannungskonzentration zu einem gewissen Grade vermieden werden kann, nicht zufriedenstellend. Da der Thermooxidfilm bei gleichzeitiger Ausdehnung unter den Dicken CVD-SiO2-Film aufwächst, entstehen Versetzungen auch beim thermischen Oxidieren.
Beim konventionellen Verfahren wird mit NH4F ein Polymerbe­ seitigungsverfahren durchgeführt, nachdem der Graben hergestellt worden ist. Zu diesem Zeitpunkt wird der SiO2-Film seitlich geätzt, so daß das Substrat an den Eckpartien vortritt. Infolgedessen wird in den nachfolgenden Ionenimplantationsstufen eine unnötige p-Inversionsschicht in einem Elementengebiet erzeugt, wodurch der Leckstrom des Elementes vergrößert und die Durchbruchspannung verkleinert wird.
Es ist ein Ziel der vorliegenden Erfindung, eine Methode zur Herstellung einer Halbleiteranordnung zu schaffen, welche die durch Spannungskonzentration an den Eckenabschnitten des Grabens entstehenden Versetzungen unter Kontrolle hält, so daß ein Ansteigen des Leckstromes eines Elementes und ein Abnehmen der Durchbruchspannung verhindert wird.
Es ist ein weiteres Ziel der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleiteranordnung zu schaffen, welche durch ein einfaches Verfahren das Dotieren von Störstellen in den Seitenwänden eines Grabens verhin­ dert, wenn eine inversionshindernde Schicht durch Dotieren von Störstellen in einem Bodenabschnitt des Grabens gebildet wird, wodurch ein Ansteigen des Leckstromes eines Elementes und ein Abnehmen der Durchbruchspannung verhindert wird.
Gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung wird eine Methode zur Herstellung einer Halbleiteran­ ordnung geschaffen, die folgende Schritte umfaßt:
Bildung eines Grabens in einem Halbleitersubstrat; Bildung eines ersten Films auf der Oberfläche des Halbleitersub­ strats einschließlich einer inneren Oberfläche des Grabens, derart, daß eine große Dicke auf einem oberen Abschnitt einer Seitenfläche des Grabens und eine kleine Dicke auf einem Bodenabschnitt des Grabens entsteht; selektives Dotieren einer Störstelle in den Bodenabschnitt des Grabens durch einen dünnen Abschnitt des auf dem Bodenabschnitt des Grabens gebildeten ersten Films zur Bildung eines Störstel­ lengebietes auf dem Bodenabschnitt des Grabens; Beseitigung des ersten Films und Bildung eines zweiten Films mit Isoliereigenschaft auf der Oberfläche des Halbleitersub­ strats einschließlich der inneren Oberfläche des Grabens.
Gemäß einer zweiten Ausführungsform der vorliegenden Erfin­ dung durch ein Verfahren zur Herstellung einer Halbleiteran­ ordnung geschaffen, die folgende Schritten umfaßt: Bildung eines Grabens in einem Halbleitersubstrat; Bildung eines ersten Films auf der Oberfläche des Halbleitersubstrats einschließlich einer inneren Oberfläche des Grabens, derart, daß eine kleine Dicke auf einem oberen Eckenabschnitt der Seitenfläche des Grabens und eine große Dicke auf einem Bodeneckenabschnitt des Grabens entsteht; Ätzen der Oberflä­ che des ersten Films zur vollständigen oder teilweisen Beseitigung des ersten Films; Bildung eines zweiten Films auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberfläche des Grabens, derart, daß eine große Dicke auf einem oberen Abschnitt der Seitenfläche des Grabens und eine kleine Dicke auf einem Bodenabschnitt des Grabens entsteht; selektives Dotieren einer Störstelle in dem Bodenabschnitt des Grabens durch einen dünnen Abschnitt des auf dem Bodenabschnitt des Grabens gebildeten zweiten Films zur Bildung eines Störstellengebietes im Bodenab­ schnitt des Grabens; Beseitigung des zweiten Films und Bildung eines dritten Films mit Isoliereigenschaft auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberfläche des Grabens.
Gemäß einer dritten Ausführungsform der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halblei­ teranordnung geschaffen, das folgende Schritte umfaßt:
Bildung eines Grabens in einem Halbleitersubstrat, Bildung eines ersten Films auf der Oberfläche des Halbleitersub­ strats einschließlich der inneren Oberfläche des Grabens, derart, daß eine kleine Dicke auf einem oberen Eckenab­ schnitt der Seitenfläche des Grabens und eine große Dicke auf einem Bodenabschnitt des Grabens entsteht; vollständiges oder teilweises Ätzen einer ganzen Oberfläche des ersten Films zur Beseitigung des ersten Films und Bildung eines zweiten Films mit Isoliereigenschaft auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberflä­ che des Grabens.
Entsprechend der ersten bis zur dritten Ausführungsform der vorliegenden Erfindung wird eine Halbleiteranordnung erhalten, welche die durch Spannungskonzentration in den Eckenabschnitten des Grabens erzeugte Versetzung beherrscht und damit ein Anwachsen des Leckstromes eines Elementes und ein Abnehmen der Durchbruchspannung verhindert. Zusätzlich wird entsprechend der ersten und zweiten Ausführungsform der vorliegenden Erfindung, wie oben beschrieben, eine Halbleiteranordnung erhalten, welche das Dotieren von Störstellen in der Seitenwand des Grabens verhindert, wenn eine inversionshindernde Schicht durch Dotieren von Stör­ stellen in einem Bodenabschnitt des Grabens gebildet wird, so daß eine Zunahme des Leckstromes eines Elementes und eine Abnahme der Durchbruchspannung verhindert wird.
Fig. 1A bis 1C stellen Schnittansichten dar, die ein konventionelles Verfahren zur Elementen­ isolation zeigen;
Fig. 2A bis 2D stellen Schnittansichten dar, die ein Verfahren zur Elementenisolation entspre­ chend einer ersten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 3A bis 3F stellen Schnittansichten dar, die ein Verfahren zur Elementenisolation gemäß einer weiteren Ausführungsform der vorliegen­ den Erfindung darstellen;
Fig. 4 stellt eine Schnittansicht dar, die einen mit einem Verfahren gemäß der vorliegen­ den Erfindung erhaltenen Grabentransistor zeigt;
Fig. 5A bis 5E stellen Schnittansichten dar, die ein Verfahren zur Elementenisolation gemäß einer weiteren Ausführungsform der vorliegen­ den Erfindung zeigen; und
Fig. 6 stellt eine Schnittansicht dar, die einen mit einem Verfahren gemäß der vorliegen­ den Erfindung erhaltenen Grabenkondensator zeigt.
Bei der ersten und zweiten Ausführungsform der vorliegenden Erfindung wird ein Film auf einer Oberfläche eines Halbleiter­ substrats gebildet, derart, daß eine große Dicke auf einem oberen Abschnitt einer Seitenfläche eines Grabens und eine kleine Dicke auf einem Bodenabschnitt des Grabens entsteht.
Störstellen werden selektiv in den Bodenabschnitt des Grabens durch einen dünnen Filmabschnitt dotiert, der auf dem Bodenabschnitt des Grabens gebildet ist.
Der Film, der eine große Dicke im oberen Abschnitt der Seitenoberfläche des Grabens und eine kleine Dicke im Bodenabschnitt des Grabens aufweist, kann durch Abschneiden von SiO2, z. B. durch CVD bei normalem oder niedrigem Druck, erzeugt werden. Als ein weiterer Film kann ein Film aus Aluminium, W, Mo oder SiO2 verwendet werden, der durch Aufstäuben gebildet wird.
Nachdem Störstellen selektiv in den Bodenabschnitt des Grabens dotiert worden sind, wird der vorgenannte Film beseitigt und ein isolierender Film wird auf der inneren Oberfläche des Grabens gebildet. Als isolierender Film kann ein Thermooxidfilm, ein CVD-SiO2-Film, ein CVD-Si3N4-Film, ein CVD-PSG-Film (Phosphorsilikatglas), ein CVD-Al2O3-Film, ein aufgestäubter SiO2-Film, ein aufgestäubter Al2O3-Film oder dergleichen verwendet werden.
Der Graben, in welchem der isolierende Film auf der inneren Oberfläche gebildet wird, kann unter einem dielektrischen oder leitenden Material begraben werden. Durch Füllen des Grabens mit leitendem Material kann ein Kondensator und eine Bindungselektrode geschaffen werden. Polykristallines Silizium, amorphes Silizium, Si3N4, Al2O3, PSG, und derglei­ chen können als dielektrisches Material verwendet werden, während mit Störstellen dotiertes polykristallines Silizium, Wolframsilizid, Molybdänsilizid oder dergleichen als leitendes Material verwendet werden kann.
Wenn SiO2 auf der gesamten Oberfläche des den Graben aufweisenden Halbleitersubstrats zur Bildung eines SiO2-Films mittels Druck-CVD niedergeschlagen wird und die Filmdicke auf dem flachen Abschnitt des Substrats 5000 Å beträgt, beträgt die Dicke des Films auf dem Bodenabschnitt des Grabens mit einer Tiefe von 4 bis 6 µm etwa 1000 Å.
Wenn ein solcher Film erzeugt wird, ist es nicht mehr nötig, einen thermischen Oxidationsschritt durchzuführen und eine Maske zu bilden, die eine Viskosität und einen thermischen Ausdehnungskoeffizienten besitzen, der von jenen der anderen Schichten verschieden ist. Als Ergebnis ergibt sich an den Eckenabschnitten des Grabens keine Spannungskonzentration. Weiter kann das Dotieren von Störstellen in den Seitenwänden des Grabens durch ein einfaches Verfahren verhindert werden.
Wenn ein thermischer Oxidationsschritt bei hohen Temperatu­ ren bei der Herstellung einer Elementenisolation, wie oben beschrieben, unnötig wird, kann eine Änderung in der Verteilung der Störstellenkonzentration in einer Störstel­ lendiffusionsschicht, wie etwa einer schon gebildeten vergrabenen Schicht mit einer hohen Störstellenkonzentra­ tion, verhindert werden. Dies gestattet die Erzeugung einer dünnen epitaktischen Schicht, was ein Vorteil für den Hochgeschwindigkeitsbetrieb der Anordnung bedeutet. Da weiter ein Herstellungsschritt für eine Ionenimplantations­ maske auf der Seitenoberfläche des Grabens entfällt, wird das Verfahren einfach.
Gemäß der zweiten und dritten Ausführungsform der vorliegen­ den Erfindung wird ein Film auf der Oberfläche des den Graben aufweisenden Halbleitersubstrats gebildet, derart, daß eine kleine Dicke im oberen Eckenabschnitt der Seiten­ fläche des Grabens und eine große Dicke im Bodeneckenab­ schnitt des Grabens entsteht. Infolgedessen sind die Eckenabschnitte des Grabens gerundet. In diesem Stadium wird die Rundung der Eckenabschnitte des Grabens beibehalten, wenn isotropes Ätzen, wie etwa chemisches Trocken- oder Naßätzen des Filmes, durchgeführt wird. In diesem Falle kann der gesamte Film durch Überätzen beseitigt werden, oder es kann ein Teil des Filmes in den Eckenabschnitten des Grabens verbleiben.
Der Film, der eine kleine Dicke in den oberen Eckenabschnit­ ten der Seitenwand des Grabens und eine große Dicke in den Bodeneckenabschnitten des Grabens besitzt, kann durch CVD oder Aufstäuben gebildet werden. Die Substanz für den Film kann unter Materialien ausgewählt werden, die auf der Oberfläche des Substrates und der inneren Oberfläche des Grabens einen Film mit gleichmäßiger Dicke zu bilden in der Lage sind, und die Substanz soll eine Ätzgeschwindigkeit besitzen, die gleich oder kleiner als diejenige des Substra­ tes ist. Beispielsweise ist ein Film aus polykristallinem Silizium, Siliziumdioxid, Aluminium, Wolfram, Molybdän oder dergleichen, der durch CVD oder Aufstäuben gebildet ist, geeignet.
Die Filmdicke liegt vorzugsweise im Bereich von mehreren zehn bis mehreren tausend Å.
So kann durch Abrunden der Eckenabschnitte des Grabens eine Spannungskonzentration im Eckenabschnitt während des folgenden Glühverfahrens kontrolliert werden. Wenn im nachfolgenden Verfahren ein isolierender Film auf der inneren Oberfläche des Grabens durch thermische Oxidation gebildet wird, kann seine Oxidationstemperatur eine Tempera­ tur sein, oder weniger, bei der der Oxidfilm Viskoelastizi­ tät zeigt. Dies rührt daher, daß die Dicke des Oxidfilmes des Eckenabschnittes gleich der Dicke des Oxidfilmes der anderen Abschnitte ist, weil die Eckenabschnitte gerundet sind, und damit die Spannungsbelastung reduziert wird.
Der isolierende Film kann auf der inneren Oberfläche des Grabens durch CVD erzeugt werden, womit Filme bei niedrigen Temperaturen gebildet werden können. Dies rührt daher, daß wegen der abgerundeten Eckenabschnitte CVD mit guter Stufenabdeckung verwendet werden kann, was die Spannungen reduziert. Weil die Eckenabschnitte abgerundet sind, kann, wenn der isolierende Film auf der inneren Oberfläche des Grabens durch thermische Oxidation erzeugt wird, seine Dicke in dem weiten Bereich zwischen einigen zehn Å und 1 µm gewählt werden. Daher kann die vorliegende Erfindung zur Herstellung eines Grabenkondensators für dynamische RAMs (random access memory bzw. Speicher mit wahlfreiem Zugriff) verwendet werden.
Es sei bemerkt, daß, wenn der Eckenabschnitt des Grabenbodens bereits gerundet ist, natürlich nur der obere Eckenabschnitt des Grabens abgerundet werden muß.
Nachfolgend werden verschiedene Beispiele zur Veranschauli­ chung der vorliegenden Erfindung beschrieben.
Beispiel 1
Die Fig. 2A bis 2D veranschaulichen ein Verfahren zur Elementenisolation gemäß einer Ausführungsform der vorlie­ genden Erfindung. Die vergrabene N⁺-Schicht 12 wird im Oberflächengebiet des p-Si-Substrats 11 durch Diffusion von n-Störstellen erzeugt. Dann wird die als Kollektorschicht dienende n-Schicht 13 epitaktisch zur Erzeugung einer Substratscheibe aufgebaut. Ein dünner SiO2-Film 14 (Dicke: 1000 Å) wird auf der Oberfläche der Substratscheibe durch thermische Oxidation erzeugt (Fig. 2A). Ein dicker SiO2-Film 15 (Dicke: 8000 Å) wird auf der Oberfläche des SiO2-Films 14 durch CVD aufgebracht. Dann wird eine Öffnung in einem Elementenisolationsgebiet der SiO2-Filme 14 und 15 durch Ätzen erzeugt, unter Verwendung eines Resistmusters als Maske zur Exposition des darunterliegenden Substrats. Der Elementenisolationsgraben 16 mit einer Tiefe von ungefähr 4 µm und einer Breite von etwa 1,4 µm, der das p-Si-Substrat 11 erreicht, wird in der Substratscheibe durch reaktives Ionenätzen erzeugt, unter Benutzung der SiO2-Filme 14 und 15 als Masken (Fig. 2B). Nachdem der Graben 16 gebildet worden ist, werden der als Masken benutzte CVD-SiO2-Film 15 und der Thermooxidationsfilm 14 durch eine wässrige NH4F-Lösung weggeätzt. Gleichzeitig wird auch ein an der inneren Oberfläche des Grabens 16 angeheftetes Polymer durch die Lösung entfernt. Danach wird der SiO2-Film 17 auf der gesamten Oberfläche des exponierten Substrats einschließ­ lich der inneren Oberfläche des Grabens durch CVD bei normalem Druck und einer Substrattemperatur von 40°C aufgebracht (Fig. 2C). Der zu diesem Zeitpunkt erzeugte SiO2-Film 17 besitzt eine Dicke von d 1 = 5000 Å auf der flachen Oberfläche des Substrates, d 2 = 5000 Å auf dem oberen Abschnitt der Seitenwand des Grabens 16, d 3 = 2000 Å auf dem unteren Abschnitt der Seitenwand des Grabens 16, und d 4 = 1000 Å auf dem Boden des Grabens 16. Es sei bemerkt, daß vor der Bildung des SiO2-Filmes 17 durch CVD bei normalem Druck ein dünner Thermooxidfilm auf der gesamten Oberfläche des Substrates erzeugt werden kann. Dann werden Borionen selektiv in den Bodenabschnitt des Grabens 16 unter Ausnutzung der Differenz zwischen den Dicken der Abschnitte des SiO2-Films 17 implantiert, womit die p⁺-Schicht 18 nur auf dem Bodenabschnitt des Grabens 16 gebildet werden, wenn die Dosis 1014 Ionen/cm2 und die Beschleunigungsspannung 40 keV beträgt. Danach wird der SiO2-Film 17 beseitigt, und ein neuer SiO2-Film 19 wird durch thermische Oxidation erzeugt (Filmdicke: 5000 Å). Dann kann nach der Abscheidung von polykristallinem Silikon auf der gesamten Oberfläche durch CVD die gesamte Oberfläche durch anisotropes Ätzen rückge­ ätzt werden. Damit ist die polykristalline Siliziumschicht 10 im Innenraum des Grabens eingefüllt (Fig. 2D). Die polykristalline Siliziumschicht wird als vergrabenes Dielektrikum benutzt, weil das gleiche Material wie im Substrat verwendet wird, so daß unerwünschte Spannungen aufgrund eines Unterschiedes der Wärmeausdehnungskoeffizien­ ten wirksam verhindert werden können.
Danach wird ein SiO2-Film auf der Oberfläche der polykri­ stallinen Schicht 10 im Graben erzeugt (nicht dargestellt), um die Isolierung zu vervollständigen. In dem durch den Graben isolierten Elementengebiet wird ein Transistor mit einer kleinen n-Schicht 13 als Kollektor nach der konventio­ nellen Methode gebildet, wodurch ein bipolarer integrierter Schaltkreis gewonnen wird.
Da eine gegen Ionenimplantation widerstandsfähige Maske zur Ionenimplantation im Bodenabschnitt des Grabens ein durch CVD unter normalem Druck erzeugter SiO2-Film aus einer einzigen Lage ist, werden die Spannungen nicht, wie im konventionellen Falle, in den Eckenabschnitten des Grabens konzentriert. Daher werden Versetzungen unterdrückt und ein unnötiges Dotieren von Störstellen in der Seitenwand des Grabens vermieden. Weiter wird als Ergebnis der Verringerung der Anzahl der Wärmebehandlungsschritte eine Rückdiffusion von Störstellen in die vergrabene Diffusionsschicht verhin­ dert. Deshalb kann beispielsweise bei einem bipolaren integrierten Schaltkreis eine dünne epitaktische Schicht vorteilhaft für den Hochgeschwindigkeitsbetrieb hergestellt werden. Im Ergebnis wird ein integrierter Halbleiterschalt­ kreis hoher Leistung mit ausgezeichneten Eigenschaften, wie etwa der Hochfrequenz- und Übergangscharakteristik, gewon­ nen. Außerdem ist das Verfahren zur Elementenisolation im Vergleich zur herkömmlichen Methode einfach.
Obwohl bei der obigen Ausführungsform CVD mit normalem Druck als Verfahren zur Herstellung eines Films kleiner Dicke auf dem Bodenabschnitt des Grabens verwendet wird, können auch andere Methoden zur Herstellung von Filmen verschiedener Dicke in einem Schritt als der obengenannten angegeben werden. Zum Beispiel kann ein SiO2-Film durch CVD unter Verwendung eines salzhaltigen Gases und Sauerstoff aufge­ bracht werden, und so ein Film mit kleiner Dicke auf dem Bodenabschnitt des Grabens im Vergleich zu anderen Abschnit­ ten erzeugt werden. Insbesondere kann der gewünschte Film gewonnen werden, wenn ein SiO2-Film durch CVD bei niedrigem Druck von 0,1 Torr und einer Substrattemperatur von 400°C aufgebracht wird. Der Film mit kleiner Dicke im Bodenab­ schnitt des Grabens kann auch durch Aufstäuben erzeugt werden. So kann beispielsweise ein SiO2-Film oder ein Al-Film durch Aufstäuben unter der Bedingung niedergeschla­ gen werden, daß die Substrattemperatur 200°C, der Druck 3 × 10- Pa und die Leistung 6 kW beträgt. Ein Film mit einer kleinen Dicke auf dem Bodenabschnitt des Grabens kann also erhalten werden.
Beispiel 2
Die Fig. 3A bis 3F stellen Schnittansichten zur Herstellung einer Elementenisolation gemäß der zweiten Ausführungsform der Erfindung dar. Bei dieser Ausführungsform wird im Vergleich zur obigen Ausführungsform eine Gegenmaßnahme zur Verhinderung von Versetzungen an den Eckenabschnitten des Elementenisolationsgrabens getroffen. Wie in Fig. 3A gezeigt, wird eine vergrabene n⁺-Schicht 22 auf einem p-Si-Substrat 21 gebildet, wie im Falle des Beispiels 1. Dann wird eine als Kollektorschicht dienende epitaktische n-Schicht 23 gebildet. Anschließend wird die Oberfläche der Schicht 23 unter Bildung des SiO2-Filmes 24 oxidiert, und darauf wird ein SiO3N4-Film 25 durch CVD erzeugt. Im folgenden wird das Substrat 20 einschließlich des Substrates 21, der vergrabenen n⁺-Schicht 22 und der epitaktischen n-Schicht 23 als Unterlagesubstrat 20 bezeichnet. Danach wird der Si3N4-Film 25 mit einem Muster versehen und der SiO2-Film 26 wird auf der Oberfläche des Filmes 25 durch CVD abgeschieden, wie in Fig. 3B gezeigt ist. Sodann werden die SiO2-Filme 26 und 24 teilweise weggeätzt, um die Oberfläche des Unterlagesubstrates 20 freizulegen. Anschließend wird das Unterlagesubstrat 20 durch eine Öffnung mit Hilfe der RIE geätzt, wobei der verbleibende CVD-SiO2-Film 26 als Maske zur Bildung der Grabenelementenisolation 27 dient. Der Graben 27 besitzt eine Tiefe, die das Substrat 21 in ausreichendem Maße durch die vergrabene n⁺-Schicht 22 erreicht. Es sei bemerkt, daß in diesem Stadium die unteren und oberen Eckenabschnitte 28 a und 28 b auf dem Unterlagesub­ strat 20 scharfkantig sind.
Der als Maskenmaterial dienende CVD-SiO2-Film 26 und der darunter gebildete SiO2-Film 24 werden durch eine wässrige NH4F-Lösung geätzt, um die Oberfläche des gemusterten Si3N4-Filmes 24 und das Unterlagesubstrat zu exponieren.
Wie in Fig. 3C gezeigt ist, ist der als ein erster Film dienende polykristalline Siliziumfilm 29 auf der gesamten Oberfläche des Unterlagesubstrates 20 einschließlich des Grabens 27 durch CVD aufgebracht. Bei diesem durch CVD erzeugten polykristallinen Siliziumfilm 29 besitzt der Abschnitt 29 a im oberen Eckenabschnitt 28 a des Grabens 27 eine kleine Dicke während Abschnitt 29 b im unteren Eckenab­ schnitt 28 b des Grabens eine große Dicke besitzt. Somit sind bei der mit dem polykristallinen Siliziumfilm 29 bedeckten Oberfläche des Grabens 27 vier Eckenabschnitte abgerundet.
Wie Fig. 3D zeigt, ist der polykristalline Siliziumfilm 29 durch isotropes Ätzen, wie CDE, zur Freilegung der Oberflä­ che des Unterlagesubstrats 20 und des Grabens 27 nicht geätzt. Diesmal wird mit dem Abätzen des Substrates im oberen Eckenabschnitt 28 a des Grabens 27 in einem frühen Stadium begonnen, da die Dicke des polykristallinen Sili­ ziumfilms 29 dünn ist. Darum kann der obere Eckenabschnitt 30 a des Elementenisolationsgrabens 27 abgerundet sein. Andererseits wird das Abätzen des Substrates mit Verzögerung begonnen, weil der polykristalline Siliziumfilm 29 b im Bodeneckenabschnitt 28 b des Grabens 27 dick ist. Deshalb kann der Bodeneckenabschnitt 30 b ebenfalls abgerundet sein. In diesem Bodeneckenabschnitt 30 b kann die gleiche runde Form wie im vorigen Falle erzielt werden, selbst wenn der polykristalline Siliziumfilm 29 unter Belassung von Teilre­ sten weggeätzt ist.
Wie in Fig. 3E dargestellt, ist der SiO2-Film 32 auf der gesamten Oberfläche des exponierten Substrates durch CVD bei normalem Druck aufgebracht. Daher kann ein Maskenmaterial mit einer großen Dicke im oberen Abschnitt und einer kleinen Dicke im Bodenabschnitt des Graben 27 erhalten werden. Borionen werden selektiv in den Bodenabschnitt des Grabens 27 unter Ausnutzung des Unterschiedes in der Dicke zwischen den oberen und den unteren Abschnitten des SiO2-Filmes 32 implantiert, um die p⁺-Schicht 34 zu bilden. Anschließend wird der SiO2-Film 32 beseitigt ohne den polykristallinen Siliziumfilm auf den Bodeneckenabschnitten 30 b des Grabens 27 zu entfernen.
Wie in Fig. 3F gezeigt, ist der als zweiter Film dienende SiO2-Film 36 auf der gesamten Oberfläche des Unterlagesub­ strates 20 einschließlich des Grabens 27 durch thermische Oxidation aufgebracht, unter Benutzung des Si3N4-Filmes 25 als Antioxidationsmaske. Zu diesem Zeitpunkt ist die Dicke der Oxidfilmabschnitte auf den Abschniten 30 a und 30 b gleich groß mit jenen auf der Seiten- und Bodenoberfläche des Grabens, weil die Eckenabschnitte 30 a und 30 b des Grabens 27 abgerundet sind. Deshalb kann die Spannungsbela­ stung in den Eckenabschnitten des Grabens reduziert und damit die Versetzung verhindert werden. Zusätzlich kann die Oxidation auch bei 965°C oder weniger durchgeführt werden.
Der polykristalline Siliziumfilm 38 wird auf der Substrat­ oberfläche einschließlich des Grabens 27 aufgebracht und der aufgebrachte Film wird vollständig im Graben 27 vergraben. Danach wird der polykristalline Siliziumfilm 38 auf dem flachen Abschnitt zurückgeätzt und entfernt, so daß der Film 38 nur auf dem Grabenabschnitt verbleibt. Danach wird ein SiO2-Film (nicht dargestellt) mit einer Dicke von 500 Å auf der Oberfläche des polykristallinen Siliziumfilmes 38 über dem Grabenabschnitt durch thermische Oxidation aufgebracht. Dann werden der Si3N4-Film 25 und der darunterliegende SiO2-Film 24 abgeätzt, wodurch die isolierende Trennung erreicht ist.
Gemäß dieser Ausführungsform können die Endabschnitte des Elementenisoliergrabens 27 wirksam über die Bildung und das Ätzen eines polykristallinen Siliziumfilmes 29 gerundet werden. Daher können in den Eckenabschnitten konzentrierte Spannungen beim nachfolgenden Ausglühen veringert werden. Darum kann auch der Thermooxidfilm (SiO2-Film in der Grabenisolation) bei einer niedrigen Temperatur gebildet werden, so daß Versetzungen und unerwünschte Diffusion von Störstellen in die vergrabene Schicht verhindert werden. Diese Wirkung bringt Verbesserungen der Hochfrequenz- und Übergangscharakteristik einer bipolaren Halbleiteranordnung und dergleichen mit sich.
Beispiel 3
Die Fig. 4 zeigt eine Schnittansicht eines fertigen MOS- Grabentransistors gemäß der vorliegenden Erfindung. Dazu wird im folgenden eine kurze Beschreibung im Zusammenhang mit den Herstellungsschritten gegeben. Eine N⁺-Schicht 52 wird auf einem p-Si-Substrat 51 gebildet und ein Maskenmate­ rial wird darauf aufgebracht. Dann wird der Graben 56 durch Photogravur erzeugt und das Maskenmaterial durch Ätzen entfernt. Anschließend wird ein Film, beispielsweise ein durch CVD unter normalem Druck erzeugter SiO2-Film, mit einer großen Dicke auf der Substratoberfläche und dem Seitenober­ flächenabschnitt des Grabens und mit einer kleinen Dicke am Bodenabschnitt des Grabens gebildet. Dann werden Ionen unter Benutzung dieses SiO2-Filmes als Maske zur Bildung der n⁺-Schicht implantiert, und der SiO2-Film anschließend entfernt. Ein als ein Film zur Isolierung eines Gates dienender SiO2-Film 54 wird durch thermische Oxidation er­ zeugt und polykristalliner n⁺-Siliziumfilm 54 wird darauf aufgebracht, so daß ein Transistor erhalten wird.
Wenn dieser Transistor und ein Grabenkondensator kombiniert werden, wird ein dRAM sehr kleiner Abmessung erhalten.
Beispiel 4
Die Fig. 5A bis 5B stellen Schnittansichten dar, welche Herstellungsverfahren einer Halbleiteranordnung gemäß der Erfindung veranschaulichen. Zunächst wird, wie in Fig. 5A dargestellt, eine vergrabene n⁺-Schicht 62 in der Oberflä­ che des p-Si-Substrates 61 gebildet, und auf der vergrabenen n⁺-Schicht 62 wird eine epitaktische n-Schicht 63 erzeugt, die als Kollektorschicht dient. Dann wird die Oberfläche des Filmes 63 zur Bildung des SiO2-Filmes 64 oxidiert, und darauf wird der Si3N4-Film 65 durch CVD gebildet. Das Halbleitersubstrat 60 umfaßt das Si-Substrat 61, die vergrabene n⁺-Schicht 62 und die epitaktische n-Schicht 63.
Nachdem der Si3N4-Film 65 gemustert ist, wie in Fig. 5B gezeigt ist, wird der SiO2-Film 66 auf der gesamten Oberflä­ che des gemusterten Filmes 65 durch CVD abgeschieden. Dann werden der CVD-SiO2-Film 66 und der thermisch oxidierte SiO2-Film 64 teilweise zur Exponierung der Oberfläche des Unterlagesubstrates 60 weggeätzt. Anschließend wird das Unterlagesubstrat 60 durch eine Öffnung mittels RIE geätzt, unter Verwendung des verbleibenden CVD-SiO2-Filmes 66 als Maske zur Bildung des Elementen-Isolationsgrabens 67. Der Graben 27 hat eine Tiefe, die in ausreichendem Maße durch die vergrabene n⁺-Schicht 62 das Si-Substrat 61 erreicht. Borionen werden in den Bodenabschnitt des Grabens 67 zur Verhinderung der Inversion implantiert. Es sei bemerkt, daß in diesem Stadium die im Unterlagesubstrat 60 erzeugten oberen und unteren Eckenabschnitte 68 a und 68 b des Grabens 67 scharfkantig sind.
Der als ein Maskenmaterial benutzte CVD-SiO2-Film 66 und der darunter gebildete SiO2-Film 64 werden durch eine wässrige NH4F-Lösung oder dergleichen weggeätzt, um die Oberfläche des gemusterten Si3N4-Filmes 65 und des Substrates 60 zu exponieren.
Wie in Fig. 5C gezeigt, ist der als erster Film dienende polykristalline Siliziumfilm 69 auf der gesamten Oberfläche des Substrates 60 einschließlich der inneren Oberfläche des Grabens 67 durch CVD aufgebracht. In diesem durch CVD gebildeten polykristallinen Siliziumfilm 69 besitzt der Abschnitt 69 a des oberen Eckenabschnittes 68 a des Grabens 67 eine kleine Dicke, während der Abschnitt 69 b des unteren Eckenabschnittes 68 b des Grabens 67 eine große Dicke aufweist. Aus diesem Grunde sind die vier Eckenabschnitte in der Oberfläche des mit einem polykristallinen Siliziumfilm 69 bedeckten Grabens 67 abgerundet.
Wie in Fig. 5D gezeigt, ist der polykristalline Siliziumfilm 69 durch isotropes Ätzen, wie etwa CDE (chemical dry etching bzw. chemisches Trockenätzen) weggeätzt, um die Oberflächen des Substrates 60 und des Grabens 67 zu exponieren. Diesmal beginnt das Ätzen des Substrates im oberen Abschnitt des Grabens 67 bezüglich des Eckenabschnittes 68 a in einem frühen Stadium, weil die Dicke des polykristallinen Sili­ ziumfilms 69 a des oberen Eckenabschnittes 68 a dünn ist. Deshalb kann der obere Eckenabschnitt 70 a des Elementeniso­ lationsgrabens 67 rund sein.
Andererseits beginnt das Abätzen des Substrates am Bodenab­ schnitt des Grabens 67 in Bezug auf den Eckenabschnitt 68 b mit Verzögerung, weil der polykristalline Siliziumfilm 69 b im Bodeneckenabschnitt 68 b dick ist. Deshalb kann der Bodeneckenabschnitt 70 b des Elementenisolationsgrabens 67 abgerundet sein. Bei diesem Bodeneckenabschnitt 70 b kann die gleiche runde Form erzielt werden wie im obigen Falle, selbst wenn der polykristalline Siliziumfilm 69 unter Belassung teilweiser Reste weggeätzt ist.
Wie in Fig. 5E gezeigt, ist ein SiO2-Film 71 (ein zweiter Film) auf der gesamten Oberfläche des Substrates 60 ein­ schließlich der inneren Oberfläche des Grabens 67 durch thermische Oxidation aufgebracht, unter Benutzung des Si3N4-Filmes 65 als Antioxidationsmaske. Diesmal sind die Oxidfilmdicken der Abschnitte 71 a und 71 b gleich denen der Substratoberfläche und der Seiten- und Bodenoberfläche des Grabens, weil beide Eckenabschnitte 70 a und 70 b abgerun­ det sind. Deshalb kann die Spannung in den Eckenabschnitten verringert werden, wodurch Versetzungen verhindert werden. Ferner kann die Oxidation bei 965°C oder weniger erfolgen.
Ein polykristalliner Siliziumfilm 72 ist auf der Substrat­ oberfläche einschließlich des Grabens 67 gebildet und der aufgebrachte Film ist vollständig in den Graben 67 einge­ füllt. Danach wird der polykristalline Siliziumfilm 72 auf dem flachen Abschnitt zurückgeätzt und entfernt, und der Film 72 verbleibt nur auf dem Grabenabschnitt. Danach wird ein SiO2-Film (nicht dargestellt) mit einer Dicke von etwa 500 Å auf der Oberfläche des polykristallinen Siliziumfilms 72 durch thermische Oxidation über dem Grabenabschnitt erzeugt. Dann werden der Si3N4-Film 65 und der darunterlie­ gende SiO2-Film 64 weggeätzt, womit die isolierende Trennung erreicht ist.
Gemäß dieser Ausführungsform können die Eckenabschnitte 70 a und 70 b des Elementenisolationsgrabens 67 durch Bildung und Wegätzung des polykristallinen Siliziumfilmes 69 wirksam abgerundet werden. Deshalb werden die im Eckenabschnitt konzentrierten Spannungen im nachfolgenden Glühprozeß reduziert. Deshalb kann der Thermooxidfilm (SiO2-Film 71) als Grabenisolation bei niedriger Temperatur hergestellt werden, wodurch Versetzungen und unerwünschte Diffusion von Störstellen in die vergrabene Schicht verhindert werden. Diese Wirkung hat die Verbesserung der Hochfrequenz- und Übergangscharakteristik bei bipolaren Halbleiteranordnungen und dergleichen zur Folge.
Beispiel 5
Die Fig. 6 stellt eine Schnittansicht dar, die einen Grabenkondensator zeigt, der mit einem Verfahren ähnlich demjenigen nach Beispiel 4 erzeugt wird.
In diesem Falle wird in der inneren Oberfläche des Grabens ein n⁺-Gebiet 81 gebildet und ein SiO2-Film 82 (Dicke: 100 Å) mit einer kleineren Dicke als derjenigen des SiO2-Filmes 71 in Beispiel 4 wird durch thermische Oxidation erzeugt. Zusätzlich wird ein leitendes Material wie die polykristalline Siliziumschicht 83 mit Störstellen in den Graben eingefüllt. Die polykristalline Siliziumschicht 83 dient als Platte eines Kondensators. Es sei bemerkt, daß, wenn die Isolation zwischen den Elementen hergestellt ist, in der in Fig. 6 gezeigten Struktur ein p⁺-Gebiet im Bodenabschnitt des Grabens hergestellt werden muß.

Claims (19)

1. Verfahren zur Herstellung einer Halbleiteranordnung, das folgende Schritte umfaßt:
Bildung eines Grabens (16) in einem Halbleitersubstrat (11, 12, 13); Bildung eines ersten Films (17) auf der Oberfläche des Halbleitersub­ strats (11, 12, 13) einschließlich einer inneren Oberfläche des Grabens (16), derart, daß eine große Dicke auf einem oberen Abschnitt einer Seitenfläche des Grabens (16) und eine kleine Dicke auf einem Bodenab­ schnitt des Grabens (16) entsteht; selektives Dotieren einer Störstelle in den Bodenabschnitt des Grabens (16) durch einen dünnen Abschnitt des auf dem Bodenab­ schnitt des Grabens (16) gebildeten ersten Films (17) zur Bildung eines Störstellengebietes (18) auf dem Bodenabschnitt des Grabens (16); Beseitigung des ersten Films (17) und Bildung eines zweiten Films (19) mit Isoliereigenschaft auf der Oberfläche des Halbleitersub­ strats (11, 12, 13) einschließlich der inneren Oberflä­ che des Grabens (16).
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß der Schritt zur Bildung des ersten Films durch Niederschlagen von SiO2 mittels CVD bei normalem oder niedrigem Druck erfolgt.
3. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß der Schritt zur Bildung des ersten Films durch Niederschlagung eines Metalls aus der Gruppe W, Mo, Al und SiO2 durch Zerstäuben erfolgt.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Film aus einer Gruppe gewählt ist, die aus einem Thermooxidfilm, einem CVD-Si2-Film, einem CVD-Si3N4-Film, einem CVD-PSG-Film, einem CVD-Al2O3-Film, einem aufgestäubten SiO2-Film und einem aufgestäubten Al2O3-Film besteht.
5. Verfahren nach Anspruch 1, mit einem weiteren Schritt des Vergrabens eines dielektrischen oder eines leitenden Materials in einem Graben, in welchem der zweite Film auf der inneren Oberfläche gebildet ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeich­ net, daß das dielektrische Material aus der Gruppe, bestehend aus polykristallinem Silizium, amorphem Silizium, Al2O3, SiO2, Si3N4 und PSG gewählt ist.
7. Verfahren nach Anspruch 5, dadurch gekennzeich­ net, daß das leitende Material aus der Gruppe beste­ hend aus polykristallinem Silizium mit einer Störstelle, Wolframsilizid und Molybdänsilizid gewählt ist.
8. Verfahren zur Herstellung einer Halbleiteranordnung, die aus folgenden Schritten besteht:
Bildung eines Grabens in einem Halbleitersubstrat; Bildung eines ersten Films auf der Oberfläche des Halbleitersubstrats einschließ­ lich einer inneren Oberfläche des Grabens, derart, daß eine kleine Dicke auf einem oberen Eckenabschnitt der Seitenfläche des Grabens und eine große Dicke auf einem Bodeneckenabschnitt des Grabens entsteht; Ätzen der Oberfläche des ersten Films zur vollständigen oder teilweisen Beseitigung des ersten Films; Bildung eines zweiten Films auf der Oberfläche des Halbleitersub­ strats, derart, daß eine große Dicke auf einem oberen Abschnitt der Seitenfläche des Grabens und eine kleine Dicke auf einem Bodenabschnitt des Grabens entsteht; selektives Dotieren einer Störstelle in dem Bodenab­ schnitt des Grabens durch einen dünnen Abschnitt des auf dem Bodenabschnitt des Grabens gebildeten zweiten Films zur Bildung eines Störstellengebietes im Bodenabschnitt des Grabens; Beseitigung des zweiten Films und Bildung eines dritten Films mit Isoliereigenschaft auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberfläche des Grabens.
9. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß der Schritt zur Bildung des ersten Films durch Niederschlagen eines Materials aus der Gruppe bestehend aus polykristallinem Silizium, Siliziumdi­ oxid, Al, W und Mo mittels CVD oder Aufstäuben erfolgt.
10. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß der Schritt zur Bildung des zweiten Films durch Niederschlagung von SiO2 mittels CVD bei normalem oder niedrigem Druck erfolgt.
11. Verfahren nach Anspruch 8, dadurch gekennzeich­ net, daß der Schritt zur Bildung des zweiten Films durch Niederschlagung eines Materials aus der Gruppe bestehend aus SiO2, Al, W und Mo mittels Aufstäuben erfolgt.
12. Verfahren nach Anspruch 8, dadurch gekennzeich­ net, daß der dritte Film aus der Gruppe bestehend aus einem Thermooxidfilm, einem CVD-SiO2-Film, einem CVD-Si3N4-Film, einem CVD-PSG-Film, einem CVD-Al2O3-Film, einem aufgestäubten SiO2-Film und einem aufgestäubten Al2O3-Film gewählt ist.
13. Verfahren nach Anspruch 8, mit einem weiteren Schritt des Vergrabens eines dielektrischen oder eines leitenden Materials in einem Graben, in dem der dritte Film auf der inneren Oberfläche gebildet ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeich­ net, daß das das dielektrische Material aus der Gruppe bestehend aus polykristallinem Silizium, amorphem Silizium, SiO2, Si3N4, Al2O3 und PSG gewählt ist.
15. Verfahren nach Anspruch 13, dadurch gekennzeich­ net, daß das leitende Material aus der Gruppe beste­ hend aus polykristallinem Silizium mit einer Störstelle, Wolframsilizid und Moybdänsilizid gewählt ist.
16. Verfahren zur Herstellung einer Halbleiteranordnung, die folgende Schritte umfaßt:
Bildung eines Grabens in einem Halbleitersubstrat, Bildung eines ersten Films auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberfläche des Grabens, derart, daß eine kleine Dicke auf einem oberen Eckenabschnitt der Seitenfläche des Grabens und eine große Dicke auf einem Bodenab­ schnitt des Grabens entsteht; vollständiges oder teilweises Ätzen einer Oberfläche des ersten Films zur Beseitigung des ersten Films und Bildung eines zweiten Films mit Isoliereigenschaft auf der Oberfläche des Halbleitersubstrats einschließlich der inneren Oberflä­ che des Grabens.
17. Verfahren nach Anspruch 16, dadurch gekennzeich­ net, daß der Schritt zur Bildung des ersten Films durch Niederschlagen eines Materials aus der Gruppe bestehend aus polykristallinem Silizium, Al, W und Mo mittels CVD oder Aufstäuben erfolgt.
18. Verfahren nach Anspruch 16, dadurch gekennzeich­ net, daß der zweite Film aus der Gruppe bestehend aus einem Thermooxidfilm, einem CVD-SiO2-Film, einem CVD-Si3N4-Film, einem CVD-PSG-Film, einem CVD-Al2O3-Film, einem aufgestäubten SiO2-Film und einem aufgestäubten Al-2O3-Film gewählt ist.
19. Verfahren nach Anspruch 16 mit dem weiteren Schritt des Vergrabens eines dielektrischen oder leitenden Materials in einem Graben, in welchem der zweite Film auf der inneren Oberfläche gebildet ist.
DE3902701A 1988-01-30 1989-01-30 Verfahren zur herstellung einer halbleiteranordnung Granted DE3902701A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2029888A JPH01196134A (ja) 1988-01-30 1988-01-30 半導体装置の製造方法
JP63078748A JP2763105B2 (ja) 1988-03-31 1988-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3902701A1 true DE3902701A1 (de) 1989-08-10
DE3902701C2 DE3902701C2 (de) 1993-07-29

Family

ID=26357214

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3902701A Granted DE3902701A1 (de) 1988-01-30 1989-01-30 Verfahren zur herstellung einer halbleiteranordnung

Country Status (2)

Country Link
US (1) US4931409A (de)
DE (1) DE3902701A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993019486A1 (en) * 1992-03-19 1993-09-30 Harris Corporation Method of forming semiconductor integrated circuit with polysilicon-filled trench isolation
US5683908A (en) * 1990-05-28 1997-11-04 Kabushiki Kaisha Toshiba Method of fabricating trench isolation structure having tapered opening
EP2317555A3 (de) * 2008-03-27 2013-03-13 Hitachi, Ltd. Halbleiterbauelement und Herstellungsverfahren dafür

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332683A (en) * 1989-06-14 1994-07-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having elements isolated by trench
US5183775A (en) * 1990-01-23 1993-02-02 Applied Materials, Inc. Method for forming capacitor in trench of semiconductor wafer by implantation of trench surfaces with oxygen
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5177580A (en) * 1991-01-22 1993-01-05 Santa Barbara Research Center Implant guarded mesa having improved detector uniformity
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JP3400846B2 (ja) * 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
JP3396553B2 (ja) * 1994-02-04 2003-04-14 三菱電機株式会社 半導体装置の製造方法及び半導体装置
KR100464383B1 (ko) * 1997-05-26 2005-02-28 삼성전자주식회사 트렌치소자분리를이용한반도체장치
US6057209A (en) * 1997-07-10 2000-05-02 Advanced Micro Devices, Inc. Semiconductor device having a nitrogen bearing isolation region
US6355540B2 (en) * 1998-07-27 2002-03-12 Acer Semicondutor Manufacturing Inc. Stress-free shallow trench isolation
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
JP3917327B2 (ja) * 1999-06-01 2007-05-23 株式会社ルネサステクノロジ 半導体装置の製造方法及び装置
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
KR100327348B1 (en) * 2000-07-26 2002-03-06 Samsung Electronics Co Ltd Semiconductor capable of decreasing junction leakage current and narrow width effect and fabricating method thereof
US6660642B2 (en) 2001-07-25 2003-12-09 Chartered Semiconductor Manufacturing Ltd. Toxic residual gas removal by non-reactive ion sputtering
KR100540371B1 (ko) * 2004-03-02 2006-01-11 이태복 고 내압용 반도체 소자 및 그 제조방법
US7129149B1 (en) 2004-06-07 2006-10-31 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with anti-reflective liner
US7176104B1 (en) 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
US7384849B2 (en) * 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7700441B2 (en) 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) * 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (de) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung
EP0231740A2 (de) * 1986-01-30 1987-08-12 Texas Instruments Incorporated Selbstjustierendes bipolares Bauelement aus Polysilizium und Verfahren zu seiner Herstellung
EP0296754A2 (de) * 1987-06-18 1988-12-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von Halbleiteranordnungen mit Gräben als Isolationszonen

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388584A (en) * 1977-01-17 1978-08-04 Hitachi Ltd Production of sio2 layer for interelement isolation
EP0061855B1 (de) * 1981-03-20 1985-08-14 Kabushiki Kaisha Toshiba Verfahren zur Herstellung eines Halbleiterbauelements
JPS6059302B2 (ja) * 1981-05-26 1985-12-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 多量の酸素を用いた反応性イオン食刻法
US4493740A (en) * 1981-06-01 1985-01-15 Matsushita Electric Industrial Company, Limited Method for formation of isolation oxide regions in semiconductor substrates
US4519128A (en) * 1983-10-05 1985-05-28 International Business Machines Corporation Method of making a trench isolated device
US4534824A (en) * 1984-04-16 1985-08-13 Advanced Micro Devices, Inc. Process for forming isolation slots having immunity to surface inversion
US4703554A (en) * 1985-04-04 1987-11-03 Texas Instruments Incorporated Technique for fabricating a sidewall base contact with extrinsic base-on-insulator
US4660278A (en) * 1985-06-26 1987-04-28 Texas Instruments Incorporated Process of making IC isolation structure
JPH0637326B2 (ja) * 1985-07-05 1994-05-18 株式会社ニッカト− 熱交換器の伝熱用部材
JPS62298110A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
US4766090A (en) * 1986-04-21 1988-08-23 American Telephone And Telegraph Company, At&T Bell Laboratories Methods for fabricating latchup-preventing CMOS device
US4693781A (en) * 1986-06-26 1987-09-15 Motorola, Inc. Trench formation process
JPH07120754B2 (ja) * 1986-10-15 1995-12-20 三菱電機株式会社 半導体装置の製造方法
JPS63114158A (ja) * 1986-10-30 1988-05-19 Sony Corp 半導体装置の製造方法
JPS63287024A (ja) * 1987-05-19 1988-11-24 Seiko Epson Corp 半導体装置の製造方法
GB2207281B (en) * 1987-07-24 1992-02-05 Plessey Co Plc A method of providing refilled trenches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3513034A1 (de) * 1984-04-11 1985-10-24 Hitachi, Ltd., Tokio/Tokyo Halbleitervorrichtung
EP0231740A2 (de) * 1986-01-30 1987-08-12 Texas Instruments Incorporated Selbstjustierendes bipolares Bauelement aus Polysilizium und Verfahren zu seiner Herstellung
EP0296754A2 (de) * 1987-06-18 1988-12-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung von Halbleiteranordnungen mit Gräben als Isolationszonen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Techn. Discl. Bull., Vol. 28, No. 10, 1986, S. 4594/4595 *
IBM Techn. Discl. Bull., Vol. 29, No. 1, 1986, S. 249/250 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683908A (en) * 1990-05-28 1997-11-04 Kabushiki Kaisha Toshiba Method of fabricating trench isolation structure having tapered opening
US5858859A (en) * 1990-05-28 1999-01-12 Kabushiki Kaisha Toshiba Semiconductor device having a trench for device isolation fabrication method
EP0459397B1 (de) * 1990-05-28 2001-08-01 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
WO1993019486A1 (en) * 1992-03-19 1993-09-30 Harris Corporation Method of forming semiconductor integrated circuit with polysilicon-filled trench isolation
EP2317555A3 (de) * 2008-03-27 2013-03-13 Hitachi, Ltd. Halbleiterbauelement und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
DE3902701C2 (de) 1993-07-29
US4931409A (en) 1990-06-05

Similar Documents

Publication Publication Date Title
DE3902701C2 (de)
DE69320520T2 (de) Verfahren zur Herstellung eines Heteroübergangsbipolartransistors
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE69132676T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten
EP0809279B1 (de) Verfahren zur Herstellung eines MOS-Transistors
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
EP0809860B1 (de) Verfahren zur Herstellung einer SCHICHTSTRUKTUR MIT EINER SILICID-SCHICHT
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE69333173T2 (de) Verfahren zur Herstellung eines Substrates mit einer Halbleiterschicht auf einem Isolator
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE4016268C2 (de)
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE102007052289A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Recess-Gate
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE112006000558B4 (de) Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens
DE19958062A1 (de) Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee