DE2539073B2

DE2539073B2 - Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung

Info

Publication number: DE2539073B2
Application number: DE2539073A
Authority: DE
Inventors: Alfred Charles Marlton Ipri; John Carl Plainfield Sarace; Joseph Hurlong Princeton Scott
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1974-09-12
Filing date: 1975-09-03
Publication date: 1978-08-10
Also published as: DE2539073A1; SE407492B; CH600576A5; JPS5160173A; SE7510120L; GB1479117A; FR2284988B1; US3974515A; IT1044369B; FR2284988A1; AU8463475A

Description

25

Die Erfindung betrifft einen Feldeffekt-Transistor mit isolierter Gate-Elektrode (IGFET), bestehend aus einem elektrisch isolierenden Substrat, einer Insel aus einkristallinem Silizium auf einem Teil einer Oberfläche des Substrats, wobei die Insel eine Source- und eint Drain-Zone an gegenüberliegenden Enden besitzt, einer Source-Elektrode sowie einer Drain-Elektrode, einer Kanalzone zwischen der Source- und der Drain-Zone, einer dielektrischen Schicht über der Kanalzone sowie einer Gate-Elektrode über der dielektrischen Schicht, sowie ein Verfahren zu seiner Herstellung.

Es hat sich gezeigt, daß bei den Gate-Dielektrika bekannter IGFETs der Silizium-auf-Saphirart (SOS) frühzeitig Fehler (Durchbrüche) auftreten, wenn eine Vorspannung von mehr als ungefähr 36 Volt zwischen der Gate-Elektrode und den Source-Drain-Zonen angelegt wird. Dieser Durchbruch scheint mit der Polysilizium-Siliziumoxid-Silizium-Saphir-Grenzfläche im IGFET zusammenzuhängen. Die Achillesferse, d. h. der schwächste Punkt der bekannten SOS/IGFET-Technologie scheint an den gegenüberliegenden Kanten der Siliziuminsel zu liegen, die die Kanalzone des IGFETs enthält, insbesondere wo die Kanten der Kanalzone die Saphirsubstratoberfläche treffen.

Aufgabe der vorliegenden Erfindung ist es, ein IGFET sowie ein Verfahren zu seiner Herstellung vorzuschlagen, mit dem die vorerwähnten Nachteile vermieden werden, vielmehr eine gegenüber bisher erreichbaren Werten wesentlich höhere, mindestens doppelt so große Durchbruchspannung erzielt wird. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß sich die dielektrische Schicht auf gegenüberliegenden Seiten der Kanalzone bis auf die Oberfläche des Substrats und weiter über Teile dieser Oberfläche erstreckt und daß an beiden Seiten der Kanalzone Verlängerungen der Gate-Elektrode angeordnet sind, die von der Substratoberfläche durch die dielektrische Schicht getrennt sind.

Die Erfindung ist von besonderem Vorteil bei der Herstellung von SOS-Komplementär-Transistoren einzusetzen, die in vielen Arten von Halbleiterschaltungen Verwendung finden.

Die dielektrische Schicht kann Siliziumoxid, Siliziumnitrid, Aluminiumoxid oder Kombinationen davon enthalten.

Das erfindungsgemäße Verfahren zur Herstellung des neuen IGFETs umfaßt das Herstellen einer Insel aus epitaktisch aufgebrachtem, dotiertem Silizium auf einem elektrisch isolierenden Substrat sowie einer dielektrischen Schicht über sowohl der Insel als Teilen des Substrats, und zwar so, daß sie !»ich von gegenüberliegenden Seiten der Insel weg erstreckt

Bei einem Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird der zuvor erwähnte Herstellungsschritt ausgeführt, indem eine Schicht von dotiertem Silizium epitaktisch auf dem isolierenden Substrat gebildet wird, die Siliziumschicht derart geätzt wird, daß eine Insel entsteht, eine dünne Schicht einkristallinem oder polykristallinem Siliziums auf der Siliziuminsel und auch auf dem isolierenden Substrat vorgesehen und dann die zuletzt erwähnte dünne Siliziumschicht vollständig oxydiert wird, um eine dielektrische Schicht aus Siliziumoxid zu bilden.

Bei einem anderen Ausführungsbeispiel des erfindungsgemäßen Verfahren wird dieser Vorgang ausgeführt, indem eine Schicht von dotiertem Silizium epitaktisch auf einem elektrisch isolierenden Substrat erzeugt, die Siliziumschicht zur Bildung einer von einem dünnen Bereich des dotierten Siliziums umgebenen Mesa selektiv geätzt und sowohl die Mesa als auch der dünne Bereich umgebenden Siliziums oxydiert wird, bis der dünne Bereich zur Bildung einer dielektrischen Schicht aus Siliziumoxid, die sich über einer Insel aus Silizium und darüber hinaus auch über das Substrat erstreckt, vollkommen oxydiert ist.

Bei einem weiteren Ausführungsbeispiel des erfindungsgemäßen Verfahrens wird das Herstellen einer Insel aus epitaktischem, dotiertem Silizium auf einem elektrisch isolierenden Substrat und einer dielektrischen Schicht über sowohl der Insel als auch Teilen des Substrats durchgeführt, indem die Siliziuminsel gemäß obiger Darstellung gebildet und dann eine dielektrische Schicht aus beispielsweise Siliziumnitrid, Aluminiumoxid oder Siliziumoxid sowohl über der Siliziuminsel als auch dem Substrat vorgesehen wird. Die dielektrische Schicht kann mehrlagig aus einem der zuvor erwähnten Materialien und einer Schicht aus Siliziumoxid bestehen, die durch die Oxydation der Oberfläche der Siliziuminsel gebildet wird.

Anhand der Zeichnungen, die bevorzugte Ausführungsbeispiele darstellen, wird die Erfindung nachfolgend näher erläutert. Es zeigt

F i g. 1 einen bekannten IGFET im Querschnitt, wobei der Schnitt durch den Kanalbereich verläuft,

F i g. 2 ein Ausführungsbeispiel des erfindungsgemäßen IGFETs in perspektivischer Darstellung, gesehen von rechts oben, ohne Passivierungsschicht,

Fig.3 bis 8 sowie 10 und 11 Querschnitte des erfindungsgemäßen IGFETs, die verschiedene Behandlungen bei der Herstellung einer Ausführungsart darstellen,

Fig.9 einen Schnitt entlang der Ebene 9-9 in Fig.8 durch den Teil, der der Kanalbereich werden soll,

Fig. 12 und 13 Querschnitte des erfindungsgemäßen IGFETs in verschiedenen Herstellungsschritten eines anderen Ausführungsbeispiels des erfindungsgemäßen Verfahrens,

Fig. 14,15 und 17 Querschnitte zur Erläuterungeines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens und

Fig. Ib einen Querschnitt entlang der Ebene 16-16 in

Fig. 15 durch den Teil des IGFETs, der für den Kanalbereich vorgesehen ist.

Bei der nachfolgenden Beschreibung werden gleiche Bezugszeichen in verschiedenen Zeichnungen für gleiche Teile verwendet.

In Fig. 1 ist ein bekannter IGFET 10 dargestellt, bei dem das Problem vorzeitigen Durchbruchs der dielektrischen Schicht (Siliziumdioxid) auftritt, wenn eine Vorspannung von mehr als 36 Volt zwischen Gate-Elektrode und den Source-Drain-Zonen angelegt wird. Der IGFET 10 besteht aus einem elektrisch isolierenden Substrat 12, z. B. aus Saphir oder Spinell, einer Insel 14 aus einkristallinem, η-dotiertem Silizium auf einer Oberfläche 16 des Substrats 12, einer Siliziumoxidschicht 18, die das Gate-Dielektrikum über der Siliziuminsel 14 darstellt, und einer Gate-Elektrode 20, z. B. aus dotiertem Polysilizium über der Siliziumoxidschicht 18. Der erwähnte, vorzeitige Durchbruch bei bekannten IGFETs 10 scheint mit der Polysilizium-Siliziumoxid-Silizium-Saphir-Grenzfläche 22 zusammenzuhängen.

Beispiel I

Erfindungsgemäß wird das im Bereich der Grenzfläche 22 (Fig. 1) hervorgerufene Problem bei einem Ausführungsbeispiel des erfindungemäßen IGFETs 30 (in F i g. 2 dargestellt) dadurch behoben, daß ein Aufbau vorgeschlagen bzw. vorgesehen wird, der diese Grenzfläche eliminiert. Gemäß Fi g. 2 weist der IGFET 30 ein elektrisch isolierendes Substrat 32, z. B. aus Saphir oder Spinell auf, auf dessen Oberfläche 36 eine Siliziuminsel 34 vorgesehen ist. Über einem Teil der Insel 34 wird eine dielektrische Schicht 38 aus Siliziumoxid gebildet, und zwar über dem Teil, der den Kanalbereich des IGFETs 30 bildet, wobei sich die Schicht 38 sowohl über die Siliziuminsel 34 als auch Teile der Oberfläche 36 des Substrats 32 erstreckt. Auf der dielektrischen Schicht 38 ist eine Polysilizium-Elektrode 40 aufgebracht. Sie wirkt über der Insel als Gate-Elektrode; ihre Verlängerungen erstrecken sich von gegenüberliegenden Seiten der Siliziuminsel 34 aus weg und sind von der Oberfläche 36 des Substrats 32 durch die dielektrische Schicht 38 getrennt. Auf diese Weise gibt es beim IGFET 30 keine Grenzfläche zwischen der Gate-Elektrode und der Oberfläche 36 des Substrats 32 nahe der Kante der Siliziuminsel 34; es wird jedoch ein Aufbau erreicht, bei dem die Durchbruchsspannung des IGFETs 30 mindestens doppelt so groß wie die des bekannten IGFETs 10 ist.

Unter Bezugnahme auf die Fig.3 bis 11 wird nachfolgend ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung des IGFETs 30 beschrieben. In Fig.3 ist das Substrat 32 mit einer Schicht 34a aus einkristalinem, η--dotiertem Silizium, das auf der Oberfläche 36 des Substrats 32 abgeschieden ist, dargestellt. Das Substrat 32 kann eine Dicke von zwischen ungefähr 0,025 und 0,050 cm besitzen. Die Siliziumschicht 34a kann eine Trägerkonzentration von z. B. zwischen ungefähr 1 bis 2 χ ΙΟ¹⁵ Arsenatome/cm³ und eine Dicke von zwischen 0,6 und 0,8 μπι besitzen. Die Siliziumschicht 34a wird vorzugsweise auf der (1102)-Saphirebene mit irgendeinem in der Halbleitertechnik bekannten Verfahren aufgebracht Zum Beispiel kann die Siliziumschicht 34a epitaktisch auf der Oberfläche 36 durch Pyrolyse von Silan (SiH₄) niedergeschlagen werden.

Die epitaktische Siliziumschicht 34a wird nun als rechteckige Mesa 346(Fig.4) begrenzt, die von einem dünnen Bereich 34c der Siliziumschicht 34a umgeben wird, was durch fotolithografische Verfahren unter Anwendung eines geeigneten Fotoresists und Ätzmittels erreicht wird. Die Dicke des dünnen Siliziumbereichs 34c liegt zwischen 5 und 50 nm, vorzugsweise zwischen 10 und 30 nm. Bei der Bildung der Mesa 346 und des umgebenden dünnen Bereichs 36c aus der Siliziumschicht 34a (F i g. 3) werden Teile der Siliziumschicht 34a weggeätzt, bis die äußeren Kanten des

ίο dünnen Bereichs 34c fast gänzlich verschwunden sind. Unter diesen Umständen hat der Bereich 34c nahe der Mesa 346 gewöhnlich eine Dicke von zwischen ungefähr 10 und 30 nm. Die exakte Dicke des dünnen Bereichs 34c sollte mit konventionellen, bekannten Meßmethoden bestimmt werden.

Der Siliziumaufbau gemäß F i g. 4, bestehend aus dem dünnen Bereich 34c und der Mesa 346, wird nun oxydiert, z. B. durch Erhitzen in HCl-haltigem Dampf bei einer Temperatur von ungefähr 900° C für 50 Minuten, um den dünnen Bereich 34c vollständig zu oxydieren und eine dielektrische Schicht 38a aus Siliziumoxid (F i g. 5) über der Siliziuminsel 34 zu bilden. Ein wichtiges Merkmal des erfindungsgemäßen IGFETs 30 ist die Tatsache, daß die dielektrische Schicht 38a sich sowohl über die Siliziuminsel 34 als auch die Oberfläche 36 des Substrats 32 erstreckt, und zwar von gegenüberliegenden Seite der Siliziuminsel 34 aus, wie dies in F i g. 5 dargestellt ist. Ein Teil der dielektrischen Schicht 38a wird das Gate-Dielektrikum 38 des erfindungsgemäßen IGFETs 30 bilden. Die dielektrische Schicht 38a besteht vollkommen aus Siliziumdioxid.

Eine Schicht 40a aus Polysilizium wird über der dielektrischen Schicht 38a bis zu einer Dicke von ungefähr 0,5 μΐη mit bekannten Verfahren abgeschieden. Die in F i g. 6 dargestellte Polysiliziumschicht 40a ist zu diesem Zeitpunkt des Herstellungsverfahrens des IGFETs 30 undotiert. Ein Streifen 42 aus Borglas wird auf die Polysiliziumschicht 40a gebracht und mit bekannten fotolithografischen Verfahren, z. B. unter Anwendung eines geeigneten Fotoresists und Ätzmittels aus gepufferter Flußsäure, geformt, so daß er im wesentlichen die Form der in Fig.2 dargestellten Polysiliziumschicht 40 erhält.
Nunmehr wird Bor von dem begrenzten Borglasstreifen 42 in die Polysiliziumschicht 40a durch Erhitzen des Aufbaus gemäß Fig.6 auf eine Temperatur von ungefähr 1050° C für ungefähr 15 Minuten in einer Heliumatmosphäre diffundiert. Nach dieser Diffusion wird der Borglasstreifen 42 unter Verwendung reiner

so Flußsäure (diese greift die Polysiliziumschicht 40a nicht an) weggeätzt. Als nächstes wird die Polysiliziumschichi 40a mit einem anisotropen Ätzmittel aus KOH, Alkohol und Wasser behandelt, um sämtliche Teile dei Polysiliziumschicht 40a mit Ausnahme der in den F i g. 7 und 2 dargestellten Polysiliziumschicht 40, die mit Boi vom Borglasstreifen 42 dotiert worden war, wegzuätzen. Das anisotrope Ätzmittel führt zu geneigter Kanten der Polysiliziumschicht 40.
Die Teile der dielektrischen Schicht 38a, die nichi direkt unter der Polysiliziumschicht 40 liegen, d. h sämtliche Teile außer der (Siliziumoxid-)dielektrischer Schicht 38 (F i g. 8 und 2) werden nun mit gepufferte! Flußsäure geätzt, um Bereiche der oberen Oberfläche der Siliziuminsel 34 für die Diffusion von Dotiermittelr zur Bildung von Source- und Drainzonen freizulegen.

F i g. 9 ist ein Querschnitt durch den zentralen Bereich des IGFET-Aufbaus, d. h. durch den Bereich, der dei Kanal des erfindungsgemäßen IGFETs 30 werden soll

F i g. 8 und 9 sind Querschnitte des erfindungsgemäßen IGFETs ohne passivierende Schicht auf dem IGFET, also in gleicher Darstellung wie in der perspektivischen Abbildung gemäß F i g. 2.

Nunmehr werden Maßnahmen zur Bildung der Source- und Drainzonen des IGFETs 30 ergriffen. Dazu wird ein Glasschicht 44 aus ρ+-dotiertem Glas, wie z. B. Borglas, auf der Oberfläche 36 des Substrats 32, auf den freiliegenden Bereichen der Siliziuminsel 34 und auf der Polysiliziumschicht 40, wie in Fig. 10 dargestellt, mit geeigneten, bekannten Verfahren niedergeschlagen. Der p+-Dotierstoff aus der Glasschicht 44 wird nun in die angrenzenden Bereiche der Siliziuminseln 34 diffundiert, um die in F i g. 11 dargestellten Source- und Drainzonen 46 bzw. 48 zu bilden. Das Diffundieren geschieht durch Erhitzen des in Fig. 10 dargestellten Aufbaus auf ungefähr 1050⁰C für ungefähr 15 Minuten in einer Heliumatmosphäre. Der Bereich der Siliziuminsel 34 zwischen den Source- und Drainzonen 46 und 48 ist die Kanalzone 50 des IGFETs 30, der vollständig unterhalb der (Siliziumoxid-)dielektrischen Schicht 38 und der Polysiliziumschicht 40 (Gate-Elektrode) liegt

Kontaktöffnungen werden nun in der Glasschicht 44 über den Source- und Drainzonen 46 und 48 für MetaIl-(Aluminium-)Elektroden 42 bzw. 54 mit diesen Bereichen gebildet. Eine nicht gezeigte öffnung in der Glasschicht 44 für einen elektrischen Kontakt zur (Gate-Elektrode) Polysiliziumschicht 40 wird ebenfalls vorgesehen. Die Glasschicht 44 dient zusätzlich zu ihrer Funktion als Dotierstoffquelle auch als eine passivierende Schicht für den IGFET 30.

Beim Betrieb des IGFETs 30 wurde festgestellt, daß die Durchbruchsspannung bei einem Aufbau gemäß F i g. 11 mindestens doppelt so hoch wie bei dem bekannten IGFET 10 gemäß F i g. 1 ist Der Grund für diese verbesserten Betriebseigenschaften ist zumindest teilweise darauf zurückzuführen, daß der IGFET 30 einen Aufbau besitzt, bei dem das Gate-Dielektrikum, das ist die SiO₂-Schicht 38, sowohl über der Insel 34 als auch der Oberfläche 36 des Substrats 32 gebildet wird, wie dies am besten aus den F i g. 2 und 9 hervorgeht; und daß die Polysiliziumschicht 40 von gleichem Umfang wie die dielektrische Schicht 38 ist, wodurch die erwähnte Schwäche der Polysilizium-Siliziumoxid-Silizium-Saphir-Grenzflache 22 (Fig. 1) des bekannten IGFETs 10 eliminiert wird.

Beispiel II

Bei dem zuvor beschriebenen Ausfuhrungsbeispiel des erfindungsgemäßen Verfahrens ist das partielle Ätzen der und die Mesabildung aus der epitaxialen Siliziumschicht 34a (vgl. Fig.4) hinsichtlich der Genauigkeit anspruchsvoll und in gewisser Weise auch zeitraubend, weil die Notwendigkeit des Ätzens des dünnen Bereichs 34c gleichförmig auf eine Dicke von beispielsweise zwischen 10 und 30 nm besteht Dieser Vorgang erfordert gewöhnlich genaue Beobachtung und Teste. Das teilweise Ätzen wird jedoch bei einem anderen Ausführungsbeispiel des erfindungsgemäßen Verfahrens, das in den Fig. 12 und 13 dargestellt ist, vermieden. Dabei wird, nachdem die Siliziumschicht 34a auf der Oberfläche 36 des Substrats 32 gemäß Fig.3 niedergeschlagen ist, die Siliziumschicht 34a mit bekannten fotolithografischen Verfahren geätzt, um die rechteckige Siliziuminsel 34 gemäß Fig. 12 zu bilden. Als nächstes wird eine Schicht 34d aus epitaktischem, einkristallinem oder polykristallinem Silizium auf der Siliziuminsel 34 und der Oberfläche 36 des Substrats 32 abgeschieden, und zwar bis zu einer Dicke von zwischen 5 und 50 nm, vorzugsweise zwischen 10 und 30 nm.

Der Aufbau gemäß F i g. 13 wird nun in HCl-haltigem Dampf bei einer Temperatur von ungefähr 900⁰C für ungefähr 15 Minuten oxydiert, bis die Silziumschicht Md vollständig zu Siliziumoxid, hauptsächlich Siliziumdioxid, oxydiert ist. Nachdem der Aufbau gemäß F i g. 13 derart oxydiert worden ist, nimmt er die Struktur an, die zuvor im Zusammenhang mit Fig.5 beschrieben

ίο worden ist, wobei die oxydierte Schicht nun die Siliziumoxidschicht 38a (Dielektrikum) aus Fig.5 ist Die Herstellung des IGFETs 30 (Fig. 11) von diesem Stadium an ist dieselbe wie zuvor im Zusammenhang mit den F i g. 5 bis 11 beschrieben.

In den Fig. 15, 16 und 17 ist ein IGFET 30a als weiteres Ausführungsbeispiel der Erfindung dargestellt, der ähnlich dem in den Fig.9, 10 und 11 dargestellten IGFET 30 ist, mit Ausnahme des Gate-Dielektrikums. Beim IGFET 30a besteht das Gate-Dielektrikum aus einer dielektrischen Schicht 39 aus isolierendem Material, und zwar keinem thermisch gewachsenen Siliziumoxid, sondern beispielsweise aus Siliziumnitrid oder (S13N4), Aluminiumoxid (Al₂O₃), aufgedampftem Siliziumoxid. Das Gate-Dielektrikum 30a kann vorzugs weise eine Zusammensetzung aus zwei Schichten aus elektrisch isolierendem Material haben, wie aus der dielektrischen Schicht 39 und einer dielektrischen Schicht 38c (Fig. 17) aus Siliziumdioxid. Folglich erstreckt sich beim IGFET 30a die Polysiliziumschicht 40 (Gate-Elektrode) von gegenüberliegenden Seiten der Siliziuminsel 34 aus und ist von der Oberfläche 36 des Substrats 32 durch die dielektrische Schicht 39 aus Siliziumnitrid oder Aluminiumoxid gemäß Fig. 16 getrennt Die in den Fig. 15, 16 und 17 dargestellte dielektrische Schicht 38c erstreckt sich nur über der Kanalzone 50 des IGFETs 30a Obwohl der IGFET 30a auch ohne die dielektrische Schicht 38c aus Siliziumoxid betrieben werden kann, wird jedoch ein zusammengesetztes Dielektrikum aus dieser und dielektrischen

Schicht 39 vorgezogen.

Das Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung des IGFETs 30a wird nachfolgend unter Bezugnahme auf die F i g. 3,12,14,15, und 17 beschrieben. Die Siliziuminsel 34 (Fig. 12) auf der Oberfläche 36 des Substrats 32 wird durch Begrenzen der epitaktisch niedergeschlagenen Siliziumschicht 34a (F i g. 3) wie zuvor beschrieben hergestellt Eine dielektrische Schicht 38b (F i g. 14) wird auf der freiliegenden Oberfläche der Siliziuminsel 34 aufge wachsen, z.B. durch Erhitzen der Siliziuminsel 34 in HCl-haltigem Dampf bei einer Temperatur von ungefähr 900⁰C für ungefähr 50 Minuten. Die Dicke der dielektrischen Schicht 38ύ kann zwischen ungefähr 2 und 90 nm betragen.

Als nächstes wird eine dielektrische Schicht 39a (F i g. 14) aus Siliziumnitrid, Aluminiumoxid oder aufgedampftem Siliziumoxid auf die dielektrische Schicht 3Sb gebracht, um eine zusammengesetzte dielektrische Schicht zu schaffen. Siliziumnitrid kann durch Reaktion von Silan (S1H4) und Ammoniak (NH₃) bei einer Temperatur von ungefähr 900⁰C in Wasserstoff-(Hr)-Atmosphäre niedergeschlagen werden. Aluminiumoxid, sofern es für die dielektrische Schicht 39a vorgesehen wird, kann dadurch aufgebracht werden, daß zunächst eine Aluminiumschicht vorgesehen und das Aluminium dann z. B. durch anaodische Oxydation, die als solche bekannt ist, oxydiert wird. Das Aufdampfen von Siliziumoxid kann durch die Reaktion von Silan und

Sauerstoff in neutraler (N2-)Atmosphäre bei ungefähr 400⁰C erreicht werden. Die Dicke der dielektrischen Schicht 39a kann zwischen ungefähr 10 und 100 nm liegen.

Die Polysiliziumschicht 40a (F i g. 14) wird nun auf der dielektrischen Schicht 39a niedergeschlagen und durch Diffusion aus dem Borglasstreifen 42 (Fig. 14) in der zuvor im Zusammenhang mit der Erläuterung der Bildung der Polysiliziumschicht 40 der IGFETs 30 erläuterten Weise dotiert

Die dotierte Polysiliziumschicht 40a (F i g. 14) wird nun mit einem anisotropen Ätzmittel aus KOH, Alkohol und Wasser zur Bildung der gemäß F i g. 2 geformten Polysiliziumschicht 40 geätzt, d.h. zur Bildung dieser Schicht über dem zukünftigen Kanalbereich 50 (F i g. 17) des IGFETs 30a. Unter Verwendung der Polysiliziumschicht 40 als eine Maske werden die dielektrischen Schichten 39a und 386 auf die in den Fig. 15 und 16 dargestellte Form geätzt Sofern die dielektrische Schicht 39a aus Siliziumnitrid oder Aluminiumoxid besteht, wird sie mit heißer Phosphorsäure zur Bildung der dielektrischen Schicht 39 (Fig. 15 und 16) geätzt. Die dielektrische Schicht 3Sb aus Siliziumoxid wird mit gepufferter FluBsäure zur Bildung der dielektrischen Schicht 38c(F ig. 15 und 16) geätzt.

Der soweit fertiggestellte Aufbau des IGFETs 30a, wie er in den Fig. 15 und 16 dargestellt ist, wird nunmehr mit der p+-dotierten Schicht 44 gemäß F i g. 17 in derselben Weise überzogen, wie dies zuvor unter Bezugnahme auf die Fig. 10 und U beschrieben worden ist. Von diesem Stadium an verläuft die Bildung der Source-Zone 46, der Drain-Zone 48, der Kanalzone 50 und der Elektroden 52 und 54 für die Source- bzw. Drainzone bei dem IGFET 30a genau in derselben

ι ο Weise, wie zuvor für den IGFET 30 beschrieben.

Wenngleich bei den beschriebenen Ausführungsbeispielen der IGFETs 30 und 30a eine dotierte Polysilizium-Gate- Elektrode (dotierte Polysiliziumschicht 40) vorgesehen ist, liegt es im Rahmen der Erfindung, die IGFETs 30 und 30a auch mit einer Metall-(Gate-)Elektrode zu versehen, z. B. aus Aluminium, Molybdän, Wolfram oder Legierungen davon, anstelle der dotierten Polysilizium-Gate-Elektrode; dies kann in bekannter Weise gesehen. Gate-Elektroden aus dotiertem Polysilizium (Schicht 40) für die IGFETs 30 und 30a werden Metall-Gate-Elektroden vorgezogen, weil sie den IGFETs ein besseres Verhalten, höhere Betriebsgeschwindigkeiten und niedrigere Verlustleistung geben.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Feldeffekt-Transistor mit isolierter Gate-Elektrode (IGPET), bestehend aus einem elektrisch isolierenden Substrat, einer Insel aus einkristallinem Silizium auf einem Teil einer Oberfläche des Substrats, wobei die Insel eine Source- und eine Drain-Zone an gegenüberliegenden Enden besitzt, einer Source-Elektrode sowie einer Drain-Elektrode einer Kstnalzone zwischen der Source- und der Drain-Zone, einer dielektrischen Schicht über der Kanalzone sowie einer Gate-Elektrode über der dielektrischen Schicht, dadurch gekennzeichnet, daß sich die dielektrische Schicht (38) is auf gegenüberliegenden Seiten der Kanalzone (50) bis auf die Oberfläche (36) des Substrats (32) und weiter über Teile dieser Oberfläche (36) und daß an der R.analzone (50) Verlängerungen der Gate-Elektrode angeordnet sind, die von der Substratoberflä- ehe (36) durch die dielektrische Schicht (38) getrennt sind.

2. IGFET nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat aus Saphir oder Spinell besteht

3. IGFET nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dielektrische Schicht aus Siliziumoxid, Siliziumnitrid oder Aluminiumoxid besteht.

4. IGFET nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Gate-Elektrode aus poly kristallinem Silizium, Aluminium, Molybdän oder Wolfram besteht.

5. IGFET nach Anspruch 1, 2 oder 4, dadurch gekennzeichnet, daß das Dielektrikum aus einer Schicht aus thermisch gewachsenem Siliziumoxid und einer Schicht aus aufgedampftem Siliziumoxid, Siliziumnitrid oder Aluminiumoxid besteht.

6. Verfahren zum Herstellen eines IGFETs nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß

a) eine Insel (34) aus epitaktisch aufgebrachtem, dotiertem Silzium auf einem isolierenden Substrat (32) vorgesehen und eine ununterbrochene dielektrische Schicht (38) über der Insel (34) und über Bereichen des Substrats (32), die sich von gegenüberliegenden Seiten der Insel (34) wegerstrecken, gebildet wird,

b) eine Schicht (40a) aus Gate-Elektrodenmaterial auf die dielektrische Schicht (38) aufgebracht und begrenzt und daraus eine Elektrode (40) hergestellt wird, die zwischen den Enden der Insel (34) die Gate-Elektrode bildet und sich von gegenüberliegenden Seiten der Insel (34) in Form von Verlängerungen der Gate-Elektrode nach außen erstreckt, wobei die Verlängerungen der Gate-Elektrode durch die dielektrische Schicht (30) vom Substrat (32) getrennt sind,

c) die dielektrische Schicht (38a) mit Ausnahme des unterhalb der Elektrode (40) liegenden Teils (38) weggeätzt wird und

d) die freiliegenden Bereiche der Insel (34) unter Verwendung der Gate-Elektrode (40) als Maske zur Bildung von Source- und Drainzonen des IGFETs (30) dotiert werden.

7. Verfahren zum Herstellen eines IGFETs nach Anspruch 7, dadurch gekennzeichnet, daß beim Behandlungsschritt (a) eine Siliziumschicht epitaktisch auf dem isolierenden Substrat niedergeschla gen und zur Bildung der Insel geätzt wird, daß eine dünnen Schicht (346) von zwischen ungefähr 5 und 30 nm Dicke aus Silizium sowohl auf der Insel als auch auf dem Substrat niedergeschlagen und zur Biildung der dielektrischen Schicht vollkommen oxydiert wird.

S. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im Rahmen des Behandlungsschrittes (a) eine Schicht aus dotiertem Silizium epitaktisch auf dem isolierenden Substrat niedergeschlagen wird, daß diese Schicht zur Bildung einer von einem dünnen Bereich (34c) aus dotiertem Silizium umgebenen Mesa (34b) geätzt wird, wobei der dünne Bereich (34c) eine Dicke von zwischen ungefähr 5 und 50 nm besitzt, und daß der dünne Bereich (34c) vollständig und die Mesa (34b) teilweise oxydiert wird, um auf dem isolierenden Substrat eine Insel (34) aus epitaktisch dotiertem Silizium und eine darüber gelegene und sich über Teile des Substrats erstreckende dielektrische Schicht (38) zu bilden.

9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im Rahmen des Behandlungsschrittes (a) eine Schicht aus dotiertem Silizium epitaktisch auf dem Substrat niedergeschlagen, begrenzt und so geätzt wird, daß die Insel gebildet wird, und daß eine dielektrische Schicht aus Siliziumnitrid sowohl auf der Insel als auch auf dem Substrat niedergeschlagen wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Siliziumschicht oxydiert wird, um eine dielektrische Schicht aus Siliziumoxid darüber zu bilden, bevor die dielektrische Schicht aus Siliciumnitrid über sowohl der Insel als auch dem Substrat vorgesehen, wird, wobei die dielektrische Schicht aus Siliziumnitrid auf der dielektrischen Schicht aus Siliziumoxid niedergeschlagen wird.

11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß im Rahmen des Behandlungsschrittes (a) eine Siliziumschicht epitaktisch auf dem Substrat niedergeschlagen, begrenzt und zur Bildung der Insel geätzt wird, und daß eine dielektrische Schicht aus Aluminumoxid sowohl auf der Insel als auch auf dem Substrat gebildet wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Siliziuminsel zur Bildung einer diese bedeckenden dielektrischen Schicht aus Siliziumoxid oxydiert wird, bevor die dielektrische Aluminiumoxidschicht gebildet wird, die auf der dielektrischen Siliziumoxidschicht vorgesehen ist.

13. Verfahren nach einem der Ansprüche 6 bis 12 dadurch gekennzeichnet, daß

a) eine Polysiliziumschicht auf der dielektrischen Schicht niedergeschlagen wird,

b) eine erste Glasschicht mit ersten Dotierstoffen für die Polysiliziumschicht auf der Polysiliziumschicht niedergeschlagen wird,

c) aus der ersten Glasschicht ein Bereich begrenzt wird, der dem Bereich der zu bildenden Gate-Elektrode einschließlich ihrer Verlängerungen entspricht,

d) der genannte erste Dotierstoff aus dem begrenzten Bereich der ersten Glasschicht in die Polysiliziumschicht zur Bildung der Gate-Elektrode und ihrer Verlängerungen diffundiert wird,

e) der begrenzte Bereich der ersten Glasschicht entfernt wird,

f) die Polysiliziumschicht mit Ausnahme der

Gate-Elektrode und ihrer Verlängerungen weggeätzt wird,

g) die dielektrische Schicht mit Ausnahme des unterhalb der Gate-Elektrode und ihrer Verlängerungen liegenden Bereichs weggeätzt wird, h) eine zweite Glasschicht mit einem zweiten Dotierstoff zur Dotierung von Source- und Drainzonen in der Insel auf dieser und der Gate-Elektrode niedergeschlagen wird,
i) der zweite Dotierstoff aus der zweiten Glasschicht in die Insel zur Bildung der Source- und Drainzonen diffundiert wird,
j) Kontaktöffnungen in der zweiten Glasschicht über den Source- und Drainzonen vorgesehen werden und is

k) Metallelektroden durch die Kontaktöffnungen für die Source- und Drainzonen niedergeschlagen werden.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Polysiliziumschicht auf der dielektrischen Schicht bis zu einer Dicke von ungefähr 0,5 μΐη niedergeschlagen wird.