[go: up one dir, main page]

DE3603470A1 - Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat - Google Patents

Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat

Info

Publication number
DE3603470A1
DE3603470A1 DE19863603470 DE3603470A DE3603470A1 DE 3603470 A1 DE3603470 A1 DE 3603470A1 DE 19863603470 DE19863603470 DE 19863603470 DE 3603470 A DE3603470 A DE 3603470A DE 3603470 A1 DE3603470 A1 DE 3603470A1
Authority
DE
Germany
Prior art keywords
silicon layer
substrate
layer
silicon
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19863603470
Other languages
English (en)
Inventor
William Palo Alto Calif. Baerg
Terence Tai-Li Santa Clara Calif. Hwa
Chiu H. Saratoga Calif. Ting
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3603470A1 publication Critical patent/DE3603470A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0278—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline channels on wafers after forming insulating device isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

PATENTANWÄLTE ZENZ & HELBER ■ O 4300 ESSEN 1 ■ AIV, RUH.RSTEIN 1 · TEL.: (02 01) 4126
PSA3470
Seite T 264
INTEL CORPORATION 3065 Bowers Avenue, Santa Clara, Kalifornien 95051, V.St.A.
Verfahren zur Herstellung von Feldeffektbauelementehauf einem SiIiziumsubstrat
Die Erfindung betrifft das Gebiet der MOS-Bauelemente in integrierter Schaltungstechnik und insbesondere die Herstellung von Feldeffektbauelementen auf einem Siliziumsubstrat.
Bei der Herstellung von Metalloxidhalbleiter-(MOS) Bauelementen in integrierter Schaltungstechnik werden häufig Maßnahmen getroffen, um ein Bauelement von dem anderen elektrisch soweit zu isolieren, daß parasitäre Wege zwischen den Bauelementen eliminiert oder zumindest verringert sind. Wenn beispielsweise Feldeffekttransistoren auf einem Siliziumsubstrat ohne geeignete Trennung hergestellt würden, so könnten Source- oder Drain-Zonen von zwei verschiedenen Transistoren als unerwünschter dritter Transistor wirken. Darüberliegende Verbindungen, wie Aluminium-Leitungen, die zwischen der Source-Elektrode eines Transistors und der Drain-Elektrode eines anderen Transistors angeordnet sind, wirken als Gate-Elektrode und können eine parasitäre Leitung hervorrufen.
Parasitäre Leitungswege sind noch ein größeres Problem in komplementären MOS (CMOS) Schaltungen in integrierter Schaltungstechnik. Dort können das Substrat, n+ oder p+ Zonen komplementärer Transistoren und die Senken, in denen Transistoren eines Leitungstyps gebildet sind, gemeinsam einen ungewollten Transistor bilden. Die Transistorwirkung zwischen diesen ver-
schiedenen Zonen kann zu einem parasitären Leitungsweg führen, der eine integrierte Schaltung zerstören kann. Dieses Problem wird manchmal als "latch-up" bezeichnet.
Einige Verarbeitungsmethoden werden gegenwärtig zur Verringerung der parasitären Leitung verwendet. Feldoxidbereiche werden gewöhnlich zwischen benachbarten Transistoren verwendet, um beispielsweise die Source-Elektrode eines Transistors von der Drain-Elektrode einen anderes Transistors zu trennen. Diese dickeren Oxide ,bilden einen weniger leitenden Pfad (einen längeren Weg) zwischen benachbarten Transistoren, und außerdem sind darüberliegende Leitungen von dem Substrat weiter beabstandet, wodurch ihre Wirksamkeit als unerwünschte Gate-Elektroden verringert wird. Ein typisches n+ nach p+ Feldoxid hat für CMOS-Schaltungen eine Breite von 6μπι und benötigt daher eine erhebliche Substratfläche im Vergleich zu der für die Herstellung des Feldeffekttransistors benötigten Fläche. In anderen Fällen werden Nuten im Substrat gebildet und mit einem Isoliermaterial verfüllt. Diese Methode bedingt eine komplizierte Verarbeitung, ist allerdings selbst bei Abständen bis hinunter zu 1μΐη wirksam.
Andere Methoden werden bei CMOS-Schaltungen ebenfalls zur Verhinderung des latch-up-Effekts verwendet. So werden beispielsweise Schaltungen in einer epitaktischen Schicht gebildet, die auf einem stark dotierten Substrat aufgewachsen wird. Bei anderen Schaltungen wird eine dünne Schicht über einem Isolator gebildet, wie beispielsweise in der Silizium-auf- -Saphir (SOS) Technologie.
Die Erfindung wendet sich von den oben beschriebenen bekannten Methoden ab. Erfindungsgemäß wird die kristalline Struktur des Substrats als Keim für die Züchtung einer epitaxieartigen Schicht über Isolationsbereichen verwendet.
Andere Verfahren zur Bildung epitaxieartiger Schichten aus Keimen sind bekannt. Generell wird bei diesen bekannten Prozessen ein einziger Keim verwendet. Es werden keine Bauelemente auf dem Keimfenster hergestellt, und es gibt keine elektrische Beteiligung des Substrats an der endgültigen Schaltung. Soweit der Anmelderin bekannt ist, ist der dem Anmeldungsgegenstand am nächsten kommende Stand der Technik: (1) Electronic Week, 6. August 1984, Seite 31 "Britain Getting Its Act Together In SOI Technology In Bid To Get Jump On U.S. and Japanese Chip Makers; (2) Electronic Week, 6. August 1984, Seiten 32, 33 "Cambridge Lab Heats Wafers Top and Bottom"; (3) IEDM82, 16.4, Seiten 433-436 "Characterization of LaserSOI Double Si Active Layers By Fabricating Elementary Device Structures"; (4) IEDM82, 16.1, Seiten 420-423 "MOS Transistors in Beam-Recrystallized Polysilicon"; (5) J. Electrochem.Soc. September 1981, Seiten 1981-1986 (Band 128, Nr.9) "Single Crystal Silicon-0n-Oxide By A Scanning CW Laser Induced Lateral Seeding Process"; (6) IEDM84 34.5, Seiten 808-811, "Device Performances of A Submicron SOI Technology"; und (7) Journal of Crystal Growth 63, 1983, Seiten 453-483, "Graphite-Strip- -Heater-Zone-Melting Recrystallization of Si Films".
Π Erfindungsgemäß wird ein verbessertes Verfahren zur Herstellung von Feldeffektbauelementen auf einem Siliziumsubstrat angegeben, bei dem Isolierbereiche Trennung der Bauelemente untereinander verwendet werden. Die Isolierbereiche werden auf dem Substrat gebildet und definieren Öffnungen zwischen diesen Bereichen; die Isolierbereiche begrenzen "Keimfenster" für das Substrat. Eine Siliziumschicht (z.B. Polysilizium oder amorphes Silizium) wird auf den Isolierbereichen gebildet und erstreckt sich in die Fenster. Diese Schicht wird einer Behandlung unterworfen, welche bewirkt, daß die kristallinie Struktur des Substrats durch die Keimfenster in die Silizium-
schicht wächst. Die Rekristallisation der Siliziumschicht wird durch die Fenster gesät. Die rekristallisierte Siliziumschicht bildet eine Wirtsschicht, in die oder auf der Feldeffektbauelemente hergestellt werden können, deren Kanalzonen direkt über den Keimfenstern gebildet werden.
Im folgenden wird die Erfindung anhand eines in der Zeichnung in verschiedenen aufeinanderfolgenden Verfahrensstufen dargestellten Verfahrensbeispiels näher erläutert. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht durch einen Abschnitt eines Siliziumsubstrats mit einer η-leitenden Senke, einer Siliziumdioxidschicht und Siliziumnitrid- -Maskierbauteilen;
Fig. 2 das Substrat gemäß Figur 1 nach einem Oxidationsschritt und nach Entfernung der Siliziumnitrid-Maskierbauteile;
Fig. 3 das Substrat gemäß Figur 2 nach einem Planierschritt;
Fig. 4 das Substrat gemäß Figur 3 nach der Bildung einer Siliziumschicht auf dem Substrat;
Fig. 5 das Substrat gemäß Figur 4 nach der Ausbreitung der kristallinien Struktur des Substrats in die obere Siliziumschicht;
Fig. 6 das Substrat gemäß Figur 5 während Dotierschritten, die zur Einstellung von Spannungsschwellwerten für die Bauelemente verwendet werden;
Fig. 7 das Substrat gemäß Figur 6 nach einem zusätzlichen Maskierschritt;
Fig. 8 das Substrat gemäß Figur 7 nach Bearbeitung der Siliziumschicht zur Trennung von zwei benachbarten Transistorzonen;
Fig. 9 das Substrat gemäß Figur 8 nach der Herstellung von CMOS-Transistoren auf und in der oberen Siliziumschicht; und
Fig. 10 eine Schnittansicht eines Substrats gemäß einem alternativen Beispiel der Erfindung, das für die Herstellung eines CMOS-Inverters besonders zweckmäßig ist.
Beschrieben wird ein Verfahren zur Bildung getrennter Zonen und Feldeffektbauelemente auf einem Siliziumsubstrat. In der folgenden Beschreibung werden zahlreiche Einzelheiten angegeben, um die Erfindung besser verständlich zu machen. Es ist jedoch für den Fachmann klar, daß das Verfahren auch ohne diese besonderen Einzelheiten realisiert werden kann. In anderen Fällen wird auf die Detaillbeschreibung bekannter Verfahrensschritte verzichtet, um die Beschreibung der vorliegenden Erfindung nicht unnötig zu belasten.
Figuren 1 bis 9 zeigen die Herstellung von komplementären MOS Feldeffektbauelementen (insbesondere Feldeffekttransistoren) unter Verwendung der Lehre der Erfindung. Die Herstellung beginnt mit dem in Figur 1 schematisch dargestellten gewöhnlichen p-leitenden monokristallinen Siliziumsubstrat 10. Eine η-leitende Senke 24 für die p-Kanal-Bauelemente wird in dem Substrat unter Verwendung herkömmlicher Bearbeitungsschritte ausgebildet. Arsen, Phosphor oder andere η-leitende Dotier-
Stoffe können für diese Senke verwendet werden. Eine Schutzschicht 12, z.B. eine Siliziumdioxidschicht wird auf der Oberfläche des Substrats 10 angeordnet. Siliziumnitridbauteile 13 werden unter Verwendung üblicher Maskier- und Ätzschritte gebildet. Diese Bauteile sind voneinander beabstandet, wie für das über der Senke 34 gebildete Bauteil angedeutet ist. Die Breite dieser Bauteile ist für die Erfindung unkritisch; beispielsweise können sie in der Größenordnung von Ium oder schmaler sein.
Das Substrat gemäß Figur 1 wird einem Hochtemperatur-Oxidationsschritt unterworfen, wie er gewöhnlich zur Bildung der Feldoxidbereiche 14 gemäß Figur 2 verwendet wird. (Dieser Schritt kann auch als "Treiber-" Schritt zur Bildung der Senke 34 angewandt werden.) Die Dicke der Feldoxidbereiche 14 kann
ο
beispielsweise 6000A betragen.
Bevorzugt, wenn auch nicht notwendigerweise wird die Struktur gemäß Figur 2 planiert bzw. nivelliert. Mit anderen Worten, es werden Maßnahmen getroffen, um eine planare Oberfläche 15 gemäß Darstellung in Figur 3 zu bilden. Bekannte Behandlungsschritte können für diese Planierung verwendet werden. Beispielsweise kann ein ebener Überzug aus Polymethylmethakrylat oder eine spin-on-Glas-Schicht über der Struktur gemäß Figur 2 gebildet werden, um eine planare Schicht zu bilden. Danach wird diese planare Schicht einer reaktiven Ionenätzung unterworfen, die eine 1-1 Selektivität zwischen der Schicht und den Feldoxidbereich 14 hat. Die Feldoxidbereich 14 gemäß Figur 2 werden in der Dicke reduziert und sind in Figur 3 als Feldoxidbereiche 14a gezeigt.
Danach wird ein Tauchen in Flußsäure zum Freilegen des Siliziumsubstrats zwischen den Feldoxidzonen 14a verwendet, gefolgt vom Niederschlagen einer Polysilizium- oder amorphen Silizium-
schicht 20 über dem Substrat. Diese Siliziumschicht überzieht sowohl die freigelegten Zonen des Siliziumsubstrats als auch die Feldoxidbereiche 14a. Wie in Figur 4 gezeigt ist, steht die Siliziumschicht 20 mit dem Substrat 10 an den Fenstern oder Öffnungen 24 in Berührung. Dies bedeutet, daß die Zonen 14a Öffnungen zu dem Substrat 10 definieren. Eine Siliziumdioxidschicht oder eine zusammengesetzte Schicht 22 aus Siliziumdioxid/Siliziumnitrid wird über der oberen Siliziumschicht 20 gebildet. Die obere Siliziumschicht 20 und die darüberliegende Schicht 22 können unter Verwendung bekannter chemischer Niederschlagsverfahren aus der Dampfphase gebildet werden. Bei dem beschriebenen Ausführungsbeispiel hat die Schicht
ο
20 eine Stärke von etwa 5000A, und die darüberliegende Schicht kann beispielsweise 1000Ä dick sein.
Danach wird die obere Siliziumschicht 20 rekristallisiert, wodurch die Schicht 20 dazu gebracht wird, die kristalline Struktur des Substrats anzunehmen. Wenn das Substrat eine kristalline Orientierung von (100) hat, bedeutet dies, daß das Polysilizium- oder amorphe Silizium der Schicht 20 die (100) Kristallorientierung der Struktur annimmt. Diese Rekristallisation kann dadurch durchgeführt werden, daß die Struktur gemäß Figur 4 Wärme aus Quellen wie einem Abtastlaser (z.B. einem Dauerstrich-Argonlaser), einem abtastenden Elektronenstrahl oder einem Graphitstreifenheizer ausgesetzt wird. Die rekristallisierte Schicht 20 gemäß Figur 4 ist in Figur 5 als Schicht 20a gezeigt. Die Öffnungen 24 der Figur 4 wirken als Keimfenster, welche es der kristallinen Struktur des Substrats ermöglichen, sich in die Schicht 20 durch die Keimfenster auszubreiten bzw. in die Schicht 20 zu wachsen. Das Silizium der Schicht 20 direkt über den Keimfenstern, angedeutet durch die Pfeile 27 in Figur 5, hat die gualitativ beste monokristallinie Struktur, da diese Bereiche direkt über dem Siliziumsubstrat liegen. Die kristalline Struktur des Substrats
breitet sich seitlich in die Siliziumschicht über den Oxidbereichen 14a in den durch die Pfeile 28 in Figur 5 identifizierten Bereichen aus. Diese laterale Rekristallisation tritt beispielsweise über eine Distanz von einigen um über die Ränder der Keimfenster, obwohl die Qualität der resultierenden Kristallstruktur nicht so gut wie diejenige über den Keimfenstern ist. Die Schicht 20a hat daher die Art einer epitaktischen Siliziumschichten, wobei das Kritallwachstum von vorgegebenen Keimfenstern ausgeht, welche durch die Feldoxidbereiche getrennt sind. Es ist die Schicht 20a, auf der und in die die Feldeffektbauelemente hergestellt werden.
Verschiedene andere Methoden können verwendet werden, um die Rückseite des Substrats während der Rekristallisation zu beheizen. So kann beispielsweise ein heißes Spannfutter benutzt werden, um das Scheibchen während der Rekristallisation auf einer erhöhten Temperatur zu halten, oder es kann zu diesem Zweck ein Quarzofen verwendet werden.
Eine Maskierschicht 30 wird oberhalb ausgewählter Keimfenster mit einer Öffnung 3 2 versehen. Ein η-leitender Dotierstoff, z.B. Phosphor oder Arsen, wird danach durch die Schicht 20a eingeführt. Dieser Dotierstoff kann in die Schicht 20a eindiffundiert werden, nachdem die Schicht 22 zunächst an der Öffnung 32 geätzt worden ist, oder der Dotierstoff kann durch die Schicht 22 durch Ionenimplantation eingeführt werden. Der Dotierstoff wird zur Einstellung der Schwellenspannung der n-Kanal-Bauelemente verwendet, was bekannt ist. Ein anderer Maskierschritt dient zur Bildung einer Öffnung (in gestrichelten Linien in der Schicht 30 der Figur 6 dargestellt), um eine Einstellung der Schwellenspannung für die p-Kanal-Bauelemente zu ermöglichen.
Die nächsten Verfahrensschritte dienen zur Ausbildung getrenn-
ter Zonen oder Muster in der rekristallisierten Siliziumschicht 20. Die Schicht 22 gemäß Figur 6 kann für diese Musterbildung verwendet werden, oder es kann bei Entfernung dieser Schicht eine andere Schicht 35 aus Siliziumdioxid oder Siliziumnitrid in der in Figur 7 gezeigten Weise verwendet werden (Siliziumnitrid ist derzeit bevorzugt.) Maskierelemente 36 werden zur Definition der Öffnung 37 durch die Schicht 35 benutzt. Eine lokale Oxidation dient zur Bildung von Oxidbereichen 38 gemäß Figur 8. Eine Kombination einer reaktiven Ionenätzung oder einer lokalen Oxidation kann verwendet werden, oder es kann zur Entfernung der Schicht 20a im Bereich der Öffnung 3 7 ein Ätzschritt allein benutzt werden.
Die sich ergebende Struktur ist in Figur 8 gezeigt, wobei Zonen 20b aus rekristallisiertem Silizium von anderen durch Oxid 38 getrennt sind. Zu beachten ist, daß die Siliziumzonen 20b über den Oxidbereichen 14a voneinander elektrisch getrennt sind und daß außerdem der Weg durch das Siliziumsubstrat zwischen diesen Zonen 20b (durch die Keimfenster) relativ lang ist. Ein Gate-Oxid 40 hoher Qualität kann auf den Zonen 20b in der in Figur 8 dargestellten Weise aufgewachsen werden. Bei Verwendung eines Ätzschrittes sind auch die Zonen 20b voneinander isoliert.
Als nächstes wird eine polykristalline Siliziumschicht über der Struktur gemäß Figur 8 gebildet und zur Definition von Gate-Bauteilen 42 und 43 in ein Muster gebracht (Figur 9). Zwei Dotierschritte werden als nächstes verwendet, um die Source- und Drain-Zonen 44 und die Source- und Drain-Zonen zu bilden. In bekannter Weise werden beispielsweise zuerst die Zonen der p-Kanal-Bauelemente mit einem Photolack überzogen, während ein η-leitender Dotierstoff in Ausrichtung mit der Gate-Elektrode 42 zur Bildung der Source- und Drain-Zonen 44 eingeführt wird. Wenn die n-Kanal-Bauelemente überzogen sind,
10
wird ein p-leitender Dotierstoff in Ausrichtung mit der Gate- -Elektrode 43 zur Bildung der Source- und Drain-Zonen 45 eingeführt. Gewöhnlich können danach in bekannter Weise Passivierungsschichten (nicht gezeigt) und Metallisierungsschichten zur Fertigstellung der Transistoren gemäß Figur 9 gebildet werden.
In Figur 10 ist ein alternatives Ausführungsbeispiel der Struktur gemäß Figur 9 dargestellt. Gleiche Zonen wie diejenigen in Figur 9 sind in Figur 10 mit der gleichen Zahl und nachgestellter Null bezeichnet. Beispielsweise sind in Figur 10 Feldeffektbauelemente auf einem Substrat 100 gezeigt, wobei das n-Kanal-Bauelement ein Gate 420 und das p-Kanal-Bauelement ein Gate 430 hat. Die Behandlung der Bauelemente gemäß Figur 10 ist im wesentlichen die gleiche wie diejenige bei den zuvor beschriebenen Figuren 1 bis 9, mit der Ausnahme, daß die rekristallisierten Siliziumzonen 200b an der mit dem Pfeil 46 in Figur 10 bezeichneten Stelle nicht in getrennte Bereiche abgeteilt sind. (Dies erfordert beispielsweise die Eliminierung der mittleren Öffnung 37, die in der Maskierschicht 36 der Figur 7 gezeigt ist.) Bei der Struktur gemäß Figur 10 befindet sich eine der Source- oder Drain-Zonen des n-Kanal-Bauelements mit einer der Source- oder Drain-Zonen des p-Kanal-Bauelements in Kontakt. Dies ergibt einen gemeinsamen Übergang zwischen diesen Transistoren, der bei der Herstellung eines CMOS-Inverters besonders zweckmäßig ist. (Zu beachten ist, daß ein Metallshunt zur Verbindung dieser Zonen verwendet wird.)
Im Vergleich zu Schaltungen, bei denen bekannte Isolationsbzw. Trennmethoden verwendet werden, bringen die integrierten Schaltungen gemäß den Figuren 9 und 10 einige Vorteile. Zu beachten ist, daß bei dem Ausführungsbeispiel gemäß Figur 9 die am nächsten benachbarten n+Zone 44 und p+Zone 45 oberhalb des Oxidbereichs 14a vollständig voneinander isoliert sind.
1 1
A 3603A70
Daher kann der Abstand dieser Zonen ohne die Gefahr eines Durchbruchs (punch-through) so klein gemacht werden, wie die Maskiertoleranzen es zulassen. Der Weg zwischen diesen Zonen durch das Fenster im Substrat und unter den Oxidbereichen 14a ist relativ lang (z.B. 3μπι) und ist daher zu lang, um ein Problem darzustellen. Wie oben erwähnt, tritt die Rekristallisation mit der höchsten Güte in den Keimfenstern 24 gemäß Figur 9 auf. Dieses qualitativ bessere Silizium befindet sich an den Kanälen der Transistoren, wo es am dringendsten benötigt wird. Die schlechtere Rekristallisation, die den äußeren Rändern der Source- und Drain-Zone zugewandt ist, ist in diesen Bereichen von geringerer Bedeutung als in den Kanalgebieten. Bei den Schaltungen gemäß Figuren 9 und 10 befinden sich die Bauelemente mit dem darunterliegenden Substrat in Kontakt (sowohl innerhalb als auch außerhalb der Senke 34 und 340). Dies ermöglicht eine bessere Steuerung von Substratleckströmen von heißen Elektronen. Darüberhinaus sind sowohl die Übergangskapazität als auch die Leckverluste gering, da die Source- und Drain-Übergänge weitgehend über den Oxidbereichen 14a angeordnet sind. Ein Kontaktleckstrom (z.B. von Metallkontakten) zum Substrat ist viel geringer als bei bekannten Strukturen, da Kontakte zu den Source- und Drain-Zonen über den Oxidbereichen 14a oder 140a vorgesehen werden können. Diffusionsstecker (diffusion plugs), wie sie häufig im Stande der Technik zur Verhinderung einer "Nadelbildung" verwendet werden, benötigt man daher nicht.
Vorstehend wurde ein verbessertes Verfahren zur Herstellung eines Siliziumsubstrats beschrieben, auf welchem Feldeffekttransistoren hergestellt werden. In gegenseitigem Abstand angeordnete rekristallisierte Siliziumzonen werden über Oxidbereichen gebildet. Die Rekristallisation findet durch Keimfenster statt, die zwischen den Oxidbreichen gebildet werden. Feldeffektbauelemente werden über den Keimfenstern gebildet.
- Leerseite

Claims (16)

  1. PATENTANWÄLTE ZENZ & HELBER · D 4300 ESSEN 1 ■ AM RUHRSTEIN 1 · TEL.: (O2O1) 4126 Seite I 264
    Intel CorporaKi
    3^3470
    PATENTANSPRÜCHE
    /1. Verfahren zur Herstellung von Feldeffektbauelementen auf einem Siliziumsubstrat unter Verwendung isolierender Bereiche zur Trennung der Bauelemente voneinander, dadurch gekennzeichnet, daß die isolierenden Bereiche (14a) auf dem Substrat (10) derart angeordnet werden, daß Fenster (24) zwischen den isolierenden Bereichen entstehen, daß eine Siliziumschicht (20) über den isolierenden Bereichen (14a) und den Fenstern (24) gebildet wird, daß die Siliziumschicht derart behandelt wird, daß eine Rekristallisation der Siliziumschicht durch die Fenster (24) stattfindet, und daß über den Fenstern in der rekristallisierten Siliziumschicht (20b) Feldeffektbauelemente gebildet werden, so daß aus der Siliziumschicht eine Schicht entsteht, in der die Feldeffektbauelemente gebildet werden können.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß getrennte Zonen (44, 44, 45, 45) in der rekristallisierten Siliziumschicht (20b) ausgebildet werden und daß die Zonen über die isolierenden Bereiche (38, 14a) isoliert gehalten werden.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Kanäle der Bauelemente allgemein über die Fenster (24) gelegt und die Source- und Drain-Zonen (44, 44 und 45, 45) der Bauelemente über den isolierenden Bereichen (14a) angeordnet werden.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Siliziumsubstrat monokristallines Silizium verwendet wird und daß die rekristallisierte Siliziumschicht die Kristallorientierung des Substrats annimmt, um
    eine einer epitaktischen Schicht ähnliche obere Siliziumschicht zu bilden.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Siliziumschicht eine Polysiliziumschicht gebildet wird.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Siliziumschicht eine Schicht aus amorphem Silizium gebildet wird.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die isolierenden Bereiche (14a) Siliziumdioxidbereiche sind, die von dem Substrat (10) gezüchtet werden.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
    die gezüchteten Siliziumdioxidbereiche vor der Bildung der
    Siliziumschicht planiert werden.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Siliziumschicht zur Bildung des rekristallisierten Siliziums einer Wärmebehandlung unterzogen
  10. 10. Verfahren zur Herstellung von Feldeffekttransistoren auf einem Siliziumsubstrat, dadurch gekennzeichnet, daß Oxidbreiche in gegenseitigem Abstand auf dem Substrat gebildet
    werden, daß eine Siliziumschicht über den Oxidbereichen derart gebildet wird, daß sie zwischen den beabstandeten Oxidberei-
    chen mit dem Substrat in Kontakt steht, daß die Siliziumschicht einer Behandlung unterzogen wird, bei der die Siliziumschicht derart zur Rekristallisation gebracht wird, daß sie die kristalline Struktur des Substrats annimmt, wobei sich die Rekristallisation von den Zwischenräumen zwischen den beabstandeten Oxidbereichen, in denen die Siliziumschicht mit dem Substrat in Kontakt steht, in die Siliziumschicht ausbreitet, und daß in der rekristallisierten Schicht über den beabstandeten Oxidbereichen Feldeffekttransistoren gebildet wird.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als Siliziumschicht eine Polysiliziumschicht verwendet werden.
  12. 12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als Siliziumschicht eine amorphe Siliziumschicht verwendet wird.
  13. 13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die beabstandeten Oxidbereiche auf das Substrat aufgewachsen werden.
  14. 14. Verfahren nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß die Siliziumschicht zur Rekristallisation einer Wärmebehandlung unterworfen wird.
  15. 15. Verfahren nach einem der Ansprüche 10 bis 14, dadurch gekennzeichnet, daß vor der Bildung der Siliziumschicht die Oxidbereiche planiert werden.
  16. 16. Verfahren nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet, daß getrennte Zonen in der rekristallisierten Siliziumschicht gebildet werden.
DE19863603470 1985-02-11 1986-02-05 Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat Withdrawn DE3603470A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/700,607 US4654958A (en) 1985-02-11 1985-02-11 Process for forming isolated silicon regions and field-effect devices on a silicon substrate

Publications (1)

Publication Number Publication Date
DE3603470A1 true DE3603470A1 (de) 1986-08-28

Family

ID=24814181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863603470 Withdrawn DE3603470A1 (de) 1985-02-11 1986-02-05 Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat

Country Status (9)

Country Link
US (1) US4654958A (de)
JP (1) JPS61187224A (de)
KR (1) KR860006831A (de)
CN (1) CN1006261B (de)
DE (1) DE3603470A1 (de)
FR (1) FR2577348B1 (de)
GB (1) GB2170953B (de)
HK (1) HK37989A (de)
SG (1) SG86288G (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5190886A (en) * 1984-12-11 1993-03-02 Seiko Epson Corporation Semiconductor device and method of production
JPS61139058A (ja) * 1984-12-11 1986-06-26 Seiko Epson Corp 半導体製造装置
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
US4717688A (en) * 1986-04-16 1988-01-05 Siemens Aktiengesellschaft Liquid phase epitaxy method
US5214302A (en) * 1987-05-13 1993-05-25 Hitachi, Ltd. Semiconductor integrated circuit device forming on a common substrate MISFETs isolated by a field oxide and bipolar transistors isolated by a groove
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US4997780A (en) * 1988-09-21 1991-03-05 Ncr Corporation Method of making CMOS integrated devices in seeded islands
JPH04226079A (ja) * 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
US5026665A (en) * 1990-12-24 1991-06-25 Motorola Inc. Semiconductor device electrode method
EP0748521B1 (de) * 1994-03-03 2001-11-07 Rohm Corporation Überlöschungsdetektion in einer niederspannungs-eintransistor-flash-eeprom-zelle unter verwendung von fowler-nordheim-programmierung und -löschung
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US6093936A (en) * 1995-06-07 2000-07-25 Lsi Logic Corporation Integrated circuit with isolation of field oxidation by noble gas implantation
WO1996042112A1 (en) * 1995-06-12 1996-12-27 Hitachi, Ltd. Semiconductor integrated circuit device, production thereof, and semiconductor wafer
US6627511B1 (en) * 1995-07-28 2003-09-30 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
US5693975A (en) * 1995-10-05 1997-12-02 Integrated Device Technology, Inc. Compact P-channel/N-channel transistor structure
JPH1174522A (ja) * 1996-12-19 1999-03-16 Texas Instr Inc <Ti> 絶縁体上にソースとドレインと共にプレーナー型ｆｅｔを形成する方法および装置
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
KR100240615B1 (ko) * 1997-03-13 2000-01-15 김영환 반도체장치의제조방법
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
EP1049156B1 (de) * 1999-04-30 2009-02-18 STMicroelectronics S.r.l. Herstellungsverfahren für integrierte SOI Schaltkreisstrukturen
KR100319625B1 (ko) * 1999-05-28 2002-01-05 김영환 반도체소자의 제조방법
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
KR100525797B1 (ko) * 2003-06-18 2005-11-02 동부아남반도체 주식회사 소자분리막 구조 및 제조 방법
JP2008205053A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269631A (en) * 1980-01-14 1981-05-26 International Business Machines Corporation Selective epitaxy method using laser annealing for making filamentary transistors
US4381201A (en) * 1980-03-11 1983-04-26 Fujitsu Limited Method for production of semiconductor devices
JPS56135969A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Manufacture of semiconductor device
US4487639A (en) * 1980-09-26 1984-12-11 Texas Instruments Incorporated Localized epitaxy for VLSI devices
NL188550C (nl) * 1981-07-02 1992-07-16 Suwa Seikosha Kk Werkwijze voor het vervaardigen van een halfgeleidersubstraat.
US4637127A (en) * 1981-07-07 1987-01-20 Nippon Electric Co., Ltd. Method for manufacturing a semiconductor device
EP0073487B1 (de) * 1981-08-31 1988-07-20 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer dreidimensionalen Halbleitervorrichtung
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
US4566914A (en) * 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein

Also Published As

Publication number Publication date
CN1006261B (zh) 1989-12-27
FR2577348A1 (fr) 1986-08-14
SG86288G (en) 1989-07-14
HK37989A (en) 1989-05-12
FR2577348B1 (fr) 1988-11-18
CN85104551A (zh) 1986-12-10
US4654958A (en) 1987-04-07
KR860006831A (ko) 1986-09-15
GB2170953A (en) 1986-08-13
GB2170953B (en) 1988-08-10
JPS61187224A (ja) 1986-08-20
GB8601163D0 (en) 1986-02-19

Similar Documents

Publication Publication Date Title
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3019850C2 (de)
DE69307216T2 (de) Verfahren für DMOS-Transistor mit Grabenstruktur unter Verwendung von sechs Masken
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE3525396C2 (de)
DE19747159B4 (de) Halbleiterbauteil mit MOS-Gatesteuerung und Verfahren zu seiner Herstellung
DE69434643T2 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes
DE69710745T2 (de) Verfahren zur Herstellung eines selbstjustierten kurzkanal- VMOS feldeffekttransistors
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE2502235C2 (de)
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE2809233A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3688057T2 (de) Halbleitervorrichtung und Methode zur Herstellung.
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE10339920A1 (de) Feldeffekttransistoren mit vielfach gestapelten Kanälen
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE3889610T2 (de) Halbleiteranordnung mit einem Trench-Bipolartransistor.
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination