JP4123961B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4123961B2 JP4123961B2 JP2003036685A JP2003036685A JP4123961B2 JP 4123961 B2 JP4123961 B2 JP 4123961B2 JP 2003036685 A JP2003036685 A JP 2003036685A JP 2003036685 A JP2003036685 A JP 2003036685A JP 4123961 B2 JP4123961 B2 JP 4123961B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- manufacturing
- semiconductor device
- annealing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- 238000000034 method Methods 0.000 claims description 50
- 238000000137 annealing Methods 0.000 claims description 47
- 239000012298 atmosphere Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 36
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 28
- 239000001257 hydrogen Substances 0.000 claims description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 229910052786 argon Inorganic materials 0.000 claims description 14
- 239000001307 helium Substances 0.000 claims description 13
- 229910052734 helium Inorganic materials 0.000 claims description 13
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 13
- 229910052754 neon Inorganic materials 0.000 claims description 13
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000013508 migration Methods 0.000 description 8
- 230000005012 migration Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にゲート絶縁膜の形成前にゲート絶縁膜形成領域の平坦化処理をおこない、さらにトレンチが形成された構造を有する半導体装置にあっては、そのトレンチ側壁の平坦化処理とトレンチコーナー部の丸め処理も同時におこなう半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、トレンチを形成する半導体装置として、トレンチ内にゲート絶縁膜が形成された構造を有する半導体装置（以下、トレンチＭＯＳ型半導体装置とする）がある。このトレンチＭＯＳ型半導体装置の製造方法として、半導体基板にトレンチを形成した後、それにつづいてゲート絶縁膜を形成する方法が知られている。図１２および図１３は、従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す図で、図１２は要部平面図であり、図１３は図１２のＡ−Ａ´断面を示し、図１３（ｅ）が図１２に対応する断面図である。
【０００３】
図１２は、トレンチ４とトレンチ４内にゲート絶縁膜５を介してポリシリコンなどのゲート電極８が形成され、トレンチ４端部から厚い酸化膜９に渡ってゲート電極８が引き出されている。厚い酸化膜９の上のゲート電極８の上には、図示されない層間絶縁膜が形成され、該層間絶縁膜に図示しないコンタクトホールを形成してゲート電極８と図示しないメタル配線と接続される。
従来は、まずｎ＋ドレイン１１を備えたｎ型のシリコン半導体基板１の表面に厚い酸化膜９を形成し、その後、半導体基板１の表面層にｐ型のウェル領域２を形成し、該ウェル領域２の表面上に所望のパターンのシリコン酸化膜よりマスク３を形成し、このマスク３の開口部のシリコン半導体基板１にトレンチエッチングをおこない、シリコン半導体基板１にトレンチ４を形成する。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜５が生成される（図１３（ａ））。側壁保護膜５をＨＦ系エッチング液を用いて除去する。このとき、マスク３がトレンチ４の縁から後退しマスク３の開口部が拡がる（図１３（ｂ））。その後、等方性エッチングによりトレンチ４内のダメージを除去する。この際トレンチ４の側壁４１，４２が平坦化され、底部のコーナー部４３，４４が丸まる（図１３（ｃ））。次にトレンチ４上部のコーナー部の丸めおよび異物質の除去を目的として熱酸化により犠牲酸化膜６を形成する（図１３（ｄ））。犠牲酸化膜６を除去するとトレンチ４上部のコーナー部が丸まりトレンチ内の異物質が除去される。この後、ゲート絶縁膜７を形成し、トレンチ４内を多結晶シリコンなどのゲート電極８を埋め、厚い酸化膜９へ引き出す領域を残しエッチバックする（図１３（ｅ））。そして、ソースの形成等をおこなうことにより、トレンチＭＯＳ型半導体装置が形成される。
【０００４】
しかしながら、上述した従来の製造方法では、トレンチ４コーナー部を丸めるためには犠牲酸化膜６を厚く形成する必要がある。また、側壁保護膜５を除去した後の等方性エッチングにより、トレンチ４の幅が広がる。このトレンチ４の幅は側壁保護膜５の除去の際のマスク３の後退量のばらつきに応じてばらつきが生じ、後工程で使用するマスクの位置合わせ精度の低下を招き微細化を妨げる点で好ましくない。
そこで、本出願人は、トレンチ側壁に生成された側壁保護膜を除去した後、ゲート絶縁膜を形成する前に、水素雰囲気中でアニール処理をおこなうことによって、トレンチコーナー部を丸めるとともに、トレンチの幅を広げることなくトレンチ側壁を平坦化する製造方法について先に出願している（特願２００２−０２４７７８）。また、特許文献１にも同様なことが記載されている。しかし、この製造方法では、水素の取り扱いが大変であり、また熱処理装置が複雑化してしまうため、コストがかかるという不都合がある。
【０００５】
また、特許文献１では、水素雰囲気中でのアニール処理の際に、図１３（ａ）のようにトレンチ４形成用のマスク３を後退させて、この後退量によりアニール処理時のトレンチ４上部のコーナーの曲率半径を制御することが記載されている。
しかしながら、マスク３の後退によりコーナー部の曲率半径を制御させる場合、水素雰囲気中でアニール処理では、トレンチ側壁１４１，１４２が平坦となり、トレンチコーナー部１４３，１４４，１４５，１４６が丸まるが、マスク３の端部と半導体基板１の露出部との境界で、マスク３によりシリコン原子の拡散が抑制され、突出部１０が形成される（図１３（ｂ）、図１３（ｃ））。このような突出部１０が形成されると、この突出部１０の上にゲート絶縁膜７を介してゲート電極８を形成する場合においては、突出部１０において絶縁破壊が発生する恐れがある。
【０００６】
このように、トレンチ内に絶縁膜を介して電極を埋め込み、この電極を半導体基板に引き出してメタル配線と接続するものについては絶縁破壊が発生する恐れがある。
【０００７】
【特許文献１】
特開２００２−２３１９４５号公報
【０００８】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされたものであって、信頼性の高いゲート絶縁膜を有する半導体装置を再現性よく製造するため、ゲート絶縁膜を形成する前に、ゲート絶縁膜形成領域を平坦化する処理、またトレンチ構造を有するものにあってはトレンチ側壁を平坦化するとともにトレンチコーナー部を丸める処理を、容易かつ安価におこなうことができる半導体装置の製造方法を提供することを目的とする。
さらには、トレンチ内に埋め込まれた電極を半導体基板上に引き出す構成の半導体装置において、絶縁破壊が起こらない信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体基板にトレンチを形成する工程と、常圧の不活性雰囲気中でアニール処理をおこなうことにより、前記トレンチのコーナー部を丸めるとともに前記トレンチの側壁を平坦化する工程と、を順におこなうことを特徴とする。
また、前記アニール処理後に、前記トレンチの側壁および底面を被覆する絶縁膜を形成する工程と、前記絶縁膜を被覆する電極を形成する工程と、を順におこなうことを特徴とする。
【００１０】
これらの発明において、不活性雰囲気とは、アルゴン、ヘリウム、ネオンのうちいずれかの雰囲気、またはアルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であり、またアニール時間は３０秒以上３０分以下であるとよい。
これらの発明によれば、アニール処理時にシリコン原子のマイグレーションが起こり、それによってトレンチ側壁等のゲート絶縁膜形成領域が原子レベルで平坦化し、またトレンチコーナー部のように曲率半径の小さい部分が丸まる。また、不活性雰囲気はシリコンとの反応物を生成しない雰囲気であり、特にアルゴン、ヘリウム、ネオン、またはこれらのうちのいずれかと４％以下の水素との混合ガスを用いることにより、爆発（燃焼）が起こらないので、熱処理装置の防爆システムが不要となり、また、常圧においても充分マイグレーションの効果が得られる。
【００１１】
また、本発明は、半導体基板にエッチングによりトレンチを形成する工程と、不活性雰囲気中での前記基板のアニール処理工程と、を備えた半導体装置の製造方法において、前記アニール処理工程の前に、使用したマスクを除去する工程を備えたものとする。
このように、トレンチを形成する工程において半導体基板上に形成されたマスクを除去した後に不活性雰囲気中での前記基板のアニール処理工程をおこなうことにより、マスクを形成したままアニール処理した場合と比べてなめらかな半導体基板表面を得ることができる。特に、トレンチゲートＭＯＳＦＥＴにおいては、トレンチ内に形成される電極を半導体基板の表面に引き出す場合には、ゲート耐圧を下げることを抑制できる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１〜図５は、本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板１１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル領域などを形成する。ついで、半導体基板１１の表面上にマスクとなるたとえばシリコン酸化膜１２を形成する（図１）。
【００１３】
つづいて、シリコン酸化膜１２の表面上に、トレンチ形成領域を開口させたパターンの図示しないフォトレジスト等のマスクを形成する。このレジストマスクを用いてシリコン酸化膜１２のエッチングをおこない、所定のトレンチパターンを有するマスクを形成する（図２）。そして、このマスクを用いて、たとえば反応性イオンエッチング等による異方性エッチングによってシリコン半導体基板１１のエッチングをおこない、トレンチ１３を形成する。その際、トレンチ１３の側壁にはＳｉＯ2系の側壁保護膜１４が生成される（図３）。つぎに、ＨＦ系エッチング液等を用いてエッチングをおこない、側壁保護膜１４およびシリコン酸化膜１２を除去する。つづいて、水洗およびスピン乾燥をおこなう。
【００１４】
つぎに、常圧の不活性雰囲気中で、９００℃以上１０５０℃以下の高温でアニール処理を３０秒以上３０分以下の時間でおこなう。不活性雰囲気としては、たとえばアルゴン、ヘリウム、ネオンのうちいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であってもよい。このような水素含有雰囲気で処理をおこなうことにより、シリコン表面を水素終端の不活性状態とすることで、汚染の影響を低減することができる。このような常圧の不活性雰囲気とすることによって、特別な防爆システムは不要であり、通常の熱処理装置を使用することができる。このアニール処理中にシリコン原子の表面拡散（マイグレーション）が起こり、トレンチ側壁１３１，１３２が平坦化するとともに、トレンチコーナー部１３３，１３４，１３５，１３６が丸まる（図４）。また、結晶欠陥もなくなる。
【００１５】
ここで、アニール処理の温度が上述した温度範囲である理由は、９００℃未満ではシリコン原子のマイグレーションがあまり起こらないため、トレンチ側壁１３１，１３２の平坦化効果およびトレンチコーナー部１３３，１３４，１３５，１３６の丸め効果が得られないからである。一方、１０５０℃を超えると、トレンチ形状にボーイングによる逆テーパーが形成され、後にトレンチ１４内を多結晶シリコンで埋め込んだときにす（空間）ができるという不都合が生じるからである。
また、アニール時間が上述した範囲である理由は、３０秒未満では短すぎてトレンチ側壁１３１，１３２の平坦化効果およびトレンチコーナー部１３３，１３４，１３５，１３６の丸め効果が十分に得られないからである。一方、３０分を超えると、トレンチ形状にボーイングによる逆テーパーが形成され、トレンチ１３の埋め込み時に上述した不具合が発生するからである。
【００１６】
その後、ゲート絶縁膜１５を形成し、トレンチ１３内に多結晶シリコン１６を埋め込む（図５）。そして、特に図示しないが、ソース・ドレインの形成、層間絶縁膜、メタル配線、およびパッシベーション膜を形成することによって、図示しないトレンチＭＯＳ型半導体装置が完成する。
実施例１
実施例１として、上記実施の形態１にしたがって、常圧のアルゴン雰囲気および常圧のアルゴンと４％水素との混合雰囲気においてアニール処理をおこなった。処理温度は１０００℃とし、処理時間は３分とした。図６は、トレンチコーナー部の曲率半径を示すものであり、比較として、１００％水素の雰囲気において圧力を変化させた場合の曲率半径を示した。図６に示すように、実施の形態１では、常圧においてトレンチコーナー部の丸めを容易におこなうことができたことがわかる。
【００１７】
上述した実施の形態１によれば、トレンチ１３を形成し、側壁保護膜１４を除去した後、不活性雰囲気での高温アニール処理をおこなうことによって、シリコン原子のマイグレーションにより、トレンチ側壁１３１，１３２が原子レベルで平坦化し、またトレンチコーナー部１３３，１３４，１３５，１３６が丸まる。そのため、ゲート耐圧のバラツキが抑制され、またゲート耐圧が向上する。したがって、トレンチＭＯＳ型半導体装置の信頼性が向上し、歩留まりが改善される。また、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。
【００１８】
以上の実施の形態１では、トレンチＭＯＳ型半導体装置について述べたが上記に限定されるものではなく、半導体基板にトレンチを形成する半導体装置であれば、本発明を適用することができる。たとえば、トレンチ内に絶縁膜を介して電極を形成する容量など。
実施の形態２．
図７〜図９は、本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板２１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル等を形成する（図７）。また、ＬＯＣＯＳ酸化膜２２を形成する（図８）。
【００１９】
つづいて、ゲート絶縁膜形成領域２３のシリコン表面を露出させた状態で、常圧の不活性雰囲気中で、９００℃以上１０５０℃以下の高温でアニール処理を３０秒以上１５分以下の時間でおこなう。不活性雰囲気としては、実施の形態１と同様に、たとえばアルゴン、ヘリウム、ネオンのいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのいずれかと４％以下の水素からなる混合ガス雰囲気であってもよい。
ここで、アニール時間の上限が実施の形態１よりも短い理由は、実施の形態２ではゲート絶縁膜を実施の形態１のトレンチ側壁よりも表面の荒れが小さく、かつ結晶欠陥も少ないシリコン半導体基板２１の表面上に形成する。そのため、実施の形態２では、トレンチの場合よりも軽い処理で十分であるからである。
【００２０】
アニール処理後、ゲート絶縁膜形成領域２３にゲート絶縁膜２５を形成する（図９）。そして、特に図示しないが、ポリシリコン電極、層間絶縁膜、メタル配線、およびパッシベーション膜を形成することによって、図示しないプレーナＭＯＳ型半導体装置が完成する。
上述した実施の形態２によれば、不活性雰囲気での高温アニール処理をおこなうことによって、シリコン原子のマイグレーションにより、ゲート絶縁膜形成領域２３が原子レベルで平坦化するため、Ｑｂｄ等が向上する。Ｑｂｄとは、絶縁膜の信頼性の指標であり、絶縁破壊が起こるまでに流すことができる電荷の量である。したがって、プレーナＭＯＳ型半導体装置の信頼性が向上し、歩留まりが改善される。また、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。実施の形態３．
図１０および図１１は、本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【００２１】
まず、ｎ＋ドレイン４０を備えたシリコン半導体基板３１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、熱酸化により厚い酸化膜３３、ウェル領域３２を形成する。厚い酸化膜３３の上で、後述するゲート電極と図示しないＡｌ配線などのメタル配線とのコンタクト部を形成する。厚い酸化膜３３は、ゲート絶縁膜への悪影響を抑えるように厚い酸化膜とする。前記ウェル領域３２の表面上に所望のパターンのシリコン酸化膜よりなるマスク３４を形成し、このマスク３４の開口部からシリコン半導体基板３１に反応性イオンエッチングによりトレンチエッチングをおこない、シリコン半導体基板３１にトレンチ３５を形成する。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜３６が生成される（図１０（ａ））。側壁保護膜３６をＨＦ系エッチング液を用いて除去する。このとき、マスク３４も除去する。また、厚い酸化膜３３は残るようにする（図１０（ｂ））。その後、不活性雰囲気中でアニール処理をおこなう。不活性雰囲気としては、たとえば、常圧のアルゴン、ヘリウム、ネオンのうちいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であてもよいし、減圧下の１００％水素雰囲気であってもよい。このアニール処理中にシリコン原子の表面拡散（マイグレーション）が起こり、トレンチ３５側壁３５１、３５２が平坦化するとともに、トレンチコーナー部３５３，３５４，３５５および３５６が丸まる（図１０（ｃ））。また、結晶欠陥もなくなる。
【００２２】
次に、トレンチ３５内の異物質の除去を目的として、熱酸化により犠牲酸化膜３７を形成する（図１１（ｄ））。この犠牲酸化膜３７は従来技術で説明したようなトレンチコーナー上部の丸めをおこなう必要はないので、薄く形成することができるため熱酸化の時間短縮が図れる。
ところで、犠牲酸化膜３７を形成する際の熱酸化では、半導体基板３１の表面の方が厚い酸化膜３３の表面よりも熱酸化膜の形成速度が速いため、半導体基板３１の表面の方が酸化膜は厚く形成される。しかしながら、犠牲酸化膜３７を除去する際には、厚い酸化膜３３部においても半導体基板３１の表面に形成された犠牲酸化膜３７部においても同じ厚さの酸化膜が除去されてしまう。よって、犠牲酸化膜３７の除去をおこなうと、厚い酸化膜３３の厚さが犠牲酸化膜３７を形成する前よりも薄くなってしまう。よって、厚い酸化膜３３は、これを考慮して形成する必要がある。
【００２３】
しかしながら、本実施の形態では、前述したように犠牲酸化膜３７の厚さを従来よりも薄く形成することができるため、従来よりも犠牲酸化膜３７の除去の際に厚い酸化膜３３が除去される量を低減することができる。よって、厚い酸化膜３３も従来よりも薄く形成することができ、熱酸化の時間短縮が図れる。
次に、犠牲酸化膜３７を除去することにより異物質が除去される。この後、ゲート絶縁膜３８を形成し、トレンチ３５内を多結晶シリコン３９で埋めて、エッチバックする（図１１（ｅ））。そして、ソース４１を形成し、ＢＰＳＧなどの層間絶縁膜４２を形成しパターニング後、ソース電極４３、ゲートパッド４４およびドレイン電極４５を形成することにより、トレンチＭＯＳ型半導体装置が形成される（図１１（ｆ））。
【００２４】
本実施の形態では、マスク３４を側壁保護膜３６の除去と同時に除去したが、除去せずに残した厚い酸化膜３３とトレンチとの距離も考慮する必要がある。この距離は、不活性雰囲気中でのアニール処理で丸まるトレンチ上部のコーナー３５３、３５４の曲率半径の２倍以上となるようにするのが望ましい。
よって、アニール処理の前にトレンチ３５の周囲の半導体基板３１の表面は、トレンチ３５からの距離がアニール処理によって丸められたトレンチ３５上部のコーナーの曲率半径の２倍以上となるように露出させることが望ましい。
実施例２
実施例２として、上記実施の形態３にしたがって、４０Ｔｏｒｒの１００％水素においてアニール処理をおこなった。トレンチから厚い酸化膜までの距離は７μｍとした。処理温度は１０００℃とし、処理時間は３分とした。ＦＩＢ（focused ion beam）装置を用いて断面形状を観察した結果、従来に比べて平滑な表面となっていることが確認された。
【００２５】
上記の実施例２の条件でアニール処理をおこなったＭＯＳＦＥＴを１００個作製し、ゲート電極への電圧印加による絶縁耐圧評価（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：ＴＺＤＢ）によりゲート絶縁膜の特性を評価した。比較として、トレンチ形成時のマスクを除去せずに、上記実施例２と同様のアニール処理をおこなったＭＯＳＦＥＴを１００個作製し、上記実施例２と同様の評価をおこなった。その評価の結果、本実施例２の方法により、ゲート耐圧に関する歩留まりが７０％から９０％に改善した。
上述した、実施の形態３によれば、不活性雰囲気中でのアニール処理により従来に比べて平滑な表面が得られるため、ゲート電極での絶縁破壊が抑制され、トレンチＭＯＳ型半導体装置の信頼性が向上する。
【００２６】
実施の形態３では、トレンチＭＯＳ型半導体装置について述べたが、トレンチ内に絶縁膜を介して電極を形成し、トレンチ周辺の半導体表面に電極を引き出す構成を有する半導体装置においては同様の効果を得ることができる。さらには、半導体基板にトレンチを形成し、不活性雰囲気によるアニール処理をおこなう半導体装置の製造方法に適用できる。
【００２７】
【発明の効果】
本発明によれば、アニール処理時のシリコン原子のマイグレーションにより、トレンチ側壁等が原子レベルで平坦化し、またトレンチコーナー部のように曲率半径の小さい部分が丸まるため、たとえば、トレンチＭＯＳ型半導体装置においてはゲート耐圧のバラツキが抑制され、またゲート耐圧が向上し、またプレーナＭＯＳ型半導体装置においては上記Ｑｂｄ等が向上する。したがって、不活性雰囲気でのアニール処理をおこなう半導体装置の信頼性が向上し、歩留まりが改善されるという効果が得られる。
【００２８】
また、本発明によれば、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。
また、トレンチ内に絶縁膜を介して形成された電極をトレンチ周辺に引き出す構成の半導体装置においては、不活性雰囲気によるアニール処理をおこなう前にトレンチ形成のためのマスクを除去することにより、絶縁破壊が抑制された信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図６】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置のトレンチコーナー曲率半径の圧力依存について示す説明図である。
【図７】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図８】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図９】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１０】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１１】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１２】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す平面図である。
【図１３】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１４】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【符号の説明】
１１，２１，３１ シリコン半導体基板
１２ シリコン酸化膜
１３，３５ トレンチ
１３１，１３２，３５１，３５２ トレンチ側壁
１３３，１３４，１３５，１３６，３５３，３５４，３５５，３６５ トレンチコーナー部
１４，３６ 側壁保護膜
１５，２５，３８ ゲート絶縁膜
１６，３９ 多結晶シリコン
２２ ＬＯＣＯＳ酸化膜
２３ ゲート絶縁膜形成領域
３３ 厚い酸化膜
３７ 犠牲酸化膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にゲート絶縁膜の形成前にゲート絶縁膜形成領域の平坦化処理をおこない、さらにトレンチが形成された構造を有する半導体装置にあっては、そのトレンチ側壁の平坦化処理とトレンチコーナー部の丸め処理も同時におこなう半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来より、トレンチを形成する半導体装置として、トレンチ内にゲート絶縁膜が形成された構造を有する半導体装置（以下、トレンチＭＯＳ型半導体装置とする）がある。このトレンチＭＯＳ型半導体装置の製造方法として、半導体基板にトレンチを形成した後、それにつづいてゲート絶縁膜を形成する方法が知られている。図１２および図１３は、従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す図で、図１２は要部平面図であり、図１３は図１２のＡ−Ａ´断面を示し、図１３（ｅ）が図１２に対応する断面図である。
【０００３】
図１２は、トレンチ４とトレンチ４内にゲート絶縁膜５を介してポリシリコンなどのゲート電極８が形成され、トレンチ４端部から厚い酸化膜９に渡ってゲート電極８が引き出されている。厚い酸化膜９の上のゲート電極８の上には、図示されない層間絶縁膜が形成され、該層間絶縁膜に図示しないコンタクトホールを形成してゲート電極８と図示しないメタル配線と接続される。
従来は、まずｎ＋ドレイン１１を備えたｎ型のシリコン半導体基板１の表面に厚い酸化膜９を形成し、その後、半導体基板１の表面層にｐ型のウェル領域２を形成し、該ウェル領域２の表面上に所望のパターンのシリコン酸化膜よりマスク３を形成し、このマスク３の開口部のシリコン半導体基板１にトレンチエッチングをおこない、シリコン半導体基板１にトレンチ４を形成する。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜５が生成される（図１３（ａ））。側壁保護膜５をＨＦ系エッチング液を用いて除去する。このとき、マスク３がトレンチ４の縁から後退しマスク３の開口部が拡がる（図１３（ｂ））。その後、等方性エッチングによりトレンチ４内のダメージを除去する。この際トレンチ４の側壁４１，４２が平坦化され、底部のコーナー部４３，４４が丸まる（図１３（ｃ））。次にトレンチ４上部のコーナー部の丸めおよび異物質の除去を目的として熱酸化により犠牲酸化膜６を形成する（図１３（ｄ））。犠牲酸化膜６を除去するとトレンチ４上部のコーナー部が丸まりトレンチ内の異物質が除去される。この後、ゲート絶縁膜７を形成し、トレンチ４内を多結晶シリコンなどのゲート電極８を埋め、厚い酸化膜９へ引き出す領域を残しエッチバックする（図１３（ｅ））。そして、ソースの形成等をおこなうことにより、トレンチＭＯＳ型半導体装置が形成される。
【０００４】
しかしながら、上述した従来の製造方法では、トレンチ４コーナー部を丸めるためには犠牲酸化膜６を厚く形成する必要がある。また、側壁保護膜５を除去した後の等方性エッチングにより、トレンチ４の幅が広がる。このトレンチ４の幅は側壁保護膜５の除去の際のマスク３の後退量のばらつきに応じてばらつきが生じ、後工程で使用するマスクの位置合わせ精度の低下を招き微細化を妨げる点で好ましくない。
そこで、本出願人は、トレンチ側壁に生成された側壁保護膜を除去した後、ゲート絶縁膜を形成する前に、水素雰囲気中でアニール処理をおこなうことによって、トレンチコーナー部を丸めるとともに、トレンチの幅を広げることなくトレンチ側壁を平坦化する製造方法について先に出願している（特願２００２−０２４７７８）。また、特許文献１にも同様なことが記載されている。しかし、この製造方法では、水素の取り扱いが大変であり、また熱処理装置が複雑化してしまうため、コストがかかるという不都合がある。
【０００５】
また、特許文献１では、水素雰囲気中でのアニール処理の際に、図１３（ａ）のようにトレンチ４形成用のマスク３を後退させて、この後退量によりアニール処理時のトレンチ４上部のコーナーの曲率半径を制御することが記載されている。
しかしながら、マスク３の後退によりコーナー部の曲率半径を制御させる場合、水素雰囲気中でアニール処理では、トレンチ側壁１４１，１４２が平坦となり、トレンチコーナー部１４３，１４４，１４５，１４６が丸まるが、マスク３の端部と半導体基板１の露出部との境界で、マスク３によりシリコン原子の拡散が抑制され、突出部１０が形成される（図１３（ｂ）、図１３（ｃ））。このような突出部１０が形成されると、この突出部１０の上にゲート絶縁膜７を介してゲート電極８を形成する場合においては、突出部１０において絶縁破壊が発生する恐れがある。
【０００６】
このように、トレンチ内に絶縁膜を介して電極を埋め込み、この電極を半導体基板に引き出してメタル配線と接続するものについては絶縁破壊が発生する恐れがある。
【０００７】
【特許文献１】
特開２００２−２３１９４５号公報
【０００８】
【発明が解決しようとする課題】
本発明は、上記事情に鑑みてなされたものであって、信頼性の高いゲート絶縁膜を有する半導体装置を再現性よく製造するため、ゲート絶縁膜を形成する前に、ゲート絶縁膜形成領域を平坦化する処理、またトレンチ構造を有するものにあってはトレンチ側壁を平坦化するとともにトレンチコーナー部を丸める処理を、容易かつ安価におこなうことができる半導体装置の製造方法を提供することを目的とする。
さらには、トレンチ内に埋め込まれた電極を半導体基板上に引き出す構成の半導体装置において、絶縁破壊が起こらない信頼性の高い半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明は、半導体基板にトレンチを形成する工程と、常圧の不活性雰囲気中でアニール処理をおこなうことにより、前記トレンチのコーナー部を丸めるとともに前記トレンチの側壁を平坦化する工程と、を順におこなうことを特徴とする。
また、前記アニール処理後に、前記トレンチの側壁および底面を被覆する絶縁膜を形成する工程と、前記絶縁膜を被覆する電極を形成する工程と、を順におこなうことを特徴とする。
【００１０】
これらの発明において、不活性雰囲気とは、アルゴン、ヘリウム、ネオンのうちいずれかの雰囲気、またはアルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であり、またアニール時間は３０秒以上３０分以下であるとよい。
これらの発明によれば、アニール処理時にシリコン原子のマイグレーションが起こり、それによってトレンチ側壁等のゲート絶縁膜形成領域が原子レベルで平坦化し、またトレンチコーナー部のように曲率半径の小さい部分が丸まる。また、不活性雰囲気はシリコンとの反応物を生成しない雰囲気であり、特にアルゴン、ヘリウム、ネオン、またはこれらのうちのいずれかと４％以下の水素との混合ガスを用いることにより、爆発（燃焼）が起こらないので、熱処理装置の防爆システムが不要となり、また、常圧においても充分マイグレーションの効果が得られる。
【００１１】
また、本発明は、半導体基板にエッチングによりトレンチを形成する工程と、不活性雰囲気中での前記基板のアニール処理工程と、を備えた半導体装置の製造方法において、前記アニール処理工程の前に、使用したマスクを除去する工程を備えたものとする。
このように、トレンチを形成する工程において半導体基板上に形成されたマスクを除去した後に不活性雰囲気中での前記基板のアニール処理工程をおこなうことにより、マスクを形成したままアニール処理した場合と比べてなめらかな半導体基板表面を得ることができる。特に、トレンチゲートＭＯＳＦＥＴにおいては、トレンチ内に形成される電極を半導体基板の表面に引き出す場合には、ゲート耐圧を下げることを抑制できる。
【００１２】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
実施の形態１．
図１〜図５は、本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板１１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル領域などを形成する。ついで、半導体基板１１の表面上にマスクとなるたとえばシリコン酸化膜１２を形成する（図１）。
【００１３】
つづいて、シリコン酸化膜１２の表面上に、トレンチ形成領域を開口させたパターンの図示しないフォトレジスト等のマスクを形成する。このレジストマスクを用いてシリコン酸化膜１２のエッチングをおこない、所定のトレンチパターンを有するマスクを形成する（図２）。そして、このマスクを用いて、たとえば反応性イオンエッチング等による異方性エッチングによってシリコン半導体基板１１のエッチングをおこない、トレンチ１３を形成する。その際、トレンチ１３の側壁にはＳｉＯ2系の側壁保護膜１４が生成される（図３）。つぎに、ＨＦ系エッチング液等を用いてエッチングをおこない、側壁保護膜１４およびシリコン酸化膜１２を除去する。つづいて、水洗およびスピン乾燥をおこなう。
【００１４】
つぎに、常圧の不活性雰囲気中で、９００℃以上１０５０℃以下の高温でアニール処理を３０秒以上３０分以下の時間でおこなう。不活性雰囲気としては、たとえばアルゴン、ヘリウム、ネオンのうちいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であってもよい。このような水素含有雰囲気で処理をおこなうことにより、シリコン表面を水素終端の不活性状態とすることで、汚染の影響を低減することができる。このような常圧の不活性雰囲気とすることによって、特別な防爆システムは不要であり、通常の熱処理装置を使用することができる。このアニール処理中にシリコン原子の表面拡散（マイグレーション）が起こり、トレンチ側壁１３１，１３２が平坦化するとともに、トレンチコーナー部１３３，１３４，１３５，１３６が丸まる（図４）。また、結晶欠陥もなくなる。
【００１５】
ここで、アニール処理の温度が上述した温度範囲である理由は、９００℃未満ではシリコン原子のマイグレーションがあまり起こらないため、トレンチ側壁１３１，１３２の平坦化効果およびトレンチコーナー部１３３，１３４，１３５，１３６の丸め効果が得られないからである。一方、１０５０℃を超えると、トレンチ形状にボーイングによる逆テーパーが形成され、後にトレンチ１４内を多結晶シリコンで埋め込んだときにす（空間）ができるという不都合が生じるからである。
また、アニール時間が上述した範囲である理由は、３０秒未満では短すぎてトレンチ側壁１３１，１３２の平坦化効果およびトレンチコーナー部１３３，１３４，１３５，１３６の丸め効果が十分に得られないからである。一方、３０分を超えると、トレンチ形状にボーイングによる逆テーパーが形成され、トレンチ１３の埋め込み時に上述した不具合が発生するからである。
【００１６】
その後、ゲート絶縁膜１５を形成し、トレンチ１３内に多結晶シリコン１６を埋め込む（図５）。そして、特に図示しないが、ソース・ドレインの形成、層間絶縁膜、メタル配線、およびパッシベーション膜を形成することによって、図示しないトレンチＭＯＳ型半導体装置が完成する。
実施例１
実施例１として、上記実施の形態１にしたがって、常圧のアルゴン雰囲気および常圧のアルゴンと４％水素との混合雰囲気においてアニール処理をおこなった。処理温度は１０００℃とし、処理時間は３分とした。図６は、トレンチコーナー部の曲率半径を示すものであり、比較として、１００％水素の雰囲気において圧力を変化させた場合の曲率半径を示した。図６に示すように、実施の形態１では、常圧においてトレンチコーナー部の丸めを容易におこなうことができたことがわかる。
【００１７】
上述した実施の形態１によれば、トレンチ１３を形成し、側壁保護膜１４を除去した後、不活性雰囲気での高温アニール処理をおこなうことによって、シリコン原子のマイグレーションにより、トレンチ側壁１３１，１３２が原子レベルで平坦化し、またトレンチコーナー部１３３，１３４，１３５，１３６が丸まる。そのため、ゲート耐圧のバラツキが抑制され、またゲート耐圧が向上する。したがって、トレンチＭＯＳ型半導体装置の信頼性が向上し、歩留まりが改善される。また、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。
【００１８】
以上の実施の形態１では、トレンチＭＯＳ型半導体装置について述べたが上記に限定されるものではなく、半導体基板にトレンチを形成する半導体装置であれば、本発明を適用することができる。たとえば、トレンチ内に絶縁膜を介して電極を形成する容量など。
実施の形態２．
図７〜図９は、本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。まず、シリコン半導体基板２１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、図示しないウェル等を形成する（図７）。また、ＬＯＣＯＳ酸化膜２２を形成する（図８）。
【００１９】
つづいて、ゲート絶縁膜形成領域２３のシリコン表面を露出させた状態で、常圧の不活性雰囲気中で、９００℃以上１０５０℃以下の高温でアニール処理を３０秒以上１５分以下の時間でおこなう。不活性雰囲気としては、実施の形態１と同様に、たとえばアルゴン、ヘリウム、ネオンのいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのいずれかと４％以下の水素からなる混合ガス雰囲気であってもよい。
ここで、アニール時間の上限が実施の形態１よりも短い理由は、実施の形態２ではゲート絶縁膜を実施の形態１のトレンチ側壁よりも表面の荒れが小さく、かつ結晶欠陥も少ないシリコン半導体基板２１の表面上に形成する。そのため、実施の形態２では、トレンチの場合よりも軽い処理で十分であるからである。
【００２０】
アニール処理後、ゲート絶縁膜形成領域２３にゲート絶縁膜２５を形成する（図９）。そして、特に図示しないが、ポリシリコン電極、層間絶縁膜、メタル配線、およびパッシベーション膜を形成することによって、図示しないプレーナＭＯＳ型半導体装置が完成する。
上述した実施の形態２によれば、不活性雰囲気での高温アニール処理をおこなうことによって、シリコン原子のマイグレーションにより、ゲート絶縁膜形成領域２３が原子レベルで平坦化するため、Ｑｂｄ等が向上する。Ｑｂｄとは、絶縁膜の信頼性の指標であり、絶縁破壊が起こるまでに流すことができる電荷の量である。したがって、プレーナＭＯＳ型半導体装置の信頼性が向上し、歩留まりが改善される。また、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。実施の形態３．
図１０および図１１は、本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【００２１】
まず、ｎ＋ドレイン４０を備えたシリコン半導体基板３１に、通常のＭＯＳ型半導体装置の形成プロセスにしたがって、熱酸化により厚い酸化膜３３、ウェル領域３２を形成する。厚い酸化膜３３の上で、後述するゲート電極と図示しないＡｌ配線などのメタル配線とのコンタクト部を形成する。厚い酸化膜３３は、ゲート絶縁膜への悪影響を抑えるように厚い酸化膜とする。前記ウェル領域３２の表面上に所望のパターンのシリコン酸化膜よりなるマスク３４を形成し、このマスク３４の開口部からシリコン半導体基板３１に反応性イオンエッチングによりトレンチエッチングをおこない、シリコン半導体基板３１にトレンチ３５を形成する。このとき、トレンチ側壁にＳｉＯ2系の側壁保護膜３６が生成される（図１０（ａ））。側壁保護膜３６をＨＦ系エッチング液を用いて除去する。このとき、マスク３４も除去する。また、厚い酸化膜３３は残るようにする（図１０（ｂ））。その後、不活性雰囲気中でアニール処理をおこなう。不活性雰囲気としては、たとえば、常圧のアルゴン、ヘリウム、ネオンのうちいずれかの雰囲気であってもよいし、アルゴン、ヘリウム、ネオンのうちいずれかと４％以下の水素からなる混合ガス雰囲気であてもよいし、減圧下の１００％水素雰囲気であってもよい。このアニール処理中にシリコン原子の表面拡散（マイグレーション）が起こり、トレンチ３５側壁３５１、３５２が平坦化するとともに、トレンチコーナー部３５３，３５４，３５５および３５６が丸まる（図１０（ｃ））。また、結晶欠陥もなくなる。
【００２２】
次に、トレンチ３５内の異物質の除去を目的として、熱酸化により犠牲酸化膜３７を形成する（図１１（ｄ））。この犠牲酸化膜３７は従来技術で説明したようなトレンチコーナー上部の丸めをおこなう必要はないので、薄く形成することができるため熱酸化の時間短縮が図れる。
ところで、犠牲酸化膜３７を形成する際の熱酸化では、半導体基板３１の表面の方が厚い酸化膜３３の表面よりも熱酸化膜の形成速度が速いため、半導体基板３１の表面の方が酸化膜は厚く形成される。しかしながら、犠牲酸化膜３７を除去する際には、厚い酸化膜３３部においても半導体基板３１の表面に形成された犠牲酸化膜３７部においても同じ厚さの酸化膜が除去されてしまう。よって、犠牲酸化膜３７の除去をおこなうと、厚い酸化膜３３の厚さが犠牲酸化膜３７を形成する前よりも薄くなってしまう。よって、厚い酸化膜３３は、これを考慮して形成する必要がある。
【００２３】
しかしながら、本実施の形態では、前述したように犠牲酸化膜３７の厚さを従来よりも薄く形成することができるため、従来よりも犠牲酸化膜３７の除去の際に厚い酸化膜３３が除去される量を低減することができる。よって、厚い酸化膜３３も従来よりも薄く形成することができ、熱酸化の時間短縮が図れる。
次に、犠牲酸化膜３７を除去することにより異物質が除去される。この後、ゲート絶縁膜３８を形成し、トレンチ３５内を多結晶シリコン３９で埋めて、エッチバックする（図１１（ｅ））。そして、ソース４１を形成し、ＢＰＳＧなどの層間絶縁膜４２を形成しパターニング後、ソース電極４３、ゲートパッド４４およびドレイン電極４５を形成することにより、トレンチＭＯＳ型半導体装置が形成される（図１１（ｆ））。
【００２４】
本実施の形態では、マスク３４を側壁保護膜３６の除去と同時に除去したが、除去せずに残した厚い酸化膜３３とトレンチとの距離も考慮する必要がある。この距離は、不活性雰囲気中でのアニール処理で丸まるトレンチ上部のコーナー３５３、３５４の曲率半径の２倍以上となるようにするのが望ましい。
よって、アニール処理の前にトレンチ３５の周囲の半導体基板３１の表面は、トレンチ３５からの距離がアニール処理によって丸められたトレンチ３５上部のコーナーの曲率半径の２倍以上となるように露出させることが望ましい。
実施例２
実施例２として、上記実施の形態３にしたがって、４０Ｔｏｒｒの１００％水素においてアニール処理をおこなった。トレンチから厚い酸化膜までの距離は７μｍとした。処理温度は１０００℃とし、処理時間は３分とした。ＦＩＢ（focused ion beam）装置を用いて断面形状を観察した結果、従来に比べて平滑な表面となっていることが確認された。
【００２５】
上記の実施例２の条件でアニール処理をおこなったＭＯＳＦＥＴを１００個作製し、ゲート電極への電圧印加による絶縁耐圧評価（Ｔｉｍｅ Ｚｅｒｏ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ：ＴＺＤＢ）によりゲート絶縁膜の特性を評価した。比較として、トレンチ形成時のマスクを除去せずに、上記実施例２と同様のアニール処理をおこなったＭＯＳＦＥＴを１００個作製し、上記実施例２と同様の評価をおこなった。その評価の結果、本実施例２の方法により、ゲート耐圧に関する歩留まりが７０％から９０％に改善した。
上述した、実施の形態３によれば、不活性雰囲気中でのアニール処理により従来に比べて平滑な表面が得られるため、ゲート電極での絶縁破壊が抑制され、トレンチＭＯＳ型半導体装置の信頼性が向上する。
【００２６】
実施の形態３では、トレンチＭＯＳ型半導体装置について述べたが、トレンチ内に絶縁膜を介して電極を形成し、トレンチ周辺の半導体表面に電極を引き出す構成を有する半導体装置においては同様の効果を得ることができる。さらには、半導体基板にトレンチを形成し、不活性雰囲気によるアニール処理をおこなう半導体装置の製造方法に適用できる。
【００２７】
【発明の効果】
本発明によれば、アニール処理時のシリコン原子のマイグレーションにより、トレンチ側壁等が原子レベルで平坦化し、またトレンチコーナー部のように曲率半径の小さい部分が丸まるため、たとえば、トレンチＭＯＳ型半導体装置においてはゲート耐圧のバラツキが抑制され、またゲート耐圧が向上し、またプレーナＭＯＳ型半導体装置においては上記Ｑｂｄ等が向上する。したがって、不活性雰囲気でのアニール処理をおこなう半導体装置の信頼性が向上し、歩留まりが改善されるという効果が得られる。
【００２８】
また、本発明によれば、熱処理装置の防爆システムが不要となるため、容易かつ安価にアニール処理をおこなうことができる。
また、トレンチ内に絶縁膜を介して形成された電極をトレンチ周辺に引き出す構成の半導体装置においては、不活性雰囲気によるアニール処理をおこなう前にトレンチ形成のためのマスクを除去することにより、絶縁破壊が抑制された信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図３】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図４】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図５】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図６】本発明の実施の形態１にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置のトレンチコーナー曲率半径の圧力依存について示す説明図である。
【図７】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図８】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図９】本発明の実施の形態２にかかる半導体装置の製造方法により製造されるプレーナＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１０】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１１】本発明の実施の形態３にかかる半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１２】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す平面図である。
【図１３】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【図１４】従来の半導体装置の製造方法により製造されるトレンチＭＯＳ型半導体装置の製造途中の構成を示す断面図である。
【符号の説明】
１１，２１，３１ シリコン半導体基板
１２ シリコン酸化膜
１３，３５ トレンチ
１３１，１３２，３５１，３５２ トレンチ側壁
１３３，１３４，１３５，１３６，３５３，３５４，３５５，３６５ トレンチコーナー部
１４，３６ 側壁保護膜
１５，２５，３８ ゲート絶縁膜
１６，３９ 多結晶シリコン
２２ ＬＯＣＯＳ酸化膜
２３ ゲート絶縁膜形成領域
３３ 厚い酸化膜
３７ 犠牲酸化膜
Claims (15)
- 半導体基板にトレンチを形成する工程と、常圧の不活性雰囲気中でアニール処理をおこなうことにより、前記トレンチのコーナー部を丸めるとともに前記トレンチの側壁を平坦化する工程と、を順におこなうことを特徴とする半導体装置の製造方法。
- 前記アニール処理後に、前記トレンチの側壁および底面を被覆する絶縁膜を形成する工程と、前記絶縁膜を被覆する電極を形成する工程と、を順におこなうことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不活性雰囲気はアルゴン、ヘリウム、ネオンのうちのいずれかの雰囲気であることを特徴とする請求項１または２のいずれか一つに記載の半導体装置の製造方法。
- 前記不活性雰囲気は、アルゴン、ヘリウム、ネオンのうちのいずれかと４ ％ 以下の水素からなる混合ガス雰囲気であることを特徴とする請求項１または２のいずれか一つに記載の半導体装置の製造方法。
- 前記アニールの処理温度が９００℃ 以上１０５０℃ 以下であることを特徴とする請求項１〜４のいずれか一つに記載の半導体の製造方法。
- 前記アニールの処理時間は３０秒以上３０分以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
- 半導体基板にエッチングによりトレンチを形成する工程と、不活性雰囲気中でのアニール工程と、を備えた半導体装置の製造方法において、前記アニール工程の前に、トレンチ形成時に使用したマスクを除去する工程を備えたことを特徴とする半導体装置の製造方法。
- 前記アニール工程は、前記トレンチのコーナー部を丸めるとともに前記トレンチの側壁を平坦化する工程であることを特徴とする請求項７に記載の半導体装置の製造方法。
- 半導体基板上にマスクを形成する工程と、該マスクを用いてエッチングにより前記半導体基板にトレンチを形成する工程と、前記トレンチのコーナー部を丸めるとともに前記トレンチの側壁を平坦化する不活性雰囲気中でのアニール工程と、該トレンチの側壁およびトレンチと連続する前記半導体基板表面に絶縁膜を介して電極を形成する工程と、を備えた半導体装置の製造方法において、前記アニール工程の前に、前記電極が形成される前記半導体基板表面上にある前記マスクを除去する工程を備えたことを特徴とする半導体装置の製造方法。
- 前記マスクを除去する工程は、前記トレンチから前記アニールにより丸められたトレンチ上部のコーナー部の曲率半径の少なくとも２倍以上、前記半導体基板表面を露出させる工程であることを特徴とする請求項８または９のいずれか一つに記載の半導体装置の製造方法。
- 前記アニール工程後に、犠牲酸化膜を形成する工程と、前記犠牲酸化膜を除去する工程と、を順におこなうことを特徴とする請求項７〜１０のいずれか一つに記載の半導体装置の製造方法。
- 前記不活性雰囲気はアルゴン、ヘリウム、ネオンのうちのいずれかの雰囲気であることを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
- 前記不活性雰囲気は、アルゴン、ヘリウム、ネオンのうちのいずれかと４ ％ 以下の水素からなる混合ガス雰囲気であることを特徴とする請求項７〜１１のいずれか一つに記載の半導体装置の製造方法。
- 前記アニールの処理温度が９００℃ 以上１０５０℃ 以下であることを特徴とする請求項７〜１３のいずれか一つに記載の半導体の製造方法。
- 前記アニールの処理時間は３０秒以上３０分以下であることを特徴とする請求項１４に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003036685A JP4123961B2 (ja) | 2002-03-26 | 2003-02-14 | 半導体装置の製造方法 |
| US10/400,171 US7410873B2 (en) | 2002-03-26 | 2003-03-26 | Method of manufacturing a semiconductor device |
| US10/945,556 US20050106794A1 (en) | 2002-03-26 | 2004-09-20 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086122 | 2002-03-26 | ||
| JP2003036685A JP4123961B2 (ja) | 2002-03-26 | 2003-02-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006660A JP2004006660A (ja) | 2004-01-08 |
| JP4123961B2 true JP4123961B2 (ja) | 2008-07-23 |
Family
ID=29552245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003036685A Expired - Fee Related JP4123961B2 (ja) | 2002-03-26 | 2003-02-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7410873B2 (ja) |
| JP (1) | JP4123961B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150398A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
| JP4577680B2 (ja) * | 2004-04-13 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4797358B2 (ja) * | 2004-10-01 | 2011-10-19 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2006156973A (ja) * | 2004-10-25 | 2006-06-15 | Toyota Motor Corp | 絶縁ゲート型半導体装置の製造方法 |
| KR100720510B1 (ko) | 2005-11-18 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 트랜지스터 및 그 형성방법 |
| JP2007194333A (ja) * | 2006-01-18 | 2007-08-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP4812512B2 (ja) * | 2006-05-19 | 2011-11-09 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置の製造方法 |
| JP5509520B2 (ja) * | 2006-12-21 | 2014-06-04 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| US7842616B2 (en) * | 2007-01-22 | 2010-11-30 | Advanced Technology Development Facility, Inc. | Methods for fabricating semiconductor structures |
| EP2793251B1 (en) * | 2012-03-19 | 2019-05-08 | Fuji Electric Co., Ltd. | Production method for semiconductor device |
| WO2015146161A1 (ja) * | 2014-03-24 | 2015-10-01 | キヤノンアネルバ株式会社 | 半導体基板の熱処理方法、半導体基板の製造方法、熱処理装置、及び基板処理システム |
| TWI570838B (zh) | 2015-11-12 | 2017-02-11 | 財團法人工業技術研究院 | 碳化矽基板上的溝槽結構以及其製作方法 |
| JP7135302B2 (ja) * | 2017-11-08 | 2022-09-13 | 富士電機株式会社 | 炭化シリコン半導体装置及びその製造方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513714A (ja) * | 1990-01-25 | 1993-01-22 | Texas Instr Inc <Ti> | 溝型トランジスタ使用の双安定論理デバイス |
| US5420061A (en) * | 1993-08-13 | 1995-05-30 | Micron Semiconductor, Inc. | Method for improving latchup immunity in a dual-polysilicon gate process |
| JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| US5455190A (en) * | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
| JP3105770B2 (ja) * | 1995-09-29 | 2000-11-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3217690B2 (ja) * | 1996-03-22 | 2001-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3414590B2 (ja) | 1996-06-20 | 2003-06-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5843846A (en) * | 1996-12-31 | 1998-12-01 | Intel Corporation | Etch process to produce rounded top corners for sub-micron silicon trench applications |
| CN1214542A (zh) * | 1997-09-30 | 1999-04-21 | 西门子公司 | 集成电路制造方法及结构 |
| US6103635A (en) * | 1997-10-28 | 2000-08-15 | Fairchild Semiconductor Corp. | Trench forming process and integrated circuit device including a trench |
| US6429481B1 (en) * | 1997-11-14 | 2002-08-06 | Fairchild Semiconductor Corporation | Field effect transistor and method of its manufacture |
| JP2880993B1 (ja) | 1998-03-27 | 1999-04-12 | 株式会社東芝 | 半導体酸化膜の形成方法 |
| DE69806484D1 (de) * | 1998-11-17 | 2002-08-14 | St Microelectronics Srl | Methode zur Herstellung von einem MOSFET mit einem vertikalen Kanal |
| JP2000269462A (ja) * | 1999-03-19 | 2000-09-29 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6228727B1 (en) * | 1999-09-27 | 2001-05-08 | Chartered Semiconductor Manufacturing, Ltd. | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess |
| JP3391317B2 (ja) | 1999-10-29 | 2003-03-31 | 日本電気株式会社 | 不揮発性半導体装置の製造方法 |
| US6291310B1 (en) * | 1999-11-24 | 2001-09-18 | Fairfield Semiconductor Corporation | Method of increasing trench density for semiconductor |
| US6825087B1 (en) * | 1999-11-24 | 2004-11-30 | Fairchild Semiconductor Corporation | Hydrogen anneal for creating an enhanced trench for trench MOSFETS |
| US6515317B1 (en) * | 2000-09-29 | 2003-02-04 | International Business Machines Corp. | Sidewall charge-coupled device with multiple trenches in multiple wells |
| KR100385859B1 (ko) * | 2000-12-27 | 2003-06-02 | 한국전자통신연구원 | 트렌치 게이트 mosfet 전력소자 제조방법 |
| JP2002231945A (ja) * | 2001-02-06 | 2002-08-16 | Denso Corp | 半導体装置の製造方法 |
| US6800899B2 (en) * | 2001-08-30 | 2004-10-05 | Micron Technology, Inc. | Vertical transistors, electrical devices containing a vertical transistor, and computer systems containing a vertical transistor |
| US6746933B1 (en) | 2001-10-26 | 2004-06-08 | International Business Machines Corporation | Pitcher-shaped active area for field effect transistor and method of forming same |
| JP3918565B2 (ja) * | 2002-01-21 | 2007-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3985537B2 (ja) | 2002-01-31 | 2007-10-03 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| JP3896881B2 (ja) | 2002-03-26 | 2007-03-22 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| US6855606B2 (en) | 2003-02-20 | 2005-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor nano-rod devices |
-
2003
- 2003-02-14 JP JP2003036685A patent/JP4123961B2/ja not_active Expired - Fee Related
- 2003-03-26 US US10/400,171 patent/US7410873B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7410873B2 (en) | 2008-08-12 |
| US20030219948A1 (en) | 2003-11-27 |
| JP2004006660A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005166700A (ja) | 半導体装置及びその製造方法 | |
| JPH11289006A (ja) | 集積回路にトレンチアイソレ―ションを形成する方法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JP4123961B2 (ja) | 半導体装置の製造方法 | |
| JP2006156471A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001358214A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5882981A (en) | Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material | |
| JP5121102B2 (ja) | 半導体装置の製造方法 | |
| JPH0574927A (ja) | 半導体装置の製造方法 | |
| JP3877672B2 (ja) | 半導体装置の製造方法 | |
| US6124184A (en) | Method for forming isolation region of semiconductor device | |
| JP4411677B2 (ja) | 半導体装置の製造方法 | |
| JP2005150398A (ja) | 半導体装置の製造方法および半導体の表面処理方法 | |
| JP3896881B2 (ja) | 半導体装置の製造方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| EP1184902A1 (en) | Method for forming an isolation trench in a SOI substrate | |
| JP2002203894A (ja) | 半導体装置の製造方法 | |
| JP2005142549A (ja) | 半導体装置の製造方法 | |
| JPH05102297A (ja) | 半導体装置の製造方法 | |
| JP5194328B2 (ja) | 半導体装置及びその製造方法 | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002237518A (ja) | 半導体装置及びその製造方法 | |
| CN1233851A (zh) | 沟槽隔离的形成方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP2001093861A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050816 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4123961 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |